WO2015125580A1 - 固体撮像装置および撮像システム - Google Patents

固体撮像装置および撮像システム Download PDF

Info

Publication number
WO2015125580A1
WO2015125580A1 PCT/JP2015/052493 JP2015052493W WO2015125580A1 WO 2015125580 A1 WO2015125580 A1 WO 2015125580A1 JP 2015052493 W JP2015052493 W JP 2015052493W WO 2015125580 A1 WO2015125580 A1 WO 2015125580A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
solid
imaging device
state imaging
unit
Prior art date
Application number
PCT/JP2015/052493
Other languages
English (en)
French (fr)
Inventor
田中　義信
上野　晃
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Publication of WO2015125580A1 publication Critical patent/WO2015125580A1/ja
Priority to US15/234,608 priority Critical patent/US9883123B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H04N23/651—Control of camera operation in relation to power supply for reducing power consumption by affecting camera operations, e.g. sleep mode, hibernation mode or power off of selective parts of the camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/815—Camera processing pipelines; Components thereof for controlling the resolution by using a single image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00—Details of colour television systems
    • H04N2209/04—Picture signal generators
    • H04N2209/041—Picture signal generators using solid-state devices
    • H04N2209/042—Picture signal generators using solid-state devices having a single pick-up sensor
    • H04N2209/045—Picture signal generators using solid-state devices having a single pick-up sensor using mosaic colour filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the present invention relates to a solid-state imaging device and an imaging system.
  • This application claims priority based on Japanese Patent Application No. 2014-030604 filed in Japan on February 20, 2014, the contents of which are incorporated herein by reference.
  • imaging systems such as video cameras and electronic still cameras have been widely spread. These imaging systems are equipped with a CCD (Charge Coupled Device) type solid-state imaging device and a CMOS (Complementary Metal Oxide Semiconductor: complementary metal oxide semiconductor) type solid-state imaging device.
  • CCD Charge Coupled Device
  • CMOS Complementary Metal Oxide Semiconductor: complementary metal oxide semiconductor
  • a photoelectric conversion unit such as a photodiode provided in the pixel on which light is incident
  • the signal is amplified by the unit and output as a pixel signal.
  • CMOS complementary Metal Oxide Semiconductor
  • the CMOS solid-state imaging device can be manufactured by using a general semiconductor manufacturing process, whereas the CCD solid-state imaging device is manufactured by a dedicated manufacturing process. For this reason, the CMOS type solid-state imaging device can easily realize multi-functionality by incorporating various functional circuits into the solid-state imaging device, for example, SOC (System On Chip). For this reason, a CMOS type solid-state imaging device (hereinafter also referred to as “solid-state imaging device”) mounted in an imaging system incorporates an analog-to-digital conversion circuit and converts pixel data read from each pixel into analog-digital converted pixel data. An example of using a solid-state imaging device configured to output is increasing.
  • the transfer rate of pixel data between the solid-state imaging device and the image processing unit in the imaging system is improved.
  • the pixel data to be output is made compatible with the LVDS (Low voltage differential signaling) method, which is a differential interface method, to improve the clock frequency when transferring the pixel data, or to transfer the pixel data to the image processing unit It is known that the data transfer speed can be improved by increasing the bus width of the data bus.
  • LVDS Low voltage differential signaling
  • the number of bits of pixel data transferred from the solid-state imaging device to the image processing unit is changed according to the operation mode.
  • the operation mode of the imaging system is a still image mode for capturing a still image
  • a moving image mode for capturing a moving image by transferring 12-bit pixel data from the solid-state imaging device to the image processing unit.
  • 10-bit pixel data is transferred from the solid-state imaging device to the image processing unit.
  • the operation mode of the imaging system is a live view mode in which a confirmation image (so-called live view image (through image)) for confirming a subject to be photographed is displayed on a display device
  • 9-bit By transferring the pixel data, the number of bits of the pixel data transferred from the solid-state imaging device to the image processing unit is further reduced.
  • the number of bits of pixel data transferred from the solid-state imaging device to the image processing unit is changed according to the operation mode. Therefore, the power consumption of the solid-state imaging device and the imaging system is reduced.
  • an image generated based on 10-bit pixel data is degraded in image quality than an image generated based on 12-bit pixel data. More specifically, for example, as a method of converting 12-bit pixel data into 10-bit pixel data, when reducing the lower 2 bits of pixel data, smooth gradation (for example, , Gradation, etc.) cannot be reproduced.
  • the number of bits of pixel data transferred from the solid-state imaging device to the image processing unit is changed according to the operation mode. For this reason, the deterioration of image quality increases as the operation mode transfers pixel data having a smaller number of bits from the solid-state imaging device to the image processing unit, such as a moving image mode or a live view mode.
  • the present invention has been made on the basis of the above-described problem recognition, and is capable of reducing the number of bits of pixel data to be output while suppressing deterioration in image quality, and an imaging system equipped with the solid-state imaging device.
  • the purpose is to provide.
  • the solid-state imaging device has a plurality of pixels arranged in a two-dimensional matrix, and each of the pixel signals generated by all of the plurality of arranged pixels. Based on the reduced pixel signal, and a pixel signal processing unit that outputs each of the pixel signals generated by the plurality of pixels as a reduced pixel signal reduced to a predetermined number of pixels.
  • a bit number reduction method determination unit for determining a bit number reduction method for reducing the number of bits of the digital value representing the size of all pixel signals, and the number of bits determined by the bit number reduction method determination unit Based on a reduction method, the number of bits of the digital value is reduced, and the number of bits for outputting the digital value with the reduced number of bits as a digital value corresponding to the all pixel signals is reduced. And, equipped with a.
  • the reduced pixel signal is generated in the same exposure period in each of the plurality of corresponding pixels among the plurality of pixels. It may be a pixel signal obtained by averaging the pixel signals.
  • the reduced pixel signal is generated in the same exposure period in each of the plurality of corresponding pixels among the plurality of pixels.
  • a pixel signal generated by any one of the predetermined pixels may be used.
  • the digital value representing the magnitude of the all-pixel signal and the digital value representing the magnitude of the reduced pixel signal may be further included.
  • the bit number reduction unit reduces the number of bits of the digital value for which the difference is calculated based on the bit number reduction method, and the digital value for which the difference for which the number of bits has been reduced is calculated is used as the all-pixel signal. It may be output as a digital value corresponding to.
  • the bit number reduction method determination unit is configured to generate the bit number reduction method based on the reduced pixel signal.
  • the entire dynamic range of all the pixel signals may be investigated, and the number of bits to be assigned to the digital value corresponding to the all pixel signals may be determined according to the investigated dynamic range.
  • the bit number reduction method determination unit is configured to perform the above-described reduction based on the reduced pixel signal.
  • the entire brightness distribution of all the pixel signals may be investigated, and a bit range to be assigned to the digital value corresponding to the all pixel signals may be determined according to the investigated brightness distribution.
  • the bit number reduction method determination unit is configured to perform the above-described reduction based on the reduced pixel signal.
  • the entire contrast value of all the pixel signals may be investigated, and the number of bits to be assigned to the digital value corresponding to the all pixel signals may be determined according to the investigated contrast value height.
  • the imaging system may include the solid-state imaging device according to any one of the first to seventh aspects.
  • the bit number reduction method determination unit may determine the bit number reduction method by including information indicating a condition when photographing with the solid-state imaging device in addition to the reduced pixel signal.
  • the information representing a condition for performing the photographing is a lens that forms an optical image of a subject on the solid-state imaging device.
  • the lens control information may include at least one of aperture information and focusing information.
  • each aspect of the present invention it is possible to provide a solid-state imaging device capable of reducing the number of bits of pixel data to be output while suppressing deterioration in image quality and an imaging system equipped with the solid-state imaging device.
  • 1 is a block diagram illustrating a schematic configuration of an imaging system equipped with a solid-state imaging device according to an embodiment of the present invention.
  • 1 is a block diagram illustrating a schematic configuration of a solid-state imaging device according to a first embodiment of the present invention. It is the figure which showed the read-out sequence of the pixel signal in the solid-state imaging device of 1st Embodiment. It is a figure explaining the 1st bit number reduction method in the solid-state imaging device of a 1st embodiment. It is a figure explaining the 1st bit number reduction method in the solid-state imaging device of a 1st embodiment. It is a figure explaining the 2nd bit number reduction method in the solid-state imaging device of 1st Embodiment.
  • FIG. 1 is a block diagram illustrating a schematic configuration of an imaging system equipped with a solid-state imaging device according to the present embodiment.
  • the imaging system 1 includes a solid-state imaging device 10, an image processing unit 20, a display device 30, a DRAM (Dynamic Random Access Memory) 40, and a recording medium 50.
  • the image processing unit 20 includes an imaging processing unit 210, an evaluation value generation unit 211, a still image processing unit 221, a moving image processing unit 222, a display processing unit 230, a DRAM controller 240, an image recognition unit 250, a CPU 260, and a card interface unit. 270.
  • the solid-state imaging device 10 is a solid-state imaging device according to this embodiment that photoelectrically converts an optical image of a subject formed by a lens (not shown).
  • the solid-state imaging device 10 outputs pixel data based on the pixel signal corresponding to the subject light to the imaging processing unit 210 in the image processing unit 20.
  • the description regarding the solid-state imaging device 10 is mentioned later.
  • the image processing unit 20 generates an image subjected to various predetermined image processing based on the pixel data input from the solid-state imaging device 10, and generates image data (hereinafter referred to as “image data”). Are transferred (written) to the DRAM 40. Further, the image processing unit 20 reads out image data stored in the DRAM 40 and performs various predetermined image processing.
  • the imaging processing unit 210, the evaluation value generation unit 211, the still image processing unit 221, the moving image processing unit 222, the display processing unit 230, the DRAM controller 240, the image recognition unit 250, the CPU 260, and the card interface unit 270 in the imaging system 1 are Data is read from the DRAM 40 connected to the DRAM controller 240 by, for example, DMA (Direct Memory Access), and data is written to the DRAM 40 via the data bus 290.
  • DMA Direct Memory Access
  • the imaging processing unit 210 performs preprocessing such as shading correction and pixel defect correction on the pixel data input from the solid-state imaging device 10 and preprocesses image data (hereinafter referred to as “preprocessed image data”). Then, transfer (write) to the DRAM 40.
  • the evaluation value generation unit 211 included in the imaging processing unit 210 performs automatic exposure (Auto Exposure: AE), automatic focus (Auto Focus: AF), and auto white balance based on preprocessed image data obtained as a result of the preprocessing.
  • An evaluation value for performing control such as (Auto White Balance: AWB) is generated, and the generated evaluation value is transferred (written) to the DRAM 40.
  • the still image processing unit 221 acquires (reads) preprocessed image data recorded in the DRAM 40, records a still image such as demosaic processing (noise removal, YC conversion processing, resizing processing), JPEG compression processing, and the like. Various image processing is performed to generate still image data for recording.
  • the still image processing unit 221 acquires (reads out) recording still image data recorded in the DRAM 40, performs various image processing for reproducing a still image such as JPEG expansion processing, and displays the data for display. Still image data is generated. Further, the still image processing unit 221 transfers (writes) the generated still image data for recording and still image data for display to the DRAM 40.
  • the moving image processing unit 222 acquires (reads out) preprocessed image data recorded in the DRAM 40, performs demosaic processing (noise removal, YC conversion processing, resizing processing), MPEG compression processing, and H.264.
  • demosaic processing noise removal, YC conversion processing, resizing processing
  • MPEG compression processing and H.264.
  • Various kinds of image processing for recording moving images such as moving image compression processing such as H.264 compression processing are performed to generate moving image data for recording.
  • the moving image processing unit 222 can also generate moving image data for display for reproducing moving images without performing moving image compression processing on the image data subjected to demosaic processing.
  • the moving image processing unit 222 acquires (reads) moving image data for recording recorded in the DRAM 40, and performs MPEG decompression processing or H.264 data.
  • moving image processing unit 222 transfers (writes) the generated moving image data for recording and moving image data for display to the DRAM 40.
  • the display processing unit 230 acquires (reads) display image data recorded in the DRAM 40, and displays such as processing for superimposing OSD (On-Screen Display) display data on the acquired display image data. Apply processing. Then, the display processing unit 230 outputs the image data after the display process to the display device 30 for display.
  • OSD On-Screen Display
  • the display device 30 is a display device such as a TFT (Thin Film Transistor: Liquid Film Transistor) liquid crystal display (LCD: Liquid Crystal Display) or EVF (Electronic View Finder: electronic viewfinder), and is output from the display processing unit 230. An image corresponding to the image data after the display process is displayed.
  • the display device 30 may be an organic EL (Electro Luminescence) display or an external display such as a television.
  • the image recognition unit 250 acquires (reads out) the preprocessed image data recorded in the DRAM 40, detects the amount of movement of the subject and the face included in the captured image based on the acquired preprocessed image data, Information on the detected subject is generated and transferred (written) to the DRAM 40. Further, the image recognition unit 250 recognizes the scene of the captured image based on the acquired preprocessed image data, generates information of the recognized scene, and transfers (writes) the information to the DRAM 40.
  • the image recognition unit 250 may be configured to store the generated subject information and scene information in a register in the image recognition unit 250 without transferring the information to the DRAM 40.
  • the card interface unit 270 acquires (reads) recording still image data and recording moving image data recorded in the DRAM 40 and records them in the recording medium 50. Further, the card interface unit 270 reads recording still image data and recording moving image data recorded on the recording medium 50, and transfers (writes) the read image data to the DRAM 40.
  • the recording medium 50 is a recording medium such as an SD memory card (SD Memory Card) and records still image data for recording and moving image data for recording output from the card interface unit 270. In addition, recording still image data and recording moving image data recorded by the card interface unit 270 are read out.
  • the recording medium 50 is also a component of the imaging system 1, but the recording medium 50 is detachable from the imaging system 1.
  • the DRAM controller 240 transfers data to the connected DRAM 40 in response to an access request to the DRAM 40 from a plurality of components in the imaging system 1 connected to the data bus 290, for example, a DMA access request ( Writing) and obtaining (reading) data from the DRAM 40.
  • the DRAM 40 is a memory whose access is controlled by the DRAM controller 240.
  • the DRAM 40 temporarily stores various data in the process of each component in the imaging system 1.
  • the CPU 260 controls the components of the imaging system 1, that is, the entire imaging system 1. For example, the operation of each component in the imaging system 1 is controlled according to the shooting operation and the reproduction operation in the imaging system 1. For example, the CPU 260 controls a lens (not shown) when the imaging system 1 performs a shooting operation.
  • FIG. 2 is a block diagram illustrating a schematic configuration of the solid-state imaging device 10 according to the first embodiment.
  • the solid-state imaging device 10 illustrated in FIG. 2 includes a pixel signal processing unit 100, a first readout unit 110, a second readout unit 120, and a transfer unit 130.
  • the pixel signal processing unit 100 includes a pixel array formed by arranging a plurality of pixels in a two-dimensional matrix.
  • the pixel signal processing unit 100 responds to a pixel signal obtained by photoelectrically converting light incident on each pixel in accordance with a read control signal input from each of the first read unit 110 and the second read unit 120.
  • the data is output to the first reading unit 110 or the second reading unit 120.
  • the pixel signal processing unit 100 sets the pixel signals of all the pixels arranged in the pixel array as all pixel signals S1, and reduces the pixel signals of the pixels obtained by reducing the number of pixels arranged in the pixel array.
  • the pixel signal S2 can be output separately.
  • the pixel signal processing unit 100 outputs each of all the pixel signals S1 to the first readout unit 110 in accordance with the readout control signal input from the first readout unit 110.
  • the pixel signal processing unit 100 outputs each reduced pixel signal S2 to the second readout unit 120 in accordance with the readout control signal input from the second readout unit 120.
  • the first reading unit 110 reads each of all the pixel signals S1 from the pixel signal processing unit 100, and outputs each digital value obtained by analog-digital conversion of each of the read all pixel signals S1 to the transfer unit 130. At this time, the first reading unit 110 converts the number of bits of the digital value of each of all the pixel signals S1 that are converted from analog to digital according to the bit number reduction control signal input from the second reading unit 120. Reduce and output to the transfer unit 130.
  • the second readout unit 120 reads out each reduced pixel signal S2 from the pixel signal processing unit 100, and the first readout unit 110 performs analog-to-digital conversion on the basis of each readout reduced pixel signal S2, and outputs each of them.
  • the method of reducing the number of bits of the digital value of all the pixel signals S1 is determined.
  • the second reading unit 120 outputs a bit number reduction control signal representing the determined bit number reduction method to the first reading unit 110.
  • the transfer unit 130 transfers the digital value of each of all the pixel signals S1 output from the first reading unit 110 with the reduced number of bits to the outside as pixel data. That is, the transfer unit 130 transfers (outputs) the pixel data with the reduced number of bits to the imaging processing unit 210 in the image processing unit 20.
  • the solid-state imaging device 10 reduces the number of bits of each pixel data based on the pixel signals of all the pixels included in the pixel signal processing unit 100, and the imaging processing unit in the image processing unit 20 Output to 210.
  • each component of the solid-state imaging device 10 of the first embodiment will be described in more detail.
  • the configuration of the pixel signal processing unit 100 of the solid-state imaging device 10 according to the first embodiment shown in FIG. 2 will be described in more detail.
  • a pixel array in which a plurality of pixels are arranged in a two-dimensional matrix is provided in the pixel signal processing unit 100.
  • FIG. show an example in which four pixels a to d are arranged in the pixel signal processing unit 100 provided in the solid-state imaging device 10.
  • the solid-state imaging device 10 includes a control device (for example, a CPU 260 in the image processing unit 20) that controls the solid-state imaging device 10 included in the imaging system 1 in which the solid-state imaging device 10 is mounted. These are also provided with components such as a vertical scanning circuit and a horizontal scanning circuit for driving the components of each pixel arranged in the pixel signal processing unit 100, but are omitted in FIG.
  • a and “b” indicating pixels corresponding to the end of the reference numerals of the respective constituent elements in order to distinguish the pixels corresponding to the respective constituent elements, that is, the pixels a to d. , “C”, or “d” will be given for explanation. More specifically, “a” is added to the end of the code of the component corresponding to the pixel a, “b” is added to the end of the code of the component corresponding to the pixel b, and the configuration corresponds to the pixel c. In the description, “c” is added to the end of the element code and “d” is added to the end of the element code corresponding to the pixel d.
  • the pixel signal processing unit 100 of the solid-state imaging device 10 includes four photoelectric conversion units 101a to 101d, four charge transfer circuits 102a to 102d, The first charge storage circuit 103a to the first charge storage circuit 103d, and the second charge storage circuit 104ab and the second charge storage circuit 104cd.
  • the pixel a is formed by the constituent elements of the photoelectric conversion unit 101a, the charge transfer circuit 102a, and the first charge storage circuit 103a.
  • the pixel b is configured by the constituent elements of the photoelectric conversion unit 101b, the charge transfer circuit 102b, and the first charge storage circuit 103b.
  • the pixel c is configured by the components of the photoelectric conversion unit 101c, the charge transfer circuit 102c, and the first charge storage circuit 103c, and the photoelectric conversion unit 101d, the charge transfer circuit 102d, and the first charge storage circuit
  • the pixel d is composed of the components 103d.
  • the second charge accumulation circuit 104ab is a component common to the pixel a and the pixel b
  • the second charge accumulation circuit 104cd is a component common to the pixel c and the pixel d.
  • Each of the photoelectric conversion units 101a to 101d is a photoelectric conversion unit such as a photodiode that photoelectrically converts incident light to generate signal charges and accumulate the generated signal charges.
  • Each of the charge transfer circuit 102a to the charge transfer circuit 102d converts the signal charge generated and accumulated by the corresponding photoelectric conversion unit 101a to photoelectric conversion unit 101d into the corresponding first charge accumulation circuit 103a to first charge.
  • This is a circuit for transferring to each of the storage circuits 103d and the corresponding second charge storage circuit 104ab or second charge storage circuit 104cd.
  • Each of the first charge storage circuit 103a to the first charge storage circuit 103d is respectively transferred to the corresponding photoelectric conversion unit 101a to photoelectric conversion unit 101d transferred from the corresponding charge transfer circuit 102a to charge transfer circuit 102d.
  • This is a circuit that holds (accumulates) signal charges generated.
  • each of the first charge storage circuit 103a to the first charge storage circuit 103d holds in accordance with a read control signal input from the first read control unit 1101 in the corresponding first read unit 110. It is also a circuit that outputs a signal voltage corresponding to the signal charge to the first A / D conversion unit 1102 in the first readout unit 110 as each pixel signal of all the pixel signals S1.
  • Each of the second charge accumulation circuit 104ab and the second charge accumulation circuit 104cd has a corresponding photoelectric conversion unit 101a to photoelectric conversion unit 101d transferred from the corresponding charge transfer circuit 102a to charge transfer circuit 102d, respectively.
  • the circuit that outputs the signal voltage corresponding to the signal charge to the second A / D conversion unit 1202 in the second readout unit 120 as each pixel signal of the reduced pixel signal S2 in a state where the number of pixels is reduced. is there.
  • the second charge accumulation circuit 104ab is replaced with the charge transfer circuit 102a and the charge transfer circuit 102b, that is, the photoelectric conversion unit 101a. And the photoelectric conversion unit 101b.
  • the second charge accumulation circuit 104cd corresponds to the charge transfer circuit 102c and the charge transfer circuit 102d, that is, the photoelectric conversion unit 101c and the photoelectric conversion unit 101d.
  • the configuration in which the signal charges of the respective pixels performed to reduce the number of pixels are added and averaged is, for example, the signal charges generated by the photoelectric conversion unit 101a and the photoelectric conversion unit 101b to the second charge storage circuit 104ab.
  • There are a configuration in which averaging is performed when held a configuration in which averaging is performed when a signal voltage corresponding to each signal charge held by the second charge storage circuit 104ab is output, and the like.
  • a configuration may be used in which addition averaging is performed after the signal voltage corresponding to each signal charge held by the second charge storage circuit 104ab is output.
  • the pixel signal processing unit 100 exposes each pixel in the same exposure period, and the signal charge generated by the photoelectric conversion unit 101 in each pixel is sent to the first charge storage circuit 103 respectively.
  • the second charge storage circuit 104 holds a signal charge obtained by averaging the signal charges (a signal charge obtained by reducing the number of pixels). More specifically, the pixel signal processing unit 100 holds the signal charge generated by the photoelectric conversion unit 101a in the first charge storage circuit 103a.
  • the pixel signal processing unit 100 holds the signal charge generated by the photoelectric conversion unit 101b in the first charge storage circuit 103b.
  • the pixel signal processing unit 100 holds the signal charge generated by the photoelectric conversion unit 101c in the first charge storage circuit 103c.
  • the pixel signal processing unit 100 holds the signal charge generated by the photoelectric conversion unit 101d in the first charge storage circuit 103d. Further, the pixel signal processing unit 100 holds the signal charge obtained by averaging the signal charge generated by the photoelectric conversion unit 101a and the signal charge generated by the photoelectric conversion unit 101b in the second charge storage circuit 104ab. The pixel signal processing unit 100 holds the signal charge obtained by averaging the signal charge generated by the photoelectric conversion unit 101c and the signal charge generated by the photoelectric conversion unit 101d in the second charge accumulation circuit 104cd.
  • the pixel signal processing unit 100 includes each pixel signal corresponding to the signal charge held in each of the first charge storage circuits 103, a pixel signal corresponding to the signal charges held in the second charge storage circuit 104, and Are output separately.
  • the pixel signal processing unit 100 determines the pixel signals (all pixel signals S1) of all the pixels included in the pixel signal processing unit 100 based on the signal charges obtained by the same single exposure, Each of the pixel signals (reduced pixel signal S2) obtained by reducing the number of pixels (number of pixels) provided in the processing unit 100 is output separately.
  • the predetermined amount of signal charge generated by the photoelectric conversion unit 101 provided in each pixel is set as a set of two predetermined pixels.
  • the configuration of the pixel signal processing unit 100 including the second charge storage circuit 104 that holds the averaged signal charge is shown.
  • a Bayer array color filter is attached to a pixel array in which a plurality of pixels are arranged in a two-dimensional matrix, and the photoelectric conversion unit 101 provided for each pixel is incident.
  • the corresponding color of the attached color filter contained in the light is photoelectrically converted to generate a signal charge. Therefore, in the solid-state imaging device 10 according to the first embodiment, a set of pixels is configured so that the center of gravity of the color of the attached color filter does not shift and the signal charges of different colors are not averaged. It is desirable.
  • each of the second charge storage circuit 104ab and the second charge storage circuit 104cd has a corresponding photoelectric conversion unit.
  • a configuration is shown in which the number of pixels is reduced by averaging the signal charges generated by each of the photoelectric conversion units 101a to 101d.
  • the method of reducing the number of pixels is not limited to the addition average shown in FIG. 2.
  • the number of pixels may be reduced by thinning out the pixels.
  • each of the second charge accumulation circuit 104ab and the second charge accumulation circuit 104cd has a corresponding photoelectric conversion.
  • a configuration in which pixels are thinned out by holding (accumulating) one of the signal charges generated by each of the units 101a to 101d can be considered.
  • the first readout unit 110 of the solid-state imaging device 10 of the first embodiment illustrated in FIG. 2 includes a first readout control unit 1101, a first A / D conversion unit 1102, and a bit number reduction unit 1103. Consists of
  • the first readout control unit 1101 outputs readout control signals for sequentially reading out all the pixel signals S1 from each of the first charge accumulation circuit 103a to the first charge accumulation circuit 103d in the pixel signal processing unit 100.
  • the signals are sequentially output to each of the first charge accumulation circuit 103a to the first charge accumulation circuit 103d.
  • the first A / D conversion unit 1102 is read by the first read control unit 1101 and all the pixel signals sequentially input from each of the first charge accumulation circuit 103a to the first charge accumulation circuit 103d.
  • This is an A / D conversion circuit that performs analog-to-digital conversion on S1 (analog signal) and sequentially outputs values (digital values) representing the magnitudes of all the pixel signals S1 (analog signals) to the bit number reduction unit 1103.
  • the bit number reduction unit 1103 is sequentially input from the first A / D conversion unit 1102 according to the bit number reduction control signal input from the bit number reduction method determination unit 1205 in the second reading unit 120.
  • the number of bits of the digital value of all the pixel signals S1 is reduced by a predetermined method, and the digital value of each of the all pixel signals S1 with the reduced number of bits is output to the transfer unit 130.
  • a description will be given later of how the bit number reduction unit 1103 reduces the number of bits of the digital value in accordance with the bit number reduction control signal.
  • the first readout unit 110 reads out each of all the pixel signals S1 held in each of the first charge storage circuits 103 in the pixel signal processing unit 100, and reads out each of the all pixel signals.
  • Each digital value obtained by analog-digital conversion of S1 is output to the transfer unit 130.
  • the first reading unit 110 converts the number of bits of the digital value of each of all the pixel signals S1 that are converted from analog to digital according to the bit number reduction control signal input from the second reading unit 120. Reduce and output to the transfer unit 130.
  • the transfer unit 130 externally converts each of the digital values input from the first readout unit 110 and converted from analog to digital by reducing the number of bits as pixel data with a reduced number of bits. Output to.
  • the second readout unit 120 of the solid-state imaging device 10 according to the first embodiment illustrated in FIG. 2 includes a second readout control unit 1201, a second A / D conversion unit 1202, and a bit number reduction method determination unit. 1205.
  • the second readout control unit 1201 outputs readout control signals for sequentially reading out each of the reduced pixel signal S2 from each of the second charge storage circuit 104ab and the second charge storage circuit 104cd in the pixel signal processing unit 100.
  • the signals are sequentially output to each of the second charge accumulation circuit 104ab and the second charge accumulation circuit 104cd.
  • the second A / D converter 1202 is read by the second read controller 1201, and each reduced pixel signal sequentially input from each of the second charge storage circuit 104ab and the second charge storage circuit 104cd.
  • An A / D conversion circuit that performs analog-to-digital conversion on S2 (analog signal) and sequentially outputs a value (digital value) representing the size of each reduced pixel signal S2 (analog signal) to the bit number reduction method determination unit 1205. is there.
  • each of the second charge storage circuit 104ab and the second charge storage circuit 104cd in the pixel signal processing unit 100 outputs a signal voltage corresponding to each held signal charge as it is without averaging.
  • the second A / D conversion unit 1202 has a digital value having a magnitude obtained by averaging the respective signal voltages output from the second charge storage circuit 104ab and the second charge storage circuit 104cd. May be sequentially output to the bit number reduction method determination unit 1205.
  • the second A / D converter 1202 receives the signal voltages sequentially read from the second charge storage circuit 104ab and the second charge storage circuit 104cd by the second read control unit 1201, respectively.
  • An analog-to-digital conversion may be performed after the averaging in the analog signal state, or the averaging may be performed in the digital value state after analog-to-digital conversion of each signal voltage.
  • the bit number reduction method determination unit 1205 includes the bit number reduction unit 1103 in the first reading unit 110.
  • a bit number reduction method for reducing the number of bits of the digital value of each of all the pixel signals S1 is determined, and a bit number reduction control signal representing the determined bit number reduction method is used as the number of bits in the first reading unit 110.
  • the data is output to the reduction unit 1103.
  • the second readout unit 120 reads out each of the reduced pixel signals S2 held in each of the second charge storage circuits 104 in the pixel signal processing unit 100 and reads out each reduced pixel signal. Based on the respective digital values obtained by analog-to-digital conversion of S2, the first reading unit 110 determines a bit number reduction method for the digital values of all the pixel signals S1. Then, the second reading unit 120 outputs a bit number reduction control signal representing the determined bit number reduction method to the first reading unit 110.
  • the second readout unit 120 first reads out each of the reduced pixel signals S2 and determines the bit number reduction method for the digital values of the respective all pixel signals S1.
  • the first reading unit 110 reduces the number of bits of each digital value obtained by performing analog-digital conversion on each of all the pixel signals S1 according to the bit number reduction control signal, and outputs the reduced number of bits to the transfer unit 130.
  • FIG. 3 is a diagram illustrating a reading sequence of pixel signals (all pixel signals S1 and reduced pixel signals S2) in the solid-state imaging device 10 according to the first embodiment.
  • the second readout control unit 1201 in the second readout unit 120 first reduces the reduced pixels.
  • Read control signals for sequentially reading each of the signals S2 are sequentially output to the second charge storage circuit 104ab and the second charge storage circuit 104cd in the pixel signal processing unit 100, respectively.
  • the reduced pixel signal S2 is sequentially output from each of the second charge storage circuit 104ab and the second charge storage circuit 104cd, and is sequentially input to the second A / D conversion unit 1202.
  • the second A / D conversion unit 1202 converts the digital value of each reduced pixel signal S2 obtained by analog-digital conversion of each sequentially input reduced pixel signal S2 (analog signal) to a bit number reduction method determination unit.
  • the data is sequentially output to 1205.
  • the bit number reduction method determination unit 1205 is based on the digital value of each reduced pixel signal S2 sequentially input from the second A / D conversion unit 1202, and the bit number reduction unit in the first readout unit 110. 1103 determines a bit number reduction method for reducing the number of bits of the digital value of each of all the pixel signals S1. Then, the bit number reduction method determination unit 1205 outputs a bit number reduction control signal representing the determined bit number reduction method to the bit number reduction unit 1103 in the first reading unit 110.
  • the first readout control unit 1101 in the first readout unit 110 transmits readout control signals for sequentially reading out all the pixel signals S1 to the first charge storage circuits 103a to 103a in the pixel signal processing unit 100.
  • the signals are sequentially output to the first charge storage circuits 103d.
  • all the pixel signals S1 are sequentially output from each of the first charge storage circuit 103a to the first charge storage circuit 103d and sequentially input to the first A / D conversion unit 1102.
  • the first A / D conversion unit 1102 converts the digital values of all the pixel signals S1 obtained by analog-digital conversion of the sequentially input all pixel signals S1 (analog signals) to the bit number reduction unit 1103. Output sequentially.
  • the bit number reduction unit 1103 determines the number of bits of the digital values of all the pixel signals S1 sequentially input from the first A / D conversion unit 1102 as the number of bits input from the bit number reduction method determination unit 1205.
  • the digital values of all the pixel signals S1 that are sequentially reduced according to the reduction control signal and reduced in the number of bits are sequentially output to the transfer unit 130.
  • the transfer unit 130 sequentially transfers the digital values of all the pixel signals S1 with the reduced number of bits, which are sequentially input from the bit number reduction unit 1103, to the outside as pixel data with the reduced number of bits ( Output.
  • the reduced pixel signal S2 is a pixel signal obtained by reducing the number of pixels arranged in the pixel array, for example, even when reading of all the pixel signals S1 and the reduced pixel signal S2 is started simultaneously, the number of pixels is set.
  • the reduced pixel signal S2 which has been reduced can be read out earlier than the all pixel signals S1 whose number of pixels has not been reduced.
  • the bit number reduction method determination unit 1205 can quickly determine a bit number reduction method for reducing the number of bits of the digital values of all the pixel signals S1.
  • the reading of all the pixel signals S ⁇ b> 1 in the first reading unit 110 and the reduction in the number of bits of the digital value of all the pixel signals S ⁇ b> 1 are performed. While performing in real time, the digital value (pixel data) of all the pixel signals S1 with the reduced number of bits can be sequentially transferred (output) from the transfer unit 130 to the outside.
  • a method for reducing the number of bits of the digital value of all the pixel signals S1 in the solid-state imaging device 10 of the first embodiment will be described.
  • the solid-state imaging device 10 according to the first embodiment illustrated in FIG. 2 for example, based on the read reduced pixel signal S ⁇ b> 2, for example, a dynamic range or brightness can be read using the fact that the reduced pixel signal S ⁇ b> 2 can be read quickly.
  • the overall state of all the pixel signals S1 output from the solid-state imaging device 10 such as the distribution of height can be examined.
  • FIGS. 4A and 4B are diagrams illustrating a first bit number reduction method in the solid-state imaging device 10 according to the first embodiment.
  • the first bit number reduction method investigates the entire dynamic range of all the pixel signals S1 based on the respective digital values of the reduced pixel signal S2 read out earlier, and assigns the number of bits to be assigned to the digital values of all the pixel signals S1. That is, it is a method for determining the number of bits to be reduced.
  • the dynamic range can be investigated by calculating the difference between the maximum value and the minimum value of the digital value of the reduced pixel signal S2. In the following description, it is assumed that the first A / D conversion unit 1102 performs analog-digital conversion of all input pixel signals S1 (analog signals) into 10-bit digital values.
  • the bit number reduction method determination unit 1205 investigates the dynamic range of the digital value of each reduced pixel signal S2 sequentially input from the second A / D conversion unit 1202. Accordingly, the bit number reduction method determination unit 1205 can investigate the entire dynamic range of all the pixel signals S1. Then, the bit number reduction method determination unit 1205 increases the number of bits when the entire dynamic range of the investigated all pixel signals S1 is wide, and decreases the number of bits when the dynamic range is narrow. The number of bits assigned to the digital value of all pixel signals S1 is determined.
  • the bit number reduction method determination unit 1205 outputs a bit number reduction control signal indicating the number of bits to be assigned to the determined digital values of all the pixel signals S1 to the bit number reduction unit 1103.
  • the bit number reduction unit 1103 reduces the number of bits of the digital values of all the pixel signals S1 input from the first A / D conversion unit 1102 in accordance with the input bit number reduction control signal. To the transfer unit 130.
  • FIG. 4A shows an example of reducing the number of bits of the digital value when the entire dynamic range of the investigated all pixel signals S1 is wide.
  • FIG. 4B shows an example of reducing the number of bits of the digital value when the entire dynamic range of the investigated all pixel signals S1 is narrow.
  • the bit number reduction method determining unit 1205 determines that a large number of bits are allocated to the digital values of all the pixel signals S1.
  • the bit number reduction method determination unit 1205 then reduces the number of bits from 10 bits to 8 bits for the digital value of all pixel signals S1 output by the first A / D conversion unit 1102 after analog-digital conversion.
  • the represented bit number reduction control signal is output to the bit number reduction unit 1103.
  • the bit number reduction unit 1103 for example, as shown in FIG. 4A, all pixel signals in which the lower 2 bits are reduced by dividing the 10-bit digital value of the inputted all pixel signals S1 by 4.
  • the 8-bit digital value of S1 is output.
  • the bit number reduction method determination unit 1205 determines to reduce the number of bits allocated to the digital values of all the pixel signals S1. Then, the bit number reduction method determination unit 1205 reduces the number of bits from 10 bits to 7 bits for the digital value of all pixel signals S1 output by the first A / D conversion unit 1102 after analog-digital conversion.
  • the represented bit number reduction control signal is output to the bit number reduction unit 1103.
  • the bit number reduction unit 1103, for example, as shown in FIG. 4B reduces the lower 3 bits by dividing the 10-bit digital value of the input all-pixel signal S1 by 8.
  • the 7-bit digital value of S1 is output.
  • the first bit number reduction method by reading the reduced pixel signal S2 first, before outputting the digital value of all the pixel signals S1 of the same exposure as pixel data, Investigate the dynamic range.
  • the first bit number reduction method when the entire dynamic range of the investigated all pixel signals S1 is narrow, the number of bits assigned to the digital value is reduced, and all the pixel signals S1 transferred (output) to the outside are output.
  • the number of bits of the pixel data can be reduced, and the power consumption of the solid-state imaging device 10 of the first embodiment can be reduced.
  • the first bit number reduction method when the entire dynamic range of all investigated pixel signals S1 is wide, the number of bits assigned to the digital value is increased, and all the pixel signals S1 transferred (output) to the outside are increased.
  • the amount of reduction in the number of bits of pixel data can be reduced, and deterioration of an image generated based on the pixel data output from the solid-state imaging device 10 of the first embodiment can be suppressed.
  • the number of bits of pixel data to be output is controlled according to the entire dynamic range of all the pixel signals S1 investigated in advance by the first bit number reduction method. Therefore, even when the number of bits of pixel data to be output is reduced, it is possible to achieve both low power consumption and suppression of image quality degradation of the solid-state imaging device 10 according to the first embodiment.
  • 5A to 5C are diagrams illustrating a second bit number reduction method in the solid-state imaging device 10 according to the first embodiment.
  • the second bit number reduction method investigates the overall brightness distribution of all the pixel signals S1 based on the respective digital values of the reduced pixel signals S2 read out earlier, and assigns bits to the digital values of all the pixel signals S1. Is determined, and the number of bits of the digital value of all pixel signals S1 is reduced.
  • the brightness distribution can be investigated by calculating a histogram of digital values of the reduced pixel signal S2. In the following description, it is assumed that the first A / D conversion unit 1102 analog-digital converts the input all pixel signal S1 (analog signal) into a 10-bit digital value.
  • the bit number reduction method determination unit 1205 determines the brightness of the reduced pixel signal S2 from the digital value of each reduced pixel signal S2 sequentially input from the second A / D conversion unit 1202. Investigate the distribution of thickness. Accordingly, the bit number reduction method determination unit 1205 can investigate the overall brightness distribution of all the pixel signals S1. Then, the bit number reduction method determination unit 1205 determines the range of bits to be assigned to the digital values of all the pixel signals S1, based on the distribution of the overall brightness of all the pixel signals S1, that is, the digital values of all the pixel signals S1. The gradation to be assigned to is determined.
  • the entire brightness distribution of the investigated all pixel signals S1 includes a lot of dark parts, for example, it indicates that the photographed image is entirely dark.
  • the range of bits to be allocated to the digital values of all the pixel signals S1 is determined so that a larger number of bits is allocated to a digital value representing a value (a small digital value).
  • a digital value representing a bright value is obtained.
  • the range of bits to be assigned to the digital values of all the pixel signals S1 is determined so that a larger number of bits is assigned to the value (large digital value).
  • the distribution of the overall brightness of all the pixel signals S1 examined does not show a large difference between the dark part and the bright part.
  • the photographed image has a uniform brightness as a whole.
  • the range of bits to be assigned to the digital values of all the pixel signals S1 is determined so that the number of bits is uniformly assigned to each digital value.
  • the bit number reduction method determination unit 1205 outputs a bit number reduction control signal indicating the range of bits assigned to the determined digital value to the bit number reduction unit 1103.
  • the bit number reduction unit 1103 reduces the number of bits of the digital values of all the pixel signals S1 input from the first A / D conversion unit 1102 in accordance with the input bit number reduction control signal. To the transfer unit 130.
  • FIG. 5A to FIG. 5C the digital values of all the pixel signals S1 output by the first A / D conversion unit 1102 after analog-digital conversion are investigated when the number of bits is reduced from 10 bits to 8 bits.
  • FIG. 5A shows an example of the range of bits of the digital value to be assigned when the entire brightness distribution of the investigated all pixel signals S1 indicates the uniform brightness as a whole.
  • FIG. 5B shows an example of a range of bits of a digital value to be assigned when the entire brightness distribution of the investigated all pixel signals S1 indicates that it is entirely dark.
  • FIG. 5C shows an example of a range of bits of a digital value to be assigned when the overall brightness distribution of the investigated all pixel signals S1 indicates that it is bright overall.
  • the bit number reduction method determination unit 1205 determines that the all pixel signals S1 It is decided to assign a range of bits uniformly to each digital value. Then, the bit number reduction method determination unit 1205 simply reduces the number of bits from 10 bits to 8 bits for the digital value of all pixel signals S1 output by the first A / D conversion unit 1102 after analog-digital conversion. A bit number reduction control signal indicating that this is to be performed is output to the bit number reduction unit 1103. Thereby, the bit number reduction unit 1103, for example, as shown in FIG. 5A, all pixel signals obtained by reducing the lower 2 bits by dividing the 10-bit digital value of the inputted all pixel signals S1 by 4. The 8-bit digital value of S1 is output.
  • the bit number reduction method determination unit 1205 increases the digital value of all the pixel signals S1 that represents dark values. It is determined that a bit range is allocated and the number of bits is reduced by allocating a small bit range to the digital value of all pixel signals S1 representing a bright value. As a result, the bit precision of a digital value representing a dark value (small digital value) is not reduced, but the bit precision of a digital value representing a bright value (large digital value) is reduced to reduce the bit precision. Can be reduced, and errors in the gradation of dark portions in the captured image can be reduced.
  • the bit number reduction method determination unit 1205 differs depending on the 10-bit digital value of all the pixel signals S1 output by the first A / D conversion unit 1102 performing analog-digital conversion using the determined bit number reduction method.
  • a bit number reduction control signal indicating that the number of bits is reduced to an 8-bit digital value is output to the bit number reduction unit 1103.
  • the bit number reduction unit 1103, for example, as shown in FIG. 5B reduces the lower-order 1 to 4 bits according to the 10-bit digital value of the input all-pixel signal S1, and outputs the all-pixel signal S1.
  • the 8-bit digital value is output.
  • the bit number reduction method determination unit 1205 increases the digital value of all the pixel signals S1 that represents a bright value.
  • a bit range is allocated, and it is determined that the number of bits is reduced by allocating a small bit range to the digital value of all pixel signals S1 representing a dark value.
  • the bit precision of a digital value representing a bright value large digital value
  • the bit precision of a digital value representing a dark value small digital value
  • the bit number reduction method determination unit 1205 differs depending on the 10-bit digital value of all the pixel signals S1 output by the first A / D conversion unit 1102 performing analog-digital conversion using the determined bit number reduction method.
  • a bit number reduction control signal indicating that the number of bits is reduced to an 8-bit digital value is output to the bit number reduction unit 1103.
  • the bit number reduction unit 1103, for example, as shown in FIG. 5C reduces the lower 1 to 4 bits according to the 10-bit digital value of the input all pixel signal S1, and outputs the all pixel signal S1.
  • the 8-bit digital value is output.
  • the second bit number reduction method by reading the reduced pixel signal S2 first, before outputting the digital value of all the pixel signals S1 of the same exposure as the pixel data, Examine the brightness distribution.
  • all the pixel signals to be transferred (output) to the outside are controlled by controlling the bit range to be assigned to the digital value in accordance with the distribution of the overall brightness of the investigated all pixel signals S1.
  • the number of bits of the pixel data of S1 can be reduced, and the power consumption of the solid-state imaging device 10 of the first embodiment can be reduced.
  • the solid-state imaging device 10 controls the bit range assigned to the digital value according to the distribution of the overall brightness of all the pixel signals S1 investigated. Deterioration of an image generated based on the output pixel data can be suppressed.
  • the number of bits of pixel data to be output according to the overall brightness distribution of all the pixel signals S1 investigated in advance is set. Even when the number of bits of pixel data to be output can be controlled, the power consumption of the solid-state imaging device 10 of the first embodiment and the suppression of image quality degradation can be reduced as in the first bit number reduction method. And both.
  • the solid-state imaging device (solid-state imaging device 10) has a plurality of pixels arranged in a two-dimensional matrix, and each of all the plurality of pixels arranged here is generated.
  • the pixel signals are output as all pixel signals (all pixel signals S1), and the pixel signals generated by a plurality of pixels are reduced to a predetermined number of pixels (reduced pixel signals S2).
  • a bit number reduction method for reducing the number of bits of a digital value representing the magnitude of all the pixel signals S1 is determined based on the pixel signal processing unit (pixel signal processing unit 100) that outputs as a pixel signal and the reduced pixel signal S2.
  • bit number reduction method determination unit 1205 Based on the bit number reduction method determined by the bit number reduction method determination unit (bit number reduction method determination unit 1205) and the bit number reduction method determination unit 1205, the digital value (all pixel signals S1 of A bit number reduction unit (bit number reduction unit 1103) that outputs a digital value (pixel data) corresponding to all the pixel signals S1; Is provided.
  • the reduced pixel signal S2 averages each pixel signal generated by the corresponding plurality of pixels in the same exposure period among the plurality of pixels. Pixel signal.
  • the reduced pixel signal S ⁇ b> 2 is a pixel signal generated by each of a plurality of corresponding pixels among the plurality of pixels in the same exposure period. It may be a pixel signal generated by any one predetermined pixel.
  • the bit number reduction method determination unit 1205 investigates the entire dynamic range of all the pixel signals S1 based on the reduced pixel signal S2, and investigates here.
  • the number of bits to be assigned to the digital value (pixel data) corresponding to all the pixel signals S1 is determined according to the wide dynamic range.
  • the bit number reduction method determination unit 1205 investigates the overall brightness distribution of all the pixel signals S1 based on the reduced pixel signal S2, and here, A bit range to be assigned to a digital value (pixel data) corresponding to all pixel signals S1 is determined according to the investigated brightness distribution.
  • the imaging system includes the solid-state imaging device (solid-state imaging device 10).
  • the bit number reduction method determination unit 1205 determines the bit number reduction method including information indicating the conditions for shooting with the solid-state imaging device 10 in addition to the reduced pixel signal S2.
  • all of the pixel signal processing unit 100 includes all the signal charges obtained from the pixel signal processing unit 100 by the same single exposure.
  • the total pixel signal S1 that is the pixel signal of each pixel and the reduced pixel signal S2 that is a pixel signal obtained by reducing the number of pixels (number of pixels) provided in the pixel signal processing unit 100 are output separately.
  • photographed image is investigated in advance based on the reduced pixel signal S2 output from the pixel signal processing part 100.
  • the method of reducing the bit number of the digital value of all the pixel signals S1 is controlled based on the characteristic of the investigated image.
  • power consumption is reduced by reducing the number of bits of pixel data according to the operation mode of the imaging system equipped with the conventional solid-state imaging device. Therefore, image quality always deteriorates when the number of bits of pixel data is reduced.
  • the number of bits of pixel data to be output is controlled to an appropriate number of bits based on the characteristics of the image investigated in advance, so Even when the number is reduced, it is possible to achieve both low power consumption and suppression of image quality degradation of the solid-state imaging device 10 of the first embodiment.
  • the dynamic range or We are investigating the distribution of brightness.
  • the investigation of the dynamic range and brightness distribution can also be performed using, for example, all pixel signals S1 output from the pixel signal processing unit 100.
  • all the pixel signals S1 are pixel signals in which the number of pixels is not reduced, much time is required to investigate the dynamic range and the brightness distribution. For this reason, as in the solid-state imaging device 10 of the first embodiment, investigating the dynamic range and brightness distribution using the reduced pixel signal S2 with the reduced number of pixels shortens the time required for the investigation. Can be advantageous.
  • a first bit number reduction method for controlling the number of bits to be reduced by examining the dynamic range As a method for reducing the number of bits of the digital value of all the pixel signals S1, a first bit number reduction method for controlling the number of bits to be reduced by examining the dynamic range. And a second bit number reduction method for investigating the brightness distribution and controlling the range of bits assigned to the digital value.
  • each of the bit number reduction methods described above is not individually applied to the solid-state imaging device 10 of the first embodiment, and each bit number reduction method for reducing the number of bits of a digital value is simultaneously performed. It can also be applied to the solid-state imaging device 10 of the first embodiment.
  • the method for reducing the number of bits of the digital value of all the pixel signals S1 in the solid-state imaging device 10 according to the first embodiment is not limited to the above-described methods, and the pixel signal processing unit 100 first.
  • the number of bits of the digital value to be reduced can also be controlled based on other characteristics of the captured image that can be examined in advance based on the read reduced pixel signal S2. For example, the entire contrast value (amount of edge component) of all the pixel signals S1 is investigated based on the respective digital values of the reduced pixel signal S2 read out earlier, and the number of bits assigned to the digital values of all the pixel signals S1 is determined. It can also be determined.
  • the bit number reduction method determining unit 1205 increases the number of bits when the overall contrast value of all the investigated pixel signals S1 is high, and decreases the number of bits when the contrast value is low.
  • the number of bits to be assigned to the digital values of all the pixel signals S1 is determined. Note that the contrast value can be investigated by filtering the digital value of the reduced pixel signal S2.
  • the bit number reduction method determination unit 1205 investigates the overall contrast value of all the pixel signals S1 based on the reduced pixel signal S2, and the contrast value investigated here.
  • the number of bits to be assigned to the digital value (pixel data) corresponding to all pixel signals S1 is determined in accordance with the height of.
  • the imaging system 1 equipped with the solid-state imaging device 10 can also be configured to include conditions for shooting.
  • control information of a lens (not shown) controlled by the CPU 260 in the image processing unit 20 included in the imaging system 1 for example, aperture information, It is also possible to employ a configuration using (focusing information).
  • aperture information when aperture information is used, when a lens aperture (not shown) is open, a captured image is considered to have a relatively low contrast value.
  • the number of bits assigned to the digital value of all the pixel signals S1 is further increased.
  • the number of bits of the digital value can be controlled to reduce. For example, when focusing information is used, all the pixels are set so that the number of bits is increased when a lens (not shown) is in focus and the number of bits is reduced when a lens (not shown) is not in focus.
  • the number of bits assigned to the digital value of the signal S1 can be controlled.
  • the method of controlling the number of bits assigned to the digital values of all pixel signals S1 including the aperture information and the focusing information can be applied regardless of the autofocus method in the imaging system 1 in which the solid-state imaging device 10 is mounted. it can. Note that evaluation values for controlling automatic exposure and automatic focus, which are generated by the evaluation value generation unit 211 provided in the imaging system 1 in which the solid-state imaging device 10 is mounted, may be used as aperture information and focusing information. .
  • the information representing the conditions for shooting is at least one of lens aperture information and focusing information for forming an optical image of the subject on the solid-state imaging device 10.
  • This lens control information includes the following information.
  • bit number reduction method determined in the solid-state imaging device 10 of the first embodiment may apply the same bit number reduction method to the entire captured image, or for each reduced pixel signal S2, that is, solid state A different bit number reduction method may be applied to each predetermined range (area) of pixel groups for reducing each pixel included in the pixel signal processing unit 100 of the imaging device 10.
  • the digital value of the reduced pixel signal S2 is not transferred to the outside as pixel data.
  • a so-called live view image (through image) is used as a confirmation image for confirming the subject to be photographed in the display processing unit 230.
  • the digital value of the reduced pixel signal S2 can also be output as pixel data, it can be used effectively, for example, when displaying a live view image on the display processing unit 230.
  • FIG. 6 is a block diagram illustrating a schematic configuration of the solid-state imaging device according to the second embodiment.
  • the solid-state imaging device 11 illustrated in FIG. 6 includes a pixel signal processing unit 100, a first readout unit 110, a second readout unit 121, and a transfer unit 131.
  • the components of the solid-state imaging device 11 of the second embodiment include the same components as the components of the solid-state imaging device 10 of the first embodiment. Therefore, in the components of the solid-state imaging device 11 of the second embodiment, the same components as those of the solid-state imaging device 10 of the first embodiment are denoted by the same reference numerals, and each component is related. Detailed description is omitted.
  • the pixel signal processing unit 100 outputs each of all the pixel signals S1 to the first reading unit 110 according to the reading control signal input from the first reading unit 110. Further, the pixel signal processing unit 100 outputs each reduced pixel signal S ⁇ b> 2 to the second readout unit 121 in accordance with the readout control signal input from the second readout unit 121. The first reading unit 110 outputs each digital value of all the pixel signals S1 with the reduced number of bits to the transfer unit 131.
  • the second readout unit 121 reads out each of the reduced pixel signals S2 from the pixel signal processing unit 100, similarly to the second readout unit 120 included in the solid-state imaging device 10 of the first embodiment. Then, the second readout unit 121 determines a method by which the first readout unit 110 reduces the number of bits of the digital value of all the pixel signals S1 based on each of the readout reduced pixel signals S2, and determines the determined bits. A bit number reduction control signal indicating the number reduction method is output to the first reading unit 110. Further, the second reading unit 121 converts each reduced pixel signal S2 read from the pixel signal processing unit 100 from analog to digital as it is, that is, a bit of the digital value of each reduced pixel signal S2.
  • the number is output to the transfer unit 131 without reducing the number.
  • the second readout unit 121 has a configuration other than the configuration in which each digital value of the reduced pixel signal S2 is output to the transfer unit 131, and the second readout unit 120 included in the solid-state imaging device 10 of the first embodiment. Therefore, detailed description is omitted.
  • the transfer unit 131 outputs the digital values (hereinafter referred to as “all pixel data”) of the all pixel signals S1 output from the first reading unit 110 and reduced in the number of bits, and the second reading unit 121.
  • Each output digital value of each reduced pixel signal S2 whose number of bits is not reduced (hereinafter referred to as “reduced pixel data”) is transferred to the outside as pixel data.
  • the transfer unit 131 transfers (outputs) all the pixel data in which the number of bits is reduced and the reduced pixel data in which the number of bits is not reduced to the imaging processing unit 210 in the image processing unit 20.
  • the order in which the transfer unit 131 transfers (outputs) all pixel data and reduced pixel data as pixel data to the imaging processing unit 210 in the image processing unit 20 is not particularly defined.
  • the reduced pixel data in which the number of bits is not reduced that is, the digital value of the reduced pixel signal S2 may be output earlier than all the pixel data in which the number of pixels is not reduced because the number of pixels is reduced. it can.
  • the image processing unit 20 when the reduced pixel data is output as pixel data first, the image processing unit 20 generates a live view image, generates an evaluation value by the evaluation value generation unit 211, recognizes a subject by the image recognition unit 250, and the like. This is advantageous when performing processing that requires real-time processing.
  • the solid-state imaging device 11 reduces the number of bits of all the pixel data based on the pixel signals of all the pixels included in the pixel signal processing unit 100, and performs the imaging processing in the image processing unit 20.
  • each reduced pixel data based on the pixel signal obtained by reducing the number of pixels (pixel number) provided in the pixel signal processing unit 100 is output to the imaging processing unit 210 in the image processing unit 20. .
  • the timing for reading each of the all-pixel signal S1 and the reduced pixel signal S2 from the pixel signal processing unit 100 is the same as that of the first embodiment shown in FIG. Since it is the same as the reading sequence of the all-pixel signal S1 and the reduced pixel signal S2 in the solid-state imaging device 10, detailed description is omitted.
  • the reduced pixel signal S2 (analog signal) to which the second A / D converter 1202 in the second readout unit 121 is sequentially input.
  • the bit number reduction method determining unit 1205 and the reduced pixel data is sequentially output to the transfer unit 131.
  • the method for reducing the number of bits of all pixel data in the solid-state imaging device 11 of the second embodiment is the first method for reducing the number of bits in the solid-state imaging device 10 of the first embodiment shown in FIGS. 4A to 5C. Since this is the same as the second bit number reduction method, detailed description thereof is omitted.
  • the bits of all pixel data to be output based on the characteristics of the image investigated in advance. Control the number to the correct number of bits.
  • the method for reducing the number of bits of all pixel data is the same as that of the solid-state imaging device 10 of the first embodiment. For this reason, in the solid-state imaging device 11 of the second embodiment as well as the solid-state imaging device 10 of the first embodiment, even when the number of bits of all pixel data to be output is reduced, the solid-state imaging device of the second embodiment. It is possible to achieve both reduction in power consumption of the imaging device 11 and suppression of deterioration in image quality.
  • the pixel signals of all the pixels included in the pixel signal processing unit 100 based on the signal charges obtained from the pixel signal processing unit 100 by the same single exposure.
  • the total pixel data corresponding to the total pixel signal S1 and the reduced pixel data corresponding to the reduced pixel signal S2, which is a pixel signal obtained by reducing the number of pixels (the number of pixels) included in the pixel signal processing unit 100, respectively. Can be transferred (output).
  • FIG. 7 is a block diagram illustrating a schematic configuration of the solid-state imaging device according to the third embodiment.
  • the solid-state imaging device 12 illustrated in FIG. 7 includes a pixel signal processing unit 100, a first readout unit 112, a second readout unit 122, and a transfer unit 131.
  • the constituent elements of the solid-state imaging device 12 of the third embodiment include constituent elements similar to the constituent elements of the solid-state imaging device 10 of the first embodiment or the solid-state imaging apparatus 11 of the second embodiment. ing.
  • the same constituent elements as those of the solid-state imaging device 10 of the first embodiment or the solid-state imaging apparatus 11 of the second embodiment are the same.
  • the detailed description regarding each component is abbreviate
  • the pixel signal processing unit 100 outputs each of all the pixel signals S1 to the first reading unit 112 according to the reading control signal input from the first reading unit 112. In addition, the pixel signal processing unit 100 outputs each reduced pixel signal S ⁇ b> 2 to the second readout unit 122 in accordance with the readout control signal input from the second readout unit 122.
  • the first readout unit 112 is input from the second readout unit 122 in the same manner as the first readout unit 110 provided in the solid-state imaging device 10 of the first embodiment and the solid-state imaging device 11 of the second embodiment.
  • the digital value (all pixel data) of each of all the pixel signals S1 with the number of bits reduced according to the bit number reduction control signal thus output is output to the transfer unit 131.
  • the first reading unit 112 performs a digital value obtained by analog-digital conversion of all the pixel signals S1 read from the pixel signal processing unit 100, and a digital value of the reduced pixel signal S2 obtained by performing analog-digital conversion by the second reading unit 122.
  • Each digital value obtained by reducing the number of bits of the digital value obtained by taking the difference from (reduced pixel data) can also be output to the transfer unit 131.
  • a detailed description of the first reading unit 112 will be described later.
  • the second readout unit 122 reads out each reduced pixel signal S2 from the pixel signal processing unit 100, similarly to the second readout unit 121 provided in the solid-state imaging device 11 of the second embodiment. Then, the second readout unit 122 determines a method for reducing the number of bits of all pixel data corresponding to the all pixel signal S1 output from the first readout unit 112 based on each of the read reduced pixel signals S2. Then, a bit number reduction control signal representing the determined bit number reduction method is output to the first reading unit 110.
  • the second readout unit 122 uses the reduced pixel data obtained by analog-digital conversion of each reduced pixel signal S2 read from the pixel signal processing unit 100 as it is, that is, the bit number of the reduced pixel data of the reduced pixel signal S2. The data is output to the transfer unit 131 without being reduced. In addition, the second readout unit 122 outputs each of the reduced pixel data to the first readout unit 112.
  • the second readout unit 122 has the same configuration as that of the second readout unit 121 provided in the solid-state imaging device 11 of the second embodiment, except that the reduced pixel data is output to the first readout unit 112. Since it is the same, detailed description is abbreviate
  • the transfer unit 131 outputs all the pixel data with the reduced number of bits output from the first readout unit 112 and the respective reductions with the number of bits output from the second readout unit 122 that have not been reduced. Each of the pixel data is transferred (output) to the outside (the imaging processing unit 210 in the image processing unit 20) as pixel data.
  • the solid-state imaging device 12 reduces the number of bits of all the pixel data based on the pixel signals of all the pixels included in the pixel signal processing unit 100, and performs the imaging process in the image processing unit 20.
  • the image processing unit 210 in the image processing unit 20 outputs each reduced pixel data based on the pixel signal that is output to the unit 210 and reduced in the number of pixels (the number of pixels) included in the pixel signal processing unit 100 as pixel data. Output to.
  • the first readout unit 112 of the solid-state imaging device 12 according to the third embodiment illustrated in FIG. 7 includes a first readout control unit 1101, a first A / D conversion unit 1102, and a bit number reduction unit 1103. , A difference calculation unit 1126 and a selection unit 1127.
  • the constituent elements of the first readout unit 112 are the same as the constituent elements of the first readout unit 110 provided in the solid-state imaging device 10 of the first embodiment and the solid-state imaging device 11 of the second embodiment. Components are also included. Therefore, in the constituent elements of the first reading unit 112, the same reference numerals are given to the same constituent elements as the constituent elements of the first reading unit 110, and detailed description of each constituent element is omitted.
  • the first A / D conversion unit 1102 performs analog-to-digital conversion on each of all the pixel signals S1 (analog signal) read by the first readout control unit 1101, and converts each of the all pixel signals S1 (analog signal).
  • a digital value representing the size is sequentially output to each of the difference calculation unit 1126 and the selection unit 1127.
  • the difference calculation unit 1126 includes digital values of all the pixel signals S1 sequentially input from the first A / D conversion unit 1102 and digital values of the reduced pixel signals S2 sequentially input from the second readout unit 122. A difference from the value is calculated, and each of the digital values for which the difference has been calculated is sequentially output to the selection unit 1127. That is, the difference calculation unit 1126 outputs each digital value obtained by calculating the difference between the all pixel signal S1 and the reduced pixel signal S2 to the selection unit 1127.
  • the digital value output by the difference calculation unit 1126 is a digital value obtained by taking the difference between the total pixel signal S1 and the reduced pixel signal S2, and therefore, a positive digital value and a negative digital value. Both states exist. Therefore, the difference calculation unit 1126 adds a sign representing a positive digital value or a negative digital value to the digital value to be output and outputs the digital value to the selection unit 1127.
  • the reduced pixel signal S2 is a pixel signal obtained by reducing the number of pixels of the total pixel signal S1. For this reason, the digital value for which the difference between the digital value of all the pixel signals S1 and the digital value of the reduced pixel signal S2 is calculated by the difference calculating unit 1126 corresponds to the digital value obtained by extracting the edge component of all the pixel signals S1.
  • the selection unit 1127 calculates the digital value of all the pixel signals S1 sequentially input from the first A / D conversion unit 1102 or the difference between the all pixel signals S1 sequentially input from the difference calculation unit 1126 and the reduced pixel signal S2. Select one of the digital values taken. Then, the selection unit 1127 sequentially outputs one of the selected digital values (hereinafter referred to as “selected pixel data”) to the bit number reduction unit 1103.
  • the selection method of the selected pixel data in the selection unit 1127 is not particularly specified.
  • the selection unit 1127 is the solid-state imaging device of the third embodiment set by the CPU 260 in the image processing unit 20 provided in the imaging system 1 of the present embodiment on which the solid-state imaging device 12 of the third embodiment is mounted.
  • the digital value may be selected according to the 12 operation modes, or the digital value may be selected according to the control from the bit number reduction method determining unit 1205 controlled by the CPU 260.
  • the bit number reduction unit 1103 determines the number of bits of the selected pixel data sequentially input from the selection unit 1127 according to the bit number reduction control signal input from the bit number reduction method determination unit 1205 in the second reading unit 122.
  • the selected pixel data reduced by a predetermined method and the number of bits is output to the transfer unit 131 as all pixel data. A description will be given later of how the bit number reduction unit 1103 reduces the number of bits of the selected pixel data in accordance with the bit number reduction control signal.
  • the first reading unit 112 performs digital-to-analog conversion of all the pixel signals S1 read from the pixel signal processing unit 100, or all the pixel signals read from the pixel signal processing unit 100.
  • One of the digital values (selected pixel data) obtained by taking the difference between the digital value obtained by analog-to-digital conversion of S1 and the digital value of the reduced pixel signal S2 input from the second readout unit 122, The data is output to the transfer unit 130.
  • the first readout unit 112 is similar to the components of the first readout unit 110 included in the solid-state imaging device 10 of the first embodiment and the solid-state imaging device 11 of the second embodiment.
  • the transfer unit 131 In response to the bit number reduction control signal input from the read unit 122, the number of bits of each selected pixel data to be output is reduced and output to the transfer unit 131. Thereby, the transfer unit 131 externally inputs each of the digital values with the reduced number of bits based on the all-pixel signal S1 input from the first reading unit 112 as all-pixel data with the reduced number of bits. Output.
  • the timing for reading each of the all-pixel signal S1 and the reduced pixel signal S2 from the pixel signal processing unit 100 is the same as that of the first embodiment shown in FIG. Since it is the same as the readout sequence of the all-pixel signal S1 and the reduced pixel signal S2 in the solid-state imaging device 10 and the solid-state imaging device 11 of the second embodiment, detailed description is omitted.
  • the reduced pixel signal S2 (analog signal) to which the second A / D converter 1202 in the second readout unit 122 is sequentially input.
  • the second readout unit 122 first reads out each of the reduced pixel signals S2, and the difference calculation unit 1126 in the first readout unit 112 calculates the difference. Then, the number of bits of the selected pixel data is reduced by the bit number reduction unit 1103 and output to the transfer unit 130.
  • the reduced pixel signal S2 can be quickly read out as in the solid-state imaging device 10 of the first embodiment and the solid-state imaging device 11 of the second embodiment.
  • the method of reducing the number of bits of pixel data in the solid-state imaging device 12 of the third embodiment is also the solid-state imaging device 10 of the first embodiment and the solid-state imaging of the second embodiment shown in FIGS. 4A to 5C. It can be considered in the same way as the first bit number reduction method and the second bit number reduction method in the device 11.
  • the difference calculation unit 1126 in the first readout unit 112 takes a digital value obtained by taking the difference between the all pixel signal S1 and the reduced pixel signal S2, that is, a positive digital
  • the number of bits of a digital value to which a value or a sign representing a negative digital value is added is reduced.
  • a method of reducing the number of bits when a digital value obtained by calculating the difference between the all pixel signal S1 and the reduced pixel signal S2 by the selection unit 1127 is selected as the selected pixel data will be described.
  • 8A to 8D are diagrams for explaining a method for reducing the number of bits in the solid-state imaging device 12 according to the third embodiment. In the following description, it is assumed that the number of bits of 11-bit selection pixel data composed of a 1-bit code and a 10-bit value (integer) is reduced.
  • FIG. 8A shows an example of reducing the number of bits of the selected pixel data when the entire dynamic range of the investigated all pixel signals S1 is wide.
  • FIG. 8B shows an example of reducing the number of bits of the selected pixel data when the entire dynamic range of the investigated all pixel signals S1 is narrow. That is, FIG. 8A and FIG. 8B show examples of bit number reduction by the first bit number reduction method.
  • the bit number reduction method determining unit 1205 determines that a large number of bits are allocated to the digital values of all the pixel signals S1.
  • the bit number reduction method determination unit 1205 then converts the digital value of the 10-bit integer part of the selected pixel data output from the selection unit 1127 to a bit number reduction control signal indicating that the bit number is reduced from 10 bits to 8 bits. Is output to the bit number reduction unit 1103.
  • the bit number reduction unit 1103, for example, as shown in FIG. 8A reduces the lower 2 bits by dividing the digital value of the 10-bit integer part of the selected selection pixel data by 4.
  • a 9-bit digital value obtained by adding a 1-bit code to the digital value is output to the transfer unit 131 as all pixel data.
  • the bit number reduction method determination unit 1205 determines to reduce the number of bits allocated to the digital values of all the pixel signals S1.
  • the bit number reduction method determination unit 1205 then converts the digital value of the 10-bit integer part of the selected pixel data output from the selection unit 1127 into a bit number reduction control signal indicating that the bit number is reduced from 10 bits to 7 bits. Is output to the bit number reduction unit 1103.
  • the bit number reduction unit 1103 for example, as shown in FIG.
  • 8B 7 bits obtained by reducing the lower 3 bits by dividing the digital value of the 10-bit integer part of the input selected pixel data by 8
  • An 8-bit digital value obtained by adding a 1-bit code to the digital value is output to the transfer unit 131 as all pixel data.
  • FIG. 8C shows the bit of the selected pixel data when the dynamic range is wide in the bit range allocation in the case where the entire brightness distribution of the investigated all pixel signals S1 represents that it is entirely dark.
  • An example of reducing the number is shown.
  • FIG. 8D shows the bits of the selected pixel data when the dynamic range is narrow in the bit range allocation when the entire brightness distribution of the investigated all pixel signals S1 indicates that it is entirely dark.
  • An example of reducing the number is shown. That is, FIG. 8C and FIG. 8D show an example of reducing the number of bits by combining the first bit number reduction method and the second bit number reduction method.
  • the bit number reduction method determination unit 1205 displays the digital value of all the pixel signals S1 indicating a dark value. Assign more bit ranges to the value (digital value close to 0), assign less bit range to the digital value (digital value far from 0) of all pixel signals S1 representing bright values, and set the number of bits Decide to reduce. When the entire dynamic range of all the investigated pixel signals S1 is wide, the bit number reduction method determining unit 1205 determines that a large number of bits are allocated to the digital values of all the pixel signals S1.
  • the bit number reduction method determination unit 1205 converts the digital value of the 10-bit integer part of the selected pixel data output from the selection unit 1127 to an 8-bit digital value that differs depending on the digital value of the 10-bit integer part. Then, a bit number reduction control signal indicating that the number of bits is to be reduced is output to the bit number reduction unit 1103.
  • the bit number reduction unit 1103, for example, as shown in FIG. 8C reduces the lower 1 to 4 bits according to the digital value of the 10-bit integer part of the selected pixel data that has been input.
  • a 9-bit digital value obtained by adding a 1-bit code to the digital value is output to the transfer unit 131 as all pixel data.
  • the bit number reduction method determining unit 1205 displays the darkness of all the pixel signals S1. By assigning more bit ranges to digital values (digital values close to 0) and assigning fewer bit ranges to digital values (digital values far from 0) of all pixel signals S1 representing bright values, It is determined that the number of bits allocated to the digital values of all the pixel signals S1 is reduced. Then, the bit number reduction method determination unit 1205 converts the digital value of the 10-bit integer part of the selected pixel data output from the selection unit 1127 to a 7-bit digital value that varies depending on the digital value of the 10-bit integer part.
  • bit number reduction control signal indicating that the number of bits is to be reduced is output to the bit number reduction unit 1103.
  • the bit number reduction unit 1103, for example, as shown in FIG. 8D reduces the lower 2 bits to 5 bits according to the digital value of the 10-bit integer part of the selected pixel data that has been input.
  • An 8-bit digital value obtained by adding a 1-bit code to the digital value is output to the transfer unit 131 as all pixel data.
  • a digital value obtained by taking the difference between the all-pixel signal S1 selected by the selection unit 1127 as the selected pixel data and the reduced pixel signal S2 is set as all-pixel data, and the number of bits is set.
  • the imaging processing unit 210 needs to restore the digital values of all the pixel signals S1. For this reason, information on a bit number reduction method in which the number of bits of all output pixel data is reduced is necessary.
  • the bit number reduction method information includes, for example, the number of bits that the imaging processing unit 210 performs based on the reduced pixel data previously output from the solid-state imaging device 12 according to the third embodiment.
  • the solid-state imaging device 12 of the third embodiment outputs all the pixel data with the number of bits reduced, information on a bit number reduction method may be added.
  • the information on the bit number reduction method may be included in the header and footer information of all pixel data transferred by the LVDS method, and transferred together with all the pixel data.
  • a register accessed by the CPU 260 in the image processing unit 20 included in the imaging system 1 equipped with the solid-state imaging device 13 Information on the bit number reduction method may be notified using serial communication.
  • the solid-state imaging device (solid-state imaging device 12) is a digital device that calculates a difference between a digital value that represents the magnitude of the all-pixel signal S1 and a digital value that represents the magnitude of the reduced pixel signal S2.
  • a difference calculation unit (difference calculation unit 1126) that outputs a value is further provided.
  • the bit number reduction unit 1103 reduces the number of bits of the digital value for which the difference has been calculated based on the bit number reduction method, and the digital value for which the difference for which the number of bits has been reduced is calculated corresponds to all the pixel signals S1. Output as a digital value (pixel data).
  • the number of bits of all pixel data to be output is controlled based on the characteristics to an appropriate number of bits. For this reason, the solid-state imaging device 12 of the third embodiment also reduces the number of bits of all pixel data to be output, as in the solid-state imaging device 10 of the first embodiment and the solid-state imaging device 11 of the second embodiment. Even in this case, it is possible to achieve both reduction in power consumption and suppression of image quality degradation in the solid-state imaging device 12 according to the third embodiment.
  • the digital value obtained by extracting the edge component of the signal S1 can also be output as all pixel data with a reduced number of bits. It is generally known that the reduction in the number of bits with respect to the digital value of the edge component causes little deterioration in image quality, as a similar concept is applied to JPEG compression processing, which is still image compression processing. .
  • the solid-state imaging device 10 of the first embodiment, and the solid-state imaging device 11 of the second embodiment is the same. If so, an image generated based on all pixel data output from the solid-state imaging device 12 of the third embodiment can further improve the image quality.
  • generated based on all the pixel data which each of the solid-state imaging device 12 of 3rd Embodiment, the solid-state imaging device 10 of 1st Embodiment, and the solid-state imaging device 11 of 2nd Embodiment outputs. If the image quality is the same, the solid-state imaging device 12 of the third embodiment can further reduce the number of bits of all pixel data.
  • the selection unit 1127 selects a digital value obtained by taking the difference between the all pixel signal S1 and the reduced pixel signal S2 as the selected pixel data.
  • the method for reducing the number of bits in the case has been described.
  • the selection unit 1127 can select the digital value of all the pixel signals S1 sequentially input from the first A / D conversion unit 1102 as selection pixel data. .
  • the operation of the solid-state imaging device 12 of the third embodiment in this case is the same as the operation of the solid-state imaging device 11 of the second embodiment.
  • the operation when the selection unit 1127 selects the digital values of all the pixel signals S1 sequentially input from the first A / D conversion unit 1102 as the selected pixel data is omitted.
  • the pixel signal processing unit of the solid-state imaging device can obtain the signal charges of all the pixels included in the pixel signal processing unit obtained by the same exposure.
  • Each of the obtained pixel signal and the pixel signal obtained by reducing the number of pixels (pixel number) provided in the pixel signal processing unit are output independently.
  • photographed image was investigated beforehand and investigated.
  • a method of controlling the number of bits of the digital value (all pixel data) obtained by analog-digital conversion of the pixel signals corresponding to the signal charges of all the pixels provided in the pixel signal processing unit is controlled.
  • a digital value (all pixel data) in which the number of bits is reduced by analog-digital conversion of pixel signals corresponding to the signal charges of all the pixels provided in the pixel signal processing unit is output.
  • a digital value (reduced pixel data) obtained by analog-digital conversion of a pixel signal obtained by reducing the number of pixels (number of pixels) provided in the pixel signal processing unit is output.
  • each signal charge generated by the corresponding photoelectric conversion unit 101 provided in each pixel is shown in the pixel signal processing unit 100 provided in the solid-state imaging device of the first to third embodiments.
  • the configuration including the second charge storage circuit 104 that holds the signal charge obtained by averaging the charge amount is shown.
  • the configuration of the pixel signal processing unit provided in the solid-state imaging device of the present invention is not limited to the configuration shown in the pixel signal processing unit 100 provided in the solid-state imaging device of the first to third embodiments. .
  • the signal charges obtained by averaging the signal charges generated by the corresponding pixels held by the second charge storage circuit 104 can be further averaged.
  • the present embodiment an example of a configuration in which two predetermined pixels are paired in the pixel signal processing unit 100 included in the solid-state imaging device of the first to third embodiments has been described.
  • the group of pixels in the pixel signal processing unit provided in the solid-state imaging device is not limited to the configuration of the embodiment for carrying out the present invention. That is, one set can be configured with more pixels than the configuration shown in the embodiment for carrying out the present invention.
  • the number of pixels (the number of pixels) provided in the pixel signal processing unit 100 and the number by which the number of pixels is reduced are not limited to the mode for carrying out the present invention, and are within the scope not departing from the spirit of the present invention.
  • the number of pixels (the number of pixels) provided in the pixel signal processing unit 100 and the number by which the number of pixels is reduced can be changed.
  • each component included in each solid-state imaging device may be a multi-layer substrate structure divided into a plurality of substrates, or a so-called monolithic structure disposed on a single substrate. Good.
  • each of the embodiments of the present invention it is possible to provide a solid-state imaging device capable of reducing the number of bits of pixel data to be output while suppressing deterioration in image quality, and an imaging system equipped with the solid-state imaging device. .
  • Solid-state imaging device 100 Pixel signal processing part (solid-state imaging device) 101a, 101b, 101c, 101d Photoelectric conversion unit (pixel, pixel signal processing unit, solid-state imaging device) 102a, 102b, 102c, 102d Charge transfer circuit (pixel, pixel signal processing unit, solid-state imaging device) 103a, 103b, 103c, 103d First charge storage circuit (pixel, pixel signal processing unit, solid-state imaging device) 104ab, 104cd Second charge storage circuit (pixel, pixel signal processing unit, solid-state imaging device) 110, 112 First reading unit (solid-state imaging device) 1101 1st read-out control part (bit number reduction part, solid-state imaging device) 1102 1st A / D conversion part (bit number reduction part, solid-state imaging device) 1103 Bit number reduction unit (solid-state imaging device) 1126 Difference calculation unit (difference calculation unit, solid-state imaging device) 1127 Selection unit (bit number

Abstract

　この固体撮像装置は、二次元の行列状に配置された複数の画素を有し、全ての画素のそれぞれが発生した画素信号のそれぞれを全画素信号として出力すると共に、画素が発生した画素信号のそれぞれを予め定めた数の画素数に減縮した減縮画素信号として出力する画素信号処理部と、減縮画素信号に基づいて、全画素信号の大きさを表すデジタル値のビット数を削減する際のビット数削減方法を決定するビット数削減方法決定部と、ビット数削減方法に基づいて、デジタル値のビット数を削減し、ビット数を削減したデジタル値を、全画素信号に対応するデジタル値として出力するビット数削減部と、を備える。

Description

固体撮像装置および撮像システム
　本発明は、固体撮像装置および撮像システムに関する。
　本願は、２０１４年２月２０日に日本国に出願された特願２０１４－０３０６０４号に基づき優先権を主張し、その内容をここに援用する。
　近年、ビデオカメラや電子スチルカメラなどの撮像システムが広く一般に普及している。これらの撮像システムには、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ：電荷結合素子）型の固体撮像装置や、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）型の固体撮像装置が搭載されている。これらの固体撮像装置では、画素が二次元の行列状に複数配置され、光が入射する画素内に設けられたフォトダイオードなどの光電変換部が生成した信号電荷を、画素内に設けられた増幅部で増幅して、画素信号として出力する。このとき、一般的なＣＭＯＳ型固体撮像装置では、従来から、二次元の行列状に配列された各画素からの画素信号を、行毎に順次読み出している。
　また、ＣＭＯＳ型固体撮像装置は、ＣＣＤ型固体撮像装置が専用の製造プロセスによって製造されるのに対し、一般的な半導体の製造プロセスを用いて製造することが可能である。このことから、ＣＭＯＳ型固体撮像装置は、例えば、ＳＯＣ（Ｓｙｓｔｅｍ　Ｏｎ　Ｃｈｉｐ）のように、固体撮像装置内に種々の機能回路を組み込むことによって、多機能化を実現することが容易である。このため、撮像システムに搭載するＣＭＯＳ型固体撮像装置（以下、「固体撮像装置」ともいう）では、アナログデジタル変換回路を内蔵し、それぞれの画素から読み出した画素信号をアナログデジタル変換した画素データを出力する構成の固体撮像装置を使用する例が増えている。
　また、近年の固体撮像装置の高速化に伴って、撮像システム内の固体撮像装置と画像処理部との間での画素データの転送速度が向上している。固体撮像装置では、出力する画素データを差動インターフェース方式であるＬＶＤＳ（Ｌｏｗ　ｖｏｌｔａｇｅ　ｄｉｆｆｅｒｅｎｔｉａｌ　ｓｉｇｎａｌｉｎｇ）方式に対応させて画素データを転送する際のクロック周波数を向上させたり、画像処理部に画素データを転送するデータバスのバス幅を増加させたりすることによって、データ転送速度の向上に対応することが知られている。
　しかし、固体撮像装置から画像処理部に画素データを転送する際のクロック周波数を高くしたり、データバスのバス幅を増加させたりすると、固体撮像装置の消費電力も増加してしまう。このため、一般的な従来の固体撮像装置では、１画素の画素データのビット数を変更する仕組みを備えている（特許文献１参照）。
　そして、画素データのビット数を変更する仕組みを備えた固体撮像装置を搭載した撮像システムでは、その動作モードに応じて固体撮像装置から画像処理部に転送する画素データのビット数の変更を行っている。例えば、撮像システムの動作モードが、静止画像を撮影する静止画モードである場合には、１２ビットの画素データを固体撮像装置から画像処理部に転送し、動画像を撮影する動画モードである場合には、１０ビットの画素データを固体撮像装置から画像処理部に転送している。また、例えば、撮像システムの動作モードが、撮影する被写体を確認するための確認画像（いわゆる、ライブビュー画像（スルー画像））を表示デバイスに表示するライブビューモードである場合には、９ビットの画素データを転送することによって、固体撮像装置から画像処理部に転送する画素データのビット数をさらに少なくしている。
　このように、画素データのビット数を変更する仕組みを備えた固体撮像装置を搭載した撮像システムでは、固体撮像装置から画像処理部に転送する画素データのビット数を動作モードに応じて変更することによって、固体撮像装置および撮像システムの消費電力を削減している。
日本国特開２００９－１８２４１２号公報
　しかしながら、画素データのビット数を変更する仕組みを備えた従来の固体撮像装置においては、転送する画素データのビット数を少なくすると、転送された画素データに基づいて画像処理部が生成する画像の画質が、少なくした画素データのビット数に応じて劣化してしまう、という問題がある。
　例えば、１０ビットの画素データに基づいて生成した画像は、１２ビットの画素データに基づいて生成した画像よりも画質が劣化してしまう。より具体的には、例えば、１２ビットの画素データを１０ビットの画素データにする方法として、画素データの下位２ビットを削減するような場合には、生成する画像において、なめらかな階調（例えば、グラデーションなど）を再現することができなくなってしまう。
　そして、画素データのビット数を変更する仕組みを備えた固体撮像装置を搭載した撮像システムでは、その動作モードに応じて固体撮像装置から画像処理部に転送する画素データのビット数を変更しているため、動画モードやライブビューモードなど、少ないビット数の画素データを固体撮像装置から画像処理部に転送する動作モードほど、画質の劣化が大きくなってしまう。
　本発明は、上記の課題認識に基づいてなされたものであり、画質の劣化を抑えつつ、出力する画素データのビット数を削減することができる固体撮像装置およびこの固体撮像装置を搭載した撮像システムを提供することを目的としている。
　本発明の第一の態様によれば、固体撮像装置は、二次元の行列状に配置された複数の画素を有し、配置された全ての前記複数の画素のそれぞれが発生した画素信号のそれぞれを全画素信号として出力すると共に、前記複数の画素が発生した前記画素信号のそれぞれを予め定めた数の画素数に減縮した減縮画素信号として出力する画素信号処理部と、前記減縮画素信号に基づいて、前記全画素信号の大きさを表すデジタル値のビット数を削減する際のビット数削減方法を決定するビット数削減方法決定部と、前記ビット数削減方法決定部によって決定された前記ビット数削減方法に基づいて、前記デジタル値のビット数を削減し、前記ビット数を削減した前記デジタル値を、前記全画素信号に対応するデジタル値として出力するビット数削減部と、を備える。
　本発明の第二の態様によれば、前記第一の態様に係る固体撮像装置において、前記減縮画素信号は、前記複数の画素の内で対応する複数の前記画素のそれぞれが同じ露光期間で発生したそれぞれの前記画素信号を平均化した画素信号であってもよい。
　本発明の第三の態様によれば、前記第一の態様に係る固体撮像装置において、前記減縮画素信号は、前記複数の画素の内で対応する複数の前記画素のそれぞれが同じ露光期間で発生したそれぞれの前記画素信号の内、予め定めたいずれか１つの前記画素が発生した画素信号であってもよい。
　本発明の第四の態様によれば、前記第二または第三の態様に係る固体撮像装置は、前記全画素信号の大きさを表す前記デジタル値と前記減縮画素信号の大きさを表すデジタル値との差分を算出したデジタル値を出力する差分算出部をさらに備えてもよい。前記ビット数削減部は、差分を算出した前記デジタル値のビット数を、前記ビット数削減方法に基づいて削減し、前記ビット数を削減した前記差分を算出した前記デジタル値を、前記全画素信号に対応するデジタル値として出力してもよい。
　本発明の第五の態様によれば、前記第一から第四の態様のうちのいずれか一態様に係る固体撮像装置において、前記ビット数削減方法決定部は、前記減縮画素信号に基づいて前記全画素信号の全体のダイナミックレンジを調査し、調査した前記ダイナミックレンジの広さに応じて、前記全画素信号に対応するデジタル値に割り当てるビット数を決定してもよい。
　本発明の第六の態様によれば、前記第一から第五の態様のうちのいずれか一態様に係る固体撮像装置において、前記ビット数削減方法決定部は、前記減縮画素信号に基づいて前記全画素信号の全体の明るさの分布を調査し、調査した前記明るさの分布に応じて、前記全画素信号に対応するデジタル値に割り当てるビットの範囲を決定してもよい。
　本発明の第七の態様によれば、前記第一から第六の態様のうちのいずれか一態様に係る固体撮像装置において、前記ビット数削減方法決定部は、前記減縮画素信号に基づいて前記全画素信号の全体のコントラスト値を調査し、調査した前記コントラスト値の高さに応じて、前記全画素信号に対応するデジタル値に割り当てるビット数を決定してもよい。
　本発明の第八の態様によれば、撮像システムは、前記第一から第七の態様のうちのいずれか一態様に係る固体撮像装置を備えてもよい。前記ビット数削減方法決定部は、前記減縮画素信号に加え、前記固体撮像装置によって撮影を行う際の条件を表す情報を含めて、前記ビット数削減方法を決定してもよい。
　本発明の第九の態様によれば、前記第八の態様に係る撮像システムにおいて、前記撮影を行う際の条件を表す前記情報は、前記固体撮像装置に被写体の光学像を結像させるレンズの絞り情報および合焦情報の少なくとも一方の情報を含む前記レンズの制御情報であってもよい。
　本発明の上記各態様によれば、画質の劣化を抑えつつ、出力する画素データのビット数を削減することができる固体撮像装置およびこの固体撮像装置を搭載した撮像システムを提供することができる。
本発明の実施形態における固体撮像装置を搭載した撮像システムの概略構成を示したブロック図である。 本発明の第１の実施形態における固体撮像装置の概略構成を示したブロック図である。 第１の実施形態の固体撮像装置における画素信号の読み出しシーケンスを示した図である。 第１の実施形態の固体撮像装置における第１のビット数削減方法を説明する図である。 第１の実施形態の固体撮像装置における第１のビット数削減方法を説明する図である。 第１の実施形態の固体撮像装置における第２のビット数削減方法を説明する図である。 第１の実施形態の固体撮像装置における第２のビット数削減方法を説明する図である。 第１の実施形態の固体撮像装置における第２のビット数削減方法を説明する図である。 本発明の第２の実施形態における固体撮像装置の概略構成を示したブロック図である。 本発明の第３の実施形態における固体撮像装置の概略構成を示したブロック図である。 第３の実施形態の固体撮像装置におけるビット数削減方法を説明する図である。 第３の実施形態の固体撮像装置におけるビット数削減方法を説明する図である。 第３の実施形態の固体撮像装置におけるビット数削減方法を説明する図である。 第３の実施形態の固体撮像装置におけるビット数削減方法を説明する図である。
　以下、本発明の実施形態について、図面を参照して説明する。図１は、本実施形態における固体撮像装置を搭載した撮像システムの概略構成を示したブロック図である。図１において、撮像システム１は、固体撮像装置１０と、画像処理部２０と、表示デバイス３０と、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）４０と、記録媒体５０と、を備えている。また、画像処理部２０は、撮像処理部２１０、評価値生成部２１１、静止画処理部２２１、動画処理部２２２、表示処理部２３０、ＤＲＡＭコントローラ２４０、画像認識部２５０、ＣＰＵ２６０、およびカードインタフェース部２７０を備えている。
　固体撮像装置１０は、図示しないレンズによって結像された被写体の光学像を光電変換する、本実施形態の固体撮像装置である。固体撮像装置１０は、被写体光に応じた画素信号に基づいた画素データを、画像処理部２０内の撮像処理部２１０に出力する。なお、固体撮像装置１０に関する説明は、後述する。
　画像処理部２０は、固体撮像装置１０から入力された画素データに基づいて、予め定められた種々の画像処理を施した画像を生成し、生成した画像のデータ（以下、「画像データ」という）を、ＤＲＡＭ４０に転送する（書き込む）。また、画像処理部２０は、ＤＲＡＭ４０に格納されている画像データを読み出して、予め定められた種々の画像処理を施す。
　撮像システム１内の撮像処理部２１０、評価値生成部２１１、静止画処理部２２１、動画処理部２２２、表示処理部２３０、ＤＲＡＭコントローラ２４０、画像認識部２５０、ＣＰＵ２６０、およびカードインタフェース部２７０は、データバス２９０を介してそれぞれ接続され、例えば、ＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）によってＤＲＡＭコントローラ２４０に接続されたＤＲＡＭ４０からのデータの読み出し、およびＤＲＡＭ４０へのデータの書き込みを行う。
　撮像処理部２１０は、固体撮像装置１０から入力された画素データに、シェーディング補正や画素欠陥補正などの前処理を施し、前処理した結果の画像データ（以下、「前処理画像データ」という）を、ＤＲＡＭ４０に転送する（書き込む）。
　また、撮像処理部２１０に備えた評価値生成部２１１は、前処理した結果の前処理画像データに基づいて、自動露出（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ：ＡＥ）、自動焦点（Ａｕｔｏ　Ｆｏｃｕｓ：ＡＦ）、オートホワイトバランス（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ：ＡＷＢ）などの制御を行うための評価値を生成し、生成した評価値をＤＲＡＭ４０に転送する（書き込む）。
　静止画処理部２２１は、ＤＲＡＭ４０に記録されている前処理画像データを取得し（読み出し）、デモザイク処理（ノイズ除去、ＹＣ変換処理、リサイズ処理）、ＪＰＥＧ圧縮処理など、静止画像を記録するための各種の画像処理を施して、記録用の静止画像データを生成する。また、静止画処理部２２１は、ＤＲＡＭ４０に記録されている記録用の静止画像データを取得し（読み出し）、ＪＰＥＧ伸張処理など、静止画像を再生するための各種の画像処理を施して、表示用の静止画像データを生成する。また、静止画処理部２２１は、生成した記録用の静止画像データおよび表示用の静止画像データを、ＤＲＡＭ４０に転送する（書き込む）。
　動画処理部２２２は、ＤＲＡＭ４０に記録されている前処理画像データを取得し（読み出し）、デモザイク処理（ノイズ除去、ＹＣ変換処理、リサイズ処理）、ＭＰＥＧ圧縮処理やＨ．２６４圧縮処理等の動画圧縮処理など、動画像を記録するための各種の画像処理を施して、記録用の動画像データを生成する。また、動画処理部２２２は、デモザイク処理を施した画像データに対して動画圧縮処理を行わずに、動画像を再生するための表示用の動画像データを生成することもできる。また、動画処理部２２２は、ＤＲＡＭ４０に記録されている記録用の動画像データを取得し（読み出し）、ＭＰＥＧ伸張処理やＨ．２６４伸張処理等の動画伸張処理など、動画像を再生するための各種の画像処理を施して、表示用の動画像データを生成する。また、動画処理部２２２は、生成した記録用の動画像データおよび表示用の動画像データを、ＤＲＡＭ４０に転送する（書き込む）。
　表示処理部２３０は、ＤＲＡＭ４０に記録されている表示用の画像データを取得し（読み出し）、取得した表示用の画像データにＯＳＤ（Ｏｎ－Ｓｃｒｅｅｎ　Ｄｉｓｐｌａｙ）表示用のデータを重畳する処理などの表示処理を施す。そして、表示処理部２３０は、表示処理後の画像データを、表示デバイス３０に出力して表示させる。
　表示デバイス３０は、ＴＦＴ（薄膜トランジスター：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）や、ＥＶＦ（Ｅｌｅｃｔｒｏｎｉｃ　Ｖｉｅｗ　Ｆｉｎｄｅｒ：電子ビューファインダ）などの表示デバイスであり、表示処理部２３０から出力された表示処理後の画像データに応じた画像を表示する。なお、表示デバイス３０は、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイや、テレビなどの外部ディスプレイであってもよい。
　画像認識部２５０は、ＤＲＡＭ４０に記録されている前処理画像データを取得し（読み出し）、取得した前処理画像データに基づいて、撮影された画像に含まれる被写体の動き量や顔を検出し、検出した被写体の情報を生成して、ＤＲＡＭ４０に転送する（書き込む）。また、画像認識部２５０は、取得した前処理画像データに基づいて、撮影された画像のシーンを認識し、認識したシーンの情報を生成して、ＤＲＡＭ４０に転送する（書き込む）。なお、画像認識部２５０は、生成した被写体の情報やシーンの情報をＤＲＡＭ４０に転送せず、画像認識部２５０内のレジスタに保持する構成であってもよい。
　カードインタフェース部２７０は、ＤＲＡＭ４０に記録されている記録用の静止画像データや記録用の動画像データを取得し（読み出し）、記録媒体５０に記録させる。また、カードインタフェース部２７０は、記録媒体５０に記録している記録用の静止画像データや記録用の動画像データを読み出し、読み出した画像データを、ＤＲＡＭ４０に転送する（書き込む）。
　記録媒体５０は、ＳＤメモリカード（ＳＤ　Ｍｅｍｏｒｙ　Ｃａｒｄ）などの記録媒体であり、カードインタフェース部２７０から出力された記録用の静止画像データや記録用の動画像データを記録する。また、カードインタフェース部２７０によって記録している記録用の静止画像データや記録用の動画像データが読み出される。なお、図１においては、記録媒体５０も撮像システム１の構成要素としているが、記録媒体５０は、撮像システム１に着脱可能な構成である。
　ＤＲＡＭコントローラ２４０は、データバス２９０に接続されている撮像システム１内の複数の構成要素からのＤＲＡＭ４０へのアクセス要求、例えば、ＤＭＡアクセス要求に応じて、接続されているＤＲＡＭ４０へのデータの転送（書き込み）、およびＤＲＡＭ４０からのデータの取得（読み出し）を行う。
　ＤＲＡＭ４０は、ＤＲＡＭコントローラ２４０によってアクセス制御されるメモリである。ＤＲＡＭ４０は、撮像システム１内のそれぞれの構成要素の処理過程における様々なデータを一時的に格納する。
　ＣＰＵ２６０は、撮像システム１の構成要素、すなわち、撮像システム１全体を制御する。例えば、撮像システム１における撮影動作や再生動作に応じて、撮像システム１内の各構成要素の動作を制御する。また、例えば、ＣＰＵ２６０は、撮像システム１が撮影動作を行う際に、図示しないレンズを制御する。
　＜第１の実施形態＞
　次に、本実施形態の撮像システム１に搭載した固体撮像装置１０について説明する。図２は、第１の実施形態における固体撮像装置１０の概略構成を示したブロック図である。図２に示した固体撮像装置１０は、画素信号処理部１００と、第１の読み出し部１１０と、第２の読み出し部１２０と、転送部１３０とから構成される。
　画素信号処理部１００は、複数の画素が二次元の行列状に配置されて形成された画素アレイを備える。画素信号処理部１００は、第１の読み出し部１１０および第２の読み出し部１２０のそれぞれから入力された読み出し制御信号に応じて、それぞれの画素が入射した光を光電変換した画素信号を、対応する第１の読み出し部１１０または第２の読み出し部１２０に出力する。画素信号処理部１００は、画素アレイ内に配置された全ての画素の画素信号のそれぞれを全画素信号Ｓ１とし、画素アレイ内に配置された画素の数を減縮した画素の画素信号のそれぞれを減縮画素信号Ｓ２として、別々に出力することができる。そして、画素信号処理部１００は、第１の読み出し部１１０から入力された読み出し制御信号に応じて、全画素信号Ｓ１のそれぞれを第１の読み出し部１１０に出力する。また、画素信号処理部１００は、第２の読み出し部１２０から入力された読み出し制御信号に応じて、減縮画素信号Ｓ２のそれぞれを第２の読み出し部１２０に出力する。
　第１の読み出し部１１０は、画素信号処理部１００から全画素信号Ｓ１のそれぞれを読み出し、読み出した全画素信号Ｓ１のそれぞれをアナログデジタル変換したそれぞれのデジタル値を転送部１３０に出力する。このとき、第１の読み出し部１１０は、第２の読み出し部１２０から入力されたビット数削減制御信号に応じて、アナログデジタル変換して出力するそれぞれの全画素信号Ｓ１のデジタル値のビット数を削減して、転送部１３０に出力する。
　第２の読み出し部１２０は、画素信号処理部１００から減縮画素信号Ｓ２のそれぞれを読み出し、読み出した減縮画素信号Ｓ２のそれぞれに基づいて、第１の読み出し部１１０がアナログデジタル変換して出力するそれぞれの全画素信号Ｓ１のデジタル値のビット数を削減する方法を決定する。そして、第２の読み出し部１２０は、決定したビット数削減方法を表すビット数削減制御信号を、第１の読み出し部１１０に出力する。
　転送部１３０は、第１の読み出し部１１０から出力された、ビット数が削減されたそれぞれの全画素信号Ｓ１のデジタル値を、画素データとして外部に転送する。すなわち、転送部１３０は、ビット数が削減された画素データを、画像処理部２０内の撮像処理部２１０に転送（出力）する。
　このような構成によって、固体撮像装置１０は、画素信号処理部１００に備えた全ての画素の画素信号に基づいたそれぞれの画素データのビット数を削減して、画像処理部２０内の撮像処理部２１０に出力する。
　次に、第１の実施形態の固体撮像装置１０のそれぞれの構成要素について、さらに詳細に説明する。まず、図２に示した第１の実施形態の固体撮像装置１０の画素信号処理部１００の構成について、さらに詳細に説明する。なお、固体撮像装置１０においては、上述したように、複数の画素が二次元の行列状に配置された画素アレイを画素信号処理部１００内に備えるが、説明を容易にするため、図２においては、固体撮像装置１０に備えた画素信号処理部１００内に、画素ａ～画素ｄの４つの画素が配置されている場合の一例を示している。なお、固体撮像装置１０には、固体撮像装置１０を搭載した撮像システム１に備えた、固体撮像装置１０の制御を行う制御装置（例えば、画像処理部２０内のＣＰＵ２６０など）による制御に応じて、画素信号処理部１００内に配置されたそれぞれの画素の構成要素を駆動する垂直走査回路や水平走査回路などの構成要素も備えているが、図２においては省略している。
　なお、以下の説明においては、それぞれの構成要素が対応する画素、すなわち、画素ａ～画素ｄを区別するため、それぞれの構成要素の符号の最後に対応する画素を示す「ａ」、「ｂ」、「ｃ」、または「ｄ」の符号を付与して説明する。より具体的には、画素ａに対応する構成要素の符号の最後に「ａ」を付与し、画素ｂに対応する構成要素の符号の最後に「ｂ」を付与し、画素ｃに対応する構成要素の符号の最後に「ｃ」を付与し、画素ｄに対応する構成要素の符号の最後に「ｄ」を付与して説明する。また、画素ａ～画素ｄに共通して対応する構成要素には、「ａ」～「ｄ」の符号は付与せずに説明する。また、画素ａ～画素ｄのいずれかに対応する構成要素ではあるが、説明を行う際に対応する画素を区別しない場合には、「ａ」～「ｄ」の符号を示さずに、それぞれの構成要素の符号までを示して説明する。
　図２に示した第１の実施形態の固体撮像装置１０の画素信号処理部１００は、４つの光電変換部１０１ａ～光電変換部１０１ｄと、４つの電荷転送回路１０２ａ～電荷転送回路１０２ｄと、４つの第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄと、２つの第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄとから構成される。図２に示した第１の実施形態の固体撮像装置１０の画素信号処理部１００では、光電変換部１０１ａと、電荷転送回路１０２ａと、第１の電荷蓄積回路１０３ａとの構成要素によって画素ａを構成し、光電変換部１０１ｂと、電荷転送回路１０２ｂと、第１の電荷蓄積回路１０３ｂとの構成要素によって画素ｂを構成する。また、光電変換部１０１ｃと、電荷転送回路１０２ｃと、第１の電荷蓄積回路１０３ｃとの構成要素によって画素ｃを構成し、光電変換部１０１ｄと、電荷転送回路１０２ｄと、第１の電荷蓄積回路１０３ｄとの構成要素によって画素ｄを構成する。また、第２の電荷蓄積回路１０４ａｂは、画素ａと画素ｂとに共通の構成要素であり、第２の電荷蓄積回路１０４ｃｄは、画素ｃと画素ｄとに共通の構成要素である。
　光電変換部１０１ａ～光電変換部１０１ｄのそれぞれは、入射した光を光電変換して信号電荷を発生し、発生した信号電荷を蓄積する、フォトダイオードなどの光電変換部である。
　電荷転送回路１０２ａ～電荷転送回路１０２ｄのそれぞれは、対応する光電変換部１０１ａ～光電変換部１０１ｄのそれぞれが発生して蓄積した信号電荷を、対応する第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄのそれぞれと、対応する第２の電荷蓄積回路１０４ａｂまたは第２の電荷蓄積回路１０４ｃｄのそれぞれに転送するための回路である。
　第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄのそれぞれは、対応する電荷転送回路１０２ａ～電荷転送回路１０２ｄのそれぞれから転送された、対応する光電変換部１０１ａ～光電変換部１０１ｄのそれぞれが発生した信号電荷を保持（蓄積）する回路である。また、第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄのそれぞれは、対応する第１の読み出し部１１０内の第１の読み出し制御部１１０１から入力された読み出し制御信号に応じて、保持した信号電荷に応じた信号電圧を全画素信号Ｓ１のそれぞれの画素信号として、第１の読み出し部１１０内の第１のＡ／Ｄ変換部１１０２に出力する回路でもある。
　第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれは、対応する電荷転送回路１０２ａ～電荷転送回路１０２ｄのそれぞれから転送された、対応する光電変換部１０１ａ～光電変換部１０１ｄのそれぞれが発生したそれぞれの信号電荷の電荷量を平均化した電荷量の信号電荷、またはそれぞれの信号電荷の電荷量を平均化するための信号電荷を保持（蓄積）する回路（平均化電荷蓄積回路）である。つまり、第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれは、固体撮像装置１０の画素信号処理部１００に備えたそれぞれの画素の信号電荷を加算平均することによって、画素信号処理部１００に備えた画素の数（画素数）を減縮した状態にするための信号電荷を保持する回路である。また、第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれは、対応する第２の読み出し部１２０内の第２の読み出し制御部１２０１から入力された読み出し制御信号に応じて、保持した信号電荷に応じた信号電圧を、画素数を減縮した状態の減縮画素信号Ｓ２のそれぞれの画素信号として、第２の読み出し部１２０内の第２のＡ／Ｄ変換部１２０２に出力する回路でもある。
　なお、図２に示した第１の実施形態の固体撮像装置１０の画素信号処理部１００においては、第２の電荷蓄積回路１０４ａｂが電荷転送回路１０２ａおよび電荷転送回路１０２ｂ、すなわち、光電変換部１０１ａおよび光電変換部１０１ｂに対応している。また、第２の電荷蓄積回路１０４ｃｄが電荷転送回路１０２ｃおよび電荷転送回路１０２ｄ、すなわち、光電変換部１０１ｃおよび光電変換部１０１ｄに対応している。
　なお、画素数を減縮するために行うそれぞれの画素の信号電荷を加算平均する構成は、例えば、光電変換部１０１ａおよび光電変換部１０１ｂが発生したそれぞれの信号電荷を第２の電荷蓄積回路１０４ａｂに保持する際に加算平均する構成、第２の電荷蓄積回路１０４ａｂが保持したそれぞれの信号電荷に応じた信号電圧を出力する際に加算平均する構成などがある。なお、例えば、第２の電荷蓄積回路１０４ａｂが保持したそれぞれの信号電荷に応じた信号電圧を出力した後に加算平均する構成であってもよい。
　このような構成によって、画素信号処理部１００は、それぞれの画素を同じ露光期間で露光し、それぞれの画素内で、光電変換部１０１が発生した信号電荷を第１の電荷蓄積回路１０３にそれぞれに保持すると共に、それぞれの信号電荷を平均化した信号電荷（画素数を減縮した信号電荷）を第２の電荷蓄積回路１０４に保持する。より具体的には、画素信号処理部１００は、光電変換部１０１ａが発生した信号電荷を第１の電荷蓄積回路１０３ａに保持する。画素信号処理部１００は、光電変換部１０１ｂが発生した信号電荷を第１の電荷蓄積回路１０３ｂに保持する。画素信号処理部１００は、光電変換部１０１ｃが発生した信号電荷を第１の電荷蓄積回路１０３ｃに保持する。画素信号処理部１００は、光電変換部１０１ｄが発生した信号電荷を第１の電荷蓄積回路１０３ｄに保持する。また、画素信号処理部１００は、光電変換部１０１ａが発生した信号電荷と光電変換部１０１ｂが発生した信号電荷とを平均化した信号電荷を第２の電荷蓄積回路１０４ａｂに保持する。画素信号処理部１００は、光電変換部１０１ｃが発生した信号電荷と光電変換部１０１ｄが発生した信号電荷とを平均化した信号電荷を第２の電荷蓄積回路１０４ｃｄに保持する。そして、画素信号処理部１００は、第１の電荷蓄積回路１０３のそれぞれに保持した信号電荷に応じたそれぞれの画素信号と、第２の電荷蓄積回路１０４に保持した信号電荷に応じた画素信号とのそれぞれを別々に出力する。すなわち、画素信号処理部１００は、同じ１回の露光によって得られた信号電荷に基づいて、画素信号処理部１００に備えた全ての画素の画素信号（全画素信号Ｓ１）のそれぞれと、画素信号処理部１００に備えた画素の数（画素数）を減縮した画素信号（減縮画素信号Ｓ２）のそれぞれを別々に出力する。
　なお、図２に示した第１の実施形態の固体撮像装置１０では、予め定めた２つの画素を組とし、それぞれの画素に備えた光電変換部１０１が発生したそれぞれの信号電荷の電荷量を平均化した信号電荷を保持する第２の電荷蓄積回路１０４を備えた画素信号処理部１００の構成を示した。しかし、実際の固体撮像装置では、二次元の行列状に複数の画素が配置された画素アレイに、例えば、ベイヤー配列のカラーフィルタが貼付され、それぞれの画素に備えた光電変換部１０１は、入射した光に含まれる、貼付されたカラーフィルタの対応する色を光電変換して信号電荷を発生する。従って、第１の実施形態の固体撮像装置１０においては、貼付されたカラーフィルタの色の重心がずれないように、また、異なる色の信号電荷を平均化しないように、画素の組を構成することが望ましい。
　また、図２に示した第１の実施形態の固体撮像装置１０の画素信号処理部１００においては、第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれが、対応する光電変換部１０１ａ～光電変換部１０１ｄのそれぞれが発生したそれぞれの信号電荷を加算平均することによって画素数を減縮する構成を示した。しかし、画素数を減縮する方法は、図２に示した加算平均のみに限定されるものではなく、例えば、画素を間引くことによって、画素数を減縮する構成であってもよい。この場合、図２に示した第１の実施形態の固体撮像装置１０の画素信号処理部１００においては、第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれが、対応する光電変換部１０１ａ～光電変換部１０１ｄのそれぞれが発生したそれぞれの信号電荷のいずれか一方の信号電荷を保持（蓄積）することによって、画素を間引く構成が考えられる。
　次に、図２に示した第１の実施形態の固体撮像装置１０の第１の読み出し部１１０の構成について、さらに詳細に説明する。図２に示した第１の実施形態の固体撮像装置１０の第１の読み出し部１１０は、第１の読み出し制御部１１０１と、第１のＡ／Ｄ変換部１１０２と、ビット数削減部１１０３とから構成される。
　第１の読み出し制御部１１０１は、画素信号処理部１００内の第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄのそれぞれから全画素信号Ｓ１のそれぞれを順次読み出すための読み出し制御信号を、第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄのそれぞれに順次出力する。
　第１のＡ／Ｄ変換部１１０２は、第１の読み出し制御部１１０１によって読み出され、第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄのそれぞれから順次入力されたそれぞれの全画素信号Ｓ１（アナログ信号）をアナログデジタル変換し、それぞれの全画素信号Ｓ１（アナログ信号）の大きさを表す値（デジタル値）を、ビット数削減部１１０３に順次出力するＡ／Ｄ変換回路である。
　ビット数削減部１１０３は、第２の読み出し部１２０内のビット数削減方法決定部１２０５から入力されたビット数削減制御信号に応じて、第１のＡ／Ｄ変換部１１０２から順次入力されたそれぞれの全画素信号Ｓ１のデジタル値のビット数を、予め定めた方法によって削減し、ビット数を削減したそれぞれの全画素信号Ｓ１のデジタル値を転送部１３０に出力する。なお、ビット数削減部１１０３がビット数削減制御信号に応じてデジタル値のビット数を削減する方法に関する説明は、後述する。
　このような構成によって、第１の読み出し部１１０は、画素信号処理部１００内の第１の電荷蓄積回路１０３のそれぞれに保持した全画素信号Ｓ１のそれぞれを読み出して、読み出したそれぞれの全画素信号Ｓ１をアナログデジタル変換したそれぞれのデジタル値を転送部１３０に出力する。このとき、第１の読み出し部１１０は、第２の読み出し部１２０から入力されたビット数削減制御信号に応じて、アナログデジタル変換して出力するそれぞれの全画素信号Ｓ１のデジタル値のビット数を削減して、転送部１３０に出力する。これにより、転送部１３０は、第１の読み出し部１１０から入力された、全画素信号Ｓ１をアナログデジタル変換してビット数を削減したデジタル値のそれぞれを、ビット数が削減された画素データとして外部に出力する。
　次に、図２に示した第１の実施形態の固体撮像装置１０の第２の読み出し部１２０の構成について、さらに詳細に説明する。図２に示した第１の実施形態の固体撮像装置１０の第２の読み出し部１２０は、第２の読み出し制御部１２０１と、第２のＡ／Ｄ変換部１２０２と、ビット数削減方法決定部１２０５とから構成される。
　第２の読み出し制御部１２０１は、画素信号処理部１００内の第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれから減縮画素信号Ｓ２のそれぞれを順次読み出すための読み出し制御信号を、第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれに順次出力する。
　第２のＡ／Ｄ変換部１２０２は、第２の読み出し制御部１２０１によって読み出され、第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれから順次入力されたそれぞれの減縮画素信号Ｓ２（アナログ信号）をアナログデジタル変換し、それぞれの減縮画素信号Ｓ２（アナログ信号）の大きさを表す値（デジタル値）を、ビット数削減方法決定部１２０５に順次出力するＡ／Ｄ変換回路である。
　なお、画素信号処理部１００内の第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれが、保持したそれぞれの信号電荷に応じた信号電圧を加算平均せずにそのまま出力する構成である場合には、第２のＡ／Ｄ変換部１２０２が、第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれから出力されたそれぞれの信号電圧を加算平均した大きさのデジタル値を、ビット数削減方法決定部１２０５に順次出力する構成であってもよい。この場合、第２のＡ／Ｄ変換部１２０２は、第２の読み出し制御部１２０１によって第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれから順次読み出されたそれぞれの信号電圧をアナログ信号の状態で加算平均した後にアナログデジタル変換してもよいし、それぞれの信号電圧をアナログデジタル変換した後にデジタル値の状態で加算平均してもよい。
　ビット数削減方法決定部１２０５は、第２のＡ／Ｄ変換部１２０２から順次入力されたそれぞれの減縮画素信号Ｓ２のデジタル値に基づいて、第１の読み出し部１１０内のビット数削減部１１０３がそれぞれの全画素信号Ｓ１のデジタル値のビット数を削減する際のビット数削減方法を決定し、決定したビット数削減方法を表すビット数削減制御信号を、第１の読み出し部１１０内のビット数削減部１１０３に出力する。
　このような構成によって、第２の読み出し部１２０は、画素信号処理部１００内の第２の電荷蓄積回路１０４のそれぞれに保持した減縮画素信号Ｓ２のそれぞれを読み出して、読み出したそれぞれの減縮画素信号Ｓ２をアナログデジタル変換したそれぞれのデジタル値に基づいて、第１の読み出し部１１０がそれぞれの全画素信号Ｓ１のデジタル値に対するビット数削減方法を決定する。そして、第２の読み出し部１２０は、決定したビット数削減方法を表すビット数削減制御信号を、第１の読み出し部１１０に出力する。
　従って、第１の実施形態の固体撮像装置１０では、第２の読み出し部１２０が減縮画素信号Ｓ２のそれぞれを先に読み出してそれぞれの全画素信号Ｓ１のデジタル値に対するビット数削減方法を決定した後に、第１の読み出し部１１０が、ビット数削減制御信号に応じてそれぞれの全画素信号Ｓ１をアナログデジタル変換したそれぞれのデジタル値のビット数を削減して転送部１３０に出力することになる。
　ここで、第１の実施形態の固体撮像装置１０において、画素信号処理部１００内の第１の電荷蓄積回路１０３および第２の電荷蓄積回路１０４のそれぞれから全画素信号Ｓ１および減縮画素信号Ｓ２のそれぞれを読み出す際のタイミングについて説明する。図３は、第１の実施形態の固体撮像装置１０における画素信号（全画素信号Ｓ１および減縮画素信号Ｓ２）の読み出しシーケンスを示した図である。
　固体撮像装置１０が、ビット数を削減したそれぞれの全画素信号Ｓ１に応じた画素データを出力する際には、まず、第２の読み出し部１２０内の第２の読み出し制御部１２０１が、減縮画素信号Ｓ２のそれぞれを順次読み出すための読み出し制御信号を、画素信号処理部１００内の第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれに順次出力する。これにより、第２の電荷蓄積回路１０４ａｂおよび第２の電荷蓄積回路１０４ｃｄのそれぞれから、減縮画素信号Ｓ２のそれぞれが順次出力されて、第２のＡ／Ｄ変換部１２０２に順次入力される。そして、第２のＡ／Ｄ変換部１２０２は、順次入力されたそれぞれの減縮画素信号Ｓ２（アナログ信号）をアナログデジタル変換した、それぞれの減縮画素信号Ｓ２のデジタル値を、ビット数削減方法決定部１２０５に順次出力する。
　そして、ビット数削減方法決定部１２０５は、第２のＡ／Ｄ変換部１２０２から順次入力されたそれぞれの減縮画素信号Ｓ２のデジタル値に基づいて、第１の読み出し部１１０内のビット数削減部１１０３がそれぞれの全画素信号Ｓ１のデジタル値のビット数を削減するビット数削減方法を決定する。そして、ビット数削減方法決定部１２０５は、決定したビット数削減方法を表すビット数削減制御信号を、第１の読み出し部１１０内のビット数削減部１１０３に出力する。
　そして、第１の読み出し部１１０内の第１の読み出し制御部１１０１が、全画素信号Ｓ１のそれぞれを順次読み出すための読み出し制御信号を、画素信号処理部１００内の第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄのそれぞれに順次出力する。これにより、第１の電荷蓄積回路１０３ａ～第１の電荷蓄積回路１０３ｄのそれぞれから、全画素信号Ｓ１のそれぞれが順次出力されて、第１のＡ／Ｄ変換部１１０２に順次入力される。そして、第１のＡ／Ｄ変換部１１０２は、順次入力されたそれぞれの全画素信号Ｓ１（アナログ信号）をアナログデジタル変換した、それぞれの全画素信号Ｓ１のデジタル値を、ビット数削減部１１０３に順次出力する。
　そして、ビット数削減部１１０３は、第１のＡ／Ｄ変換部１１０２から順次入力されたそれぞれの全画素信号Ｓ１のデジタル値のビット数を、ビット数削減方法決定部１２０５から入力されたビット数削減制御信号に応じて順次削減し、ビット数を削減したそれぞれの全画素信号Ｓ１のデジタル値を転送部１３０に順次出力する。これにより、転送部１３０は、ビット数削減部１１０３から順次入力された、ビット数が削減されたそれぞれの全画素信号Ｓ１のデジタル値を、ビット数が削減された画素データとして外部に順次転送（出力）する。
　なお、減縮画素信号Ｓ２は、画素アレイ内に配置された画素数を減縮した画素信号であるため、例えば、全画素信号Ｓ１と減縮画素信号Ｓ２との読み出しを同時に開始した場合でも、画素数を減縮した減縮画素信号Ｓ２の方が、画素数を減縮していない全画素信号Ｓ１よりも早く読み出しが完了することができる。これにより、ビット数削減方法決定部１２０５は、それぞれの全画素信号Ｓ１のデジタル値のビット数を削減するビット数削減方法を早く決定することができる。このことにより、図２に示した第１の実施形態の固体撮像装置１０では、第１の読み出し部１１０における全画素信号Ｓ１の読み出しと、全画素信号Ｓ１のデジタル値のビット数の削減とをリアルタイムに行いながら、ビット数を削減した全画素信号Ｓ１のデジタル値（画素データ）を、転送部１３０から外部に順次転送（出力）することができる。
　ここで、第１の実施形態の固体撮像装置１０における全画素信号Ｓ１のデジタル値のビット数の削減方法について説明する。図２に示した第１の実施形態の固体撮像装置１０では、減縮画素信号Ｓ２を早く読み出すことができるということを利用して、読み出した減縮画素信号Ｓ２に基づいて、例えば、ダイナミックレンジや明るさの分布など、固体撮像装置１０が出力する全画素信号Ｓ１の全体の状態を調べることができる。
　＜第１のビット数削減方法＞
　図４Ａおよび図４Ｂは、第１の実施形態の固体撮像装置１０における第１のビット数削減方法を説明する図である。第１のビット数削減方法は、先に読み出した減縮画素信号Ｓ２のそれぞれのデジタル値に基づいて全画素信号Ｓ１の全体のダイナミックレンジを調査し、全画素信号Ｓ１のデジタル値に割り当てるビット数、すなわち、削減するビット数を決定する方法である。なお、ダイナミックレンジは、減縮画素信号Ｓ２のデジタル値の最大値と最小値との差を算出することによって調査することができる。なお、以下の説明においては、第１のＡ／Ｄ変換部１１０２が、入力された全画素信号Ｓ１（アナログ信号）を、１０ビットのデジタル値にアナログデジタル変換するものとして説明する。
　第１のビット数削減方法では、ビット数削減方法決定部１２０５が、第２のＡ／Ｄ変換部１２０２から順次入力された、それぞれの減縮画素信号Ｓ２のデジタル値のダイナミックレンジを調査する。これにより、ビット数削減方法決定部１２０５は、全画素信号Ｓ１の全体のダイナミックレンジを調査することができる。そして、ビット数削減方法決定部１２０５は、調査した全画素信号Ｓ１の全体のダイナミックレンジが広い場合にはビット数を多くし、ダイナミックレンジが狭い場合にはビット数を少なくするように、それぞれの全画素信号Ｓ１のデジタル値に割り当てるビット数を決定する。
　そして、ビット数削減方法決定部１２０５は、決定したそれぞれの全画素信号Ｓ１のデジタル値に割り当てるビット数を表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、第１のＡ／Ｄ変換部１１０２から入力されたそれぞれの全画素信号Ｓ１のデジタル値のビット数を、入力されたビット数削減制御信号に応じて削減して転送部１３０に出力する。
　図４Ａには、調査した全画素信号Ｓ１の全体のダイナミックレンジが広い場合のデジタル値のビット数の削減例を示している。図４Ｂには、調査した全画素信号Ｓ１の全体のダイナミックレンジが狭い場合のデジタル値のビット数の削減例を示している。
　より具体的には、調査した全画素信号Ｓ１の全体のダイナミックレンジが広い場合、ビット数削減方法決定部１２０５は、全画素信号Ｓ１のデジタル値に多くのビット数を割り当てると決定する。そして、ビット数削減方法決定部１２０５は、第１のＡ／Ｄ変換部１１０２がアナログデジタル変換して出力する全画素信号Ｓ１のデジタル値を、１０ビットから８ビットにビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図４Ａに示したように、入力された全画素信号Ｓ１の１０ビットのデジタル値を４で除算することによって下位２ビットを削減した、全画素信号Ｓ１の８ビットのデジタル値を出力する。
　また、調査した全画素信号Ｓ１の全体のダイナミックレンジが狭い場合、ビット数削減方法決定部１２０５は、全画素信号Ｓ１のデジタル値に割り当てるビット数を少なくすると決定する。そして、ビット数削減方法決定部１２０５は、第１のＡ／Ｄ変換部１１０２がアナログデジタル変換して出力する全画素信号Ｓ１のデジタル値を、１０ビットから７ビットにビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図４Ｂに示したように、入力された全画素信号Ｓ１の１０ビットのデジタル値を８で除算することによって下位３ビットを削減した、全画素信号Ｓ１の７ビットのデジタル値を出力する。
　このように、第１のビット数削減方法では、減縮画素信号Ｓ２を先に読み出すことによって、同じ露光の全画素信号Ｓ１のデジタル値を画素データとして出力する前に、全画素信号Ｓ１の全体のダイナミックレンジを調査する。これにより、第１のビット数削減方法では、調査した全画素信号Ｓ１の全体のダイナミックレンジが狭い場合にはデジタル値に割り当てるビット数を少なくして、外部に転送（出力）する全画素信号Ｓ１の画素データのビット数を削減し、第１の実施形態の固体撮像装置１０の消費電力を低減することができる。また、第１のビット数削減方法では、調査した全画素信号Ｓ１の全体のダイナミックレンジが広い場合にはデジタル値に割り当てるビット数を多くして、外部に転送（出力）する全画素信号Ｓ１の画素データのビット数の削減量を少なくし、第１の実施形態の固体撮像装置１０が出力した画素データに基づいて生成する画像の劣化を抑えることができる。
　このように、第１の実施形態の固体撮像装置１０では、第１のビット数削減方法によって、事前に調査した全画素信号Ｓ１の全体のダイナミックレンジに応じて出力する画素データのビット数を制御することができ、出力する画素データのビット数を削減した場合でも、第１の実施形態の固体撮像装置１０の低消費電力化と画質劣化の抑制とを両立することができる。
　＜第２のビット数削減方法＞
　図５Ａから図５Ｃは、第１の実施形態の固体撮像装置１０における第２のビット数削減方法を説明する図である。第２のビット数削減方法は、先に読み出した減縮画素信号Ｓ２のそれぞれのデジタル値に基づいて全画素信号Ｓ１の全体の明るさの分布を調査し、全画素信号Ｓ１のデジタル値に割り当てるビットの範囲を決定して、全画素信号Ｓ１のデジタル値のビット数を削減する方法である。なお、明るさの分布は、減縮画素信号Ｓ２のデジタル値のヒストグラムを算出することによって調査することができる。なお、以下の説明においても、第１のＡ／Ｄ変換部１１０２が、入力された全画素信号Ｓ１（アナログ信号）を、１０ビットのデジタル値にアナログデジタル変換するものとして説明する。
　第２のビット数削減方法では、ビット数削減方法決定部１２０５が、第２のＡ／Ｄ変換部１２０２から順次入力された、それぞれの減縮画素信号Ｓ２のデジタル値から、減縮画素信号Ｓ２の明るさの分布を調査する。これにより、ビット数削減方法決定部１２０５は、全画素信号Ｓ１の全体の明るさの分布を調査することができる。そして、ビット数削減方法決定部１２０５は、調査した全画素信号Ｓ１の全体の明るさの分布に基づいて、全画素信号Ｓ１のデジタル値に割り当てるビットの範囲、つまり、全画素信号Ｓ１のデジタル値に割り当てる階調を決定する。
　より具体的には、調査した全画素信号Ｓ１の全体の明るさの分布が、暗い部分を多く含んでいる、例えば、撮影された画像が全体的に暗いことを表している場合には、暗い値を表すデジタル値（小さな値のデジタル値）により多くのビット数を割り当てるように、全画素信号Ｓ１のデジタル値に割り当てるビットの範囲を決定する。また、調査した全画素信号Ｓ１の全体の明るさの分布が、明るい部分を多く含んでいる、例えば、撮影された画像が全体的に明るいことを表している場合には、明るい値を表すデジタル値（大きな値のデジタル値）により多くのビット数を割り当てるように、全画素信号Ｓ１のデジタル値に割り当てるビットの範囲を決定する。また、調査した全画素信号Ｓ１の全体の明るさの分布が、暗い部分と明るい部分とに大きな差がない、例えば、撮影された画像が全体的に均一な明るさであることを表している場合には、それぞれのデジタル値に均一にビット数を割り当てるように、全画素信号Ｓ１のデジタル値に割り当てるビットの範囲を決定する。
　そして、ビット数削減方法決定部１２０５は、決定したデジタル値に割り当てるビットの範囲を表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、第１のＡ／Ｄ変換部１１０２から入力されたそれぞれの全画素信号Ｓ１のデジタル値のビット数を、入力されたビット数削減制御信号に応じて削減して転送部１３０に出力する。
　図５Ａから図５Ｃには、第１のＡ／Ｄ変換部１１０２がアナログデジタル変換して出力する全画素信号Ｓ１のデジタル値を、１０ビットから８ビットにビット数を削減する場合において、調査した全画素信号Ｓ１の全体の明るさの分布に応じて、全画素信号Ｓ１のデジタル値に割り当てるビットの範囲を変更する場合の一例を示している。そして、図５Ａには、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に均一な明るさであることを表している場合に割り当てるデジタル値のビットの範囲の一例を示している。また、図５Ｂには、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に暗いことを表している場合に割り当てるデジタル値のビットの範囲の一例を示している。また、図５Ｃには、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に明るいことを表している場合に割り当てるデジタル値のビットの範囲の一例を示している。
　より具体的には、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に均一な明るさであることを表している場合、ビット数削減方法決定部１２０５は、全画素信号Ｓ１のそれぞれのデジタル値に均一にビットの範囲を割り当てると決定する。そして、ビット数削減方法決定部１２０５は、第１のＡ／Ｄ変換部１１０２がアナログデジタル変換して出力する全画素信号Ｓ１のデジタル値を、１０ビットから８ビットに、単純にビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図５Ａに示したように、入力された全画素信号Ｓ１の１０ビットのデジタル値を４で除算することによって下位２ビットを削減した、全画素信号Ｓ１の８ビットのデジタル値を出力する。
　また、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に暗いことを表している場合、ビット数削減方法決定部１２０５は、暗い値を表す全画素信号Ｓ１のデジタル値により多くのビットの範囲を割り当て、明るい値を表す全画素信号Ｓ１のデジタル値に少ないビットの範囲を割り当ててビット数を削減すると決定する。これにより、暗い値を表すデジタル値（小さな値のデジタル値）のビット精度は落とさずに、明るい値を表すデジタル値（大きな値のデジタル値）ほどビット精度を多く落とすことによってデジタル値のビット数を削減し、撮影された画像において暗い部分の階調の誤差を少なくすることができる。そして、ビット数削減方法決定部１２０５は、決定したビット数の削減方法で第１のＡ／Ｄ変換部１１０２がアナログデジタル変換して出力する全画素信号Ｓ１の１０ビットのデジタル値に応じて異なる値の８ビットのデジタル値にビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図５Ｂに示したように、入力された全画素信号Ｓ１の１０ビットのデジタル値に応じて下位１ビット～４ビットを削減した、全画素信号Ｓ１の８ビットのデジタル値を出力する。
　また、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に明るいことを表している場合、ビット数削減方法決定部１２０５は、明るい値を表す全画素信号Ｓ１のデジタル値により多くのビットの範囲を割り当て、暗い値を表す全画素信号Ｓ１のデジタル値に少ないビットの範囲を割り当ててビット数を削減すると決定する。これにより、明るい値を表すデジタル値（大きな値のデジタル値）のビット精度は落とさずに、暗い値を表すデジタル値（小さな値のデジタル値）ほどビット精度を多く落とすことによってデジタル値のビット数を削減し、撮影された画像において明るい部分の階調の誤差を少なくすることができる。そして、ビット数削減方法決定部１２０５は、決定したビット数の削減方法で第１のＡ／Ｄ変換部１１０２がアナログデジタル変換して出力する全画素信号Ｓ１の１０ビットのデジタル値に応じて異なる値の８ビットのデジタル値にビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図５Ｃに示したように、入力された全画素信号Ｓ１の１０ビットのデジタル値に応じて下位１ビット～４ビットを削減した、全画素信号Ｓ１の８ビットのデジタル値を出力する。
　このように、第２のビット数削減方法では、減縮画素信号Ｓ２を先に読み出すことによって、同じ露光の全画素信号Ｓ１のデジタル値を画素データとして出力する前に、全画素信号Ｓ１の全体の明るさの分布を調査する。これにより、第２のビット数削減方法では、調査した全画素信号Ｓ１の全体の明るさの分布に応じてデジタル値に割り当てるビットの範囲を制御して、外部に転送（出力）する全画素信号Ｓ１の画素データのビット数を削減し、第１の実施形態の固体撮像装置１０の消費電力を低減することができる。また、第２のビット数削減方法では、調査した全画素信号Ｓ１の全体の明るさの分布に応じてデジタル値に割り当てるビットの範囲を制御するため、第１の実施形態の固体撮像装置１０が出力した画素データに基づいて生成する画像の劣化を抑えることができる。
　このように、第１の実施形態の固体撮像装置１０における第２のビット数削減方法では、事前に調査した全画素信号Ｓ１の全体の明るさの分布に応じて出力する画素データのビット数を制御することができ、出力する画素データのビット数を削減した場合でも、第１のビット数削減方法と同様に、第１の実施形態の固体撮像装置１０の低消費電力化と画質劣化の抑制とを両立することができる。
　第１の実施形態によれば、固体撮像装置（固体撮像装置１０）は、二次元の行列状に配置された複数の画素を有し、ここに配置された全ての複数の画素のそれぞれが発生した画素信号のそれぞれを全画素信号（全画素信号Ｓ１）として出力すると共に、複数の画素が発生した画素信号のそれぞれを予め定めた数の画素数に減縮した減縮画素信号（減縮画素信号Ｓ２）として出力する画素信号処理部（画素信号処理部１００）と、減縮画素信号Ｓ２に基づいて、全画素信号Ｓ１の大きさを表すデジタル値のビット数を削減する際のビット数削減方法を決定するビット数削減方法決定部（ビット数削減方法決定部１２０５）と、ビット数削減方法決定部１２０５によって決定されたビット数削減方法に基づいて、デジタル値（全画素信号Ｓ１のデジタル値）のビット数を削減し、ここでビット数を削減したデジタル値を、全画素信号Ｓ１に対応するデジタル値（画素データ）として出力するビット数削減部（ビット数削減部１１０３）と、を備える。
　また、第１の実施形態によれば、固体撮像装置１０において、減縮画素信号Ｓ２は、複数の画素の内で対応する複数の画素のそれぞれが同じ露光期間で発生したそれぞれの画素信号を平均化した画素信号である。
　また、第１の実施形態によれば、固体撮像装置１０において、減縮画素信号Ｓ２は、複数の画素の内で対応する複数の画素のそれぞれが同じ露光期間で発生したそれぞれの画素信号の内、予め定めたいずれか１つの画素が発生した画素信号であってもよい。
　また、第１の実施形態によれば、固体撮像装置１０において、ビット数削減方法決定部１２０５は、減縮画素信号Ｓ２に基づいて全画素信号Ｓ１の全体のダイナミックレンジを調査し、ここで調査したダイナミックレンジの広さに応じて、全画素信号Ｓ１に対応するデジタル値（画素データ）に割り当てるビット数を決定する。
　また、第１の実施形態によれば、固体撮像装置１０において、ビット数削減方法決定部１２０５は、減縮画素信号Ｓ２に基づいて全画素信号Ｓ１の全体の明るさの分布を調査し、ここで調査した明るさの分布に応じて、全画素信号Ｓ１に対応するデジタル値（画素データ）に割り当てるビットの範囲を決定する。
　また、第１の実施形態によれば、撮像システム（撮像システム１）は、固体撮像装置（固体撮像装置１０）を備える。ビット数削減方法決定部１２０５は、減縮画素信号Ｓ２に加え、この固体撮像装置１０によって撮影を行う際の条件を表す情報を含めて、ビット数削減方法を決定する。
　上記に述べたように、第１の実施形態の固体撮像装置１０では、画素信号処理部１００から、同じ１回の露光によって得られた信号電荷に基づいて、画素信号処理部１００に備えた全ての画素の画素信号である全画素信号Ｓ１と、画素信号処理部１００に備えた画素の数（画素数）を減縮した画素信号である減縮画素信号Ｓ２とを別々に出力する。そして、第１の実施形態の固体撮像装置１０では、画素信号処理部１００から出力された減縮画素信号Ｓ２に基づいて、撮影した画像の特徴を事前に調査する。そして、第１の実施形態の固体撮像装置１０では、調査した画像の特徴に基づいて、全画素信号Ｓ１のデジタル値のビット数を削減する方法を制御する。従来の画素データのビット数を変更する仕組みを備えた固体撮像装置では、この従来の固体撮像装置を搭載した撮像システムの動作モードに応じて画素データのビット数を削減することによって消費電力を削減しているため、画素データのビット数を削減すると必ず画質が劣化してしまった。これに対して、第１の実施形態の固体撮像装置１０では、事前に調査した画像の特徴に基づいて出力する画素データのビット数を適正なビット数に制御するため、出力する画素データのビット数を削減した場合でも、第１の実施形態の固体撮像装置１０の低消費電力化と画質劣化の抑制とを両立することができる。
　また、第１の実施形態の固体撮像装置１０では、全画素信号Ｓ１のデジタル値のビット数を削減するために、画素信号処理部１００から出力された減縮画素信号Ｓ２を用いて、ダイナミックレンジや明るさの分布を調査している。このダイナミックレンジや明るさの分布の調査は、例えば、画素信号処理部１００から出力された全画素信号Ｓ１を用いても行うことができる。ただし、全画素信号Ｓ１は、画素数を減縮していない画素信号であるため、ダイナミックレンジや明るさの分布の調査に多くの時間を要してしまう。このため、第１の実施形態の固体撮像装置１０のように、画素数を減縮した減縮画素信号Ｓ２を用いてダイナミックレンジや明るさの分布を調査した方が、調査に要する時間を短くすることができ、有利である。
　なお、第１の実施形態の固体撮像装置１０では、全画素信号Ｓ１のデジタル値のビット数を削減する方法として、ダイナミックレンジを調査して削減するビット数を制御する第１のビット数削減方法と、明るさの分布を調査してデジタル値に割り当てるビットの範囲を制御する第２のビット数削減方法とを示した。しかし、上述したそれぞれのビット数削減方法は、それぞれ単独で第１の実施形態の固体撮像装置１０に適用されるものではなく、デジタル値のビット数を削減するそれぞれのビット数削減方法を同時に、第１の実施形態の固体撮像装置１０に適用することもできる。
　また、第１の実施形態の固体撮像装置１０において全画素信号Ｓ１のデジタル値のビット数を削減する方法は、上述したそれぞれの方法に限定されるものではなく、画素信号処理部１００から先に読み出した減縮画素信号Ｓ２に基づいて事前に調査することができる撮影した画像の他の特徴に基づいても、削減するデジタル値のビット数を制御することができる。例えば、先に読み出した減縮画素信号Ｓ２のそれぞれのデジタル値に基づいて全画素信号Ｓ１の全体のコントラスト値（エッジ成分の量）を調査して、全画素信号Ｓ１のデジタル値に割り当てるビット数を決定することもできる。この場合、ビット数削減方法決定部１２０５は、調査した全画素信号Ｓ１の全体のコントラスト値が高い場合にはビット数を多くし、コントラスト値が低い場合にはビット数を少なくするように、それぞれの全画素信号Ｓ１のデジタル値に割り当てるビット数を決定する構成になる。なお、コントラスト値は、減縮画素信号Ｓ２のデジタル値にフィルタ処理を行うことによって調査することができる。
　第１の実施形態によれば、固体撮像装置１０において、ビット数削減方法決定部１２０５は、減縮画素信号Ｓ２に基づいて全画素信号Ｓ１の全体のコントラスト値を調査し、ここで調査したコントラスト値の高さに応じて、全画素信号Ｓ１に対応するデジタル値（画素データ）に割り当てるビット数を決定する。
　また、第１の実施形態の固体撮像装置１０において全画素信号Ｓ１のデジタル値のビット数を削減する方法を決定するための情報として、先に読み出した減縮画素信号Ｓ２のデジタル値に加えて、固体撮像装置１０を搭載した撮像システム１において撮影を行う際の条件も含める構成にすることもできる。例えば、固体撮像装置１０を搭載した撮像システム１が撮影動作を行う際に、撮像システム１に備えた画像処理部２０内のＣＰＵ２６０が制御する、図示しないレンズの制御情報（例えば、絞り情報や、合焦情報）を用いる構成にすることもできる。例えば、絞り情報を用いる場合には、図示しないレンズの絞りが開放であるときには、撮影された画像が比較的コントラスト値が低いと考えられるため、全画素信号Ｓ１のデジタル値に割り当てるビット数をさらに少なくするように、デジタル値のビット数を制御することができる。また、例えば、合焦情報を用いた場合には、図示しないレンズが合焦しているときにはビット数を多くし、図示しないレンズが合焦していないときにはビット数を少なくするように、全画素信号Ｓ１のデジタル値に割り当てるビット数を制御することができる。この絞り情報や合焦情報も含めて全画素信号Ｓ１のデジタル値に割り当てるビット数を制御する方法は、固体撮像装置１０を搭載した撮像システム１における自動焦点の方式によらずに適用することができる。なお、絞り情報や合焦情報として、固体撮像装置１０を搭載した撮像システム１に備えた評価値生成部２１１が生成した、自動露出や自動焦点の制御を行うための評価値を用いてもよい。
　第１の実施形態によれば、撮像システム１において、撮影を行う際の条件を表す情報は、この固体撮像装置１０に被写体の光学像を結像させるレンズの絞り情報および合焦情報の少なくとも一方の情報を含むこのレンズの制御情報である。
　また、第１の実施形態の固体撮像装置１０において決定したビット数削減方法は、撮影した画像全体に同じビット数削減方法を適用してもよいし、それぞれの減縮画素信号Ｓ２毎、すなわち、固体撮像装置１０の画素信号処理部１００に備えたそれぞれの画素を減縮する予め定めた画素の組の範囲（領域）毎に、異なるビット数削減方法を適用してもよい。
　なお、第１の実施形態の固体撮像装置１０においては、減縮画素信号Ｓ２のデジタル値を、画素データとして外部に転送していなかった。しかし、上述したように、図１に示した本実施形態の撮像システム１では、例えば、表示処理部２３０に、撮影する被写体を確認するための確認画像として、いわゆる、ライブビュー画像（スルー画像）を表示させる構成にすることもできる。このため、減縮画素信号Ｓ２のデジタル値も画素データとして出力することができれば、例えば、ライブビュー画像を表示処理部２３０に表示させる際に有効に利用することができる。
　＜第２の実施形態＞
　次に、本実施形態の撮像システム１に搭載した第２の実施形態の固体撮像装置について説明する。図６は、第２の実施形態における固体撮像装置の概略構成を示したブロック図である。図６に示した固体撮像装置１１は、画素信号処理部１００と、第１の読み出し部１１０と、第２の読み出し部１２１と、転送部１３１とから構成される。なお、第２の実施形態の固体撮像装置１１の構成要素には、第１の実施形態の固体撮像装置１０の構成要素と同様の構成要素も含まれている。従って、第２の実施形態の固体撮像装置１１の構成要素において、第１の実施形態の固体撮像装置１０の構成要素と同様の構成要素には、同一の符号を付与し、それぞれの構成要素に関する詳細な説明は省略する。
　画素信号処理部１００は、第１の読み出し部１１０から入力された読み出し制御信号に応じて、全画素信号Ｓ１のそれぞれを第１の読み出し部１１０に出力する。また、画素信号処理部１００は、第２の読み出し部１２１から入力された読み出し制御信号に応じて、減縮画素信号Ｓ２のそれぞれを第２の読み出し部１２１に出力する。第１の読み出し部１１０は、ビット数を削減した全画素信号Ｓ１のそれぞれのデジタル値を転送部１３１に出力する。
　第２の読み出し部１２１は、第１の実施形態の固体撮像装置１０に備えた第２の読み出し部１２０と同様に、画素信号処理部１００から減縮画素信号Ｓ２のそれぞれを読み出す。そして、第２の読み出し部１２１は、読み出した減縮画素信号Ｓ２のそれぞれに基づいて、第１の読み出し部１１０が全画素信号Ｓ１のデジタル値のビット数を削減する方法を決定し、決定したビット数削減方法を表すビット数削減制御信号を、第１の読み出し部１１０に出力する。また、第２の読み出し部１２１は、画素信号処理部１００から読み出した減縮画素信号Ｓ２のそれぞれをアナログデジタル変換したそれぞれのデジタル値を、そのまま、つまり、それぞれの減縮画素信号Ｓ２のデジタル値のビット数を削減せずに、転送部１３１に出力する。なお、第２の読み出し部１２１は、減縮画素信号Ｓ２のデジタル値のそれぞれを、転送部１３１に出力する構成以外は、第１の実施形態の固体撮像装置１０に備えた第２の読み出し部１２０と同様であるため、詳細な説明は省略する。
　転送部１３１は、第１の読み出し部１１０から出力された、ビット数が削減されたそれぞれの全画素信号Ｓ１のデジタル値（以下、「全画素データ」という）と、第２の読み出し部１２１から出力された、ビット数が削減されていないそれぞれの減縮画素信号Ｓ２のデジタル値（以下、「減縮画素データ」という）とのそれぞれを、画素データとして外部に転送する。すなわち、転送部１３１は、ビット数が削減された全画素データとビット数が削減されていない減縮画素データとを、画像処理部２０内の撮像処理部２１０に転送（出力）する。
　なお、転送部１３１が全画素データと減縮画素データとのそれぞれを画素データとして画像処理部２０内の撮像処理部２１０に転送（出力）する際の順番などに関しては、特に規定しない。ただし、ビット数が削減されていない減縮画素データ、すなわち、減縮画素信号Ｓ２のデジタル値は、画素数が減縮されているため、画素数を減縮していない全画素データよりも早く出力することができる。このため、減縮画素データを先に画素データとして出力する方が、例えば、ライブビュー画像の生成、評価値生成部２１１による評価値の生成、画像認識部２５０による被写体の認識など、画像処理部２０においてリアルタイム性が要求される処理を行う際に有利である。
　このような構成によって、固体撮像装置１１は、画素信号処理部１００に備えた全ての画素の画素信号に基づいたそれぞれの全画素データのビット数を削減して、画像処理部２０内の撮像処理部２１０に出力すると共に、画素信号処理部１００に備えた画素の数（画素数）を減縮した画素信号に基づいたそれぞれの減縮画素データを、画像処理部２０内の撮像処理部２１０に出力する。これにより、本実施形態の撮像システム１に搭載した画像処理部２０では、リアルタイム性が要求される処理に用いる減縮画素データと、画質が要求される処理に用いる全画素データとを、それぞれの処理に応じて使い分けることができる。
　なお、第２の実施形態の固体撮像装置１１において、画素信号処理部１００から全画素信号Ｓ１および減縮画素信号Ｓ２のそれぞれを読み出す際のタイミングは、図３に示した、第１の実施形態の固体撮像装置１０における全画素信号Ｓ１および減縮画素信号Ｓ２の読み出しシーケンスと同様であるため、詳細な説明は省略する。ただし、第２の実施形態の固体撮像装置１１における画素信号の読み出しシーケンスでは、第２の読み出し部１２１内の第２のＡ／Ｄ変換部１２０２が順次入力された減縮画素信号Ｓ２（アナログ信号）のそれぞれをアナログデジタル変換した減縮画素信号Ｓ２のデジタル値（減縮画素データ）をビット数削減方法決定部１２０５に順次出力すると共に、この減縮画素データを、転送部１３１に順次出力する。
　また、第２の実施形態の固体撮像装置１１における全画素データのビット数の削減方法は、図４Ａから図５Ｃに示した第１の実施形態の固体撮像装置１０における第１のビット数削減方法および第２のビット数削減方法と同様であるため、詳細な説明は省略する。
　上記に述べたように、第２の実施形態の固体撮像装置１１でも、第１の実施形態の固体撮像装置１０と同様に、事前に調査した画像の特徴に基づいて出力する全画素データのビット数を適正なビット数に制御する。なお、第２の実施形態の固体撮像装置１１においても、全画素データのビット数を削減する方法は、第１の実施形態の固体撮像装置１０と同様である。このため、第２の実施形態の固体撮像装置１１でも、第１の実施形態の固体撮像装置１０と同様に、出力する全画素データのビット数を削減した場合でも、第２の実施形態の固体撮像装置１１の低消費電力化と画質劣化の抑制とを両立することができる。
　また、第２の実施形態の固体撮像装置１１では、画素信号処理部１００から、同じ１回の露光によって得られた信号電荷に基づいた、画素信号処理部１００に備えた全ての画素の画素信号である全画素信号Ｓ１に応じた全画素データと、画素信号処理部１００に備えた画素の数（画素数）を減縮した画素信号である減縮画素信号Ｓ２に応じた減縮画素データとのそれぞれを転送（出力）することができる。これにより、第２の実施形態の固体撮像装置１１を搭載した撮像システム１では、画質の確保とリアルタイム性の確保とを両立することができる。
　＜第３の実施形態＞
　次に、本実施形態の撮像システム１に搭載した第３の実施形態の固体撮像装置について説明する。図７は、第３の実施形態における固体撮像装置の概略構成を示したブロック図である。図７に示した固体撮像装置１２は、画素信号処理部１００と、第１の読み出し部１１２と、第２の読み出し部１２２と、転送部１３１とから構成される。なお、第３の実施形態の固体撮像装置１２の構成要素には、第１の実施形態の固体撮像装置１０または第２の実施形態の固体撮像装置１１の構成要素と同様の構成要素も含まれている。従って、第３の実施形態の固体撮像装置１２の構成要素において、第１の実施形態の固体撮像装置１０または第２の実施形態の固体撮像装置１１の構成要素と同様の構成要素には、同一の符号を付与し、それぞれの構成要素に関する詳細な説明は省略する。
　画素信号処理部１００は、第１の読み出し部１１２から入力された読み出し制御信号に応じて、全画素信号Ｓ１のそれぞれを第１の読み出し部１１２に出力する。また、画素信号処理部１００は、第２の読み出し部１２２から入力された読み出し制御信号に応じて、減縮画素信号Ｓ２のそれぞれを第２の読み出し部１２２に出力する。
　第１の読み出し部１１２は、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１に備えた第１の読み出し部１１０と同様に、第２の読み出し部１２２から入力されたビット数削減制御信号に応じてビット数を削減したそれぞれの全画素信号Ｓ１のデジタル値（全画素データ）を転送部１３１に出力する。また、第１の読み出し部１１２は、画素信号処理部１００から読み出した全画素信号Ｓ１をアナログデジタル変換したデジタル値と、第２の読み出し部１２２によってアナログデジタル変換された減縮画素信号Ｓ２のデジタル値（減縮画素データ）との差分をとったデジタル値のビット数を削減したそれぞれのデジタル値を転送部１３１に出力することもできる。なお、第１の読み出し部１１２に関する詳細な説明は、後述する。
　第２の読み出し部１２２は、第２の実施形態の固体撮像装置１１に備えた第２の読み出し部１２１と同様に、画素信号処理部１００から減縮画素信号Ｓ２のそれぞれを読み出す。そして、第２の読み出し部１２２は、読み出した減縮画素信号Ｓ２のそれぞれに基づいて、第１の読み出し部１１２が出力する全画素信号Ｓ１に応じた全画素データのビット数を削減する方法を決定し、決定したビット数削減方法を表すビット数削減制御信号を、第１の読み出し部１１０に出力する。また、第２の読み出し部１２２は、画素信号処理部１００から読み出した減縮画素信号Ｓ２のそれぞれをアナログデジタル変換した減縮画素データを、そのまま、つまり、減縮画素信号Ｓ２の減縮画素データのビット数を削減せずに、転送部１３１に出力する。また、第２の読み出し部１２２は、減縮画素データのそれぞれを、第１の読み出し部１１２に出力する。なお、第２の読み出し部１２２は、減縮画素データのそれぞれを、第１の読み出し部１１２に出力する構成以外は、第２の実施形態の固体撮像装置１１に備えた第２の読み出し部１２１と同様であるため、詳細な説明は省略する。
　転送部１３１は、第１の読み出し部１１２から出力された、ビット数が削減されたそれぞれの全画素データと、第２の読み出し部１２２から出力された、ビット数が削減されていないそれぞれの減縮画素データとのそれぞれを、画素データとして外部（画像処理部２０内の撮像処理部２１０）に転送（出力）する。
　このような構成によって、固体撮像装置１２は、画素信号処理部１００に備えた全ての画素の画素信号に基づいたそれぞれの全画素データのビット数を削減して、画像処理部２０内の撮像処理部２１０に出力すると共に、画素信号処理部１００に備えた画素の数（画素数）を減縮した画素信号に基づいたそれぞれの減縮画素データを、画素データとして画像処理部２０内の撮像処理部２１０に出力する。
　次に、第３の実施形態の固体撮像装置１２に備えた第１の読み出し部１１２の構成について、さらに詳細に説明する。図７に示した第３の実施形態の固体撮像装置１２の第１の読み出し部１１２は、第１の読み出し制御部１１０１と、第１のＡ／Ｄ変換部１１０２と、ビット数削減部１１０３と、差分算出部１１２６と、選択部１１２７とから構成される。なお、第１の読み出し部１１２の構成要素には、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１に備えた第１の読み出し部１１０の構成要素と同様の構成要素も含まれている。従って、第１の読み出し部１１２の構成要素において、第１の読み出し部１１０の構成要素と同様の構成要素には、同一の符号を付与し、それぞれの構成要素に関する詳細な説明は省略する。
　第１のＡ／Ｄ変換部１１０２は、第１の読み出し制御部１１０１によって読み出されたそれぞれの全画素信号Ｓ１（アナログ信号）をアナログデジタル変換し、それぞれの全画素信号Ｓ１（アナログ信号）の大きさを表すデジタル値を、差分算出部１１２６と、選択部１１２７とのそれぞれに順次出力する。
　差分算出部１１２６は、第１のＡ／Ｄ変換部１１０２から順次入力されたそれぞれの全画素信号Ｓ１のデジタル値と、第２の読み出し部１２２から順次入力されたそれぞれの減縮画素信号Ｓ２のデジタル値との差分を算出し、差分を算出したデジタル値のそれぞれを、選択部１１２７に順次出力する。つまり、差分算出部１１２６は、全画素信号Ｓ１と減縮画素信号Ｓ２との差分をとったそれぞれのデジタル値を、選択部１１２７に出力する。
　なお、差分算出部１１２６が出力するデジタル値は、全画素信号Ｓ１と減縮画素信号Ｓ２との差分をとったデジタル値であるため、正のデジタル値である場合と負のデジタル値である場合との両方の状態が存在する。このため、差分算出部１１２６は、出力するデジタル値に正のデジタル値または負のデジタル値を表す符号を付与して、選択部１１２７に出力する。
　なお、上述したように、減縮画素信号Ｓ２は、全画素信号Ｓ１の画素数を減縮した画素信号である。このため、差分算出部１１２６によって全画素信号Ｓ１のデジタル値と減縮画素信号Ｓ２のデジタル値との差分が算出されたデジタル値は、全画素信号Ｓ１のエッジ成分を抽出したデジタル値に相当する。
　選択部１１２７は、第１のＡ／Ｄ変換部１１０２から順次入力された全画素信号Ｓ１のデジタル値、または差分算出部１１２６から順次入力された全画素信号Ｓ１と減縮画素信号Ｓ２との差分をとったデジタル値のいずれか一方のデジタル値を選択する。そして、選択部１１２７は、選択したいずれか一方のデジタル値（以下、「選択画素データ」という）を、ビット数削減部１１０３に順次出力する。
　なお、選択部１１２７における選択画素データの選択方法に関しては、特に規定しない。例えば、選択部１１２７は、第３の実施形態の固体撮像装置１２を搭載した本実施形態の撮像システム１に備えた画像処理部２０内のＣＰＵ２６０によって設定された第３の実施形態の固体撮像装置１２の動作モードに応じてデジタル値を選択する構成であってもよいし、ＣＰＵ２６０によって制御されたビット数削減方法決定部１２０５からの制御に応じてデジタル値を選択する構成であってもよい。
　ビット数削減部１１０３は、第２の読み出し部１２２内のビット数削減方法決定部１２０５から入力されたビット数削減制御信号に応じて、選択部１１２７から順次入力された選択画素データのビット数を、予め定めた方法によって削減し、ビット数を削減した選択画素データを、全画素データとして転送部１３１に出力する。なお、ビット数削減部１１０３がビット数削減制御信号に応じて選択画素データのビット数を削減する方法に関する説明は、後述する。
　このような構成によって、第１の読み出し部１１２は、画素信号処理部１００から読み出したそれぞれの全画素信号Ｓ１をアナログデジタル変換したそれぞれのデジタル値、または画素信号処理部１００から読み出した全画素信号Ｓ１をアナログデジタル変換したデジタル値と第２の読み出し部１２２から入力された減縮画素信号Ｓ２のデジタル値との差分をとったそれぞれのデジタル値のいずれか一方のデジタル値（選択画素データ）を、転送部１３０に出力する。このとき、第１の読み出し部１１２は、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１に備えた第１の読み出し部１１０の構成要素と同様に、第２の読み出し部１２２から入力されたビット数削減制御信号に応じて、出力するそれぞれの選択画素データのビット数を削減して、転送部１３１に出力する。これにより、転送部１３１は、第１の読み出し部１１２から入力された、全画素信号Ｓ１に基づいたビット数が削減されたデジタル値のそれぞれを、ビット数が削減された全画素データとして外部に出力する。
　なお、第３の実施形態の固体撮像装置１２において、画素信号処理部１００から全画素信号Ｓ１および減縮画素信号Ｓ２のそれぞれを読み出す際のタイミングは、図３に示した、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１における全画素信号Ｓ１および減縮画素信号Ｓ２の読み出しシーケンスと同様であるため、詳細な説明は省略する。ただし、第３の実施形態の固体撮像装置１２における画素信号の読み出しシーケンスでは、第２の読み出し部１２２内の第２のＡ／Ｄ変換部１２０２が順次入力された減縮画素信号Ｓ２（アナログ信号）のそれぞれをアナログデジタル変換した減縮画素信号Ｓ２のデジタル値（減縮画素データ）をビット数削減方法決定部１２０５に順次出力すると共に、この減縮画素データを、転送部１３１と第１の読み出し部１１２内の差分算出部１１２６とのそれぞれに順次出力する。従って、第３の実施形態の固体撮像装置１２では、第２の読み出し部１２２が減縮画素信号Ｓ２のそれぞれを先に読み出して、第１の読み出し部１１２内の差分算出部１１２６による差分の算出を行った後に、ビット数削減部１１０３によって選択画素データのビット数を削減して転送部１３０に出力することになる。
　次に、第３の実施形態の固体撮像装置１２における画素データのビット数の削減方法について説明する。第３の実施形態の固体撮像装置１２でも、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１と同様に、減縮画素信号Ｓ２を早く読み出すことができるということを利用して、例えば、ダイナミックレンジや明るさの分布など、固体撮像装置１２が出力する全画素信号Ｓ１の全体の状態を調べることができる。従って、第３の実施形態の固体撮像装置１２における画素データのビット数の削減方法も、図４Ａから図５Ｃに示した第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１における第１のビット数削減方法および第２のビット数削減方法と同様に考えることができる。
　ただし、第３の実施形態の固体撮像装置１２では、第１の読み出し部１１２内の差分算出部１１２６が全画素信号Ｓ１と減縮画素信号Ｓ２との差分をとったデジタル値、すなわち、正のデジタル値または負のデジタル値を表す符号が付与されたデジタル値のビット数を削減することになる。以下の説明においては、選択部１１２７によって全画素信号Ｓ１と減縮画素信号Ｓ２との差分をとったデジタル値が選択画素データとして選択されている場合のビット数の削減方法について説明する。図８Ａから図８Ｄは、第３の実施形態の固体撮像装置１２におけるビット数削減方法を説明する図である。なお、以下の説明においては、１ビットの符号と１０ビットの値（整数）とで構成された１１ビットの選択画素データのビット数を削減するものとして説明する。
　図８Ａには、調査した全画素信号Ｓ１の全体のダイナミックレンジが広い場合の選択画素データのビット数の削減例を示している。図８Ｂには、調査した全画素信号Ｓ１の全体のダイナミックレンジが狭い場合の選択画素データのビット数の削減例を示している。つまり、図８Ａおよび図８Ｂには、第１のビット数削減方法によるビット数の削減例を示している。
　より具体的には、調査した全画素信号Ｓ１の全体のダイナミックレンジが広い場合、ビット数削減方法決定部１２０５は、全画素信号Ｓ１のデジタル値に多くのビット数を割り当てると決定する。そして、ビット数削減方法決定部１２０５は、選択部１１２７が出力した選択画素データの１０ビットの整数部分のデジタル値を、１０ビットから８ビットにビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図８Ａに示したように、入力された選択画素データの１０ビットの整数部分のデジタル値を４で除算することによって下位２ビットを削減した８ビットのデジタル値に１ビットの符号が付与された、９ビットのデジタル値を、全画素データとして転送部１３１に出力する。
　また、調査した全画素信号Ｓ１の全体のダイナミックレンジが狭い場合、ビット数削減方法決定部１２０５は、全画素信号Ｓ１のデジタル値に割り当てるビット数を少なくすると決定する。そして、ビット数削減方法決定部１２０５は、選択部１１２７が出力した選択画素データの１０ビットの整数部分のデジタル値を、１０ビットから７ビットにビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図８Ｂに示したように、入力された選択画素データの１０ビットの整数部分のデジタル値を８で除算することによって下位３ビットを削減した７ビットのデジタル値に１ビットの符号が付与された、８ビットのデジタル値を、全画素データとして転送部１３１に出力する。
　また、図８Ｃには、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に暗いことを表している場合のビットの範囲の割り当てにおいて、ダイナミックレンジが広い場合の選択画素データのビット数の削減例を示している。また、図８Ｄには、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に暗いことを表している場合のビットの範囲の割り当てにおいて、ダイナミックレンジが狭い場合の選択画素データのビット数の削減例を示している。つまり、図８Ｃおよび図８Ｄには、第１のビット数削減方法と第２のビット数削減方法とを併せたビット数の削減例を示している。
　より具体的には、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に暗いことを表している場合、ビット数削減方法決定部１２０５は、暗い値を表す全画素信号Ｓ１のデジタル値（０に近い値のデジタル値）により多くのビットの範囲を割り当て、明るい値を表す全画素信号Ｓ１のデジタル値（０から遠い値のデジタル値）に少ないビットの範囲を割り当ててビット数を削減すると決定する。また、調査した全画素信号Ｓ１の全体のダイナミックレンジが広い場合、ビット数削減方法決定部１２０５は、全画素信号Ｓ１のデジタル値に多くのビット数を割り当てると決定する。そして、ビット数削減方法決定部１２０５は、選択部１１２７が出力した選択画素データの１０ビットの整数部分のデジタル値を、１０ビットの整数部分のデジタル値に応じて異なる値の８ビットのデジタル値にビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図８Ｃに示したように、入力された選択画素データの１０ビットの整数部分のデジタル値に応じて下位１ビット～４ビットを削減した８ビットのデジタル値に１ビットの符号が付与された、９ビットのデジタル値を、全画素データとして転送部１３１に出力する。
　また、調査した全画素信号Ｓ１の全体の明るさの分布が全体的に暗いことを表し、全体のダイナミックレンジが狭い場合、ビット数削減方法決定部１２０５は、暗い値を表す全画素信号Ｓ１のデジタル値（０に近い値のデジタル値）により多くのビットの範囲を割り当て、明るい値を表す全画素信号Ｓ１のデジタル値（０から遠い値のデジタル値）に少ないビットの範囲を割り当てる方法で、全画素信号Ｓ１のデジタル値に割り当てるビット数を少なくすると決定する。そして、ビット数削減方法決定部１２０５は、選択部１１２７が出力した選択画素データの１０ビットの整数部分のデジタル値を、１０ビットの整数部分のデジタル値に応じて異なる値の７ビットのデジタル値にビット数を削減することを表すビット数削減制御信号を、ビット数削減部１１０３に出力する。これにより、ビット数削減部１１０３は、例えば、図８Ｄに示したように、入力された選択画素データの１０ビットの整数部分のデジタル値に応じて下位２ビット～５ビットを削減した７ビットのデジタル値に１ビットの符号が付与された、８ビットのデジタル値を、全画素データとして転送部１３１に出力する。
　なお、第３の実施形態の固体撮像装置１２において、選択部１１２７が選択画素データとして選択した全画素信号Ｓ１と減縮画素信号Ｓ２との差分をとったデジタル値を全画素データとし、ビット数を削減して画像処理部２０内の撮像処理部２１０に転送（出力）した場合には、撮像処理部２１０において、全画素信号Ｓ１のデジタル値を復元する必要がある。このため、出力した全画素データのビット数を削減したビット数削減方法の情報が必要である。ビット数削減方法の情報は、例えば、撮像処理部２１０が、第３の実施形態の固体撮像装置１２から先に出力された減縮画素データに基づいて、ビット数削減方法決定部１２０５が行うビット数削減方法の決定処理と同様の処理を行うことによって得ることができる。また、第３の実施形態の固体撮像装置１２がビット数を削減した全画素データを出力する際に、ビット数削減方法の情報を加えてもよい。この場合、例えば、ＬＶＤＳ方式で転送する全画素データのヘッダやフッタの情報にビット数削減方法の情報を含ませて、全画素データと共に転送してもよい。また、例えば、第３の実施形態の固体撮像装置１２の動作の設定を行うために、固体撮像装置１３を搭載した撮像システム１に備えた画像処理部２０内のＣＰＵ２６０によってアクセスされるレジスタや、シリアル通信を利用して、ビット数削減方法の情報を通知してもよい。
　第３の実施形態によれば、固体撮像装置（固体撮像装置１２）は、全画素信号Ｓ１の大きさを表すデジタル値と減縮画素信号Ｓ２の大きさを表すデジタル値との差分を算出したデジタル値を出力する差分算出部（差分算出部１１２６）、をさらに備える。ビット数削減部１１０３は、差分を算出したデジタル値のビット数を、ビット数削減方法に基づいて削減し、ここでビット数を削減した差分を算出したデジタル値を、全画素信号Ｓ１に対応するデジタル値（画素データ）として出力する。
　上記に述べたように、第３の実施形態の固体撮像装置１２でも、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１と同様に、事前に調査した画像の特徴に基づいて出力する全画素データのビット数を適正なビット数に制御する。このため、第３の実施形態の固体撮像装置１２でも、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１と同様に、出力する全画素データのビット数を削減した場合でも、第３の実施形態の固体撮像装置１２の低消費電力化と画質劣化の抑制とを両立することができる。
　また、第３の実施形態の固体撮像装置１２では、画素信号処理部１００から読み出した全画素信号Ｓ１のデジタル値と減縮画素信号Ｓ２のデジタル値との差分をとったデジタル値、つまり、全画素信号Ｓ１のエッジ成分を抽出したデジタル値を、ビット数を削減した全画素データとして出力することもできる。このエッジ成分のデジタル値に対するビット数の削減は、静止画像の圧縮処理であるＪＰＥＧ圧縮処理においても類似の考え方が適用されているように、画質の劣化が少ないことが一般的に知られている。このため、第３の実施形態の固体撮像装置１２では、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１において出力した全画素データよりも、画質劣化をさらに抑制することができる。
　例えば、第３の実施形態の固体撮像装置１２と、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１とのそれぞれが出力する全画素データのビット数が同じ場合であれば、第３の実施形態の固体撮像装置１２が出力した全画素データに基づいて生成した画像の方が、より画質を向上させることができる。なお、第３の実施形態の固体撮像装置１２と、第１の実施形態の固体撮像装置１０および第２の実施形態の固体撮像装置１１とのそれぞれが出力する全画素データに基づいて生成した画像の画質が同じ場合であれば、第３の実施形態の固体撮像装置１２の方が、全画素データのビット数をより削減することができる。
　なお、第３の実施形態の固体撮像装置１２におけるビット数の削減方法では、選択部１１２７によって全画素信号Ｓ１と減縮画素信号Ｓ２との差分をとったデジタル値が選択画素データとして選択されている場合のビット数の削減方法について説明した。しかし、第３の実施形態の固体撮像装置１２では、選択部１１２７は、第１のＡ／Ｄ変換部１１０２から順次入力された全画素信号Ｓ１のデジタル値を選択画素データとして選択することもできる。この場合における第３の実施形態の固体撮像装置１２の動作は、第２の実施形態の固体撮像装置１１の動作と同様である。従って、第３の実施形態の固体撮像装置１２において、選択部１１２７が第１のＡ／Ｄ変換部１１０２から順次入力された全画素信号Ｓ１のデジタル値を選択画素データとして選択した場合の動作に関する詳細な説明は省略する。
　上記に述べたとおり、本発明を実施するための形態によれば、固体撮像装置の画素信号処理部から、同じ露光によって得られた、画素信号処理部に備えた全ての画素の信号電荷に応じた画素信号と、画素信号処理部に備えた画素の数（画素数）を減縮した画素信号とのそれぞれを、別々に独立して出力する。そして、本発明を実施するための形態によれば、画素信号処理部に備えた画素の数（画素数）を減縮した画素信号に基づいて、撮影した画像の特徴を事前に調査し、調査した画像の特徴に基づいて、画素信号処理部に備えた全ての画素の信号電荷に応じた画素信号をアナログデジタル変換したデジタル値（全画素データ）のビット数を削減する方法を制御する。これにより、本発明を実施するための形態では、従来の画素データのビット数を変更する仕組みを備えた固体撮像装置のように、動作モードに応じて画素データのビット数を削減するよりも、画素データのビット数の削減による画質の劣化を抑えることができ、出力する全画素データのビット数の削減による低消費電力化と画質劣化の抑制とを両立することができる。
　また、本発明を実施するための形態によれば、画素信号処理部に備えた全ての画素の信号電荷に応じた画素信号をアナログデジタル変換してビット数を削減したデジタル値（全画素データ）と共に、画素信号処理部に備えた画素の数（画素数）を減縮した画素信号をアナログデジタル変換したデジタル値（減縮画素データ）を出力する。これにより、本発明を実施するための形態では、画素信号処理部に備えた画素の数（画素数）を減縮した画素信号のデジタル値を、リアルタイム性を要する処理に使用することができる。
　なお、本実施形態においては、第１～第３の実施形態の固体撮像装置に備えた画素信号処理部１００において、それぞれの画素に備えた対応する光電変換部１０１が発生したそれぞれの信号電荷の電荷量を平均化した信号電荷を保持する第２の電荷蓄積回路１０４を備える構成を示した。しかし、本発明の固体撮像装置に備える画素信号処理部の構成は、第１～第３の実施形態の固体撮像装置に備えた画素信号処理部１００においてに示した構成に限定されるものではない。例えば、第２の電荷蓄積回路１０４が保持した対応する画素が発生したそれぞれの信号電荷を平均化した信号電荷を、さらに平均化する構成にすることもできる。
　また、本実施形態においては、第１～第３の実施形態の固体撮像装置に備えた画素信号処理部１００において、予め定めた２つの画素を組とした構成の一例を示したが、それぞれの固体撮像装置に備えた画素信号処理部における画素の組は、本発明を実施するための形態の構成に限定されるものではない。すなわち、本発明を実施するための形態に示した構成よりもさらに多くの画素で１つの組を構成することもできる。
　また、画素信号処理部１００に備える画素の数（画素数）や画素数を減縮する数は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において画素信号処理部１００に備える画素の数（画素数）や画素数を減縮する数を変更することができる。
　また、本実施形態においては、第１～第３の実施形態の固体撮像装置や、それぞれの固体撮像装置に備えたそれぞれの構成要素を配置するための構造に関しては、限定しない。例えば、それぞれの固体撮像装置に備えたそれぞれの構成要素を、複数の基板に分けて配置した多層基板の構造であっても、１枚の基板に配置した、いわゆる、モノリシックの構造であってもよい。
　以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。本発明は前述した説明によって限定されることはなく、添付の請求の範囲によってのみ限定される。
　本発明の上記各実施形態によれば、画質の劣化を抑えつつ、出力する画素データのビット数を削減することができる固体撮像装置およびこの固体撮像装置を搭載した撮像システムを提供することができる。
　１　撮像システム
　１０，１１，１２　固体撮像装置
　１００　画素信号処理部（固体撮像装置）
　１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ　光電変換部（画素，画素信号処理部，固体撮像装置）
　１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ　電荷転送回路（画素，画素信号処理部，固体撮像装置）
　１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ　第１の電荷蓄積回路（画素，画素信号処理部，固体撮像装置）
　１０４ａｂ，１０４ｃｄ　第２の電荷蓄積回路（画素，画素信号処理部，固体撮像装置）
　１１０，１１２　第１の読み出し部（固体撮像装置）
　１１０１　第１の読み出し制御部（ビット数削減部，固体撮像装置）
　１１０２　第１のＡ／Ｄ変換部（ビット数削減部，固体撮像装置）
　１１０３　ビット数削減部（固体撮像装置）
　１１２６　差分算出部（差分算出部，固体撮像装置）
　１１２７　選択部（ビット数削減部，固体撮像装置）
　１２０，１２１，１２２　第２の読み出し部（ビット数削減方法決定部，固体撮像装置）
　１２０１　第２の読み出し制御部（ビット数削減方法決定部，固体撮像装置）
　１２０２　第２のＡ／Ｄ変換部（ビット数削減方法決定部，固体撮像装置）
　１２０５　ビット数削減方法決定部（固体撮像装置）
　１３０，１３１　転送部（固体撮像装置）
　２０　画像処理部
　２１０　撮像処理部
　２１１　評価値生成部
　２２１　静止画処理部
　２２２　動画処理部
　２３０　表示処理部
　２４０　ＤＲＡＭコントローラ
　２５０　画像認識部
　２６０　ＣＰＵ
　２７０　カードインタフェース部
　２９０　データバス
　３０　表示デバイス
　４０　ＤＲＡＭ
　５０　記録媒体

Claims (9)

  1. 　二次元の行列状に配置された複数の画素を有し、配置された全ての前記複数の画素のそれぞれが発生した画素信号のそれぞれを全画素信号として出力すると共に、前記複数の画素が発生した前記画素信号のそれぞれを予め定めた数の画素数に減縮した減縮画素信号として出力する画素信号処理部と、
    　前記減縮画素信号に基づいて、前記全画素信号の大きさを表すデジタル値のビット数を削減する際のビット数削減方法を決定するビット数削減方法決定部と、
    　前記ビット数削減方法決定部によって決定された前記ビット数削減方法に基づいて、前記デジタル値の前記ビット数を削減し、前記ビット数を削減した前記デジタル値を、前記全画素信号に対応するデジタル値として出力するビット数削減部と、
    　を備える
    　固体撮像装置。
  2. 　前記減縮画素信号は、
    　前記複数の画素の内で対応する複数の前記画素のそれぞれが同じ露光期間で発生したそれぞれの前記画素信号を平均化した画素信号である
    　請求項１に記載の固体撮像装置。
  3. 　前記減縮画素信号は、
    　前記複数の画素の内で対応する複数の前記画素のそれぞれが同じ露光期間で発生したそれぞれの前記画素信号の内、予め定めたいずれか１つの前記画素が発生した画素信号である
    　請求項１に記載の固体撮像装置。
  4. 　前記全画素信号の大きさを表す前記デジタル値と前記減縮画素信号の大きさを表すデジタル値との差分を算出したデジタル値を出力する差分算出部、
    　をさらに備え、
    　前記ビット数削減部は、
    　差分を算出した前記デジタル値のビット数を、前記ビット数削減方法に基づいて削減し、前記ビット数を削減した前記差分を算出した前記デジタル値を、前記全画素信号に対応するデジタル値として出力する
    　請求項２または請求項３に記載の固体撮像装置。
  5. 　前記ビット数削減方法決定部は、
    　前記減縮画素信号に基づいて前記全画素信号の全体のダイナミックレンジを調査し、調査した前記ダイナミックレンジの広さに応じて、前記全画素信号に対応するデジタル値に割り当てるビット数を決定する
    　請求項１から請求項４のいずれか１の項に記載の固体撮像装置。
  6. 　前記ビット数削減方法決定部は、
    　前記減縮画素信号に基づいて前記全画素信号の全体の明るさの分布を調査し、調査した前記明るさの分布に応じて、前記全画素信号に対応するデジタル値に割り当てるビットの範囲を決定する
    　請求項１から請求項５のいずれか１の項に記載の固体撮像装置。
  7. 　前記ビット数削減方法決定部は、
    　前記減縮画素信号に基づいて前記全画素信号の全体のコントラスト値を調査し、調査した前記コントラスト値の高さに応じて、前記全画素信号に対応するデジタル値に割り当てるビット数を決定する
    　請求項１から請求項６のいずれか１の項に記載の固体撮像装置。
  8. 　請求項１から請求項７のいずれか１の項に記載の固体撮像装置、
    　を備え、
    　前記ビット数削減方法決定部は、
    　前記減縮画素信号に加え、前記固体撮像装置によって撮影を行う際の条件を表す情報を含めて、前記ビット数削減方法を決定する
    　撮像システム。
  9. 　前記撮影を行う際の条件を表す前記情報は、
    　前記固体撮像装置に被写体の光学像を結像させるレンズの絞り情報および合焦情報の少なくとも一方の情報を含む前記レンズの制御情報である
    　請求項８に記載の撮像システム。
PCT/JP2015/052493 2014-02-20 2015-01-29 固体撮像装置および撮像システム WO2015125580A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/234,608 US9883123B2 (en) 2014-02-20 2016-08-11 Solid-state imaging device and imaging system using a bit reduction method based on a reduced pixel signal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-030604 2014-02-20
JP2014030604A JP6218635B2 (ja) 2014-02-20 2014-02-20 固体撮像装置および撮像システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/234,608 Continuation US9883123B2 (en) 2014-02-20 2016-08-11 Solid-state imaging device and imaging system using a bit reduction method based on a reduced pixel signal

Publications (1)

Publication Number Publication Date
WO2015125580A1 true WO2015125580A1 (ja) 2015-08-27

Family

ID=53878093

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/052493 WO2015125580A1 (ja) 2014-02-20 2015-01-29 固体撮像装置および撮像システム

Country Status (3)

Country Link
US (1) US9883123B2 (ja)
JP (1) JP6218635B2 (ja)
WO (1) WO2015125580A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029750A (ja) * 2017-07-27 2019-02-21 株式会社Ｊｖｃケンウッド 撮像装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10775868B2 (en) * 2018-10-26 2020-09-15 Pixart Imaging Inc. Navigation device with low power consumption
US10735683B1 (en) * 2019-04-09 2020-08-04 Obsidian Sensors, Inc. Systems and methods for low-power image digitization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944634A (ja) * 1995-07-28 1997-02-14 Canon Inc 映像入力装置
JP2007325140A (ja) * 2006-06-05 2007-12-13 Fujifilm Corp ディジタル・カメラおよびその制御方法
JP2009296353A (ja) * 2008-06-05 2009-12-17 Fujifilm Corp 撮像素子モジュール及びその撮像データ出力方法並びに撮像装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7440612B2 (en) * 1998-11-13 2008-10-21 Sony Corporation Image processing apparatus and method capable of correcting gradation of image data
JP2009182412A (ja) 2008-01-29 2009-08-13 Panasonic Corp 固体撮像装置およびカメラならびに固体撮像装置の駆動方法
CN101588436B (zh) * 2008-05-20 2013-03-27 株式会社理光 一种压缩原始图像动态范围的方法、装置和数码相机

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944634A (ja) * 1995-07-28 1997-02-14 Canon Inc 映像入力装置
JP2007325140A (ja) * 2006-06-05 2007-12-13 Fujifilm Corp ディジタル・カメラおよびその制御方法
JP2009296353A (ja) * 2008-06-05 2009-12-17 Fujifilm Corp 撮像素子モジュール及びその撮像データ出力方法並びに撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029750A (ja) * 2017-07-27 2019-02-21 株式会社Ｊｖｃケンウッド 撮像装置
JP7091031B2 (ja) 2017-07-27 2022-06-27 サムスン エレクトロニクス カンパニー リミテッド 撮像装置

Also Published As

Publication number Publication date
US20160353035A1 (en) 2016-12-01
JP2015156558A (ja) 2015-08-27
JP6218635B2 (ja) 2017-10-25
US9883123B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
US10771718B2 (en) Imaging device and imaging system
JP5026951B2 (ja) 撮像素子の駆動装置、撮像素子の駆動方法、撮像装置、及び撮像素子
TWI672952B (zh) 影像擷取器件、控制方法及影像擷取裝置
JP4423112B2 (ja) 固体撮像装置および撮像システム
JP2007020156A (ja) 撮像装置及び撮像システム
US10356339B2 (en) Image pickup device and imaging apparatus with reducing magnification processing
JP2017216646A (ja) 撮像素子、撮像装置、および撮像信号処理方法
US9350920B2 (en) Image generating apparatus and method
JP2006262387A (ja) 固体撮像装置及びカメラ
JP6218635B2 (ja) 固体撮像装置および撮像システム
JP2014123846A (ja) 撮像装置および撮像方法
JP4724400B2 (ja) 撮像装置
JP5340374B2 (ja) 撮像装置及び撮像システム
US9979919B2 (en) Solid-state imaging device and imaging system
US11716554B2 (en) Solid-state imaging device and method for driving the same, and electronic apparatus
JP4840991B2 (ja) 光電変換装置及びその制御方法並びに撮像装置
US20200014860A1 (en) Image-pickup apparatus and control method thereof
JP4840992B2 (ja) 光電変換装置及びその制御方法並びに撮像装置
JP2018093301A (ja) 撮像素子及び撮像素子の制御方法
WO2023002643A1 (ja) 撮像素子及び撮像装置
JP5210188B2 (ja) 撮像装置及びその制御方法及びプログラム
JP6389693B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2010226228A (ja) 撮像装置及び撮像方法
JP2010166297A (ja) 撮像装置
JP2009017372A (ja) 撮像装置及びその駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15751284

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15751284

Country of ref document: EP

Kind code of ref document: A1