WO2015050161A1 - 光発電素子 - Google Patents

光発電素子 Download PDF

Info

Publication number
WO2015050161A1
WO2015050161A1 PCT/JP2014/076292 JP2014076292W WO2015050161A1 WO 2015050161 A1 WO2015050161 A1 WO 2015050161A1 JP 2014076292 W JP2014076292 W JP 2014076292W WO 2015050161 A1 WO2015050161 A1 WO 2015050161A1
Authority
WO
WIPO (PCT)
Prior art keywords
transparent conductive
conductive film
semiconductor layer
amorphous semiconductor
film
Prior art date
Application number
PCT/JP2014/076292
Other languages
English (en)
French (fr)
Inventor
小林　英治
Original Assignee
長州産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長州産業株式会社 filed Critical 長州産業株式会社
Publication of WO2015050161A1 publication Critical patent/WO2015050161A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a photovoltaic device having a heterojunction.
  • Photovoltaic elements are attracting attention as clean power generation means that does not generate greenhouse gases such as CO 2 and as power generation means with high operational safety in place of nuclear power generation.
  • As one of photovoltaic elements there is a photovoltaic element having a heterojunction with high power generation efficiency.
  • the photovoltaic element 40 includes a first intrinsic amorphous semiconductor thin film 42, a p-type amorphous semiconductor thin film 43, and a first transparent one side (front side, light incident surface side) of the n-type crystal semiconductor substrate 41.
  • the conductive film 44 is laminated in this order, and the second intrinsic amorphous semiconductor thin film 45, the n-type amorphous semiconductor thin film 46, and the second transparent conductive film are formed on the other side (back side) of the n-type crystal semiconductor substrate 41. 47 are stacked in this order.
  • a collector electrode 48 is disposed on the surface of the first transparent conductive film 44, and a metal film 49 is disposed on the surface of the second transparent conductive film 47 (see Patent Document 1).
  • Photovoltaic elements are required to have high photoelectric conversion efficiency, and it is necessary to effectively use incident light to the photovoltaic elements. Therefore, in Patent Document 1, by setting the film thickness of the transparent conductive film 47 provided on the opposite side of the light incident surface to 100 nm or more, the reflectance of light transmitted through the n-type crystal semiconductor substrate 41 is increased. The output characteristics can be improved. This is based on the following mechanism. First, evanescent light is usually generated when transmitted light is reflected by the transparent conductive film 47 and the metal film 49 laminated on the back side of the transparent conductive film 47. Evanescent light refers to light that oozes slightly on the back side when light is reflected at the interface.
  • the metal film 49 absorbs the evanescent light, the amount of reflected light is reduced. However, increasing the film thickness of the transparent conductive film 47 to 100 nm or more suppresses the absorption of evanescent light by the metal film 49 and improves the output characteristics.
  • This invention is made
  • the photovoltaic device that meets the above object includes an n-type crystal semiconductor substrate, a first conductive amorphous semiconductor layer and a first conductive layer stacked in this order on one side of the n-type crystal semiconductor substrate.
  • a pyramidal concavo-convex structure formed by anisotropic etching is formed on both surfaces of the n-type crystal semiconductor substrate,
  • the film thickness of the second transparent conductive film is 40 nm or more and less than 70 nm.
  • the preferable film thickness range of the transparent conductive film on the back surface described in Patent Document 1 is a value when a smooth semiconductor substrate is used, and a semiconductor in which pyramidal uneven structures are formed on both sides.
  • the thickness of the second transparent conductive film disposed on the back surface side is 40 nm or more and less than 70 nm using the n-type crystal semiconductor substrate in which the pyramidal uneven structure is formed.
  • one surface of the second transparent conductive film has a pyramidal uneven structure. Since the surface on one side of the second transparent conductive film (the surface on which transmitted light is incident) has a pyramidal uneven structure that follows the surface shape of the n-type crystal semiconductor substrate, the above-described reflection characteristics can be further enhanced. .
  • a carrier density of the second transparent conductive film is 1 ⁇ 10 20 cm ⁇ 3 or more and 5 ⁇ 10 20 cm ⁇ 3 or less.
  • intrinsic amorphous semiconductor layer means that impurities are not intentionally doped, and there are impurities originally contained in the raw material and impurities unintentionally mixed in the manufacturing process. It is meant to include things. “Amorphous” means not only amorphous but also microcrystalline.
  • the “light incident surface” is a surface on the side (generally outer side) facing a light source such as sunlight in use, and is a surface on the side where light is substantially incident. You may be comprised so that light may also inject from the surface opposite to a surface.
  • Each layer may be composed of a plurality of layers, and other layers may be interposed between the layers.
  • the amount of the material for forming the transparent conductive film can be suppressed while having sufficient output characteristics.
  • FIG. 1 is a graph which shows the measurement result of the short circuit current of the photovoltaic device of Experimental example 1.
  • FIG. (B) is a graph which shows the measurement result of the short circuit current of the photovoltaic device of Experimental example 2.
  • FIG. It is a graph which shows the measurement result of the reflectance in a test example. It is a schematic diagram which shows a film thickness measuring method. It is sectional drawing which shows the conventional photovoltaic device.
  • the photovoltaic device 10 As shown in FIG. 1, the photovoltaic device 10 according to the first exemplary embodiment of the present invention is a plate-like multilayer structure.
  • the photovoltaic device 10 includes an n-type crystal semiconductor substrate 11 and a first layer stacked in this order on one side of the n-type crystal semiconductor substrate 11 (upper side in FIG. 1, the first main surface side of the multilayer structure).
  • the photovoltaic element 10 is a front emitter type that uses one side (the p-type amorphous semiconductor layer 13 side and the first main surface side with respect to the n-type crystal semiconductor substrate 11) as a light incident surface.
  • the n-type crystal semiconductor substrate 11 is not particularly limited as long as it is a crystal having n-type semiconductor characteristics, and a known one can be used.
  • Examples of the n-type crystal semiconductor composing the n-type crystal semiconductor substrate 11 include SiC, SiGe, Ge and the like in addition to silicon (Si), but silicon is preferable from the viewpoint of productivity.
  • the n-type crystal semiconductor substrate 11 may be a single crystal or a polycrystal.
  • pyramidal uneven structures are formed by anisotropic etching. This concavo-convex structure makes light confinement by light irregular reflection more effective.
  • the film thickness of the second transparent conductive film 18 can be reduced.
  • a large number of pyramidal concavo-convex structures can be formed by immersing the substrate material in an etching solution containing an alkali such as about 1 to 5% by mass of sodium hydroxide and potassium hydroxide.
  • the height of the pyramidal uneven structure is about several ⁇ m to several tens of ⁇ m.
  • the width of the pyramidal concavo-convex structure (distance between adjacent vertices) is about several ⁇ m to several tens of ⁇ m.
  • the first intrinsic amorphous semiconductor layer 12 is stacked on one side of the n-type crystal semiconductor substrate 11.
  • Examples of the semiconductor composing the first intrinsic amorphous semiconductor layer 12 include Si, SiC, SiGe, and the like, but Si is preferable.
  • the film thickness of the first intrinsic amorphous semiconductor layer 12 is not particularly limited, but can be, for example, 1 nm or more and 10 nm or less. When the film thickness is less than 1 nm, recombination of carriers is likely to occur due to defects easily occurring. Moreover, when this film thickness exceeds 10 nm, it becomes easy to produce the fall of a fill factor (FF: curve factor).
  • FF fill factor
  • the first intrinsic amorphous semiconductor layer 12 can be formed by a known method such as chemical vapor deposition (for example, plasma CVD).
  • a plasma CVD method for example, a mixed gas of SiH 4 and H 2 can be used as the source gas.
  • the p-type amorphous semiconductor layer 13 is stacked on one side of the first intrinsic amorphous semiconductor layer 12.
  • a semiconductor such as Si added with a p-type dopant such as boron or aluminum can be used as the p-type amorphous semiconductor layer 13.
  • the thickness of the p-type amorphous semiconductor layer 13 is not particularly limited, but is preferably 1 nm to 20 nm, for example, and more preferably 3 nm to 10 nm.
  • the p-type amorphous semiconductor layer 13 can also be formed by a known method such as a chemical vapor deposition method (for example, a plasma CVD method).
  • a chemical vapor deposition method for example, a plasma CVD method
  • a mixed gas of SiH 4 and B 2 H 6 can be used as the source gas.
  • the first transparent conductive film 14 is stacked on one side of the p-type amorphous semiconductor layer 13.
  • the transparent conductive material constituting the first transparent conductive film 14 include indium tin oxide (Indium Ti Oxide: ITO), tungsten-doped indium oxide (Indium Tungsten Oxide: IWO), and cerium-doped indium oxide (Indium). Examples include materials such as Cerium Oxide (ICO), indium zinc oxide (Indium Zinc Oxide: IZO), aluminum doped zinc oxide (AZO), gallium doped zinc oxide (GZO), and tantalum doped indium oxide.
  • IWO is preferable as the transparent conductive material constituting the first transparent conductive film 14.
  • the film formation method of the first transparent conductive film 14 is not particularly limited, and for example, a known method such as a sputtering method, a vacuum deposition method, an ion plating method (reactive plasma deposition method) can be used. It is preferable to use an ion plating method. By forming by an ion plating method in which high-energy particles are not generated, deterioration of the surface of the p-type amorphous semiconductor layer 13 can be suppressed. Therefore, by doing so, the p-type amorphous semiconductor layer 13 maintaining good quality can be used, and the fill factor can be further increased. Further, the first transparent conductive film 14 with high adhesion can be formed by using the ion plating method, which is considered to be a cause of increasing the fill factor.
  • the collector electrode 15 is partially disposed on the surface (one side) of the first transparent conductive film 14.
  • the collector electrode 15 includes a plurality of bus bar electrodes formed in parallel to each other and a plurality of finger electrodes formed orthogonally to the bus bar electrodes and in parallel with each other.
  • the bus bar electrode and the finger electrode each have a linear shape or a strip shape, and are formed of a conductive material.
  • a conductive adhesive such as a silver paste or a metal conductive wire such as a copper wire can be used.
  • the width of each bus bar electrode is, for example, about 0.5 mm to 2 mm, and the width of each finger electrode is, for example, about 10 ⁇ m to 300 ⁇ m.
  • interval between each finger electrode it is about 0.5 mm or more and 4 mm or less, for example.
  • positioning of the collector electrode 15 can be performed by a well-known method.
  • a conductive adhesive is used as the material for the collector electrode 15, it can be formed by a printing method such as screen printing or gravure offset printing.
  • a metal lead is used for the collector electrode 15, it can be fixed on the transparent conductive film 14 with a conductive adhesive or a low melting point metal (solder or the like).
  • the second intrinsic amorphous semiconductor layer 16 is stacked on the other side of the n-type crystal semiconductor substrate 11.
  • the material, film thickness, and film formation method of the second intrinsic amorphous semiconductor layer 16 are the same as those of the first intrinsic amorphous semiconductor layer 12, but need not be the same material.
  • the n-type amorphous semiconductor layer 17 is stacked on the other side of the second intrinsic amorphous semiconductor layer 16.
  • a semiconductor such as Si added with an n-type dopant such as phosphorus or arsenic can be used.
  • the thickness of the n-type amorphous semiconductor layer 17 is not particularly limited, but is preferably 1 nm or more and 20 nm or less, and more preferably 3 nm or more and 10 nm or less. By setting the film thickness in such a range, it is possible to reduce the short circuit current and the occurrence of carrier recombination in a balanced manner.
  • the n-type amorphous semiconductor layer 17 can also be formed by a known method such as chemical vapor deposition (for example, plasma CVD).
  • a known method such as chemical vapor deposition (for example, plasma CVD).
  • plasma CVD for example, a mixed gas of SiH 4 and PH 3 can be used as the source gas.
  • the second transparent conductive film 18 is stacked on the other side of the n-type amorphous semiconductor layer 17.
  • the film thickness of the second transparent conductive film 18 is 40 nm or more and less than 70 nm, and preferably 60 nm or less.
  • the n-type crystal semiconductor substrate 11 on which the pyramidal uneven structure is formed is used, and the film thickness of the second transparent conductive film 18 disposed on the back surface side is reduced to 40 nm or more and less than 70 nm.
  • the film thickness of the second transparent conductive film 18 can be less than the film thickness of the first transparent conductive film 14. By doing in this way, the usage-amount of the formation material of the 2nd transparent conductive film 18 can be restrained.
  • One surface of the second transparent conductive film 18 has a pyramidal uneven structure following the surface shape of the n-type crystal semiconductor substrate 11.
  • the reflection characteristic or the like is enhanced because the surface on one side where transmitted light is incident has a pyramidal uneven structure.
  • both surfaces of the second transparent conductive film 18 have a pyramidal uneven structure.
  • the carrier density of the second transparent conductive film 18 is preferably 1 ⁇ 10 20 cm ⁇ 3 or more and 5 ⁇ 10 20 cm ⁇ 3 or less, more preferably 2 ⁇ 10 20 cm ⁇ 3 or more and 4 ⁇ 10 20 cm ⁇ 3 or less. preferable. By setting such a carrier density, better reflection characteristics can be expressed.
  • Examples of the material of the second transparent conductive film 18 include the same materials as those of the first transparent conductive film 14, but for example, IWO or tantalum-doped indium oxide is preferable. By using these, the carrier density of the transparent conductive film 18 can be set within a suitable range, and the reflection characteristics are further improved.
  • the film formation method of the second transparent conductive film 18 can also be exemplified by the same methods (ion plating method, sputtering method, etc.) as the first transparent conductive film 14 described above.
  • tantalum-doped indium oxide When tantalum-doped indium oxide is used, it can be effectively formed by sputtering. When tantalum-doped indium oxide is used, it is crystallized at a relatively low temperature and a thin film having an appropriate carrier density can be obtained. Therefore, the film is not formed at a high temperature but by a sputtering method at a low temperature of 120 ° C. or lower, for example. can do.
  • the tantalum-doped indium oxide preferably has the following composition.
  • the tantalum content in the tantalum-doped indium oxide is preferably 0.1% by mass or more and 5% by mass or less in terms of oxide (Ta 2 O 5 ).
  • the tantalum-doped indium oxide is preferably further doped with at least one element (x) selected from the group consisting of titanium, vanadium and niobium.
  • the element (x) titanium is more preferable.
  • the content of the element (x) in the tantalum-doped indium oxide is preferably 0.1% by mass or more and 5% by mass or less in terms of oxide (TiO 2 , V 2 O 5 and Nb 2 O 5 ).
  • transparent conductive films 14 and 18 are provided on both sides, respectively. That is, the transparent conductive film 18 is also laminated on the side where no light is incident.
  • the second transparent conductive film 18 between the n-type amorphous semiconductor layer 17 and the metal film 19 an increase in interface state can be suppressed and the fill factor is increased. Can do.
  • the metal film 19 is laminated on the entire surface of one side (back surface) of the second transparent conductive film 18.
  • the metal film 19 functions as a collecting electrode on the back surface side and as a reflection plate for transmitted light.
  • the material for forming the metal film 19 is not particularly limited as long as it is a metal, but silver is preferable. Silver has a high reflectance at wavelengths in the infrared region, and can further enhance output characteristics.
  • the thickness of the metal film 19 is not particularly limited, but can be, for example, 10 nm to 500 nm, and preferably 50 nm to 300 nm.
  • the metal film 19 can be formed by, for example, a sputtering method or a vapor deposition method. Further, the metal film 19 may be formed by laminating a plurality of types of metals.
  • the photovoltaic element 10 is usually used as a module in which a plurality of photovoltaic elements 10 are connected in series and sealed with a sealing material such as EVA. By using a plurality of photovoltaic power generation devices 10 connected in series, the generated voltage can be increased.
  • the photovoltaic device 20 is a plate-like multilayer structure.
  • the photovoltaic device 20 includes an n-type crystal semiconductor substrate 21 and a first layer stacked in this order on one side of the n-type crystal semiconductor substrate 21 (upper side in FIG. 2, the first main surface side of the multilayer structure).
  • the photovoltaic element 20 is a rear emitter type that uses one side (n-type amorphous semiconductor layers 22a, 22b side, first main surface side with respect to the n-type crystal semiconductor substrate 21) as a light incident surface. .
  • the lateral resistance on the p-type forming surface side (lower side in FIG. 2) is essentially higher than the lateral resistance on the n-type forming surface side (upper side in FIG. 2). Therefore, by forming the metal film 28 on the p-type forming surface side as the rear emitter type, the lateral conductivity is increased, and as a result, the fill factor (FF) can be improved.
  • the n-type crystal semiconductor substrate 21, the first transparent conductive film 23, the collector electrode 24, the intrinsic amorphous semiconductor layer 25, the p-type amorphous semiconductor layer 26, the second transparent conductive film 27, and the metal film 28 The material, formation method, and the like are the n-type crystal semiconductor substrate 11, the first transparent conductive film 14, the collector electrode 15, the first or second intrinsic amorphous semiconductor layers 12, 16 of the photovoltaic device 10 of FIG. The same applies to the p-type amorphous semiconductor layer 13, the second transparent conductive film 18, and the metal film 19 (the order of stacking is different).
  • the n-type crystal semiconductor substrate 21 and the first conductive amorphous semiconductor layer (first n-type amorphous semiconductor layer 22a on the light incident surface side).
  • an intrinsic amorphous semiconductor layer is not provided between the second n-type amorphous semiconductor layer 22b). Therefore, by making light incident from the side where the intrinsic amorphous semiconductor layer 25 does not exist with respect to the n-type crystal semiconductor substrate 21, the voltage-current characteristics can be improved as long as the passivation of the junction interface is maintained, Power generation efficiency can be increased.
  • the n-type amorphous semiconductor layer has a two-layer structure of a first n-type amorphous semiconductor layer 22a and a second n-type amorphous semiconductor layer 22b.
  • the first n-type amorphous semiconductor layer 22a directly stacked on the n-type crystal semiconductor substrate 21 has a higher resistance value (less dopant amount than the second n-type amorphous semiconductor layer 22b). It has become.
  • the passivation performance of the junction interface between the n-type crystal semiconductor substrate 21 and the n-type amorphous semiconductor layers 22a and 22b can be enhanced, and the photovoltaic device having a sufficient open-circuit voltage and fill factor Can be obtained.
  • the materials and the like of the n-type amorphous semiconductor layers 22a and 22b are the same as those of the n-type amorphous semiconductor layer 17 of the photovoltaic device 10 in FIG.
  • the two n-type amorphous semiconductor layers 22a and 22b having different resistance values (dopant amounts) can be obtained by, for example, changing the introduction amount of PH 3 that is a dopant gas when using the plasma CVD method. Can be formed.
  • the dopant gas content B can be 2 to 50 times, preferably 5 to 20 times.
  • the content A can be about 100 ppm to 2000 ppm, and the content B can be about 4000 ppm to 20000 ppm.
  • the film thickness of the first n-type amorphous semiconductor layer 22a is preferably, for example, 1 nm to 20 nm, and more preferably 2 nm to 6 nm.
  • the film thickness of the second n-type amorphous semiconductor layer 22b is, for example, preferably 1 nm to 20 nm, and more preferably 2 nm to 6 nm.
  • the photovoltaic element 20 is also used as a module in which a plurality of photovoltaic elements 20 are connected in series and sealed with a sealing material such as EVA.
  • the present invention is not limited to the above-described embodiments, and the configuration thereof can be changed without changing the gist of the present invention.
  • the intrinsic amorphous semiconductor layer may not be stacked, and a collector electrode may be further provided on the other side (back surface) of the metal film.
  • a first intrinsic amorphous silicon layer (7 nm), a p-type amorphous silicon layer (5 nm), and a first transparent conductive material are formed on one side of an n-type single crystal silicon substrate having a pyramidal uneven structure.
  • a film (70 nm) was laminated in this order.
  • the first intrinsic amorphous silicon layer is formed by chemical vapor deposition
  • the p-type amorphous silicon layer is formed by chemical vapor deposition
  • the first transparent conductive film is formed by ion plating using IWO.
  • a film was formed.
  • the pyramidal concavo-convex structure on the n-type single crystal silicon substrate is obtained by immersing the substrate material in an etching solution containing about 3% by mass of sodium hydroxide and anisotropically etching the (100) plane of the substrate material. Formed.
  • a second intrinsic amorphous silicon layer (7 nm), an n-type amorphous silicon layer (5 nm), and a second transparent conductive film (10 to 90 nm) Were stacked in this order.
  • the second intrinsic amorphous silicon layer is formed by chemical vapor deposition
  • the n-type amorphous silicon layer is formed by chemical vapor deposition
  • the second transparent conductive film is formed by tantalum (Ta) and titanium (Ti).
  • a film was formed by a sputtering method using doped indium oxide (oxide equivalent content Ta 0.5 mass%, Ti 0.5 mass%) as a sputtering target.
  • the measured value of the carrier density of the second transparent conductive film was 3 ⁇ 10 20 cm ⁇ 3 .
  • a plurality of parallel bus bar electrodes and a plurality of finger electrodes respectively orthogonal to the bus bar electrodes were formed as collector electrodes on one side surface of the obtained layer structure. This collector electrode was formed by printing using a silver paste.
  • a metal film 200 nm was formed on the other surface of the layer structure by a sputtering method using silver.
  • a plurality of photovoltaic elements having the front emitter structure shown in FIG. 1 having different thicknesses of the second transparent conductive film were obtained.
  • the thing of the range whose film thickness of a 2nd transparent conductive film is 40 nm or more and less than 70 nm is a photovoltaic device of an experiment example, and the thing outside the said range is a photovoltaic device of a comparative example.
  • a first n-type amorphous silicon layer (3 nm), a second n-type amorphous silicon layer (3 nm) and a first n-type amorphous silicon layer are formed on one side of an n-type single crystal silicon substrate having a pyramidal uneven structure.
  • Transparent conductive films (70 nm) were laminated in this order.
  • an intrinsic amorphous silicon layer (7 nm), a p-type amorphous silicon layer (5 nm), and a second transparent conductive film (10 to 90 nm) are arranged in this order on the other side of the n-type single crystal silicon substrate. Laminated.
  • a plurality of parallel bus bar electrodes and a plurality of finger electrodes respectively orthogonal to the bus bar electrodes are formed as collector electrodes on one surface of the obtained layer structure, and a metal film (200 nm) is formed on the other surface.
  • a metal film 200 nm
  • the film forming conditions for the first n-type amorphous silicon layer (lightly doped) and the second n-type amorphous silicon layer (highly doped) were as follows.
  • the film forming method for other layers and the like was the same as in Experimental Example 1. In this way, a plurality of photovoltaic elements having the rear emitter structure of FIG. 2 having different thicknesses of the second transparent conductive film were obtained.
  • the thing of the range whose film thickness of a 2nd transparent conductive film is 40 nm or more and less than 70 nm is a photovoltaic device of an experiment example, and the thing outside the said range is a photovoltaic device of a comparative example.
  • First n-type amorphous silicon layer (light dope) Substrate temperature 200 ° C Source gas SiH 4 and PH 3 Introduction amount of PH 3 800ppm
  • the short circuit current Isc was measured by making one side into a light-incidence surface.
  • the measurement results are shown in FIGS. 3 (a) and 3 (b).
  • the horizontal axis represents the film thickness (Back side TCO tickness / nm) of the second (back side) transparent conductive film.
  • the vertical axis represents the normalized Isc based on the short-circuit current of the photovoltaic device having a thickness of the second transparent conductive film of 70 nm.
  • the thickness of the second (back surface side) transparent conductive film is set to 40 nm or more and less than 70 nm. Can be seen to improve.
  • a first intrinsic amorphous silicon layer (7 nm) and a first transparent conductive film (70 nm) were laminated in this order on one side of an n-type single crystal silicon substrate having a pyramidal uneven structure.
  • a second intrinsic amorphous silicon layer (7 nm), a second transparent conductive film (16 nm, 40 nm, 70 nm), and a metal film (200 nm) are stacked in this order on the other side of the n-type single crystal silicon substrate.
  • a test film was obtained.
  • the film forming method for each layer and the like was the same as in the experimental example.
  • test film A having a film thickness of 16 nm, a test film B having a film thickness of 40 nm, and a test film C having a film thickness of 70 nm.
  • the light reflectance of each test film was measured using one side as the light incident surface. The measurement was performed by changing the wavelength in the range of 900 to 1200 nm and the incident angle in the range of 10 to 60 °. The measurement results are shown in FIG. In each graph of FIG. 4, the vertical axis represents the absolute reflectance and the horizontal axis represents the measurement wavelength. Note that the multilayer structure in this test example does not constitute a photovoltaic element, and has the same structure except for the thickness of the second transparent electrode film on the back surface side.
  • a high light reflectance measured in this test example indicates that a ratio of light reflected by the structure on the back surface side (light reused for photoelectric conversion) is high. It can be seen that the absolute reflectance of the test film A (16 nm) is lower than that of the test films B and C. It can also be seen that there is no significant difference in the absolute reflectance between the test film B (40 nm) and the test film C (70 nm). That is, when the film thickness of the second transparent conductive film is reduced, it can be said that the reflection performance is equal to or higher than the film thickness of 70 nm up to 40 nm.
  • FIG. 5 shows a virtual substrate 50 having both the smooth part 51 and the uneven part (uneven structure) 52.
  • TEM transmission electron microscope
  • the thickness t perpendicular to the substrate 50, the thickness t ′ perpendicular to the plane (surface), and the angle ⁇ of the concavo-convex portion 52 can be measured.
  • the thickness of the layer 53 laminated on the smooth portion 51 indicates t
  • the thickness of the layer 53 laminated on the uneven portion 52 indicates t ′.
  • the film thickness measurement method using a stylus step gauge is to touch the sample with a needle and trace the surface horizontally by moving the needle up and down according to the level difference of the sample. This is a measurement method.
  • the film thickness measurement method can also be used to measure the film thickness of a transparent conductive film or the like.
  • the present invention provides a photovoltaic device capable of suppressing the amount of a material for forming a transparent conductive film while having sufficient output characteristics, and promotes the popularization of photovoltaic power generation (solar power generation).

Abstract

ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側にこの順で積層される第１の導電型非晶質系半導体層１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側にこの順で積層される第２の導電型非晶質系半導体層１７、第２の透明導電膜１８及び金属膜１９とを備え、一側が光入射面として用いられる光発電素子１０において、ｎ型結晶半導体基板１１の両面には異方性エッチングによるピラミッド状凹凸構造が形成されており、第２の透明導電膜１８の膜厚が４０ｎｍ以上７０ｎｍ未満である。

Description

光発電素子
本発明はヘテロ接合を有する光発電素子に関する。
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電素子（太陽電池）が注目されている。光発電素子の一つとして、発電効率の高いヘテロ接合を有する光発電素子がある。
このような光発電素子として、図６に示す構造の光発電素子４０が開発されている。光発電素子４０は、ｎ型結晶半導体基板４１の一側（表側、光入射面側）に第１の真性非晶質系半導体薄膜４２、ｐ型非晶質系半導体薄膜４３及び第１の透明導電膜４４がこの順に積層され、ｎ型結晶半導体基板４１の他側（裏側）に第２の真性非晶質系半導体薄膜４５、ｎ型非晶質系半導体薄膜４６及び第２の透明導電膜４７がこの順に積層されている。また、第１の透明導電膜４４の表面には集電極４８が、第２の透明導電膜４７の表面には金属膜４９が配設されている（特許文献１参照）。
光発電素子には光電変換効率が高いことが求められ、光発電素子への入射光を有効に活用することが必要となる。そこで、特許文献１においては、光入射面の反対側に設けられた透明導電膜４７の膜厚を１００ｎｍ以上とすることにより、ｎ型結晶半導体基板４１を透過した光の反射率を高めることで出力特性を高めることができるとしている。これは、以下の機構によるとされている。まず、通常、透明導電膜４７及びこの透明導電膜４７の裏側に積層された金属膜４９において透過光が反射した際に、エバネッセント光が生じる。エバネッセント光とは、光が界面で反射したときに裏面側にわずかに染み出す光をいう。このエバネッセント光を金属膜４９が吸収するため反射光量が減る。ところが、透明導電膜４７の膜厚を１００ｎｍ以上と厚くすることで、金属膜４９によるエバネッセント光の吸収が抑制され、出力特性が高まるとされている。
国際公開第２０１２／１０５１４８号
しかしながら、裏面側の透明導電膜４７の膜厚を厚くすることは、透明導電膜４７の形成材料の使用量が増加するため、生産コストが上昇することとなる。
本発明はかかる事情に鑑みてなされたもので、十分な出力特性を有しつつ、透明導電膜の形成材料の使用量を抑えることができる光発電素子を提供することを目的とする。
前記目的に沿う本発明に係る光発電素子は、ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順で積層される第１の導電型非晶質系半導体層及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順で積層される第２の導電型非晶質系半導体層、第２の透明導電膜及び金属膜とを備え、
前記第１の導電型非晶質系半導体層及び前記第２の導電型非晶質系半導体層のいずれか一方がｎ型非晶質系半導体層であり、他方がｐ型非晶質系半導体層であり、
一側が光入射面として用いられる光発電素子において、
前記ｎ型結晶半導体基板の両面には異方性エッチングによるピラミッド状凹凸構造が形成されており、
前記第２の透明導電膜の膜厚が４０ｎｍ以上７０ｎｍ未満である。
発明者らは、特許文献１に記載されている裏面の透明導電膜の好適な膜厚範囲は、平滑な半導体基板を用いた場合の値であり、両面にピラミッド状凹凸構造が形成された半導体基板を用いた場合は、裏面の透明導電膜の膜厚を薄くしても十分な出力特性を有することを見出した。なお、これは、ピラミッド状凹凸構造上に形成された透明導電膜の入射角に対する反射特性が異なることによると考えられる。従って、本発明に係る光発電素子によれば、ピラミッド状凹凸構造が形成されたｎ型結晶半導体基板を用い、裏面側に配設される第２の透明導電膜の膜厚を４０ｎｍ以上７０ｎｍ未満と薄くすることで反射光量を増やし、十分な出力特性を有しつつ、透明導電膜の形成材料の使用量を抑えることができる。
本発明に係る光発電素子において、前記第２の透明導電膜の一側の面がピラミッド状凹凸構造を有することが好ましい。第２の透明導電膜の一側の面（透過光が入射する面）がｎ型結晶半導体基板の表面形状に追従したピラミッド状凹凸構造を有することで、前述の反射特性をさらに高めることができる。
本発明に係る光発電素子において、前記第２の透明導電膜のキャリア密度が１×１０２０ｃｍ－３以上５×１０２０ｃｍ－３以下であることが好ましい。第２の透明導電膜のキャリア密度を前記範囲とすることで、より良好な反射特性を発現できる。
ここで、真性非晶質系半導体層における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。「非晶質系」とは、非晶質体のみならず、微結晶体を含む意味である。「光入射面」とは、使用の際に太陽光等の光源と対向する側（一般的に外側）に配置され、実質的に光を入射させる側の面をいい、このとき、この光入射面とは逆の面からも光が入射するように構成されていてもよい。また、各層等は複数層で構成されていてもよく、各層間に他の層が介在していてもよい。
本発明に係る光発電素子によれば、十分な出力特性を有しつつ、透明導電膜の形成材料の使用量を抑えることができる。
本発明の第１の実施例に係る光発電素子を示す断面図である。 本発明の第２の実施例に係る光発電素子を示す断面図である。 （ａ）は実験例１の光発電素子の短絡電流の測定結果を示すグラフである。（ｂ）は実験例２の光発電素子の短絡電流の測定結果を示すグラフである。 試験例における反射率の測定結果を示すグラフである。 膜厚測定方法を示す模式図である。 従来の光発電素子を示す断面図である。
続いて、添付した図面を参照しながら本発明を具体化した実施例について説明する。
（第１の実施例：フロントエミッタ型）
図１に示すように、本発明の第１の実施例に係る光発電素子１０は、板状の多層構造体である。光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側（図１における上側、多層構造体の第１の主面側）にこの順で積層される第１の真性非晶質系半導体層１２、ｐ型非晶質系半導体層１３（第１の導電型非晶質系半導体層）、第１の透明導電膜１４及び集電極１５と、ｎ型結晶半導体基板１１の他側（図１における下側、多層構造体の第２の主面側）にこの順で積層される第２の真性非晶質系半導体層１６、ｎ型非晶質系半導体層１７（第２の導電型非晶質系半導体層）、第２の透明導電膜１８、及び金属膜１９とを有する。光発電素子１０は、一側（ｎ型結晶半導体基板１１を基準にｐ型非晶質系半導体層１３側、第１の主面側）を光入射面として使用するフロントエミッタ型である。
ｎ型結晶半導体基板１１としては、ｎ型の半導体特性を有する結晶体であれば特に限定されず公知のものを用いることができる。ｎ型結晶半導体基板１１を構成するｎ型の結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、Ｇｅ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。ｎ型結晶半導体基板１１の上下（一側及び他側）両面には、異方性エッチングによるピラミッド状凹凸構造が形成されている。この凹凸構造は、光の乱反射による光閉じ込めをより有効にする。また、後に詳述するように、第２の透明導電膜１８の膜厚を小さくすることができる。なお、例えば、約１～５質量％の水酸化ナトリウム、水酸化カリウム等のアルカリを含むエッチング液に基板材料を浸漬することによって、多数のピラミッド状凹凸構造を形成できる。ピラミッド状凹凸構造の高さとしては、数μｍから数十μｍ程度である。ピラミッド状凹凸構造の幅（隣接する頂点間の距離）としては、数μｍから数十μｍ程度である。
第１の真性非晶質系半導体層１２は、ｎ型結晶半導体基板１１の一側に積層されている。第１の真性非晶質系半導体層１２を構成する半導体としては、Ｓｉ、ＳｉＣ、ＳｉＧｅ等を挙げることができるが、Ｓｉが好ましい。第１の真性非晶質系半導体層１２の膜厚としては特に限定されないが、例えば１ｎｍ以上１０ｎｍ以下とすることができる。この膜厚が１ｎｍ未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が１０ｎｍを超える場合は、フィルファクター（ＦＦ：曲線因子）の低下が生じやすくなる。
第１の真性非晶質系半導体層１２は、例えば、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
ｐ型非晶質系半導体層１３は、第１の真性非晶質系半導体層１２の一側に積層されている。ｐ型非晶質系半導体層１３は、Ｓｉ等の半導体にホウ素、アルミニウム等のｐ型ドーパントが添加されたものを用いることができる。ｐ型非晶質系半導体層１３の膜厚としては、特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。
ｐ型非晶質系半導体層１３も、化学気相成長法（例えばプラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＢ２Ｈ６との混合ガスを用いることができる。
第１の透明導電膜１４は、ｐ型非晶質系半導体層１３の一側に積層されている。第１の透明導電膜１４を構成する透明導電材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ　Ｔｉ　Ｏｘｉｄｅ：ＩＴＯ）、タングステンドープインジウム酸化物（Ｉｎｄｉｕｍ　Ｔｕｎｇｓｔｅｎ　Ｏｘｉｄｅ：ＩＷＯ）、セリウムドープインジウム酸化物（Ｉｎｄｉｕｍ　Ｃｅｒｉｕｍ　Ｏｘｉｄｅ：ＩＣＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ：ＩＺＯ）、アルミドープ亜鉛酸化物（ＡＺＯ）、ガリウムドープ亜鉛酸化物（ＧＺＯ）、タンタルドープインジウム酸化物等の材料を挙げることができる。第１の透明導電膜１４を構成する透明導電材料としては、これらの中でも、ＩＷＯが好ましい。第１の透明導電膜１４の膜厚としては、特に限定されないが、例えば３０ｎｍ以上２００ｎｍ以下が好ましく、４０ｎｍ以上１００ｎｍ以下がより好ましい。
第１の透明導電膜１４の成膜方法としては、特に制限されず、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等、公知の方法を用いることができるが、イオンプレーティング法を用いることが好ましい。高エネルギー粒子が生じないイオンプレーティング法により形成することにより、ｐ型非晶質系半導体層１３表面の劣化を抑制することができる。従って、このようにすることで、良好な品質を維持したｐ型非晶質系半導体層１３を用いることができ、フィルファクターをより高めることができる。また、イオンプレーティング法を用いることで密着性の高い第１の透明導電膜１４を形成でき、このこともフィルファクターを高める原因になっていると考えられる。
集電極１５は、第１の透明導電膜１４の表面（一側）に部分的に配設されている。集電極１５は、互いに平行に形成される複数のバスバー電極、及びこれらのバスバー電極に直交し、互いに平行に形成される複数のフィンガー電極を有する。
バスバー電極及びフィンガー電極は、それぞれ線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度であり、各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。また、各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。
集電極１５の配設は公知の方法で行うことができる。集電極１５の材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、集電極１５に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）により透明導電膜１４上に固定することができる。
第２の真性非晶質系半導体層１６は、ｎ型結晶半導体基板１１の他側に積層されている。第２の真性非晶質系半導体層１６の材質、膜厚、成膜方法は、第１の真性非晶質系半導体層１２と同様であるが、同一の材質等である必要はない。
ｎ型非晶質系半導体層１７は、第２の真性非晶質系半導体層１６の他側に積層されている。ｎ型非晶質系半導体層１７は、Ｓｉ等の半導体にリン、ヒ素等のｎ型ドーパントが添加されたものを用いることができる。ｎ型非晶質系半導体層１７の膜厚としては特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。このような範囲の膜厚とすることで、短絡電流の低下とキャリアの再結合の発生とをバランスよく低減することができる。ｎ型非晶質系半導体層１７も、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＰＨ３との混合ガスを用いることができる。
第２の透明導電膜１８は、ｎ型非晶質系半導体層１７の他側に積層されている。第２の透明導電膜１８の膜厚は、４０ｎｍ以上７０ｎｍ未満であり、６０ｎｍ以下が好ましい。光発電素子１０によれば、ピラミッド状凹凸構造が形成されたｎ型結晶半導体基板１１を用い、裏面側に配設される第２の透明導電膜１８の膜厚を４０ｎｍ以上７０ｎｍ未満と薄くすることで反射光量（特に近赤外線の反射光量）を増やし、十分な出力特性を有しつつ、透明導電膜１８の形成材料の使用量を抑えることができる。また、第２の透明導電膜１８の膜厚は、第１の透明導電膜１４の膜厚未満とすることができる。このようにすることで、第２の透明導電膜１８の形成材料の使用量を抑えることができる。
第２の透明導電膜１８の一側の面は、ｎ型結晶半導体基板１１の表面形状に追従したピラミッド状凹凸構造を有している。第２の透明導電膜１８において、透過光が入射する一側の面がピラミッド状凹凸構造であることで、反射特性等が高まる。この特性をより高めるためには、第２の透明導電膜１８において、両面がピラミッド状凹凸構造を有していることがより好ましい。
第２の透明導電膜１８のキャリア密度としては、１×１０２０ｃｍ－３以上５×１０２０ｃｍ－３以下が好ましく、２×１０２０ｃｍ－３以上４×１０２０ｃｍ－３以下がより好ましい。このようなキャリア密度とすることで、より良好な反射特性を発現できる。第２の透明導電膜１８の材質としては、第１の透明導電膜１４と同様のものを例示することができるが、例えばＩＷＯ又はタンタルドープインジウム酸化物が好ましい。これらを用いることで、この透明導電膜１８のキャリア密度を好適な範囲とすることなどができ、反射特性がより向上する。
第２の透明導電膜１８の成膜方法も、前述した第１の透明導電膜１４と同様の方法（イオンプレーティング法や、スパッタリング法等）を例示できる。なお、タンタルドープインジウム酸化物を用いた場合は、スパッタリング法により有効に成膜することができる。タンタルドープインジウム酸化物を用いた場合、比較的低温で結晶化し、適度なキャリア密度を有する薄膜が得られるため、高温の成膜ではなく、例えば１２０℃以下の低温下でのスパッタリング法によって成膜することができる。上記性能をさらに高めるためには、タンタルドープインジウム酸化物は以下の組成等であることが好ましい。具体的には、タンタルドープインジウム酸化物におけるタンタルの含有量としては、酸化物（Ｔａ２Ｏ５）換算で０．１質量％以上５質量％以下が好ましい。また、タンタルドープインジウム酸化物は、チタン、バナジウム及びニオブからなる群より選ばれる少なくとも１種の元素（ｘ）がさらにドープされていることが好ましい。元素（ｘ）としては、チタンがより好ましい。タンタルドープインジウム酸化物における元素（ｘ）の含有量としては、酸化物（ＴｉＯ２、Ｖ２Ｏ５及びＮｂ２Ｏ５）換算で０．１質量％以上５質量％以下が好ましい。
なお、光発電素子１０においては、両面に透明導電膜１４、１８がそれぞれ設けられている。すなわち、光が入射しない側にも透明導電膜１８を積層している。このように、ｎ型非晶質系半導体層１７と金属膜１９との間に第２の透明導電膜１８を設けることにより、界面準位の増加を抑えることなどができ、フィルファクターを高めることができる。
金属膜１９は、第２の透明導電膜１８の一側（裏面）全面に積層されている。金属膜１９は、裏面側の集電極として、また透過光の反射板として機能する。金属膜１９を形成する材料としては金属である限り特に限定されないが、銀が好ましい。銀は赤外領域の波長において反射率が高く、出力特性をより高めることができる。金属膜１９の膜厚としては特に制限されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができ、５０ｎｍ以上３００ｎｍ以下が好ましい。金属膜１９は、例えば、スパッタリング法や蒸着法等によって成膜することができる。また、複数の種類の金属を積層させることにより金属膜１９を形成してもよい。
光発電素子１０は、通常、複数のものを直列に接続し、ＥＶＡ等の封止材で封止されたモジュールとして使用される。複数の光発電装置１０を直列接続して使用することで、発電電圧を高めることができる。
（第２の実施例：リアエミッタ型）
図２に示すように、本発明の第２の実施例に係る光発電素子２０は、板状の多層構造体である。光発電素子２０は、ｎ型結晶半導体基板２１と、ｎ型結晶半導体基板２１の一側（図２における上側、多層構造体の第１の主面側）にこの順で積層される第１のｎ型非晶質系半導体層２２ａ及び第２のｎ型非晶質系半導体層２２ｂ（第１の導電型非晶質系半導体層）、第１の透明導電膜２３及び集電極２４と、ｎ型結晶半導体基板２１の他側（図２における下側、多層構造体の第２の主面側）にこの順で積層される真性非晶質系半導体層２５、ｐ型非晶質系半導体層２６（第２の導電型非晶質系半導体層）、第２の透明導電膜２７及び金属膜２８とを有する。光発電素子２０は、一側（ｎ型結晶半導体基板２１を基準にｎ型非晶質系半導体層２２ａ、２２ｂ側、第１の主面側）を光入射面として使用するリアエミッタ型である。
通常、ｐ型形成面側（図２においては下側）の横方向の抵抗は、ｎ型形成面側（図２においては上側）の横方向の抵抗よりも本質的に高くなる。そこで、リアエミッタ型として、ｐ型形成面側に金属膜２８を形成することにより横方向の導電性が高まり、結果としてフィルファクター（ＦＦ）を向上させることができる。
ｎ型結晶半導体基板２１、第１の透明導電膜２３、集電極２４、真性非晶質系半導体層２５、ｐ型非晶質系半導体層２６、第２の透明導電膜２７、金属膜２８の材質や形成方法等は、図１の光発電素子１０のｎ型結晶半導体基板１１、第１透明導電膜１４、集電極１５、第１又は第２の真性非晶質系半導体層１２、１６、ｐ型非晶質系半導体層１３、第２の透明導電膜１８及び金属膜１９とそれぞれ同様である（積層順は異なる）。
光発電素子２０においては、光発電素子１０と異なり、ｎ型結晶半導体基板２１と光入射面側の第１の導電型非晶質系半導体層（第１のｎ型非晶質系半導体層２２ａ及び第２のｎ型非晶質系半導体層２２ｂ）との間に真性非晶質系半導体層を設けていない。このため、ｎ型結晶半導体基板２１を基準に真性非晶質系半導体層２５が存在しない側から光を入射させることで、接合界面のパッシベーションが維持されている限りは電圧電流特性を向上でき、発電効率を高めることができる。
光発電素子２０においては、ｎ型非晶質系半導体層が、第１のｎ型非晶質系半導体層２２ａと第２のｎ型非晶質系半導体層２２ｂとの２層構造となっている。また、ｎ型結晶半導体基板２１に直接積層される第１のｎ型非晶質系半導体層２２ａは、第２のｎ型非晶質系半導体層２２ｂよりも抵抗値が高く（ドーパント量が少なく）なっている。このようにすることで、ｎ型結晶半導体基板２１とｎ型非晶質系半導体層２２ａ、２２ｂとの接合界面のパッシベーション性能を高めることができ、十分な開放電圧とフィルファクターを有する光発電素子を得ることができる。なお、ｎ型非晶質系半導体層２２ａ、２２ｂの材質等は、図１の光発電素子１０のｎ型非晶質系半導体層１７と同様である。
このような抵抗値（ドーパント量）の異なる２層のｎ型非晶質系半導体層２２ａ、２２ｂは、例えば、プラズマＣＶＤ法による場合に、ドーパントガスであるＰＨ３の導入量を変えることなどによって形成することができる。例えば、第１のｎ型非晶質系半導体層２２ａの成膜の際のＳｉＨ４を基準としたドーパントガスの含有量Ａに対する第２のｎ型非晶質系半導体層２２ｂの成膜の際のドーパントガスの含有量Ｂは、２倍以上５０倍以下とすることができ、５倍以上２０倍以下が好ましい。また、含有量Ａは、１００ｐｐｍ以上２０００ｐｐｍ以下程度、含有量Ｂは、４０００ｐｐｍ以上２００００ｐｐｍ以下程度とすることができる。
第１のｎ型非晶質系半導体層２２ａの膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、２ｎｍ以上６ｎｍ以下がより好ましい。第２のｎ型非晶質系半導体層２２ｂの膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、２ｎｍ以上６ｎｍ以下がより好ましい。
光発電素子２０も、光発電素子１０と同様、複数のものを直列に接続し、ＥＶＡ等の封止材で封止されたモジュールとして使用される。
本発明は前記した実施例に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、真性非晶質系半導体層は積層されてなくともよく、金属膜の他側（裏面）にさらに集電極が設けられていてもよい。
実験例
以下、実験例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実験例に限定されるものではない。
＜実験例１＞
ピラミッド状凹凸構造を施したｎ型単結晶シリコン基板の一側に、第１の真性非晶質系シリコン層（７ｎｍ）、ｐ型非晶質系シリコン層（５ｎｍ）、及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。第１の真性非晶質系シリコン層は化学気相成長法により、ｐ型非晶質系シリコン層は化学気相成長法により、第１の透明導電膜はＩＷＯを用いたイオンプレーティング法により成膜した。なお、ｎ型単結晶シリコン基板へのピラミッド状凹凸構造は、約３質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより形成した。
次いで、ｎ型単結晶シリコン基板の他側に、第２の真性非晶質系シリコン層（７ｎｍ）、ｎ型非晶質系シリコン層（５ｎｍ）及び第２の透明導電膜（１０～９０ｎｍ）をこの順に積層した。第２の真性非晶質系シリコン層は化学気相成長法により、ｎ型非晶質系シリコン層は化学気相成長法により、第２の透明導電膜はタンタル（Ｔａ）及びチタン（Ｔｉ）ドープインジウム酸化物（酸化物換算含有量Ｔａ０．５質量％、Ｔｉ０．５質量％）をスパッタリングターゲットに用いたスパッタリング法により成膜した。第２の透明導電膜のキャリア密度の測定値は、３×１０２０ｃｍ－３であった。
得られた層構造体の一側の面に、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電極は、銀ペーストを用いて印刷により形成した。一方、層構造体の他側の面に銀を用いたスパッタリング法により金属膜（２００ｎｍ）を成膜した。このようにして、第２の透明導電膜の膜厚が異なる複数の図１のフロントエミッタ構造の光発電素子を得た。なお、第２の透明導電膜の膜厚が４０ｎｍ以上７０ｎｍ未満の範囲のものが実験例の光発電素子であり、前記範囲外のものが比較例の光発電素子である。
＜実験例２＞
ピラミッド状凹凸構造を施したｎ型単結晶シリコン基板の一側に、第１のｎ型非晶質系シリコン層（３ｎｍ）、第２のｎ型非晶質系シリコン層（３ｎｍ）及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。次いで、ｎ型単結晶シリコン基板の他側に、真性非晶質系シリコン層（７ｎｍ）、ｐ型非晶質系シリコン層（５ｎｍ）及び第２の透明導電膜（１０～９０ｎｍ）をこの順に積層した。得られた層構造体の一側の面に、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成し、他側の面に金属膜（２００ｎｍ）を成膜した。
第１のｎ型非晶質系シリコン層（ライトドープ）及び第２のｎ型非晶質系シリコン層（ハイドープ）の成膜条件は以下のとおりとした。他の層等の成膜方法は実験例１と同様とした。このようにして、第２の透明導電膜の膜厚が異なる複数の図２のリアエミッタ構造の光発電素子を得た。なお、第２の透明導電膜の膜厚が４０ｎｍ以上７０ｎｍ未満の範囲のものが実験例の光発電素子であり、前記範囲外のものが比較例の光発電素子である。
・第１のｎ型非晶質系シリコン層（ライトドープ）
　　基板温度２００℃
　　原料ガスＳｉＨ４及びＰＨ３
　　ＰＨ３の導入量８００ｐｐｍ
・第２のｎ型非晶質系シリコン層（ハイドープ）
　　基板温度２００℃
　　原料ガスＳｉＨ４及びＰＨ３
　　ＰＨ３の導入量８０００ｐｐｍ
［評価］
得られた各光発電素子について、一側を光入射面として短絡電流Ｉｓｃを測定した。測定結果を図３（ａ）、（ｂ）に示す。なお、図３（ａ）、（ｂ）において、横軸は、第２（裏面側）の透明導電膜の膜厚（Ｂａｃｋ　ｓｉｄｅ　ＴＣＯ　ｔｈｉｃｋｎｅｓｓ／ｎｍ）である。縦軸は、第２の透明導電膜の膜厚が７０ｎｍの光発電素子の短絡電流を基準とした規格化Ｉｓｃである。
図３（ａ）、（ｂ）に示されるように、フロントエミッタ構造及びリアエミッタ構造のいずれにおいても、第２（裏面側）の透明導電膜の膜厚を４０ｎｍ以上７０ｎｍ未満とすることでＩｓｃが向上することがわかる。
＜試験例＞
ピラミッド状凹凸構造を施したｎ型単結晶シリコン基板の一側に、第１の真性非晶質系シリコン層（７ｎｍ）及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。次いで、ｎ型単結晶シリコン基板の他側に、第２の真性非晶質系シリコン層（７ｎｍ）、第２の透明導電膜（１６ｎｍ、４０ｎｍ、７０ｎｍ）及び金属膜（２００ｎｍ）をこの順に積層し、試験膜を得た。各層等の成膜方法は、実験例と同様とした。他側（裏側）の透明導電膜の膜厚が１６ｎｍのものを試験膜Ａ、４０ｎｍのものを試験膜Ｂ、７０ｎｍのものを試験膜Ｃとした。
一側を光入射面として、各試験膜の光反射率を測定した。波長は９００～１２００ｎｍの範囲で、入射角は１０～６０°の範囲で変化させて測定した。測定結果を図４に示す。図４の各グラフにおいて、縦軸は絶対反射率であり、横軸は測定波長である。なお、本試験例における多層構造体は光発電素子を構成せず、また、裏面側の第２の透明電極膜の厚さ以外は同じ構造である。従って、本試験例において測定される光反射率が高いことは、裏面側の構造に起因して反射する光（光電変換に再利用される光）の割合が高いことを示す。試験膜Ａ（１６ｎｍ）の絶対反射率は、試験膜Ｂ、Ｃに比べ低いことがわかる。また、試験膜Ｂ（４０ｎｍ）と試験膜Ｃ（７０ｎｍ）との絶対反射率は大きな差が無いことがわかる。すなわち、第２の透明導電膜の膜厚を薄くしたとき、４０ｎｍまでは、７０ｎｍの膜厚と同程度かそれ以上の反射性能があるといえる。
ここで、本明細書における各層等の膜厚の測定方法について説明する。平滑部５１と凹凸部（凹凸構造）５２を両方有する仮想的な基板５０を図５に示す。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、基板５０に垂直な厚さt、平面（表面）に垂直な厚さｔ’、凹凸部５２の角度αをそれぞれ測定することができる。本明細書において、平滑部５１に積層された層５３の膜厚はｔを指し、凹凸部５２に積層された層５３の膜厚はｔ’を指す。実際の作業では、測定時間の短縮が可能であり、かつ簡便である触針段差計等を用いた膜厚測定方法を用いるのが好ましい。例えば、ＫＯＨ又はＮａＯＨを４０～５０℃に加熱した液で層５３をウェットエッチングすることにより段差５４を形成させ、触針段差計を用いた膜厚測定方法によりｔが測定される。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つので、測定されたｔにより、ｔ’が算出される。ＴＥＭ測定で得られたｔ’と、触針段差計を用いた膜厚測定方法により算出されたｔ’とは一致することが確認されたので、触針段差計を用いた膜厚測定方法を採用した。なお、触針段差計を用いた膜厚測定方法は、あらかじめ段差をつけておいたサンプルの上を、針でサンプルに触れて水平に表面をなぞることによって、サンプルの段差に応じて針を上下させる測定方法である。前記膜厚測定方法により、透明導電膜等の膜厚についても同様に測定することができる。
本発明は、十分な出力特性を有しつつ、透明導電膜の形成材料の使用量を抑えることができる光発電素子を提供し、光発電(太陽光発電)の普及を促進する。
１０：光発電素子、１１：ｎ型結晶半導体基板、１２：第１の真性非晶質系半導体層、１３：ｐ型非晶質系半導体層、１４：第１の透明導電膜、１５：集電極、１６：第２の真性非晶質系半導体層、１７：ｎ型非晶質系半導体層、１８：第２の透明導電膜、１９：金属膜、２０：光発電素子、２１：ｎ型結晶半導体基板、２２ａ：第１のｎ型非晶質系半導体層、２２ｂ：第２のｎ型非晶質系半導体層、２３：第１の透明導電膜、２４：集電極、２５：真性非晶質系半導体層、２６：ｐ型非晶質系半導体層、２７：第２の透明導電膜、２８：金属膜、５０：基板、５１：平滑部、５２：凹凸部、５３：層、５４：段差

Claims (3)

  1. ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順で積層される第１の導電型非晶質系半導体層及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順で積層される第２の導電型非晶質系半導体層、第２の透明導電膜及び金属膜とを備え、
    前記第１の導電型非晶質系半導体層及び前記第２の導電型非晶質系半導体層のいずれか一方がｎ型非晶質系半導体層であり、他方がｐ型非晶質系半導体層であり、
    一側が光入射面として用いられる光発電素子において、
    前記ｎ型結晶半導体基板の両面には異方性エッチングによるピラミッド状凹凸構造が形成されており、
    前記第２の透明導電膜の膜厚が４０ｎｍ以上７０ｎｍ未満であることを特徴とする光発電素子。
  2. 請求項１記載の光発電素子において、前記第２の透明導電膜の一側の面がピラミッド状凹凸構造を有することを特徴とする光発電素子。
  3. 請求項１又は２記載の光発電素子において、前記第２の透明導電膜のキャリア密度が１×１０２０ｃｍ－３以上５×１０２０ｃｍ－３以下であることを特徴とする光発電素子。
PCT/JP2014/076292 2013-10-04 2014-10-01 光発電素子 WO2015050161A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-209208 2013-10-04
JP2013209208A JP2015073057A (ja) 2013-10-04 2013-10-04 光発電素子

Publications (1)

Publication Number Publication Date
WO2015050161A1 true WO2015050161A1 (ja) 2015-04-09

Family

ID=52778749

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/076292 WO2015050161A1 (ja) 2013-10-04 2014-10-01 光発電素子

Country Status (3)

Country Link
JP (1) JP2015073057A (ja)
TW (1) TW201523907A (ja)
WO (1) WO2015050161A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366232A (zh) * 2020-10-21 2021-02-12 长沙壹纳光电材料有限公司 一种异质结太阳能电池及其制备方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011034145A1 (ja) * 2009-09-18 2011-03-24 三洋電機株式会社 太陽電池、太陽電池モジュールおよび太陽電池システム
JP2011146528A (ja) * 2010-01-14 2011-07-28 Kaneka Corp 多結晶シリコン系太陽電池およびその製造方法
JP2011149082A (ja) * 2010-01-25 2011-08-04 Sumitomo Metal Mining Co Ltd 酸化物蒸着材と蒸着薄膜並びに太陽電池
JP2013030520A (ja) * 2011-07-27 2013-02-07 Sanyo Electric Co Ltd 太陽電池
WO2013094233A1 (ja) * 2011-12-21 2013-06-27 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011034145A1 (ja) * 2009-09-18 2011-03-24 三洋電機株式会社 太陽電池、太陽電池モジュールおよび太陽電池システム
JP2011146528A (ja) * 2010-01-14 2011-07-28 Kaneka Corp 多結晶シリコン系太陽電池およびその製造方法
JP2011149082A (ja) * 2010-01-25 2011-08-04 Sumitomo Metal Mining Co Ltd 酸化物蒸着材と蒸着薄膜並びに太陽電池
JP2013030520A (ja) * 2011-07-27 2013-02-07 Sanyo Electric Co Ltd 太陽電池
WO2013094233A1 (ja) * 2011-12-21 2013-06-27 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366232A (zh) * 2020-10-21 2021-02-12 长沙壹纳光电材料有限公司 一种异质结太阳能电池及其制备方法与应用

Also Published As

Publication number Publication date
JP2015073057A (ja) 2015-04-16
TW201523907A (zh) 2015-06-16

Similar Documents

Publication Publication Date Title
US9508875B2 (en) Solar cell and method for manufacturing the same
US20130269771A1 (en) Solar cell
KR20100132504A (ko) 태양 전지 및 그 제조 방법
JPWO2012020682A1 (ja) 結晶シリコン系太陽電池
US10522705B2 (en) Solar cell and solar cell module
JP5755372B2 (ja) 光発電装置
WO2013002102A1 (ja) 光電変換装置
JP5869674B2 (ja) 光発電素子
JP5995204B2 (ja) 光電変換素子
CN102947947B (zh) 光电变换装置
WO2015050163A1 (ja) 光発電素子
WO2015050161A1 (ja) 光発電素子
JP2015138829A (ja) 太陽電池モジュール
JP2014216334A (ja) 光発電素子
WO2017130654A1 (ja) 光発電素子
JP2014096598A (ja) 薄膜太陽電池
JP2011216586A (ja) 積層型光電変換装置および積層型光電変換装置の製造方法
JP5468217B2 (ja) 薄膜太陽電池
JP5542025B2 (ja) 光電変換装置
JP5307280B2 (ja) 薄膜光電変換素子
JP2014216335A (ja) 光発電素子
CN111211187A (zh) 太阳能单电池和太阳能电池组件
JP2013098390A (ja) 光電変換装置およびその製造方法、光電変換モジュール
JP2013065751A (ja) 太陽電池

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14850867

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14850867

Country of ref document: EP

Kind code of ref document: A1