WO2015050163A1 - 光発電素子 - Google Patents

光発電素子 Download PDF

Info

Publication number
WO2015050163A1
WO2015050163A1 PCT/JP2014/076295 JP2014076295W WO2015050163A1 WO 2015050163 A1 WO2015050163 A1 WO 2015050163A1 JP 2014076295 W JP2014076295 W JP 2014076295W WO 2015050163 A1 WO2015050163 A1 WO 2015050163A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
amorphous semiconductor
type
film
photovoltaic device
Prior art date
Application number
PCT/JP2014/076295
Other languages
English (en)
French (fr)
Inventor
小林　英治
Original Assignee
長州産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長州産業株式会社 filed Critical 長州産業株式会社
Publication of WO2015050163A1 publication Critical patent/WO2015050163A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a photovoltaic device having a heterojunction.
  • Photovoltaic elements are attracting attention as clean power generation means that does not generate greenhouse gases such as CO 2 and as power generation means with high operational safety in place of nuclear power generation.
  • As one of photovoltaic elements there is a photovoltaic element having a heterojunction with high power generation efficiency.
  • a photovoltaic element 40 having a structure shown in FIG. 6 has been developed.
  • a first intrinsic amorphous semiconductor thin film 42 an n-type amorphous semiconductor thin film 43, and a first transparent conductive film 44 are laminated in this order on one side of an n-type crystal semiconductor substrate 41.
  • a second intrinsic amorphous semiconductor thin film 45, a p-type amorphous semiconductor thin film 46, and a second transparent conductive film 47 are laminated in this order.
  • a first collector electrode 48 is disposed on the surface of the first transparent conductive film 44, and a second collector electrode 49 is disposed on the surface of the second transparent conductive film 47 (see Patent Document 1).
  • Isc short circuit current
  • Voc open circuit voltage
  • FF fill factor
  • Patent Documents 2 and 3 do not describe the relationship between the presence / absence of the antireflection film, the short-circuit current, the open-circuit voltage, and the like. That is, the antireflection film such as SiN in the photovoltaic elements described in Patent Documents 2 and 3 is formed as a film having only a function of increasing the amount of incident light by simply suppressing the reflection of light at the light incident surface. .
  • This invention is made
  • the photovoltaic device that meets the above object includes an n-type crystal semiconductor substrate, a first conductive amorphous semiconductor layer and a first conductive layer stacked in this order on one side of the n-type crystal semiconductor substrate.
  • the photovoltaic device according to the present invention has a high short-circuit current and an open-circuit voltage, and is excellent in photoelectric conversion efficiency.
  • the transparent insulating film preferably has a refractive index of 1.5 or more and 2 or less.
  • the reflection suppressing function can be enhanced and the light conversion efficiency can be further enhanced.
  • the transparent insulating film is preferably formed of silicon nitride, silicon oxide, or silicon oxynitride.
  • the transparent insulating film has a thickness of 10 nm to 500 nm. By setting the thickness of the transparent insulating film in the above range, the photoelectric conversion rate can be further increased.
  • the photovoltaic device according to the present invention preferably further comprises an intrinsic amorphous semiconductor layer stacked between the n-type crystal semiconductor substrate and the p-type amorphous semiconductor layer.
  • an intrinsic amorphous semiconductor layer between the substrate and the p-type amorphous semiconductor layer, recombination of photogenerated carriers can be suppressed and the photoelectric conversion efficiency can be further increased.
  • the first conductive amorphous semiconductor layer is the n-type amorphous semiconductor layer
  • the second conductive amorphous semiconductor layer is the p-type.
  • An amorphous semiconductor layer is preferred.
  • the first conductive type amorphous semiconductor layer (n-type amorphous semiconductor layer) and the first type The influence of band bending caused by bonding with one transparent conductive film is large. For this reason, in the case of the rear emitter type, the effect of the present invention can be obtained more sufficiently by providing the transparent insulating film on the light incident surface side.
  • intrinsic amorphous semiconductor layer means that impurities are not intentionally doped, and there are impurities originally contained in the raw material and impurities unintentionally mixed in the manufacturing process. It is meant to include things. “Amorphous” means not only amorphous but also microcrystalline.
  • the “light incident surface” is a surface on the side (generally outer side) facing a light source such as sunlight in use, and is a surface on the side where light is substantially incident. You may be comprised so that light may also inject from the surface opposite to a surface.
  • the “refractive index” is a value at the sodium D line (wavelength 589.3 nm). Each layer may be composed of a plurality of layers, and other layers may be interposed between the layers.
  • the photovoltaic device of the present invention since the transparent insulating film is directly laminated on the transparent conductive film on the light incident surface side, the short-circuit current and the open-circuit voltage are increased, and the photoelectric conversion efficiency is excellent.
  • the photovoltaic device 10 As shown in FIG. 1, the photovoltaic device 10 according to the first exemplary embodiment of the present invention is a plate-like multilayer structure.
  • the photovoltaic device 10 includes an n-type crystal semiconductor substrate 11 and a first layer stacked in this order on one side of the n-type crystal semiconductor substrate 11 (upper side in FIG. 1, the first main surface side of the multilayer structure).
  • the transparent insulating film 15 is stacked on the non-stacked portion of the collector electrode 20 that is partially stacked in a planar shape such as a linear shape or a lattice shape.
  • the photovoltaic device 10 is a front emitter type that uses one side (first main surface side, p-type amorphous semiconductor layer 13 side with respect to the n-type crystal semiconductor substrate 11) as a light incident surface.
  • the n-type crystal semiconductor substrate 11 is not particularly limited as long as it is a crystal having n-type semiconductor characteristics, and a known one can be used.
  • Examples of the n-type crystal semiconductor composing the n-type crystal semiconductor substrate 11 include SiC, SiGe, Ge and the like in addition to silicon (Si), but silicon is preferable from the viewpoint of productivity.
  • the n-type crystal semiconductor substrate 11 may be a single crystal or a polycrystal.
  • the upper and lower surfaces (one side and the other side) of the n-type crystal semiconductor substrate 11 are preferably subjected to uneven processing (not shown) in order to make light confinement due to irregular reflection of light more effective. For example, by immersing the substrate material in an etching solution containing about 1 to 5% by mass of sodium hydroxide or potassium hydroxide, a large number of pyramidal irregularities can be formed.
  • the first intrinsic amorphous semiconductor layer 12 is stacked on one side of the n-type crystal semiconductor substrate 11.
  • Examples of the semiconductor composing the first intrinsic amorphous semiconductor layer 12 include Si, SiC, SiGe, and the like, but Si is preferable.
  • the film thickness of the first intrinsic amorphous semiconductor layer 12 is not particularly limited, but can be, for example, 1 nm or more and 10 nm or less. When the film thickness is less than 1 nm, recombination of carriers is likely to occur due to defects easily occurring. Further, when the film thickness exceeds 10 nm, the fill factor is likely to be lowered.
  • the first intrinsic amorphous semiconductor layer 12 can be formed by a known method such as chemical vapor deposition (for example, plasma CVD).
  • a plasma CVD method for example, a mixed gas of SiH 4 and H 2 can be used as the source gas.
  • the p-type amorphous semiconductor layer 13 is stacked on one side of the first intrinsic amorphous semiconductor layer 12.
  • a semiconductor such as Si added with a p-type dopant such as boron or aluminum can be used as the p-type amorphous semiconductor layer 13.
  • the thickness of the p-type amorphous semiconductor layer 13 is not particularly limited, but is preferably 1 nm to 20 nm, for example, and more preferably 3 nm to 10 nm.
  • the p-type amorphous semiconductor layer 13 can also be formed by a known method such as a chemical vapor deposition method (for example, a plasma CVD method).
  • a chemical vapor deposition method for example, a plasma CVD method
  • a mixed gas of SiH 4 and B 2 H 6 can be used as the source gas.
  • the first transparent conductive film 14 is stacked on one side of the p-type amorphous semiconductor layer 13.
  • the transparent conductive material constituting the first transparent conductive film 14 include indium tin oxide (IndiumdiTin Oxide: ITO), tungsten-doped indium oxide (Indium Tungsten Oxide: IWO), and cerium-doped indium oxide (Indium).
  • Well-known materials such as Cerium Oxide (ICO), indium zinc oxide (Indium Zinc Oxide: IZO), aluminum-doped zinc oxide (AZO), and gallium-doped zinc oxide (GZO) can be given.
  • ICO Cerium Oxide
  • IZO indium zinc oxide
  • AZO aluminum-doped zinc oxide
  • GZO gallium-doped zinc oxide
  • the film formation method of the first transparent conductive film 14 is not particularly limited, and for example, a known method such as a sputtering method, a vacuum deposition method, an ion plating method (reactive plasma deposition method) can be used. It is preferable to use an ion plating method. By forming by an ion plating method in which high-energy particles are not generated, deterioration of the surface of the p-type amorphous semiconductor layer 13 can be suppressed. Therefore, by doing so, the p-type amorphous semiconductor layer 13 maintaining good quality can be used, and the fill factor can be further increased. Further, the first transparent conductive film 14 with high adhesion can be formed by using the ion plating method, which is considered to be a cause of increasing the fill factor.
  • the transparent insulating film 15 is directly laminated on one side of the first transparent conductive film 14. However, the transparent insulating film 15 is not laminated on the portion of the one side surface of the first transparent conductive film 14 where the collector electrode 19 is laminated. As described above, the transparent insulating film 15 is laminated on the surface of the first transparent conductive film 14, for example, band bending generated at the interface between the first transparent conductive film 14 and the p-type amorphous semiconductor layer 13. The short-circuit current and the open-circuit voltage of the photovoltaic device 10 are increased due to the mitigation of the influence of.
  • the transparent insulating film 15 can also exhibit an antireflection suppressing function by adopting a material having an appropriate refractive index as described later. Therefore, the photovoltaic device 10 can have high photoelectric conversion efficiency.
  • the transparent insulating material constituting the transparent insulating film 15 is not particularly limited as long as it has translucency and insulating properties, and includes MgF 2 (refractive index 1.37), LaF 2 (refractive index 1.59), NdF 3 (refractive index 1.60), Al 2 O 3 (refractive index 1.62), CoF 3 (refractive index 1.63), PbF 2 (refractive index 1.75), MgO (refractive index 1.75) , ThO 2 (refractive index 1.80), SnO 2 (refractive index 1.90), La 2 O 3 (refractive index 1.95), SiO (refractive index 1.7 to 2.0), SiN (refractive index) 2.0), In 2 O 3 (refractive index 2.00), Nd 2 O 3 (refractive index 2.00), Sb 2 O 3 (refractive index 2.04), ZrO 2 (refractive index 2.10).
  • CoO reffractive index 2.20
  • TiO 2 reffractive index 2.2 ⁇ 2.7
  • ZnS reffractive index 2.35
  • i 2 O 3 reffractive index 2.45
  • ZnSe reffractive index 2.58
  • CdSe reffractive index 2.60
  • a metal compound oxides, fluorides, nitrides etc.
  • a metal compound is preferable.
  • the refractive index of the transparent insulating film 15 is preferably 1.5 or more and 2 or less.
  • the photovoltaic device 10 is used as a module sealed with a sealing material, and the refractive index of EVA (ethylene-vinyl acetate resin), which is a general sealing material, is about 1.5.
  • the refractive index of the first transparent conductive film 14 (for example, IWO, ITO, etc.) is usually about 2. Therefore, by setting the refractive index of the transparent insulating film 15 to a value between the refractive index of the sealing material and the refractive index of the first transparent conductive film 14, the refractive index difference at each interface can be suppressed. The reflection suppressing function can be enhanced.
  • the transparent insulating film 15 is preferably formed of silicon nitride, silicon oxide, or silicon oxynitride. Two or more of these may be used as a mixture. By using these compounds (silicon oxide, silicon nitride, or silicon oxynitride) as the transparent insulating film 15, in addition to higher photoelectric conversion efficiency, moisture resistance can also be improved. Further, the refractive index can be controlled relatively easily in a suitable range (for example, a range of 1.5 to 2) by adjusting a composition ratio of oxygen (O) and nitrogen (N).
  • the thickness of the transparent insulating film 15 is not particularly limited, but the upper limit is preferably, for example, 500 nm, more preferably 200 nm, still more preferably 100 nm, and particularly preferably 80 nm.
  • the lower limit is preferably 10 nm, for example, and more preferably 50 nm.
  • the film thickness of the transparent insulating film 15 is set to 100 nm or less, the influence of interference fringes can be suppressed.
  • the film thickness of the transparent insulating film 15 is set to be equal to or more than the lower limit value, the functions of the transparent insulating film 15 (relaxation of band bending, moisture resistance, etc.) can be effectively exhibited.
  • a method for forming the transparent insulating film 15 is not particularly limited, and a known method such as a PVD method such as a sputtering method, a vacuum evaporation method, or an ion plating method, a CVD method, or the like can be used.
  • the transparent insulating film 15 of silicon oxynitride by an ion plating method for example, a method of forming a film while introducing N 2 gas into a process chamber using a SiO tablet can be mentioned.
  • the base pressure of the process chamber can be set to 1 ⁇ 10 ⁇ 4 Pa or less
  • the amount of N 2 introduced is 200 to 400 sccm
  • the film forming pressure is 0.8 to 2.0 Pa. Note that the composition ratio of oxygen and nitrogen in the formed transparent insulating film 15 can be adjusted by increasing or decreasing the amount of N 2 introduced.
  • the transparent insulating film 15 of silicon oxynitride by a sputtering method for example, there is a method in which a Si target is used as a sputtering target and sputtering is performed in a mixed gas of inert gas, oxygen gas and nitrogen gas.
  • the composition ratio of oxygen and nitrogen in the formed transparent insulating film 15 can be adjusted by controlling the ratio of oxygen gas and nitrogen gas.
  • the second intrinsic amorphous semiconductor layer 16 is stacked on the other side of the n-type crystal semiconductor substrate 11.
  • the material, film thickness, and film formation method of the second intrinsic amorphous semiconductor layer 16 are the same as those of the first intrinsic amorphous semiconductor layer 12, but need not be the same material.
  • the n-type amorphous semiconductor layer 17 is stacked on the other side of the second intrinsic amorphous semiconductor layer 16.
  • a semiconductor such as Si added with an n-type dopant such as phosphorus or arsenic can be used.
  • the thickness of the n-type amorphous semiconductor layer 17 is not particularly limited, but is preferably 1 nm or more and 20 nm or less, and more preferably 3 nm or more and 10 nm or less. By setting the film thickness in such a range, it is possible to reduce the short circuit current and the occurrence of carrier recombination in a balanced manner.
  • the n-type amorphous semiconductor layer 17 can also be formed by a known method such as chemical vapor deposition (for example, plasma CVD).
  • a known method such as chemical vapor deposition (for example, plasma CVD).
  • plasma CVD for example, a mixed gas of SiH 4 and PH 3 can be used as the source gas.
  • the second transparent conductive film 18 is stacked on the other side of the n-type amorphous semiconductor layer 17.
  • the material and the film forming method of the second transparent conductive film 18 are the same as those of the first transparent conductive film 14, but need not be the same material.
  • transparent conductive films 14 and 18 are provided on both sides, respectively. That is, the transparent conductive film 18 is also laminated on the side where no light is incident. As described above, by providing the transparent conductive films 14 and 18 between the p-type amorphous semiconductor layer 13 or the n-type amorphous semiconductor layer 17 and the collector electrodes 19 and 20, the interface state is increased. It can be suppressed and the fill factor can be increased.
  • the collector electrodes 19 and 20 each have a plurality of bus bar electrodes formed in parallel to each other and a plurality of finger electrodes orthogonal to these bus bar electrodes and formed in parallel to each other.
  • the bus bar electrode and the finger electrode each have a linear shape or a strip shape, and are formed of a conductive material.
  • a conductive adhesive such as a silver paste or a metal conductive wire such as a copper wire can be used.
  • the width of each bus bar electrode is, for example, about 0.5 mm to 2 mm, and the width of each finger electrode is, for example, about 10 ⁇ m to 300 ⁇ m.
  • interval between each finger electrode it is about 0.5 mm or more and 4 mm or less, for example.
  • Arrangement positioning of the collector electrodes 19 and 20 can be performed by a well-known method.
  • a conductive adhesive is used as a material for the collector electrodes 19 and 20, it can be formed by a printing method such as screen printing or gravure offset printing.
  • a metal conductor is used for the collector electrodes 19 and 20, it can be fixed on the transparent conductive films 14 and 18 with a conductive adhesive or a low melting point metal (solder or the like).
  • the surface (one surface) of the collector electrode 19 is exposed to function as a connection terminal. That is, the transparent insulating film 15 is not laminated on the surface of the collector electrode 19. However, the entire surface of the collector electrode 19 may be exposed, or only a part (for example, only the end portion) may be exposed.
  • a method for forming such a laminated structure (1) after the collector electrode 19 is disposed on the surface of the first transparent conductive film 14, the portion where the collector electrode 19 is disposed is masked to form the transparent insulating film 15. (2) After the transparent insulating film 15 is formed on the entire surface of the first transparent conductive film 14, the transparent insulating film 15 is partially etched, and the transparent insulating film 15 is removed by etching. For example, a method of disposing the collector electrode 19 in the portion may be used.
  • the photovoltaic element 10 is usually used as a module in which a plurality of photovoltaic elements 10 are connected in series and sealed with a sealing material such as EVA. By using a plurality of photovoltaic elements 10 connected in series, the generated voltage can be increased.
  • the photovoltaic element 30 is a plate-like multilayer structure.
  • the photovoltaic device 30 includes an n-type crystal semiconductor substrate 31 and a first layer stacked in this order on one side of the n-type crystal semiconductor substrate 31 (upper side in FIG. 2, the first main surface side of the multilayer structure).
  • n-type amorphous semiconductor layer 32a and a second n-type amorphous semiconductor layer 32b first conductive amorphous semiconductor layer
  • first transparent conductive film 33 and a transparent insulating film 34 Intrinsic amorphous semiconductor layer 35 and p-type amorphous semiconductor stacked in this order on the other side of n-type crystal semiconductor substrate 31 (the lower side in FIG.
  • the photovoltaic device 30 is a collector electrode 38 disposed on the surface (one side) of the first transparent conductive film 33 and a collector electrode disposed on the back surface (other side) of the second transparent conductive film 37. And an electrode 39.
  • a transparent insulating film 34 is stacked on a non-stacked portion of the collector electrode 38 that is partially stacked in a planar shape such as a linear shape or a lattice shape.
  • the photovoltaic element 30 is a rear emitter type that uses one side (first main surface side, n-type amorphous semiconductor layers 32a and 32b side with respect to the n-type crystal semiconductor substrate 31) as a light incident surface. .
  • n-type crystal semiconductor substrate 31, the first or second transparent conductive film 33, 37, the transparent insulating film 34, the intrinsic amorphous semiconductor layer 35, the p-type amorphous semiconductor layer 36, and the collector electrodes 38, 39 The material, formation method, and the like are as follows: n-type crystal semiconductor substrate 11 of the photovoltaic device 10 of FIG. 1, first or second transparent conductive film 14, 18, transparent insulating film 15, first or second intrinsic amorphous.
  • the semiconductor layers 12 and 16 are the same as the p-type amorphous semiconductor layer 13 and the collector electrodes 19 and 20, respectively (the stacking order is different).
  • the n-type crystal semiconductor substrate 31 and the first conductive amorphous semiconductor layer (first n-type amorphous semiconductor layer 32a on the light incident surface side).
  • no intrinsic amorphous semiconductor layer is provided between the second n-type amorphous semiconductor layer 32b). For this reason, power generation efficiency can be improved by making light incident on the pn junction portion from the side where the intrinsic amorphous semiconductor layer 35 does not exist.
  • the n-type amorphous semiconductor layer has a two-layer structure of a first n-type amorphous semiconductor layer 32a and a second n-type amorphous semiconductor layer 32b.
  • the first n-type amorphous semiconductor layer 32a directly stacked on the n-type crystal semiconductor substrate 31 has a higher resistance value (less dopant amount than the second n-type amorphous semiconductor layer 32b). It has become.
  • the passivation performance of the junction interface between the n-type crystal semiconductor substrate 31 and the n-type amorphous semiconductor layers 32a and 32b can be enhanced, and a photovoltaic device having a sufficient open-circuit voltage and fill factor Can be obtained.
  • the materials and the like of the n-type amorphous semiconductor layers 32a and 32b are the same as those of the n-type amorphous semiconductor layer 17 of the photovoltaic device 10 in FIG.
  • the two n-type amorphous semiconductor layers 32a and 32b having different resistance values (dopant amounts) can be obtained by, for example, changing the introduction amount of the dopant gas PH 3 when using the plasma CVD method. Can be formed.
  • the second n-type amorphous semiconductor layer 32b is formed with respect to the dopant gas content A based on SiH 4 when forming the first n-type amorphous semiconductor layer 32a.
  • the dopant gas content B can be 2 to 50 times, preferably 5 to 20 times.
  • the content A can be about 100 ppm to 2000 ppm, and the content B can be about 4000 ppm to 20000 ppm.
  • the film thickness of the first n-type amorphous semiconductor layer 32a is preferably, for example, 1 nm to 20 nm, and more preferably 2 nm to 6 nm.
  • the film thickness of the second n-type amorphous semiconductor layer 32b is preferably, for example, 1 nm to 20 nm, and more preferably 2 nm to 6 nm.
  • the photovoltaic element 30 is also used as a module in which a plurality of photovoltaic elements 30 are connected in series and sealed with a sealing material such as EVA.
  • the photovoltaic element 30 is of a rear emitter type, and is greatly affected by band bending caused by joining the n-type amorphous semiconductor layer 32 b and the first transparent conductive film 33. For this reason, in the case of the rear emitter type, the power generation efficiency can be effectively increased by providing the transparent insulating film 34 on the light incident surface side.
  • the collector electrode on the side opposite to the light incident surface may have a structure in which a conductive material is laminated on the entire surface, instead of a structure composed of bus bar electrodes and finger electrodes.
  • the collector electrode having such a structure can be formed by plating, metal foil lamination, or the like.
  • the intrinsic amorphous semiconductor layer may not be laminated, and a transparent insulating film may be laminated on the back surface of the second transparent conductive film.
  • a first intrinsic amorphous silicon layer (7 nm), a p-type amorphous silicon layer (5 nm), and a first transparent conductive material are formed on one side of an n-type single crystal silicon substrate subjected to pyramidal unevenness processing.
  • a film (70 nm) was laminated in this order.
  • the first intrinsic amorphous silicon layer is formed by chemical vapor deposition
  • the p-type amorphous silicon layer is formed by chemical vapor deposition
  • the first transparent conductive film is formed by ion plating using IWO.
  • a film was formed.
  • a second intrinsic amorphous silicon layer (7 nm), an n-type amorphous silicon layer (5 nm), and a second transparent conductive film (60 nm) are formed. Laminated in order.
  • the second intrinsic amorphous silicon layer is formed by chemical vapor deposition
  • the n-type amorphous silicon layer is formed by chemical vapor deposition
  • the second transparent conductive film is formed by ion plating using IWO.
  • a film was formed.
  • a plurality of parallel bus bar electrodes and a plurality of finger electrodes respectively orthogonal to the bus bar electrodes were formed on both surfaces of the obtained layer structure as collector electrodes. This collector electrode was formed by printing using a silver paste.
  • a transparent insulating film (90 nm) was stacked on one side of the first transparent conductive film.
  • the surface of the collector electrode on the first transparent conductive film was masked and formed by ion plating.
  • a SiO tablet was used to form a film while introducing N 2 gas into the process chamber.
  • the base pressure of the process chamber was 1 ⁇ 10 ⁇ 4 Pa or less, the amount of N 2 introduced was in the range of 200 to 400 sccm, and the film formation pressure was in the range of 0.8 to 2.0 Pa.
  • the refractive index and element composition of the formed transparent insulating film were measured, it was silicon oxynitride having a refractive index of 1.75 and a composition formula of SiO 0.5 N 0.5 . In this way, the photovoltaic device having the front emitter structure shown in FIG. 1 was obtained.
  • a first n-type amorphous silicon layer (3 nm), a second n-type amorphous silicon layer (3 nm), and a first n-type amorphous silicon layer are formed on one side of an n-type single crystal silicon substrate that has been subjected to pyramidal uneven processing.
  • 1 transparent conductive film (70 nm) was laminated in this order.
  • an intrinsic amorphous silicon layer (7 nm), a p-type amorphous silicon layer (5 nm), and a second transparent conductive film (60 nm) were stacked in this order on the other side of the n-type single crystal silicon substrate. .
  • a plurality of parallel bus bar electrodes and a plurality of finger electrodes respectively orthogonal to the bus bar electrodes were formed on both surfaces of the obtained layer structure as collector electrodes.
  • a transparent insulating film (90 nm) was stacked on one side of the first transparent conductive film.
  • the film forming conditions for the first n-type amorphous silicon layer (lightly doped) and the second n-type amorphous silicon layer (highly doped) were as follows.
  • the film forming method for other layers and the like was the same as in Experimental Example 1. In this way, the photovoltaic device having the rear emitter structure shown in FIG. 2 was obtained.
  • Example 3 A photovoltaic device having a rear emitter structure was obtained in the same manner as in Experimental Example 2 except that the transparent insulating film was formed of MgF 2 .
  • Comparative Example 1 was used before the transparent insulating film was laminated.
  • Comparative Example 2 was used before the transparent insulating film was laminated.
  • a layer structure (optical structure) was obtained in the same manner as in Experimental Example 1 except that collector electrodes were not formed on both surfaces and the thickness of the transparent insulating film (silicon oxynitride: SiON) was changed to 0 nm, 50 nm, 110 nm, and 150 nm, respectively.
  • a power generating element was obtained.
  • the reflectance in the wavelength region of 300 to 1200 nm was measured with one side (transparent insulating film side) as the light incident surface. The measurement results are shown in FIG.
  • (A) is a film thickness of 0 nm (no transparent insulating film was laminated)
  • (b) is a film thickness of 50 nm
  • (c) is a film thickness of 110 nm
  • (d) is a measurement result of a film thickness of 150 nm.
  • the reflectance is reduced by providing the SiON film (transparent insulating film).
  • the SiON film transparent insulating film.
  • interference fringes appear and a new peak occurs, and the reflectance in the wavelength region of 300 to 1000 nm increases.
  • FIG. 5 shows a virtual substrate 50 having both the smooth part 51 and the uneven part (uneven structure) 52.
  • TEM transmission electron microscope
  • the thickness t perpendicular to the substrate 50, the thickness t ′ perpendicular to the plane (surface), and the angle ⁇ of the concavo-convex portion 52 can be measured.
  • the thickness of the layer 53 laminated on the smooth portion 51 indicates t
  • the thickness of the layer 53 laminated on the uneven portion 52 indicates t ′.
  • the film thickness measurement method using a stylus step gauge is to touch the sample with a needle and trace the surface horizontally by moving the needle up and down according to the level difference of the sample. This is a measurement method.
  • the film thickness measurement method can also be used to measure the film thickness of a transparent conductive film or the like.
  • the transparent insulating film is directly laminated on the transparent conductive film on the light incident surface side, so that the short circuit current and the open voltage are increased, the photoelectric conversion efficiency is excellent, and the photovoltaic device is cheaper. Can be provided.

Abstract

ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側にこの順で積層される第１の導電型非晶質系半導体層１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側にこの順で積層される第２の導電型非晶質系半導体層１７及び第２の透明導電膜１８とを備え、一側が光入射面として用いられる光発電素子１０において、第１の透明導電膜１４の一側に直接積層される透明絶縁膜１５をさらに備える。

Description

光発電素子
本発明はヘテロ接合を有する光発電素子に関する。
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電素子（太陽電池）が注目されている。光発電素子の一つとして、発電効率の高いヘテロ接合を有する光発電素子がある。
このような光発電素子として、図６に示す構造の光発電素子４０が開発されている。光発電素子４０は、ｎ型結晶半導体基板４１の一側に第１の真性非晶質系半導体薄膜４２、ｎ型非晶質系半導体薄膜４３及び第１の透明導電膜４４がこの順に積層され、ｎ型結晶半導体基板４１の他側に第２の真性非晶質系半導体薄膜４５、ｐ型非晶質系半導体薄膜４６及び第２の透明導電膜４７がこの順に積層されている。また、第１の透明導電膜４４の表面に第１の集電極４８が、第２の透明導電膜４７の表面には第２の集電極４９が配設されている（特許文献１参照）。光発電素子においては、光電変換効率を向上させるために、短絡電流（Ｉｓｃ）、開放電圧（Ｖｏｃ）、曲線因子（ＦＦ：フィルファクター）等を向上させる必要がある。
一方、バックコンタクト構造を有するヘテロ接合型の光発電素子において、光入射面にＳｉＮ等から形成される反射防止膜を積層させる技術が提案されている（特許文献２、３参照）。反射防止膜を積層させることにより、効率的に光がセル内部に取り込まれ、光電変換効率が高まる。しかし、特許文献２、３には、反射防止膜の有無と、短絡電流、開放電圧等との関係についての記載は無い。すなわち、特許文献２、３に記載の光発電素子におけるＳｉＮ等の反射防止膜は、単に光入射面での光の反射を抑制することで入光量を増やす機能のみを有する膜として形成されている。
特許第５０３１００７号公報 特許第３９９８６１９号公報 特許第４１５５８９９号公報
本発明はかかる事情に鑑みてなされたもので、高い短絡電流及び開放電圧を有し、光電変換効率に優れる光発電素子を提供することを目的とする。
前記目的に沿う本発明に係る光発電素子は、ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順で積層される第１の導電型非晶質系半導体層及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順で積層される第２の導電型非晶質系半導体層及び第２の透明導電膜とを備え、
前記第１の導電型非晶質系半導体層及び前記第２の導電型非晶質系半導体層のいずれか一方がｎ型非晶質系半導体層であり、他方がｐ型非晶質系半導体層であり、
一側が光入射面として用いられる光発電素子において、
前記第１の透明導電膜の一側に直接積層される透明絶縁膜をさらに備える。
発明者らは、光入射面側に配置される透明導電膜の光入射面側に直接透明絶縁膜を積層させることにより、この透明絶縁膜が光の反射を抑制させる効果以外に、短絡電流及び開放電圧を高める効果を有することを知見した。この理由としては、透明導電膜と導電型非晶質系半導体層とが接合することにより生じるバンドベンディングの影響が、透明絶縁膜により緩和されることなどが推測される。従って、本発明に係る光発電素子によれば、高い短絡電流及び開放電圧を有し、光電変換効率に優れる。
本発明に係る光発電素子において、前記透明絶縁膜の屈折率が１．５以上２以下であることが好ましい。このような範囲の屈折率を有する透明絶縁膜を用いることで、反射抑制機能を高め、より光変換効率を高めることができる。
本発明に係る光発電素子において、前記透明絶縁膜が窒化ケイ素、酸化ケイ素又は酸窒化ケイ素により形成されていることが好ましい。透明絶縁膜としてこれらの化合物を用いることで、光電変換効率がより高まることに加え、耐湿性も高めることができる。
本発明に係る光発電素子において、前記透明絶縁膜の厚さが１０ｎｍ以上５００ｎｍ以下であることが好ましい。透明絶縁膜の厚さを上記範囲とすることで、光電変換率をより高めることができる。
本発明に係る光発電素子において、前記ｎ型結晶半導体基板と前記ｐ型非晶質系半導体層との間に積層される真性非晶質系半導体層をさらに備えることが好ましい。基板とｐ型非晶質系半導体層との間に真性非晶質系半導体層を設けることで、光生成キャリアの再結合を抑制し、光電変換効率をさらに高めることができる。
本発明に係る光発電素子において、前記第１の導電型非晶質系半導体層が前記ｎ型非晶質系半導体層であり、前記第２の導電型非晶質系半導体層が前記ｐ型非晶質系半導体層であることが好ましい。ｎ型非晶質系半導体層側を光入射面側に配置するいわゆるリアエミッタ型の場合の方が、第１の導電型非晶質系半導体層（ｎ型非晶質系半導体層）と第１の透明導電膜とが接合することにより生じるバンドベンディングの影響が大きい。このため、リアエミッタ型の場合に光入射面側に透明絶縁膜を設けることで、本発明の効果をより十分に得ることができる。
ここで、真性非晶質系半導体層における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。「非晶質系」とは、非晶質体のみならず、微結晶体を含む意味である。「光入射面」とは、使用の際に太陽光等の光源と対向する側（一般的に外側）に配置され、実質的に光を入射させる側の面をいい、このとき、この光入射面とは逆の面からも光が入射するように構成されていてもよい。「屈折率」は、ナトリウムＤ線（波長５８９．３ｎｍ）での値とする。また、各層等は複数層で構成されていてもよく、各層間に他の層が介在していてもよい。
本発明に係る光発電素子によれば、光入射面側の透明導電膜に透明絶縁膜が直接積層されていることにより、短絡電流及び開放電圧が高まり、光電変換効率が優れる。
本発明の第１の実施例に係る光発電素子を示す断面図である。 本発明の第２の実施例に係る光発電素子を示す断面図である。 耐湿性試験の測定結果を示すグラフである。 （ａ）～（ｄ）は、それぞれ試験例における反射率の測定結果を示すグラフである。 膜厚測定方法を示す模式図である。 従来の光発電素子を示す断面図である。
続いて、添付した図面を参照しながら本発明を具体化した実施例について説明する。
（第１の実施例：フロントエミッタ型）
図１に示すように、本発明の第１の実施例に係る光発電素子１０は、板状の多層構造体である。光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側（図１における上側、多層構造体の第１の主面側）にこの順で積層される第１の真性非晶質系半導体層１２、ｐ型非晶質系半導体層１３（第１の導電型非晶質系半導体層）、第１の透明導電膜１４及び透明絶縁膜１５と、ｎ型結晶半導体基板１１の他側（図１における下側、多層構造体の第２の主面側）にこの順で積層される第２の真性非晶質系半導体層１６、ｎ型非晶質系半導体層１７（第２の導電型非晶質系半導体層）及び第２の透明導電膜１８とを有する。さらに、光発電素子１０は、第１の透明導電膜１４の表面（一側）に部分的に配設される集電極１９と、第２の透明導電膜１８の裏面（他側）に部分的に配設される集電極２０とを有する。なお、第１の透明導電膜１４の一側表面においては、線状、格子状等の平面形状で部分的に積層されている集電極２０の非積層部分に透明絶縁膜１５が積層されている。光発電素子１０は、一側（第１の主面側、ｎ型結晶半導体基板１１を基準にｐ型非晶質系半導体層１３側）を光入射面として使用するフロントエミッタ型である。
ｎ型結晶半導体基板１１としては、ｎ型の半導体特性を有する結晶体であれば特に限定されず公知のものを用いることができる。ｎ型結晶半導体基板１１を構成するｎ型の結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、Ｇｅ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。ｎ型結晶半導体基板１１の上下（一側及び他側）両面は、光の乱反射による光閉じ込めをより有効にするために、凹凸加工が行われているのが好ましい（図示しない）。なお、例えば、約１～５質量％の水酸化ナトリウム又は水酸化カリウムを含むエッチング液に基板材料を浸漬することによって、多数のピラミッド状の凹凸部を形成できる。
第１の真性非晶質系半導体層１２は、ｎ型結晶半導体基板１１の一側に積層されている。第１の真性非晶質系半導体層１２を構成する半導体としては、Ｓｉ、ＳｉＣ、ＳｉＧｅ等を挙げることができるが、Ｓｉが好ましい。第１の真性非晶質系半導体層１２の膜厚としては特に限定されないが、例えば１ｎｍ以上１０ｎｍ以下とすることができる。この膜厚が１ｎｍ未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が１０ｎｍを超える場合は、フィルファクターの低下が生じやすくなる。
第１の真性非晶質系半導体層１２は、例えば、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
ｐ型非晶質系半導体層１３は、第１の真性非晶質系半導体層１２の一側に積層されている。ｐ型非晶質系半導体層１３は、Ｓｉ等の半導体にホウ素、アルミニウム等のｐ型ドーパントが添加されたものを用いることができる。ｐ型非晶質系半導体層１３の膜厚としては、特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。
ｐ型非晶質系半導体層１３も、化学気相成長法（例えばプラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＢ２Ｈ６との混合ガスを用いることができる。
第１の透明導電膜１４は、ｐ型非晶質系半導体層１３の一側に積層されている。第１の透明導電膜１４を構成する透明導電材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、タングステンドープインジウム酸化物（Ｉｎｄｉｕｍ Ｔｕｎｇｓｔｅｎ Ｏｘｉｄｅ：ＩＷＯ）、セリウムドープインジウム酸化物（Ｉｎｄｉｕｍ Ｃｅｒｉｕｍ Ｏｘｉｄｅ：ＩＣＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）、アルミドープ亜鉛酸化物（ＡＺＯ）、ガリウムドープ亜鉛酸化物（ＧＺＯ）等の公知の材料を挙げることができる。第１の透明導電膜１４の膜厚としては、特に限定されないが、例えば３０ｎｍ以上２００ｎｍ以下が好ましく、４０ｎｍ以上１００ｎｍ以下がより好ましい。
第１の透明導電膜１４の成膜方法としては、特に制限されず、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等、公知の方法を用いることができるが、イオンプレーティング法を用いることが好ましい。高エネルギー粒子が生じないイオンプレーティング法により形成することにより、ｐ型非晶質系半導体層１３表面の劣化を抑制することができる。従って、このようにすることで、良好な品質を維持したｐ型非晶質系半導体層１３を用いることができ、フィルファクターをより高めることができる。また、イオンプレーティング法を用いることで密着性の高い第１の透明導電膜１４を形成でき、このこともフィルファクターを高める原因になっていると考えられる。
透明絶縁膜１５は、第１の透明導電膜１４の一側に直接積層されている。但し、第１の透明導電膜１４の一側表面のうち、集電極１９が積層されている部分には、透明絶縁膜１５は積層されていない。このように第１の透明導電膜１４の表面に透明絶縁膜１５が積層されていることで、例えば第１の透明導電膜１４とｐ型非晶質系半導体層１３との界面で生じるバンドベンディングの影響が緩和されることなどにより、光発電素子１０の短絡電流及び開放電圧が高まる。また、透明絶縁膜１５は後述するように適当な屈折率を有するものを採用することなどにより、反射防止抑制機能も発揮することができる。従って、光発電素子１０は、高い光電変換効率を有することができる。
透明絶縁膜１５を構成する透明絶縁材料としては、透光性かつ絶縁性を有するものであれば特に限定されず、ＭｇＦ２（屈折率１．３７）、ＬａＦ２（屈折率１．５９）、ＮｄＦ３（屈折率１．６０）、Ａｌ２Ｏ３（屈折率１．６２）、ＣｏＦ３（屈折率１．６３）、ＰｂＦ２（屈折率１．７５）、ＭｇＯ（屈折率１．７５）、ＴｈＯ２（屈折率１．８０）、ＳｎＯ２（屈折率１．９０）、Ｌａ２Ｏ３（屈折率１．９５）、ＳｉＯ（屈折率１．７～２．０）、ＳｉＮ（屈折率２．０）、Ｉｎ２Ｏ３（屈折率２．００）、Ｎｄ２Ｏ３（屈折率２．００）、Ｓｂ２Ｏ３（屈折率２．０４）、ＺｒＯ２（屈折率２．１０）、ＣｏＯ（屈折率２．２０）、ＴｉＯ２（屈折率２．２～２．７）、ＺｎＳ（屈折率２．３５）、Ｂｉ２Ｏ３（屈折率２．４５）、ＺｎＳｅ（屈折率２．５８）、ＣｄＳｅ（屈折率２．６０）等の金属化合物（酸化物、フッ化物、窒化物等）、その他透明樹脂材料等が挙げられるが、耐久性等の点から金属化合物が好ましい。
透明絶縁膜１５（透明絶縁材料）の屈折率としては、１．５以上２以下が好ましい。通常、光発電素子１０は、封止材に封止されたモジュールとして用いられ、一般的な封止材であるＥＶＡ（エチレン－酢酸ビニル樹脂）等の屈折率は約１．５である。また、第１の透明導電膜１４（例えばＩＷＯ、ＩＴＯ等）の屈折率は通常約２である。そのため、透明絶縁膜１５の屈折率を封止材の屈折率と第１の透明導電膜１４の屈折率との間の値とすることで、各界面での屈折率差を抑えることができ、反射抑制機能を高めることができる。
透明絶縁膜１５は、窒化ケイ素、酸化ケイ素又は酸窒化ケイ素により形成されていることが好ましい。これらは２種以上が混合して用いられていてもよい。透明絶縁膜１５としてこれらの化合物（酸化ケイ素、窒化ケイ素又は酸窒化ケイ素）を用いることで、光電変換効率がより高まることに加え、耐湿性も高めることができる。また、酸素（Ｏ）と窒素（Ｎ）との組成比を調整することなどにより、屈折率を好適な範囲（例えば１．５から２の範囲）で比較的容易に制御することもできる。
透明絶縁膜１５の膜厚としては、特に限定されないが、上限値としては例えば５００ｎｍが好ましく、２００ｎｍがより好ましく、１００ｎｍがさらに好ましく、８０ｎｍが特に好ましい。一方、下限値としては例えば１０ｎｍが好ましく、５０ｎｍがより好ましい。透明絶縁膜１５の膜厚を前記上限値以下とすることで、透明絶縁膜１５の光吸収による透光量の低下を抑えることができる。また、透明絶縁膜１５の膜厚が１００ｎｍを超えると、干渉縞が現われて反射率の別のピークが生じ、３００～１２００ｎｍにおける波長域の反射率が増大する。従って、例えば膜厚を１００ｎｍ以下とすることで、干渉縞の影響を抑えることができる。一方、透明絶縁膜１５の膜厚を前記下限値以上とすることで、透明絶縁膜１５の機能（バンドベンディングの影響緩和、耐湿性等）を効果的に発揮することができる。
透明絶縁膜１５の成膜方法としては、特に制限されず、例えばスパッタリング法、真空蒸着法、イオンプレーティング法等のＰＶＤ法やＣＶＤ法等、公知の方法を用いることができる。
イオンプレーティング法により酸窒化ケイ素の透明絶縁膜１５を形成する方法としては、例えば、ＳｉＯタブレットを用い、プロセスチャンバー中にＮ２ガスを導入しながら成膜する方法が挙げられる。この際、例えば、プロセスチャンバーのベース圧力を１×１０－４Ｐａ以下、Ｎ２の導入量を２００～４００ｓｃｃｍ、成膜圧力を０．８～２．０Ｐａの成膜条件とすることができる。なお、Ｎ２の導入量を増減させることなどで、形成される透明絶縁膜１５における酸素と窒素との組成比を調整することができる。
スパッタリング法により酸窒化ケイ素の透明絶縁膜１５を形成する方法としては、例えば、スパッタリングターゲットとしてＳｉターゲットを用い、不活性ガス、酸素ガス及び窒素ガスの混合ガス中でスパッタリングを行う方法が挙げられる。この場合、酸素ガスと窒素ガスとの比率の制御により、形成される透明絶縁膜１５における酸素と窒素との組成比を調整することができる。
第２の真性非晶質系半導体層１６は、ｎ型結晶半導体基板１１の他側に積層されている。第２の真性非晶質系半導体層１６の材質、膜厚、成膜方法は、第１の真性非晶質系半導体層１２と同様であるが、同一の材質等である必要はない。
ｎ型非晶質系半導体層１７は、第２の真性非晶質系半導体層１６の他側に積層されている。ｎ型非晶質系半導体層１７は、Ｓｉ等の半導体にリン、ヒ素等のｎ型ドーパントが添加されたものを用いることができる。ｎ型非晶質系半導体層１７の膜厚としては特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。このような範囲の膜厚とすることで、短絡電流の低下とキャリアの再結合の発生とをバランスよく低減することができる。ｎ型非晶質系半導体層１７も、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＰＨ３との混合ガスを用いることができる。
第２の透明導電膜１８は、ｎ型非晶質系半導体層１７の他側に積層されている。第２の透明導電膜１８の材質、成膜方法は、第１の透明導電膜１４と同様であるが、同一の材質等である必要はない。第２の透明導電膜１８の膜厚としては、特に限定されないが、例えば２０ｎｍ以上２００ｎｍ以下が好ましく、３０ｎｍ以上１００ｎｍ以下がより好ましく、４０ｎｍ以上７０ｎｍ以下がさらに好ましい。
なお、光発電素子１０においては、両面に透明導電膜１４、１８がそれぞれ設けられている。すなわち、光が入射しない側にも透明導電膜１８を積層している。このように、ｐ型非晶質系半導体層１３又はｎ型非晶質系半導体層１７と集電極１９、２０との間に透明導電膜１４、１８を設けることにより、界面準位の増加を抑えることなどができ、フィルファクターを高めることができる。
集電極１９、２０は、互いに平行に形成される複数のバスバー電極、及びこれらのバスバー電極に直交し、互いに平行に形成される複数のフィンガー電極をそれぞれ有する。
バスバー電極及びフィンガー電極は、それぞれ線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度であり、各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。また、各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。
集電極１９、２０の配設は公知の方法で行うことができる。集電極１９、２０の材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、集電極１９、２０に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）により透明導電膜１４、１８上に固定することができる。
集電極１９の表面（一側の面）は、接続端子として機能すべく、露出している。すなわち、集電極１９の表面には透明絶縁膜１５が積層されていない。但し、集電極１９の表面全面が露出していてもよいし、一部のみ（例えば端部のみ）が露出していてもよい。このような積層構造を形成する方法としては、（１）第１の透明導電膜１４の表面に集電極１９を配設した後、集電極１９の配設部分をマスクして透明絶縁膜１５を成膜する方法、（２）第１の透明導電膜１４の表面全面に透明絶縁膜１５を成膜した後、透明絶縁膜１５を部分的にエッチングし、エッチングして透明絶縁膜１５を除去した部分に集電極１９を配設する方法などが挙げられる。
光発電素子１０は、通常、複数のものを直列に接続し、ＥＶＡ等の封止材で封止されたモジュールとして使用される。複数の光発電素子１０を直列接続して使用することで、発電電圧を高めることができる。
（第２の実施例：リアエミッタ型）
図２に示すように、本発明の第２の実施例に係る光発電素子３０は、板状の多層構造体である。光発電素子３０は、ｎ型結晶半導体基板３１と、ｎ型結晶半導体基板３１の一側（図２における上側、多層構造体の第１の主面側）にこの順で積層される第１のｎ型非晶質系半導体層３２ａ及び第２のｎ型非晶質系半導体層３２ｂ（第１の導電型非晶質系半導体層）、第１の透明導電膜３３並びに透明絶縁膜３４と、ｎ型結晶半導体基板３１の他側（図２における下側、多層構造体の第２の主面側）にこの順で積層される真性非晶質系半導体層３５、ｐ型非晶質系半導体層３６（第２の導電型非晶質系半導体層）及び第２の透明導電膜３７とを有する。さらに、光発電素子３０は、第１の透明導電膜３３の表面（一側）に配設される集電極３８と、第２の透明導電膜３７の裏面（他側）に配設される集電極３９とを有する。なお、第１の透明導電膜３３の一側表面においては、線状、格子状等の平面形状で部分的に積層されている集電極３８の非積層部分に透明絶縁膜３４が積層されている。光発電素子３０は、一側（第１の主面側、ｎ型結晶半導体基板３１を基準にｎ型非晶質系半導体層３２ａ、３２ｂ側）を光入射面として使用するリアエミッタ型である。
ｎ型結晶半導体基板３１、第１又は第２の透明導電膜３３、３７、透明絶縁膜３４、真性非晶質系半導体層３５、ｐ型非晶質系半導体層３６及び集電極３８、３９の材質や形成方法等は、図１の光発電素子１０のｎ型結晶半導体基板１１、第１又は第２の透明導電膜１４、１８、透明絶縁膜１５、第１又は第２の真性非晶質系半導体層１２、１６、ｐ型非晶質系半導体層１３及び集電極１９、２０とそれぞれ同様である（積層順は異なる）。
光発電素子３０においては、光発電素子１０と異なり、ｎ型結晶半導体基板３１と光入射面側の第１の導電型非晶質系半導体層（第１のｎ型非晶質系半導体層３２ａ及び第２のｎ型非晶質系半導体層３２ｂ）との間に真性非晶質系半導体層を設けていない。このため、ｐｎ接合部分に対して真性非晶質系半導体層３５が存在しない側から光を入射させることで、発電効率を高めることができる。
光発電素子３０においては、ｎ型非晶質系半導体層が、第１のｎ型非晶質系半導体層３２ａと第２のｎ型非晶質系半導体層３２ｂとの２層構造となっている。また、ｎ型結晶半導体基板３１に直接積層される第１のｎ型非晶質系半導体層３２ａは、第２のｎ型非晶質系半導体層３２ｂよりも抵抗値が高く（ドーパント量が少なく）なっている。このようにすることで、ｎ型結晶半導体基板３１とｎ型非晶質系半導体層３２ａ、３２ｂとの接合界面のパッシベーション性能を高めることができ、十分な開放電圧とフィルファクターを有する光発電素子を得ることができる。なお、ｎ型非晶質系半導体層３２ａ、３２ｂの材質等は、図１の光発電素子１０のｎ型非晶質系半導体層１７と同様である。
このような抵抗値（ドーパント量）の異なる２層のｎ型非晶質系半導体層３２ａ、３２ｂは、例えば、プラズマＣＶＤ法による場合に、ドーパントガスであるＰＨ３の導入量を変えることなどにより形成することができる。例えば、第１のｎ型非晶質系半導体層３２ａの成膜の際のＳｉＨ４を基準としたドーパントガスの含有量Ａに対する第２のｎ型非晶質系半導体層３２ｂの成膜の際のドーパントガスの含有量Ｂは、２倍以上５０倍以下とすることができ、５倍以上２０倍以下が好ましい。また、含有量Ａは、１００ｐｐｍ以上２０００ｐｐｍ以下程度、含有量Ｂは、４０００ｐｐｍ以上２００００ｐｐｍ以下程度とすることができる。
第１のｎ型非晶質系半導体層３２ａの膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、２ｎｍ以上６ｎｍ以下がより好ましい。第２のｎ型非晶質系半導体層３２ｂの膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、２ｎｍ以上６ｎｍ以下がより好ましい。
光発電素子３０も、光発電素子１０と同様、複数のものを直列に接続し、ＥＶＡ等の封止材で封止されたモジュールとして使用される。光発電素子３０は、リアエミッタ型であり、ｎ型非晶質系半導体層３２ｂと第１の透明導電膜３３とが接合することにより生じるバンドベンディングの影響が大きい。このため、リアエミッタ型の場合に光入射面側に透明絶縁膜３４を設けることで、効果的に発電効率を高めることができる。
本発明は前記した実施例に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、光入射面と反対側の集電極は、バスバー電極とフィンガー電極とからなる構造ではなく、全面に導電性材料が積層された構造とすることもできる。このような構造の集電極はめっきや金属箔の積層等により形成することができる。また、真性非晶質系半導体層は積層されてなくともよく、第２の透明導電膜の裏面にも透明絶縁膜が積層されていてもよい。
実験例
以下、実験例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実験例に限定されるものではない。
＜実験例１＞
ピラミッド状凹凸加工を施したｎ型単結晶シリコン基板の一側に、第１の真性非晶質系シリコン層（７ｎｍ）、ｐ型非晶質系シリコン層（５ｎｍ）、及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。第１の真性非晶質系シリコン層は化学気相成長法により、ｐ型非晶質系シリコン層は化学気相成長法により、第１の透明導電膜はＩＷＯを用いたイオンプレーティング法により成膜した。
次いで、ｎ型単結晶シリコン基板の他側に、第２の真性非晶質系シリコン層（７ｎｍ）、ｎ型非晶質系シリコン層（５ｎｍ）及び第２の透明導電膜（６０ｎｍ）をこの順に積層した。第２の真性非晶質系シリコン層は化学気相成長法により、ｎ型非晶質系シリコン層は化学気相成長法により、第２の透明導電膜はＩＷＯを用いたイオンプレーティング法により成膜した。
得られた層構造体の両面にそれぞれ、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電極は、銀ペーストを用いて印刷により形成した。
最後に、第１の透明導電膜の一側に透明絶縁膜（９０ｎｍ）を積層した。この際、第１の透明導電膜上の集電極表面をマスクし、イオンプレーティング法により成膜した。具体的には、ＳｉＯタブレットを用い、プロセスチャンバー中にＮ２ガスを導入しながら成膜した。プロセスチャンバーのベース圧力は１×１０－４Ｐａ以下であり、Ｎ２の導入量を２００～４００ｓｃｃｍの範囲とし、成膜圧力は０．８～２．０Ｐａの範囲内であった。成膜された透明絶縁膜の屈折率及び元素組成を測定したところ、屈折率は１．７５、組成式がＳｉＯ０．５Ｎ０．５の酸窒化ケイ素であった。このようにして、図１のフロントエミッタ構造の光発電素子を得た。
＜実験例２＞
ピラミッド状凹凸加工が施されたｎ型単結晶シリコン基板の一側に、第１のｎ型非晶質系シリコン層（３ｎｍ）、第２のｎ型非晶質系シリコン層（３ｎｍ）及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。次いで、ｎ型単結晶シリコン基板の他側に、真性非晶質系シリコン層（７ｎｍ）、ｐ型非晶質系シリコン層（５ｎｍ）及び第２の透明導電膜（６０ｎｍ）をこの順に積層した。得られた層構造体の両面にそれぞれ、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。最後に、第１の透明導電膜の一側に透明絶縁膜（９０ｎｍ）を積層した。
第１のｎ型非晶質系シリコン層（ライトドープ）及び第２のｎ型非晶質系シリコン層（ハイドープ）の成膜条件は以下のとおりとした。他の層等の成膜方法は実験例１と同様とした。このようにして、図２のリアエミッタ構造の光発電素子を得た。
・第１のｎ型非晶質系シリコン層（ライトドープ）
　　基板温度２００℃
　　原料ガスＳｉＨ４及びＰＨ３
　　ＰＨ３の導入量８００ｐｐｍ
・第２のｎ型非晶質系シリコン層（ハイドープ）
　　基板温度２００℃
　　原料ガスＳｉＨ４及びＰＨ３
　　ＰＨ３の導入量８０００ｐｐｍ
＜実験例３＞
透明絶縁膜をＭｇＦ２で成膜したこと以外は実験例２と同様にして、リアエミッタ構造の光発電素子を得た。
＜比較例１＞
実験例１において、透明絶縁膜の積層前のものを比較例１とした。
＜比較例２＞
実験例２において、透明絶縁膜の積層前のものを比較例２とした。
［評価］
得られた各光発電素子の短絡電流Ｉｓｃ、開放電圧Ｖｏｃ、曲線因子（フィルファクター：ＦＦ）、変換効率（ＥＦＦＩＣＩＥＮＣＹ）を測定した。なお、一側を主たる光入射面とした。測定結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
表１に示されるように、実験例１は比較例１と比べて、実験例２は比較例２と比べて、短絡電流、開放電圧、曲線因子、変換効率のいずれもが高まっていることがわかる。また、酸窒化ケイ素よりも屈折率が低いＭｇＦ２を用いた実験例３においても変換効率等が同様に高まっており、透明絶縁膜の効果は反射抑制とは異なる点にもあることがわかる。なお、スパッタリング法により酸窒化ケイ素の透明絶縁膜を成膜して実験例１、２と同様の構造の光発電素子を得た場合も、開放電圧及び曲線因子が高まったことを確認した。
次に、実験例１及び比較例１の光発電素子を用い、耐湿性試験をした。湿度８５％、温度８５℃の条件で加湿し、２００時間後、４００時間後、６００時間後、８００時間後、１０００時間後の曲線因子を測定した。測定結果を図３に示す。なお、図３において、縦軸は実験例１の曲線因子を１００％とした比較例１の曲線因子の比較値である。実験例１の光発電素子は、耐湿性に優れていることがわかる。
＜試験例＞
両面に集電極を形成せず、透明絶縁膜（酸窒化ケイ素：ＳｉＯＮ）の膜厚を０ｎｍ、５０ｎｍ、１１０ｎｍ及び１５０ｎｍにそれぞれ変えたこと以外は、実験例１と同様にして層構造体（光発電素子）を得た。一側（透明絶縁膜側）を光入射面として、３００～１２００ｎｍの波長域における反射率を測定した。測定結果を図４に示す。（a）は膜厚０ｎｍ（透明絶縁膜を積層しなかった。）、（ｂ）は膜厚５０ｎｍ、（ｃ）は膜厚１１０ｎｍ、（ｄ）は膜厚１５０ｎｍの測定結果である。図４に示されるように、ＳｉＯＮ膜（透明絶縁膜）を設けることにより反射率は低減する。但し、ＳｉＯＮ膜が１００ｎｍよりも厚くなると、干渉縞が現われて新たなピークが生じ、３００～１０００ｎｍの波長域の反射率は増大することがわかる。
ここで、本明細書における各層等の膜厚の測定方法について説明する。平滑部５１と凹凸部（凹凸構造）５２を両方有する仮想的な基板５０を図５に示す。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、基板５０に垂直な厚さt、平面（表面）に垂直な厚さｔ’、凹凸部５２の角度αをそれぞれ測定することができる。本明細書において、平滑部５１に積層された層５３の膜厚はｔを指し、凹凸部５２に積層された層５３の膜厚はｔ’を指す。実際の作業では、測定時間の短縮が可能であり、かつ簡便である触針段差計等を用いた膜厚測定方法を用いるのが好ましい。例えば、ＫＯＨ又はＮａＯＨを４０～５０℃に加熱した液で層５３をウェットエッチングすることにより段差５４を形成させ、触針段差計を用いた膜厚測定方法によりｔが測定される。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つので、測定されたｔにより、ｔ’が算出される。ＴＥＭ測定で得られたｔ’と、触針段差計を用いた膜厚測定方法により算出されたｔ’とは一致することが確認されたので、触針段差計を用いた膜厚測定方法を採用した。なお、触針段差計を用いた膜厚測定方法は、あらかじめ段差をつけておいたサンプルの上を、針でサンプルに触れて水平に表面をなぞることによって、サンプルの段差に応じて針を上下させる測定方法である。前記膜厚測定方法により、透明導電膜等の膜厚についても同様に測定することができる。
本発明に係る光発電素子は、光入射面側の透明導電膜に透明絶縁膜が直接積層されていることにより、短絡電流及び開放電圧が高まり、光電変換効率が優れ、光発電素子をより安価に提供できる。
１０：光発電素子、１１：ｎ型結晶半導体基板、１２：第１の真性非晶質系半導体層、１３：ｐ型非晶質系半導体層、１４：第１の透明導電膜、１５：透明絶縁膜、１６：第２の真性非晶質系半導体層、１７：ｎ型非晶質系半導体層、１８：第２の透明導電膜、１９、２０：集電極、３０：光発電素子、３１：ｎ型結晶半導体基板、３２ａ：第１のｎ型非晶質系半導体層、３２ｂ：第２のｎ型非晶質系半導体層、３３：第１の透明導電膜、３４：透明絶縁膜、３５：真性非晶質系半導体層、３６：ｐ型非晶質系半導体層、３７：第２の透明導電膜、３８、３９：集電極、５０：基板、５１：平滑部、５２：凹凸部、５３：層、５４：段差

Claims (6)

  1. ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順で積層される第１の導電型非晶質系半導体層及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順で積層される第２の導電型非晶質系半導体層及び第２の透明導電膜とを備え、
    前記第１の導電型非晶質系半導体層及び前記第２の導電型非晶質系半導体層のいずれか一方がｎ型非晶質系半導体層であり、他方がｐ型非晶質系半導体層であり、
    一側が光入射面として用いられる光発電素子において、
    前記第１の透明導電膜の一側に直接積層される透明絶縁膜をさらに備えることを特徴とする光発電素子。
  2. 請求項１記載の光発電素子において、前記透明絶縁膜の屈折率が１．５以上２以下であることを特徴とする光発電素子。
  3. 請求項１又は２記載の光発電素子において、前記透明絶縁膜が窒化ケイ素、酸化ケイ素又は酸窒化ケイ素により形成されていることを特徴とする光発電素子。
  4. 請求項１～３のいずれか１項に記載の光発電素子において、前記透明絶縁膜の厚さが１０ｎｍ以上５００ｎｍ以下であることを特徴とする光発電素子。
  5. 請求項１～４のいずれか１項に記載の光発電素子において、前記ｎ型結晶半導体基板と前記ｐ型非晶質系半導体層との間に積層される真性非晶質系半導体層をさらに備えることを特徴とする光発電素子。
  6. 請求項１～５のいずれか１項に記載の光発電素子において、前記第１の導電型非晶質系半導体層が前記ｎ型非晶質系半導体層であり、前記第２の導電型非晶質系半導体層が前記ｐ型非晶質系半導体層であることを特徴とする光発電素子。
PCT/JP2014/076295 2013-10-04 2014-10-01 光発電素子 WO2015050163A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-209213 2013-10-04
JP2013209213A JP2015073058A (ja) 2013-10-04 2013-10-04 光発電素子

Publications (1)

Publication Number Publication Date
WO2015050163A1 true WO2015050163A1 (ja) 2015-04-09

Family

ID=52778751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/076295 WO2015050163A1 (ja) 2013-10-04 2014-10-01 光発電素子

Country Status (3)

Country Link
JP (1) JP2015073058A (ja)
TW (1) TW201523908A (ja)
WO (1) WO2015050163A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017057618A1 (ja) * 2015-09-29 2018-03-15 京セラ株式会社 太陽電池素子およびその製造方法並びに太陽電池モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453983B2 (en) * 2015-12-18 2019-10-22 Lg Electronics Inc. Solar cell and method of manufacturing
KR101821394B1 (ko) * 2016-01-14 2018-01-23 엘지전자 주식회사 태양전지
CN114759097B (zh) 2020-12-29 2022-10-18 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058885A (ja) * 1998-08-03 2000-02-25 Sanyo Electric Co Ltd 太陽電池及びその製造方法
JP2007200970A (ja) * 2006-01-24 2007-08-09 Sanyo Electric Co Ltd 光起電力モジュール
JP2011199045A (ja) * 2010-03-19 2011-10-06 Sanyo Electric Co Ltd 太陽電池、その太陽電池を用いた太陽電池モジュール及び太陽電池の製造方法
WO2012029847A1 (ja) * 2010-08-31 2012-03-08 三洋電機株式会社 太陽電池セルの製造方法および太陽電池モジュールの製造方法
WO2013077038A1 (ja) * 2011-11-22 2013-05-30 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058885A (ja) * 1998-08-03 2000-02-25 Sanyo Electric Co Ltd 太陽電池及びその製造方法
JP2007200970A (ja) * 2006-01-24 2007-08-09 Sanyo Electric Co Ltd 光起電力モジュール
JP2011199045A (ja) * 2010-03-19 2011-10-06 Sanyo Electric Co Ltd 太陽電池、その太陽電池を用いた太陽電池モジュール及び太陽電池の製造方法
WO2012029847A1 (ja) * 2010-08-31 2012-03-08 三洋電機株式会社 太陽電池セルの製造方法および太陽電池モジュールの製造方法
WO2013077038A1 (ja) * 2011-11-22 2013-05-30 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017057618A1 (ja) * 2015-09-29 2018-03-15 京セラ株式会社 太陽電池素子およびその製造方法並びに太陽電池モジュール

Also Published As

Publication number Publication date
TW201523908A (zh) 2015-06-16
JP2015073058A (ja) 2015-04-16

Similar Documents

Publication Publication Date Title
US9508875B2 (en) Solar cell and method for manufacturing the same
US20130269771A1 (en) Solar cell
US10522705B2 (en) Solar cell and solar cell module
JP5755372B2 (ja) 光発電装置
WO2013094233A1 (ja) 太陽電池およびその製造方法、太陽電池モジュール
JP5869674B2 (ja) 光発電素子
WO2015050163A1 (ja) 光発電素子
JP6976101B2 (ja) 結晶シリコン系太陽電池
JP6042679B2 (ja) 光電変換素子および光電変換素子の製造方法
JP2015138829A (ja) 太陽電池モジュール
JPWO2018179656A1 (ja) 太陽電池、太陽電池モジュール、および、太陽電池の製造方法
US20120090664A1 (en) Photovoltaic device
WO2015050161A1 (ja) 光発電素子
JP4911878B2 (ja) 半導体／電極のコンタクト構造とこれを用いた半導体素子、太陽電池素子、並びに太陽電池モジュール
JP2014216334A (ja) 光発電素子
JP2011216586A (ja) 積層型光電変換装置および積層型光電変換装置の製造方法
JP5468217B2 (ja) 薄膜太陽電池
JP6226858B2 (ja) 薄膜太陽電池及びその製造方法
JP5307280B2 (ja) 薄膜光電変換素子
JP2014216335A (ja) 光発電素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14851196

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14851196

Country of ref document: EP

Kind code of ref document: A1