WO2015029833A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2015029833A1
WO2015029833A1 PCT/JP2014/071605 JP2014071605W WO2015029833A1 WO 2015029833 A1 WO2015029833 A1 WO 2015029833A1 JP 2014071605 W JP2014071605 W JP 2014071605W WO 2015029833 A1 WO2015029833 A1 WO 2015029833A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor elements
voltage value
load
semiconductor device
semiconductor
Prior art date
Application number
PCT/JP2014/071605
Other languages
English (en)
French (fr)
Inventor
克馬 塚本
佑典 矢野
Original Assignee
株式会社オートネットワーク技術研究所
住友電装株式会社
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社 filed Critical 株式会社オートネットワーク技術研究所
Priority to CN201480046861.1A priority Critical patent/CN105474542B/zh
Priority to EP14840936.0A priority patent/EP3021485B1/en
Priority to US14/911,438 priority patent/US10038316B2/en
Publication of WO2015029833A1 publication Critical patent/WO2015029833A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/207—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage also responsive to under-voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Definitions

  • the present invention relates to a semiconductor device including a plurality of semiconductor elements connected between a DC power supply and a load, and configured to turn on or off the plurality of semiconductor elements simultaneously.
  • a semiconductor element used as a semiconductor relay for example, a MOSFET (metal oxide semiconductor field effect transistor)
  • MOSFET metal oxide semiconductor field effect transistor
  • current is cut off by a fuse mechanism provided inside the package of the semiconductor element. In this way, the semiconductor element itself is prevented from being burned out and the downstream wires and loads are protected.
  • semiconductor elements semiconductor relays
  • semiconductor elements are often used by connecting a plurality of them in parallel to increase the current capacity, and in reverse series so as not to reversely flow through the body diode (parasitic diode). Often used in connected pairs.
  • Patent Document 1 discloses a conductor pattern formed on a circuit board adjacent to a semiconductor device and having a groove formed on the upper surface, and a low melting point metal in a region including the upper surface of the pattern and the peripheral edge of one side of the groove.
  • a fuse-equipped semiconductor device including a fuse mechanism including an electrode formed of a member and a wire having one end connected to an electrode of the semiconductor device and the other end connected to an electrode of the fuse mechanism. When an overcurrent flows through the pattern, the electrode of the fuse mechanism melts and flows into the groove, and is cut off from the other end of the wire to cut off the semiconductor device and the pattern.
  • the provision of the fuse mechanism in the package of the semiconductor element has a problem that the on-resistance increases, so that the performance of the semiconductor element is deteriorated and the component cost is increased.
  • the present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a semiconductor device capable of preventing burning of a semiconductor element without incorporating a fuse.
  • a semiconductor device is a semiconductor device comprising a plurality of semiconductor elements connected in parallel between a DC power source and a load, and configured to simultaneously turn on or off the plurality of semiconductor elements.
  • a voltage detecting means for detecting a voltage value between a connection node of the plurality of semiconductor elements and the load and a fixed potential; and a voltage value detected by the voltage detecting means when the plurality of semiconductor elements are off. It is characterized by comprising means for determining whether or not the voltage value is higher, and means for turning on the plurality of semiconductor elements when it is determined that the means is high.
  • a plurality of semiconductor elements are connected in parallel between the DC power source and the load, and the plurality of semiconductor elements are simultaneously turned on or off.
  • the voltage detecting means detects a voltage value between the connection nodes of the plurality of semiconductor elements and the load and the fixed potential. When the plurality of semiconductor elements are off, it is determined whether or not the voltage value detected by the voltage detecting means is higher than a predetermined voltage value.
  • a semiconductor device includes two semiconductor elements connected in reverse series between a DC power source and a load, and is configured to simultaneously turn on or off the two semiconductor elements. And a voltage detection means for detecting a voltage value between a connection node of the two semiconductor elements and a fixed potential, and a predetermined voltage value detected by the voltage detection means when the two semiconductor elements are off. And means for turning on the two semiconductor elements when it is determined that the means is higher than a predetermined voltage value.
  • the two semiconductor elements are connected in reverse series between the DC power source and the load, and the two semiconductor elements are simultaneously turned on or off.
  • the voltage detection means detects the voltage value between the connection node of the two semiconductor elements and the fixed potential. When the two semiconductor elements are off, it is determined whether the voltage value detected by the voltage detection means is higher or lower than the predetermined voltage value, and when it is determined that the voltage value is higher than the predetermined voltage value, the two semiconductor elements are turned on.
  • a semiconductor device includes two semiconductor elements connected in reverse series between a DC power source and a load, and is configured to simultaneously turn on or off the two semiconductor elements. And a voltage detection means for detecting a voltage value between a connection node of the two semiconductor elements and a fixed potential, and a predetermined voltage value detected by the voltage detection means when the two semiconductor elements are off. And means for turning on the two semiconductor elements when it is determined that the means is lower than a predetermined voltage value.
  • the two semiconductor elements are connected in reverse series between the DC power source and the load, and the two semiconductor elements are simultaneously turned on or off.
  • the voltage detection means detects the voltage value between the connection node of the two semiconductor elements and the fixed potential. When the two semiconductor elements are off, it is determined whether the voltage value detected by the voltage detection means is higher or lower than the predetermined voltage value, and when it is determined that the voltage value is lower than the predetermined voltage value, the two semiconductor elements are turned on.
  • the semiconductor device of the present invention it is possible to realize a semiconductor device capable of preventing the semiconductor element from burning without incorporating a fuse.
  • FIG. 2 is an explanatory diagram for explaining an example of the operation of the semiconductor device shown in FIG. 1. It is a circuit diagram which shows the principal part structure of the Example of the semiconductor device which concerns on this invention.
  • FIG. 4 is an explanatory diagram for explaining an example of the operation of the semiconductor device shown in FIG. 3. It is a circuit diagram which shows the principal part structure of the Example of the semiconductor device which concerns on this invention.
  • FIG. 6 is an explanatory diagram for explaining an example of the operation of the semiconductor device shown in FIG. 5.
  • FIG. 1 is a circuit diagram showing the main configuration of a semiconductor device according to a first embodiment of the present invention.
  • N-channel MOSFETs (semiconductor elements) 3 and 4 are connected in parallel between a DC power source and a load 2.
  • Each drain of the FETs 3 and 4 is connected to a DC power source, each source is connected to one terminal of the load 2, and the other terminal of the load 2 is grounded (connected to a fixed potential).
  • each source one terminal of load 2 of FET3, 4 is detected by the voltage detection means 9 which the control part 1 incorporates.
  • Each of the FETs 3 and 4 has a body diode (parasitic diode) formed in antiparallel.
  • the control unit 1 includes a microcomputer, is connected to the gates of the FETs 3 and 4, and operates the FETs 3 and 4 simultaneously to be turned on or off.
  • the control unit 1 when the control unit 1 receives an instruction signal for driving the load 2, the control unit 1 simultaneously turns on the FETs 3 and 4 and receives an instruction signal for stopping the load 2.
  • the FETs 3 and 4 are simultaneously turned off.
  • the voltage value detected by the voltage detection means 9 is 0 if the FETs 3 and 4 are normal.
  • the control unit (determining means, turning on means) 1 determines whether or not the voltage value detected by the voltage detecting means 9 is higher than a predetermined voltage value. When it is determined that the voltage value is higher than the predetermined voltage value, The FETs 3 and 4 are turned on.
  • the N-channel MOSFETs 3 and 4 are used as semiconductor elements. However, even when a P-channel MOSFET is used, it can be operated in the same manner.
  • FIG. 3 is a circuit diagram showing a main configuration of a second embodiment of the semiconductor device according to the present invention.
  • N-channel MOSFETs (semiconductor elements) 5 and 6 are connected in reverse series between a DC power source and a load 2.
  • the drain of the FET 5 is connected to a DC power source, the sources of the FETs 5 and 6 are connected in common, the drain of the FET 6 is connected to one terminal of the load 2, and the other terminal of the load 2 is grounded (at a fixed potential). It is connected).
  • a resistor R is connected between the sources of the FETs 5 and 6 and the ground terminal, and the voltage value across the resistor R is detected by the voltage detection means 9 built in the control unit 1.
  • the FETs 5 and 6 each have a body diode (parasitic diode) formed in antiparallel.
  • the control unit 1 includes a microcomputer and is connected to the gates of the FETs 5 and 6 to simultaneously turn on or off the FETs 5 and 6.
  • the load 2 may be a sub power source such as a battery. In this case, the FET 5 is branched from the drain of the FET 5 to another load, and the FETs 5 and 6 are turned on when the sub power source is charged and discharged. Switch between power supply and sub power supply.
  • the control unit 1 when the control unit 1 receives an instruction signal for driving the load 2, the control unit 1 simultaneously turns on the FETs 5 and 6 and receives an instruction signal for stopping the load 2.
  • the FETs 5 and 6 are turned off simultaneously.
  • the voltage value detected by the voltage detection means 9 is zero.
  • the control unit (determining means, turning on means) 1 determines whether or not the voltage value detected by the voltage detecting means 9 is higher than a predetermined voltage value. When it is determined that the voltage value is higher than the predetermined voltage value, The FETs 5 and 6 are turned on.
  • FIG. 5 is a circuit diagram showing the main configuration of a third embodiment of the semiconductor device according to the present invention.
  • N-channel MOSFETs (semiconductor elements) 7 and 8 are connected in reverse series between a DC power source and a load 2.
  • the source of the FET 7 is connected to a DC power source
  • the drains of the FETs 7 and 8 are connected in common
  • the source of the FET 8 is connected to one terminal of the load 2
  • the other terminal of the load 2 is grounded (at a fixed potential). It is connected).
  • a resistor R is connected between the drains of the FETs 7 and 8 and the ground terminal, and the voltage value across the resistor R is detected by the voltage detection means 9 built in the control unit 1.
  • the FETs 7 and 8 each have a body diode (parasitic diode) formed in antiparallel.
  • the control unit 1 includes a microcomputer, is connected to the gates of the FETs 7 and 8, and operates the FETs 7 and 8 simultaneously on or off.
  • the load 2 may be a sub power source such as a battery. In this case, the source of the FET 7 is branched to another load, and the FETs 7 and 8 are turned on when the sub power source is charged and discharged. Switch between power supply and sub power supply.
  • the control unit 1 when the control unit 1 receives an instruction signal for driving the load 2, the control unit 1 simultaneously turns on the FETs 7 and 8 and receives an instruction signal for stopping the load 2.
  • the FETs 7 and 8 are turned off simultaneously.
  • the FETs 7 and 8 are off, if the FETs 7 and 8 are normal, the body diode of the FET 7 is conductive, so that the voltage value detected by the voltage detection means 9 is substantially the voltage value of the power supply. However, since the resistance R is increased, almost no current flows.
  • the FET 8 and 8 when the FETs 8 and 8 are OFF, when the FET 8 is short-circuited, the FET 8 becomes semi-conductive in a state where the ON resistance is larger than normal, and passes through the body diode of the FET 7. A current flows through the load 2 and the voltage value detected by the voltage detecting means 9 drops. However, almost no current flows through the resistor R as described above.
  • the control unit (determination means, turning on means) 1 determines whether or not the voltage value detected by the voltage detection means 9 is lower than a predetermined voltage value. When it is determined that the voltage value is lower than the predetermined voltage value, The FETs 7 and 8 are turned on.
  • a current also flows through the FET 7, the current flowing through the body diode of the FET 7 is reduced, the amount of heat generated in the FET 7 can be reduced, and burnout can be prevented, thereby realizing fail-safe.
  • a plurality of pairs of FETs 7 and 8 connected in anti-series are connected in parallel, by turning on the FETs 7 and 8, the current flowing through the short-circuited FET 8 is reduced and the amount of heat generated in the FET 8 can be reduced.
  • the load 2 is in a state of being driven halfway due to the half-conduction of the FET 8 and the conduction of the body diode of the FET 7, even if the FETs 7 and 8 are turned on, a new burden on the load 2 is small. .
  • the present invention includes a plurality of semiconductor elements connected in parallel between a DC power supply and a load, or two semiconductor elements connected in anti-series between the DC power supply and the load, and these semiconductor elements are turned on simultaneously or It can be used for a semiconductor device configured to be turned off.
  • Control unit (means for judging, means for turning on) 2
  • Load 3 4, 5, 6, 7, 8 FET (semiconductor element) 9
  • Voltage detection means R Resistance

Landscapes

  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

　ヒューズを内蔵することなく、半導体素子の焼損防止ができる半導体装置の提供。　直流電源及び負荷２間に並列に接続される複数の半導体素子３，４を備え、複数の半導体素子３，４を同時的にオン又はオフにするように構成してある半導体装置。複数の半導体素子３，４及び負荷２の接続節点、並びに固定電位間の電圧値を検出する電圧検出手段９と、複数の半導体素子３，４がオフである場合に、電圧検出手段９が検出した電圧値が所定電圧値より高いか否かを判定する手段１と、判定する手段１が高いと判定したときに複数の半導体素子３，４をオンにする手段１とを備えている。

Description

半導体装置
　本発明は、直流電源及び負荷間に接続される複数の半導体素子を備え、複数の半導体素子を同時的にオン又はオフにするように構成してある半導体装置に関するものである。
　従来の半導体装置では、半導体リレーとして使用される半導体素子（例えばＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ））がショート故障した場合は、半導体素子のパッケージ内部に設けられたヒューズ機構で電流を遮断することにより、半導体素子自身の焼損防止、並びに下流側の電線及び負荷の保護を行っている。
　また、半導体素子（半導体リレー）は、電流容量を増加させる為に、複数を並列に接続して使用されることが多く、また、ボディダイオード（寄生ダイオード）経由で逆流しないように、逆直列に接続した対で使用されることが多い。
　特許文献１には、回路基板上に半導体装置に隣接して形成され、上面に溝が形成された導体のパターンと、パターンの上面かつ前記溝の一側端周縁部を含む領域に低融点金属部材で形成された電極とからなるヒューズ機構と、一端が前記半導体装置の電極に接続され他端が前記ヒューズ機構の電極に接続されたワイヤとを備えたヒューズ付き半導体装置が開示されている。前記パターンに過電流が流れたときに、前記ヒューズ機構の電極が溶けて前記溝に流れ込み、前記ワイヤの他端と切断されて前記半導体装置と前記パターンとが遮断される。
特許第４５９３５１８号公報
　上述したような半導体装置では、半導体素子のパッケージ内にヒューズ機構を設けることは、オン抵抗が増加する為、半導体素子の性能が低下する上、部品コストが増加するという問題がある。
　本発明は、上述したような事情に鑑みてなされたものであり、ヒューズを内蔵することなく、半導体素子の焼損防止ができる半導体装置を提供することを目的とする。
　第１発明に係る半導体装置は、直流電源及び負荷間に並列に接続される複数の半導体素子を備え、該複数の半導体素子を同時的にオン又はオフにするように構成してある半導体装置において、前記複数の半導体素子及び負荷の接続節点、並びに固定電位間の電圧値を検出する電圧検出手段と、前記複数の半導体素子がオフである場合に、前記電圧検出手段が検出した電圧値が所定電圧値より高いか否かを判定する手段と、該手段が高いと判定したときに前記複数の半導体素子をオンにする手段とを備えることを特徴とする。
　この半導体装置では、複数の半導体素子が、直流電源及び負荷間に並列に接続され、複数の半導体素子を同時的にオン又はオフにするように構成してある。電圧検出手段が、複数の半導体素子及び負荷の接続節点、並びに固定電位間の電圧値を検出する。複数の半導体素子がオフである場合に、電圧検出手段が検出した電圧値が所定電圧値より高いか否かを判定し、高いと判定したときに複数の半導体素子をオンにする。
　第２発明に係る半導体装置は、直流電源及び負荷間に逆直列に接続される２つの半導体素子を備え、該２つの半導体素子を同時的にオン又はオフにするように構成してある半導体装置において、前記２つの半導体素子の接続節点及び固定電位間の電圧値を検出する電圧検出手段と、前記２つの半導体素子がオフである場合に、前記電圧検出手段が検出した電圧値の所定電圧値との高低を判定する手段と、該手段が所定電圧値より高いと判定したときに、前記２つの半導体素子をオンにする手段とを備えることを特徴とする。
　この半導体装置では、２つの半導体素子が、直流電源及び負荷間に逆直列に接続され、２つの半導体素子を同時的にオン又はオフにするように構成してある。電圧検出手段が、２つの半導体素子の接続節点及び固定電位間の電圧値を検出する。２つの半導体素子がオフである場合に、電圧検出手段が検出した電圧値の所定電圧値との高低を判定し、所定電圧値より高いと判定したときに、２つの半導体素子をオンにする。
　第３発明に係る半導体装置は、直流電源及び負荷間に逆直列に接続される２つの半導体素子を備え、該２つの半導体素子を同時的にオン又はオフにするように構成してある半導体装置において、前記２つの半導体素子の接続節点及び固定電位間の電圧値を検出する電圧検出手段と、前記２つの半導体素子がオフである場合に、前記電圧検出手段が検出した電圧値の所定電圧値との高低を判定する手段と、該手段が所定電圧値より低いと判定したときに、前記２つの半導体素子をオンにする手段とを備えることを特徴とする。
　この半導体装置では、２つの半導体素子が、直流電源及び負荷間に逆直列に接続され、２つの半導体素子を同時的にオン又はオフにするように構成してある。電圧検出手段が、２つの半導体素子の接続節点及び固定電位間の電圧値を検出する。２つの半導体素子がオフである場合に、電圧検出手段が検出した電圧値の所定電圧値との高低を判定し、所定電圧値より低いと判定したときに、２つの半導体素子をオンにする。
　本発明に係る半導体装置によれば、ヒューズを内蔵することなく、半導体素子の焼損防止ができる半導体装置を実現することができる。
本発明に係る半導体装置の実施例の要部構成を示す回路図である。 図１に示す半導体装置の動作の例を説明する為の説明図である。 本発明に係る半導体装置の実施例の要部構成を示す回路図である。 図３に示す半導体装置の動作の例を説明する為の説明図である。 本発明に係る半導体装置の実施例の要部構成を示す回路図である。 図５に示す半導体装置の動作の例を説明する為の説明図である。
　以下に、本発明をその実施例を示す図面に基づき説明する。
　図１は、本発明に係る半導体装置の実施例１の要部構成を示す回路図である。
　この半導体装置は、直流電源及び負荷２間に、Ｎチャネル型ＭＯＳＦＥＴ（半導体素子）３，４が並列に接続されている。ＦＥＴ３，４の各ドレインが直流電源に、各ソースが負荷２の一方の端子にそれぞれ接続され、負荷２の他方の端子は接地されている（固定電位に接続されている）。
　ＦＥＴ３，４の各ソース（負荷２の一方の端子）の電圧値が、制御部１が内蔵する電圧検出手段９により検出される。ＦＥＴ３，４は、それぞれ逆並列に形成されたボディダイオード（寄生ダイオード）を有している。
　制御部１は、マイクロコンピュータを備えており、ＦＥＴ３，４の各ゲートに接続され、ＦＥＴ３，４を同時的にオン又はオフに作動させる。
　このような構成の半導体装置では、制御部１は、負荷２を駆動させる指示信号を受けたときは、ＦＥＴ３，４を同時的にオンにし、負荷２を停止させる指示信号を受けたときは、ＦＥＴ３，４を同時的にオフにする。
　ＦＥＴ３，４がオフである場合、ＦＥＴ３，４が正常であれば、電圧検出手段９が検出する電圧値は０である。
　ここで、例えば、図１に示すように、ＦＥＴ３，４がオフである場合に、ＦＥＴ３がショート故障したとき、ＦＥＴ３は、オン抵抗が通常より大きい状態で半導通になり、電圧検出手段９が検出する電圧値は上昇する。
　制御部（判定する手段、オンにする手段）１は、電圧検出手段９が検出した電圧値が所定電圧値より高いか否かを判定しており、所定電圧値より高いと判定したときは、ＦＥＴ３，４をオンにする。
　これにより、図２に示すように、ＦＥＴ４にも電流が流れて、ショート故障したＦＥＴ３に流れる電流が減少し、ＦＥＴ３での発熱量を低減でき、焼損を防止できるので、フェールセーフが実現する。
　また、負荷２は、ＦＥＴ３の半導通により、中途半端に駆動する状態になっているので、ＦＥＴ３，４をオンにしても、負荷２への新たな負担は小さい。
　尚、上述した実施例１では、半導体素子を２つ並列に接続してある例を説明しているが、半導体素子を３つ以上並列に接続してある場合でも、同様に作動させることが可能である。
　また、上述した実施例１では、半導体素子としてＮチャネル型ＭＯＳＦＥＴ３，４を使用しているが、Ｐチャネル型ＭＯＳＦＥＴを使用した場合でも、同様に作動させることが可能である。
　図３は、本発明に係る半導体装置の実施例２の要部構成を示す回路図である。
　この半導体装置は、直流電源及び負荷２間に、Ｎチャネル型ＭＯＳＦＥＴ（半導体素子）５，６が逆直列に接続されている。ＦＥＴ５のドレインが直流電源に接続され、ＦＥＴ５，６の各ソースが共通接続され、ＦＥＴ６のドレインが負荷２の一方の端子に接続され、負荷２の他方の端子は接地されている（固定電位に接続されている）。
　ＦＥＴ５，６の各ソース及び接地端子間に抵抗Ｒが接続され、抵抗Ｒの両端電圧値が、制御部１が内蔵する電圧検出手段９により検出される。ＦＥＴ５，６は、それぞれ逆並列に形成されたボディダイオード（寄生ダイオード）を有している。
　制御部１は、マイクロコンピュータを備えており、ＦＥＴ５，６の各ゲートに接続され、ＦＥＴ５，６を同時的にオン又はオフに作動させる。
　尚、負荷２は、バッテリ等のサブ電源であっても良く、この場合、ＦＥＴ５のドレインから他の負荷へ分岐させ、ＦＥＴ５，６は、サブ電源の充電時及び放電時はオンになって、電源及びサブ電源の切替えを行う。
　このような構成の半導体装置では、制御部１は、負荷２を駆動させる指示信号を受けたときは、ＦＥＴ５，６を同時的にオンにし、負荷２を停止させる指示信号を受けたときは、ＦＥＴ５，６を同時的にオフにする。
　ＦＥＴ５，６がオフである場合、ＦＥＴ５，６が正常であれば、電圧検出手段９が検出する電圧値は０である。
　ここで、例えば、図３に示すように、ＦＥＴ５，６がオフである場合に、ＦＥＴ５がショート故障したとき、ＦＥＴ５は、オン抵抗が通常より大きい状態で半導通になり、ＦＥＴ６のボディダイオード及び抵抗Ｒを通じて電流が流れて、電圧検出手段９が検出する電圧値は上昇する。但し、抵抗Ｒは、大きくしてあるので、電流が殆ど流れない。
　制御部（判定する手段、オンにする手段）１は、電圧検出手段９が検出した電圧値が所定電圧値より高いか否かを判定しており、所定電圧値より高いと判定したときは、ＦＥＴ５，６をオンにする。
　これにより、図４に示すように、ＦＥＴ６にも電流が流れて、ＦＥＴ６のボディダイオードに流れる電流が減少し、ＦＥＴ６での発熱量を低減でき、焼損を防止できるので、フェールセーフが実現する。
　尚、逆直列に接続したＦＥＴ５，６の対を複数並列に接続した場合は、ＦＥＴ５，６をオンにすることにより、ショート故障したＦＥＴ５に流れる電流も減少し、ＦＥＴ５での発熱量も低減できる。
　また、負荷２は、ＦＥＴ５の半導通、及びＦＥＴ６のボディダイオードの導通により、中途半端に駆動する状態になっているので、ＦＥＴ５，６をオンにしても、負荷２への新たな負担は小さい。
　図５は、本発明に係る半導体装置の実施例３の要部構成を示す回路図である。
　この半導体装置は、直流電源及び負荷２間に、Ｎチャネル型ＭＯＳＦＥＴ（半導体素子）７，８が逆直列に接続されている。ＦＥＴ７のソースが直流電源に接続され、ＦＥＴ７，８の各ドレインが共通接続され、ＦＥＴ８のソースが負荷２の一方の端子に接続され、負荷２の他方の端子は接地されている（固定電位に接続されている）。
　ＦＥＴ７，８の各ドレイン及び接地端子間に抵抗Ｒが接続され、抵抗Ｒの両端電圧値が、制御部１が内蔵する電圧検出手段９により検出される。ＦＥＴ７，８は、それぞれ逆並列に形成されたボディダイオード（寄生ダイオード）を有している。
　制御部１は、マイクロコンピュータを備えており、ＦＥＴ７，８の各ゲートに接続され、ＦＥＴ７，８を同時的にオン又はオフに作動させる。
　尚、負荷２は、バッテリ等のサブ電源であっても良く、この場合、ＦＥＴ７のソースから他の負荷へ分岐させ、ＦＥＴ７，８は、サブ電源の充電時及び放電時はオンになって、電源及びサブ電源の切替えを行う。
　このような構成の半導体装置では、制御部１は、負荷２を駆動させる指示信号を受けたときは、ＦＥＴ７，８を同時的にオンにし、負荷２を停止させる指示信号を受けたときは、ＦＥＴ７，８を同時的にオフにする。
　ＦＥＴ７，８がオフである場合、ＦＥＴ７，８が正常であれば、ＦＥＴ７のボディダイオードが導通しているので、電圧検出手段９が検出する電圧値は略電源の電圧値である。但し、抵抗Ｒは、大きくしてあるので、電流が殆ど流れない。
　ここで、例えば、図５に示すように、ＦＥＴ７，８がオフである場合に、ＦＥＴ８がショート故障したとき、ＦＥＴ８は、オン抵抗が通常より大きい状態で半導通になり、ＦＥＴ７のボディダイオードを通じて負荷２に電流が流れて、電圧検出手段９が検出する電圧値は降下する。但し、抵抗Ｒは、上述したように、電流が殆ど流れない。
　制御部（判定する手段、オンにする手段）１は、電圧検出手段９が検出した電圧値が所定電圧値より低いか否かを判定しており、所定電圧値より低いと判定したときは、ＦＥＴ７，８をオンにする。
　これにより、図６に示すように、ＦＥＴ７にも電流が流れて、ＦＥＴ７のボディダイオードに流れる電流が減少し、ＦＥＴ７での発熱量を低減でき、焼損を防止できるので、フェールセーフが実現する。
　尚、逆直列に接続したＦＥＴ７，８の対を複数並列に接続した場合は、ＦＥＴ７，８をオンにすることにより、ショート故障したＦＥＴ８に流れる電流も減少し、ＦＥＴ８での発熱量も低減できる。
　また、負荷２は、ＦＥＴ８の半導通、及びＦＥＴ７のボディダイオードの導通により、中途半端に駆動する状態になっているので、ＦＥＴ７，８をオンにしても、負荷２への新たな負担は小さい。
　尚、上述した実施例２，３では、２つの半導体素子を逆直列に接続した１対の例を説明しているが、２つの半導体素子を逆直列に接続した対を２つ以上並列に接続してある場合でも、同様に作動させることが可能である。
　また、上述した実施例２，３では、半導体素子としてＮチャネル型ＭＯＳＦＥＴを使用しているが、Ｐチャネル型ＭＯＳＦＥＴを使用した場合でも、同様に作動させることが可能である。
　本発明は、直流電源及び負荷間に並列に接続される複数の半導体素子、又は直流電源及び負荷間に逆直列に接続される２つの半導体素子を備え、これらの半導体素子を同時的にオン又はオフにするように構成してある半導体装置に利用することができる。
　１　制御部（判定する手段、オンにする手段）
　２　負荷
　３，４，５，６，７，８　ＦＥＴ（半導体素子）
　９　電圧検出手段
　Ｒ　抵抗

Claims (3)

  1. 　直流電源及び負荷間に並列に接続される複数の半導体素子を備え、該複数の半導体素子を同時的にオン又はオフにするように構成してある半導体装置において、
    　前記複数の半導体素子及び負荷の接続節点、並びに固定電位間の電圧値を検出する電圧検出手段と、前記複数の半導体素子がオフである場合に、前記電圧検出手段が検出した電圧値が所定電圧値より高いか否かを判定する手段と、該手段が高いと判定したときに前記複数の半導体素子をオンにする手段とを備えることを特徴とする半導体装置。
  2. 　直流電源及び負荷間に逆直列に接続される２つの半導体素子を備え、該２つの半導体素子を同時的にオン又はオフにするように構成してある半導体装置において、
    　前記２つの半導体素子の接続節点及び固定電位間の電圧値を検出する電圧検出手段と、前記２つの半導体素子がオフである場合に、前記電圧検出手段が検出した電圧値の所定電圧値との高低を判定する手段と、該手段が所定電圧値より高いと判定したときに、前記２つの半導体素子をオンにする手段とを備えることを特徴とする半導体装置。
  3. 　直流電源及び負荷間に逆直列に接続される２つの半導体素子を備え、該２つの半導体素子を同時的にオン又はオフにするように構成してある半導体装置において、
    　前記２つの半導体素子の接続節点及び固定電位間の電圧値を検出する電圧検出手段と、前記２つの半導体素子がオフである場合に、前記電圧検出手段が検出した電圧値の所定電圧値との高低を判定する手段と、該手段が所定電圧値より低いと判定したときに、前記２つの半導体素子をオンにする手段とを備えることを特徴とする半導体装置。
PCT/JP2014/071605 2013-08-30 2014-08-19 半導体装置 WO2015029833A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480046861.1A CN105474542B (zh) 2013-08-30 2014-08-19 半导体装置
EP14840936.0A EP3021485B1 (en) 2013-08-30 2014-08-19 Semiconductor device
US14/911,438 US10038316B2 (en) 2013-08-30 2014-08-19 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-179755 2013-08-30
JP2013179755A JP6217248B2 (ja) 2013-08-30 2013-08-30 半導体装置

Publications (1)

Publication Number Publication Date
WO2015029833A1 true WO2015029833A1 (ja) 2015-03-05

Family

ID=52586396

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/071605 WO2015029833A1 (ja) 2013-08-30 2014-08-19 半導体装置

Country Status (5)

Country Link
US (1) US10038316B2 (ja)
EP (1) EP3021485B1 (ja)
JP (1) JP6217248B2 (ja)
CN (1) CN105474542B (ja)
WO (1) WO2015029833A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069716A (ja) * 2015-09-29 2017-04-06 株式会社オートネットワーク技術研究所 半導体装置及び制御装置
JP2017139380A (ja) * 2016-02-04 2017-08-10 矢崎総業株式会社 スイッチング制御装置
JP6665757B2 (ja) * 2016-11-08 2020-03-13 株式会社デンソー 電源制御装置、及び電池ユニット
DE102017206553A1 (de) * 2017-01-25 2018-07-26 Siemens Aktiengesellschaft Halbleitermodul
JP6669097B2 (ja) 2017-02-14 2020-03-18 株式会社オートネットワーク技術研究所 給電制御装置
JP7020945B2 (ja) * 2018-02-05 2022-02-16 矢崎総業株式会社 パワー半導体デバイス、及びそのパワー半導体デバイスを備える車両用電源供給システム
JP7060388B2 (ja) * 2018-02-05 2022-04-26 矢崎総業株式会社 パワー半導体デバイス、及びそのパワー半導体デバイスを備える車両用電源供給システム
JP7023205B2 (ja) 2018-09-19 2022-02-21 ルネサスエレクトロニクス株式会社 半導体装置
WO2020095371A1 (ja) * 2018-11-06 2020-05-14 株式会社 東芝 半導体装置
TWI737961B (zh) * 2019-01-30 2021-09-01 晶喬科技股份有限公司 整合式多功能晶片
JP2022074827A (ja) * 2020-11-05 2022-05-18 株式会社オートネットワーク技術研究所 スイッチング素子の故障検出装置
JP2023004142A (ja) * 2021-06-25 2023-01-17 株式会社オートネットワーク技術研究所 給電制御装置、給電制御方法、及びプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150461A (ja) * 1997-11-13 1999-06-02 Nissin High Voltage Co Ltd 高電圧スイッチ回路
JP2003158447A (ja) * 2001-11-22 2003-05-30 Denso Corp 電気負荷駆動装置の異常検出装置及び電気負荷駆動用ｉｃ
JP2005039385A (ja) * 2003-07-16 2005-02-10 Bosch Automotive Systems Corp 車両用制御装置
JP2008182872A (ja) * 2006-12-25 2008-08-07 Matsushita Electric Ind Co Ltd 蓄電装置
JP4593518B2 (ja) 2006-05-26 2010-12-08 古河電気工業株式会社 ヒューズ付半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031059B2 (ja) * 1992-05-15 2000-04-10 日産自動車株式会社 負荷短絡保護機能付きｍｏｓ形パワー素子
JP3773664B2 (ja) * 1998-09-11 2006-05-10 三菱電機株式会社 駆動制御装置、モジュール、および、複合モジュール
JP2001016083A (ja) * 1999-06-29 2001-01-19 Taiyo Yuden Co Ltd スイッチング制御方法及びスイッチング回路並びにスイッチング用電子部品及びスイッチング制御用電子部品
DE10350112A1 (de) * 2002-10-29 2004-06-17 NEC Compound Semiconductor Devices, Ltd., Kawasaki Fotovoltaisches Festkörperrelais
JP4065181B2 (ja) * 2002-11-12 2008-03-19 日信工業株式会社 電気部品駆動回路
US7872447B2 (en) 2006-12-25 2011-01-18 Panasonic Corporation Electrical storage apparatus for use in auxiliary power supply supplying electric power from electric storage device upon voltage drop of main power supply
EP2382712A1 (en) * 2009-01-28 2011-11-02 Telefonaktiebolaget L M Ericsson (PUBL) An electronic circuit breaker and a method of providing protection switching
US8698408B2 (en) * 2009-11-25 2014-04-15 Lutron Electronics Co., Inc. Two-wire dimmer switch for low-power loads
US8988050B2 (en) * 2009-11-25 2015-03-24 Lutron Electronics Co., Inc. Load control device for high-efficiency loads
US8664881B2 (en) * 2009-11-25 2014-03-04 Lutron Electronics Co., Inc. Two-wire dimmer switch for low-power loads
EP2330740B1 (en) * 2009-12-03 2016-05-25 ABB Technology AG System and method for controlling at least two power semiconductors connected in parallel
PT2532081E (pt) * 2010-02-03 2014-07-11 Abb Technology Ag Módulo de comutação para limitar e/ou quebrar a corrente de uma linha de energia elétrica
DE112011102038T5 (de) * 2010-06-16 2013-05-02 Autonetworks Technologies, Ltd. Leistungsversorgungssteuerschaltung und Leistungsversorgungssteuervorrichtung
WO2012087320A1 (en) * 2010-12-22 2012-06-28 Hewlett-Packard Development Company, L.P. Mosfet switch gate driver, mosfet switch system and method
DE102011009474A1 (de) * 2011-01-26 2012-07-26 Liebherr-Elektronik Gmbh Vorrichtung und Verfahren zum Überwachen und Symmetrieren eines mehrzelligen Energiespeicherstapels
JP5667468B2 (ja) * 2011-02-21 2015-02-12 日本特殊陶業株式会社 グロープラグの通電制御装置
JP5742356B2 (ja) * 2011-02-23 2015-07-01 株式会社ジェイテクト 電動パワーステアリング装置の制御装置
EP2721736B1 (en) 2011-06-20 2015-01-21 ABB Research Ltd. Gate control circuit, power module and associated method
JP5954091B2 (ja) * 2011-10-20 2016-07-20 ヤマハ株式会社 電源切換装置
JP6030849B2 (ja) * 2012-05-10 2016-11-24 矢崎総業株式会社 半導体スイッチの制御装置
US9231565B2 (en) * 2013-05-14 2016-01-05 Infineon Technologies Austria Ag Circuit with a plurality of bipolar transistors and method for controlling such a circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150461A (ja) * 1997-11-13 1999-06-02 Nissin High Voltage Co Ltd 高電圧スイッチ回路
JP2003158447A (ja) * 2001-11-22 2003-05-30 Denso Corp 電気負荷駆動装置の異常検出装置及び電気負荷駆動用ｉｃ
JP2005039385A (ja) * 2003-07-16 2005-02-10 Bosch Automotive Systems Corp 車両用制御装置
JP4593518B2 (ja) 2006-05-26 2010-12-08 古河電気工業株式会社 ヒューズ付半導体装置
JP2008182872A (ja) * 2006-12-25 2008-08-07 Matsushita Electric Ind Co Ltd 蓄電装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3021485A4

Also Published As

Publication number Publication date
US20160301202A1 (en) 2016-10-13
EP3021485A4 (en) 2016-08-03
CN105474542A (zh) 2016-04-06
EP3021485B1 (en) 2018-11-14
JP6217248B2 (ja) 2017-10-25
CN105474542B (zh) 2018-09-25
US10038316B2 (en) 2018-07-31
EP3021485A1 (en) 2016-05-18
JP2015050553A (ja) 2015-03-16

Similar Documents

Publication Publication Date Title
JP6217248B2 (ja) 半導体装置
JP2017216795A5 (ja)
JP6669097B2 (ja) 給電制御装置
WO2010150488A1 (ja) 電源保護回路およびそれを備えたモータ駆動装置
JP5201268B2 (ja) 半導体駆動装置
JP5831528B2 (ja) 半導体装置
KR20070033264A (ko) 과전류 검출장치
JP6030849B2 (ja) 半導体スイッチの制御装置
JP2007116653A (ja) スイッチ回路
JP2010104079A (ja) 負荷駆動装置
JP6265293B2 (ja) 半導体装置
JP5126241B2 (ja) 過電圧保護回路、及び過電圧保護方法
JP5799793B2 (ja) 車両用電源リレー回路
US20150002973A1 (en) Overheat protection circuit and overheat protection method
US11128131B2 (en) Semiconductor device
EP3065295B1 (en) Overcurrent protection circuit
JP2005236731A (ja) 過電流保護回路及び半導体装置
JP2010220415A (ja) 直流電源装置
JP6724539B2 (ja) 負荷駆動装置
JP2020129867A (ja) 過電流検出回路及び電流出力回路
JP2007336620A (ja) 電源入力回路
JP2019068639A (ja) 放電装置
JP5012724B2 (ja) 電磁負荷の駆動装置
US8416550B1 (en) Solid state breaker circuit for direct current applications
JP5016425B2 (ja) 電気回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480046861.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14840936

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14911438

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2014840936

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE