JP5016425B2

JP5016425B2 - 電気回路

Info

Publication number: JP5016425B2
Application number: JP2007243936A
Authority: JP
Inventors: 晃治笹嶋
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 2007-09-20
Filing date: 2007-09-20
Publication date: 2012-09-05
Anticipated expiration: 2027-09-20
Also published as: JP2009075841A

Description

本発明は、一端に電源が接続され、他端に負荷部が接続されている電気回路に関する。

電動パワーステアリング装置は、車両に搭載したバッテリなどを電源とし、駆動回路が補助モータを駆動することによって、操舵力を補助している。電源と駆動回路との間には、バッテリ端子のつなぎ間違えによる逆方向の電流を阻止したり、イグニッションスイッチと連動してオン（導通状態）とオフ（非導通状態）とを切り替えたり、駆動回路などの故障に応じてオフにし駆動電流を遮断したりするなどのために、リレーが設けられている。

電動パワーステアリング装置付きの車両で運転者が快適な操舵感覚を得られるようにするには、人力操舵に応じて補助モータが俊敏に動作する必要があるため、補助モータの高出力化や高レスポンス化が図られている。これに伴って、前記したリレーを流れる電流も増大することになる。リレーに定格を超える電流が流れ、接点の焼損や熔着などによるリレーの故障や破壊を防止するには、より大きい電流容量のリレーを用いればよい。しかし、接点の発熱は電流値の二乗に比例するため、リレーの大容量化を図ると、リレーの外形が急激に大型化する問題点があった。

ところで、従来、バッテリから、操舵力を補助するモータへ流れる駆動電流を、並列接続している２個のリレー（フェイルセーフリレー）の接点に分流させることによって、電流容量が小さい接点（例えばモータの最大駆動電流の略半分の電流容量の接点）を有する２個の小型のリレーを使用するようにした「電動パワーステアリング装置」が知られている（例えば、特許文献１参照）。
特開平７−３２９７９８号公報（段落［００１９］−［００２２］、図１）

しかしながら、前記「電動パワーステアリング装置」（特許文献１記載）のコントローラでは、２個のリレー（フェイルセーフリレー）に全く同じ仕様のものを用いたとしても、これらのリレーに流れる電流値は平衡せず、どちらかのリレーに流れる電流が過大になって、リレーの故障や破壊を招くおそれがあった。その第１の理由は、同一の仕様の電気部品（リレー）であっても個々の製品の実測値には所定のばらつきが許容されているため、個々のリレー間で、オン抵抗やスイッチング時間などが、一般に若干異なるためである。その第２の理由は、車両などへ実装するうえで、リレーを接続する導線の取り回し長さ（つまり、導線の抵抗）や接続抵抗が、リレーごとに若干異なってしまうためである。

そこで、本発明は、前記した問題点を解決し、大電流を流すことができリレーの小型化を図ることができる電気回路を提供することをその課題とする。

前記課題を解決するため、本発明による電気回路は、電源と並列に接続されている複数のリレーと、前記複数のリレーとそれぞれ直列に接続されている複数の電界効果トランジスタと、前記複数の電界効果トランジスタの出力が入力される負荷部と、前記複数の電界効果トランジスタのゲート端子に所定電圧を印加する定電圧源と、を具備し、前記定電圧源の正極を前記電界効果トランジスタのゲート端子に接続し、前記定電圧源の負極を接地し、前記電界効果トランジスタのゲート端子と、前記電界効果トランジスタのソースに内部抵抗を介して接続するソース端子との電位差に応じて、前記電界効果トランジスタの電流を可変とすることを特徴とする。

本発明によれば、大電流を流すことができリレーの小型化を図ることができる電気回路を実現できる。

次に、本発明を実施するための最良の形態（以下「実施形態」という）について、添付の図面を参照し、詳細に説明する。
＜第１実施形態＞
図１は、本発明による第１実施形態の電気回路１０１を示す回路ブロック図である。
この電気回路１０１は、電源Ｂ１０と、負荷部Ｌ１０と、電源Ｂ１０と負荷部Ｌ１０との間に介挿されたリレー回路１０１ａを具備している。

電源Ｂ１０は、自動車に装備されたバッテリ、オルタネータに接続された整流器などからなる定電圧の直流電源である（いずれも図示せず）。電源Ｂ１０は、負荷部Ｌ１０の仕様などに応じて、実用上直流電源とみなせるものであればよく、その許容範囲内で、通電による電圧降下があったり、リプルを含んでいたりしてもよい。

図３を参照して後記するように、負荷部Ｌ１０は、典型的には、自動車の電動ステアリング装置（図示せず）において操舵力を補助する補助モータＭ１０と、補助モータＭ１０を駆動するモータ駆動回路Ｌ１１とを含んで構成される。また、負荷部Ｌ１０は、電子制御ユニット（electronic control unit; ECU）など、自動車に搭載された各種の電気機器（図示せず）とすると好適である。さらには、負荷部Ｌ１０は、自動車に係るもの以外の電気機器としてもよい。

図１に示すように、リレー回路１０１ａは、電源Ｂ１０に並列に接続されたリレーＲＹ１，ＲＹ２と、入力側がリレーＲＹ１に直列に接続され、出力側が負荷部Ｌ１０に接続されたＦＥＴ（電界効果トランジスタ）Ｑ１と、入力側がリレーＲＹ２に直列に接続され、出力側が負荷部Ｌ１０に接続されたＦＥＴＱ２と、ＦＥＴＱ１に所定のゲート電圧を印加する定電圧源Ｖ１と、ＦＥＴＱ２に所定のゲート電圧を印加する定電圧源Ｖ２と、ＦＥＴＱ１の出力側に並列に接続され負荷部Ｌ１０の急峻な負荷変動に追従して充放電するコンデンサ（出力コンデンサ）Ｃ１と、ＦＥＴＱ２の出力側に並列に接続され負荷部Ｌ１０の急峻な負荷変動に追従して充放電するコンデンサ（出力コンデンサ）Ｃ２と、リレーＲＹ１，ＲＹ２の電磁石に接続され外部の制御回路（図示せず）の制御によってリレーＲＹ１，ＲＹ２を駆動するリレー駆動回路Ｓ１０と、を含んで構成されている。

ＦＥＴＱ１，Ｑ２がエンハンスメント・モード形である場合について説明するが、接合形のものを用いてもよい。また、ディプリーション・モード形のものを用いて、同様の機能を有する回路を構成することも可能である。

リレーＲＹ１，ＲＹ２は、単極単投（SPST）の電磁継電器であって、電磁石および機械式の可動接点を含んでいる。リレーＲＹ１，ＲＹ２として、この電磁継電器と同等の機能を有する半導体リレー（Solid State Relay; SSR）を用いてもよい。
リレーＲＹ１，ＲＹ２が同一の仕様である場合について説明するが、リレーＲＹ１，ＲＹ２の仕様（特に、電流容量）は、同一でなくてもよい。この場合、リレーＲＹ１，ＲＹ２の仕様に合わせて、ＦＥＴＱ１，Ｑ２の仕様と、定電圧源Ｖ１，Ｖ２の電圧値を選択する。リレーＲＹ１，ＲＹ２ごとに流れる電流Ｉ１，Ｉ２の大きさを個別に制御するためには、例えば、ＦＥＴＱ１，Ｑ２のゲートにダイオードを介挿したり、マイクロコンピュータを含む回路でＦＥＴＱ１，Ｑ２のゲート電圧を制御したりすればよい。
また、ＦＥＴＱ１，Ｑ２の負荷部Ｌ１０側に抵抗器（図示せず）を設けて、ゲート電圧の制御を容易に行うこともできる。

リレー駆動回路Ｓ１０は、外部の制御回路（図示せず）からの制御信号に応じて、制御信号がオン状態を示すとき、リレーＲＹ１，ＲＹ２の電磁石へ駆動電流を流して可動接点を閉成し（すなわち、リレーＲＹ１，ＲＹ２を導通状態にし）、また、制御信号がオフ状態を示すとき、リレーＲＹ１，ＲＹ２の電磁石へ駆動電流を流さず可動接点を開成する（すなわち、リレーＲＹ１，ＲＹ２を非導通状態にする）。
制御回路は、例えば、イグニッションスイッチ（図示せず）がオンのとき、制御信号をオン状態にし、オフのとき、制御信号をオフ状態にする。制御回路は、また例えば、負荷部Ｌ１０などを監視し、異常や故障が検出されたときは、制御信号をオフ状態にする。

ＦＥＴＱ１は、そのチャネル部分の一端が、リレーＲＹ１を介して電源Ｂ１０に接続され、その他端が負荷部Ｌ１０に接続されている。ＦＥＴＱ１のゲートには、定電圧源Ｖ１が接続され、定電圧源Ｖ１の他端は接地されている。ダイオードＤｑ１は、ＦＥＴＱ１の内蔵ダイオード（寄生ダイオード; body diode）であるから、単にＦＥＴＱ１というときは、ダイオードＤｑ１を含むものとする。
ＦＥＴＱ２は、そのチャネル部分の一端が、リレーＲＹ２を介して電源Ｂ１０に接続され、その他端が負荷部Ｌ１０に接続されている。ＦＥＴＱ２のゲートには、定電圧源Ｖ２が接続され、定電圧源Ｖ２の他端は接地されている。ダイオードＤｑ２は、ＦＥＴＱ２の内蔵ダイオード（寄生ダイオード; body diode）であるから、単にＦＥＴＱ２というときは、ダイオードＤｑ２を含むものとする。

図２は、図１に示すＦＥＴＱ１およびその周縁部を詳細に示す回路ブロック図である。
図２（ａ）に示すように、ＦＥＴＱ１がＮチャネル・エンハンスメント・モード形である場合、図示しないが、ＦＥＴＱ１のゲートＧは、例えばリレー回路１０１ａ内または負荷部Ｌ１０内において、ＦＥＴＱ１の出力側と共通接地であるものとする。
ＦＥＴＱ１を流れる電流Ｉ１（図１参照）が増加した場合、ソースＳ側の抵抗Ｒｓ１に流れる電流も増加し、抵抗Ｒｓ１の両端の電圧が（例えば、０．０５Ｖ）増加する。すると、定電圧源Ｖ１がＦＥＴＱ１のゲート端子−抵抗Ｒｓ１−ソース端子間に印加する電圧（例えば、１５Ｖ）に、抵抗Ｒｓ１において生じた増加分の電圧（例えば、前記した０．０５Ｖ）が含まれる。したがって、ＦＥＴＱ１においてソースＳからの出力がゲートＧに負帰還されているため、前記した増加分の電圧（例えば、０．０５Ｖ）が定電圧源Ｖ１によって与えられるゲート電圧（例えば、１５Ｖ）からマイナスされる（例えば、１４．９５Ｖになる）。その結果、ＦＥＴＱ１のチャネルを電流Ｉ１が流れにくくなり、他方のＦＥＴＱ２の電流Ｉ２が増大し、２個のＦＥＴＱ１，Ｑ２に流れる電流Ｉ１，Ｉ２が均衡するように回路が動作する。

図２（ｂ）に示すように、ＦＥＴＱ１がＰチャネル・エンハンスメント・モード形である場合、図１に示すように、ＦＥＴＱ１のゲートＧは、電源Ｂ１０の負極と共通接地である。この場合、例えば、電源Ｂ１０の電圧を１０Ｖ、定電圧源Ｖ１の電圧を５Ｖとすれば、ＦＥＴＱ１のゲート端子−内部抵抗Ｒｓ１−ソース端子間に印加する電圧を−５Ｖとすることができる。
この図２（ｂ）に示す回路の動作は、図２（ａ）を参照して前記した回路と対称であり、実質的に同じであるから、その説明を省略する。

図３は、負荷部Ｌ１０の一例を詳細に示す回路ブロック図である。
この負荷部Ｌ１０は、電気回路１０１およびモータ制御部（図示せず）に接続されたモータ駆動回路Ｌ１１と、モータ駆動回路Ｌ１１に接続された補助モータＭ１０とを備え、制御プログラムをロードされたマイクロコンピュータを含んで構成されたモータ制御部（図示せず）によって制御されている。

補助モータＭ１０は、三相（Ｕ相、Ｖ相、Ｗ相）のＤＣブラシレスモータである。ホール素子などの磁気検出素子（図示せず）によるロータ（図示せず）の位相検出結果は、モータ制御部（図示せず）へ送られている。補助モータＭ１０は、車両のパワーステアリング装置（図示せず）において、操舵力を適切に補助するものであれば、他の形式の電気モータを用いてもよい。この場合、駆動回路は、この電気モータに適合するものを使用する。

モータ駆動回路Ｌ１１は、リレー回路１０１ａを通じて電力供給され、モータ制御部によってスイッチング制御されて、補助モータＭ１０を駆動する。トランジスタＴＲ１１およびＴＲ１２は、補助モータＭ１０をＵ相において駆動し、トランジスタＴＲ２１およびＴＲ２２は、補助モータＭ１０をＶ相において駆動し、トランジスタＴＲ３１およびＴＲ３２は、補助モータＭ１０をＷ相において駆動する。トランジスタの代わりに、ＦＥＴやＩＧＢＴなどの他の素子を、スイッチング素子として用いてもよい。

本発明による第１実施形態によれば、次の各効果が得られる。
（１）電源Ｂ１０から流入する電流Ｉ１０が、リレーＲＹ１を流れる電流Ｉ１とリレーＲＹ２に流れる電流Ｉ２とに分流されるため、リレーＲＹ１，ＲＹ２の接点の電流容量が小さくて済む。特に、電流Ｉ１０の値が大きくなる場合には、接点の発熱が電流値の二乗に比例することから、リレーＲＹ１，ＲＹ２の接点の発熱の合計値が小さくなり、リレーＲＹ１，ＲＹ２を著しく小型化できる。
（２）電流Ｉ１と電流Ｉ２とがＦＥＴＱ１とＦＥＴＱ２によって個別に制限されるため、電流Ｉ１，Ｉ２の一方が減少しても、他方をＦＥＴＱ１またはＦＥＴＱ２による制限値に制限できる。
（３）負荷部Ｌ１０が仮に過負荷になっても、電流Ｉ１および電流Ｉ２が各々制限されるため、電源Ｂ１０から負荷部Ｌ１０へ流れる電流Ｉ１０を、電流Ｉ１の制限値と電流Ｉ２の制限値との合計値に制限できる。
（４）リレーＲＹ１，ＲＹ２に要求される電流容量を、ＦＥＴＱ１，Ｑ２の定格（ゲート電圧に対するドレイン電流の関係）および定電圧源Ｖ１，Ｖ２を基に容易に導出できる。また、リレーＲＹ１，ＲＹ２の電流容量に応じて、定電圧源Ｖ１，Ｖ２の電圧値を容易に決定できる。
（５）リレーＲＹ１，ＲＹ２のスイッチング時間にばらつきがあっても、リレーＲＹ１，ＲＹ２が熔着したり破壊したりすることが防止される。
（６）定電圧源Ｖ１の電圧および定電圧源Ｖ２の電圧の値を適切に選択すれば、リレーＲＹ１，ＲＹ２に合わせて、電流Ｉ１，Ｉ２の制限値を容易に設定できる。
（７）ＦＥＴＱ１，Ｑ２は、ゲート電流がほとんど流れないため、制御に係る発熱や電力消費が少なくて済む。
（８）ＦＥＴＱ１，Ｑ２は、ゲート電圧によって電流Ｉ１，Ｉ２を直接的に制御（制限）できるため、バイポーラトランジスタを用いた場合と比較して、素子数が少なくて済み回路構成が簡単になる。

＜第２実施形態＞
図４は、本発明による第２実施形態の電気回路１０２を示す回路ブロック図である。
この電気回路１０２は、第１実施形態の電気回路１０１（図１参照）において、リレー回路１０１ａの代わりに、リレー回路１０２ａを備えたものである。リレー回路１０２ａの基本例は、リレー回路１０１ａ（図１参照）において、リレーＲＹ１，ＲＹ２の後段に昇圧回路Ａ１を設けた構成である。

昇圧回路Ａ１は、ＤＣ−ＤＣコンバータの一種であって、入力電圧よりも高い出力電圧を得ることができる素子または回路であり、具体的には、例えば、半導体スイッチ、インダクタおよびコンデンサを含んで構成されている（いずれも図示せず）。

リレー回路１０２ａの基本例によれば、リレーＲＹ１，ＲＹ２が昇圧回路Ａ１の前段に位置することとなる。したがって、昇圧回路Ａ１（またはこれらより後段の回路）に障害が発生したとき、リレーＲＹ１，ＲＹ２をオフにすれば、これらの回路への電源入力を遮断することができる。

リレー回路１０２ａの前段（すなわち、電源Ｂ１０の後段）に昇圧回路（図示せず）を設けた構成としてもよい。
リレー回路１０２ａの変形例によれば、昇圧回路のいずれかが短絡故障したとき、リレーＲＹ１，ＲＹ２がこれに対するフェールセーフリレーとして動作する。

本発明による第２実施形態によれば、前記した第１実施形態による効果に加え、昇圧回路Ａ１などを設けたことによって、より高い電圧で、負荷部Ｌ１０に電源供給を行える。

＜第３実施形態＞
図５は、本発明による第３実施形態の電気回路１０３を示す回路ブロック図である。
この電気回路１０３は、第１実施形態の電気回路１０１（図１参照）において、リレー回路１０１ａの代わりに、リレー回路１０３ａを備えたものである。リレー回路１０３ａは、リレー回路１０１ａ（図１参照）において、リレーＲＹ１、ＦＥＴＱ１、定電圧源Ｖ１、コンデンサＣ１からなる回路と同様の回路を、多数（ｎ組）、電源Ｂ１０および負荷部Ｌ１０に対して並列に接続した構成である。

本発明による第３実施形態によれば、前記した第１実施形態による効果に加え、電源Ｂ１０からの電流Ｉ１０が、ｎ枝の電流Ｉ１，Ｉ２，…，Ｉｎに分かれて、リレーＲＹ１，ＲＹ２，…，ＲＹｎに流れるため、殊に電流Ｉ１０が大きい場合において、リレーＲＹ１，ＲＹ２，…，ＲＹｎをさらに小型化できる。

＜第４実施形態＞
図６は、本発明による第４実施形態の電気回路１０４を示す回路ブロック図である。
この電気回路１０４は、第１実施形態の電気回路１０１（図１参照）において、リレー回路１０１ａの代わりに、リレー回路１０４ａを備えたものである。リレー回路１０４ａは、リレー回路１０１ａ（図１参照）において、ＦＥＴＱ１および定電圧源Ｖ１の代わりに定電流ダイオードＣＲＤ１を備え、ＦＥＴＱ２および定電圧源Ｖ２の代わりに定電流ダイオードＣＲＤ２を備えて構成されている。

定電流ダイオードＣＲＤ１，ＣＲＤ２は、接合形電界効果トランジスタのゲートとソースとを短絡した内部構造を有し、入力電圧が所定範囲であるならば、出力電流がほぼ所定値に保たれる素子である。

本発明による第４実施形態によれば、前記した第１実施形態による効果に加え、定電流ダイオードＣＲＤ１，ＣＲＤ２を用いたことによって、より少ない素子数および工程数で同様の機能を有する回路を実現できる。

＜その他の実施形態＞
前記した実施形態の技術思想を、例えば次のように組み合わせて、更なる実施形態としてもよい。
（１）第３実施形態のリレー回路１０３ａ（図５参照）において、第２実施形態の昇圧回路Ａ１（図４参照）を適用する。
（２）第３実施形態のリレー回路１０３ａ（図５参照）において、第４実施形態の定電流ダイオードＣＲＤ１，ＣＲＤ２，…，ＣＲＤｎ（図６参照）を適用する。
（３）第１実施形態では、ゲートＧ−内部抵抗Ｒｓ１−ソースＳの間に印加される電圧が制御（制限）されることについても説明したが、ＦＥＴの定抵抗特性を利用することも、もちろん可能である。ここでいう定抵抗特性とは、ドレインＤ−ソースＳ間電圧（Ｖ_ＤＳ）にかかわらずドレイン電流（Ｉ_Ｄ）がほぼ一定となる領域よりも電圧Ｖ_ＤＳが低い領域の特性であって、電圧Ｖ_ＤＳに対し電流Ｉ_Ｄがほぼ比例する（抵抗がほぼ一定である）領域の特性である。
具体的には、一方のＦＥＴに流れるドレイン電流Ｉ_Ｄが大きくなると、ドレインＤ−ソースＳ間の電圧Ｖ_ＤＳが大きくなるため、他方のＦＥＴの電圧Ｖ_ＤＳが相対的に低くなり、このＦＥＴのドレイン電流Ｉ_Ｄが増加するため、２個のＦＥＴにそれぞれ流れるドレイン電流Ｉ_Ｄがバランスされる。

＜比較例＞
図７は、比較例の電気回路１０９を示す回路ブロック図である。
この電気回路１０９は、第１実施形態の電気回路１０１（図１参照）において、リレー回路１０１ａの代わりに、リレー回路１０９ａを備えたものである。リレー回路１０９ａは、電源Ｂ１０と負荷部Ｌ１０との間に１個のリレーＲＹ１を介挿し、リレーＲＹ１を駆動するリレー駆動回路Ｓ１０と、リレーＲＹ１の負荷部Ｌ１０側に設けられたコンデンサ（出力コンデンサ）Ｃ１とを具備した構成である。

比較例の電気回路１０９では、電源Ｂ１０からの電流Ｉ１０は、すべて、リレーＲＹ１を通る。リレーＲＹ１の接点の発熱は、電流Ｉ１０の値の二乗に比例するため、電流Ｉ１０を大きくすると、リレーＲＹ１を非常に大きくしなければならない。

本発明による第１実施形態の電気回路を示す回路ブロック図である。図１に示すＦＥＴおよびその周縁部を詳細に示す回路ブロック図である。負荷部の一例を詳細に示す回路ブロック図である。本発明による第２実施形態の電気回路を示す回路ブロック図である。本発明による第３実施形態の電気回路を示す回路ブロック図である。本発明による第４実施形態の電気回路を示す回路ブロック図である。比較例の電気回路を示す回路ブロック図である。

符号の説明

１０１電気回路（第１実施形態）
１０１ａリレー回路（第１実施形態）
１０２電気回路（第２実施形態）
１０２ａリレー回路（第２実施形態）
１０３電気回路（第３実施形態）
１０３ａリレー回路（第３実施形態）
１０４電気回路（第４実施形態）
１０４ａリレー回路（第４実施形態）
１０９電気回路（比較例）
１０９ａリレー回路（比較例）
Ａ１昇圧回路
Ｂ１０電源
Ｃ１，Ｃ２コンデンサ
ＣＲＤ１，ＣＲＤ２定電流ダイオード
Ｄｑ１，Ｄｑ２ダイオード
Ｌ１０負荷部
Ｌ１１モータ駆動回路
Ｍ１０補助モータ
Ｑ１，Ｑ２，…，ＱｎＦＥＴ
ＲＹ１，ＲＹ２リレー
Ｓ１０リレー駆動回路
Ｖ１，Ｖ２定電圧源

Claims

電源と並列に接続されている複数のリレーと、
前記複数のリレーとそれぞれ直列に接続されている複数の電界効果トランジスタと、
前記複数の電界効果トランジスタの出力が入力される負荷部と、
前記複数の電界効果トランジスタのゲート端子に所定電圧を印加する定電圧源と、
を具備し、
前記定電圧源の正極を前記ゲート端子に接続し、前記定電圧源の負極を接地させ、
前記電界効果トランジスタのゲート端子と、前記電界効果トランジスタのソースに内部抵抗を介して接続するソース端子との電位差に応じて、
前記電界効果トランジスタの電流を可変とすることを特徴とする電気回路。
前記負荷部は、電動パワーステアリング装置で使用され操舵を補助する補助モータを含むことを特徴とする請求項１に記載の電気回路。