JP2015035937A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】故障により制御部が動作を停止しても、負荷への電力供給を継続することが可能なＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータ１００は、ＦＥＴ１のオン・オフ動作により、直流電源５０の電圧を昇圧して負荷７０へ供給する電圧変換回路１と、電圧変換回路１と並列に設けられ、入力端子１０と出力端子２０との間に接続されたＦＥＴ２を有するバイパス回路５と、電圧変換回路１と並列に設けられ、入力端子１０と出力端子２０との間に接続されたリレーＲＹを有するバイパス回路６と、ＦＥＴ１、ＦＥＴ２、およびリレーＲＹの動作を制御する制御部２とを備えている。リレーＲＹは、常閉型のリレーからなる。非昇圧時に、接地線ｗが断線して制御部２の動作が停止した場合、リレーＲＹが接点閉状態となるため、バイパス回路６を経由して、直流電源５０から負荷７０へ電力を供給することができる。【選択図】図１

Description

本発明は、直流電源の電圧を昇圧または降圧して負荷に供給するＤＣ−ＤＣコンバータ（直流−直流変換装置）に関し、特に、非昇圧時または非降圧時に負荷への電力供給経路となるバイパス回路を備えたＤＣ−ＤＣコンバータに関する。

例えば自動車には、各種の車載機器や回路に直流電圧を供給するための電源装置として、ＤＣ−ＤＣコンバータが搭載されている。一般に、ＤＣ−ＤＣコンバータは、スイッチング素子やインダクタなどから構成される電圧変換回路（昇圧回路または降圧回路）を有しており、直流電源の電圧を高速でスイッチングすることにより、昇圧または降圧された直流電圧を出力する。

このようなＤＣ−ＤＣコンバータには、昇圧または降圧が必要な場合だけ電圧変換回路を作動させ、昇圧または降圧が必要ない場合は、電圧変換回路を経由せずに、バイパス回路を経由して負荷へ電力を供給するものがある。後掲の特許文献１〜５には、このようなバイパス回路を設けた電源装置が示されている。

特許文献１では、電圧変換回路を経由して電力を出力する第１状態と、バイパス回路を経由して電力を出力する第２状態とを切り替える際に、電圧変換回路とバイパス回路とが共に動作状態となるように制御を行う。

特許文献２では、アイドルストップ後の再起動時に動作して入力電圧を所定の出力電圧に変換する電圧変換回路と、アイドルストップ後の再起動時に非導通状態を維持し、再起動時以外のときに導通状態を維持して電圧変換回路の入力側から出力側へ電圧変換回路を通さずに電力を供給するバイパス回路とが設けられている。

特許文献３では、バッテリ電圧を昇圧して負荷に供給する電圧変換回路と、この電圧変換回路と並列に接続されたバイパス回路と、電圧変換回路が昇圧する電圧を制御する制御手段とが設けられている。制御手段は、エンジン始動前に、電圧変換回路が昇圧する目標電圧を第１の電圧に制御し、エンジン始動後に、目標電圧を第１の電圧より低い第２の電圧に変更する。

特許文献４では、入力電圧を検出する第１電圧センサ、出力電圧を検出する第２電圧センサ、および、バイパス回路に備わるスイッチの故障の有無を判定する故障判定手段が設けられている。故障判定手段は、第１および第２電圧センサが検出した電圧に基づき、バイパス回路のスイッチがオンしないオープン故障、または、バイパス回路のスイッチがオフしないショート故障の有無を判定する。

特許文献５では、直流電源の電圧を降圧する降圧回路をバイパスする第１のバイパス回路、上記降圧回路に接続された昇圧回路をバイパスする第２のバイパス回路、または、降圧回路と昇圧回路とを一体化した昇降圧回路をバイパスする第３のバイパス回路が設けられる。

上記の特許文献１〜５に記載された装置では、電圧変換回路と並列に、リレーやＦＥＴなどのスイッチング素子を有するバイパス回路が１つだけ設けられている。

特開２０１０−１８３７５５号公報 特開２０１２−６５４９４号公報 特開２０１０−１１５０１０号公報 特開２０１３−３８８４９号公報 特開２００７−１６６７８３号公報

従来のＤＣ−ＤＣコンバータにおいて、当該コンバータとグランドとを接続する接地線が、何らかの原因により断線する場合がある（以下、これを「グランド断線故障」という）。このようなグランド断線故障が発生すると、ＤＣ−ＤＣコンバータの内部に備わる制御部が動作を停止し、制御不能となる。このため、電圧の非昇圧時または非降圧時に、バイパス回路が駆動されず、バイパス回路を経由して負荷に電力が供給されなくなるという問題がある。

本発明の目的は、故障により制御部が動作を停止しても、バイパス回路を経由して負荷への電力供給を継続することが可能なＤＣ−ＤＣコンバータを提供することにある。

本発明に係るＤＣ−ＤＣコンバータは、直流電源が接続される入力端子と、負荷が接続される出力端子と、入力端子と出力端子との間に設けられ、第１スイッチング素子およびインダクタを有し、第１スイッチング素子のオン・オフ動作により、直流電源の電圧を昇圧または降圧して負荷へ供給する電圧変換回路と、この電圧変換回路と並列に設けられ、入力端子と出力端子との間に接続された第２スイッチング素子を有する第１バイパス回路と、電圧変換回路と並列に設けられ、入力端子と出力端子との間に接続された第３スイッチング素子を有する第２バイパス回路と、第１ないし第３スイッチング素子の動作を制御する制御部とを備える。そして、第３スイッチング素子は、常時オン型のスイッチング素子からなる。

このような構成によると、非昇圧時または非降圧時に、故障により制御部が動作を停止しても、第２バイパス回路の第３スイッチング素子が常時オン型であることから、当該第３スイッチング素子はオンの状態となる。したがって、第２バイパス回路を経由して負荷へ直流電源の電力を供給することができる。

本発明において、制御部は、非昇圧時または非降圧時に、第１スイッチング素子をオフにするとともに、第２スイッチング素子と第３スイッチング素子のいずれかをオンにし、昇圧時または降圧時に、第１スイッチング素子をオン・オフさせるとともに、第２スイッチング素子と第３スイッチング素子を共にオフにしてもよい。

本発明において、第１スイッチング素子および第２スイッチング素子がＦＥＴで、第３スイッチング素子が常閉型のリレーであってもよい。

本発明において、車両のイグニッションスイッチが接続されるイグニッション端子がさらに設けられ、制御部は、イグニッション端子に入力される信号に基づいて、イグニッションスイッチのオン・オフを判別してもよい。この場合、制御部は、非昇圧時または非降圧時に、イグニッションスイッチがオフと判別したときは、第２スイッチング素子であるＦＥＴをオフにするとともに、第３スイッチング素子であるリレーの接点を閉じた状態にする。また、制御部は、非昇圧時または非降圧時に、イグニッションスイッチがオンと判別したときは、第２スイッチング素子であるＦＥＴをオンにするとともに、第３スイッチング素子であるリレーの接点を開いた状態にする。

本発明において、非昇圧時または非降圧時に、第２スイッチング素子がオンしない故障を検出する故障検出手段をさらに備えていてもよい。この場合、制御部は、非昇圧時または非降圧時に、故障検出手段で故障が検出されたときは、第３スイッチング素子をオンにする。

本発明において、電圧変換回路は、インダクタと出力端子との間に接続された整流用のダイオードを有し、故障検出手段は、ダイオードの近傍に配置されたサーミスタを有していてもよい。この場合、故障検出手段は、サーミスタの両端の電圧に基づいて故障を検出する。

本発明において、故障検出手段は、入力端子における入力電圧を検出する入力電圧検出回路と、出力端子における出力電圧を検出する出力電圧検出回路とを有していてもよい。この場合、故障検出手段は、入力電圧検出回路で検出された入力電圧と、出力電圧検出回路で検出された出力電圧との差に基づいて故障を検出する。

本発明によれば、故障により制御部が動作を停止しても、バイパス回路を経由して負荷への電力供給を継続することが可能なＤＣ−ＤＣコンバータを提供することができる。

本発明の実施形態に係るＤＣ−ＤＣコンバータの回路図である。 通常動作における非昇圧時の電流経路を示した回路図である。 通常動作における非昇圧時の他の電流経路を示した回路図である。 通常動作における昇圧時の電流経路を示した回路図である。 グランド断線故障時の電流経路を示した回路図である。 図１のＤＣ−ＤＣコンバータの動作を示したタイムチャートである。 他の実施形態に係るＤＣ−ＤＣコンバータの回路図である。 ＦＥＴ断線故障時の電流経路を示した回路図である。 ＦＥＴ断線故障時の電流経路を示した回路図である。 図７のＤＣ−ＤＣコンバータの動作を示したタイムチャートである。 他の実施形態に係るＤＣ−ＤＣコンバータの回路図である。

以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一部分または対応部分には同一符号を付してある。

最初に、本発明の実施形態に係るＤＣ−ＤＣコンバータの構成を、図１を参照しながら説明する。ＤＣ−ＤＣコンバータ１００は、電圧変換回路１、制御部２、ＦＥＴ駆動部３、リレー駆動部４、バイパス回路５、バイパス回路６、入力端子１０、イグニッション端子１１、昇圧端子１２、グランド端子１３、および出力端子２０を備えている。

入力端子１０には直流電源５０の正極が接続され、出力端子２０には負荷７０が接続される。直流電源５０は、例えば自動車に搭載される車両用バッテリであり、負荷７０は、例えばエンジンや車載機器などを制御するＥＣＵ（電子制御ユニット）である。

電圧変換回路１は、直流電源５０の電圧を昇圧する昇圧回路であって、インダクタＬと、昇圧用の電界効果トランジスタＦＥＴ１（以下、単に「ＦＥＴ１」と表記する。）と、整流用のダイオードＤ３とを備えている。

インダクタＬの一端は、入力端子１０に接続されており、インダクタＬの他端は、ダイオードＤ３のアノードに接続されている。ダイオードＤ３のカソードは、出力端子２０に接続されている。ＦＥＴ１は、ｎチャンネル型のＭＯＳ−ＦＥＴであって、インダクタＬの他端とグランドＧとの間に設けられている。ＦＥＴ１のドレインｄは、インダクタＬの他端に接続されており、ＦＥＴ１のソースｓは、グランドＧに接地されている。ＦＥＴ１のゲートｇは、ＦＥＴ駆動部５に接続されている。ＦＥＴ１には、入力端子１０からグランドＧへ電流を流さない向きに、ダイオードＤ１が並列接続されている。このダイオードＤ１は、ＦＥＴ１のドレインｄ・ソースｓ間の寄生ダイオードである。

バイパス回路５は、電圧変換回路１と並列に設けられており、入力端子１０と出力端子２０との間に接続されたバイパス用の電界効果トランジスタＦＥＴ２（以下、単に「ＦＥＴ２」と表記する。）を有する。このＦＥＴ２は、ゲートｇに駆動信号が与えられないときはドレインｄ・ソースｓ間が非導通となる、常時オフ型のスイッチング素子である。ＦＥＴ２のドレインｄは、入力端子１０に接続されており、ＦＥＴ２のソースｓは、出力端子２０に接続されている。ＦＥＴ２のゲートｇは、ＦＥＴ駆動部５に接続されている。このＦＥＴ２は、ｐチャンネル型のＭＯＳ−ＦＥＴからなる。ＦＥＴ２には、入力端子１０から出力端子２０へ電流を流す向きに、ダイオードＤ２が並列接続されている。このダイオードＤ２は、ＦＥＴ２のドレインｄ・ソースｓ間の寄生ダイオードである。

バイパス回路６は、電圧変換回路１と並列に設けられており、入力端子１０と出力端子２０との間に接続された常閉型のリレーＲＹを備えている。このリレーＲＹは、常開端子ａ、常閉端子ｂ、および共通端子ｃを有する。常開端子ａは回路に接続されておらず、常閉端子ｂは出力端子２０に接続されている。また、共通端子ｃは入力端子１０に接続されている。リレーＲＹの接点は、リレーコイル（図示省略）に通電されない状態では、常閉端子ｂ側に切り替わっていて（オン状態）、リレーコイルに通電されると常開端子ａ側に切り替わる（オフ状態）。したがって、リレーＲＹは、常時オン型のスイッチング素子を構成している。

制御部２は、ＣＰＵやメモリなどから構成されており、ＤＣ−ＤＣコンバータ１００の動作を制御する。制御部２の入力側は、イグニッション端子１１および昇圧端子１２に接続されており、制御部２の出力側は、ＦＥＴ駆動部３およびリレー駆動部４に接続されている。また、制御部２はグランド端子１３にも接続されている。なお、図示は省略するが、制御部２は通信線を介して上位装置（エンジン制御装置など）と接続されており、上位装置との間で通信を行う。

ＦＥＴ駆動部３は、制御部２からの制御信号に基づいて、ＦＥＴ１およびＦＥＴ２を駆動する回路であって、これらのＦＥＴをオン・オフさせるための駆動信号を生成し、当該信号を各ＦＥＴのゲートｇへ出力する。

リレー駆動部４は、制御部２からの制御信号に基づいて、リレーＲＹを駆動する回路であって、リレーコイルに対して通電・断電を行う回路から構成されている。

イグニッション端子１１は、車両のイグニッションスイッチ３０が接続される端子である。イグニッションスイッチ３０の一端は、直流電源５０の正極に接続されており、イグニッションスイッチ３０の他端は、イグニッション端子１１に接続されている。イグニッションスイッチ３０がオフのときは、イグニッション端子１１に信号入力はなく、イグニッションスイッチ３０がオンのときは、イグニッション端子１１にイグニッション信号が入力される。制御部２は、イグニッション端子１１に入力される信号の有無に基づいて、イグニッションスイッチ３０のオン・オフを判別する。

昇圧端子１２は、図示しない上位装置から昇圧信号が入力される端子である。例えば、車両のアイドリングストップ状態が解除され、エンジン用のモータ（スタータ）が再起動する際に、上位装置から昇圧端子１２に昇圧信号が入力される。

グランド端子１３は、接地線ｗを介して、グランドＧに接続されている。また、直流電源５０の負極も、グランドＧに接続されている。

以上の構成において、ＦＥＴ１は本発明における「第１スイッチング素子」の一例であり、ＦＥＴ２は本発明における「第２スイッチング素子」の一例であり、リレーＲＹは本発明における「第３スイッチング素子」の一例である。バイパス回路５は、本発明における「第１バイパス回路」の一例であり、バイパス回路６は、本発明における「第２バイパス回路」の一例である。

次に、上述した構成からなるＤＣ−ＤＣコンバータ１００の動作について説明する。まず、グランド断線故障が発生していない場合の通常動作につき、図２ないし図４を参照しながら説明する。

図２は、イグニッションスイッチ３０がオフの場合の、非昇圧時の電流経路を示している。このとき、イグニッション端子１１にイグニッション信号は入力されず、昇圧端子１２に上位装置からの昇圧信号は入力されない。このため、制御部２は、イグニッションスイッチ３０がオフであると判断するとともに、電圧変換回路１による昇圧動作が不要であると判断する。その結果、制御部２からＦＥＴ駆動部３へ、ＦＥＴ１およびＦＥＴ２を駆動するための制御信号が出力されず、また、制御部２からリレー駆動部４へ、リレーＲＹを駆動するための制御信号も出力されない。したがって、ＦＥＴ１とＦＥＴ２は共にオフ状態にあり、リレーＲＹは接点が閉じた状態（オン状態）にある。

このような状況下では、ＦＥＴ１がオフしていることから、電圧変換回路１は昇圧動作を行わない。また、ＦＥＴ２がオフしていることから、バイパス回路５は、入力端子１０から出力端子２０へ至る電流経路を形成しない。一方、リレーＲＹの接点が閉じていることから、バイパス回路６は、入力端子１０から出力端子２０へ至る電流経路を形成する。このため、図２に太矢印で示したように、直流電源５０から、入力端子１０、リレーＲＹの共通端子ｃ、リレーＲＹの常閉端子ｂ、および出力端子２０を経由して電流が流れ、昇圧されない直流電圧が負荷７０に供給される。この直流電圧は、直流電源５０の電圧とほぼ同じ電圧となる。

なお、バイパス回路５のＦＥＴ２には、ダイオードＤ２が接続されているが、ダイオードＤ２の順方向の抵抗値は、リレーＲＹの接点の抵抗値に比べて十分大きいため、ダイオードＤ２には殆ど電流が流れない。同様に、電圧変換回路１では、インダクタＬとダイオードＤ３の直列回路の合成抵抗値が、リレーＲＹの接点の抵抗値に比べて十分大きいため、インダクタＬとダイオードＤ３にも殆ど電流が流れない。

図３は、イグニッションスイッチ３０がオンの場合の、非昇圧時の電流経路を示している。このとき、イグニッション端子１１にはイグニッション信号が入力され、昇圧端子１２には昇圧信号が入力されない。このため、制御部２は、イグニッションスイッチ３０がオンであると判断するとともに、電圧変換回路１による昇圧動作が不要であると判断する。その結果、制御部２からＦＥＴ駆動部３へ、ＦＥＴ１を駆動するための制御信号は出力されない。一方、制御部２は、イグニッションスイッチ３０がオンであることに基づき、ＦＥＴ２をオンさせるための制御信号をＦＥＴ駆動部３へ出力するとともに、リレーＲＹの接点を開くための制御信号をリレー駆動部４へ出力する。その結果、ＦＥＴ１はオフ状態にあり、ＦＥＴ２はオン状態となり、リレーＲＹの接点は常閉端子ｂから常開端子ａに切り替わる。

このような状況下では、ＦＥＴ１がオフしていることから、電圧変換回路１は昇圧動作を行わない。また、リレーＲＹの接点が開いていることから、バイパス回路６は、入力端子１０から出力端子２０へ至る電流経路を形成しない。一方、ＦＥＴ２がオンしていることから、バイパス回路５は、入力端子１０から出力端子２０へ至る電流経路を形成する。このため、図３に太矢印で示したように、直流電源５０から、入力端子１０、ＦＥＴ２のドレインｄ、ＦＥＴ２のソースｓ、および出力端子２０を経由して電流が流れ、昇圧されない直流電圧が負荷７０に供給される。この直流電圧は、直流電源５０の電圧とほぼ同じ電圧となる。

なお、電圧変換回路１におけるインダクタＬとダイオードＤ３の直列回路の合成抵抗値は、オン時のＦＥＴ２の抵抗値に比べて十分大きいため、インダクタＬとダイオードＤ３には殆ど電流が流れない。

以上のように、非昇圧時にイグニッションスイッチ３０がオフのときは、リレーＲＹをオン状態（接点閉状態）にし、ＦＥＴ２をオフ状態にして、バイパス回路６を経由して、直流電源５０から負荷７０へ電力を供給する（図２）。一方、非昇圧時にイグニッションスイッチ３０がオンのときは、リレーＲＹをオフ状態（接点開状態）にし、ＦＥＴ２をオン状態にして、バイパス回路５を経由して、直流電源５０から負荷７０へ電力を供給する（図３）。

図４は、昇圧時の電流経路を示している。このとき、イグニッション端子１１にはイグニッション信号が入力され、昇圧端子１２には昇圧信号が入力される。このため、制御部２は、イグニッションスイッチ３０がオンであると判断するとともに、電圧変換回路１による昇圧動作が必要であると判断する。その結果、制御部２からＦＥＴ駆動部３へ、ＦＥＴ１を駆動するための制御信号が出力される。一方、制御部２は、昇圧信号が入力されていることに基づき、ＦＥＴ２をオフさせるための制御信号をＦＥＴ駆動部３へ出力し、リレーＲＹの接点を開くための制御信号をリレー駆動部４へ出力する。

その結果、ＦＥＴ２とリレーＲＹは共にオフ状態となるので、バイパス回路５とバイパス回路６は、いずれも、入力端子１０から出力端子２０へ至る電流経路を形成しない。一方、ＦＥＴ１のゲートｇには、ＦＥＴ駆動部３から駆動信号（パルス信号）が与えられ、この駆動信号によりＦＥＴ１はオン・オフのスイッチング動作を行う。これにより、インダクタＬに高電圧が発生し、この高電圧がダイオードＤ３で整流されて、昇圧された直流電圧が生成される。このため、図４に太矢印で示したように、直流電源５０から、入力端子１０、インダクタＬ、ダイオードＤ３、および出力端子２０を経由して電流が流れ、昇圧された直流電圧が負荷７０に供給される。

以上のように、昇圧時には、リレーＲＹとＦＥＴ２が共にオフ状態となり、入力端子１０からバイパス回路５、６を経由して出力端子２０へ至る電流経路は形成されない。一方、ＦＥＴ１のオン・オフ動作により、電圧変換回路１が昇圧動作を行う結果、入力端子１０から電圧変換回路１を経由して出力端子２０へ至る電流経路が形成され、電圧変換回路１で昇圧された直流電圧が負荷７０に供給される。

ところで、図３と図４からわかるように、イグニッションスイッチ３０がオンした後は、リレーＲＹをオフ状態（接点開状態）にし、非昇圧時の電力供給ルート（図３）と、昇圧時の電力供給ルート（図４）との切り替えは、ＦＥＴ２により行う。これは、次のような理由による。電圧変換回路１による昇圧動作の回数は、イグニッションスイッチ３０の動作回数に比べて、はるかに多い。また、機械的接点により開閉を行うリレーＲＹの寿命は、機械的接点を持たないＦＥＴ２の寿命に比べて短い。したがって、非昇圧時と昇圧時の電力供給ルートの切り替えをリレーＲＹで行ったのでは、リレーＲＹの開閉回数が飛躍的に増大し、リレーＲＹの寿命が著しく短くなる。そこで、非昇圧時と昇圧時の電力供給ルートの切り替えはＦＥＴ２で行い、リレーＲＹはイグニッションスイッチ３０が操作されたときのみ動作させることで、リレーＲＹの開閉回数を減らして寿命を延ばすことができる。

次に、グランド断線故障が発生した場合の動作につき、図５を参照しながら説明する。

図５において、グランド端子１３とグランドＧとを接続する接地線ｗが断線して、グランド断線故障が発生すると、グランド端子１３がグランドＧから電気的に浮いてしまう。このため、グランド端子１３に接続されている制御部２は、イグニッション信号や昇圧信号の有無にかかわらず、動作を停止する。その結果、ＦＥＴ駆動部３からＦＥＴ１およびＦＥＴ２へ駆動信号は与えられず、ＦＥＴ１とＦＥＴ２は共にオフ状態となる。一方、リレー駆動部４からリレーＲＹへも駆動信号は与えられないが、リレーＲＹはもともと常閉型のリレーであるため、オン状態（接点閉状態）となる。

このような状況下では、ＦＥＴ１がオフしていることから、電圧変換回路１は昇圧動作を行わない。また、ＦＥＴ２がオフしていることから、バイパス回路５は、入力端子１０から出力端子２０へ至る電流経路を形成しない。一方、リレーＲＹの接点が閉じていることから、バイパス回路６は、入力端子１０から出力端子２０へ至る電流経路を形成する。このため、図５に太矢印で示したように、直流電源５０から、入力端子１０、リレーＲＹの共通端子ｃ、リレーＲＹの常閉端子ｂ、および出力端子２０を経由して電流が流れ、昇圧されない直流電圧が負荷７０に供給される。この直流電圧は、直流電源５０の電圧とほぼ同じ電圧となる。

以上のように、グランド断線故障時には、制御部２が動作を停止することによって、常閉型のリレーＲＹは自動的にオン状態（接点閉状態）となる一方、ＦＥＴ１とＦＥＴ２は共にオフ状態となる。したがって、制御部２が制御不能となっても、図２の場合と同様に、バイパス回路６を経由して直流電源５０から負荷７０へ電力を供給することができる。

なお、ここでは、グランド端子１３とグランドＧとを接続する接地線ｗが断線した場合について述べたが、グランド断線故障は、図示しない回路基板上で、グランド端子１３と制御部２とを接続する線が断線した場合にも発生する。この場合も、上述した動作と同じ動作が行われる。

図６は、上述したＤＣ−ＤＣコンバータ１００の動作を表したタイムチャートである。（ａ）はリレーＲＹの動作、（ｂ）はＦＥＴ２の動作、（ｃ）はイグニッションスイッチ３０の動作、（ｄ）は昇圧信号をそれぞれ示している。

時刻ｔ１までの区間Ａは、図２に対応している。区間Ａでは、イグニッションスイッチ３０がオフで昇圧信号もオフのため、リレーＲＹは接点が閉じた状態（オン状態）にあり、ＦＥＴ２はオフ状態にある。このため、バイパス回路６による電流経路が形成される。

時刻ｔ１から時刻ｔ２までの区間Ｂは、図３に対応している。区間Ｂでは、イグニッションスイッチ３０がオンとなるため、リレーＲＹは接点開状態（オフ状態）となり、ＦＥＴ２はオン状態となる。このため、バイパス回路５による電流経路が形成される。

時刻ｔ２から時刻ｔ３までの区間Ｃは、図４に対応している。区間Ｃでは、イグニッションスイッチ３０がオンで、昇圧信号もオンとなるため、リレーＲＹは接点開状態（オフ状態）を維持する一方、ＦＥＴ２はオフ状態となる。このため、バイパス回路５、６による電流経路は形成されず、電圧変換回路１を経由する電流経路が形成される。

時刻ｔ３から時刻ｔ４までの区間Ｄは、図５に対応している。区間Ｄでは、時刻ｔ３で発生したグランド断線故障により、制御部２の動作が停止するため、リレーＲＹは接点閉状態（オン状態）となり、ＦＥＴ２はオフ状態を維持する。また、電圧変換回路１は昇圧動作を行わない。このため、バイパス回路６による電流経路が形成される。（なお、グランド断線故障が発生しても、昇圧信号は継続されるが、制御部２は昇圧端子１２に入力される昇圧信号を認識できないので、事実上、昇圧信号はオフの状態となる。）

時刻ｔ４において、グランド端子１３とグランドＧとが接地線ｗで電気的に接続されて、グランド断線故障が復旧すると、制御部２は再び動作を開始する。このとき、昇圧信号がなければ、リレーＲＹは接点開状態（オフ状態）となり、ＦＥＴ２はオン状態となる。その後、時刻ｔ５において、イグニッションスイッチ３０がオフになると、リレーＲＹが接点閉状態（オン状態）に切り替わり、ＦＥＴ２がオフ状態に切り替わる。

上述したＤＣ−ＤＣコンバータ１００によると、非昇圧時にグランド断線故障が発生して、制御部２が動作不能となっても、常閉型のリレーＲＹが接点閉状態（オン状態）となるので、バイパス回路６により負荷７０への電力供給を継続することができる。また、リレーＲＹは、イグニッションスイッチ３０の操作時にのみ動作するので、開閉回数が少なくなって寿命を延ばすことができる。

図７は、本発明の他の実施形態に係るＤＣ−ＤＣコンバータ２００を示している。このＤＣ−ＤＣコンバータ２００は、故障検出部７を備えている。故障検出部７は、非昇圧時におけるバイパス回路５のＦＥＴ２の断線故障（ＦＥＴ２がオンしない故障）を検出する回路であって、抵抗ＲとサーミスタＴＨとから構成される。抵抗ＲとサーミスタＴＨは、電源ＶｄとグランドＧとの間に直列に接続されており、その接続点Ｐは制御部２に接続されている。本実施形態では、サーミスタＴＨは、温度とともに抵抗値が減少する負性抵抗特性を有している。また、サーミスタＴＨは、図示しない回路基板上で、電圧変換回路１のダイオードＤ３の近傍に配置されている。その他の構成については、図１のＤＣ−ＤＣコンバータ１００と同じであるので、重複部分の説明は省略する。故障検出部７は、制御部２とともに、本発明における「故障検出手段」を構成する。

非昇圧時において、イグニッションスイッチ３０がオンのときは、図３に示したように、バイパス回路５を経由して負荷７０へ電力を供給するために、ＦＥＴ２をオンさせる必要がある。ところが、ＦＥＴ２が断線故障すると、ＦＥＴ２のゲートｇに駆動信号が与えられているにもかかわらず、ＦＥＴ２がオンしない。このため、バイパス回路５に電流は流れず、図８に太矢印で示したように、直流電源５０から、入力端子１０、インダクタＬ、ダイオードＤ３、および出力端子２０を経由して、負荷７０へ至る電流経路が形成される。

このとき、ＦＥＴ３のダイオードＤ３に流れる電流によって、ダイオードＤ３が発熱する。そして、ダイオードＤ３の近傍に設けられているサーミスタＴＨが、このダイオードＤ３の発熱を検出する。このため、サーミスタＴＨの抵抗値が減少し、これに伴ってサーミスタＴＨの両端の電圧が減少するので、故障検出部７におけるＰ点の電位が所定値以下となる。これに基づいて、制御部２は、バイパス回路５のＦＥＴ２に断線故障が発生したと判定する。

制御部２は、ＦＥＴ２が断線故障したと判定すると、リレー駆動部４を介して、リレーＲＹを接点閉状態（オン状態）にする。これにより、図９に太矢印で示したように、直流電源５０から、入力端子１０、リレーＲＹの共通端子ｃ、リレーＲＹの常閉端子ｂ、および出力端子２０を経由して、負荷７０へ至る電流経路が形成される。このため、ＦＥＴ２が断線故障しても、バイパス回路５の代わりにバイパス回路６を経由して、負荷７０への電力供給を継続することができる。

図１０は、上述したＤＣ−ＤＣコンバータ２００の動作を表したタイムチャートである。（ａ）はリレーＲＹの動作、（ｂ）はＦＥＴ２の動作、（ｃ）はイグニッションスイッチ３０の動作、（ｄ）は昇圧信号をそれぞれ示している。図１０において、時刻ｔ４までの動作は、図６の場合と同じであるので、説明を省略する。

時刻ｔ６から時刻ｔ７までの区間Ｅは、図９に対応している。区間Ｅでは、時刻ｔ６で発生したＦＥＴ２の断線故障により、ＦＥＴ２はオフ状態となる一方、前述のように、リレーＲＹが接点閉状態（オン状態）となる。このため、バイパス回路６による電流経路が形成される。

時刻ｔ７において、ＦＥＴ２の交換などにより断線故障が復旧すると、制御部２の制御の下で、ＦＥＴ２は再びオン状態となり、リレーＲＹは接点開状態（オフ状態）となる。このため、バイパス回路５による電流経路が形成される。その後、時刻ｔ８において、イグニッションスイッチ３０がオフになると、リレーＲＹが接点閉状態（オン状態）に切り替わり、ＦＥＴ２がオフ状態に切り替わる。

上述したＤＣ−ＤＣコンバータ２００によると、グランド断線故障時にバイパス回路６により負荷７０へ電力を供給できることに加え、ＦＥＴ２の断線故障時にも、バイパス回路６により負荷７０へ電力を供給することが可能となる。

図１１は、本発明の他の実施形態に係るＤＣ−ＤＣコンバータ３００を示している。このＤＣ−ＤＣコンバータ３００は、入力電圧検出回路８と、出力電圧検出回路９とを有している。入力電圧検出回路８は、入力端子１０における入力電圧Ｖｉを検出し、出力電圧検出回路９は、出力端子２０における出力電圧Ｖｏを検出する。検出された入力電圧Ｖｉおよび出力電圧Ｖｏは、制御部２に入力される。その他の構成については、図１のＤＣ−ＤＣコンバータ１００と同じであるので、重複部分の説明は省略する。入力電圧検出回路８と出力電圧検出回路９は、制御部２とともに、本発明における「故障検出手段」を構成する。

図１１において、ＦＥＴ２が断線故障していない場合は、イグニッションスイッチ３０のオンにより、ＦＥＴ２がオンしてドレインｄ・ソースｓ間が導通する。このため、入力電圧Ｖｉと出力電圧Ｖｏの差は、ほぼ０ボルトとなる（Ｖｉ−Ｖｏ≒０）。これに対し、ＦＥＴ２が断線故障している場合は、ＦＥＴ２のドレインｄ・ソースｓ間が遮断されるので、図８と同じ経路で電流が流れる。そして、この電流によって、ダイオードＤ３に順方向電圧降下が生じる。このときの電圧降下を、例えば０．７ボルトとした場合、Ｖｉ−Ｖｏ＝０．７となって、入力電圧Ｖｉと出力電圧Ｖｏに差が現われる。そこで制御部２は、この電圧差に基づいて、バイパス回路５のＦＥＴ２に断線故障が発生したと判定する。

制御部２は、ＦＥＴ２が断線故障したと判定すると、図９の場合と同様に、リレー駆動部４を介して、リレーＲＹを接点閉状態（オン状態）にする。これにより、ＦＥＴ２が断線故障しても、バイパス回路５の代わりにバイパス回路６を経由して、負荷７０へ電力を供給することができる。

本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、前記の各実施形態では、バイパス回路６のスイッチング素子として、常閉型のリレーＲＹを用いた。しかるに、バイパス回路６のスイッチング素子は、常時オン型のスイッチング素子であればよく、リレーに限定されない。したがって、例えば、接合型ＦＥＴやアナログスイッチなどを用いることも可能である。

また、前記の実施形態では、電圧変換回路１に整流用のダイオードＤ３を設けたが、ダイオードＤ３に代えて整流用のＦＥＴを設けてもよい。この場合は、当該整流用のＦＥＴと、昇圧用のＦＥＴ１とを交互にオンさせることで、同期整流を行うことができる。

また、前記の実施形態では、電圧変換回路１を昇圧回路で構成した例を挙げたが、変換する電圧の仕様に応じて、電圧変換回路１を降圧回路で構成してもよい。

また、前記の実施形態では、電圧変換回路１のＦＥＴ１をｎチャンネル型のＦＥＴで構成した例を挙げたが、ＦＥＴ１はｐチャンネル型のＦＥＴであってもよい。同様に、前記の実施形態では、バイパス回路５のＦＥＴ２をｐチャンネル型のＦＥＴで構成した例を挙げたが、ＦＥＴ２はｎチャンネル型のＦＥＴであってもよい。

また、前記の実施形態では、スイッチング素子としてＦＥＴを用いたが、ＦＥＴに代えて、トランジスタやＩＧＢＴなどのスイッチング素子を用いてもよい。

また、前記の実施形態では、グランド断線故障により制御部２の動作が停止する例を挙げたが、グランド断線故障以外の故障により制御部２の動作が停止する場合にも、本発明は有効である。

また、前記の実施形態では、車両に搭載されるＤＣ−ＤＣコンバータを例に挙げたが、本発明は、これ以外の用途に用いられるＤＣ−ＤＣコンバータにも適用することができる。

１ 電圧変換回路
２ 制御部
３ ＦＥＴ駆動部
４ リレー駆動部
５ バイパス回路（第１バイパス回路）
６ バイパス回路（第２バイパス回路）
７ 故障検出部
８ 入力電圧検出回路
９ 出力電圧検出回路
１０ 入力端子
１１ イグニッション端子
２０ 出力端子
３０ イグニッションスイッチ
５０ 直流電源
７０ 負荷
１００、２００、３００ ＤＣ−ＤＣコンバータ
Ｄ３ ダイオード
ＦＥＴ１ 電界効果トランジスタ（第１スイッチング素子）
ＦＥＴ２ 電界効果トランジスタ（第２スイッチング素子）
Ｇ グランド
Ｌ インダクタ
ＲＹ リレー（第３スイッチング素子）
ＴＨ サーミスタ

Claims (7)

1. 直流電源が接続される入力端子と、
   負荷が接続される出力端子と、
   前記入力端子と前記出力端子との間に設けられ、第１スイッチング素子およびインダクタを有し、前記第１スイッチング素子のオン・オフ動作により、前記直流電源の電圧を昇圧または降圧して前記負荷へ供給する電圧変換回路と、
   前記電圧変換回路と並列に設けられ、前記入力端子と前記出力端子との間に接続された第２スイッチング素子を有する第１バイパス回路と、
   前記電圧変換回路と並列に設けられ、前記入力端子と前記出力端子との間に接続された第３スイッチング素子を有する第２バイパス回路と、
   前記第１ないし第３スイッチング素子の動作を制御する制御部と、を備え、
   前記第３スイッチング素子は、常時オン型のスイッチング素子からなる、ことを特徴とするＤＣ−ＤＣコンバータ。
2. 請求項１に記載のＤＣ−ＤＣコンバータにおいて、
   前記制御部は、
   非昇圧時または非降圧時に、前記第１スイッチング素子をオフにするとともに、前記第２スイッチング素子と前記第３スイッチング素子のいずれかをオンにし、
   昇圧時または降圧時に、前記第１スイッチング素子をオン・オフさせるとともに、前記第２スイッチング素子と前記第３スイッチング素子を共にオフにする、ことを特徴とするＤＣ−ＤＣコンバータ。
3. 請求項２に記載のＤＣ−ＤＣコンバータにおいて、
   前記第１スイッチング素子および前記第２スイッチング素子はＦＥＴからなり、
   前記第３スイッチング素子は常閉型のリレーからなる、ことを特徴とするＤＣ−ＤＣコンバータ。
4. 請求項３に記載のＤＣ−ＤＣコンバータにおいて、
   車両のイグニッションスイッチが接続されるイグニッション端子をさらに備え、
   前記制御部は、
   前記イグニッション端子に入力される信号に基づいて、前記イグニッションスイッチのオン・オフを判別し、
   非昇圧時または非降圧時に、前記イグニッションスイッチがオフと判別したときは、前記第２スイッチング素子であるＦＥＴをオフにするとともに、前記第３スイッチング素子であるリレーの接点を閉じた状態にし、
   非昇圧時または非降圧時に、前記イグニッションスイッチがオンと判別したときは、前記第２スイッチング素子であるＦＥＴをオンにするとともに、前記第３スイッチング素子であるリレーの接点を開いた状態にする、ことを特徴とするＤＣ−ＤＣコンバータ。
5. 請求項１ないし請求項４のいずれかに記載のＤＣ−ＤＣコンバータにおいて、
   非昇圧時または非降圧時に、前記第２スイッチング素子がオンしない故障を検出する故障検出手段をさらに備え、
   前記制御部は、非昇圧時または非降圧時に、前記故障検出手段で前記故障が検出されたときは、前記第３スイッチング素子をオンにする、ことを特徴とするＤＣ−ＤＣコンバータ。
6. 請求項５に記載のＤＣ−ＤＣコンバータにおいて、
   前記電圧変換回路は、前記インダクタと前記出力端子との間に接続された整流用のダイオードを有し、
   前記故障検出手段は、前記ダイオードの近傍に配置されたサーミスタを有し、当該サーミスタの両端の電圧に基づいて前記故障を検出する、ことを特徴とするＤＣ−ＤＣコンバータ。
7. 請求項５に記載のＤＣ−ＤＣコンバータにおいて、
   前記故障検出手段は、前記入力端子における入力電圧を検出する入力電圧検出回路と、前記出力端子における出力電圧を検出する出力電圧検出回路とを有し、前記入力電圧検出回路で検出された入力電圧と、前記出力電圧検出回路で検出された出力電圧との差に基づいて前記故障を検出する、ことを特徴とするＤＣ−ＤＣコンバータ。

Images