JP5540876B2

JP5540876B2 - 電源回路

Info

Publication number: JP5540876B2
Application number: JP2010110973A
Authority: JP
Inventors: 典尚榊原; 靖弘小池
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2010-05-13
Filing date: 2010-05-13
Publication date: 2014-07-02
Anticipated expiration: 2030-05-13
Also published as: JP2011239631A

Description

本発明は、バッテリの電圧を一定に保って負荷に出力する電源回路に関する。

近年、燃料消費量の節減と排ガスの低減を目的として、アイドルストップ車が実用化されている。アイドルストップ車は、信号待ち等で車両の停止動作を検知するとエンジンを自動的に停止し、その後車両の発進動作を検知するとエンジンを自動的に再始動するようにした車両である。

このような車両では、エンジン再始動時において、エンジン始動用のスタータモータに大電流が流れることから、バッテリの電圧が一時的に低下する。また、これに伴って、バッテリに接続されるスタータモータ以外の電装部品などの負荷に供給される電圧も一時的に低下する。そのため、負荷によっては、供給される電圧が動作に必要な電圧の範囲から外れてしまい、一時的に正常に動作しないおそれがある。例えば、カーナビゲーションやオーディオにおいてはリセットが行われたり、オーディオにおいては音飛びが発生したり、運転者の意図せぬ動作が行われるおそれがある。そこで、このような車両では、バッテリの電圧が一時的に低下した場合であっても負荷への必要な電圧の供給を維持することができるように、補助の電源回路を備えるようにしている。

図２は、既存の電源回路を示す図である。
図２に示す電源回路２０は、バッテリ２１と、昇圧回路２２とを備える。
昇圧回路２２は、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦＩＥＬＤＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）２３と、バッテリ２１とＭＯＳＦＥＴ２３との間に設けられるインダクタ２４と、インダクタ２４と負荷２５との間に設けられる整流用のダイオード２６と、ＭＯＳＦＥＴ２３のオン、オフを制御する制御信号Ｓ１を出力する制御回路２７と、制御回路２７に電力を供給する内部電源２８と、制御信号Ｓ１に基づいてＭＯＳＦＥＴ２３を駆動するドライブ回路２９（第１ドライブ回路）と、ＭＯＳＦＥＴ２３を駆動するための電力をドライブ回路２９に供給する内部電源３０と、入力段に設けられるコンデンサ３１と、出力段に設けられるコンデンサ３２とを備えている。なお、内部電源３０は、昇圧回路２２の出力段から得られる電力に基づいて内部電源２８に電力を供給し、内部電源２８は、内部電源３０から得られる電力に基づいて制御回路２７に電力を供給する。

このように、既存の電源回路としては、例えば、昇圧回路２２を備え、その昇圧回路２２内のＭＯＳＦＥＴ２３をオン、オフさせることによりバッテリ２１の電圧を昇圧して負荷２５への出力電圧を制御するようにしたものがある（例えば、特許文献１参照）。また、バッテリ２１の電圧が約１２Ｖの場合、昇圧回路２２の出力電力をＭＯＳＦＥＴ２３を駆動するための電力としてそのまま利用することができる。

しかしながら、図２に示す電源回路２０は、整流素子としてダイオード２６を使用しているため、そのダイオード２６における電圧降下が大きく損失が大きい。
そこで、図３に示すように、ダイオード２６の代わりに、ＭＯＳＦＥＴ３３を備え、バッテリ２１が一時的に低下しているとき、ＭＯＳＦＥＴ２３及びＭＯＳＦＥＴ３３を交互にオンさせるとともに、一時的に低下していたバッテリ２１の電圧が元の電圧に戻った後の通常時、ＭＯＳＦＥＴ２３を常時オフ、ＭＯＳＦＥＴ３３を常時オンさせることが考えられる。これにより、整流素子における電圧降下を小さくすることができ、損失を低減させることができる。なお、制御回路２７は、ＭＯＳＦＥＴ３３のオン、オフを制御する制御信号Ｓ２を出力し、ドライブ回路３４は、制御信号Ｓ２に基づいてＭＯＳＦＥＴ３３を駆動する。

特開２００５−２３７１４９号公報

しかしながら、図３に示す電源回路２０において、昇圧回路２２の出力段の電力を利用して、制御回路２７やＭＯＳＦＥＴ２３だけでなく、ＭＯＳＦＥＴ３３を駆動するための電力も生成しようとする場合では、ＭＯＳＦＥＴ３３を駆動するための電力をドライブ回路３４に供給する内部電源３５の基準電位を、ＭＯＳＦＥＴ２３とＭＯＳＦＥＴ３３との接続点の電位と同じにする必要があり、トランスを用いて内部電源３５を構成するなど内部電源３５が複雑な構成になり、回路規模やコストが増大してしまうという問題がある。

そこで、本発明は、損失を低減するとともに、回路規模やコストの増大を抑えることが可能な電源回路を提供することを目的とする。

本発明の電源回路は、バッテリと、前記バッテリの電圧を昇圧する昇圧回路と、前記昇圧回路の動作を制御する制御手段とを備え、前記昇圧回路は、メインＭＯＳＦＥＴと、前記メインＭＯＳＦＥＴを駆動する第１ドライブ回路と、前記昇圧回路の出力段から得られる電力に基づいて、前記メインＭＯＳＦＥＴを駆動するための電力を前記第１ドライブ回路に供給する内部電源と、前記バッテリと前記メインＭＯＳＦＥＴとの間に設けられるインダクタと、前記インダクタと負荷との間に設けられる整流用ＭＯＳＦＥＴと、前記整流用ＭＯＳＦＥＴを駆動する第２ドライブ回路と、前記メインＭＯＳＦＥＴと前記整流用ＭＯＳＦＥＴとの接続点と、前記第２ドライブ回路との間に設けられるブートストラップコンデンサと、前記内部電源から前記ブートストラップコンデンサへの電流経路に設けられるダイオードとを備え、前記制御手段は、前記バッテリの電圧が一時的に低下しているとき、前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせることにより、前記負荷への出力電圧を一定に保つように制御し、一時的に低下していた前記バッテリの電圧が元の電圧に戻った後、前記メインＭＯＳＦＥＴをオフ、前記整流用ＭＯＳＦＥＴをオンさせるとともに、定期的に前記メインＭＯＳＦＥＴをオン、前記整流用ＭＯＳＦＥＴをオフさせることにより前記電流経路に電流を流して前記ブートストラップコンデンサを充電させる。

これにより、通常時、メインＭＯＳＦＥＴと整流用ＭＯＳＦＥＴとの接続点の電位を基準電位とするブートストラップコンデンサに整流用ＭＯＳＦＥＴを駆動するための電力を充電することができるため、昇圧回路の出力段から得られる電力を利用してトランスなどを用いることなく整流用ＭＯＳＦＥＴを駆動するための電力を生成することができ、回路規模やコストの増大を抑えることができる。また、整流用のダイオードの代わりに整流用ＭＯＳＦＥＴを使用しているため、損失を低減することができる。

また、前記制御手段は、一時的に低下していた前記バッテリの電圧が元の電圧に戻った後、前記バッテリの電圧が一時的に低下しているときに前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせる制御信号の周波数よりも低い周波数の制御信号で、かつ、前記バッテリの電圧が一時的に低下しているときに前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせる制御信号のデューティよりも小さいデューティの制御信号により、前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせるように構成してもよい。

また、前記制御手段は、一時的に低下していた前記バッテリの電圧が元の電圧に戻った後、前記メインＭＯＳＦＥＴをオフ、前記整流用ＭＯＳＦＥＴをオンさせるとともに、前記ブートストラップコンデンサの電圧が所定電圧以下になると、前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせるように構成してもよい。

本発明は、バッテリの電圧を一定に保って負荷に出力する電源回路において、損失を低減するとともに、回路規模やコストの増大を抑えることができる。

本発明の実施形態の電源回路を示す図である。既存の電源回路を示す図である。既存の他の電源回路を示す図である。

図１は、本発明の実施形態の電源回路を示す図である。なお、図２や図３に示す構成と同じ構成には同じ符号を付している。
図１に示す電源回路１の特徴とする点は、ＭＯＳＦＥＴ３３（整流用ＭＯＳＦＥＴ）を駆動するための電力をドライブ回路３４（第２ドライブ回路）に供給する内部電源として、ＭＯＳＦＥＴ２３（メインＭＯＳＦＥＴ）とＭＯＳＦＥＴ３３との接続点の電位を基準電位とするブートストラップコンデンサ２を設けるとともに、内部電源３０からブートストラップコンデンサ２への電流経路に抵抗３及びダイオード４を設けている点である。すなわち、ブートストラップコンデンサ２は、ＭＯＳＦＥＴ２３、３３の接続点とドライブ回路３４との間に設けられる。また、ダイオード４のアノードは、抵抗３を介して内部電源３０に接続され、ダイオード４のカソードは、ドライブ回路３４とブートストラップコンデンサ２との間との接続点に接続されている。なお、抵抗３を省略して電源回路１を構成してもよい。

また、図１に示す電源回路１のその他の特徴とする点は、制御回路５（制御手段）において、バッテリ２１が一時的に低下しているとき、ＭＯＳＦＥＴ２３、３３を交互にオンさせることにより負荷２５に出力される電圧を一定に保ち、一時的に低下していたバッテリ２１の電圧が元の電圧に戻った後の通常時、ＭＯＳＦＥＴ２３をオフ、ＭＯＳＦＥＴ３３をオンさせるとともに、定期的にＭＯＳＦＥＴ２３をオン、ＭＯＳＦＥＴ３３をオフさせることにより内部電源３０からブートストラップコンデンサ２への電流経路に電流を流してブートストラップコンデンサ２を充電させる点である。なお、制御回路５は、ソフトウェア又はハードウェアによって実現される。ソフトウェアによって実現される場合、制御回路５はＣＰＵやメモリを含み、ＣＰＵがメモリに格納されている制御プログラムを読み出し実行することによって実現される。

例えば、制御回路５は、通常時、バッテリ２１が一時的に低下しているときの制御信号Ｓ１、Ｓ２の周波数（数十〜数百ｋＨｚ）よりも低い周波数（数ｋＨｚ以下）の制御信号Ｓ１、Ｓ２で、かつ、バッテリ２１が一時的に低下しているときの制御信号Ｓ１、Ｓ２のデューティよりも小さいデューティの制御信号Ｓ１、Ｓ２により、ＭＯＳＦＥＴ２３、３３を交互にオンさせる。ＭＯＳＦＥＴ２３がオン、ＭＯＳＦＥＴ３３がオフすると、内部電源３０、抵抗３、ダイオード４、ブートストラップコンデンサ２、ＭＯＳＦＥＴ２３の経路に電流が流れ、ブートストラップコンデンサ２が充電される。このとき、ブートストラップコンデンサ２には、次にＭＯＳＦＥＴ３３がオンするために必要な電力が充電される必要がある。そのため、ブートストラップコンデンサ２の静電容量値、抵抗３の抵抗値、通常時の制御信号Ｓ１、Ｓ２の周波数、及び通常時の制御信号Ｓ１、Ｓ２のデューティは、通常時の昇圧回路２２の出力電圧が入力電圧に対してできるだけ高くならないようにしつつ、通常時のＭＯＳＦＥＴ２３の１回のオン期間において、次にＭＯＳＦＥＴ３３をオンさせるために必要な電力がブートストラップコンデンサ２に充電されるような値に設定されているものとする。

このように、本実施形態の電源回路１は、ＭＯＳＦＥＴ３３を駆動するための電力をドライブ回路３４に供給する内部電源として、ＭＯＳＦＥＴ２３、３３の接続点の電位を基準電位とするブートストラップコンデンサ２を設け、通常時、制御信号Ｓ１、Ｓ２により、定期的にＭＯＳＦＥＴ２３をオン、ＭＯＳＦＥＴ３３をオフさせている。これにより、通常時、ＭＯＳＦＥＴ２３とＭＯＳＦＥＴ３３との接続点の電位を基準電位とするブートストラップコンデンサ２にＭＯＳＦＥＴ３３を駆動するための電力を充電することができるため、昇圧回路２２の出力段から得られる電力を利用してトランスなどを用いることなくＭＯＳＦＥＴ３３を駆動するための電力を生成することができ、回路規模やコストの増大を抑えることができる。また、整流用のダイオードの代わりにＭＯＳＦＥＴ３３を使用しているため、損失を低減することができる。

なお、上記制御回路５は、バッテリ２１が一時的に低下しているとき、ＭＯＳＦＥＴ２３、３３を交互にオンさせることにより負荷２５に出力される電圧を一定に保ち、通常時、ＭＯＳＦＥＴ２３をオフ、ＭＯＳＦＥＴ３３をオンさせるとともに、ブートストラップコンデンサ２の電圧が所定電圧以下になると、ＭＯＳＦＥＴ２３、３３を交互にオンさせるように構成してもよい。このように構成する場合、制御回路５は、通常時、ブートストラップコンデンサ２の電圧を常時検出する。また、上記所定電圧、ブートストラップコンデンサ２の静電容量値、抵抗３の抵抗値、通常時の制御信号Ｓ１、Ｓ２の周波数、及び通常時の制御信号Ｓ１、Ｓ２のデューティは、通常時の昇圧回路２２の出力電圧が入力電圧に対してできるだけ高くならないようにしつつ、通常時のＭＯＳＦＥＴ２３の１回のオン期間において、次にＭＯＳＦＥＴ３３をオンさせるために必要な電力がブートストラップコンデンサ２に充電されるような値に設定されているものとする。

また、上記実施形態では、制御回路５を昇圧回路２２内に備える構成であるが、制御回路５を昇圧回路２２の外部に備えるように構成してもよい。

１、２０電源回路
２ブートストラップコンデンサ
３抵抗
４、２６ダイオード
５、２７制御回路
２１バッテリ
２２昇圧回路
２３、３３ＭＯＳＦＥＴ
２４インダクタ
２５負荷
２８、３０、３５内部電源
２９、３４ドライブ回路
３１、３２コンデンサ

Claims

バッテリと、
前記バッテリの電圧を昇圧する昇圧回路と、
前記昇圧回路の動作を制御する制御回路と、
を備え、
前記昇圧回路は、
メインＭＯＳＦＥＴと、
前記メインＭＯＳＦＥＴを駆動する第１ドライブ回路と、
前記昇圧回路の出力段から得られる電力に基づいて、前記メインＭＯＳＦＥＴを駆動するための電力を前記第１ドライブ回路に供給する内部電源と、
前記バッテリと前記メインＭＯＳＦＥＴとの間に設けられるインダクタと、
前記インダクタと負荷との間に設けられる整流用ＭＯＳＦＥＴと、
前記整流用ＭＯＳＦＥＴを駆動する第２ドライブ回路と、
前記メインＭＯＳＦＥＴと前記整流用ＭＯＳＦＥＴとの接続点と、前記第２ドライブ回路との間に設けられるブートストラップコンデンサと、
前記内部電源から前記ブートストラップコンデンサへの電流経路に設けられるダイオードと、
を備え、
前記制御手段は、
前記バッテリの電圧が一時的に低下しているとき、前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせることにより、前記バッテリの電圧を昇圧して前記負荷への出力電圧を一定に保つように制御し、
一時的に低下していた前記バッテリが元の電圧に戻り前記バッテリの電圧を昇圧していないとき、前記メインＭＯＳＦＥＴをオフ、前記整流用ＭＯＳＦＥＴをオンさせるとともに、定期的に前記メインＭＯＳＦＥＴをオン、前記整流用ＭＯＳＦＥＴをオフさせることにより前記電流経路に電流を流して前記ブートストラップコンデンサを充電させる
ことを特徴とする電源回路。
請求項１に記載の電源回路であって、
前記制御手段は、一時的に低下していた前記バッテリの電圧が元の電圧に戻った後、前記バッテリの電圧が一時的に低下しているときに前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせる制御信号の周波数よりも低い周波数の制御信号で、かつ、前記バッテリの電圧が一時的に低下しているときに前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせる制御信号のデューティよりも小さいデューティの制御信号により、前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせる
ことを特徴とする電源回路。
請求項１に記載の電源回路であって、
前記制御手段は、一時的に低下していた前記バッテリの電圧が元の電圧に戻った後、前記メインＭＯＳＦＥＴをオフ、前記整流用ＭＯＳＦＥＴをオンさせるとともに、前記ブートストラップコンデンサの電圧が所定電圧以下になると、前記メインＭＯＳＦＥＴ及び前記整流用ＭＯＳＦＥＴを交互にオンさせる
ことを特徴とする電源回路。