WO2014181856A1 - 窒化物半導体素子 - Google Patents

窒化物半導体素子 Download PDF

Info

Publication number
WO2014181856A1
WO2014181856A1 PCT/JP2014/062437 JP2014062437W WO2014181856A1 WO 2014181856 A1 WO2014181856 A1 WO 2014181856A1 JP 2014062437 W JP2014062437 W JP 2014062437W WO 2014181856 A1 WO2014181856 A1 WO 2014181856A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
algan
nitride semiconductor
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/062437
Other languages
English (en)
French (fr)
Inventor
真也 ▲高▼堂
範和 伊藤
淳一 柏木
啓州 浅水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of WO2014181856A1 publication Critical patent/WO2014181856A1/ja
Priority to US14/935,343 priority Critical patent/US20160064488A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8171—Doping structures, e.g. doping superlattices or nipi superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • the present invention relates to a nitride semiconductor device, and more particularly to a nitride semiconductor device that suppresses leakage current and improves breakdown resistance.
  • a nitride semiconductor device capable of selecting the thickness of the GaN electron transit layer in a wide range and increasing the degree of freedom in device design, and a nitride semiconductor device package excellent in breakdown voltage and reliability are also disclosed. (For example, refer to Patent Document 3).
  • An object of the present invention is to provide a nitride semiconductor device that suppresses leakage current and has improved breakdown resistance.
  • a substrate for achieving the above object, a substrate, a first buffer layer disposed on the substrate, a second buffer layer disposed on the first buffer layer, and the first buffer layer A third buffer layer made of AlGaN-based nitride semiconductor disposed on the second buffer layer, a fourth buffer layer made of GaN-based nitride semiconductor disposed on the third buffer layer, and the fourth buffer layer; A barrier layer made of an AlGaN-based nitride semiconductor disposed on the source layer, a source electrode disposed on the barrier layer, a drain electrode, and a gate electrode disposed between the source electrode and the drain electrode, A nitride semiconductor device in which the three buffer layers are lattice-relaxed is provided.
  • the present invention it is possible to provide a nitride semiconductor device in which leakage current is suppressed and breakdown resistance is improved.
  • the typical cross-section figure of the nitride semiconductor element which concerns on embodiment.
  • etching is performed in the direction of arrow E, and the vertical leakage current I r V with respect to the total leakage current I r T when the transistor is turned off in a pseudo manner.
  • FIG. 6 is an explanatory diagram of the vertical leakage current I r V and the horizontal leakage current I r H with respect to the total leakage current I r T when the transistor is turned off, and (b) between the total leakage current I r T and the source and drain.
  • etching is performed in the direction of arrow E, and the vertical leakage current I r V with respect to the total leakage current I r T when the transistor is turned off in a pseudo manner.
  • An explanatory diagram of the lateral leakage current I r H (b) a diagram showing the relationship between the longitudinal leakage current I r V and the lateral leakage current I r H at an applied voltage of 400 V and the etching depth t from the AlGaN layer surface. .
  • the typical cross-section figure of the nitride semiconductor device applied to the simulation of an energy band structure is the typical cross-section figure of the nitride semiconductor device applied to the simulation of an energy band structure.
  • FIG. 4 is an energy band structure diagram in the vicinity of the GaN buffer layer 16 and the AlGaN buffer layer 28 in a standard state in the nitride semiconductor device according to the embodiment.
  • the energy band structure (STD) in the vicinity of the GaN buffer layer / AlGaN buffer layer in the standard state and the vicinity of the GaN buffer layer / AlGaN buffer layer in a state in which the strain in the AlGaN buffer layer is zero The comparison figure of the energy band structure (A) in FIG. (A) A schematic cross-sectional structure diagram of a nitride semiconductor device according to an embodiment in which tensile stress is introduced into the GaN buffer layer to reduce strain of the AlGaN buffer layer, and (b) corresponds to each layer of FIG. The figure explaining film thickness (nm), Al composition (%), and distortion.
  • the energy band structure figure of the nitride semiconductor device which concerns on embodiment which relieve
  • the nitride semiconductor device 1 includes a substrate 10, a first buffer layer 12 disposed on the substrate 10, and a second buffer disposed on the first buffer layer 12.
  • a layer 14 a third buffer layer 28 made of an AlGaN-based nitride semiconductor disposed on the second buffer layer 14, and a fourth buffer layer 16 made of a GaN-based nitride semiconductor disposed on the third buffer layer 28.
  • the gate electrode 26 is disposed.
  • the third buffer layer 28 is lattice-relaxed.
  • the back electrode 24 is disposed on the back surface side of the substrate 10 opposite to the surface surface on which the first buffer layer 12 is disposed.
  • the substrate 10 is made of, for example, p-type silicon (Si) having a plane orientation (111).
  • the strain applied to the third buffer layer 28 may be zero or tensile strain.
  • the strain applied to the fourth buffer layer 16 may be zero or compressive strain.
  • the third buffer layer 28 and the fourth buffer layer 16 may be doped with carbon.
  • carbon may be doped at the interface between the third buffer layer 28 and the fourth buffer layer 16.
  • the carbon doping level may be, for example, about 1 ⁇ 10 17 to about 1 ⁇ 10 21 (cm ⁇ 3 ).
  • the first buffer layer 12 may be made of AlN.
  • the second buffer layer 14 may be composed of a superlattice.
  • the superlattice is composed of a pair having an AlGaN layer as a quantum well layer and an AlN layer as a barrier layer.
  • the thickness of the AlGaN layer / AlN layer is, for example, about 20 nm / about 3 nm.
  • the third buffer layer 28 is made of Al x Ga 1-x N having an Al composition x, and x is 10% of y, where y is the average Al composition of the superlattice of the second buffer layer 14. It is desirable that it be smaller.
  • the second buffer layer 14 is made of a single AlGaN layer
  • the third buffer layer 28 is made of Al x Ga 1-x N with an Al composition x, and the Al compositions are different from each other. Also good.
  • the fourth buffer layer 16 may be made of GaN.
  • barrier layer 18 may be made of AlGaN.
  • the film thickness of the third buffer layer is preferably 100 nm or more.
  • the nitride semiconductor device 1 has a HEMT structure transistor configuration.
  • the first buffer layer 12 is the AlN buffer layer 12
  • the second buffer layer 14 is the AlGaN single layer 14 or the superlattice buffer layer 14
  • the third buffer layer 28 is the AlGaN buffer layer 28
  • the fourth buffer layer 16 is referred to as a GaN buffer layer 16
  • the barrier layer 18 is referred to as an AlGaN barrier layer 18 to clarify the correspondence between each part.
  • the vertical leakage current I r V and the horizontal leakage current I r H with respect to the total leakage current I r T are schematically represented as shown in FIG. In FIG. 2, the AlGaN buffer layer 28 is omitted for convenience of explanation.
  • a bias voltage is applied between drain electrode 22 and source electrode 20, and between source electrode 20 and ground potential, between drain electrode 22 and ground potential, and between back electrode 24 and ground potential.
  • I r T total leakage current I r T
  • lateral leakage current I r H lateral leakage current I r H
  • longitudinal leakage current I r V longitudinal leakage current
  • etching is performed in the direction of arrow E, and the vertical leakage current I r V ⁇ horizontal with respect to the total leakage current I r T when the transistor is turned off in a pseudo manner.
  • the direction leakage current I r H is expressed as shown in FIG. 3A, and the total leakage current I r T with the thickness of the AlGaN layer single film 14 or the superlattice buffer layer 14 as a parameter between the source and drain.
  • the relationship of the applied voltage V r is expressed as shown in FIG.
  • the total leakage current I r T increases the thickness of the second buffer layer 14 as shown in FIG. Then, the tendency for destruction tolerance to increase is seen.
  • the leakage current that flows when the transistor is off is small.
  • the thickness of the AlN buffer layer 12 is about 200 nm.
  • the thickness of the GaN buffer layer 16 is about 1000 nm.
  • the thickness of the AlGaN barrier layer 18 is about 25 nm.
  • the distance between the source electrode 20 and the drain electrode 22 is about 10 ⁇ m.
  • the relationship between the longitudinal leakage current I r V using the thickness of the AlGaN single layer 14 or the superlattice buffer layer 14 as a parameter and the applied voltage V r between the source and drain is This is expressed as shown in FIG.
  • the vertical leakage current I r V decreases and the ratio of the horizontal leakage current I r H increases. It has increased.
  • the total film thickness is made constant, the film thickness ratio of the GaN buffer layer 16 and the AlGaN buffer layer 28 is changed, etching is performed in the direction of arrow E, and the pseudo transistor
  • An explanatory view of the vertical leakage current I r V and the horizontal leakage current I r H with respect to the total leakage current I r T when the OFF state is formed is expressed as shown in FIG.
  • the relationship between the leakage current I r T and the applied voltage V r between the source and the drain is expressed as shown in FIG.
  • the film thickness of the AlGaN buffer layer 28 is changed.
  • the thicker the thickness the smaller the leakage current. That is, there is a high possibility that the total leakage current I r T passes through the GaN buffer layer 16.
  • the ratio of the lateral leakage current I r H passing through the GaN buffer layer 16 in the lateral direction increases.
  • the thickness of the AlN buffer layer 12 is about 200 nm, for example.
  • the thickness of the AlGaN buffer layer 28 is about 400 nm, for example.
  • the thickness of the GaN buffer layer 16 is about 1000 nm, for example.
  • the thickness of the AlGaN barrier layer 18 is about 25 nm, for example.
  • the vertical leakage current I r V (A / cm 2 ) / lateral leakage current I r H (A / cm 2 ) at an applied voltage of 400 V and etching from the surface of the AlGaN barrier layer 18 are performed.
  • the relationship with the depth t (nm) is expressed as shown in FIG.
  • the main leakage current path is the interface between the GaN buffer layer 16 and the AlGaN buffer layer 28.
  • the strain state of AlGaN buffer layer 28 and GaN buffer layer 16 is controlled or C doping is performed, and C at the interface between GaN buffer layer 16 and AlGaN buffer layer 28 is implemented.
  • the concentration to be maximum the total leakage current I r T (A / cm 2 ) can be reduced.
  • the thickness of the AlN buffer layer 12 is, for example, about 200 nm.
  • the thickness of the AlGaN buffer layer 28 formed of the Al 0.12 Ga 0.88 N layer is, for example, about 400 nm.
  • the thickness of the GaN buffer layer 16 is about 1000 nm, for example.
  • the thickness of the AlGaN barrier layer 18 formed of the Al 0.25 Ga 0.75 N layer is, for example, about 25 nm. 2DEG is formed at the interface between the GaN buffer layer 16 and the AlGaN barrier layer 18.
  • the effect of reducing the leakage current by C doping will be described using the simulation result of the energy band structure.
  • the GaN buffer layer (16) / AlGaN buffer layer ( 28) Pay attention to the interface.
  • the strain state of the GaN buffer layer 16 and the strain state of the AlGaN buffer layer 28 are used as parameters.
  • the AlGaN barrier layer 18 formed of the Al 0.25 Ga 0.75 N layer is completely distorted with respect to the GaN buffer layer 16 in the standard state.
  • the AlGaN buffer layer 28 formed of the Al 0.12 Ga 0.88 N layer is completely distorted with respect to the AlN buffer layer 12.
  • the underlying AlN buffer layer 12 is lattice-relaxed, and the a-axis lattice constant a ( ⁇ ) of the AlGaN buffer layer 28 formed of the Al 0.12 Ga 0.88 N layer is equal to the theoretical value 3.1120 ( ⁇ ) of AlN. .
  • the GaN buffer layer 16 is in a tensile strain state where cracks are likely to occur.
  • the AlGaN barrier layer 18 formed of the Al 0.25 Ga 0.75 N layer is completely distorted with respect to the GaN buffer layer 16 in a state where the strain in the GaN buffer layer 16 is zero.
  • the AlGaN buffer layer 28 formed of the Al 0.12 Ga 0.88 N layer is completely distorted with respect to the AlN buffer layer 12.
  • the underlying AlN buffer layer 12 is lattice-relaxed, and the a-axis lattice constant a ( ⁇ ) of the AlGaN buffer layer 28 is equal to the theoretical value 3.1120 ( ⁇ ) of AlN.
  • the GaN buffer layer 16 is not distorted, and the a-axis lattice constant a ( ⁇ ) of the AlGaN buffer layer 28 is equal to the theoretical value 3.1891 ( ⁇ ) of GaN.
  • the AlGaN barrier layer 18 formed of the Al 0.25 Ga 0.75 N layer is completely distorted with respect to the GaN buffer layer 16 in a state where the strain in the AlGaN buffer layer 28 is zero. Further, the AlGaN buffer layer 28 formed of the Al 0.12 Ga 0.88 N layer is not distorted, and the a-axis lattice constant a ( ⁇ ) of the AlGaN buffer layer 28 is the theoretical value 3.1798 of the Al 0.12 Ga 0.88 N layer. It is equal to ( ⁇ ). On the other hand, the GaN buffer layer 16 is in a tensile strain limit where cracks occur.
  • the energy band structure in the vicinity of the GaN buffer layer 16 and the AlGaN buffer layer 28 corresponding to the standard state is expressed as shown in FIG.
  • the energy band structure in the vicinity of the GaN buffer layer 16 and the AlGaN buffer layer 28 in a state where the strain of the GaN buffer layer 16 is zero (FIG. 9) is as shown in FIG. expressed.
  • the energy band structure in the vicinity of the GaN buffer layer 16 and the AlGaN buffer layer 28 in a state where the strain of the AlGaN buffer layer 28 is zero is expressed as shown in FIG.
  • the energy level of the GaN buffer layer 16 in the vicinity of the interface with the AlGaN buffer layer 28 is lower than that at the center of the GaN buffer layer 16 because the tensile strain in the GaN buffer layer 16 is about +0.11 (%). This is due to polarization.
  • the spontaneous polarization of the AlGaN buffer layer 28 is negative on the surface side, the energy level increases, but the electric field strength due to tensile strain in the GaN buffer layer 16 is larger.
  • carbon (C) is doped into GaN buffer layer 16 and AlGaN buffer layer 28 in order to lower the carrier concentration at the interface between GaN buffer layer 16 and AlGaN buffer layer 28. .
  • carbon (C) is doped in a region where the energy level is lower than that of the GaN buffer layer 16 (near the interface with the AlGaN buffer layer 28) by the piezoelectric field.
  • the doping level of carbon (C) is, for example, about 1 ⁇ 10 17 (cm ⁇ 3 ) to about 1 ⁇ 10 21 (cm ⁇ 3 ).
  • FIG. 14A A schematic cross-sectional structure of the nitride semiconductor device according to the comparative example is represented as shown in FIG. 14A, and a schematic cross-sectional structure of the nitride semiconductor device according to the embodiment is shown in FIG. 14B. It is expressed as follows.
  • the lattice of the superlattice buffer layer 14 or the AlGaN layer single film 14 is distorted with respect to the AlN buffer layer 12.
  • the superlattice buffer layer 14 or the AlGaN layer single film 14 is subjected to in-plane compressive stress because the a-axis lattice constant a is larger than the AlN buffer layer 12. Since this compressive stress lowers the energy level at the interface between the GaN buffer layer 16 and the superlattice buffer layer 14 or the AlGaN layer single film 14 (piezo effect), it becomes a path of leakage current.
  • the GaN buffer layer 16 and the superlattice buffer layer 14 or the AlGaN layer single film 14 In the nitride semiconductor device 1 according to the embodiment, in order to reduce the leakage current passing through the GaN buffer layer 16, the GaN buffer layer 16 and the superlattice buffer layer 14 or the AlGaN layer single film 14 An AlGaN buffer layer 28 having a lattice relaxation is disposed therebetween.
  • the energy band structure (STD) in the vicinity of the GaN buffer layer 16 and the AlGaN buffer layer 28 in the standard state and the energy band structure in a state in which the strain in the AlGaN buffer layer 28 is zero ( A comparative diagram of curve A) is represented as shown in FIG. FIG. 15 corresponds to the graph displayed by superimposing FIG. 11 and FIG.
  • FIG. 1 A schematic cross-sectional structure of the nitride semiconductor device according to the embodiment in which tensile stress is introduced into the GaN buffer layer 16 to relax the strain of the AlGaN buffer layer 28 is expressed as shown in FIG.
  • the state of film thickness (nm), Al composition (%), and strain corresponding to each layer in (a) is expressed as shown in FIG.
  • the film thickness of the AlGaN barrier layer 18 is, for example, about 25 nm, and the Al composition x is 25%. Therefore, the AlGaN barrier layer 18 is represented by Al 0.25 Ga 0.75 N. A tensile stress is applied to the AlGaN barrier layer 18.
  • the film thickness of the GaN buffer layer 16 is, for example, about 1000 nm. A tensile stress is applied to the GaN buffer layer 16.
  • the film thickness of the AlGaN buffer layer 28 is, for example, about 400 nm, and the Al composition x is 12%. Therefore, the AlGaN buffer layer 28 is represented by Al 0.12 Ga 0.88 N. Since neither the tensile stress nor the compressive stress is applied to the AlGaN buffer layer 28, the strain is zero.
  • the superlattice buffer layer 14 is formed of 68 pairs of an AlN barrier layer and an AlGaN well layer, and has a film thickness of, for example, about 1700 nm and an average Al composition y of about 24%.
  • the superlattice buffer layer 14 has a superlattice pair (film thickness: 20 nm / 5 nm) represented by Al 0.05 Ga 0.95 N / AlN.
  • the magnitude relationship between the Al composition x of the AlGaN buffer layer 28 represented by Al x Ga 1-x N and the average Al composition y of the superlattice buffer layer 14 is x ⁇ y.
  • x is preferably smaller than y by 0.1 (10%) or more.
  • the film thickness of the AlGaN buffer layer 28 represented by Al x Ga 1-x N is preferably about 100 nm or more, for example. The greater the difference between the average Al composition y of the superlattice buffer layer 14 and the Al composition x of the AlGaN buffer layer 28, the easier the AlGaN buffer layer 28 relaxes, and the thicker the AlGaN buffer layer 28, the greater the AlGaN buffer layer 28. This is because the layer 28 is easily lattice-relaxed.
  • the energy band structure of the semiconductor element 1 is expressed as shown by the thick line in FIG. In FIG. 17, the solid line corresponds to the energy band structure of FIG. 13 (the energy band structure of curve A of FIG. 15).
  • the AlGaN buffer layer 28 has relaxed strain.
  • the thermal expansion coefficient of the silicon substrate 10 Expressing (CTE Coefficient of Thermal Expansion)
  • CTE Si, AlGaN buffer layer 28 with CTE AlGaN, relationship CTE Si ⁇ CTE AlGaN are satisfied,
  • the AlGaN buffer layer 28 is susceptible to tensile stress.
  • the relationship between the Al composition x of the Al x Ga 1-x N layer of the nitride semiconductor device 1 according to the embodiment and the a-axis lattice constant a is expressed as shown in FIG.
  • the a-axis lattice constant a of AlN is 3.1120
  • the a-axis lattice constant a of GaN is 3.11891
  • the a-axis lattice constant a of Al 0.12 Ga 0.88 N is 3.1798.
  • the nitride semiconductor device of the present invention can be used for all power devices such as a high-frequency power semiconductor module and a high-frequency intelligent power module. Applicable to telephones, digital cameras, video cameras, tablet terminals, electric cars, desktop computers, printers, television receivers, notebook computers, docking stations, home servers, etc., and inverters and converters for solar cells and industrial equipment. is there.
  • SYMBOLS 1 Nitride semiconductor element 10 ... Substrate 12 ... 1st buffer layer (AlN buffer layer) 14 ... Second buffer layer (AlGaN layer single layer or superlattice buffer layer) 16 ... Fourth buffer layer (GaN buffer layer) 18 ... Barrier layer (AlGaN barrier layer) 20 ... Source electrode 22 ... Drain electrode 24 ... Back electrode 26 ... Gate electrode 28 ... Third buffer layer (AlGaN buffer layer) 2DEG ... 2-dimensional electron gas I r ... leakage current V r ... applied voltage I r T ... total leakage current I r V ... longitudinal leakage current I r H ... lateral leakage current D1, D2, D3, D4 ... thickness t ... depth from the surface

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

　窒化物半導体素子（１）は、基板（１０）と、基板上に配置された第１バッファ層（１２）と、第１バッファ層上に配置された第２バッファ層（１４）と、第２バッファ層上に配置されたＡｌＧａＮ系窒化物半導体からなる第３バッファ層（２８）と、第３バッファ層上に配置されたＧａＮ系窒化物半導体からなる第４バッファ層（１６）と、第４バッファ層上に配置されたＡｌＧａＮ系窒化物半導体からなるバリア層（１８）と、バリア層上に配置されたソース電極（２０）、ドレイン電極（２２）およびソース電極およびドレイン電極の間に配置されたゲート電極（２６）とを備え、第３バッファ層は格子緩和されている。リーク電流を抑制し、破壊耐量を向上した窒化物半導体素子を提供する。

Description

窒化物半導体素子
　本発明は、窒化物半導体素子に関し、特にリーク電流を抑制し、破壊耐量を向上した窒化物半導体素子に関する。
　高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）構造を有する窒化物半導体素子において、炭素（Ｃ）などの不純物ドーピングを実施してリーク電流を抑制する技術は、各種提案されている（例えば、特許文献１および特許文献２参照。）。
　ＧａＮ電子走行層の厚さを広い範囲で選択することができ、デバイス設計の自由度を高めることができる窒化物半導体素子、および耐圧および信頼性に優れる窒化物半導体素子パッケージについても開示されている（例えば、特許文献３参照。）。
特開２０１１－２１６５７８号公報 特開２０１１－０８２４９４号公報 特開２０１２－１０９３４５号公報
　本発明の目的は、リーク電流を抑制し、破壊耐量を向上した窒化物半導体素子を提供することにある。
　上記目的を達成するための本発明の一態様によれば、基板と、前記基板上に配置された第１バッファ層と、記第１バッファ層上に配置された第２バッファ層と、前記第２バッファ層上に配置されたＡｌＧａＮ系窒化物半導体からなる第３バッファ層と、前記第３バッファ層上に配置されたＧａＮ系窒化物半導体からなる第４バッファ層と、前記第４バッファ層上に配置されたＡｌＧａＮ系窒化物半導体からなるバリア層と、前記バリア層上に配置されたソース電極、ドレイン電極および前記ソース電極および前記ドレイン電極の間に配置されたゲート電極とを備え、前記第３バッファ層は格子緩和されている窒化物半導体素子が提供される。
　本発明によれば、リーク電流を抑制し、破壊耐量を向上した窒化物半導体素子を提供することができる。
実施の形態に係る窒化物半導体素子の模式的断面構造図。 実施の形態に係る窒化物半導体素子において、全リーク電流ＩrＴに対する縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨの説明図。 （ａ）実施の形態に係る窒化物半導体素子において、矢印Ｅ方向にエッチングを実施して、擬似的にトランジスタのオフ状態を形成した場合の全リーク電流ＩrＴに対する縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨの説明図、（ｂ）ＡｌＧａＮ層単膜若しくは超格子バッファ層の厚さをパラメータとする全リーク電流ＩrＴとソース・ドレイン間の印加電圧Ｖrの関係を示す図。 （ａ）実施の形態に係る窒化物半導体素子において、ＡｌＧａＮ層単膜若しくは超格子バッファ層の厚さをパラメータとする縦方向リーク電流ＩrＶとソース・ドレイン間の印加電圧Ｖrの関係を示す図、（ｂ）ＡｌＧａＮ層単膜、超格子のペア数２０および超格子のペア数４０の場合のソース・ドレイン間の印加電圧Ｖr＝４００Ｖにおける垂直成分の割合を示す図。 （ａ）実施の形態に係る窒化物半導体素子において、総膜厚を一定にして、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の膜厚比を変え、矢印Ｅ方向にエッチングを実施して、擬似的にトランジスタのオフ状態を形成した場合の全リーク電流ＩrＴに対する縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨの説明図、（ｂ）全リーク電流ＩrＴとソース・ドレイン間の印加電圧Ｖrの関係を示す図。 （ａ）実施の形態に係る窒化物半導体素子において、矢印Ｅ方向にエッチングを実施して、擬似的にトランジスタのオフ状態を形成した場合の全リーク電流ＩrＴに対する縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨの説明図、（ｂ）印加電圧４００Ｖにおける縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨとＡｌＧａＮ層表面からのエッチング深さｔとの関係を示す図。 実施の形態に係る窒化物半導体素子において、エネルギーバンド構造のシミュレーションに適用した窒化物半導体素子の模式的断面構造図。 実施の形態に係る窒化物半導体素子において、標準状態におけるＡｌＧａＮバリア層１８・ＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８のＡｌ組成（％）・膜厚（ｎｍ）・ａ軸格子定数ａ（Å）・歪み（％）の数値例。 実施の形態に係る窒化物半導体素子において、ＧａＮバッファ層１６における歪みをゼロとした状態におけるＡｌＧａＮバリア層１８・ＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８のＡｌ組成（％）・膜厚（ｎｍ）・ａ軸格子定数ａ（Å）・歪み（％）の数値例。 実施の形態に係る窒化物半導体素子において、ＡｌＧａＮバッファ層２８における歪みをゼロとした状態におけるＡｌＧａＮバリア層１８・ＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８のＡｌ組成（％）・膜厚（ｎｍ）・ａ軸格子定数ａ（Å）・歪み（％）の数値例。 実施の形態に係る窒化物半導体素子において、標準状態におけるＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８近傍におけるエネルギーバンド構造図。 実施の形態に係る窒化物半導体素子において、ＧａＮバッファ層１６における歪みをゼロとした状態におけるＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８近傍におけるエネルギーバンド構造図。 実施の形態に係る窒化物半導体素子において、ＡｌＧａＮバッファ層２８における歪みをゼロとした状態におけるＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８近傍におけるエネルギーバンド構造図。 （ａ）比較例に係る窒化物半導体素子の模式的断面構造図、（ｂ）実施の形態に係る窒化物半導体素子の模式的断面構造図。 実施の形態に係る窒化物半導体素子において、標準状態におけるＧａＮバッファ層・ＡｌＧａＮバッファ層近傍におけるエネルギーバンド構造（ＳＴＤ）と、ＡｌＧａＮバッファ層における歪みをゼロとした状態におけるＧａＮバッファ層・ＡｌＧａＮバッファ層近傍におけるエネルギーバンド構造（Ａ）の比較図。 （ａ）ＧａＮバッファ層に引っ張り応力を導入してＡｌＧａＮバッファ層の歪みを緩和した実施の形態に係る窒化物半導体素子の模式的断面構造図、（ｂ）図１６（ａ）の各層に対応する膜厚（ｎｍ）・Ａｌ組成（％）・歪みを説明する図。 ＡｌＧａＮバッファ層の歪みを緩和して、さらにＧａＮバッファ層に圧縮応力を導入した実施の形態に係る窒化物半導体素子のエネルギーバンド構造図。 実施の形態に係る窒化物半導体素子のＡｌxＧａ1-xＮのＡｌ組成ｘとａ軸格子定数ａの関係を示す図。
　次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
　又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
　実施の形態に係る窒化物半導体素子１は、図１に示すように、基板１０と、基板１０上に配置された第１バッファ層１２と、第１バッファ層１２上に配置された第２バッファ層１４と、第２バッファ層１４上に配置されたＡｌＧａＮ系窒化物半導体からなる第３バッファ層２８と、第３バッファ層２８上に配置されたＧａＮ系窒化物半導体からなる第４バッファ層１６と、第４バッファ層１６上に配置されたＡｌＧａＮ系窒化物半導体からなるバリア層１８と、バリア層１８上に配置されたソース電極２０、ドレイン電極２２およびソース電極２０およびドレイン電極２２の間に配置されたゲート電極２６とを備える。ここで、第３バッファ層２８は格子緩和されている。
　また、基板１０の第１バッファ層１２が配置される表面側とは反対側の裏面側には、裏面電極２４が配置される。
　基板１０は、例えば、面方位（１１１）のｐ型シリコン（Ｓｉ）から構成される。
　また、実施の形態に係る窒化物半導体素子１において、第３バッファ層２８に加わる歪みはゼロもしくは引張り歪みであっても良い。
　また、実施の形態に係る窒化物半導体素子１において、第４バッファ層１６に加わる歪みはゼロもしくは圧縮歪みであっても良い。
　また、実施の形態に係る窒化物半導体素子１において、第３バッファ層２８と第４バッファ層１６に炭素がドーピングされていても良い。
　また、特に、第３バッファ層２８と第４バッファ層１６との界面に炭素がドーピングされていても良い。
　また、炭素のドーピングレベルは、例えば、約１×１０17以上約１×１０21（ｃｍ-3）以下であっても良い。
　第１バッファ層１２は、ＡｌＮから構成されていても良い。
　第２バッファ層１４は、超格子から構成されていても良い。ここで、超格子は、ＡｌＧａＮ層を量子井戸層、ＡｌＮ層をバリア層とするペアから構成される。ＡｌＧａＮ層／ＡｌＮ層の厚さは、例えば、約２０ｎｍ／約３ｎｍである。
　また、第３バッファ層２８は、Ａｌ組成をｘとするＡｌxＧａ1-xＮからなり、第２バッファ層１４の超格子の平均Ａｌ組成をｙとすると、ｘは、ｙよりも１０％以上小さいことが望ましい。
　また、第２バッファ層１４は、ＡｌＧａＮ層単膜からなり、第３バッファ層２８は、Ａｌ組成をｘとするＡｌxＧａ1-xＮからなり、互いにＡｌ組成が異なるように構成されていても良い。
　また、第４バッファ層１６は、ＧａＮから構成されていても良い。
　また、バリア層１８は、ＡｌＧａＮから構成されていても良い。
　また、第３バッファ層の膜厚は、１００ｎｍ以上であることが望ましい。
　第４バッファ層１６のバリア層１８との界面には、２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）が形成される。ＡｌＧａＮからなるバリア層１８は、この２ＤＥＧに対する電子供給層としての役割を有し、ＧａＮからなる第４バッファ層１６は、電子走行層としての役割を有する。結果として、実施の形態に係る窒化物半導体素子１は、ＨＥＭＴ構造のトランジスタ構成を有する。
　以下の説明においては、第１バッファ層１２をＡｌＮバッファ層１２、第２バッファ層１４をＡｌＧａＮ層単膜１４若しくは超格子バッファ層１４、第３バッファ層２８をＡｌＧａＮバッファ層２８、第４バッファ層１６をＧａＮバッファ層１６、バリア層１８をＡｌＧａＮバリア層１８と記載し、各部の対応関係を明瞭化する。
　実施の形態に係る窒化物半導体素子１において、全リーク電流ＩrＴに対する縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨは、図２に示すように模式的に表される。図２において、ＡｌＧａＮバッファ層２８は説明の都合上、図示を省略している。実施の形態に係る窒化物半導体素子１において、ドレイン電極２２・ソース電極２０間にバイアス電圧を印加し、ソース電極２０と接地電位間・ドレイン電極２２と接地電位間・裏面電極２４と接地電位間に導通する電流をそれぞれ、全リーク電流ＩrＴ・横方向リーク電流ＩrＨ・縦方向リーク電流ＩrＶとして検出する。
　実施の形態に係る窒化物半導体素子１において、矢印Ｅ方向にエッチングを実施して、擬似的にトランジスタのオフ状態を形成した場合の全リーク電流ＩrＴに対する縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨは、図３（ａ）に示すように表され、ＡｌＧａＮ層単膜１４若しくは超格子バッファ層１４の厚さをパラメータとする全リーク電流ＩrＴとソース・ドレイン間の印加電圧Ｖrの関係は、図３（ｂ）に示すように表される。
　ここで、ＡｌＧａＮ層単膜１４若しくは超格子バッファ層１４の厚さをパラメータとすると、図３（ｂ）に示すように、全リーク電流ＩrＴは、第２バッファ層１４の厚さを厚くすると、破壊耐量が増大する傾向が見られる。
　実施の形態に係る窒化物半導体素子１において、トランジスタがオフのときに流れるリーク電流は、少ない方が望ましい。
　超格子バッファ層１４の超格子のペア数を増やす（総膜厚を増やす）と全リーク電流ＩrＴ（縦方向リーク電流ＩrＶ）は減少し、破壊電圧も改善する。
　ここで、ＡｌＮバッファ層１２の厚さは約２００ｎｍである。ＡｌＧａＮ層単膜１４の厚さは、約２００ｎｍであり、ＡｌＧａＮ／ＡｌＮ＝２０ｎｍ／３ｎｍからなる超格子バッファ層１４の厚さは、ペア数２０の場合、４６０ｎｍ、ペア数４０の場合、９２０ｎｍである。ＧａＮバッファ層１６の厚さは約１０００ｎｍである。ＡｌＧａＮバリア層１８の厚さは約２５ｎｍである。また、ソース電極２０とドレイン電極２２の間隔は、約１０μｍである。
　実施の形態に係る窒化物半導体素子１において、ＡｌＧａＮ層単膜１４若しくは超格子バッファ層１４の厚さをパラメータとする縦方向リーク電流ＩrＶとソース・ドレイン間の印加電圧Ｖrの関係は、図４（ａ）に示すように表される。
　また、実施の形態に係る窒化物半導体素子１において、ソース・ドレイン間の印加電圧Ｖr＝４００Ｖにおける垂直成分の割合は、図４（ｂ）に示すように表される。すなわち、ＡｌＧａＮ層単膜１４では、全リーク電流ＩrＴ＝９．２（Ａ／ｃｍ2）、縦方向リーク電流ＩrＶ＝７．９（Ａ／ｃｍ2）であり、垂直成分の割合は、８６．１％である。超格子バッファ層１４でペア数２０の場合では、全リーク電流ＩrＴ＝５．６×１０-1（Ａ／ｃｍ2）、縦方向リーク電流ＩrＶ＝３．９×１０-1（Ａ／ｃｍ2）であり、垂直成分の割合は、６９．４％である。さらに、超格子バッファ層１４でペア数４０の場合では、全リーク電流ＩrＴ＝２．２×１０-1（Ａ／ｃｍ2）、縦方向リーク電流ＩrＶ＝６．１×１０-2（Ａ／ｃｍ2）であり、垂直成分の割合は、２８．２４％である。
　図４（ａ）および図４（ｂ）から明らかなように、ＡｌＧａＮ層単膜１４・超格子バッファ層１４の厚さを増やすと、縦方向リーク電流ＩrＶは減少し、破壊電圧も改善している。
　一方、横方向リーク電流ＩrＨ（＝ＩrＴ－ＩrＶ）の割合は、ＡｌＧａＮ層単膜では、１３．９％、超格子のペア数２０の場合では、３０．６％、さらに、超格子のペア数４０の場合では、７１．８％である。図４（ａ）および図４（ｂ）から明らかなように、超格子バッファ層１４のペア数を増やすと、縦方向リーク電流ＩrＶは減少し、横方向リーク電流ＩrＨの割合が増加している。
　すなわち、ＡｌＧａＮ層単膜１４若しくは超格子バッファ層１４の膜厚を増やすことで縦方向の電気抵抗が大きくなり、全リーク電流ＩrＴの内、ＧａＮバッファ層１６を横方向に経由する横方向リーク電流ＩrＨの割合が増加している。
　実施の形態に係る窒化物半導体素子１において、総膜厚を一定にして、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の膜厚比を変え、矢印Ｅ方向にエッチングを実施して、擬似的にトランジスタのオフ状態を形成した場合の全リーク電流ＩrＴに対する縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨの説明図は、図５（ａ）に示すように表される。図５（ａ）においては、ＧａＮバッファ層１６の厚さを、厚さＤ１＝１０００ｎｍと厚さＤ２＝２００ｎｍの２通りに変化させており、第３バッファ層２８の厚さを、厚さＤ３＝２００ｎｍと厚さＤ４＝１０００ｎｍの２通りに変化させている。
　実施の形態に係る窒化物半導体素子１において、総膜厚を一定にして、ＡｌＧａＮバッファ層２８の厚さを、厚さＤ３＝２００ｎｍと厚さＤ４＝１０００ｎｍの２通りに変化させた場合の全リーク電流ＩrＴとソース・ドレイン間の印加電圧Ｖrの関係は、図５（ｂ）に示すように表される。ＡｌＧａＮ層単膜：２００ｎｍの曲線は、ＡｌＧａＮバッファ層２８の厚さＤ３＝２００ｎｍ、ＧａＮバッファ層１６の厚さＤ１＝１０００ｎｍに対応し、ＡｌＧａＮ層単膜：１０００ｎｍの曲線は、ＡｌＧａＮバッファ層２８の厚さＤ３＝１０００ｎｍ、ＧａＮバッファ層１６の厚さＤ２＝２００ｎｍに対応する。
　図５（ａ）および図５（ｂ）から明らかなように、総膜厚を一定にして、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の膜厚比を変えたとき、ＡｌＧａＮバッファ層２８の膜厚の厚い方が、リーク電流が少なくなる。すなわち、全リーク電流ＩrＴは、ＧａＮバッファ層１６を経由している可能性が高い。全リーク電流ＩrＴの内、ＧａＮバッファ層１６を横方向に経由する横方向リーク電流ＩrＨの割合が増加している。
　実施の形態に係る窒化物半導体素子において、矢印Ｅ方向にエッチングを実施して、擬似的にトランジスタのオフ状態を形成した場合の全リーク電流ＩrＴに対する縦方向リーク電流ＩrＶ・横方向リーク電流ＩrＨの説明図は、図６（ａ）に示すように表される。図６（ａ）において、ＡｌＮバッファ層１２の厚さは、例えば、約２００ｎｍである。超格子（ＡｌＧａＮ／ＡｌＮ＝２０ｎｍ／３ｎｍ）で形成される超格子バッファ層１４の厚さは、例えば、約１７００ｎｍである。ＡｌＧａＮバッファ層２８の厚さは、例えば、約４００ｎｍである。ＧａＮバッファ層１６の厚さは、例えば、約１０００ｎｍである。ＡｌＧａＮバリア層１８の厚さは、例えば、約２５ｎｍである。
　図６（ａ）の構成において、印加電圧４００Ｖにおける縦方向リーク電流ＩrＶ（Ａ／ｃｍ2）・横方向リーク電流ＩrＨ（Ａ／ｃｍ2）とＡｌＧａＮバリア層１８の表面からのエッチング深さｔ（ｎｍ）との関係は、図６（ｂ）に示すように表される。
　図６（ｂ）に示すように、ＧａＮバッファ層１６を全てエッチングすると急激に、横方向リーク電流ＩrＨ（Ａ／ｃｍ2）の値が低下する。このため、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面にリーク経路が存在していることがわかる。
　実施の形態に係る窒化物半導体素子１において、主なリーク電流経路はＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面である。
　ここで、ＡｌＧａＮバッファ層２８には、圧縮応力が加わっている。このため、ＡｌＧａＮバッファ層２８にピエゾ電界が発生し、ＧａＮバッファ層１６との界面においてエネルギー準位が下がるため、リーク電流経路が形成される。
　実施の形態に係る窒化物半導体素子１においては、ＡｌＧａＮバッファ層２８およびＧａＮバッファ層１６の歪み状態を制御、若しくはＣドープを実施して、かつＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面のＣ濃度が最大になるように制御することによって、全リーク電流ＩrＴ（Ａ／ｃｍ2）を低減化可能である。
　（エネルギーバンド構造のシミュレーション）
　実施の形態に係る窒化物半導体素子１において、エネルギーバンド構造のシミュレーションに適用する模式的断面構造は、図７に示すように表される。
　図７において、ＡｌＮバッファ層１２の厚さは、例えば、約２００ｎｍである。超格子（ＡｌＧａＮ／ＡｌＮ＝２０ｎｍ／３ｎｍ）で形成される超格子バッファ層１４の厚さは、例えば、約１７００ｎｍである。Ａｌ0.12Ｇａ0.88Ｎ層で形成されるＡｌＧａＮバッファ層２８の厚さは、例えば、約４００ｎｍである。ＧａＮバッファ層１６の厚さは、例えば、約１０００ｎｍである。Ａｌ0.25Ｇａ0.75Ｎ層で形成されるＡｌＧａＮバリア層１８の厚さは、例えば、約２５ｎｍである。ＧａＮバッファ層１６とＡｌＧａＮバリア層１８との界面には、２ＤＥＧが形成される。
　実施の形態に係る窒化物半導体素子１において、Ｃドープによるリーク電流の低減効果をエネルギーバンド構造のシミュレーション結果を用いて説明する。
　Ａｌ0.25Ｇａ0.75Ｎ層で形成されるＡｌＧａＮバリア層１８の最表面からＡｌ0.12Ｇａ0.88Ｎ層で形成されるＡｌＧａＮバッファ層２８までのバンド構造において、特にＧａＮバッファ層（１６）／ＡｌＧａＮバッファ層（２８）界面に注目する。また、ＧａＮバッファ層１６の歪み状態、およびＡｌＧａＮバッファ層２８の歪み状態をパラメータとする。
超格子（ＡｌＧａＮ／ＡｌＮ＝２０ｎｍ／３ｎｍ）で形成される超格子バッファ層１４・ＡｌＮバッファ層１２は、ここでは絶縁体として取り扱う。
　（標準状態）
　実施の形態に係る窒化物半導体素子１において、標準状態におけるＡｌＧａＮバリア層１８・ＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８のＡｌ組成（％）・膜厚（ｎｍ）・ａ軸格子定数ａ（Å）・歪み（％）の数値例は、図８に示すように表される。ここで、標準状態とは、ＡｌＧａＮバッファ層２８やＧａＮバッファ層１６に歪み制御を実施していない状態に対応する。
　図８に示すように、標準状態において、Ａｌ0.25Ｇａ0.75Ｎ層で形成されるＡｌＧａＮバリア層１８は、ＧａＮバッファ層１６に対して完全に歪んでいる。また、Ａｌ0.12Ｇａ0.88Ｎ層で形成されるＡｌＧａＮバッファ層２８は、ＡｌＮバッファ層１２に対して完全に歪んでいる。下地のＡｌＮバッファ層１２は格子緩和しており、Ａｌ0.12Ｇａ0.88Ｎ層で形成されるＡｌＧａＮバッファ層２８のａ軸格子定数ａ（Å）は、ＡｌＮの理論値３．１１２０（Å）に等しい。また、ＧａＮバッファ層１６はクラックが発生する限界の引っ張り歪み状態にある。
　（ＧａＮバッファ層における歪みゼロ）
　また、実施の形態に係る窒化物半導体素子１において、ＧａＮバッファ層１６における歪みをゼロとした状態におけるＡｌＧａＮバリア層１８・ＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８のＡｌ組成（％）・膜厚（ｎｍ）・ａ軸格子定数ａ（Å）・歪み（％）の数値例は、図９に示すように表される。
　図９に示すように、ＧａＮバッファ層１６における歪みをゼロとした状態において、Ａｌ0.25Ｇａ0.75Ｎ層で形成されるＡｌＧａＮバリア層１８は、ＧａＮバッファ層１６に対して完全に歪んでいる。また、Ａｌ0.12Ｇａ0.88Ｎ層で形成されるＡｌＧａＮバッファ層２８は、ＡｌＮバッファ層１２に対して完全に歪んでいる。下地のＡｌＮバッファ層１２は格子緩和しており、ＡｌＧａＮバッファ層２８のａ軸格子定数ａ（Å）は、ＡｌＮの理論値３．１１２０（Å）に等しい。一方、ＧａＮバッファ層１６は歪んでおらず、ＡｌＧａＮバッファ層２８のａ軸格子定数ａ（Å）は、ＧａＮの理論値３．１８９１（Å）に等しい。
　（ＡｌＧａＮバッファ層における歪みゼロ）
　また、実施の形態に係る窒化物半導体素子１において、ＡｌＧａＮバッファ層２８における歪みをゼロとした状態におけるＡｌＧａＮバリア層１８・ＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８のＡｌ組成（％）・膜厚（ｎｍ）・ａ軸格子定数ａ（Å）・歪み（％）の数値例は、図１０に示すように表される。
　図１０に示すように、ＡｌＧａＮバッファ層２８における歪みをゼロとした状態において、Ａｌ0.25Ｇａ0.75Ｎ層で形成されるＡｌＧａＮバリア層１８は、ＧａＮバッファ層１６に対して完全に歪んでいる。また、Ａｌ0.12Ｇａ0.88Ｎ層で形成されるＡｌＧａＮバッファ層２８は、歪んでおらず、ＡｌＧａＮバッファ層２８のａ軸格子定数ａ（Å）は、Ａｌ0.12Ｇａ0.88Ｎ層の理論値３．１７９８（Å）に等しい。一方、ＧａＮバッファ層１６はクラックが発生する限界の引っ張り歪み状態にある。
　実施の形態に係る窒化物半導体素子１において、標準状態（図８）に対応するＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８近傍におけるエネルギーバンド構造は、図１１に示すように表される。
　標準状態においては、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面で、電子が走行しやすい領域が発生している。
　また、ＧａＮバッファ層１６に引張り歪み、ＡｌＧａＮバッファ層２８に圧縮歪みが発生しているため、ピエゾ電界が発生してＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面のエネルギー準位が下がっている。
　ＧａＮバッファ層１６のＡｌＧａＮバリア層１８との界面の２ＤＥＧを導通する電流がオフされているとき、ＡｌＧａＮバリア層１８からＧａＮバッファ層１６に供給される電子は、本来、ＧａＮバッファ層１６の障壁を乗り越え難いが、ＧａＮバッファ層１６中にはリークパスとなり得る、例えば螺旋転位のような転位が分布しているため、この螺旋転位を経由してＧａＮバッファ層１６/ＡｌＧａＮバッファ層２８界面に到達した電子は、リーク電流に寄与する。
　実施の形態に係る窒化物半導体素子１において、ＧａＮバッファ層１６の歪みをゼロとした状態（図９）におけるＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８近傍におけるエネルギーバンド構造は、図１２に示すように表される。
　ＧａＮバッファ層１６における歪みをゼロとした状態においても、標準状態と同様に、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面で、電子が走行しやすい領域が発生している。
　また、ＧａＮバッファ層１６の歪みをゼロとした状態においても、ＡｌＧａＮバッファ層２８に圧縮歪みが発生しているため、ピエゾ電界が発生してＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面のエネルギー準位が下がっている。ＧａＮバッファ層１６の歪みをゼロとした状態におけるエネルギーバンド構造（図１２）と、標準状態におけるエネルギーバンド構造（図１１）とを比較すると、標準状態におけるＧａＮバッファ層１６の歪みが０．１１％と小さいため（ただしクラックは発生する）、分極の大きさに変化は見られない。
　実施の形態に係る窒化物半導体素子１において、ＡｌＧａＮバッファ層２８の歪みをゼロとした状態におけるＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８近傍におけるエネルギーバンド構造は、図１３に示すように表される。
　ＡｌＧａＮバッファ層２８の歪みをゼロとした状態においては、ＧａＮバッファ層１６に引張り歪みが発生しているが、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面のエネルギー準位が下がる現象は緩和されている。ＡｌＧａＮバッファ層２８の歪みをゼロにすることで、ピエゾ電界が小さくなり、界面のエネルギー準位が上昇している。
　ＧａＮバッファ層１６の中央部と比べて、ＡｌＧａＮバッファ層２８との界面近傍のＧａＮバッファ層１６のエネルギー準位が低いのは、ＧａＮバッファ層１６中の引張り歪み約＋０．１１(％)と自発分極が原因である。
　ＡｌＧａＮバッファ層２８の自発分極は表面側がマイナスなので、エネルギー準位は上がる方向であるが、ＧａＮバッファ層１６中の引張り歪みに起因する電界強度の方が大きい。
　実施の形態に係る窒化物半導体素子１においては、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面のキャリア濃度を下げるために、ＧａＮバッファ層１６およびＡｌＧａＮバッファ層２８に炭素（Ｃ）がドーピングされる。特に、ピエゾ電界によってエネルギー準位がＧａＮバッファ層１６よりも下がっている領域（ＡｌＧａＮバッファ層２８との界面付近）に炭素（Ｃ）がドーピングされることが効果的である。尚、炭素（Ｃ）のドーピングレベルは、例えば、約１×１０17（ｃｍ-3）～約１×１０21（ｃｍ-3）である。
　比較例に係る窒化物半導体素子の模式的断面構造は、図１４（ａ）に示すように表され、実施の形態に係る窒化物半導体素子の模式的断面構造は、図１４（ｂ）に示すように表される。
　比較例に係る窒化物半導体素子において、超格子バッファ層１４若しくはＡｌＧａＮ層単膜１４は、ＡｌＮバッファ層１２に対して格子が歪んでいる。図１４（ａ）に示すように、超格子バッファ層１４若しくはＡｌＧａＮ層単膜１４は、ａ軸格子定数ａがＡｌＮバッファ層１２より大きいため、面内に圧縮応力を受ける。この圧縮応力はＧａＮバッファ層１６と超格子バッファ層１４若しくはＡｌＧａＮ層単膜１４界面のエネルギー準位を下げるため（ピエゾ効果）、リーク電流の経路となる。
　実施の形態に係る窒化物半導体素子１においては、ＨＥＭＴ構造において、ＧａＮバッファ層１６を経由するリーク電流を低減するために、ＧａＮバッファ層１６と超格子バッファ層１４若しくはＡｌＧａＮ層単膜１４との間に、格子緩和したＡｌＧａＮバッファ層２８を配置している。
　実施の形態に係る窒化物半導体素子１において、標準状態におけるＧａＮバッファ層１６・ＡｌＧａＮバッファ層２８近傍におけるエネルギーバンド構造（ＳＴＤ）と、ＡｌＧａＮバッファ層２８における歪みをゼロとした状態におけるエネルギーバンド構造（曲線Ａ）の比較図は、図１５に示すように表される。図１５は、図１１と図１３を重ね合わせて表示したグラフに対応する。
　標準状態においては、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面で、電子が走行しやすい領域が発生している。また、ＧａＮバッファ層１６に引張り歪み、ＡｌＧａＮバッファ層２８に圧縮歪みが発生しているため、ピエゾ電界が発生してＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面のエネルギー準位が下がる。
　ＡｌＧａＮバッファ層２８における歪みをゼロとした状態においては、曲線Ａに示すように、ＧａＮバッファ層１６に引張り歪みが発生しているが、ＧａＮバッファ層１６とＡｌＧａＮバッファ層２８の界面のエネルギー準位が下がる現象は緩和される。ＡｌＧａＮバッファ層２８の歪みをゼロにすることで、ピエゾ電界が小さくなり、界面のエネルギー準位が上昇する。ＧａＮバッファ層１６中の引張り歪み約＋０．１１(％) が原因でＧａＮバッファ層１６の中央部と比べて、ＡｌＧａＮバッファ層２８との界面近傍のＧａＮバッファ層１６のエネルギー準位が低い。
　ＧａＮバッファ層１６に引っ張り応力を導入してＡｌＧａＮバッファ層２８の歪みを緩和した実施の形態に係る窒化物半導体素子の模式的断面構造は、図１６（ａ）に示すように表され、図１６（ａ）の各層に対応する膜厚（ｎｍ）・Ａｌ組成（％）・歪みの状態は、図１６（ｂ）に示すように表される。
　ＡｌＧａＮバリア層１８の膜厚は、例えば、約２５ｎｍであり、Ａｌ組成ｘは２５％である。したがって、ＡｌＧａＮバリア層１８は、Ａｌ0.25Ｇａ0.75Ｎで表される。ＡｌＧａＮバリア層１８には、引っ張り応力が加わる。
　ＧａＮバッファ層１６の膜厚は、例えば、約１０００ｎｍである。ＧａＮバッファ層１６には、引っ張り応力が加わる。
　ＡｌＧａＮバッファ層２８の膜厚は、例えば、約４００ｎｍであり、Ａｌ組成ｘは１２％である。したがって、ＡｌＧａＮバッファ層２８は、Ａｌ0.12Ｇａ0.88Ｎで表される。ＡｌＧａＮバッファ層２８には、引っ張り応力・圧縮応力のいずれも加わっていないため、歪みゼロである。
　超格子バッファ層１４は、ＡｌＮ障壁層とＡｌＧａＮウェル層の６８ペアで形成され、膜厚は、例えば、約１７００ｎｍであり、平均Ａｌ組成ｙは、約２４％である。超格子バッファ層１４は、Ａｌ0.05Ｇａ0.95Ｎ／ＡｌＮで表される超格子ペア（膜厚２０ｎｍ／５ｎｍ）を有する。
　ＡｌxＧａ1-xＮで表されるＡｌＧａＮバッファ層２８のＡｌ組成ｘと超格子バッファ層１４の平均Ａｌ組成ｙの大小関係は、ｘ＜ｙである。ここで、ｘは、ｙよりも０．１（１０％）以上小さいことが望ましい。また、ＡｌxＧａ1-xＮで表されるＡｌＧａＮバッファ層２８の膜厚は、例えば、約１００ｎｍ以上であることが望ましい。超格子バッファ層１４の平均Ａｌ組成ｙとＡｌＧａＮバッファ層２８のＡｌ組成ｘに差があるほど、ＡｌＧａＮバッファ層２８は格子緩和しやすく、また、ＡｌＧａＮバッファ層２８の膜厚が厚いほど、ＡｌＧａＮバッファ層２８は格子緩和しやすいからである。
　ＡｌＧａＮバッファ層２８の歪みを緩和して、さらにＧａＮバッファ層１６に圧縮歪みを導入した（ピエゾ電界が発生してＡｌＧａＮバッファ層２８との界面エネルギー準位が上がる）、実施の形態に係る窒化物半導体素子１のエネルギーバンド構造は、図１７の太線に示すように表される。尚、図１７において、実線は、図１３のエネルギーバンド構造（図１５の曲線Ａのエネルギーバンド構造）に対応している。
　ＡｌＧａＮバッファ層２８は歪みが緩和している。ここで、シリコン基板１０の熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion)をＣＴＥSi、ＡｌＧａＮバッファ層２８の熱膨張係数をＣＴＥAlGaNで表すと、ＣＴＥSi＜ＣＴＥAlGaNの関係が成立しており、ＡｌＧａＮバッファ層２８は引張り応力を受けやすくなっている。
　ＡｌＧａＮバッファ層２８の歪みを緩和し、さらに引張り応力を導入することで、ＧａＮバッファ層１６）／ＡｌＧａＮバッファ層２８界面でのポテンシャルの落ち込みを無くしたポテンシャル構造を実現可能である。
　実施の形態に係る窒化物半導体素子１のＡｌxＧａ1-xＮ層のＡｌ組成ｘとａ軸格子定数ａの関係を示すは、図１８に示すように表される。例えば、ＡｌＮのａ軸格子定数ａは３．１１２０、ＧａＮのａ軸格子定数ａは３．１８９１、Ａｌ0.12Ｇａ0.88Ｎのａ軸格子定数ａは３．１７９８である。
　以上説明したように、本実施の形態によれば、リーク電流を抑制し、破壊耐量を向上した窒化物半導体素子を提供することができる。
　[その他の実施の形態]
　上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
　このように、本発明はここでは記載していない様々な実施の形態などを含む。
　本発明の窒化物半導体素子は、高周波パワー半導体モジュール、高周波インテリジェントパワーモジュールなどパワーデバイス全般に利用可能であり、特に、高周波・小型・軽量化が求められている分野として、ワイヤレス受給電装置、携帯電話、デジタルカメラ、ビデオカメラ、タブレット端末、電気自動車、デスクトップコンピュータ、プリンタ、テレビ受像機、ノートブックコンピュータ、ドッキングステーション、ホームサーバなど、また太陽電池・産業機器向けのインバータ、コンバータなどに適用可能である。
１…窒化物半導体素子
１０…基板
１２…第１バッファ層（ＡｌＮバッファ層）
１４…第２バッファ層（ＡｌＧａＮ層単膜若しくは超格子バッファ層）
１６…第４バッファ層（ＧａＮバッファ層）
１８…バリア層（ＡｌＧａＮバリア層）
２０…ソース電極
２２…ドレイン電極
２４…裏面電極
２６…ゲート電極
２８…第３バッファ層（ＡｌＧａＮバッファ層）
２ＤＥＧ…２次元電子ガス
Ｉr…リーク電流
Ｖr…印加電圧
ＩrＴ…全リーク電流
ＩrＶ…縦方向リーク電流
ＩrＨ…横方向リーク電流
Ｄ１、Ｄ２、Ｄ３、Ｄ４…厚さ
ｔ…表面からの深さ
 

Claims (14)

  1. 　基板と、
    　前記基板上に配置された第１バッファ層と、
    　前記第１バッファ層上に配置された第２バッファ層と、
    　前記第２バッファ層上に配置されたＡｌＧａＮ系窒化物半導体からなる第３バッファ層と、
    　前記第３バッファ層上に配置されたＧａＮ系窒化物半導体からなる第４バッファ層と、
    　前記第４バッファ層上に配置されたＡｌＧａＮ系窒化物半導体からなるバリア層と、
    　前記バリア層上に配置されたソース電極、ドレイン電極および前記ソース電極および前記ドレイン電極の間に配置されたゲート電極と
    　を備え、前記第３バッファ層は格子緩和されていることを特徴とする窒化物半導体素子。
  2. 　前記第３バッファ層に加わる歪みはゼロもしくは引張り歪みであることを特徴とする請求項１に記載の窒化物半導体素子。
  3. 　前記第４バッファ層に加わる歪みはゼロもしくは圧縮歪みであることを特徴とする請求項１または２に記載の窒化物半導体素子。
  4. 　前記第３バッファ層と前記第４バッファ層に炭素がドーピングされていることを特徴とする請求項１～３のいずれか１項に記載の窒化物半導体素子。
  5. 　前記第３バッファ層と前記第４バッファ層との界面に炭素がドーピングされていることを特徴とする請求項１～３のいずれか１項に記載の窒化物半導体素子。
  6. 　前記炭素のドーピングレベルは、１×１０17以上１×１０21（ｃｍ-3）以下であることを特徴とする請求項４または５に記載の窒化物半導体素子。
  7. 　前記第１バッファ層は、ＡｌＮからなることを特徴とする請求項１～６のいずれか１項に記載の窒化物半導体素子。
  8. 　前記第２バッファ層は、超格子からなることを特徴とする請求項１～７のいずれか１項に記載の窒化物半導体素子。
  9. 　前記超格子は、ＡｌＧａＮ層とＡｌＮ層のペアからなることを特徴とする請求項８に記載の窒化物半導体素子。
  10. 前記第３バッファ層は、Ａｌ組成をｘとするＡｌxＧａ1-xＮからなり、前記超格子の平均Ａｌ組成をｙとすると、ｘは、ｙよりも１０％以上小さいことを特徴とする請求項９に記載の窒化物半導体素子。
  11. 　前記第２バッファ層は、ＡｌＧａＮ層単膜からなり、前記第３バッファ層は、Ａｌ組成をｘとするＡｌxＧａ1-xＮからなり、互いにＡｌ組成が異なることを特徴とする請求項１～７のいずれか１項に記載の窒化物半導体素子。
  12. 　前記第４バッファ層は、ＧａＮからなることを特徴とする請求項１～１１のいずれか１項に記載の窒化物半導体素子。
  13. 　前記第３バッファ層の膜厚は、１００ｎｍ以上であることを特徴とする請求項１～１２のいずれか１項に記載の窒化物半導体素子。
  14. 　前記基板は、（１１１）面の面方位を有するｐ型Ｓｉからなることを特徴とする請求項１～１３のいずれか１項に記載の窒化物半導体素子。
PCT/JP2014/062437 2013-05-09 2014-05-09 窒化物半導体素子 Ceased WO2014181856A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/935,343 US20160064488A1 (en) 2013-05-09 2015-11-06 Nitride based semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-099233 2013-05-09
JP2013099233A JP2014220407A (ja) 2013-05-09 2013-05-09 窒化物半導体素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/935,343 Continuation US20160064488A1 (en) 2013-05-09 2015-11-06 Nitride based semiconductor device

Publications (1)

Publication Number Publication Date
WO2014181856A1 true WO2014181856A1 (ja) 2014-11-13

Family

ID=51867328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/062437 Ceased WO2014181856A1 (ja) 2013-05-09 2014-05-09 窒化物半導体素子

Country Status (3)

Country Link
US (1) US20160064488A1 (ja)
JP (1) JP2014220407A (ja)
WO (1) WO2014181856A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
US10886408B2 (en) * 2016-09-29 2021-01-05 Intel Corporation Group III-V material transistors employing nitride-based dopant diffusion barrier layer
TWI701715B (zh) * 2017-06-06 2020-08-11 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
TWI678723B (zh) * 2018-10-26 2019-12-01 世界先進積體電路股份有限公司 高電子遷移率電晶體裝置及其製造方法
US11515407B2 (en) * 2018-12-26 2022-11-29 Intel Corporation High breakdown voltage structure for high performance GaN-based HEMT and MOS devices to enable GaN C-MOS
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
WO2021243653A1 (zh) * 2020-06-04 2021-12-09 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
JP7613012B2 (ja) * 2020-07-13 2025-01-15 富士通株式会社 半導体装置
JP7645743B2 (ja) 2021-08-16 2025-03-14 株式会社東芝 窒化物半導体、半導体装置及び窒化物半導体の製造方法
CN115172448A (zh) * 2022-07-08 2022-10-11 智兴新能电子科技(南京)有限公司 一种可减小电流崩塌效应的氮化物半导体高电子迁移率晶体管外延结构
CN115896938A (zh) * 2022-12-26 2023-04-04 西电芜湖研究院有限责任公司 一种GaN外延低位错薄膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
WO2011118098A1 (ja) * 2010-03-26 2011-09-29 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2012015306A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737737A (en) * 1970-10-09 1973-06-05 Siemens Ag Semiconductor diode for an injection laser
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JPH1168158A (ja) * 1997-08-20 1999-03-09 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体装置
JP2001053339A (ja) * 1999-08-11 2001-02-23 Toshiba Corp 半導体発光素子およびその製造方法
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP2007165719A (ja) * 2005-12-15 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子
EP1978550A4 (en) * 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
JP5383974B2 (ja) * 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
US9257547B2 (en) * 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6015053B2 (ja) * 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
US9099843B1 (en) * 2012-07-19 2015-08-04 Soraa Laser Diode, Inc. High operating temperature laser diodes
US20140077266A1 (en) * 2012-09-14 2014-03-20 Power Integrations, Inc. Heterostructure Transistor with Multiple Gate Dielectric Layers
EP3708699A1 (en) * 2013-02-15 2020-09-16 AZUR SPACE Solar Power GmbH P-d0ping of group-i i i-nitride buffer later structure on a heterosubstrate
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2016134565A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
WO2011118098A1 (ja) * 2010-03-26 2011-09-29 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2012015306A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2014220407A (ja) 2014-11-20
US20160064488A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
WO2014181856A1 (ja) 窒化物半導体素子
US8164117B2 (en) Nitride semiconductor device
JP4509031B2 (ja) 窒化物半導体装置
US20130043485A1 (en) GaN-BASED SEMICONDUCTOR DEVICE
JP6113135B2 (ja) 半導体フィールドプレートを含むｉｉｉ−ｖ族トランジスタ
JP2013235873A (ja) 半導体装置およびその製造方法
CN102623498A (zh) 半导体元件
JP6883007B2 (ja) 窒化物半導体装置
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
CN108198855B (zh) 半导体元件、半导体基底及其形成方法
WO2011118099A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
CN103117303A (zh) 一种氮化物功率器件及其制造方法
WO2009119479A1 (ja) 半導体装置及びその製造方法
JP2010171032A (ja) 窒化物半導体装置形成用基板及び窒化物半導体装置
JP3369464B2 (ja) 半導体装置
JP2011124509A (ja) 半導体装置
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
WO2010016564A1 (ja) 半導体装置
CN112750904B (zh) 具有应力松弛层的半导体元件
TWI780513B (zh) p型氮化鎵高電子移動率電晶體
US20130069074A1 (en) Power device and method of manufacturing the same
TWI741834B (zh) 氮化鎵高電子移動率電晶體
US20180240877A1 (en) Transistor
JP6666417B2 (ja) 半導体装置
JP2005302916A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14795529

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14795529

Country of ref document: EP

Kind code of ref document: A1