JP6666417B2 - 半導体装置 - Google Patents

Description

本発明による実施形態は、半導体装置に関する。

窒化ガリウム（ＧａＮ）系半導体素子等の窒化物半導体素子では、オン電流が低下する電流コラプスが問題となっている。さらに、耐圧の向上、クラックの低減、シリコン基板の反りの抑制も要求されている。このような特性や問題を改善するために、シリコン基板とチャネル部（ＧａＮ層）との間にバッファ層を用いることがある。

バッファ層は厚いほど、耐圧を向上させ、電流コラプスの抑制につながる。しかし、バッファ層にはピット（窪みまたは孔）やクラックが発生しやすく、かつ、バッファ層を厚くするほど、ピットやクラックは拡大する。従って、耐圧を向上させるためにバッファ層を厚くしようとすると、ピットやクラックにより、バッファ層およびチャネル部の表面状態が悪化する。これにより、リーク電流の増加等の半導体素子の電気的特性を劣化させるという問題が発生していた。

国際公開第２０１５／１５２４１１号公報

ピットやクラックが少なくかつ厚いバッファ層を備えた半導体装置を提供する。

本実施形態による半導体装置は、基板を備える。第１超格子膜は、基板の上方に設けられ、アルミニウムを含有する第１窒化物半導体層と炭素を含有する第２窒化物半導体層とを含む。窒化ガリウム層は、第１超格子膜上に設けられ、炭素を含有する。窒化ガリウム層は、炭素濃度が第２窒化物半導体層の炭素濃度よりも低い。第２超格子膜は、窒化ガリウム層上に設けられ、アルミニウムを含有する第４窒化物半導体層と炭素を含有し炭素濃度が窒化ガリウム層の炭素濃度よりも高い第５窒化物半導体層とを含む。第６窒化物半導体層は、第２超格子膜上方に設けられている。第７窒化物半導体層は、第６窒化物半導体層上に設けられ、アルミニウムを含有する。第１電極は、第７窒化物半導体層上に設けられている。

本実施形態に従った半導体装置１の構成の一例を示す断面図。 第２バッファ層１００の構成の一例を示す断面図。 本実施形態の変形例１に従った半導体装置２の構成の一例を示す断面図。 本実施形態の変形例２に従った半導体装置３の構成の一例を示す断面図。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。

図１は、本実施形態に従った半導体装置１の構成の一例を示す断面図である。半導体装置１は、基板１０と、第１バッファ層２０と、第２バッファ層１００と、アンドープトＧａＮ（ｕｄ−ＧａＮ）層６０と、ＡｌＧａＮ層７０と、ゲート絶縁膜８０と、層間絶縁膜９０と、ドレイン電極Ｄと、ソース電極Ｓと、ゲート電極Ｇとを備えている。半導体装置１は、例えば、ＭＩＳ(Metal Insulator Semiconductor)型ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）である。尚、層間絶縁膜９０内またはその上に設けられた配線やコンタクト等の図示は省略している。

基板１０は、サファイア、ダイアモンド、ＳｉＣ、ＧａＮ、ＢＮ、Ｓｉ、Ｇｅのいずれか１つ以上を含む基板であり、例えば、シリコン基板、ＧａＮ基板またはＳｉＣ基板等である。基板１０の導電型は特に限定しない。

第１バッファ層２０は、基板１０の表面上に設けられている。第１バッファ層２０には、例えば、ＡｌＮ層またはＡｌＧａＮ層、あるいは、ＡｌＮ層またはＡｌＧａＮ層の両方を含む積層を用いている。第１バッファ層２０が基板１０と第２バッファ層１００（３０、４０および５０）との間に介在することによって、基板１０と第２バッファ層１００との格子定数の相違に基づく大きな応力変化を抑制し、基板１０の反りやクラック等を抑制する。また、第１バッファ層２０は、半導体装置１の耐圧を向上させる。尚、基板１０がＧａＮ基板等である場合、第１バッファ層２０は不要となる場合もある。

第２バッファ層１００は、基板１０および第１バッファ層２０の上方に設けられている。第２バッファ層１００は、第１積層部３０と、窒化物半導体層４０と、第２積層部５０とを備えている。第２バッファ層１００は、第１バッファ層２０とｕｄ−ＧａＮ層６０との間に介在することによって、第１バッファ層２０とｕｄ−ＧａＮ層６０との格子定数の相違に基づく大きな応力変化を抑制する。また、第２バッファ層１００は、半導体装置１の耐圧を向上させる。

第１積層部３０は、基板１０および第１バッファ層２０の上方に設けられている。第１積層部３０は、図２に示すように、アルミニウムを含有するＡｌＮ層３１（第１窒化物半導体層）と炭素を含有するＣ−ＧａＮ層３２（第２窒化物半導体層）との積層構造を有する。尚、第１積層部３０は、ＡｌＮ層３１とＣ−ＧａＮ層３２とを含む超格子膜であってもよい。

第３窒化物半導体層としてのＣ−ＧａＮ層４０は、第１積層部３０上に設けられており、炭素を含有するＧａＮ層である。Ｃ−ＧａＮ層４０の厚みは、ＡｌＮ層３１の厚みおよびＣ−ＧａＮ層３２の厚みよりも厚い。例えば、Ｃ−ＧａＮ層４０の厚みは、０．５μｍ〜１．５μｍである。しかし、Ｃ−ＧａＮ層４０の炭素濃度は、Ｃ−ＧａＮ層３２の炭素濃度よりも低い。例えば、Ｃ−ＧａＮ層４０の炭素濃度は、１×１０^１７／ｃｍ^３〜１×１０^１９／ｃｍ^３である。Ｃ−ＧａＮ層４０が炭素を含有することによって、半導体装置１の耐圧が向上する。一方、Ｃ−ＧａＮ層４０の炭素濃度が高すぎると、半導体装置１の動作においてオン電流が低下する問題（電流コラプス）が生じる。従って、上述のように、Ｃ−ＧａＮ層４０は、炭素を含有するが、Ｃ−ＧａＮ層３２よりも低い炭素濃度を有する。

第２積層部５０は、Ｃ−ＧａＮ層４０上に設けられ、アルミニウムを含有するＡｌＮ層５１（第４窒化物半導体層）と炭素を含有するＣ−ＧａＮ層５２（第５窒化物半導体）との積層構造を有する。尚、第２積層部５０は、ＡｌＮ層５１とＣ−ＧａＮ層５２とを含む超格子構造膜であってもよい。

第２バッファ層１００は、第１積層部３０と第２積層部５０との間にＣ−ＧａＮ層４０が介在したバッファ層であり、第１積層部３０と、Ｃ−ＧａＮ層４０と、第２積層部５０との積層体である。ＡｌＮ層５１およびＣ−ＧａＮ層５２は、それぞれＡｌＮ層３１およびＣ−ＧａＮ層３２と同一の材質および同一の厚みを有する膜（同一膜）であってもよい。即ち、第２積層部５０は、第１積層部３０と基本的に同一構造であってもよい。第１積層部３０、第２積層部５０およびＣ−ＧａＮ層４０については、図２を参照して後でさらに説明する。

第６窒化物半導体層としてのｕｄ−ＧａＮ層６０は、第２バッファ層１００上方に設けられている。ｕｄ−ＧａＮ層６０には、炭素等の不純物を意図的には導入していないアンドープドＧａＮ層を用いている。

第７窒化物半導体層としてのＡｌＧａＮ層７０は、ｕｄ−ＧａＮ層６０上に設けられている。ここで、ｕｄ−ＧａＮ層６０とＡｌＧａＮ層７０とをヘテロ構造にすることによってｕｄ−ＧａＮ層６０とＡｌＧａＮ層７０との界面には、２次元電子ガス（以下、２ＤＥＧ（2 Dimensional Electron Gas）ともいう）層９５が発生する。

第１電極としてのソース電極Ｓおよび第２電極としてのドレイン電極Ｄは、ＡｌＧａＮ層７０上に設けられており、ＡｌＧａＮ層７０を介して２ＤＥＧ層９５と電気的に接続されている。ゲート電極Ｇは、ソース電極Ｓとドレイン電極Ｄとの間においてＡｌＧａＮ層７０上方に設けられている。ゲート電極Ｇは、ゲート絶縁膜８０を介してＡｌＧａＮ層７０上に設けられている。ゲート絶縁膜８０を省略して、ゲート電極ＧをＡｌＧａＮ層７０上に直接接触させてもよい。ソース電極Ｓ、ドレイン電極Ｄおよびゲート電極Ｇには、金属等の導電性材料が用いられる。

層間絶縁膜９０は、ソース電極Ｓ、ドレイン電極Ｄおよびゲート電極Ｇ等を被覆し、これらを保護する。

上述の通り、ｕｄ−ＧａＮ層６０とＡｌＧａＮ層７０との界面には、２ＤＥＧ層９５が発生する。２ＤＥＧ層９５は、ドレイン電極Ｄとソース電極Ｓとの間の電気抵抗を低下させ、半導体装置１のオン抵抗を低下させる役目を果たす。

ゲート電圧が印加されていないときに、ゲート電極Ｇの下方のチャネル部ＣＨに２ＤＥＧ層９５が生じている場合、半導体装置１は、ノーマリオン構造のＧａＮ-ＨＥＭＴとなる。この場合、半導体装置１は、ゲート電圧が負に印加されることによってオフ状態となる。一方、ゲート電圧が印加されていないときに、ゲート電極Ｇの下方のチャネル部ＣＨに２ＤＥＧ層９５が生じていない場合、半導体装置１は、ノーマリオフ構造のＧａＮ-ＨＥＭＴとなる。この場合、半導体装置１は、ゲート電圧が正に印加されることによってオン状態となる。ノーマリオン構造およびノーマリオフ構造のいずれであっても、ドレイン電極Ｄとチャネル部ＣＨとの間の電流経路およびソース電極Ｓとチャネル部ＣＨとの間の電流経路には、２ＤＥＧ層９５が維持される。従って、半導体装置１がオン状態となると、電流は、ドレイン電極Ｄからソース電極Ｓへ２ＤＥＧ層９５およびチャネル部ＣＨを介して低いオン抵抗で流れる。

図２は、第２バッファ層１００の構成の一例を示す断面図である。第１積層部３０は、窒化アルミニウム（ＡｌＮ）層３１と炭素を含有する窒化ガリウム（Ｃ−ＧａＮ）層３２との積層構造を有する。ＡｌＮ層３１の膜厚は、例えば、３ｎｍ〜６ｎｍであり、Ｃ−ＧａＮ層３２の膜厚は、例えば、１０ｎｍ〜５０ｎｍである。ＡｌＮ層３１およびＣ−ＧａＮ層３２は、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法またはＭＢＥ(Molecular Beam Epitaxy)法を用いて交互に積層される。第１積層部３０の全体の厚みは、例えば、０．５μｍ〜１．５μｍである。従って、第１積層部３０は、例えば、数ｎｍのＡｌＮ層３１およびＣ−ＧａＮ層３２を、例えば、０．５μｍ〜１．５μｍの厚みになるまで繰り返し積層することによって形成される。

ここで、Ｃ−ＧａＮ層３２は、炭素を導入しながら形成される。Ｃ−ＧａＮ層３２の炭素濃度は、例えば、１×１０^１８／ｃｍ^３〜３×１０^１９／ｃｍ^３であり、かつ、Ｃ−ＧａＮ層４０の炭素濃度よりも高い。もし、ｕｄ−ＧａＮ層とＡｌＮ層とを積層すると、ＡｌＮ層とｕｄ−ＧａＮ層との間の格子定数が大きく相違するため、ＡｌＮ層とｕｄ−ＧａＮ層との界面の結晶構造に歪みが生じ、ピエゾ電界によってｕｄ−ＧａＮ層の表面に２ＤＥＧが発生し易くなる。この場合、第１積層部３０のリーク電流が増大し、半導体装置１の耐圧が低下するおそれがある。そこで、本実施形態では、比較的高い炭素濃度を有するＣ−ＧａＮ層３２とＡｌＮ層３１とを積層する。これにより、Ｃ−ＧａＮ層３２に発生する電荷が炭素によって補償（キャンセル）される。従って、第１積層部３０は、高抵抗状態を維持し、リーク電流を抑制する。その結果、半導体装置１の耐圧の低下を抑制することができる。

一方、Ｃ−ＧａＮ層３２のように炭素を導入しながらＧａＮ層を形成すると、ＧａＮ結晶の品質が低下し、ピットやクラックが形成される要因となる。従って、半導体装置１の耐圧を向上させるために、第１積層部３０を単純に厚くすると、ピットやクラックが第１積層部３０に生じ易くなる。ピットやクラックは、第１積層部３０の上に設けられる他の膜（Ｃ−ＧａＮ層４０、第２積層部５０、ｕｄ−ＧａＮ層６０、ＡｌＧａＮ層７０等）にも伝播し、さらに大きなピットやクラックになることもある。そこで、本実施形態では、Ｃ−ＧａＮ層４０を設けることによって、第１積層部３０の厚みを薄くして、ピットやクラックの発生を抑制している。

Ｃ−ＧａＮ層４０は、第１積層部３０上に設けられており、炭素を含有するＧａＮ層である。Ｃ−ＧａＮ層４０の厚みは、ＡｌＮ層３１の厚みおよびＣ−ＧａＮ層３２の厚みよりも厚く、例えば、０．５μｍ〜１．５μｍである。即ち、Ｃ−ＧａＮ層４０は、ＡｌＮ層３１およびＣ−ＧａＮ層３２と比べて桁違いに厚く、かつ、第１積層部３０と同等の厚みを有する。ただし、Ｃ−ＧａＮ層４０の厚みは、第１積層部３０の厚みと必ずしも同じでなくてもよく、相違していてもよい。また、Ｃ−ＧａＮ層４０の炭素濃度は、Ｃ−ＧａＮ層３２の炭素濃度よりも低い。例えば、Ｃ−ＧａＮ層４０の炭素濃度は、１×１０^１７〜１×１０^１９／ｃｍ^３である。これにより、Ｃ−ＧａＮ層４０は、半導体装置１の耐圧を向上させ、かつ、電流コラプスを抑制させることができる。Ｃ−ＧａＮ層４０は、アルミニウムを含んでいてもよく、例えば、炭素を含有するＣ−Ａｌ_ｘＧａ_{（１−ｘ）}Ｎ（０≦ｘ＜１）層でもよい。

炭素濃度の比較的低いＣ−ＧａＮ層４０を第１積層部３０上に設けることによって、Ｃ−ＧａＮ層４０が第１積層部３０において発生したピットやクラックを埋め込む効果が得られる。これにより、ピットやクラックの形成や伝播を抑制することができる。即ち、本実施形態による構造を用いることによって、ピットやクラックの発生を抑制しつつ、第２バッファ層１００を、例えば、１．０μｍ以上の厚みにすることができる。

第２積層部５０は、第１積層部３０と同様に、ＡｌＮ層５１とＣ−ＧａＮ層５２との積層構造を有する。ＡｌＮ層５１およびＣ−ＧａＮ層５２の膜厚は、それぞれ、数ｎｍであり、ＭＯＣＶＤ法またはＭＥＢ法を用いて交互に積層される。第２積層部５０の全体の厚みは、例えば、０．５μｍ〜１．５μｍである。従って、第２積層部５０は、例えば、数ｎｍのＡｌＮ層５１およびＣ−ＧａＮ層５２を、例えば、０．５μｍ〜１．５μｍの厚みになるまで繰り返し積層することによって形成される。

ここで、Ｃ−ＧａＮ層５２は、炭素を導入しながら形成される。Ｃ−ＧａＮ層５２の炭素濃度は、例えば、１×１０^１８／ｃｍ^３〜３×１０^１９／ｃｍ^３であり、かつ、Ｃ−ＧａＮ層４０の炭素濃度よりも高い。これにより、Ｃ−ＧａＮ層５２に発生する電荷が炭素によって補償（キャンセル）される。従って、第２積層部５０も、第１積層部３０と同様に、高抵抗状態を維持し、リーク電流を抑制することができる。その結果、半導体装置１の耐圧の低下を抑制することができる。

一方、Ｃ−ＧａＮ層５２のように炭素を導入しながらＧａＮ層を形成すると、ＧａＮ結晶の品質が低下し、ピットやクラックが形成される要因となる。従って、半導体装置１の耐圧を向上させるために、第２積層部５０を単純に厚くすると、ピットやクラックが第２積層部５０に生じ易くなる。ピットやクラックは、第２積層部５０の上に形成される他の膜（ｕｄ−ＧａＮ層６０、ＡｌＧａＮ層７０等）にも伝播し、さらに大きなピットやクラックになることもある。そこで、本実施形態では、Ｃ−ＧａＮ層４０を設けることによって、第２積層部５０の厚みも薄くして、ピットやクラックの発生を抑制している。上述の通り、第２積層部５０の構造は、第１積層部３０の構造と同様でもよい。

Ｃ−ＧａＮ層４０は、第２積層部５０についても、第１積層部３０と同様のことが言える。即ち、Ｃ−ＧａＮ層４０の厚みは、ＡｌＮ層５１の厚みおよびＣ−ＧａＮ層５２の厚みよりも桁違いに厚い。また、Ｃ−ＧａＮ層４０の炭素濃度は、Ｃ−ＧａＮ層５２の炭素濃度よりも低い。

このように、第２バッファ層１００は、第１積層部３０と第２積層部５０との間に介在するＣ−ＧａＮ層４０を備えている。第１積層部３０および第２積層部５０のそれぞれは、ピットやクラックが発生しない程度の厚みとする。即ち、第１積層部３０および第２積層部５０の厚みの総和は、約１μｍ〜３μｍと厚いにも関わらず、第１積層部３０と第２積層部５０との間に炭素濃度の比較的低いＣ−ＧａＮ層４０が介在するため、ピットやクラックの発生が抑制される。換言すると、Ｃ−ＧａＮ層４０が全体として厚い積層部を第１積層部３０と第２積層部５０とに分割し、それによりピットやクラックの発生を抑制している。また、Ｃ−ＧａＮ層４０は、第１および第２積層部３０、５０と同等の厚みを有するが、Ｃ−ＧａＮ層３２、５２の炭素濃度よりも低い炭素濃度を有する。これにより、Ｃ−ＧａＮ層４０は、半導体装置１の耐圧を向上させ、かつ、電流コラプスを抑制させることができる。

第１積層部３０および第２積層部５０の厚みの総和が厚いことは、半導体装置１の耐圧が向上し、バッファとしての機能が向上することを意味する。従って、本実施形態によれば、第１積層部３０と第２積層部５０との間にＣ−ＧａＮ層４０を設けることによって、ピットやクラックの発生を抑制し、半導体装置１の耐圧を向上させ、かつ、基板１０の反り等を抑制することができる。Ｃ−ＧａＮ層４０が第２バッファ層１００全体の厚みをさらに厚く（約１．５μｍ〜４μｍ）している。これにより、ピットやクラックの発生を抑制しつつ、さらに半導体装置１の耐圧を向上させることができる。

もし、Ｃ−ＧａＮ層４０を設けることなく、ＡｌＮ層３１（または５１）とＣ−ＧａＮ層３２（または５２）とを単に繰り返して厚い第２バッファ層１００を形成しようとすると、第２バッファ層１００にピットやクラックが発生しやすく、かつ、バッファ層を厚くするほど、ピットやクラックは拡大して伝播する。従って、半導体装置１の耐圧向上のために、単純にバッファ層を厚くすると、第２バッファ層１００や、その上方に形成されるｕｄ−ＧａＮ層６０、ＡｌＧａＮ層７０の表面状態が悪化してしまう。

これに対し、本実施形態による半導体装置１は、第２バッファ層１００は、第１積層部３０と第２積層部５０との間にＣ−ＧａＮ層４０が設けられている。これより、第１積層部３０および第２積層部５０のそれぞれを、ピットやクラックが発生しない程度の厚みとすることができ、かつ、第２バッファ層１００全体の厚みを増大させることができる。その結果、ｕｄ−ＧａＮ層６０およびＡｌＧａＮ層７０にピットやクラックの発生を抑制しつつ、半導体装置１の耐圧を向上させることができる。

（変形例１）
図３は、本実施形態の変形例１に従った半導体装置２の構成の一例を示す断面図である。変形例１による第２バッファ層１００は、Ｃ−ＧａＮ層２５と、Ｃ−ＧａＮ層５５とをさらに備えている。変形例１による半導体装置２のその他の構成は、上記半導体装置１の対応する構成と同様でよい。

第８窒化物半導体層としてのＣ−ＧａＮ層２５は、第１バッファ層２０と第１積層部３０との間に設けられている。Ｃ−ＧａＮ層２５は、Ｃ−ＧａＮ層４０と同様に、ＡｌＮ層３１、５１の厚みおよびＣ−ＧａＮ層３２、５２の厚みよりも厚い。例えば、Ｃ−ＧａＮ層２５の厚みは、０．５μｍ〜１．５μｍである。しかし、Ｃ−ＧａＮ層２５の炭素濃度は、Ｃ−ＧａＮ層３２、５２の炭素濃度よりも低い。例えば、Ｃ−ＧａＮ層２５の炭素濃度は、１×１０^１７／ｃｍ^３〜１×１０^１９／ｃｍ^３である。これにより、Ｃ−ＧａＮ層２５は、Ｃ−ＧａＮ層４０と同様に、半導体装置１の耐圧を向上させ、かつ、電流コラプスを抑制させることができる。また、第１バッファ層２０の結晶品質が良好でなく、その表面にピットやクラックがある場合、Ｃ−ＧａＮ層２５は、第１バッファ層２０の表面上のピットやクラックを埋め込むことができる。従って、第１バッファ層２０の表面状態が良好でない場合に、Ｃ−ＧａＮ層２５を設けることは効果的である。

第９窒化物半導体層としてのＣ−ＧａＮ層５５は、第２積層部５０とｕｄ−ＧａＮ層６０との間に設けられている。Ｃ−ＧａＮ層５５は、Ｃ−ＧａＮ層４０と同様に、ＡｌＮ層３１、５１の厚みおよびＣ−ＧａＮ層３２、５２の厚みよりも厚い。例えば、Ｃ−ＧａＮ層５５の厚みは、０．５μｍ〜１．５μｍである。しかし、Ｃ−ＧａＮ層５５の炭素濃度は、Ｃ−ＧａＮ層３２、５２の炭素濃度よりも低い。例えば、Ｃ−ＧａＮ層５５の炭素濃度は、１×１０^１７／ｃｍ^３〜１×１０^１９／ｃｍ^３である。これにより、Ｃ−ＧａＮ層５５は、Ｃ−ＧａＮ層４０と同様に、半導体装置１の耐圧を向上させ、かつ、電流コラプスを抑制させることができる。

このように、第１積層部３０の下にＣ−ＧａＮ層２５をさらに設け、第２積層部５０上にＣ−ＧａＮ層５５をさらに設けることによって、第２バッファ層１００の厚みがさらに厚くなり、半導体装置２の耐圧はさらに向上する。また、Ｃ−ＧａＮ層２５、５５は、半導体装置１の耐圧を向上させ、かつ、電流コラプスを抑制させることができる。従って、変形例１による半導体装置２は、ｕｄ−ＧａＮ層６０およびＡｌＧａＮ層７０にピットやクラックの発生を抑制しつつ、半導体装置２の耐圧をさらに向上させ、電流コラプスを抑制することができる。さらに、変形例１は上記実施形態の効果を得ることができる。

（変形例２）
図４は、本実施形態の変形例２に従った半導体装置３の構成の一例を示す断面図である。変形例２による第２バッファ層１００は、ｕｄ−ＧａＮ層２２をさらに備えている。この場合、第１１窒化物半導体膜としての第１バッファ層２０は、基板１０とｕｄ−ＧａＮ層２２との間に介在する。変形例２による半導体装置２のその他の構成は、変形例２による半導体装置２の対応する構成と同様でよい。

第１０窒化物半導体層としてのｕｄ−ＧａＮ層２２は、第１バッファ層２０とＣ−ＧａＮ層２５との間に設けられている。ｕｄ−ＧａＮ層２２は、ｕｄ−ＧａＮ層６０と同様に、炭素等の不純物を導入していないアンドープドＧａＮ層を用いている。従って、ｕｄ−ＧａＮ層２２の炭素濃度は、Ｃ−ＧａＮ層２５、３２、４０、５２、５５のそれよりも低い。また、ｕｄ−ＧａＮ層２２の厚みは、任意でよい。ｕｄ−ＧａＮ層２２は、半導体装置２の耐圧をさらに向上させ、第１バッファ層２０に形成されるピットやクラックを低減し、第１バッファ層２０の表面を平坦にする。これにより、ｕｄ−ＧａＮ層２２は、第１バッファ層２０のピットやクラックが第２バッファ層１００、ｕｄ−ＧａＮ層６０およびＡｌＧａＮ層７０に伝播することを抑制し、第２バッファ層１００、ｕｄ−ＧａＮ層６０およびＡｌＧａＮ層７０の表面状態を良好にすることができる。さらに、変形例２は、変形例１の効果を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１・・・半導体装置、１０・・・基板、２０・・・第１バッファ層、１００・・・第２バッファ層、３０・・・第１積層部、４０・・・窒化物半導体層、５０・・・第２積層部、６０・・・アンドープトＧａＮ層、７０・・・ＡｌＧａＮ層、８０・・・ゲート絶縁膜、９０・・・層間絶縁膜、Ｄ・・・ドレイン電極、Ｓ・・・ソース電極、Ｇ・・・ゲート電極

Claims (8)

1. 基板と、
   前記基板の上方に設けられ、アルミニウムを含有する第１窒化物半導体層と炭素を含有する第２窒化物半導体層とを含む第１超格子膜と、
   前記第１超格子膜上に設けられ、炭素を含有する窒化ガリウム層であって、炭素濃度が前記第２窒化物半導体層の炭素濃度よりも低い窒化ガリウム層と、
   前記窒化ガリウム層上に設けられ、アルミニウムを含有する第４窒化物半導体層と炭素を含有し炭素濃度が前記窒化ガリウム層の炭素濃度よりも高い第５窒化物半導体層とを含む第２超格子膜と、
   前記第２超格子膜上方に設けられた第６窒化物半導体層と、
   前記第６窒化物半導体層上に設けられ、アルミニウムを含有する第７窒化物半導体層と、
   前記第７窒化物半導体層上に設けられた第１電極と、
   前記基板と前記第１超格子膜との間に設けられ、前記第１、第２、第４および第５窒化物半導体層よりも厚くかつ炭素濃度が前記第２および第５窒化物半導体層の炭素濃度よりも低い第８窒化物半導体層と、
   前記第２超格子膜と前記第６窒化物半導体層との間に設けられ、前記第１、前記第２、前記第４および前記第５窒化物半導体層よりも厚くかつ炭素濃度が前記第２および第５窒化物半導体層の炭素濃度よりも低い第９窒化物半導体層とを備えた半導体装置。
2. 前記第７窒化物半導体層上に設けられた第２電極と、
   前記第１電極と前記第２電極との間において前記第７窒化物半導体層の上方に設けられた第３電極とを備えた、請求項１に記載の半導体装置。
3. 前記第１窒化物半導体層は、窒化アルミニウムであり、
   前記第２窒化物半導体層は、炭素を含有する窒化ガリウムである、請求項１または請求項２に記載の半導体装置。
4. 前記第４窒化物半導体層は、窒化アルミニウムであり、
   前記第５窒化物半導体層は、炭素を含有する窒化ガリウムである、請求項１から請求項３のいずれか一項に記載の半導体装置。
5. 前記窒化ガリウム層は、前記第４および第５窒化物半導体層よりも厚い、請求項１から請求項４のいずれか一項に記載の半導体装置。
6. 前記窒化ガリウム層の厚みは、前記第１、第２、第４、第５窒化物半導体層の厚みよりも厚い、請求項１から請求項５のいずれか一項に記載の半導体装置。
7. 前記窒化ガリウム層は、前記第１および第２窒化物半導体層よりも厚い、請求項１から請求項５のいずれか一項に記載の半導体装置。
8. 基板と、
   前記基板の上方に設けられ、アルミニウムを含有する第１窒化物半導体層と炭素を含有する第２窒化物半導体層とを含む第１超格子膜と、
   前記第１超格子膜上に設けられ、炭素を含有する窒化ガリウム層であって、炭素濃度が前記第２窒化物半導体層の炭素濃度よりも低い窒化ガリウム層と、
   前記窒化ガリウム層上に設けられ、アルミニウムを含有する第４窒化物半導体層と炭素を含有し炭素濃度が前記窒化ガリウム層の炭素濃度よりも高い第５窒化物半導体層とを含む第２超格子膜と、
   前記第２超格子膜上方に設けられた第６窒化物半導体層と、
   前記第６窒化物半導体層上に設けられ、アルミニウムを含有する第７窒化物半導体層と、
   前記第７窒化物半導体層上に設けられた第１電極とを備え、
   前記窒化ガリウム層の炭素濃度は、１０^１７／ｃｍ^３〜１０^１９／ｃｍ^３である、半導体装置。

Images