WO2014073091A1 - カスコードアンプ - Google Patents

カスコードアンプ Download PDF

Info

Publication number
WO2014073091A1
WO2014073091A1 PCT/JP2012/079112 JP2012079112W WO2014073091A1 WO 2014073091 A1 WO2014073091 A1 WO 2014073091A1 JP 2012079112 W JP2012079112 W JP 2012079112W WO 2014073091 A1 WO2014073091 A1 WO 2014073091A1
Authority
WO
WIPO (PCT)
Prior art keywords
grounded
transistors
gate
source
ground pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/079112
Other languages
English (en)
French (fr)
Inventor
勝也 嘉藤
宮下　美代
俊英 岡
堀口　健一
森　一富
謙治 向井
孝信 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN201280076909.4A priority Critical patent/CN104769840A/zh
Priority to KR1020157015118A priority patent/KR101726109B1/ko
Priority to US14/436,633 priority patent/US20150340997A1/en
Priority to PCT/JP2012/079112 priority patent/WO2014073091A1/ja
Priority to JP2014545521A priority patent/JP5843022B2/ja
Priority to TW102104767A priority patent/TW201419752A/zh
Publication of WO2014073091A1 publication Critical patent/WO2014073091A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H10W20/496—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/315—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Definitions

  • the present invention relates to a cascode amplifier mainly used for mobile communication devices such as mobile phones.
  • FIG. 6 is a circuit diagram showing the basic configuration of a cascode amplifier. Inside the dotted line frame is a cascode amplifier, and the others are circuit elements necessary for constituting a power amplifier.
  • the transistors Tr1 and Tr2 are n-channel MOS transistors and are cascode-connected. An amplifier using cascode-connected transistors is called a cascode amplifier.
  • the gate of the transistor Tr1 is connected to the RF input signal terminal IN through the input matching circuit and to the gate bias terminal Vg1.
  • the source of the transistor Tr1 is grounded. That is, the transistor Tr1 is a common source transistor.
  • the gate of the transistor Tr2 is grounded via the capacitor C1 and connected to the gate bias terminal Vg2. That is, the transistor Tr2 is a grounded gate transistor.
  • the source of the transistor Tr2 is connected to the drain of the transistor Tr1.
  • the drain of the transistor Tr2 is connected to the drain power supply terminal Vd of the cascode amplifier via the line L1, and is connected to the RF output signal terminal OUT via the output matching circuit.
  • the line L1 has a specific electrical length and acts as an inductor.
  • a compound semiconductor such as GaAs having excellent gain and efficiency has been used.
  • multi-mode multi-band technology corresponding to a plurality of modulation schemes and a plurality of frequency bands is regarded as important. Furthermore, it is important for mobile terminals to realize multimode multiband technology in a compact and low cost manner. Therefore, for mobile terminals, cascode amplifiers using silicon devices that are superior in terms of integration and cost are drawing attention.
  • the source of a common-source transistor is grounded using a via hole (see, for example, Non-Patent Document 1). Since the via hole inductance is small, the deterioration of the device characteristics is small, and the layout of the via hole is not greatly restricted, and a free layout is possible. However, in the case of a silicon device, since a via hole cannot generally be used, a ground pad is provided on a silicon substrate and connected to an external ground via a wire.
  • a ground pad connected to the source is disposed near the edge of the silicon substrate to reduce wire inductance. Furthermore, it is desirable to reduce the combined inductance by increasing the number of ground pads. However, an increase in the ground pad causes an increase in chip size.
  • the present invention has been made to solve the above-described problems, and its object is to obtain a cascode amplifier capable of reducing the chip size, preventing unbalanced operation, and improving gain, output, and efficiency. It is.
  • a cascode amplifier includes a plurality of common-source transistors connected in parallel to each other, a plurality of common-gate transistors connected in parallel to each other and connected to the drains of the plurality of common-source transistors, A ground pad connected to sources of the plurality of common-source transistors; and a plurality of ground capacitors respectively connected between gates of the plurality of common-gate transistors and the ground pad; The plurality of source grounded transistors and the plurality of grounded capacitors are alternately arranged between the common-gate transistors.
  • the chip size can be reduced, the unbalance operation can be prevented, and the gain, output, and efficiency can be improved.
  • FIG. 2 is an enlarged top view of a part of FIG. 1. It is an enlarged top view which shows the cascode amplifier which concerns on a comparative example. It is an enlarged top view which shows the cascode amplifier which concerns on Embodiment 2 of this invention. It is an enlarged top view which shows the cascode amplifier which concerns on Embodiment 3 of this invention. It is a circuit diagram which shows the basic composition of a cascode amplifier.
  • a cascode amplifier according to an embodiment of the present invention will be described with reference to the drawings.
  • the same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
  • FIG. 1 is a top view showing a cascode amplifier according to Embodiment 1 of the present invention.
  • FIG. 2 is an enlarged top view of a part of FIG.
  • a cascode amplifier 2 is provided in a partial region on the main surface of the silicon substrate 1.
  • a plurality of common source transistors 3 are connected in parallel to each other, and a plurality of common gate transistors 4 are connected in parallel to each other.
  • the common source transistor 3 has a gate 3g, a source 3s, and a drain 3d
  • the common gate transistor 4 has a gate 4g, a source 4s, and a drain 4d.
  • the gate 3g of the common source transistor 3 is an input terminal IN
  • the drain 4d of the common gate transistor 4 is an output terminal OUT.
  • the sources 4s of the plurality of grounded gate transistors 4 are connected to the drains 3d of the plurality of grounded source transistors 3, respectively. That is, the common gate transistor 4 and the common source transistor 3 are cascode-connected.
  • a plurality of ground pads 5 are connected to sources 3 s of a plurality of common source transistors 3.
  • a plurality of ground capacitors 6 are connected between the gates 4 g of the plurality of grounded gate transistors 4 and the ground pad 5. Between the ground pad 5 and the plurality of grounded gate transistors 4, the plurality of common source transistors 3 and the plurality of grounded capacitors 6 are alternately arranged.
  • FIG. 3 is an enlarged top view showing a cascode amplifier according to a comparative example.
  • a ground pad 5 connected to the source of the common source transistor 3 and a ground pad 7 connected to the grounded capacitor 6 are provided separately.
  • the number of ground pads increases and the chip size increases.
  • the chip size can be reduced.
  • a plurality of source grounded transistors 3 and a plurality of grounded capacitors 6 are alternately arranged between the ground pad 5 and the plurality of grounded gate transistors 4.
  • variation in the distance from the grounded gate transistor 4 to the grounded capacitor 6 can be reduced, so that an unbalanced operation can be prevented.
  • the wiring resistance is reduced, and the high frequency grounding of the gate 4g of the grounded gate transistor 4 is sufficient, and the gain, output, and efficiency of the cascode amplifier are increased. Can be improved.
  • a ground pad 5 a plurality of grounded source transistors 3, and a plurality of grounded gate transistors 4 are arranged in order from the edge of the silicon substrate 1 to the inside.
  • the length of the wire which connects the ground pad 5 and external ground can be shortened.
  • the inductance caused by the wiring from the source 3s of the common source transistor 3 to the ground pad 5 can be reduced. As a result, a high gain can be obtained.
  • the common source transistor 3 and the common gate transistor 4 are NMOS type transistors, PMOS type transistors, SiGe-HBT, and the like.
  • the grounding capacitor 6 may be an MIM (Metal-Insulation-Metal) capacitor or a MOS (Metal-Oxide-Semiconductor).
  • the unit gate width of the common source transistor 3 and the common gate transistor 4 is not limited, and the unit gate width is set so that the common source transistor 3 and the ground capacitance 6 can be alternately arranged.
  • FIG. FIG. 4 is an enlarged top view showing a cascode amplifier according to Embodiment 2 of the present invention.
  • the ground pad connected to the grounded capacitor 6 and the ground pad connected to the source 3s of the source grounded transistor 3 are shared.
  • the grounding capacitor 6 is disposed under the ground pad 5. Thereby, the chip size can be further reduced as compared with the first embodiment.
  • the grounded capacitor 6 is connected to the gates 4 g of the plurality of common gate transistors 4 by a plurality of wirings 8. As a result, the variation in the distance from the grounded gate transistor 4 to the grounded capacitor 6 can be reduced, so that an unbalanced operation can be prevented. Since the distance from the gate 4g of the grounded gate transistor 4 to the grounded capacitor 6 is shortened, the wiring resistance is reduced, and the high frequency grounding of the gate 4g of the grounded gate transistor 4 is sufficient, and the gain, output, and efficiency of the cascode amplifier are increased. Can be improved.
  • the ground capacitor 6 may be an MIM capacitor or a MOS.
  • the base electrode can be shared with the gate 4g of the gate-grounded transistor 4, and the ground electrode can be shared with the ground pad 5.
  • FIG. FIG. 5 is an enlarged top view showing a cascode amplifier according to Embodiment 3 of the present invention.
  • the grounded capacitor 6 is arranged between the plurality of source grounded transistors 3 and the plurality of gate grounded transistors 4.
  • variation in the distance from the grounded gate transistor 4 to the grounded capacitor 6 can be reduced, so that an unbalanced operation can be prevented.
  • the wiring resistance is reduced, and the high frequency grounding of the gate 4g of the grounded gate transistor 4 is sufficient, and the gain, output, and efficiency of the cascode amplifier are increased. Can be improved.
  • the chip size can be reduced.
  • the ground capacitor 6 may be an MIM capacitor or a MOS.
  • the upper electrode or the lower electrode can be shared with the gate 4g of the gate-grounded transistor 4.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　複数のソース接地トランジスタ（３）が互いに並列に接続され、複数のゲート接地トランジスタ（４）が互いに並列に接続されている。複数のゲート接地トランジスタ（４）のソース（４ｓ）が複数のソース接地トランジスタ（３）のドレイン（３ｄ）にそれぞれ接続されている。複数のグラウンドパッド（５）が複数のソース接地トランジスタ（３）のソース（３ｓ）に接続されている。複数の接地容量（６）が複数のゲート接地トランジスタ（４）のゲート（４ｇ）とグラウンドパッド（５）との間に接続されている。グラウンドパッド（５）と複数のゲート接地トランジスタ（４）との間において、複数のソース接地トランジスタ（３）と複数の接地容量（６）が交互に配置されている。

Description

カスコードアンプ
　本発明は、主に携帯電話等の移動体通信機器に用いられるカスコードアンプに関する。
　現在、ＣＤＭＡをはじめとする携帯電話用電力増幅器において低コスト化を実現する１つの手段として、ＣＭＯＳプロセスを用いたカスコードアンプの開発が活発になってきている。
　図６は、カスコードアンプの基本構成を示す回路図である。点線枠内がカスコードアンプであり、それ以外は電力増幅器を構成するために必要な回路素子である。トランジスタＴｒ１、Ｔｒ２はｎチャネルＭＯＳトランジスタであり、カスコード接続されている。カスコード接続されたトランジスタを用いた増幅器をカスコードアンプと呼ぶ。
　トランジスタＴｒ１のゲートが入力整合回路を介してＲＦ入力信号端子ＩＮに接続され、かつゲートバイアス端子Ｖｇ１に接続されている。トランジスタＴｒ１のソースは接地されている。即ち、トランジスタＴｒ１はソース接地トランジスタである。
　トランジスタＴｒ２のゲートが容量Ｃ１を介して接地され、かつゲートバイアス端子Ｖｇ２に接続されている。即ち、トランジスタＴｒ２はゲート接地トランジスタである。トランジスタＴｒ２のソースがトランジスタＴｒ１のドレインに接続されている。トランジスタＴｒ２のドレインは線路Ｌ１を介してカスコードアンプのドレイン電源端子Ｖｄに接続され、かつ出力整合回路を介してＲＦ出力信号端子ＯＵＴに接続されている。線路Ｌ１は特定の電気長を有しインダクタとして作用する。
　従来のカスコード増幅器では、利得と効率の優れたＧａＡｓなどの化合物半導体が用いられてきた。近年、移動体通信の分野では通信量の増加等に対応するために複数の変調方式と複数の周波数帯に対応したマルチモードマルチバンド技術が重要視されている。さらに移動体端末では、マルチモードマルチバンド技術を小型、低コストに実現することが重要である。このため、移動体端末向けでは、集積化とコストの点で優れているシリコンデバイスを用いたカスコード増幅器が注目されている。
　化合物半導体を用いたカスコード増幅器では、ソース接地トランジスタのソースがビアホールを用いて接地される（例えば、非特許文献１参照）。ビアホールのインダクタンスは小さいためデバイスの特性の劣化は小さく、さらにビアホールの配置には大きな制約が無いため自由なレイアウトが可能である。しかし、シリコンデバイスの場合には、一般にビアホールを使用できないため、シリコン基板上にグラウンドパッドを設け、ワイヤを介して外部のグラウンドに接続する。
高木、高山、石川、本城著、２０１１電子情報通信学会エレクトロニクスソサイエティ大会、エレクトロニクス講演論文集、Ｃ－２－２２
　ソース接地トランジスタのソースは十分に接地されていることが望ましいため、ソースに接続されるグラウンドパッドをシリコン基板の縁の近くに配置してワイヤインダクタンスを小さくする。さらに、グラウンドパッドの数を増やして合成インダクタンスを小さくすることが望ましい。しかし、グラウンドパッドの増加はチップサイズの拡大を生じる。
　また、グラウンドパッドが多く、トランジスタサイズが大きい場合には、ゲート接地トランジスタのゲートから接地容量までの距離がゲートトランジスタの位置によって不均一になる。このため、ゲートから接地容量までの配線の抵抗とインダクタンス成分によりアンバランス動作が生じるという問題がある。
　さらに、ゲート接地トランジスタから接地容量までの配線の寄生抵抗が大きい場合、ゲートの高周波的な接地が不十分となり、カスコード増幅器の利得、出力、効率の劣化を生じるという問題がある。
　本発明は、上述のような課題を解決するためになされたもので、その目的はチップサイズを縮小し、アンバランス動作を防ぎ、利得、出力、効率を向上させることができるカスコードアンプを得るものである。
　本発明に係るカスコードアンプは、互いに並列に接続された複数のソース接地トランジスタと、互いに並列に接続され、前記複数のソース接地トランジスタのドレインにそれぞれ接続されたソースを持つ複数のゲート接地トランジスタと、前記複数のソース接地トランジスタのソースに接続されたグラウンドパッドと、前記複数のゲート接地トランジスタのゲートと前記グラウンドパッドとの間にそれぞれ接続された複数の接地容量とを備え、前記グラウンドパッドと前記複数のゲート接地トランジスタとの間において、前記複数のソース接地トランジスタと前記複数の接地容量が交互に配置されていることを特徴とする。
　本発明により、チップサイズを縮小し、アンバランス動作を防ぎ、利得、出力、効率を向上させることができる。
本発明の実施の形態１に係るカスコードアンプを示す上面図である。 図１の一部を拡大した上面図である。 比較例に係るカスコードアンプを示す拡大上面図である。 本発明の実施の形態２に係るカスコードアンプを示す拡大上面図である。 本発明の実施の形態３に係るカスコードアンプを示す拡大上面図である。 カスコードアンプの基本構成を示す回路図である。
　本発明の実施の形態に係るカスコードアンプについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係るカスコードアンプを示す上面図である。図２は図１の一部を拡大した上面図である。シリコン基板１の主面上の一部の領域にカスコードアンプ２が設けられている。
　複数のソース接地トランジスタ３が互いに並列に接続され、複数のゲート接地トランジスタ４が互いに並列に接続されている。ソース接地トランジスタ３はゲート３ｇ、ソース３ｓ、ドレイン３ｄを持ち、ゲート接地トランジスタ４はゲート４ｇ、ソース４ｓ、ドレイン４ｄを持つ。ソース接地トランジスタ３のゲート３ｇは入力端子ＩＮであり、ゲート接地トランジスタ４のドレイン４ｄは出力端子ＯＵＴである。
　複数のゲート接地トランジスタ４のソース４ｓが複数のソース接地トランジスタ３のドレイン３ｄにそれぞれ接続されている。即ち、ゲート接地トランジスタ４とソース接地トランジスタ３がカスコード接続されている。複数のグラウンドパッド５が複数のソース接地トランジスタ３のソース３ｓに接続されている。
　複数の接地容量６が複数のゲート接地トランジスタ４のゲート４ｇとグラウンドパッド５との間に接続されている。グラウンドパッド５と複数のゲート接地トランジスタ４との間において、複数のソース接地トランジスタ３と複数の接地容量６が交互に配置されている。
　続いて、本実施の形態の効果を比較例と比較して説明する。図３は比較例に係るカスコードアンプを示す拡大上面図である。比較例では、ソース接地トランジスタ３のソースに接続するグラウンドパッド５と接地容量６に接続するグラウンドパッド７が別々に設けられている。この結果、グラウンドパッドの数が増加してチップサイズの拡大を生じる。一方、本実施の形態では、接地容量６に接続するグラウンドパッドとソース接地トランジスタ３のソースに接続するグラウンドパッドを共用しているため、チップサイズを縮小することができる。
　また、本実施の形態では、グラウンドパッド５と複数のゲート接地トランジスタ４との間において、複数のソース接地トランジスタ３と複数の接地容量６が交互に配置されている。これにより、ゲート接地トランジスタ４から接地容量６までの距離のばらつきを低減できるため、アンバランス動作を防ぐことができる。そして、ゲート接地トランジスタ４のゲート４ｇから接地容量６までの距離が短くなるため配線抵抗が小さくなり、ゲート接地トランジスタ４のゲート４ｇの高周波的な接地が十分となり、カスコード増幅器の利得、出力、効率を向上させることができる。
　また、シリコン基板１上において、シリコン基板１の縁から内側に向かってグラウンドパッド５、複数のソース接地トランジスタ３、複数のゲート接地トランジスタ４が順に配置されている。これにより、グラウンドパッド５と外部のグラウンドを接続するワイヤの長さを短くできる。さらに、ソース接地トランジスタ３のソース３ｓからグラウンドパッド５までの配線に起因するインダクタンスを低減できる。この結果、高い利得を得ることができる。
　なお、ソース接地トランジスタ３とゲート接地トランジスタ４はＮＭＯＳ型トランジスタ、ＰＭＯＳ型トランジスタ、ＳｉＧｅ－ＨＢＴなどである。また、接地容量６はＭＩＭ（Metal-Insulation-Metal）容量でもＭＯＳ（Metal Oxide Semiconductor）でもよい。ソース接地トランジスタ３とゲート接地トランジスタ４の単位ゲート幅に制限は無く、ソース接地トランジスタ３と接地容量６が交互に配置できるように単位ゲート幅を設定する。
実施の形態２．
　図４は、本発明の実施の形態２に係るカスコードアンプを示す拡大上面図である。実施の形態１と同様に、接地容量６に接続するグラウンドパッドとソース接地トランジスタ３のソース３ｓに接続するグラウンドパッドを共用している。そして、実施の形態１とは異なり、接地容量６はグラウンドパッド５の下に配置されている。これにより、実施の形態１よりも更にチップサイズを縮小することができる。
　また、接地容量６は複数の配線８で複数のゲート接地トランジスタ４のゲート４ｇに接続されている。これにより、ゲート接地トランジスタ４から接地容量６までの距離のばらつきを低減できるため、アンバランス動作を防ぐことができる。そして、ゲート接地トランジスタ４のゲート４ｇから接地容量６までの距離が短くなるため配線抵抗が小さくなり、ゲート接地トランジスタ４のゲート４ｇの高周波的な接地が十分となり、カスコード増幅器の利得、出力、効率を向上させることができる。
　なお、接地容量６はＭＩＭ容量でもＭＯＳでもよいが、ＭＩＭ容量の場合にはその下地電極をゲート接地トランジスタ４のゲート４ｇと共用でき、上地電極をグラウンドパッド５と共用できる。
実施の形態３．
　図５は、本発明の実施の形態３に係るカスコードアンプを示す拡大上面図である。実施の形態１とは異なり、接地容量６は複数のソース接地トランジスタ３と複数のゲート接地トランジスタ４の間に配置されている。これにより、ゲート接地トランジスタ４から接地容量６までの距離のばらつきを低減できるため、アンバランス動作を防ぐことができる。そして、ゲート接地トランジスタ４のゲート４ｇから接地容量６までの距離が短くなるため配線抵抗が小さくなり、ゲート接地トランジスタ４のゲート４ｇの高周波的な接地が十分となり、カスコード増幅器の利得、出力、効率を向上させることができる。
　また、実施の形態１と同様に接地容量６に接続するグラウンドパッドとソース接地トランジスタ３のソース３ｓに接続するグラウンドパッドを共用しているため、チップサイズを縮小することができる。
　なお、接地容量６はＭＩＭ容量でもＭＯＳでもよいが、ＭＩＭ容量の場合にはその上地電極又は下地電極をゲート接地トランジスタ４のゲート４ｇと共用できる。
１　シリコン基板（半導体基板）、２　カスコードアンプ、３　ソース接地トランジスタ、４　ゲート接地トランジスタ、５　グラウンドパッド、６　接地容量

Claims (4)

  1. 　互いに並列に接続された複数のソース接地トランジスタと、
    　互いに並列に接続され、前記複数のソース接地トランジスタのドレインにそれぞれ接続されたソースを持つ複数のゲート接地トランジスタと、
    　前記複数のソース接地トランジスタのソースに接続されたグラウンドパッドと、
    　前記複数のゲート接地トランジスタのゲートと前記グラウンドパッドとの間にそれぞれ接続された複数の接地容量とを備え、
    　前記グラウンドパッドと前記複数のゲート接地トランジスタとの間において、前記複数のソース接地トランジスタと前記複数の接地容量が交互に配置されていることを特徴とするカスコードアンプ。
  2. 　互いに並列に接続された複数のソース接地トランジスタと、
    　互いに並列に接続され、前記複数のソース接地トランジスタのドレインにそれぞれ接続されたソースを持つ複数のゲート接地トランジスタと、
    　前記複数のソース接地トランジスタのソースに接続されたグラウンドパッドと、
    　前記複数のゲート接地トランジスタのゲートと前記グラウンドパッドとの間に接続された接地容量とを備え、
    　前記接地容量は前記グラウンドパッドの下に配置され、複数の配線で前記複数のゲート接地トランジスタのゲートに接続されていることを特徴とするカスコードアンプ。
  3. 　互いに並列に接続された複数のソース接地トランジスタと、
    　互いに並列に接続され、前記複数のソース接地トランジスタのドレインにそれぞれ接続されたソースを持つ複数のゲート接地トランジスタと、
    　前記複数のソース接地トランジスタのソースに接続されたグラウンドパッドと、
    　前記複数のゲート接地トランジスタのゲートと前記グラウンドパッドとの間に接続された接地容量とを備え、
    　前記接地容量は前記複数のソース接地トランジスタと前記複数のゲート接地トランジスタの間に配置されていることを特徴とするカスコードアンプ。
  4. 　半導体基板を更に備え、
    　前記半導体基板上において、前記半導体基板の縁から内側に向かって前記グラウンドパッド、前記複数のソース接地トランジスタ、前記複数のゲート接地トランジスタが順に配置されていることを特徴とする請求項１～３の何れか１項に記載のカスコードアンプ。
PCT/JP2012/079112 2012-11-09 2012-11-09 カスコードアンプ Ceased WO2014073091A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201280076909.4A CN104769840A (zh) 2012-11-09 2012-11-09 共源共栅放大器
KR1020157015118A KR101726109B1 (ko) 2012-11-09 2012-11-09 캐스코드 앰프
US14/436,633 US20150340997A1 (en) 2012-11-09 2012-11-09 Cascode amplifier
PCT/JP2012/079112 WO2014073091A1 (ja) 2012-11-09 2012-11-09 カスコードアンプ
JP2014545521A JP5843022B2 (ja) 2012-11-09 2012-11-09 カスコードアンプ
TW102104767A TW201419752A (zh) 2012-11-09 2013-02-07 共源共柵放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/079112 WO2014073091A1 (ja) 2012-11-09 2012-11-09 カスコードアンプ

Publications (1)

Publication Number Publication Date
WO2014073091A1 true WO2014073091A1 (ja) 2014-05-15

Family

ID=50684228

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/079112 Ceased WO2014073091A1 (ja) 2012-11-09 2012-11-09 カスコードアンプ

Country Status (6)

Country Link
US (1) US20150340997A1 (ja)
JP (1) JP5843022B2 (ja)
KR (1) KR101726109B1 (ja)
CN (1) CN104769840A (ja)
TW (1) TW201419752A (ja)
WO (1) WO2014073091A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021199431A1 (ja) * 2020-04-03 2021-10-07

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017043611A1 (ja) * 2015-09-10 2018-06-21 古河電気工業株式会社 パワーデバイス
CN106788275A (zh) * 2015-11-20 2017-05-31 厦门宇臻集成电路科技有限公司 一种共源共栅增强型hemt功率放大器电路
US11158624B1 (en) * 2020-04-24 2021-10-26 Globalfoundries U.S. Inc. Cascode cell
US12470180B2 (en) * 2022-07-14 2025-11-11 Globalfoundries U.S. Inc. Common-gate amplifier circuit
US12401326B2 (en) * 2022-09-15 2025-08-26 Qualcomm Incorporated Reducing parasitic capacitance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124742A (ja) * 1998-10-09 2000-04-28 Raytheon Co カスコード増幅器
JP2008259239A (ja) * 2001-06-26 2008-10-23 Koninkl Philips Electronics Nv サブミクロンサイズの自己バイアスカスコードｒｆ電力増幅器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449686A (en) * 1967-05-29 1969-06-10 Us Navy Variable gain amplifier
US6496074B1 (en) * 2000-09-28 2002-12-17 Koninklijke Philips Electronics N.V. Cascode bootstrapped analog power amplifier circuit
JP4008451B2 (ja) * 2004-03-25 2007-11-14 シャープ株式会社 カスコード接続増幅回路及びそれを用いた通信装置
US7936210B2 (en) * 2007-02-12 2011-05-03 Lockheed Martin Corporation Gallium nitride traveling wave structures
JP5211421B2 (ja) * 2005-08-22 2013-06-12 三菱電機株式会社 カスコード接続回路
JP2010068261A (ja) * 2008-09-11 2010-03-25 Mitsubishi Electric Corp カスコード回路
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US8823455B2 (en) * 2011-09-13 2014-09-02 Rf Micro Devices, Inc. Matrix distributed power amplifier
KR101214761B1 (ko) * 2011-09-19 2013-01-09 삼성전기주식회사 다중대역 증폭기 및 다중대역 증폭방법
US8994456B2 (en) * 2012-01-30 2015-03-31 International Business Machines Corporation Multi-stage amplifier using tunable transmission lines and frequency response calibration of same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124742A (ja) * 1998-10-09 2000-04-28 Raytheon Co カスコード増幅器
JP2008259239A (ja) * 2001-06-26 2008-10-23 Koninkl Philips Electronics Nv サブミクロンサイズの自己バイアスカスコードｒｆ電力増幅器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021199431A1 (ja) * 2020-04-03 2021-10-07
WO2021199431A1 (ja) 2020-04-03 2021-10-07 三菱電機株式会社 高周波増幅器、無線通信装置及びレーダ装置
JP7195480B2 (ja) 2020-04-03 2022-12-23 三菱電機株式会社 高周波増幅器、無線通信装置及びレーダ装置
US12456954B2 (en) 2020-04-03 2025-10-28 Mitsubishi Electric Corporation High-frequency amplifier, radio communication device, and radar device

Also Published As

Publication number Publication date
US20150340997A1 (en) 2015-11-26
CN104769840A (zh) 2015-07-08
KR20150082569A (ko) 2015-07-15
JP5843022B2 (ja) 2016-01-13
KR101726109B1 (ko) 2017-04-11
JPWO2014073091A1 (ja) 2016-09-08
TW201419752A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
US10784818B2 (en) Body tie optimization for stacked transistor amplifier
JP5843022B2 (ja) カスコードアンプ
US10250193B2 (en) High-frequency semiconductor amplifier circuit
JP2010278521A (ja) 電力増幅器
WO2017008750A1 (zh) 一种用于gsm/dcs的共源共栅射频功率放大器
CN107666292B (zh) 功率放大模块
KR101413200B1 (ko) 전력증폭기
CN108292907B (zh) 功率放大器
KR102163047B1 (ko) 저잡음 증폭 회로
CN102281034B (zh) 功率放大器
JP6272102B2 (ja) カスコード増幅器
US8890622B2 (en) Cascode amplifier
JP2014165259A (ja) カスコード増幅器
US9306505B2 (en) Low-noise amplifier circuit
CN204442297U (zh) 一种改进的共源共栅射频功率放大器
JP2008118321A (ja) 増幅器
CN111903054B (zh) 单端转差分放大器和射频接收机
JP2004235797A (ja) カスコード電力増幅器
JP2012004777A (ja) 高周波増幅器
US20180159581A1 (en) Signal processing apparatus
JP2008236354A (ja) 増幅器
CN112636698A (zh) 一种cmos放大器电路及在射频识别的应用及包含该电路的集成电路
CN110661494A (zh) 高频放大电路及半导体设备
JP2010278704A (ja) 高周波電力増幅器
KR100516219B1 (ko) 저잡음증폭기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12888014

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014545521

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14436633

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20157015118

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12888014

Country of ref document: EP

Kind code of ref document: A1