WO2014069525A1 - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
WO2014069525A1
WO2014069525A1 PCT/JP2013/079415 JP2013079415W WO2014069525A1 WO 2014069525 A1 WO2014069525 A1 WO 2014069525A1 JP 2013079415 W JP2013079415 W JP 2013079415W WO 2014069525 A1 WO2014069525 A1 WO 2014069525A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
switching device
gate
resistor
circuit
Prior art date
Application number
PCT/JP2013/079415
Other languages
English (en)
French (fr)
Inventor
匡司 林口
峰生 三浦
和英 伊野
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to US14/439,184 priority Critical patent/US9461533B2/en
Priority to EP13850475.8A priority patent/EP2916440B1/en
Priority to JP2014544553A priority patent/JP6380953B2/ja
Priority to EP23160852.2A priority patent/EP4213383A1/en
Priority to EP18172271.1A priority patent/EP3396860B1/en
Publication of WO2014069525A1 publication Critical patent/WO2014069525A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0045—Full bridges, determining the direction of the current through the load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • This invention relates to electronic circuits such as inverter circuits and converter circuits.
  • Switching devices used in electronic circuits such as inverter circuits and converter circuits are generally composed of a plurality of switching elements (chips) connected in parallel to increase current capacity.
  • SiC switching elements mainly composed of SiC silicon carbide
  • SiC switching elements include SiC-MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor), SiC-Bipolar Transistor (Bipolar-Transistor), SiC-JFET (Junction-Field-Effect-Transistor), SiC-IGBT (Insulated Gate-Bipolar-Transistor), etc. is there.
  • the SiC switching device developed by the present applicant is composed of a plurality of SiC-MOSFETs connected in parallel. Specifically, a plurality of SiC-MOSFET semiconductor chips are connected in parallel.
  • FIG. 5 shows an example of the temperature characteristics of the on-resistance of the SiC switching device developed by the present applicant.
  • FIG. 5 shows the temperature characteristics of the on-resistance of the SiC switching device when the gate-source voltage Vgs is changed from 9 [V] to 22 [V] at an interval of 0.5 [V].
  • the temperature characteristic of the on-resistance of this SiC switching device varies depending on the gate-source voltage Vgs of the SiC switching device.
  • the gate-source voltage Vgs is larger than 10 [V]
  • the on-resistance of the SiC switching device increases as the temperature increases in the high-temperature region on the right side of FIG.
  • the temperature characteristics are positive).
  • the gate-source voltage Vgs is 10 [V] or less
  • the high temperature region is, for example, a region of 125 ° C. or higher and 150 ° C. or lower.
  • the high temperature region may be a region near 150 ° C., for example.
  • the current is interrupted, for example, at 150 ° C., whether the temperature characteristic of the on-resistance is positive or negative may be considered.
  • the gate-source voltage Vgs is 10 [V] or less at 150 ° C., the temperature characteristics of the on-resistance are negative.
  • the gate-source voltage Vgs of the SiC switching device is about 18 [V], so the on-resistance of the SiC switching device increases as the temperature rises.
  • the gate-source voltage Vgs of the SiC switching device decreases.
  • the gate-source voltage Vgs becomes 10 [V] or lower, the temperature characteristic of the on-resistance of the SiC switching device becomes negative. Therefore, the on-resistance of the SiC switching device decreases as the temperature increases.
  • the SiC switching device there are variations in characteristics among the semiconductor chips, particularly when a plurality of SiC semiconductor chips are connected in parallel. Further, since there is a variation in temperature, there is a variation in on-resistance for each semiconductor chip between the plurality of SiC-MOSFETs. Therefore, current concentrates on the semiconductor chip of the SiC-MOSFET having the lowest on-resistance (the SiCMOSFET having the highest temperature) among the plurality of SiCMOSFETs in the SiC switching device. As a result, the SiC switching device may be damaged.
  • An object of the present invention is to provide an electronic circuit that can prevent a switching device from being damaged when a short circuit occurs.
  • An electronic circuit of the present invention includes a switching device including a plurality of switching elements connected in parallel and mainly composed of SiC, an overcurrent detection circuit for detecting that an overcurrent flows through the switching device, And an overcurrent protection circuit for cutting off a current flowing through the switching device when an overcurrent is detected by the overcurrent detection circuit.
  • the overcurrent protection circuit is configured such that when the current is interrupted, the gate-source voltage or the gate-emitter voltage of the switching device decreases to a voltage at which the temperature characteristic of the on-resistance of the switching device becomes negative.
  • the time until the drain current or collector current of the switching device reaches 2% of the saturation current is set to 500 [nsec] or less.
  • the drain current or collector current of the switching device becomes its saturation current. Since the time required to reach 2% is set to 500 [nsec] or less, the switching device can be prevented from being damaged due to thermal runaway.
  • the gate-source voltage or the gate-emitter voltage of the switching device decreases to a value at which the temperature characteristic of the on-resistance of the switching device becomes negative after the start of the current interruption operation. Since it takes time to do so, the current interruption speed does not become too fast. For this reason, a surge voltage can also be suppressed low.
  • the overcurrent protection circuit is configured such that when the current is interrupted, the current-blocking operation is started, and the gate-source voltage or the gate-emitter voltage of the switching device is turned on.
  • the time until the time when the temperature characteristic of the resistance decreases to a negative voltage is 100 [nsec] or more, and the time from the time until the drain current or collector current of the switching device reaches 2% of the saturation current is 500 [Nsec] or less.
  • the switching device can be prevented from being damaged due to thermal runaway, and the surge voltage can be suppressed low.
  • the overcurrent protection circuit includes a current cutoff resistor and a gate terminal of the switching device via the current cutoff resistor when an overcurrent is detected by the overcurrent detection circuit. And a circuit for grounding. Then, after the gate-source voltage or the gate-emitter voltage of the switching device decreases to a voltage at which the temperature characteristic of the on-resistance of the switching device becomes negative, the drain current or collector current of the switching device is saturated.
  • the resistance value of the current interrupt resistor is set so that the time required to reach 2% of the current is 500 [nsec] or less.
  • the overcurrent protection circuit includes a current cutoff resistor and a gate terminal of the switching device via the current cutoff resistor when an overcurrent is detected by the overcurrent detection circuit. And a circuit for grounding.
  • the time from the start of the current interruption operation to the time when the gate-source voltage or the gate-emitter voltage of the switching device decreases to a voltage at which the temperature characteristic of the on-resistance of the switching device becomes negative is 100.
  • the resistance value of the current interrupt resistor is set so that the time from the point of time until the drain current or collector current of the switching device reaches 2% of the saturation current is 500 [nsec] or less. Has been.
  • the overcurrent protection circuit includes a first current cutoff resistor, a second current cutoff resistor having a resistance value larger than a resistance value of the first current cutoff resistor, and the overcurrent detection.
  • the gate terminal of the switching device is grounded via the second current cutoff resistor, and the gate-source voltage or the gate-emitter voltage of the switching device is set to the switching device.
  • the drain current or collector current of the switching device is saturated.
  • the resistance value of the first current cutoff resistor is set so that the time required to reach 2% of the current is 500 [nsec] or less.
  • the overcurrent protection circuit includes a first current cutoff resistor, a second current cutoff resistor having a resistance value larger than a resistance value of the first current cutoff resistor, and the overcurrent detection.
  • the gate terminal of the switching device is grounded via the second current cutoff resistor, and the gate-source voltage or the gate-emitter voltage of the switching device is set to the switching device.
  • the time from the start of the current interruption operation to the time when the gate-source voltage or the gate-emitter voltage of the switching device decreases to a voltage at which the temperature characteristic of the on-resistance of the switching device becomes negative is 100.
  • the resistance value of the second current interrupt resistor is set to be [nsec] or more.
  • the drain current or collector current of the switching device is saturated when the gate-source voltage or the gate-emitter voltage of the switching device decreases to a voltage at which the temperature characteristic of the on-resistance of the switching device becomes negative.
  • the resistance value of the first current cutoff resistor is set so that the time required to reach 2% of the current is 500 [nsec] or less.
  • the switching element is any one selected from MOSFET, bipolar transistor, JFET, and IGBT whose main component is SiC.
  • FIG. 1 is an electric circuit diagram showing an inverter circuit according to an embodiment of the present invention.
  • FIG. 2 is a schematic plan view showing an electrical configuration of the module of FIG.
  • FIG. 3 is an electric circuit diagram showing an electrical configuration of the gate drive circuit.
  • FIG. 4 shows a sample having a structure similar to that of the module shown in FIG. 2, and the sample is connected to a gate drive circuit having the same configuration as the gate drive circuit, and as a current blocking resistor in the gate drive circuit. It is a figure which shows the result of having done the short circuit test using three types of resistance prepared beforehand.
  • FIG. 5 is a graph showing the temperature characteristics of the on-resistance of the module shown in FIG.
  • FIG. 6 is an electric circuit diagram showing another configuration example of the gate drive circuit.
  • FIG. 7 schematically shows changes over time in the short-circuit current and the gate-source voltage of the first MOSFET when the interruption speed at the time of current interruption is changed stepwise using a plurality of types of current interruption resistors. It
  • FIG. 1 is an electric circuit diagram showing an inverter circuit according to an embodiment of the present invention.
  • the inverter circuit 1 includes first to fourth modules (switching devices) 2 to 5, first to fourth gate drive circuits 6 to 9, and a control unit 10.
  • FIG. 2 is an electric circuit diagram showing an electrical configuration of the first module 2.
  • the first module 2 includes a plurality of switching elements Tr (semiconductor chips).
  • the switching element Tr is composed of an N-channel type MOSFET.
  • the switching element is a SiC-MOSFET whose main component is SiC (silicon carbide).
  • the first module 2 includes a drain terminal D, a source terminal S, a gate terminal G, and a source sense terminal SS.
  • the plurality of switching elements Tr are connected in parallel between the drain terminal D and the source terminal S. Since SiC switching elements such as SiC-MOSFETs are difficult to increase in chip size compared to Si switching elements, modules composed of a plurality of SiC switching elements are more difficult than modules composed of a plurality of Si switching elements. In many cases, the number of switching elements connected in parallel (the number of semiconductor chips connected in parallel) increases.
  • the drains of the plurality of switching elements Tr are connected to the drain terminal D.
  • the sources of the plurality of switching elements Tr are connected to the source terminal S.
  • the gates of the plurality of switching elements Tr are connected to the gate terminal G.
  • the source (current detection unit) of one switching element Tr is also connected to the source sense terminal SS.
  • the second, third, and fourth modules 3 to 5 have the same configuration as the first module 2.
  • a parallel circuit of a plurality of switching elements Tr in the first module 2 is simply represented by one MOSFET 21 (hereinafter referred to as “first MOSFET 21”).
  • a parallel circuit of a plurality of switching elements Tr in the second module 3 is simply represented by one MOSFET 22 (hereinafter referred to as “second MOSFET 22”).
  • a parallel circuit of a plurality of switching elements Tr in the third module 4 is simply represented by one MOSFET 23 (hereinafter referred to as “third MOSFET 23”).
  • a parallel circuit of a plurality of switching elements Tr in the fourth module 5 is simply represented by one MOSFET 24 (hereinafter referred to as “fourth MOSFET 24”).
  • the drain terminal D of the first module 2 (the drain of the first MOSFET 21) is connected to the positive terminal of the power supply 11.
  • the source terminal S of the first module 2 (the source of the first MOSFET 21) is connected to the drain terminal D of the second module 3 (the drain of the second MOSFET 22).
  • the gate terminal G of the first module 2 (the gate of the first MOSFET 21) and the source sense terminal SS of the first module 2 (the source of the first MOSFET 21) are connected to the first gate drive circuit 6. .
  • the source terminal S of the second module 3 (the source of the second MOSFET 22) is connected to the negative terminal of the power supply 11.
  • the gate terminal G of the second module 3 (the gate of the second MOSFET 22) and the source sense terminal SS of the second module 3 (the source of the second MOSFET 22) are connected to the second gate drive circuit 7. .
  • the drain terminal D of the third module 4 (the drain of the third MOSFET 23) is connected to the positive terminal of the power supply 11.
  • the source terminal S of the third module 4 (the source of the third MOSFET 23) is connected to the drain terminal D of the fourth module 5 (the drain of the fourth MOSFET 24).
  • the gate terminal G of the third module 4 (the gate of the third MOSFET 23) and the source sense terminal SS of the third module 4 (the source of the third MOSFET 23) are connected to the third gate drive circuit 8. .
  • the source terminal S of the fourth module 5 (the source of the fourth MOSFET 24) is connected to the negative terminal of the power supply 11.
  • the gate terminal G of the fourth module 5 (the gate of the fourth MOSFET 24) and the source sense terminal SS of the fourth module 5 (the source of the fourth MOSFET 24) are connected to the fourth gate drive circuit 9. .
  • a load 12 is connected between a connection point between the first module 2 and the second module 3 and a connection point between the third module 4 and the fourth module 5.
  • the control unit 10 is composed of a microcomputer including a CPU and a memory (ROM, RAM, etc.) that stores the program.
  • the controller 10 includes a first gate control signal CG 1 for the first MOSFET 21, a second gate control signal CG 2 for the second MOSFET 22, a third gate control signal CG 3 for the third MOSFET 23, and a fourth gate 24 for the fourth MOSFET 24.
  • 4 gate control signals CG4 are generated and applied to the first, second, third and fourth gate drive circuits 6, 7, 8, 9 respectively.
  • Each of the gate drive circuits 6, 7, 8, 9 is based on the gate control signals CG 1, CG 2, CG 3, CG 4 provided from the control unit 10, respectively, and the first MOSFET 21, the second MOSFET 22, and the third MOSFET 23.
  • gate drive signals DG1, DG2, DG3, and DG4 for the fourth MOSFET 24 are generated and output, respectively.
  • the first to fourth MOSFETs 21, 22, 23, and 24 are driven and controlled.
  • the first MOSFET 21 and the fourth MOSFET 24 are turned on. Thereafter, the MOSFETs 21 and 22 are turned off, so that all the MOSFETs 21 to 24 are turned off.
  • the second MOSFET 22 and the third MOSFET 23 are turned on this time. Thereafter, the MOSFETs 22 and 23 are turned off, so that all the MOSFETs 21 to 24 are turned off.
  • the first MOSFET 21 and the fourth MOSFET 24 are turned on again. By repeating such an operation, the load 12 is AC driven.
  • Each of the gate drive circuits 6, 7, 8, 9 protects the MOSFETs 21, 22, 23, 24 when a short circuit or the like occurs in which the power supply voltage is directly applied to the corresponding MOSFETs 21, 22, 23, 24. It has an overcurrent protection function.
  • a short circuit in which the power supply voltage is directly applied to the MOSFETs 21, 22, 23, and 24 occurs, for example, when the load 12 is short-circuited, the power supply 11 is connected in series between the positive terminal and the negative terminal.
  • any of the two MOSFETs (21, 22; 23, 24) connected in series between the positive terminal and the negative terminal of the power supply 11 There is a case where one of them has a short circuit failure. Since the configurations of the gate drive circuits 6, 7, 8, and 9 are the same, the overcurrent protection function of the first gate drive circuit 6 will be described in detail below.
  • FIG. 3 is an electric circuit diagram showing the configuration of the first gate drive circuit.
  • the first gate drive circuit 6 includes an amplifier circuit 31, a first switch circuit 32, a gate resistor 33, a second switch circuit 34, a current cutoff resistor 35, and an overcurrent detection circuit 36. Yes.
  • the gate control signal CG1 from the control unit 10 is input to the input terminal of the amplifier circuit 31.
  • the amplifier circuit 31 amplifies the gate control signal CG1 and generates a gate drive signal DG1.
  • the output terminal of the amplifier circuit 31 is connected to one input terminal (first input terminal) a of the first switching circuit 32.
  • the first switching circuit 32 has two input terminals a and b and one output terminal c, and selects one of the input terminals a and b and connects it to the output terminal c.
  • the other input terminal (second input terminal) b of the first switching circuit 32 is open.
  • the output terminal c of the first switching circuit 32 is connected to the gate terminal G of the first module 2 via the gate resistor 33.
  • the first switching circuit 32 is controlled by the output of the overcurrent detection circuit 36.
  • the second switching circuit 34 has one input terminal d and two output terminals e and f, and selects either one of the output terminals e and f to change the input terminal d to the selected output terminal. Connecting.
  • the input terminal d is connected to a connection point between the gate resistor 33 and the gate terminal G of the first module 2 via a current interrupt resistor 35.
  • One output terminal (first output terminal) e is in an open state.
  • the other output terminal (second output terminal) f is grounded.
  • the second switching circuit 34 is controlled by the output of the overcurrent detection circuit 36.
  • the resistance value of the gate resistor 33 is r1
  • the resistance value of the current interrupt resistor 35 is r2. As will be described later, r2 is set to a value larger than r1.
  • the overcurrent detection circuit 36 includes a current detection resistor 37 and a comparison circuit 38.
  • One end of the current detection resistor 37 is connected to the source sense terminal SS of the first module 2, and the other end of the current detection resistor 37 is grounded.
  • the voltage between terminals of the current detection resistor 37 (voltage drop amount) is a value corresponding to the magnitude of the current flowing through the first MOSFET 21.
  • the voltage between the terminals of the current detection resistor 37 is given to the comparison circuit 38.
  • the comparison circuit 38 compares the voltage between the terminals of the current detection resistor 37 with a reference voltage to determine whether or not the current is in an overcurrent state, and outputs a determination signal representing the determination result. Specifically, the comparison circuit 38 determines that the current is in an overcurrent state (detects an overcurrent) when the voltage between the terminals of the current detection resistor 37 is greater than the reference voltage.
  • the second switching circuit 34 selects the first output terminal e and connects the input terminal d to the first output terminal e. To do. As a result, the input terminal d of the second switching circuit 34 is in a high impedance state.
  • the first switching circuit 32 selects the first input terminal a and connects the first input terminal a to the output terminal c.
  • the gate drive signal DG1 generated by the amplifier circuit 31 is given to the gate of the first MOSFET 21 via the gate resistor 33.
  • the first MOSFET 21 is driven and controlled by the gate drive signal DG1.
  • the first switching circuit 32 selects the second input terminal b and connects the output terminal c to the second input terminal b. As a result, the output terminal c of the first switching circuit 32 is in a high impedance state.
  • the second switching circuit 34 selects the second output terminal f and connects the input terminal d to the second output terminal f. As a result, the input terminal d of the second switching circuit 34 is grounded.
  • the gate of the first MOSFET 21 is grounded via the current blocking resistor 35.
  • the gate-source voltage Vgs of the first MOSFET 21 is reduced, and the drain current (short-circuit current) flowing through the first MOSFET 21 is cut off.
  • the breaking speed of the short-circuit current varies depending on the resistance value r2 of the current breaking resistor 35.
  • the greater the resistance value r2 of the current interruption resistor 35 the slower the interruption rate of the short circuit current.
  • the resistance value r2 of the current interrupt resistor 35 is larger than the resistance value r1 of the gate resistor 33.
  • the resistance value r1 of the gate resistor 33 is, for example, 3.9 [ ⁇ ]
  • the resistance value r2 of the current interrupt resistor 35 is, for example, 33 [ ⁇ ].
  • the interruption speed of the short-circuit current is increased, a large current flows through the first MOSFET 21, so that a large surge voltage is generated and the first MOSFET 21 may be damaged. Therefore, it is necessary to slow down the interruption speed of the short-circuit current. For this reason, the gate of the first MOSFET 21 is grounded via the current cutoff resistor 35 having a resistance value r2 larger than the resistance value r1 of the gate resistor 33 when overcurrent is detected.
  • the breaking speed of the short-circuit current is slowed, the first MOSFET 21 may be damaged due to thermal runaway. That is, the temperature characteristic of the on-resistance of the first MOSFET 21 varies depending on the gate-source voltage Vgs of the first MOSFET 21 as shown in FIG. FIG. 5 shows the temperature characteristics of the on-resistance of the first MOSFET 21 when the gate-source voltage Vgs is changed from 9 [V] to 22 [V] at intervals of 0.5 [V].
  • the on-resistance of the first MOSFET 21 increases as the temperature increases (on-state) in the high temperature region on the right side of FIG. Resistance temperature characteristics are positive).
  • the temperature characteristic of the on-resistance is positive.
  • the on-resistance of the first MOSFET 21 decreases as the temperature rises (temperature characteristics of the on-resistance). Is negative).
  • the temperature characteristic of the on-resistance is negative.
  • the high temperature region is, for example, a region of 125 ° C. or higher and 150 ° C. or lower.
  • the high temperature region may be a region near 150 ° C., for example.
  • the gate-source voltage Vgs of the first MOSFET 21 is about 18 [V], so that the on-resistance of the first MOSFET 21 increases as the temperature rises.
  • the gate-source voltage Vgs of the first MOSFET 21 decreases.
  • the gate-source voltage Vgs becomes 10 [V] or less, the temperature characteristic of the on-resistance of the first MOSFET 21 becomes negative. Therefore, the on-resistance of the first MOSFET 21 decreases as the temperature increases.
  • the ON resistance varies among the plurality of switching elements Tr. Therefore, among the plurality of switching elements Tr included in the first MOSFET 21, current concentrates on the switching element Tr having the lowest on-resistance (the switching element Tr having the highest temperature). As a result, the first MOSFET 21 may be damaged.
  • the gate-source voltage Vgs is such a value that the temperature characteristic of the on-resistance of the first MOSFET 21 becomes negative (in this embodiment, 10 [V]). So that the time until the time when the drain current decreases to 100 [nsec] or more, and the time Tx from that time until the drain current of the first MOSFET 21 becomes 2% or less of the saturation current is 500 [nsec] or less.
  • the resistance value r2 of the current interrupt resistor 35 is set.
  • the first MOSFET 21 can be prevented from being damaged due to thermal runaway as can be seen from the experimental results described later. Even when the time Tx is 500 [nsec] or less, the gate-source voltage Vgs decreases to a value at which the temperature characteristic of the on-resistance of the first MOSFET 21 becomes negative after the current interruption operation is started. Since the time up to the point of time is set to 100 [nsec] or more, the current interruption rate does not become too fast. For this reason, a surge voltage can also be suppressed low.
  • FIG. 4 shows a sample of a plurality of modules having the same structure as the module 2 shown in FIG. 2, and the sample is connected to a gate drive circuit having the same configuration as the gate drive circuit 6.
  • the result of having performed the short circuit test using three types of resistors prepared in advance as the current interrupting resistor is shown. Three types of resistance values of 47 [ ⁇ ], 33 [ ⁇ ], and 22 [ ⁇ ] were prepared as current interruption resistors.
  • the short-circuit test was performed by directly connecting a power source between the drain and source of the sample when the sample was in the on state.
  • curves a1 and b1 respectively show a short-circuit current (drain current) Isc and a gate when a resistor having a resistance value of 47 [ ⁇ ] is used as a current cutoff resistor (corresponding to the resistor 35 in FIG. 3).
  • a change with time in the source-to-source voltage Vgs is shown.
  • Curves a2 and b2 show changes over time in the short-circuit current Isc and the gate-source voltage Vgs when a resistor having a resistance value of 33 [ ⁇ ] is used as the current cutoff resistor, respectively.
  • Curves a3 and b3 show changes with time in the short-circuit current Isc and the gate-source voltage Vgs when a resistor having a resistance value of 22 [ ⁇ ] is used as the current cutoff resistor, respectively.
  • t 0 indicates a point in time when the overcurrent is detected and the gate terminal G of the sample is grounded via the current blocking resistor (short-circuit current blocking start point). Regardless of the resistance value of the current interruption resistance, when the gate terminal G of the sample is grounded via the current interruption resistance, the gate-source voltage Vgs and the short-circuit current (drain current) Isc decrease.
  • the short-circuit current Isc and the gate-source voltage Vgs converged to almost zero. And the sample did not break.
  • the time until the gate-source voltage Vgs reaches 10 [V] after the short-circuit current cutoff start time t 0 is 100 [nsec] or more, and the gate-source voltage Vgs reaches 10 [V].
  • the time Tx2 from when the short-circuit current Isc reaches 2% of the saturation current was 500 [nsec] or less.
  • the short circuit current Isc and the gate-source voltage Vgs converged to almost zero. And the sample did not break.
  • the time until the gate-source voltage Vgs reaches 10 [V] after the short-circuit current cutoff start time t 0 is 100 [nsec] or more, and the gate-source voltage Vgs reaches 10 [V].
  • the time Tx3 until the short circuit current Isc reaches 2% of the saturation current is shorter than the time Tx2.
  • the time from when the gate-source voltage Vgs reaches 10 [V] at which the temperature characteristic of the on-resistance is negative until the short-circuit current Isc reaches 2% of the saturation current is 500 [nsec].
  • the sample was found not to break when: This is presumably because the short-circuit current can be reduced to a small value before the short-circuit current concentrates on one of the plurality of switching elements included in the sample (module).
  • the gate resistor 35 and the current interrupt resistor 35 are provided in the gate drive circuit 6, but the gate resistor 35 and the current interrupt resistor 35 may be provided on the module (switching device) 2 side.
  • the present invention can also be implemented in other forms.
  • the gate drive circuits 6 to 9 cut off the short-circuit current using one current cut-off resistor 35, but the cut-off speed at the time of current cut-off is stepped using a plurality of current cut-off resistors. It may be changed as desired.
  • the configuration of the gate drive circuit in this case will be described with reference to FIG. 6 using the first gate drive circuit 6 as an example. 6, portions corresponding to the respective portions in FIG. 3 described above are denoted by the same reference numerals as those in FIG.
  • the gate resistor 33 is used as the first current cutoff resistor, and the current cutoff resistor 35 is used as the second current cutoff resistor.
  • the resistance value r2 of the second current cutoff resistor (current cutoff resistor 35) is set larger than the resistance value r1 of the first current cutoff resistor (gate resistor 33).
  • the resistance value r1 is 3.9 [ ⁇ ]
  • the resistance value r2 is 33 [ ⁇ ].
  • the first switching circuit 32 has a third input terminal g in addition to the first and second input terminals a and b.
  • the third input terminal g is grounded.
  • the gate drive circuit 6 further includes a voltage monitoring unit 39 that monitors the gate-source voltage Vgs of the first MOSFET 21.
  • the second switching circuit 34 selects the first output terminal e and connects the input terminal d to the first output terminal e. To do. As a result, the input terminal d of the second switching circuit 34 is in a high impedance state.
  • the first switching circuit 32 selects the first input terminal a and connects the first input terminal a to the output terminal c. Thereby, the gate drive signal DG1 generated by the amplifier circuit 31 is given to the gate of the first MOSFET 21 via the gate resistor (first current cutoff resistor) 33.
  • the first MOSFET 21 is driven and controlled by the gate drive signal DG1.
  • the first switching circuit 32 selects the second input terminal b and connects the output terminal c to the second input terminal b. As a result, the output terminal c of the first switching circuit 32 is in a high impedance state.
  • the second switching circuit 34 selects the second output terminal f and connects the input terminal d to the second output terminal f. As a result, the input terminal d of the second switching circuit 34 is grounded.
  • the gate of the first MOSFET 21 is grounded via the second current cutoff resistor 35.
  • the gate-source voltage Vgs of the first MOSFET 21 is reduced.
  • the resistance value of the second current cutoff resistor 35 is set to be larger than the resistance value of the first current cutoff resistor 33, the gate of the first MOSFET 21 is connected via the first current cutoff resistor 33.
  • the current interruption speed is slower than when grounding.
  • the voltage monitoring unit 39 When the gate-source voltage Vgs decreases and the gate-source voltage Vgs becomes a voltage value (10 [V] in this example) at which the temperature characteristic of the on-resistance of the first MOSFET 21 is negative, the voltage monitoring unit 39 The resistance switching signal is output to the first switching circuit 32 and the second switching circuit 34.
  • the first switching circuit 32 When the first switching circuit 32 receives the resistance switching signal from the voltage monitoring unit 39, the first switching circuit 32 selects the third input terminal g and connects the output terminal c to the third input terminal g. Upon receiving the resistance switching signal from the voltage monitoring unit 39, the second switching circuit 34 selects the first output terminal e and connects the input terminal d to the first output terminal e. As a result, the gate of the first MOSFET 21 is grounded via the first current cutoff resistor 33, and the gate-source voltage Vgs is reduced. Since the resistance value of the first current cutoff resistor 33 is smaller than the resistance value of the second current cutoff resistor 35, the current cutoff speed is increased.
  • FIG. 7 schematically shows changes over time in the short-circuit current (drain current) Isc and the gate-source voltage Vgs of the first MOSFET 21 when the current is interrupted.
  • a time point t 0 indicates a time point when the overcurrent is detected and the gate of the first MOSFET 21 is grounded via the second current cut-off resistor 35 (short-circuit current cut-off start time).
  • the time point t 1 is a time point when the gate of the first MOSFET 21 is grounded via the first current cut-off resistor 33 based on the resistance switching signal, that is, after the start of short-circuit current cut-off.
  • the time from the short circuit current interrupting beginning t 0 to time t 1 is at 100 [nsec] or more, the time from time t 1 to the drain current of the first MOSFET21 is below 2% of the saturation current 500 [nsec] or less.
  • the resistance value of the second current blocking resistor 35, the time from the short-circuit current cutoff start time t 0 to time t 1 is set to a value such that 100 [nsec] or more. Further, the resistance value of the first current cutoff resistor 33 is set to a value such that the time from the time point t 1 until the drain current of the first MOSFET 21 becomes 2% or less of the saturation current becomes 500 [nsec] or less. Has been.
  • the first current cutoff resistor (gate resistor 33) and the second current cutoff resistor 35 are provided in the gate drive circuit 6, but the first current cutoff resistor (gate resistor 33) and The second current cutoff resistor 35 may be provided on the module (switching device) 2 side.
  • the switching elements Tr constituting the switching devices 21 to 24 are SiC-MOSFETs.
  • the switching elements Tr constituting the switching devices 21 to 24 are switching elements mainly composed of SiC. Any element other than the SiC-MOSFET may be used.
  • the switching elements Tr constituting the switching devices 21 to 24 may be SiC-bipolar transistors, SiC-JFETs, SiC-IGBTs, or the like.
  • the switching element Tr is a SiC-IGBT
  • the collector of the SiC-IGBT corresponds to the drain of the SiC-MOSFET
  • the emitter of the SiC-IGBT corresponds to the source of the SiC-MOSFET.
  • the present invention can also be applied to an electronic circuit other than an inverter circuit such as a converter circuit.

Abstract

過電流検出回路(36)によって過電流が検出されたときには、第１の切替回路(32)は、第２入力端子(b)を選択して、出力端子(c)を第２入力端子(b)に接続し、第１の切替回路(32)の出力端子(c)はハイインピーダンス状態となる。また、第２の切替回路(34)は、第２出力端子(f)を選択して、入力端子(d)を第２出力端子(f)に接続し、第２の切替回路(34)の入力端子(d)は接地される。つまり、第１のＭＯＳＦＥＴ２１のゲートが電流遮断抵抗(35)を介して接地される。電流遮断抵抗(35)の抵抗値は、電流遮断時においてスイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧がスイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下してからスイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように設定されている。

Description

電子回路
　この発明は、インバータ回路、コンバータ回路等の電子回路に関する。
　インバータ回路、コンバータ回路等の電子回路に用いられるスイッチングデバイスは、一般的に、電流容量を大きくするために並列に接続された複数のスイッチング素子（チップ）から構成されている。スイッチング素子として、Ｓｉ（珪素）を主成分とするＳｉスイッチング素子の他、ＳｉＣ（炭化珪素）を主成分とするＳｉＣスイッチング素子が開発されている。ＳｉＣスイッチング素子には、ＳｉＣ－ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）、ＳｉＣ－バイポーラトランジスタ（Bipolar Transistor）、ＳｉＣ－ＪＦＥＴ（Junction Field Effect Transistor）、ＳｉＣ－ＩＧＢＴ（Insulated Gate Bipolar Transistor）等がある。
特開2005-137072号公報
　ＳｉＣスイッチングデバイスが用いられた電子回路において、ＳｉＣスイッチングデバイスに電源電圧が直接印加されるような短絡が発生すると、ＳｉＣスイッチングデバイスに短絡電流が流れるおそれがある。そこで、このような場合には、ＳｉＣスイッチングデバイスのゲート端子を接地することにより、短絡電流を遮断している。この際、短絡電流の遮断速度を速くすると、ＳｉＣスイッチングデバイスには大電流が流れているため、大きなサージ電圧が発生し、ＳｉＣスイッチングデバイスが破壊されるおそれがある。そこで、短絡電流の遮断速度を遅くする必要がある。しかしながら、短絡電流の遮断速度を遅くした場合には、熱暴走により、ＳｉＣスイッチングデバイスが破損するおそれがある。
　この点について本出願人が開発したＳｉＣスイッチングデバイスを例にとって説明する。本出願人が開発したＳｉＣスイッチングデバイスは、並列接続された複数のＳｉＣ－ＭＯＳＦＥＴから構成されている。具体的には、ＳｉＣ－ＭＯＳＦＥＴの半導体チップが、複数並列接続されている。図５は、本出願人が開発したＳｉＣスイッチングデバイスのオン抵抗の温度特性の一例を示している。図５は、ゲート－ソース間電圧Ｖｇｓを９［Ｖ］から２２［Ｖ］まで０．５［Ｖ］間隔で変化させた場合の、ＳｉＣスイッチングデバイスのオン抵抗の温度特性を示している。
　図５に示すように、このＳｉＣスイッチングデバイスのオン抵抗の温度特性は、ＳｉＣスイッチングデバイスのゲート－ソース間電圧Ｖｇｓによって変化する。図５の例では、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］より大きい場合には、図５の右側の高温領域において、ＳｉＣスイッチングデバイスのオン抵抗は温度が上昇するにしたがって大きくなる（オン抵抗の温度特性が正）。一方、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］以下の場合には、図５の右側の高温領域において、ＳｉＣスイッチングデバイスのオン抵抗は温度が上昇するにしたがって小さくなる（オン抵抗の温度特性が負）。前記高温領域は、たとえば、１２５℃以上１５０℃以下の領域である。なお、前記高温領域は、たとえば、１５０℃付近の領域であってもよい。電流遮断時においては、例えば１５０℃において、オン抵抗の温度特性が正であるか負であるかを問題にすればよい。図６では、１５０℃において、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］以下の場合には、オン抵抗の温度特性が負となる。
　通常動作時において、ＳｉＣスイッチングデバイスがオン状態のときには、ＳｉＣスイッチングデバイスのゲート－ソース間電圧Ｖｇｓは１８［Ｖ］程度であるので、ＳｉＣスイッチングデバイスのオン抵抗は温度が上昇すると大きくなる。短絡電流遮断時においては、ＳｉＣスイッチングデバイスのゲート－ソース間電圧Ｖｇｓが低下していく。そして、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］以下になると、ＳｉＣスイッチングデバイスのオン抵抗の温度特性は負となるため、温度が高いほどＳｉＣスイッチングデバイスのオン抵抗が小さくなる。
　ＳｉＣスイッチングデバイスを構成する複数のＳｉＣ－ＭＯＳＦＥＴ間においては、特に複数のＳｉＣ半導体チップを並列接続した場合、半導体チップごとに特性のばらつきがある。また、温度のばらつきがあるため、これら複数のＳｉＣ－ＭＯＳＦＥＴ間においては、半導体チップごとにオン抵抗にばらつきが生じる。したがって、ＳｉＣスイッチングデバイス内の複数のＳｉＣＭＯＳＦＥＴのうち、最もオン抵抗が低いＳｉＣ－ＭＯＳＦＥＴ（最も温度が高いＳｉＣＭＯＳＦＥＴ）の半導体チップに電流が集中して流れる。この結果、ＳｉＣスイッチングデバイスが破損するおそれがある。
　この発明の目的は、短絡時にスイッチングデバイスが破損するのを防止できる電子回路を提供することである。
　この発明の電子回路は、並列接続されかつＳｉＣを主成分とする複数のスイッチング素子を含むスイッチングデバイスと、前記スイッチングデバイスに過電流が流れていることを検出するための過電流検出回路と、前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスに流れる電流を遮断させるための過電流保護回路とを含む。そして、前記過電流保護回路は、電流遮断時において、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下してから、前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間を５００［ｎｓｅｃ］以下にするように構成されている。
　この発明では、スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧がスイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下してから、スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下にされているので、スイッチングデバイスが熱暴走により破損するのを防止できる。
　また、前記時間を５００［ｎｓｅｃ］以下にしても、電流遮断動作開始後からスイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧がスイッチングデバイスのオン抵抗の温度特性が負となる値まで低下するまでには時間を要するため、電流遮断速度が速くなりすぎることもない。このため、サージ電圧も低く抑えることができる。
　この発明の一実施形態では、前記過電流保護回路は、電流遮断時において、電流遮断動作が開始されてから、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となり、その時点から前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように構成されている。
　この構成によれば、スイッチングデバイスが熱暴走により破損するのを防止できるとともに、サージ電圧も低く抑えることができる。
　この発明の一実施形態では、前記過電流保護回路は、電流遮断抵抗と、前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスのゲート端子を前記電流遮断用抵抗を介して接地させるための回路とを含む。そして、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下してから、前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記電流遮断抵抗の抵抗値が設定されている。
　この発明の一実施形態では、前記過電流保護回路は、電流遮断抵抗と、前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスのゲート端子を前記電流遮断用抵抗を介して接地させるための回路とを含む。そして、電流遮断動作が開始されてから、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となり、その時点から前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記電流遮断抵抗の抵抗値が設定されている。
　この発明の一実施形態では、前記過電流保護回路は、第１の電流遮断抵抗と、抵抗値が前記第１の電流遮断抵抗の抵抗値より大きな第２の電流遮断抵抗と、前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスのゲート端子を前記第２の電流遮断抵抗を介して接地させ、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下すると、前記スイッチングデバイスのゲート端子を前記第１の電流遮断抵抗を介して接地させる回路とを含む。そして、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下してから、前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記第１の電流遮断抵抗の抵抗値が設定されている。
　この発明の一実施形態では、前記過電流保護回路は、第１の電流遮断抵抗と、抵抗値が前記第１の電流遮断抵抗の抵抗値より大きな第２の電流遮断抵抗と、前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスのゲート端子を前記第２の電流遮断抵抗を介して接地させ、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下すると、前記スイッチングデバイスのゲート端子を前記第１の電流遮断抵抗を介して接地させる回路とを含む。そして、電流遮断動作が開始されてから、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となるように、前記第２の電流遮断抵抗の抵抗値が設定されている。また、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下した時点から、前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記第１の電流遮断抵抗の抵抗値が設定されている。
　この発明の一実施形態では、前記スイッチング素子がＳｉＣを主成分とする、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＪＦＥＴおよびＩＧＢＴのうちから選択された任意の１つである。
　本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、本発明の一実施形態に係るインバータ回路を示す電気回路図である。 図２は、図１のモジュールの電気的構成を示す図解的な平面図である。 図３は、ゲート駆動回路の電気的構成を示す電気回路図である。 図４は、図２に示されるモジュールと同様な構造を有する試料を作成し、その試料を前記ゲート駆動回路と同様な構成のゲート駆動回路に接続し、そのゲート駆動回路内の電流遮断抵抗として予め用意した３種類の抵抗を使用して短絡試験を行った結果を示す図である。 図５は、図２に示されるモジュールのオン抵抗の温度特性を示すグラフである。 図６は、ゲート駆動回路の他の構成例を示す電気回路図である。 図７は、複数種類の電流遮断抵抗を用いて電流遮断時の遮断速度を段階的に変化させた場合の第１のＭＯＳＦＥＴの短絡電流およびゲート－ソース間電圧の経時的変化を模式的に示すグラフである。
　以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
　図１は、本発明の一実施形態に係るインバータ回路を示す電気回路図である。
　インバータ回路１は、第１～第４のモジュール（スイッチングデバイス）２～５と、第１～第４のゲート駆動回路６～９と、制御部１０とを含む。
　図２は、第１のモジュール２の電気的構成を示す電気回路図である。
　第１のモジュール２は、複数のスイッチング素子Ｔｒ（半導体チップ）を含んでいる。スイッチング素子Ｔｒは、Ｎチャンネル型のＭＯＳＦＥＴから構成されている。特に、この実施形態では、スイッチング素子は、ＳｉＣ（炭化珪素）を主成分とするＳｉＣ－ＭＯＳＦＥＴである。また、第１のモジュール２は、ドレイン端子Ｄとソース端子Ｓとゲート端子Ｇとソースセンス端子ＳＳとを含んでいる。複数のスイッチング素子Ｔｒ（半導体チップ）は、ドレイン端子Ｄとソース端子Ｓとの間に並列に接続されている。ＳｉＣ－ＭＯＳＦＥＴ等のＳｉＣスイッチング素子はＳｉスイッチング素子に比べてチップサイズを大きくすることが難しいため、複数のＳｉＣスイッチング素子から構成されるモジュールでは、複数のＳｉスイッチング素子から構成されるモジュールに比べて、スイッチング素子の並列接続数（並列接続する半導体チップの数）が多くなることが多い。
　複数のスイッチング素子Ｔｒのドレインは、ドレイン端子Ｄに接続されている。複数のスイッチング素子Ｔｒのソースは、ソース端子Ｓに接続されている。複数のスイッチング素子Ｔｒのゲートは、ゲート端子Ｇに接続されている。１つのスイッチング素子Ｔｒのソース（電流検出部）は、ソースセンス端子ＳＳにも接続されている。第２、第３および第４のモジュール３～５も、第１のモジュール２と同じ構成である。
　図１においては、第１のモジュール２内の複数のスイッチング素子Ｔｒの並列回路を、簡易的に１つのＭＯＳＦＥＴ２１（以下、「第１のＭＯＳＦＥＴ２１」という。）で表している。同様に、第２モジュール３内の複数のスイッチング素子Ｔｒの並列回路を、簡易的に１つのＭＯＳＦＥＴ２２（以下、「第２のＭＯＳＦＥＴ２２」という。）で表している。同様に、第３のモジュール４内の複数のスイッチング素子Ｔｒの並列回路を、簡易的に１つのＭＯＳＦＥＴ２３（以下、「第３のＭＯＳＦＥＴ２３」という。）で表している。同様に、第４のモジュール５内の複数のスイッチング素子Ｔｒの並列回路を、簡易的に１つのＭＯＳＦＥＴ２４（以下、「第４のＭＯＳＦＥＴ２４」という。）で表している。
　第１のモジュール２のドレイン端子Ｄ（第１のＭＯＳＦＥＴ２１のドレイン）は、電源１１の正極端子に接続されている。第１のモジュール２のソース端子Ｓ（第１のＭＯＳＦＥＴ２１のソース）は、第２のモジュール３のドレイン端子Ｄ（第２のＭＯＳＦＥＴ２２のドレイン）に接続されている。第１のモジュール２のゲート端子Ｇ（第１のＭＯＳＦＥＴ２１のゲート）および第１のモジュール２のソースセンス端子ＳＳ（第１のＭＯＳＦＥＴ２１のソース）は、第１のゲート駆動回路６に接続されている。
　第２のモジュール３のソース端子Ｓ（第２のＭＯＳＦＥＴ２２のソース）は、電源１１の負極端子に接続されている。第２のモジュール３のゲート端子Ｇ（第２のＭＯＳＦＥＴ２２のゲート）および第２のモジュール３のソースセンス端子ＳＳ（第２のＭＯＳＦＥＴ２２のソース）は、第２のゲート駆動回路７に接続されている。
　第３のモジュール４のドレイン端子Ｄ（第３のＭＯＳＦＥＴ２３のドレイン）は、電源１１の正極端子に接続されている。第３のモジュール４のソース端子Ｓ（第３のＭＯＳＦＥＴ２３のソース）は、第４のモジュール５のドレイン端子Ｄ（第４のＭＯＳＦＥＴ２４のドレイン）に接続されている。第３のモジュール４のゲート端子Ｇ（第３のＭＯＳＦＥＴ２３のゲート）および第３のモジュール４のソースセンス端子ＳＳ（第３のＭＯＳＦＥＴ２３のソース）は、第３のゲート駆動回路８に接続されている。
　第４のモジュール５のソース端子Ｓ（第４のＭＯＳＦＥＴ２４のソース）は、電源１１の負極端子に接続されている。第４のモジュール５のゲート端子Ｇ（第４のＭＯＳＦＥＴ２４のゲート）および第４のモジュール５のソースセンス端子ＳＳ（第４のＭＯＳＦＥＴ２４のソース）は、第４のゲート駆動回路９に接続されている。第１のモジュール２と第２のモジュール３との接続点と、第３のモジュール４と第４のモジュール５との接続点との間には、負荷１２が接続されている。
　制御部１０は、ＣＰＵとそのプログラム等を記憶したメモリ（ＲＯＭ、ＲＡＭ等）を含むマイクロコンピュータからなる。制御部１０は、第１のＭＯＳＦＥＴ２１に対する第１のゲート制御信号ＣＧ１、第２のＭＯＳＦＥＴ２２に対する第２のゲート制御信号ＣＧ２、第３のＭＯＳＦＥＴ２３に対する第３のゲート制御信号ＣＧ３および第４のＭＯＳＦＥＴ２４に対する第４のゲート制御信号ＣＧ４を生成して、第１、第２、第３および第４のゲート駆動回路６，７，８，９にそれぞれ与える。
　各ゲート駆動回路６，７，８，９は、それぞれ、制御部１０から与えられたゲート制御信号ＣＧ１，ＣＧ２，ＣＧ３，ＣＧ４に基づいて、第１のＭＯＳＦＥＴ２１、第２のＭＯＳＦＥＴ２２、第３のＭＯＳＦＥＴ２３および第４のＭＯＳＦＥＴ２４に対するゲート駆動信号ＤＧ１，ＤＧ２，ＤＧ３，ＤＧ４をそれぞれ生成して出力する。これにより、第１～第４のＭＯＳＦＥＴ２１，２２，２３，２４が駆動制御される。
　このようなインバータ回路１では、たとえば、第１のＭＯＳＦＥＴ２１と第４のＭＯＳＦＥＴ２４とがオンされる。この後、これらのＭＯＳＦＥＴ２１,２２がオフされることにより、全てのＭＯＳＦＥＴ２１～２４がオフ状態とされる。所定のデットタイム期間が経過すると、今度は、第２のＭＯＳＦＥＴ２２と第３のＭＯＳＦＥＴ２３とがオンされる。この後、これらのＭＯＳＦＥＴ２２,２３がオフされることにより、全てのＭＯＳＦＥＴ２１～２４がオフ状態とされる。所定のデットタイム期間が経過すると、再び第１のＭＯＳＦＥＴ２１と第４のＭＯＳＦＥＴ２４とがオンされる。このような動作が繰り返されることにより、負荷１２が交流駆動される。
　各ゲート駆動回路６，７，８，９は、対応するＭＯＳＦＥＴ２１，２２，２３，２４に電源電圧が直接印加されるような短絡等が発生したときに、当該ＭＯＳＦＥＴ２１，２２，２３，２４を保護するための過電流保護機能を備えている。ＭＯＳＦＥＴ２１，２２，２３，２４に電源電圧が直接印加されるような短絡が発生する場合には、たとえば、負荷１２が短絡した場合、電源１１の正極端子と負極端子との間に直列に接続された２つのＭＯＳＦＥＴ（２１，２２；２３，２４）が同時にオンした場合、電源１１の正極端子と負極端子との間に直列に接続された２つのＭＯＳＦＥＴ（２１，２２；２３，２４）のいずれか一方が短絡故障した場合等がある。各ゲート駆動回路６，７，８，９の構成は同じなので、以下、第１のゲート駆動回路６の過電流保護機能について詳しく説明する。
　図３は、第１のゲート駆動回路の構成を示す電気回路図である。
　第１のゲート駆動回路６は、増幅回路３１と、第１の切替回路３２と、ゲート抵抗３３と、第２の切替回路３４と、電流遮断抵抗３５と、過電流検出回路３６とを含んでいる。
　増幅回路３１の入力端子には、制御部１０からのゲート制御信号ＣＧ１が入力する。増幅回路３１は、ゲート制御信号ＣＧ１を増幅してゲート駆動信号ＤＧ１を生成する。増幅回路３１の出力端子は、第１の切替回路３２の一方の入力端子（第１入力端子）ａに接続されている。第１の切替回路３２は、２つの入力端子ａ，ｂと１つの出力端子ｃを有しており、いずれか一方の入力端子ａ，ｂを選択して、出力端子ｃに接続する。第１の切替回路３２の他方の入力端子（第２入力端子）ｂはオープン状態とされている。第１の切替回路３２の出力端子ｃはゲート抵抗３３を介して第１のモジュール２のゲート端子Ｇに接続されている。第１の切替回路３２は、過電流検出回路３６の出力によって制御される。
　第２の切替回路３４は、１つの入力端子ｄと２つの出力端子ｅ，ｆを有しており、いずれか一方の出力端子ｅ，ｆを選択して、入力端子ｄを選択した出力端子に接続する。入力端子ｄは、ゲート抵抗３３と第１のモジュール２のゲート端子Ｇとの接続点に、電流遮断抵抗３５を介して接続されている。一方の出力端子（第１出力端子）ｅは、オープン状態とされている。他方の出力端子（第２出力端子）ｆは、接地されている。第２の切替回路３４は、過電流検出回路３６の出力によって制御される。なお、ゲート抵抗３３の抵抗値をｒ１とし、電流遮断抵抗３５の抵抗値をｒ２とする。後述するように、ｒ２はｒ１より大きな値に設定されている。
　過電流検出回路３６は、電流検出用抵抗３７と比較回路３８とを含んでいる。電流検出用抵抗３７の一端は第１のモジュール２のソースセンス端子ＳＳに接続され、電流検出用抵抗３７の他端は接地されている。電流検出用抵抗３７の端子間電圧（電圧降下量）は、第１のＭＯＳＦＥＴ２１を流れる電流の大きさに応じた値となる。電流検出用抵抗３７の端子間電圧は、比較回路３８に与えられる。比較回路３８は、電流検出用抵抗３７の端子間電圧と基準電圧とを比較することにより、過電流状態であるか否かを判定し、その判定結果を表す判定信号を出力する。具体的には、比較回路３８は、電流検出用抵抗３７の端子間電圧が基準電圧より大きいときに、過電流状態であると判定する（過電流を検出する）。
　過電流検出回路３６によって過電流が検出されていない状態（通常時）においては、第２の切替回路３４は、第１出力端子ｅを選択して、入力端子ｄを第１出力端子ｅに接続する。これにより、第２の切替回路３４の入力端子ｄはハイインピーダンス状態となる。また、第１の切替回路３２は、第１入力端子ａを選択して、第１入力端子ａを出力端子ｃに接続する。これにより、増幅回路３１によって生成されたゲート駆動信号ＤＧ１が、ゲート抵抗３３を介して、第１のＭＯＳＦＥＴ２１のゲートに与えられる。このゲート駆動信号ＤＧ１により、第１のＭＯＳＦＥＴ２１が駆動制御される。
　過電流検出回路３６によって過電流が検出されたときには、第１の切替回路３２は、第２入力端子ｂを選択して、出力端子ｃを第２入力端子ｂに接続する。これにより、第１の切替回路３２の出力端子ｃはハイインピーダンス状態となる。また、第２の切替回路３４は、第２出力端子ｆを選択して、入力端子ｄを第２出力端子ｆに接続する。これにより、第２の切替回路３４の入力端子ｄは接地される。
　つまり、第１のＭＯＳＦＥＴ２１のゲートが電流遮断抵抗３５を介して接地される。この結果、第１のＭＯＳＦＥＴ２１のゲート－ソース間電圧Ｖｇｓが低減され、第１のＭＯＳＦＥＴ２１に流れるドレイン電流（短絡電流）が遮断される。短絡電流の遮断速度は、電流遮断抵抗３５の抵抗値ｒ２によって変化する。電流遮断抵抗３５の抵抗値ｒ２が大きいほど、短絡電流の遮断速度が遅くなる。なお、電流遮断抵抗３５の抵抗値ｒ２は、ゲート抵抗３３の抵抗値ｒ１より大きい。この実施形態では、ゲート抵抗３３の抵抗値ｒ１は、たとえば、３．９[Ω]であり、電流遮断抵抗３５の抵抗値ｒ２は、たとえば、３３[Ω]である。
　短絡電流の遮断速度を速くすると、第１のＭＯＳＦＥＴ２１には大電流が流れているため、大きなサージ電圧が発生し、第１のＭＯＳＦＥＴ２１が破損するおそれがある。そこで、短絡電流の遮断速度を遅くする必要がある。このために、過電流検出時に、ゲート抵抗３３の抵抗値ｒ１より大きな抵抗値ｒ２を有する電流遮断抵抗３５を介して、第１のＭＯＳＦＥＴ２１のゲートを接地させている。
　しかしながら、短絡電流の遮断速度を遅くすると、熱暴走により、第１のＭＯＳＦＥＴ２１が破損するおそれがある。つまり、第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性は、図５に示すように、第１のＭＯＳＦＥＴ２１のゲート－ソース間電圧Ｖｇｓによって変化する。図５は、ゲート－ソース間電圧Ｖｇｓを９［Ｖ］から２２［Ｖ］まで０．５［Ｖ］間隔で変化させた場合の、第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性を示している。
　図５の例では、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］より大きい場合には、図５の右側の高温領域において、第１のＭＯＳＦＥＴ２１のオン抵抗は温度が上昇するにしたがって大きくなる（オン抵抗の温度特性が正）。例えば、１５０℃において、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］より大きい場合には、オン抵抗の温度特性が正である。
　一方、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］以下の場合には、図５の右側の高温領域において、第１のＭＯＳＦＥＴ２１のオン抵抗は温度が上昇するにしたがって小さくなる（オン抵抗の温度特性が負）。例えば、１５０℃において、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］以下の場合には、オン抵抗の温度特性が負である。前記高温領域は、たとえば、１２５℃以上１５０℃以下の領域である。なお、前記高温領域は、たとえば、１５０℃付近の領域であってもよい。
　通常時において、第１のＭＯＳＦＥＴ２１がオン状態のときには、第１のＭＯＳＦＥＴ２１のゲート－ソース間電圧Ｖｇｓは１８［Ｖ］程度であるので、第１のＭＯＳＦＥＴ２１のオン抵抗は温度が上昇すると大きくなる。電流を遮断する際には、第１のＭＯＳＦＥＴ２１のゲート－ソース間電圧Ｖｇｓが低下していく。そして、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］以下になると、第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性は負となるため、温度が高いほど第１のＭＯＳＦＥＴ２１のオン抵抗が小さくなる。
　第１のＭＯＳＦＥＴ２１に含まれる複数のスイッチング素子Ｔｒ間においては温度のばらつきがあるため、これら複数のスイッチング素子Ｔｒの間においてはオン抵抗にばらつきが生じる。したがって、第１のＭＯＳＦＥＴ２１に含まれる複数のスイッチング素子Ｔｒのうち、最もオン抵抗が低いスイッチング素子Ｔｒ（最も温度が高いスイッチング素子Ｔｒ）に電流が集中して流れる。この結果、第１のＭＯＳＦＥＴ２１が破損するおそれがある。
　そこで、この実施形態では、電流遮断動作が開始されてから、ゲート－ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性が負となるような値（この実施形態では１０［Ｖ］）まで低下する時点までの時間が１００［ｎｓｅｃ］以上となり、かつその時点から、第１のＭＯＳＦＥＴ２１のドレイン電流が飽和電流の２％以下になるまでの時間Ｔｘが５００［ｎｓｅｃ］以下となるように、電流遮断抵抗３５の抵抗値ｒ２が設定されている。
　この実施形態では、前記時間Ｔｘが５００［ｎｓｅｃ］以下にされているので、後述する実験結果からわかるように、第１のＭＯＳＦＥＴ２１が熱暴走により破損するのを防止できる。また、前記時間Ｔｘを５００［ｎｓｅｃ］以下にしても、電流遮断動作が開始されてから、ゲート－ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性が負となるような値まで低下する時点までの時間が１００［ｎｓｅｃ］以上にされているので、電流遮断速度が速くなりすぎることもない。このため、サージ電圧も低く抑えることができる。
　図４は、図２に示されるモジュール２と同様な構造を有する複数のモジュールの試料を作成し、その試料を前記ゲート駆動回路６と同様な構成のゲート駆動回路に接続し、そのゲート駆動回路内の電流遮断抵抗として予め用意した３種類の抵抗を使用して短絡試験を行った結果を示す。電流遮断抵抗として、抵抗値が４７［Ω］、３３［Ω］および２２［Ω］の３種類を用意した。短絡試験は、試料がオン状態であるときに、その試料のドレイン－ソース間に電源を直接接続させることにより行った。
　図４において、曲線ａ１およびｂ１は、それぞれ、電流遮断抵抗（図３の抵抗３５に対応する）として抵抗値が４７［Ω］の抵抗を用いた場合の、短絡電流（ドレイン電流）Ｉｓｃおよびゲート－ソース間電圧Ｖｇｓの経時的変化を示している。曲線ａ２およびｂ２は、それぞれ、電流遮断抵抗として抵抗値が３３［Ω］の抵抗を用いた場合の、短絡電流Ｉｓｃおよびゲート－ソース間電圧Ｖｇｓの経時的変化を示している。曲線ａ３およびｂ３は、それぞれ、電流遮断抵抗として抵抗値が２２［Ω］の抵抗を用いた場合の、短絡電流Ｉｓｃおよびゲート－ソース間電圧Ｖｇｓの経時的変化を示している。
　図４において、ｔ０は、過電流が検出されて試料のゲート端子Ｇが電流遮断抵抗を介して接地された時点（短絡電流遮断開始時点）を示している。電流遮断抵抗の抵抗値にかかわらず、試料のゲート端子Ｇが電流遮断抵抗を介して接地されると、ゲート－ソース間電圧Ｖｇｓおよび短絡電流（ドレイン電流）Ｉｓｃが減少していく。
　しかしながら、曲線ａ１およびｂ１からわかるように、電流遮断抵抗として抵抗値が４７[Ω］の抵抗を用いた場合には、短絡電流Ｉｓｃおよびゲート－ソース間電圧Ｖｇｓは、０に収束せずに比較的大きな振幅で脈動した後、試料が破損した。電流遮断抵抗として抵抗値が４７[Ω］の抵抗を用いた場合、ゲート－ソース間電圧Ｖｇｓがオン抵抗の温度特性が負となる１０［Ｖ］に達してから、短絡電流（ドレイン電流）Ｉｓｃがその飽和電流（約１０００［Ａ］）の２％（約２０［Ａ］）に達するまでの時間Ｔｘ１は５００［ｎｓｅｃ］より大きかった。
　電流遮断抵抗として抵抗値が３３[Ω］の抵抗を用いた場合には、短絡電流Ｉｓｃおよびゲート－ソース間電圧Ｖｇｓは、ほぼ０に収束した。そして、試料は破損しなかった。この場合、短絡電流遮断開始時点ｔ０からゲート－ソース間電圧Ｖｇｓが１０［Ｖ］に達するまでの時間は１００［ｎｓｅｃ］以上であり、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］に達してから短絡電流Ｉｓｃがその飽和電流の２％に達するまでの時間Ｔｘ２は、５００［ｎｓｅｃ］以下であった。
　電流遮断抵抗として抵抗値が２２[Ω］の抵抗を用いた場合には、短絡電流Ｉｓｃおよびゲート－ソース間電圧Ｖｇｓは、ほぼ０に収束した。そして、試料は破損しなかった。この場合、短絡電流遮断開始時点ｔ０からゲート－ソース間電圧Ｖｇｓが１０［Ｖ］に達するまでの時間は１００［ｎｓｅｃ］以上であり、ゲート－ソース間電圧Ｖｇｓが１０［Ｖ］に達してから短絡電流Ｉｓｃがその飽和電流の２％に達するまでの時間Ｔｘ３は、前記時間Ｔｘ２より短かった。
　このように、ゲート－ソース間電圧Ｖｇｓがオン抵抗の温度特性が負となる１０［Ｖ］に達してから、短絡電流Ｉｓｃがその飽和電流の２％に達するまでの時間を、５００［ｎｓｅｃ］以下とすると、試料が破損しないことが判明した。これは、試料（モジュール）内に含まれる複数のスイッチング素子のうちの１つに短絡電流が集中するより前に、短絡電流を小さな値まで低下させることができるからであると考えられる。
　なお、図３においては、ゲート抵抗３５および電流遮断抵抗３５はゲート駆動回路６に設けられているが、ゲート抵抗３５および電流遮断抵抗３５をモジュール（スイッチングデバイス）２側に設けてもよい。
　以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、ゲート駆動回路６～９は、１つの電流遮断抵抗３５を用いて短絡電流を遮断しているが、複数の電流遮断抵抗を用いて電流遮断時の遮断速度を段階的に変化させるようにしてもよい。この場合のゲート駆動回路の構成について、図６を参照して、第１のゲート駆動回路６を例にとって説明する。図６において、前述の図３の各部に対応する部分には、図３と同じ符号を付して示す。
　図６に示される第１のゲート駆動回路６では、過電流検出時に、ゲート抵抗３３が第１の電流遮断抵抗として用いられ、電流遮断抵抗３５が第２の電流遮断抵抗として用いられる。第２の電流遮断抵抗（電流遮断抵抗３５）の抵抗値ｒ２は、第１の電流遮断抵抗（ゲート抵抗３３）の抵抗値ｒ１より大きく設定されている。たとえば、抵抗値ｒ１は３．９[Ω]であり、抵抗値ｒ２は３３[Ω]である。
　第１の切替回路３２は、第１および第２入力端子ａ，ｂの他に、第３入力端子ｇを有している。第３の入力端子ｇは接地されている。また、ゲート駆動回路６は、第１のＭＯＳＦＥＴ２１のゲート－ソース間電圧Ｖｇｓを監視する電圧監視部３９をさらに備えている。
　過電流検出回路３６によって過電流が検出されていない状態（通常時）においては、第２の切替回路３４は、第１出力端子ｅを選択して、入力端子ｄを第１出力端子ｅに接続する。これにより、第２の切替回路３４の入力端子ｄはハイインピーダンス状態となる。また、第１の切替回路３２は、第１入力端子ａを選択して、第１入力端子ａを出力端子ｃに接続する。これにより、増幅回路３１によって生成されたゲート駆動信号ＤＧ１が、ゲート抵抗（第１の電流遮断抵抗）３３を介して、第１のＭＯＳＦＥＴ２１のゲートに与えられる。このゲート駆動信号ＤＧ１により、第１のＭＯＳＦＥＴ２１が駆動制御される。
　過電流検出回路３６によって過電流が検出されたときには、第１の切替回路３２は、第２入力端子ｂを選択して、出力端子ｃを第２入力端子ｂに接続する。これにより、第１の切替回路３２の出力端子ｃはハイインピーダンス状態となる。また、第２の切替回路３４は、第２出力端子ｆを選択して、入力端子ｄを第２出力端子ｆに接続する。これにより、第２の切替回路３４の入力端子ｄは接地される。
　つまり、第１のＭＯＳＦＥＴ２１のゲートが第２の電流遮断抵抗３５を介して接地される。この結果、第１のＭＯＳＦＥＴ２１のゲート－ソース間電圧Ｖｇｓが低減される。この場合、第２の電流遮断抵抗３５の抵抗値は、第１の電流遮断抵抗３３の抵抗値より大きく設定されているため、第１のＭＯＳＦＥＴ２１のゲートを第１の電流遮断抵抗３３を介して接地する場合に比べて電流遮断速度は遅い。ゲート－ソース間電圧Ｖｇｓが減少し、ゲート－ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性が負となる電圧値（この例では１０［Ｖ］）となると、電圧監視部３９は、第１の切替回路３２および第２の切替回路３４に抵抗切替信号を出力する。
　第１の切替回路３２は、電圧監視部３９からの抵抗切替信号を受信すると、第３入力端子ｇを選択して、出力端子ｃを第３入力端子ｇに接続する。第２の切替回路３４は、電圧監視部３９からの抵抗切替信号を受信すると、第１出力端子ｅを選択して、入力端子ｄを第１出力端子ｅに接続する。これにより、第１のＭＯＳＦＥＴ２１のゲートは、第１の電流遮断抵抗３３を介して接地され、ゲート－ソース間電圧Ｖｇｓが低減される。第１の電流遮断抵抗３３の抵抗値は、第２の電流遮断抵抗３５の抵抗値より小さいため、電流遮断速度が速くなる。
　電流遮断時の第１のＭＯＳＦＥＴ２１の短絡電流（ドレイン電流）Ｉｓｃおよびゲート－ソース間電圧Ｖｇｓの経時的変化を模式的にグラフで表すと、図７に示すようになる。図７において、時点ｔ０は、過電流が検出されて第１のＭＯＳＦＥＴ２１のゲートが第２の電流遮断抵抗３５を介して接地された時点（短絡電流遮断開始時点）を示している。また、時点ｔ１は、前記抵抗切替信号に基づいて第１のＭＯＳＦＥＴ２１のゲートが第１の電流遮断抵抗３３を介して接地された時点、すなわち、短絡電流遮断開始後においてゲート－ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性が負となるような値まで低下した時点を示している。この場合、短絡電流遮断開始時点ｔ０から時点ｔ１までの時間は１００［ｎｓｅｃ］以上であり、時点ｔ１から第１のＭＯＳＦＥＴ２１のドレイン電流が飽和電流の２％以下になるまでの時間は５００［ｎｓｅｃ］以下である。
　つまり、第２の電流遮断抵抗３５の抵抗値は、短絡電流遮断開始時点ｔ０から時点ｔ１までの時間が１００［ｎｓｅｃ］以上となるような値に設定されている。また、第１の電流遮断抵抗３３の抵抗値は、時点ｔ１から第１のＭＯＳＦＥＴ２１のドレイン電流が飽和電流の２％以下になるまでの時間が５００［ｎｓｅｃ］以下となるような値に設定されている。
　なお、図６においては、第１の電流遮断抵抗（ゲート抵抗３３）および第２の電流遮断抵抗３５はゲート駆動回路６に設けられているが、第１の電流遮断抵抗（ゲート抵抗３３）および第２の電流遮断抵抗３５をモジュール（スイッチングデバイス）２側に設けてもよい。
　前記実施形態では、スイッチングデバイス２１～２４を構成するスイッチング素子ＴｒがＳｉＣ－ＭＯＳＦＥＴである例を示したが、スイッチングデバイス２１～２４を構成するスイッチング素子Ｔｒは、ＳｉＣを主成分とするスイッチング素子であれば、ＳｉＣ－ＭＯＳＦＥＴ以外の素子であってもよい。たとえば、スイッチングデバイス２１～２４を構成するスイッチング素子Ｔｒは、ＳｉＣ－バイポーラトランジスタ、ＳｉＣ－ＪＦＥＴ、ＳｉＣ－ＩＧＢＴ等であってもよい。スイッチング素子ＴｒがＳｉＣ－ＩＧＢＴの場合には、ＳｉＣ－ＩＧＢＴのコレクタが前記ＳｉＣ－ＭＯＳＦＥＴのドレインに対応し、ＳｉＣ－ＩＧＢＴのエミッタが前記ＳｉＣ－ＭＯＳＦＥＴのソースに対応する。
　また、前記実施形態では、この発明をインバータ回路に適用した場合について説明したが、コンバータ回路等のインバータ回路以外の電子回路にもこの発明を適用することができる。
　本発明の実施形態について詳細に説明したが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
　本出願は、２０１２年１０月３１日に日本国特許庁に提出された特願２０１２－２４０５６４号に対応しており、その出願の全開示はここに引用により組み込まれるものとする。
　　　１　インバータ回路
　　　２～５　モジュール（スイッチングデバイス）
　　　６～９　ゲート駆動回路
　　　１０　制御部
　　　１１　電源
　　　１２　負荷
　　　２１～２４　ＭＯＳＦＥＴ
　　　３１　増幅回路
　　　３２　第１の切替回路
　　　３３　ゲート抵抗
　　　３４　第１の切替回路
　　　３５　電流遮断抵抗
　　　３６　過電流検出回路
　　　３９　電圧監視部

Claims (7)

  1. 　並列接続されかつＳｉＣを主成分とする複数のスイッチング素子を含むスイッチングデバイスと、
    　前記スイッチングデバイスに過電流が流れていることを検出するための過電流検出回路と、
    　前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスに流れる電流を遮断させるための過電流保護回路とを含み、
    　前記過電流保護回路は、電流遮断時において、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下してから、前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間を５００［ｎｓｅｃ］以下にするように構成されている、電子回路。
  2. 　前記過電流保護回路は、電流遮断時において、電流遮断動作が開始されてから、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となり、その時点から前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように構成されている、請求項１に記載の電子回路。
  3. 　前記過電流保護回路は、
    　電流遮断抵抗と、
    　前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスのゲート端子を前記電流遮断用抵抗を介して接地させるための回路とを含み、
    　前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下してから、前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記電流遮断抵抗の抵抗値が設定されている、請求項１に記載の電子回路。
  4. 　前記過電流保護回路は、
    　電流遮断抵抗と、
    　前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスのゲート端子を前記電流遮断用抵抗を介して接地させるための回路とを含み、
    　電流遮断動作が開始されてから、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となり、その時点から前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記電流遮断抵抗の抵抗値が設定されている、請求項１に記載の電子回路。
  5. 　前記過電流保護回路は、
    　第１の電流遮断抵抗と、
    　抵抗値が前記第１の電流遮断抵抗の抵抗値より大きな第２の電流遮断抵抗と、
    　前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスのゲート端子を前記第２の電流遮断抵抗を介して接地させ、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下すると、前記スイッチングデバイスのゲート端子を前記第１の電流遮断抵抗を介して接地させる回路とを含み、
    　前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下してから、前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記第１の電流遮断抵抗の抵抗値が設定されている、請求項１に記載の電子回路。
  6. 　前記過電流保護回路は、
    　第１の電流遮断抵抗と、
    　抵抗値が前記第１の電流遮断抵抗の抵抗値より大きな第２の電流遮断抵抗と、
    　前記過電流検出回路によって過電流が検出されたときに、前記スイッチングデバイスのゲート端子を前記第２の電流遮断抵抗を介して接地させ、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下すると、前記スイッチングデバイスのゲート端子を前記第１の電流遮断抵抗を介して接地させる回路とを含み、
    　電流遮断動作が開始されてから、前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となるように、前記第２の電流遮断抵抗の抵抗値が設定されており、
    　前記スイッチングデバイスのゲート－ソース間電圧またはゲート－エミッタ間電圧が前記スイッチングデバイスのオン抵抗の温度特性が負となる電圧まで低下した時点から、前記スイッチングデバイスのドレイン電流またはコレクタ電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記第１の電流遮断抵抗の抵抗値が設定されている、請求項２に記載の電子回路。
  7. 　前記スイッチング素子がＳｉＣを主成分とする、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＪＦＥＴおよびＩＧＢＴのうちから選択された任意の１つである、請求項１～６のいずれか一項に記載の電子回路。
PCT/JP2013/079415 2012-10-31 2013-10-30 電子回路 WO2014069525A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US14/439,184 US9461533B2 (en) 2012-10-31 2013-10-30 Electronic circuit
EP13850475.8A EP2916440B1 (en) 2012-10-31 2013-10-30 Electronic circuit
JP2014544553A JP6380953B2 (ja) 2012-10-31 2013-10-30 電子回路
EP23160852.2A EP4213383A1 (en) 2012-10-31 2013-10-30 Electronic circuit
EP18172271.1A EP3396860B1 (en) 2012-10-31 2013-10-30 Electronic circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-240564 2012-10-31
JP2012240564 2012-10-31

Publications (1)

Publication Number Publication Date
WO2014069525A1 true WO2014069525A1 (ja) 2014-05-08

Family

ID=50627425

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/079415 WO2014069525A1 (ja) 2012-10-31 2013-10-30 電子回路

Country Status (4)

Country Link
US (1) US9461533B2 (ja)
EP (3) EP2916440B1 (ja)
JP (3) JP6380953B2 (ja)
WO (1) WO2014069525A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104898755A (zh) * 2014-11-28 2015-09-09 成都冠深科技有限公司 一种基于恒流保护的射极耦合式偏置电流源
CN105005348A (zh) * 2014-11-25 2015-10-28 成都颉盛科技有限公司 一种光束激发放大式场强检测电流源
WO2016082990A1 (de) * 2014-11-26 2016-06-02 Robert Bosch Gmbh Verfahren und vorrichtung zum betreiben parallel geschalteter leistungshalbleiterschalter
WO2017078058A1 (ja) * 2015-11-06 2017-05-11 株式会社日立製作所 電力変換装置
WO2017168951A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 過熱保護制御装置
JP2018037919A (ja) * 2016-09-01 2018-03-08 富士電機株式会社 ゲート駆動回路
CN109638798A (zh) * 2018-12-20 2019-04-16 上海艾为电子技术股份有限公司 开关充电芯片的保护电路和开关充电电路
CN110635792A (zh) * 2018-12-05 2019-12-31 徐州中矿大传动与自动化有限公司 一种基于短路电流抑制的SiC MOSFET短路保护电路及方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015114802A1 (ja) 2014-01-31 2015-08-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置および電源システム
DE102015221636A1 (de) * 2015-11-04 2017-05-04 Robert Bosch Gmbh Verfahren zum Betreiben eines Metall-Oxid-Halbleiter-Feldeffekttransistors
EP3297162B1 (en) * 2016-09-20 2020-10-28 Mitsubishi Electric R&D Centre Europe B.V. Method and device for controlling the switching of a first and a second power semiconductor switch
CN106357145B (zh) * 2016-09-28 2018-11-13 广东美的制冷设备有限公司 智能功率模块和空调器
CN111527684B (zh) * 2018-07-17 2023-09-22 富士电机株式会社 驱动电路内置型功率模块
CN109889026B (zh) * 2019-03-20 2020-10-30 广东美的制冷设备有限公司 功率器件及电器
DE102019208122A1 (de) * 2019-06-04 2020-12-10 Audi Ag Verfahren zum Betrieb einer elektrischen Schaltung, elektrische Schaltung und Kraftfahrzeug
CN112290777A (zh) * 2020-09-16 2021-01-29 深圳市安捷芯源半导体有限公司 一种电流放大电路
EP4233167A1 (en) * 2020-10-20 2023-08-30 Milwaukee Electric Tool Corporation Current sensing in power tool devices using a field effect transistor
CN113315354A (zh) * 2021-06-24 2021-08-27 南通大学 一种抑制SiC MOSFET串扰的低阻抗钳位驱动电路
JP7195386B1 (ja) 2021-07-27 2022-12-23 三菱電機株式会社 電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005137072A (ja) 2003-10-29 2005-05-26 Nissan Motor Co Ltd 過電流保護回路
JP2007312504A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp 電力変換装置
WO2012018073A1 (ja) * 2010-08-04 2012-02-09 ローム株式会社 パワーモジュールおよび出力回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61118026A (ja) * 1984-11-14 1986-06-05 Hitachi Ltd デジタル・アナログ変換回路
JPS61214775A (ja) * 1985-03-19 1986-09-24 Mitsubishi Electric Corp インバ−タの異常検出回路
US5642247A (en) * 1995-07-21 1997-06-24 Harris Corporation Automatic fault monitoring system and motor control system incorporating same
JP3161589B2 (ja) * 1996-10-17 2001-04-25 富士電機株式会社 電力変換器のゲート駆動回路
JP4612174B2 (ja) * 2000-11-10 2011-01-12 株式会社東芝 電池電流測定回路
JP4733860B2 (ja) * 2001-06-08 2011-07-27 三洋電機株式会社 スイッチング電源用集積回路
DE10339689B4 (de) * 2003-08-28 2005-07-28 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einer Spannungsbegrenzungsschaltung und Verfahren zur Ansteuerung eines Lasttransistors
JP2006050711A (ja) 2004-08-02 2006-02-16 Denso Corp モータ駆動回路
JP2007212504A (ja) * 2006-02-07 2007-08-23 Nikon Corp シャッタ装置およびカメラ
US8279644B2 (en) * 2008-05-14 2012-10-02 National Semiconductor Corporation Method and system for providing maximum power point tracking in an energy generating system
GB2469129B (en) * 2009-04-04 2013-12-11 Dyson Technology Ltd Current controller for an electric machine
US20130088096A1 (en) 2010-04-14 2013-04-11 Honda Motor Co., Ltd. Short-circuit protection method
JP5714978B2 (ja) 2011-05-20 2015-05-07 住友ゴム工業株式会社 空気入りタイヤ
CN103001526B (zh) * 2011-09-15 2015-09-02 南京博兰得电子科技有限公司 一种非隔离型逆变器及其控制方法
US8624637B2 (en) * 2012-02-08 2014-01-07 Infineon Technologies Ag Switching control circuit for thermal protection of transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005137072A (ja) 2003-10-29 2005-05-26 Nissan Motor Co Ltd 過電流保護回路
JP2007312504A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp 電力変換装置
WO2012018073A1 (ja) * 2010-08-04 2012-02-09 ローム株式会社 パワーモジュールおよび出力回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2916440A4

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105005348A (zh) * 2014-11-25 2015-10-28 成都颉盛科技有限公司 一种光束激发放大式场强检测电流源
WO2016082990A1 (de) * 2014-11-26 2016-06-02 Robert Bosch Gmbh Verfahren und vorrichtung zum betreiben parallel geschalteter leistungshalbleiterschalter
CN104898755B (zh) * 2014-11-28 2016-06-22 国网山东省电力公司菏泽供电公司 一种基于恒流保护的射极耦合式偏置电流源
CN104898755A (zh) * 2014-11-28 2015-09-09 成都冠深科技有限公司 一种基于恒流保护的射极耦合式偏置电流源
WO2017078058A1 (ja) * 2015-11-06 2017-05-11 株式会社日立製作所 電力変換装置
US10658921B2 (en) 2016-03-29 2020-05-19 Mitsubishi Electric Corporation Overheat protection control device and vehicle-mounted power circuit device
WO2017168951A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 過熱保護制御装置
JPWO2017168951A1 (ja) * 2016-03-29 2018-11-22 三菱電機株式会社 過熱保護制御装置および車載用電力回路装置
JP2018037919A (ja) * 2016-09-01 2018-03-08 富士電機株式会社 ゲート駆動回路
CN110635792A (zh) * 2018-12-05 2019-12-31 徐州中矿大传动与自动化有限公司 一种基于短路电流抑制的SiC MOSFET短路保护电路及方法
CN110635792B (zh) * 2018-12-05 2023-12-15 江苏国传电气有限公司 一种基于短路电流抑制的SiC MOSFET短路保护电路及方法
CN109638798A (zh) * 2018-12-20 2019-04-16 上海艾为电子技术股份有限公司 开关充电芯片的保护电路和开关充电电路
CN109638798B (zh) * 2018-12-20 2024-02-09 上海艾为电子技术股份有限公司 开关充电芯片的保护电路和开关充电电路

Also Published As

Publication number Publication date
EP2916440A4 (en) 2016-05-25
EP4213383A1 (en) 2023-07-19
US9461533B2 (en) 2016-10-04
US20150311779A1 (en) 2015-10-29
EP3396860A1 (en) 2018-10-31
EP3396860B1 (en) 2023-05-10
JP2018198529A (ja) 2018-12-13
EP2916440B1 (en) 2018-05-16
JP2020150791A (ja) 2020-09-17
JPWO2014069525A1 (ja) 2016-09-08
JP7038758B2 (ja) 2022-03-18
EP2916440A1 (en) 2015-09-09
JP6380953B2 (ja) 2018-08-29
JP6714050B2 (ja) 2020-06-24

Similar Documents

Publication Publication Date Title
JP7038758B2 (ja) 半導体デバイスおよびそれを含む電子回路
CN107615664B (zh) 功率晶体管驱动装置
US8466734B2 (en) Gate driving circuit for power semiconductor element
JP6432977B2 (ja) 電力半導体スイッチにおける短絡又は過電流状態の検出装置及び検出方法
KR101662471B1 (ko) 구동 보호 회로, 반도체 모듈 및 자동차
JP5761215B2 (ja) ゲート駆動回路
US20190140630A1 (en) GaN TRANSISTOR WITH INTEGRATED DRAIN VOLTAGE SENSE FOR FAST OVERCURRENT AND SHORT CIRCUIT PROTECTION
CN105577153A (zh) 半导体装置
JP7305303B2 (ja) 駆動装置及びパワーモジュール
US9331188B2 (en) Short-circuit protection circuits, system, and method
WO2014136252A1 (ja) 半導体装置
KR20150029866A (ko) 소프트 턴-오프 회로 및 방법
JP2004129378A (ja) 電力用半導体素子のゲート駆動回路
KR102050907B1 (ko) 고장 전류 제한기 및 고장 전류 제한 방법
CN209046518U (zh) 基于igbt的大功率并联电源驱动电路
CN220525956U (zh) 固态断路器故障检测装置和包含其的固态断路器
JP2020129867A (ja) 過電流検出回路及び電流出力回路
WO2023007569A1 (ja) スイッチング素子駆動回路
WO2023119574A1 (ja) 半導体素子の駆動装置及び駆動方法
JP6815137B2 (ja) 半導体駆動装置
KR20110015328A (ko) 인버터 제어 장치
JP2006141078A (ja) 駆動回路と電力用半導体装置
CN111834986A (zh) 逆变器输出h桥igbt的短路保护电路及系统
JPH04340322A (ja) 短絡保護回路
WO2015129049A1 (ja) 電力変換装置、及び、電力変換装置の短絡保護方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13850475

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014544553

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14439184

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2013850475

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE