JP6432977B2 - 電力半導体スイッチにおける短絡又は過電流状態の検出装置及び検出方法 - Google Patents

Description

本発明は、電力半導体スイッチを通過して低下する電圧の変化の検出装置に関する。かかる装置は、例えば、ＩＧＢＴ（「Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ」：絶縁ゲートバイポーラトランジスタ）における短絡又は過電流状態の検出に使用される。

電力半導体スイッチの中には、高電圧を印加し高電流を通電するものもある。従って、短絡又は過度に上昇した電流により、電力半導体スイッチの熱破壊が即座に引き起こされ得る。短絡又は過電流状態の検出のための保護回路を電力半導体スイッチに設けることができる。かかる状態を検出する１つの可能性は、電力半導体スイッチを通過して低下する電圧に基づいた、電力半導体スイッチによる電流の間接的なモニタリングである。電力半導体スイッチを通過する電圧は、電力半導体スイッチをオンにした後に、オフに切り換えられた状態（「オフに切り換えられた状態」又は「オフ状態」は、電力半導体スイッチが「開放」されており、電流が流れない電力半導体スイッチの状態を指す）の比較的高いレベルから、オンに切り換えられた状態（「オンに切り換えられた状態」又は「オン状態」は、電力半導体スイッチが「閉鎖」されており、電流が流れることができる電力半導体スイッチの状態を指す）の比較的低いレベルに低下することになる。これに応じて、電力半導体スイッチの制御信号（例えばゲート駆動信号）は、電力半導体スイッチを閉鎖された状態に保持するオン状態、及び電力半導体スイッチを開放された状態に保持するオフ状態を有する。

図１Ｂの左下の曲線は、通常モード時にオフに切り換えられた状態からオンに切り換えられた状態に切り換えを行った後の、ＩＧＢＴ（ＩＧＢＴは例示的な電力半導体スイッチである）のコレクタ・エミッタ電圧の例示的な変化を示す（これに関連する例示的な制御信号の変化を、左上に示した）。図示した通り、コレクタ・エミッタ電圧は極小値（例えば０〜１０Ｖ）まで大幅に低下する。ＩＧＢＴの例示的な短絡挙動を、図１Ｂの右下に示した。通常モードとは反対に、コレクタ・エミッタ電圧は極小値まで低下しないが、同時にＩＧＢＴ内に極めて高い電流（例えばＩＧＢＴの定格電流の３〜１０倍）が流れることがある。他の短絡の場合では、コレクタ・エミッタ電圧は確かに一旦通常モード時の値まで低下するが、その後再度上昇する。この結果、電力半導体スイッチの高い熱負荷が発生することがあり、電力半導体スイッチはその後比較的短時間で損傷を受けることがある。従って、例えばいくつかのＩＧＢＴは、オンに切り換えられた状態で、わずかな時間（例えば約１０マイクロ秒）のみ損傷を受けることなく短絡に耐えることができる。短絡又は過電流状態の検出のための保護回路は、上記時間の経過前に、電力半導体スイッチを遮断するよう方策を講じる。同様の特性は、ＩＧＢＴ以外の電力半導体スイッチにも認められる。過電流状態は、短絡状態と同様に、コレクタ・エミッタ電圧の上昇によって判別できる。しかし過電流の場合、コレクタ・エミッタ電圧は、短絡の場合よりも通常の場合のコレクタ・エミッタ電圧により近いレベルとなることがある。

電力半導体スイッチのオンへの切り換えからある程度の時間の経過後に発生する短絡又は過電流状態もまた、上述の結果を引き起こすことがある（図１Ｂに図示せず）。かかるエラー時には、例えば短絡につながるようなエラーが発生するのに先立って、まずコレクタ・エミッタ電圧が通常時の低電圧まで低下する。この事態も、上述の電力半導体スイッチへの悪影響を引き起こすことがある。

通常モードと短絡及び／又は過電流時との間に、コレクタ・エミッタ電圧の変化に見られる上述の相違は、短絡又は過電流状態を検出するために、短絡又は過電流状態の検出のための保護回路において利用される。

電力半導体スイッチを通過する電圧の変化の検出のための第１の装置は、第１のノード、第２のノード、第３のノード及び第４のノードを備える抵抗容量回路を含み、抵抗容量回路は、第１のノードにおいて電力半導体スイッチの第１の接点に接続され、かつ第２のノードにおいて電力半導体スイッチを通過する電圧を表す信号を提供するように設計され、またこの抵抗容量回路は、第１のノードと第２のノードとの間に結合される少なくとも１つのインピーダンス、第２のノードと第３のノードとの間に結合される第１の抵抗性素子、及び第２のノードと第４のノードとの間に結合される第１の容量素子を備え、電力半導体スイッチを通過する電圧の変化の検出のための装置はタイミング回路を含み、このタイミング回路は、抵抗容量回路の第３のノードに接続され、抵抗容量回路のオンへの切り換え後の電力半導体スイッチを通過する電圧の変化を表す検出信号を生成するように設計され、またこのタイミング回路は、抵抗容量回路のオンへの切り換え後に、電力半導体スイッチを通過する電圧が所定の値を下回るレベルに低下しない場合には、検出信号のレベルを所定の電圧閾値を上回るレベルに引き上げるように設計され、抵抗容量回路は、電力半導体スイッチを通過する電圧の変化の検出のための装置の寄生容量が補償又は過補償されることで、抵抗容量回路のオンへの切り換え後に、電力半導体スイッチを通過する電圧が所定の値を下回るレベルに低下しているにもかかわらず、タイミング回路が検出信号のレベルを所定の電圧閾値を上回るレベルに引き上げるのを防止するように設計される。

「電力半導体スイッチを通過する電圧」は、通常モード時に電力半導体スイッチの先まで流れる電気エネルギーの大部分が輸送される際に通過する、電力半導体スイッチの接点の間の電圧に関する。それぞれの接点は、様々な電力半導体スイッチに関して、異なる名称（例えばコレクタとエミッタ、ドレンとソース又はカソードとアノード）で呼ばれる。

「電力半導体スイッチを通過する電圧を表す信号」は、電力半導体スイッチがオンに切り換えられた後に、電力半導体スイッチを通過する電圧（例えばコレクタ・エミッタ電圧又はドレン・ソース電圧）が極小値（約０Ｖ、例えば０〜１０Ｖ）まで大幅に低下する場合に、第１の特徴的な変化を示し、電力半導体スイッチがオンに切り換えられた後に、電力半導体スイッチを通過する電圧が極小値（約０Ｖ）まで大幅に低下しない場合に、上記と異なる第２の特徴的な変化を示す。更に、「電力半導体スイッチを通過する電圧を表す信号」は、電力半導体スイッチのオンへの切り換えからわずかな時間の経過後に、電力半導体スイッチを通過する電圧が極小値（約０Ｖ）から大幅に上昇する場合に、上記のいずれとも異なる別の特徴的な変化を示すことができる。

「抵抗容量回路」は、少なくとも、電力半導体スイッチを通過する電圧の変化の検出のための装置をそれに関して設計した動作範囲において、抵抗性（素子を通過する電流及び電圧の位相が一致する）又は容量性（電流が電圧に先行する）の挙動を示す素子を含む。従って、抵抗容量回路の素子は、上記以外の動作範囲又は回路において、完全に別の特性を示す。「抵抗性素子」は、抵抗素子とすることも、非線形の電流・電圧曲線を示す素子とすることもできる。

電力半導体スイッチを通過する電圧の変化の検出のための装置の使用は、電力半導体スイッチにおいて短絡又は過電流状態を検出するために役立つ。特に、短絡又は過電流状態の誤検出の可能性を低減できる。これは特に、抵抗容量回路が、装置の寄生容量を補償又は過補償することで達成できる。こうして、電力半導体スイッチを通過する電圧を表す信号が極小レベルまで低下して（即ち通常時；図１Ｂ左側参照）、短絡又は過電流状態の誤検出が発生した後に、装置の寄生容量がタイミング回路（例えば、検出信号を送信するタイミング回路の容量）に影響を及ぼすのを防止できる。

第１の装置の条件も含む第２の装置は、抵抗容量回路の第３のノードにおける電圧を所定の最大電圧まで制限するよう設計された第１のクランプ回路を更に含む。

第２の装置の条件も含む第３の装置では、上記所定の最大電圧は、電力半導体スイッチのゲート駆動信号のオンレベルに相当する。

第１〜第３の装置のいずれか１つの条件も含む第４の装置では、第４のノードは、第２の基準電位に設置される。

第１〜第４の装置のいずれか１つの条件も含む第５の装置では、電力半導体スイッチを通過する電圧の変化の検出のための装置の寄生容量は、少なくとも１つのインピーダンスによって補償又は過補償される。

第１〜第５の装置のいずれか１つの条件も含む第６の装置では、少なくとも１つのインピーダンスは、容量素子及びこれに並列な抵抗性素子を含む。

第１〜第６の装置のいずれか１つの条件も含む第７の装置では、抵抗容量回路は、１つ又は複数の追加のインピーダンスを含み、これらの追加のインピーダンスは、抵抗容量回路の第１のノードと第２のノードとの間の少なくとも１つのインピーダンスに結合され、１つ又は複数の追加のインピーダンスはそれぞれ、容量素子及びこれに並列な抵抗性素子を含む。

第１〜第７の装置のいずれか１つの条件も含む第８の装置では、かかる装置は、抵抗容量回路の第３のノードにおける電圧を所定の最小電圧まで制限するように設計された、第２のクランプ回路を含む。

第１〜第８の装置のいずれか１つの条件も含む第９の装置では、上記所定の最小電圧は、電力半導体スイッチのゲート駆動信号のオフレベルに相当する。

第１〜第９の装置のいずれか１つの条件も含む第１０の装置では、タイミング回路は、抵抗容量回路の第３のノードにおける電圧レベルに反応して充電又は放電される容量を含み、タイミング回路の容量端部の電圧レベルが検出信号となる。

第１０の装置の条件も含む第１１の装置では、タイミング回路は、検出信号の発信用の出力と抵抗容量回路の第３のノードとの間に結合された抵抗性素子を更に含む。

第１〜第９の装置のいずれか１つの条件も含む第１２の装置では、タイミング回路はデジタル回路を含み、このデジタル回路は、抵抗容量回路の第３のノードにおける電圧レベルをスキャンし、第３のノードにおける電圧レベルに応じて検出信号を生成するように設計される。

第１〜第１１の装置のいずれか１つの条件も含む第１３の装置では、タイミング回路は能動部品を含んでいない。

第１〜第１３の装置のいずれか１つの条件も含む第１４の装置では、抵抗容量回路は、第２のノードと第１の容量素子との間に結合された追加の容量素子を含み、少なくとも１つのインピーダンスは、容量素子及びこれに並列な抵抗性素子を含み、抵抗性素子は第２のノードに結合され、上記少なくとも１つのインピーダンスの上記容量素子は、第１の容量素子に結合される。

第１４の装置の条件も含む第１５の装置では、第１の容量素子は、追加の容量素子の５倍の値を有する。

第２の装置及び第１４の装置、又は第１５の装置の条件も含む第１６の装置では、追加の容量素子は、電力半導体スイッチを通過する電圧を表す信号が、所定の最大電圧と所定の電圧閾値との間にある場合には、第１の容量素子による第２のノードの電圧レベルへの影響を低減するように構成される。

第１４〜第１６の装置の条件も含む第１７の装置では、追加の容量素子は、第１の容量素子と第２のノードとの間で変動する電荷量を低減するように設計される。

第７の装置、又は第７の装置及び先行する装置のいずれか１つの条件も含む第１８の装置では、抵抗容量回路は、第２の容量素子に並列に接続された第１の追加の抵抗性素子、及び抵抗容量回路の少なくとも１つのインピーダンス又は１つ若しくは複数のインピーダンスの第２の容量素子に並列に接続された追加の抵抗性素子を含む。

第１８の装置の条件も含む第１９の装置では、第１及び第２の追加の抵抗性素子は、第１及び第２の容量素子を通過する定常電圧を制限するように設計される。

先行する装置のいずれか１つの条件も含む第２０の装置では、装置は、第３のノードと基準電位との間に結合され、検出信号の定常レベルの少なくとも一部を調節するように設計された、追加の抵抗性素子を含む。

先行する装置のいずれか１つの条件も含む第２１の装置では、タイミング回路は、第２の追加の抵抗性素子、第２の容量及びダイオードを含み、これらはそれぞれ、検出信号の定常レベルに影響を及ぼすように設計される。

電力半導体スイッチにおける短絡又は過電流状態の検出のための第１の装置は、第１〜第２１の装置のいずれか１つの条件も含む、電力半導体スイッチを通過する電圧の変化の検出のための装置と、比較回路とを含み、この比較回路は、電力半導体スイッチを通過する電圧の変化検出のための上記装置の検出信号、及び基準信号を受信し、検出信号が基準信号を上回った時点を示すエラー信号を送信する。

短絡又は過電流状態の検出のための第１の装置の条件も含む、短絡又は過電流状態の検出のための第２の装置では、基準信号は定常信号である。

短絡又は過電流状態の検出のための第１又は第２の装置及び第１０の装置の条件も含む、短絡又は過電流状態の検出のための第３の装置は、電力半導体スイッチがオフに切り換えられた時点でタイミング回路の容量の端部を固定電位に設定するように設計されたスイッチを更に含む。

短絡又は過電流状態の検出のための第３の装置の条件も含む短絡又は過電流状態の検出のための第４の装置では、電力半導体スイッチがオフに切り換えられた時点で、タイミング回路の容量の端部が固定電位に設定されるのに伴い、タイミング回路の容量の少なくとも一部が放電される。

電力半導体スイッチの第１の制御回路は、第１〜第４の装置のいずれか１つの条件も含む、電力半導体スイッチにおける短絡又は過電流状態の検出のための装置と、駆動回路とを含み、この駆動回路は、エラー信号を受信し、電力半導体スイッチがオフに切り換えるか、又は検出信号が基準信号を上回った場合に、追加のエラー信号を送信する。

第２の制御回路装置は、制御回路によって制御される電力半導体スイッチを含む。

先行する装置のいずれか１つの条件も含む更なる装置では、電力半導体スイッチを通過する電圧は、コレクタ・エミッタ電圧、アノード・カソード電圧又はドレン・ソース電圧に対応する。

先行する装置のいずれか１つの条件も含む更なる装置では、電力半導体スイッチを通過する定格電圧の最大値は、オフに切り換えられた状態で、５００Ｖ強、好ましくは２ｋＶ強となる。

限定的でも包括的でもない本発明の実施形態について、以下の図面を参照して説明する。同一の符号は、別途記載のない限りにおいて、異なる図面中でも同一の部品を指す。

電力提供のための例示的な装置を示す図。 通常の状態及び例示的な短絡又は過電流状態における図１Ａの装置の、様々な信号を示す図。 例示的な制御回路を示す図。 電力半導体スイッチを通過する電圧の変化の検出のための更なる例示的な装置を示す図。 電力半導体スイッチを通過する電圧の変化の検出のための更なる例示的な装置を示す図。 図４の電力半導体スイッチを通過する電圧の変化の検出のための装置の、様々な信号を示す図。 電力半導体スイッチを通過する電圧の変化の検出のための更なる例示的な装置を示す図。 電力半導体スイッチを通過する電圧の変化の検出のための更なる例示的な装置を示す図。

以下の説明において、本発明の理解を深められるよう、数多くの詳細を記載する。しかし、本発明に変更を加える上で、これら個々の詳細が不可欠ではないことは、当業者には明らかである。他の箇所では、本発明の理解を不必要に困難にすることのないよう、従来公知の装置及び方法については細部にわたって説明しない。

以下の説明では、「ある実施形態」、「ある形態」、「ある例」又は「例」に関する言及は、当該実施形態に関連して説明される一定の技術的特徴、構成又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。従って、以下の説明の様々な箇所に見られる「ある実施形態において」、「ある形態において」、「ある例」又は「ある例において」という語句全てが、当該実施形態又は当該例そのものに関するとは限らない。更に、一定の技術的特徴、構成又は特性は、１つ又は複数の実施形態又は例中で、任意の組み合わせ及び／又は部分組み合わせで組み合わせることができる。特定の技術的特徴、構成又は特性は、集積回路、電子回路、回路論理、又は説明されている機能を提供するその他の適当な部品に含まれるものとすることができる。更に、図面は当業者に対する説明を目的としたものであり、実際の寸法に忠実に示されたものではないことを指摘しておく。

図１Ｂに示しかつ上述した通り、通常時には、電力半導体スイッチのコレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）は、電力半導体スイッチのオンへの切り換え後に、比較的高いレベルから低いレベルまで急速に低下する（その後このレベルにとどまる）。これに反して、一定の短絡又は過電流の場合においては、コレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）は、オンへの切り換え後大幅に低下せず、比較的高いレベルにとどまる。保護回路ではかかる挙動を利用して、コレクタ・エミッタ電圧に基づいて短絡又は過電流状態が発生している可能性があると推測し、必要があれば電力半導体スイッチを遮断する。同じく上述した通り、電力半導体スイッチのコレクタ・エミッタ電圧、カソード・アノード電圧又はドレン・ソース電圧の変化の検出のための装置の寄生容量によって、通常状態でのコレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）の低いレベルへの低下後に、放電ステップによって保護回路の検出信号に影響を及ぼすことで、短絡又は過電流状態の誤検出が引き起こされることがある。

例えば、先行技術のいくつかの回路は、数キロボルトの値を取ることもある電力半導体スイッチのコレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）を、所定の電圧レベルまで分圧するために、抵抗の直列回路を備える。かかる回路の損失を抑えるために、かつ回路技術上の理由から、いくつかの回路では、抵抗を通過する電流を１ｍＡ以下に抑えることが望ましい。このために、メガオームレベルの抵抗を使用する必要がある。寄生値はピコファラッド単位で変動することがあり、またかかる寄生容量はメガオームレベルの抵抗を介して放電されることから、寄生容量の放電に関して、数マイクロ秒の時間定数が発生する。かかる時間定数は、いくつかの電力半導体スイッチにおいて望ましい短絡時遮断時間（望ましい短絡時遮断時間とは、電力半導体スイッチが損傷を受けないまま耐えられる時間に相当する）の範囲内とすることができ、かかる短絡時遮断時間は１０マイクロ秒の値の範囲で変動することがあることから、短絡又は過電流状態の検出回路に干渉することがある。

短絡又は過電流状態の検出のある例では、コレクタ・エミッタ電圧の変化を表す信号を、基準電圧（定常的であるか又は一時的に変動できる）と比較する。コレクタ・エミッタ電圧の変化を表す信号が基準電圧より大きい場合には、エラーが検出される。寄生容量は、その放電時間定数が原因で、短絡又は過電流状態が発生していないにもかかわらず、コレクタ・エミッタ電圧の変化を表す信号が基準電圧を上回る事態を引き起こすことがある。従って、寄生容量の放電ステップは、短絡又は過電流状態の検出に干渉を受けることがある。

例えば、保護回路に、オンへの切り換えステップ後に電力半導体スイッチのコレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）が所定の値を上回る場合に充電されるように設計された容量を設けることができる。この容量は、電力半導体スイッチのコレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）が所定の値を下回る値にまで低下したにもかかわらず、寄生容量によって再度充電を受けることがある。この結果として、保護回路が誤って高いコレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）の発生を想定して、短絡又は過電流状態を検出することがある。かかる効果は、数キロボルトの範囲（例えば、いくつかのＩＧＢＴの場合には２．２〜４．５ｋＶ）の高いコレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）において、かつ比較的緩慢な切り換え挙動を有する部品において、特に集中して発生する。

本明細書に記載の装置において、タイミング回路は、抵抗容量回路と組み合わせて使用され、この抵抗容量回路は、寄生容量を補償又は過補償する。これにより、短絡又は過電流状態の検出に対する寄生容量の影響が低減又は防止された状態が確保される。特にこの結果として、短絡又は過電流状態の誤検出を回避できるようになる。本明細書では、「補償される（ｋｏｍｐｅｎｓｉｅｒｔ）」という用語には、電力半導体スイッチのオンへの切り換え後に電力半導体スイッチを通過する電圧を表す信号が低下する場合（即ち通常の場合）に、検出信号のレベルが所定の電圧閾値を上回らない範囲で、寄生容量が不足補償される場合も含まれる。従って、電力半導体スイッチのオンへの切り換え後に、第３のノードにおいて可変電圧レベルが所定の電圧閾値の値まで低下する範囲で、寄生容量を不足補償できる。タイミング回路が容量を含む場合には、上記の値を超えた更なる不足補償が可能になる。ここで、不足補償が可能な範囲は、タイミング回路の容量の充電状態によって決定される。別の例では、寄生容量が最大５％分不足補償される（言い換えると、第１のノードと第２のノードとの間の抵抗容量回路の容量の値は、正確に補償された場合に必要となるはずの値より最大５％大きくなるか、又は第１の容量素子の値は、正確に補償された場合に必要となるはずの値より最大５％小さくなる）。

図１Ａは、負荷１１０への電力の提供のための装置１００（パワートランスとも言う）を示す。しかし、他の方向でも電力の流れを示すこともできる。ここで、要素１１０は発電機である。更なる装置では、要素１１０は、様々な動作状態において、負荷としても発電機としても動作できる。従って「電力の提供のための装置」という表現にとどめ、これによって上述の場合全てを包含するものとする（電力を様々な出力に提供できる）。装置は、直列に接続された電力半導体スイッチ１０４、１０６を含む。更に装置１００は、入力直流電圧１０２（Ｕ_ＩＮ）を受信できる。装置は、電力半導体スイッチ１０４、１０６によって、電力を入力から負荷１１０が接続された出力まで（又は反対方向に）送信するように設計される。ここで、電力を提供するための装置は、負荷に送信される電圧レベル、電流レベル又はこれら２つのパラメータの組み合わせを制御できる。図１Ａの例では、電力半導体スイッチ１０４、１０６はＩＧＢＴである。

従って、ＩＧＢＴの例に関して装置及び方法を説明する。しかし、電力半導体スイッチを通過する電圧の変化の検出のための装置も、制御回路も、電力の提供のための装置も、ＩＧＢＴを用いた使用に限定されない。むしろこれらの部品は、他の電力半導体スイッチと組み合わせｒｗも使用できる。例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラトランジスタ、ＩＥＧＴ（「注入促進型絶縁ゲートトランジスタ」）及びＧＴＯ（「ゲートターンオフサイリスタ」）を、電力半導体スイッチを通過する電圧の変化の検出のための装置、制御回路及び電力の提供のための装置と共に使用できる。電力半導体スイッチを通過する電圧の変化の検出のための装置、制御回路及び電力の提供のための装置は、窒化ガリウム（ＧａＮ）半導体又は炭化ケイ素（ＳｉＣ）半導体からなる電力半導体スイッチと共に使用することもできる。

オフに切り換えられた状態の電力半導体スイッチの最大定格コレクタ・エミッタ電圧、アノード・カソード電圧又はドレン・ソース電圧は、５００Ｖ強、好ましくは２ｋＶ強とすることができる。

更に、電力半導体スイッチを通過する電圧の変化の検出のための装置、制御回路及び電力の提供のための装置は、電力半導体スイッチに限定されない。従って例えば、電力半導体スイッチを通過する電圧の変化の検出のための装置と、制御回路と、電力の提供のための装置とを備える別の半導体スイッチも使用できる。本明細書で論じる効果及び利点の少なくとも一部は、別の半導体スイッチを備える装置でも見られる。

結果としてＩＧＢＴを議論の対象としたため、電力半導体スイッチの接点は、それぞれ「コレクタ」、「ゲート」及び「エミッタ」と言う。上で説明した通り、装置及び方法はＩＧＢＴには限定されない。不必要に長い記載を避けるために、本明細書の「エミッタ」という表現は、各電力半導体スイッチの「ソース」又は「カソード」と呼ばれる接点を含む。同様に、「コレクタ」という用語は、各電力半導体スイッチの「ドレン」又は「アノード」と呼ばれる接点を含み、「ゲート」という用語は、同じく「アノード」と呼ばれる接点を含む。従って「コレクタ・エミッタ電圧」という用語は、「ドレン・ソース電圧」及び「カソード・アノード電圧」を含み、「コレクタ電圧」及び「エミッタ電圧」という用語は、「ドレン電圧」又は「アノード電圧」、及び「ソース電圧」又は「カソード電圧」をそれぞれ含む。

電力半導体スイッチ１０４、１０６は、第１及び第２の制御回路１１８、１２０によって制御される（例示的な制御回路について、図２との関連で説明する）。これらの電力半導体スイッチは、第１及び第２のＩＧＢＴの切り換え時点を制御するために、第１及び第２のゲート・エミッタ駆動信号１３０、１３２（Ｕ_ＧＥ１，Ｕ_ＧＥ２）を提供する。他方、２つの制御回路１１８、１２０は、ここでも任意に、システム制御装置１１４によって制御される。システム制御装置１１４は、システム入力信号１１６の受信用の入力を備えることができる。図１Ａの例において、２つの電力半導体スイッチ１０４、１０６は、ハーフブリッジの構成で図示される。しかし、電力半導体スイッチを通過する電圧の変化の検出のための装置、制御回路及び電力の提供のための装置は、他のトポロジーで使用することもできる。例えば、個々の電力半導体スイッチ（例えば個々のＩＧＢＴ）を、電力半導体スイッチを通過する電圧の変化の検出のための装置又は制御回路に接続することもできる。別の例では、６個の電力半導体スイッチ又は１２個の電力半導体スイッチを備える三相システムにおいて、電力半導体スイッチの各々は、電力半導体スイッチを通過する電圧の変化の検出のための装置を備えることができる。

ゲート・エミッタ駆動信号の出力と同時に、制御回路１１８、１２０は、電力半導体スイッチ１０４、１０６を介して印加される電圧を表す信号を受信する。かかる信号は、電圧信号又は電流信号となる。図１Ａの例では、制御回路１１８、１２０はそれぞれ１つの信号を示し、これらはコレクタ・エミッタ電圧を表し、コレクタ・エミッタ電圧信号１２２、１２４（Ｕ_ＣＥ１，Ｕ_ＣＥ２）と呼ばれる。

図１Ａにおいて、制御回路１１８、１２０は、別個の制御回路として図示される。しかし、制御回路１１８、１２０を単一の制御回路に組み合わせることもできる。この場合、単一の制御回路は、２つの電力半導体スイッチ１０４、１０６を制御する。更に、第２のゲート・エミッタ駆動信号１３２（Ｕ_ＧＥ２）は、反転した第１のゲート・エミッタ駆動信号１３０（Ｕ_ＧＥ１）とすることができる。

２つの制御回路１１８、１２０は、電力半導体スイッチを通過する電圧の変化の検出のための装置を含む。各コレクタ・エミッタ電圧信号１２２、１２４（Ｕ_ＣＥ１，Ｕ_ＣＥ２）に基づいて、各電力半導体スイッチの短絡及び／又は過電流状態を検出できる。電力半導体スイッチの短絡及び／又は過電流状態の検出に反応して、各電力半導体スイッチ１０４、１０６を遮断できる。

図１Ｂは、通常時の、並びに短絡及び／又は過電流状態の負荷に対する、図１Ａの電力の提供のための装置の様々な例示的な信号を示す。図１Ｂの最上部の曲線は、電力半導体スイッチの制御信号１３０（Ｕ_ＧＥ）の例示的な変化を示す。制御信号１３０の電圧レベルは、オフに切り換えられた状態のレベルＶ_ＯＦＦからオンに切り換えられた状態のレベルＶ_ＯＮへと切り換えられる。原則として、レベルＶ_ＯＦＦ、Ｖ_ＯＮは、任意で選択できる。ある例において、制御信号１３０は、電力半導体スイッチのゲートを制御し、レベルＶ_ＯＦＦ、Ｖ_ＯＮは、それぞれオンに切り換えられた状態又はオフに切り換えられた状態での電力半導体スイッチのゲート・エミッタ電圧に対応する。例えば、オフに切り換えられた状態でのレベルＶ_ＯＦＦは、ＩＧＢＴの場合には−２０〜０Ｖ（好ましくは−１５〜−１０Ｖ）の範囲となり得、オンに切り換えられた状態でのレベルＶ_ＯＮは、ＩＧＢＴの場合には１０〜２０Ｖ（好ましくは１４．５〜１５．５Ｖ）の範囲となり得る。パワーＭＯＳＦＥＴの場合には、レベルＶ_ＯＦＦとＶ_ＯＮは、それぞれオンに切り換えられた状態又はオフに切り換えられた状態でのパワーＭＯＳＦＥＴのゲート・ソース電圧に対応する。例えば、オフに切り換えられた状態でのレベルＶ_ＯＦＦは、パワーＭＯＳＦＥＴの場合には−１５〜０Ｖの範囲となり得、オンに切り換えられた状態でのレベルＶ_ＯＮは、パワーＭＯＳＦＥＴの場合には１０〜２０Ｖの範囲となり得る。

図２は、例示的な制御回路２１８を示す（この制御回路は、図１Ａの制御回路１１８、１２０の一例である）。制御回路２１８は、電力半導体スイッチを通過する電圧の変化の検出のための装置２４２、比較回路２４４、駆動回路２３６、及び任意に使用される駆動インターフェース２３４を含む。電力半導体スイッチを通過する電圧の変化の検出のための装置２４２及び比較回路２４４は、短絡又は過電流保護回路２４０内で組み合わせることができる。しかし、別個の２つの部品が制御回路２１８内に含まれるものとすることもできる。ある例では、比較回路２４４は駆動回路２３６内に含まれ、駆動回路２３６は、電力半導体スイッチを通過する電圧の変化の検出のための装置２４２から送信された検出信号２４６（Ｕ_ＤＥＴ）を受信する。

電力半導体スイッチを通過する電圧の変化の検出のための装置２４２は、電力半導体スイッチのコレクタ・エミッタ電圧を表す信号２２２（例えば図１Ａの信号１２２又は１２４）を受信する。このような電力半導体スイッチのコレクタ・エミッタ電圧を表す信号２２２に応答して、電力半導体スイッチを通過する電圧の変化の検出のための装置２４２は、電力半導体スイッチのオンへの切り換え後の電力半導体スイッチのコレクタ・エミッタ電圧の変化を表す検出信号２４６（Ｕ_ＤＥＴ）を生成する。

更に、基準信号２４８（Ｕ_ＲＥＦ）を受信するために、短絡又は過電流保護回路２４０が設けられる。比較回路２４４は、基準信号２４８（Ｕ_ＲＥＦ）と検出信号２４６（Ｕ_ＤＥＴ）とを比較して、短絡又は過電流状態が存在しているかどうかを決定する。ある例において、電力半導体スイッチのオンへの切り換え後の電力半導体スイッチのコレクタ・エミッタ電圧の変化を表す検出信号２４６（Ｕ_ＤＥＴ）が、基準信号２４８（Ｕ_ＲＥＦ）より大きい場合に、短絡又は過電流状態が存在していることを検出する。基準信号２４８（Ｕ_ＲＥＦ）は、外部の基準信号とすることも、駆動回路２３６から短絡又は過電流保護回路２４０に送信されるものとすることもできる。

上述の通り、コレクタ・エミッタ電圧は、電力半導体スイッチのオンへの切り換え後に、比較的低い値まで低下する。この値を超えて上昇したコレクタ・エミッタ電圧は、短絡又は過電流状態の指標となる。図１Ｂの下側にある曲線は、ここに記載の事情を明確に再現している。図１Ｂの左側には、通常のオンへの切り換えステップを示している。コレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）は、切り換えステップ後急速に低下する。電力半導体スイッチを通過する電圧の変化の検出のための装置２４２は、コレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）を表す検出信号から、検出信号２４６（Ｕ_ＤＥＴ）を生成する。検出信号２４６（Ｕ_ＤＥＴ）は、図１Ｂ左側に示したコレクタ・エミッタ電圧１２５（Ｕ_ＣＥ）の変化において、図２の回路では基準信号２４８（Ｕ_ＲＥＦ）を下回るレベルにとどまる。ここでは、短絡又は過電流の場合は正しく検出されない。上述の通り、電力半導体スイッチを通過する電圧の変化の検出のための装置は、寄生容量の影響を低減又は抑制することで、寄生容量によって発生することがある短絡及び／又は過電流状態の誤検出を防止できる。かかる機能は、同様の回路によって、様々な電力半導体スイッチの様々な動作状態におけるコレクタ・エミッタ電圧の異なる電圧レベル（例えば、２００Ｖ及び４．５ｋＶ）又は様々な電力半導体スイッチの異なるスイッチング遅れのために提供できる。

短絡又は過電流保護回路２４０は、短絡及び／又は過電流状態を検出した場合に、エラー信号２５０（Ｕ_ＦＴ）を送信できる。図２の例では、エラー信号２５０（Ｕ_ＦＴ）は駆動回路２３６に向けて送信される。駆動回路２３６は、エラー信号２５０（Ｕ_ＦＴ）に応答して、電力半導体スイッチでの干渉を防止するために電力半導体スイッチを遮断できる。しかし、代替的な構成では、エラー信号を別の形で処理することもできる。例えば、エラー信号２５０（Ｕ_ＦＴ）のみを追加の制御素子に送信できる。ここでこの追加の制御素子は、２以上の電力半導体スイッチを所定の順序で遮断できる。

上述の通り、駆動回路２３６は、短絡及び／又は過電流状態を信号化するエラー信号２５０（Ｕ_ＦＴ）を受信し、検出された短絡及び／又は過電流状態に反応して、電力半導体スイッチを遮断できる。短絡又は過電流保護回路２４０の１つ又は複数の部品は任意に、駆動回路２３６内に含めてよい。例えば、比較回路２４４は駆動回路２３６内に含まれ、駆動回路２３６は、基準信号２４８（Ｕ_ＲＥＦ）、及びコレクタ・エミッタ電圧の変化を表す検出信号２４６（Ｕ_ＤＥＴ）を受信できる。別の例では、基準信号２４８（Ｕ_ＲＥＦ）は駆動回路内部で生成され、駆動回路は比較回路２４４を含むことができる。ここで、駆動回路は検出信号２４６（Ｕ_ＤＥＴ）を受信する。更に、駆動回路２３６は、電力半導体スイッチの制御のためのゲート・エミッタ駆動信号２３０（Ｕ_ＧＥ）を送信できる。

図２の例では、駆動回路２３６は、システム制御装置２１４からの制御信号を受信するために、ガルバニック絶縁２３８（例えばトランス）を介して、任意に駆動インターフェース２３４に接続される。駆動インターフェース２３４も、システム入力２１６を受信するシステム制御装置２１４に接続されるものとすることができる。駆動回路２３６は、受信されるシステム入力２１６によって制御されるものとすることができる。

図３には、電力半導体スイッチを通過する電圧の変化の検出のための装置３４２（この装置は検出回路２４２の一例である）があり、この装置は、電力半導体スイッチの制御回路に使用されるものとすることができる。電力半導体スイッチを通過する電圧の変化の検出のための装置３４２は、抵抗容量回路３５２、タイミング回路３６２、並びに任意に使用される第１及び第２のクランプ回路３５８、３６０を含む。

抵抗容量回路３５２の第１のノードには、電力半導体スイッチのコレクタ・エミッタ電圧を表す入力信号３２２（Ｕ_ＣＥ）を結合できる。更に、抵抗容量回路３５２は、第２のノードにおいても、同じく電力半導体スイッチのコレクタ・エミッタ電圧を表す信号を提供する（入力信号３２２（Ｕ_ＣＥ）より低い電圧レベルを有する）。かかる第２のノードＡには、タイミング回路３６２が、抵抗性素子３７２を介して（任意に追加の素子を介して）接続される。こうしてタイミング回路３６２は、抵抗容量回路３５２の第３のノードに結合される。タイミング回路３６２は、第３のノードの電圧レベルに反応して、電力半導体スイッチのオンへの切り換え後の電力半導体スイッチのコレクタ・エミッタ電圧の変化を表す検出信号３４６（Ｕ_ＤＥＴ）を生成する。いくつかの例において、タイミング回路３６２は、電力半導体スイッチのオンへの切り換え後に第２のノードＡの電圧が所定の値を下回るレベルに低下しない場合には、所定の電圧閾値を超えて充電がなされるよう設計された容量を含んでよい。従って、タイミング回路３６２の容量を通過して印加される電圧は、検出信号３４６（Ｕ_ＤＥＴ）として使用できる。しかし、タイミング回路は、他の形でも実施できる。例えばタイミング回路としてデジタル回路を使用できる。

抵抗容量回路３５２は、抵抗容量回路３５２の第２のノードＡと第４のノードとの間に結合された第１の容量素子３７０を含む。抵抗容量回路３５２の第４のノードは、第２の基準電位３６６（Ｖ_Ｌ）に設置される。更に、抵抗容量回路３５２は、上述の通り、第２のノードＡと第３のノードとの間に結合された第１の抵抗性素子３７２を含む。１つ又は複数のインピーダンス３５５、３５６は、入力信号３２２（Ｕ_ＣＥ）が結合される第１のノードと、第２のノードＡとの間に接続される。

任意に使用される第１のクランプ回路３５８は、抵抗容量回路３５２の第３のノードと第１の基準電位３６４（Ｖ_Ｈ）との間に結合される。任意に使用される第１のクランプ回路３５８は、第３のノードにおける電圧を第１の基準電位３６４（Ｖ_Ｈ）に制限するように設計される。第１の基準電位３６４（Ｖ_Ｈ）は、入力信号３２２（Ｕ_ＣＥ）のレベルを下回る範囲で自由に選択できる。第１の基準電位３６４（Ｖ_Ｈ）は、時間的に可変とすることができる。入力信号３２２（Ｕ_ＣＥ）のレベルが電力半導体スイッチの（状況に応じて高い値を取る）コレクタ・エミッタ電圧に対応するため、第１の基準電位３６４（Ｖ_Ｈ）の値は、入力信号３２２（Ｕ_ＣＥ）の最大値のレベルの１０分の１、更には１００分の１を下回るレベルとなり得る。更に、第１の基準電位３６４（Ｖ_Ｈ）の値は、短絡又は過電流状態の検出のための検出信号３４６と基準信号とを比較するために、図２のような比較回路を使用する場合には、基準信号２４８（Ｕ_ＲＥＦ）のレベルを上回るレベルにする必要がある。ある例では、オンに切り換えられた状態Ｖ_ＯＮの制御信号１３０（Ｕ_ＧＥ）のレベルを、第１の基準電位３６４（Ｖ_Ｈ）として使用できる。この電圧は駆動回路２３６（図２参照）内において既に提供されているため、これは有利である。

抵抗容量回路３５２の第３のノードの電圧レベルが（場合によっては、ダイオードのような第１のクランプ回路３５８の各素子の通過後の電圧低下を加えても）第１の基準電位３６４（Ｖ_Ｈ）を上回るレベルとなる程度に高い値を入力信号３２２（Ｕ_ＣＥ）が取る限りにおいて、第３のノードの電圧は、（場合によっては、ダイオードのような第１のクランプ回路の各素子の通過後の電圧低下を加えても）第１のクランプ回路３５８によって第１の基準電位３６４（Ｖ_Ｈ）にクランプされる。この状態において、抵抗容量回路３５２の各素子は、動的等価回路図中に抵抗容量分圧器を形成する。動的等価回路図中では、第１の抵抗性素子３７２は、第１の容量素子３７０と並列に位置する（第２の基準電位３６６（Ｖ_Ｌ）と第１の基準電位３６４（Ｖ_Ｈ）との間には静電位差しか存在しないため、動的等価回路図中では、第３のノードと第４のノードとが短絡する）。従って、第１の抵抗性素子３７２及び第１の容量素子３７０は、（仮想的な）第１のインピーダンスにまとめることができる。従って、入力信号３２２（Ｕ_ＣＥ）の可変部分は、１つ又は複数のインピーダンス３５５、３５６の直列接続と第１のインピーダンス（３５４）を通過すると低下する。この結果、第２のノードＡ３６８において、入力信号３２２（Ｕ_ＣＥ）の可変部分は、１つ又は複数のインピーダンス３５５、３５６と第１のインピーダンス（３５４）との比に応じて分圧される。

抵抗容量回路３５２の第３のノードの電圧レベルが（ここでも場合によっては、ダイオードのような第１のクランプ回路３５８の各素子の通過後の電圧低下を加えても）第１の基準電位３６４（Ｖ_Ｈ）を下回るレベルとなる程度に低い値まで入力信号３２２（Ｕ_ＣＥ）が低下すると、第１のクランプ回路３５８は、抵抗容量回路３５２の第３のノードの電圧をイネーブルする。この場合、抵抗容量回路３５２の各素子は、同じく動的等価回路図中に抵抗容量分圧器を形成し、場合によっては、タイミング回路３６２の各抵抗性素子は、動的に第１の抵抗性素子３７２と直列に位置する。この結果、抵抗容量分圧器の動的特性を、タイミング回路３６２の各抵抗性素子の接続によって変化させることができる。しかし、ここでも、入力信号３２２（Ｕ_ＣＥ）の可変部分は、第２のノードＡにおいて分圧される。

上に説明した２通りの動作状態において、抵抗容量回路３５２（場合によっては、タイミング回路３６２の各素子）によって形成される抵抗容量分圧器は、第２のノードＡにおいて、入力信号３２２（Ｕ_ＣＥ）の可変部分を、所定の更に低い電圧レベルに分圧する。

抵抗容量回路３５２のインピーダンスの数は、自由に選択できる。例えば第２のノードＡにおける電圧レベルの所望の値は、入力信号３２２（Ｕ_ＣＥ）の所定の電圧レベルにおいて、インピーダンスの様々な組み合わせによって調節できる。一方では、多数の低い値を取るインピーダンスを直列に接続できる。他方では、少数、場合によっては２つのみのインピーダンスを使用することもできるが、かかるインピーダンスは、これに応じて高い値を有する必要がある。ある例において、インピーダンスは、電力半導体スイッチのコレクタ・エミッタ電圧（Ｕ_ＣＥ）の接続時に、抵抗容量回路３５２中を流れる電流が、所定の電流量を上回らない（例えば統計的に又は平均値として１．５ｍＡとなる）ように選択できる。

上述の通り、抵抗容量回路３５２は、電力半導体スイッチを通過する電圧の変化の検出のための装置３４２の寄生容量を補償するか、又はかかる寄生容量を過補償する。従って、第２のノードＡの電圧は、入力信号３２２（Ｕ_ＣＥ）の低下時には、電力半導体スイッチを通過する電圧の変化の検出のための装置３４２の寄生容量が補償されない場合よりも大幅に低下する。従って、第２のノードＡの電圧は、オンへの切り換えステップの開始から所定時間の経過後には、電力半導体スイッチを通過する電圧の変化の検出のための装置３４２の寄生容量の補償が行われない場合の電圧低下よりも大幅に低下する。この結果、タイミング回路３６２の容量に、所定の電圧閾値（基準信号とも呼ばれ、この信号は、短絡及び／又は過電流状態の存在を検出するのに利用される）を超えて充電がなされる（結果として、入力信号３２２（Ｕ_ＣＥ）が図１Ｂ左側に示した変化をする）のを防止できる。代替的なタイミング回路が使用される場合には、第２のノードＡの低い方の電圧のレベルも、高すぎるレベルでの検出信号の送信を防止し、短絡及び／又は過電流状態の誤検出を回避する。更に、抵抗容量回路３５２（動的等価回路図において、抵抗容量分圧器を形成する）の使用によって、入力信号３２２（Ｕ_ＣＥ）の変化が、大幅な遅れなしに第２のノードＡの電圧のレベルに表れるという結果が得られる。

任意に使用される第２のクランプ回路３６０は、第３のノードの電圧を所定の最低電圧に制限するように設計される。所定の最低電圧の値は自由に選択でき（及び時間的に変化させることもでき）、検出信号を基準信号と比較するために、基準信号Ｕ_ＲＥＦ２４８のレベルを下回る必要がある。ある例では、制御信号１３０のレベルは、オフに切り換えられた状態Ｖ_ＯＦＦで所定の最低電圧として使用できる。この電圧は駆動回路２３６（図２参照）において既に提供されているため、これは有利である。更に、第２のクランプ回路３６０は、任意に、第３のノードのレベルを第２の基準電位３６６（Ｖ_Ｌ）にクランプでき、この電位に抵抗容量回路３５２の第４のノードも設定されている。任意に使用される第２のクランプ回路３６０は、電力半導体スイッチを通過する電圧の変化の検出のための装置３４２の部品、更にはこれらの部品に接続された部品（例えば図２の駆動回路２３６の部品）の保護に使用できる。

図４は、電力半導体スイッチを通過する電圧の変化の検出のための装置４４２を示す。図３の装置と同様に、図４の装置は、抵抗容量回路４５２、タイミング回路４６２、並びに任意に使用される第１及び第２のクランプ回路４５８、４６０を備える。これらの要素は、図３に関して記載したものと同様に配置され機能する。

抵抗容量回路４５２の第１の容量素子４７０は、第２のノードＡ４６８と第４のノードとの間に結合される。例えば第４のノードは、第２のクランプ回路４６０の所定の最低電圧の電圧レベルにあるものとすることできる。更に、第１の抵抗性素子４７２（Ｒ_１）は、抵抗容量回路４５２の第２のノードＡ４６８と第３のノードとの間に結合される。第１の抵抗性素子４７２（Ｒ_１）は、１０〜１０ＭΩの範囲の値をとることができる。図３に関して論じた通り、第１の抵抗性素子４７２（Ｒ_１）及び第１の容量素子４７０は、動的に見ると、抵抗容量分圧器の第１のインピーダンス４５４を形成する。

更に、抵抗容量回路４５２は、１つ又は複数の追加のインピーダンス４５５、４５６を備え、これらのインピーダンスは、コレクタ・エミッタ電圧が結合される抵抗容量回路４５２の第２のノードＡ４６８と第１のノードとの間に接続される。図４の例では、抵抗容量回路４５２は、Ｎ−１個の追加のインピーダンス４５５、４５６を含む（ここで、Ｎは１より大きい自然数である）。Ｎ−１個のインピーダンス４５５、４５６はそれぞれ、追加の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）、及び各容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）に並列に結合された追加の抵抗性素子４７６、４８０（Ｒ_２，Ｒ_Ｎ）を備える。しかし、かかる配置は必須ではない。例えば、複数のインピーダンス４５５、４５６が、各抵抗性素子に並列に接続された共通の容量素子を備えるものとすることもできる。逆に、複数のインピーダンス４５５、４５６が、各容量素子に並列に接続された共通の抵抗性素子を備えるものとすることもできる。ある例において、抵抗容量回路４５２の第２のノードＡ４６８と第１のノードとの間に接続されるインピーダンス４５５、４５６の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）の値は等しい（例えば０．５〜２００ｐＦの範囲）。更に、抵抗容量回路４５２の第２のノードＡ４６８と第１のノードとの間に接続されるインピーダンス４５５、４５６の抵抗性素子４７６、４８０（Ｒ_２，Ｒ_Ｎ）の値も、等しい値を取る（例えば１０〜１０ＭΩの範囲）。同じく図３に関して記載した通り、追加のインピーダンス４５５、４５６及び第１のインピーダンス４５４は、動的等価回路図において、入力信号４２２（Ｕ_ＣＥ）の可変部分を分圧する抵抗容量分圧器を形成する。

第１の容量素子４７０（Ｃ_１）及び追加の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）の値は、電力半導体スイッチを通過する電圧の変化の検出のための装置４４２の寄生容量を補償又は過補償（又は若干不足補償）するよう選択できる。一般的には、追加の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）のいずれか１つの値の増加は、過補償の方向に推移する。同様に、第１の容量素子４７０（Ｃ_１）の値の減少は、過補償の方向に推移する。逆に、追加の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）のいずれか１つの値の減少は、不足補償の方向に推移する。同様に、第１の容量素子４７０（Ｃ_１）の値の増加は、不足補償の方向に推移する。従って、１つ又は複数の追加の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）のいずれか１つの値は、過補償を得るために、正確に補償された値より高い値を取ることができる。代替として、１つ又は複数の追加の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）のいずれか１つの値は、不足補償を得るために、正確に補償された場合より低い値を取ることができる。

例えば、第１の容量素子４７０（Ｃ_１）の値は、寄生容量を補償するために、追加のインピーダンス４５５、４５６の追加の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）の値を数十ピコファラド（例えば３〜２０ｐＦ）下回るレベルとすることができる。この代わりに、第１の容量素子４７０（Ｃ_１）の値は、寄生容量を過補償するために、補償された場合よりも低い値を取ることができる（又は、寄生容量をある程度まで不足補償するために、よりも高い値を取ることもできる）。ある例において、追加の容量素子４７４、４７８（Ｃ_２，Ｃ_Ｎ）の値は、寄生容量を過補償するために、補償された場合の値を最大２０ｐＦ上回るレベルとすることもできる。

更に、抵抗容量回路４５２の各容量素子は、電力半導体スイッチを通過する電圧の変化の検出のための装置４４２の寄生容量の少なくとも８倍に相当する値を取ることができる。

図４の電力半導体スイッチを通過する電圧の変化の検出のための装置４４２では、図３の対応する第１及び第２のクランプ回路３６０、３５８と同様の形状の第１及び第２のクランプ回路４５８、４６０を設けてよい。ある例では、第１及び第２のクランプ回路４５８、４６０はそれぞれ１つのダイオードを備えてよい。

任意に使用される抵抗性素子４７１（Ｒ_Ｅ）は、第１の容量素子４７０に並列に接続される。任意に使用される抵抗性素子４７１（Ｒ_Ｅ）は、検出信号４４６の定常レベルを（少なくとも一部）決定するように設計できる。かかる抵抗性素子は、１〜１０ＭΩの範囲の値を取ることができる。コレクタ・エミッタ電圧４２２（Ｕ_ＣＥ）の電圧レベルが切り換えステップ後ある程度の時間にわたって略定常となる場合には、抵抗容量回路４５２の抵抗性素子によって第２のノードＡ４６８の電圧が（少なくとも一部）決定される。ここで、任意に使用される抵抗性素子４７１（Ｒ_Ｅ）を、第２のノードＡ４６８の電圧レベルの決定に利用できる。第２のノードＡ４６８の電圧レベルは、（以下で詳細に説明する通り）通常の場合及び短絡又は過電流の場合において、どの程度の値までタイミング回路４６２の容量が充電又は放電されるかという問題を左右し、従って検出信号４４６の定常レベルを左右する。従って、任意に使用される抵抗性素子４７１（Ｒ_Ｅ）は、検出信号４４６の定常レベルを決定するように選択できる。任意に使用される抵抗性素子４７１（Ｒ_Ｅ）が存在しない場合、定常状態における第２のノードＡの電圧レベルは、第１及び第２のクランプ回路４５８、４６０のいずれも通電していない場合には、入力信号４２２（Ｕ_ＣＥ）のレベルに相当する。

上述の通り、抵抗容量回路４５２は、電力半導体スイッチを通過する電圧の変化の検出のための装置４４２の寄生容量を補償する（又は寄生容量を過補償する）。寄生容量には、装置４４２の具体的な形態に応じて、様々な構成要素が寄与し得る。例えば、ＰＣＢレイアウト容量が、電力半導体スイッチを通過する電圧の変化の検出のための装置４４２の寄生容量に寄与できる。更に、第１及び第２のクランプ回路４５８、４６０の容量も、電力半導体スイッチを通過する電圧の変化の検出のための装置４４２の寄生容量に寄与できる。ある例では、ＰＣＢレイアウト容量は、寄生容量として、第１の容量素子４７０（Ｃ_１）に並列に配置される。

タイミング回路４６２は、タイミング回路４６２の容量４８４（Ｃ_Ｔ）及び抵抗性素子４８２（Ｒ_Ｔ）を含むＲＣ素子を含む。タイミング回路４６２の容量４８４（Ｃ_Ｔ）の第１の端部の電圧レベルを、電力半導体スイッチのオンへの切り換え後の電力半導体スイッチのコレクタ・エミッタ電圧の変化を表す検出信号４４６とすることができる。しかし、タイミング回路４６２の別の形態も可能である。例えば、デジタル回路が抵抗容量回路４５２の第３のノードの電圧レベルをスキャンし、第３のノードの電圧レベルに応じて検出信号４４６を生成できる。

図２の場合のように、検出信号４４６を基準電圧と比較して短絡又は過電流状態を検出するために比較回路を使用する場合には、電力半導体スイッチがオフに切り換えられた状態にある限りにおいて、容量４８４（Ｃ_Ｔ）は、基準電圧を下回るレベルに維持される。例えば、オフに切り換えられた状態Ｖ_ＯＦＦでは、容量４８４（Ｃ_Ｔ）は制御信号１３０の電圧レベルに維持されるものとすることができる。

ある例では、容量４８４（Ｃ_Ｔ）の第１の端部は、スイッチ（図４には図示せず）に接続されている。このスイッチは、電力半導体スイッチのオフへの切り換えに反応して、容量４８４（Ｃ_Ｔ）の第１の端部を、基準電圧を下回るレベルにクランプできる。ここで、容量４８４（Ｃ_Ｔ）は、基準電圧を下回るレベルが得られるまで放電される（図５には図示せず）。

電力半導体スイッチのオンへの切り換え後にタイミング回路４６２の容量４８４（Ｃ_Ｔ）が充電されることで、電力半導体スイッチのオンへの切り換え後の電力半導体スイッチのコレクタ・エミッタ電圧の変化を表す検出信号４４６の電圧レベルが上昇する。直前の段落で述べた通り、スイッチが、容量４８４（Ｃ_Ｔ）の第１の端部を、基準電圧を下回るレベルにクランプするために使用される場合には、このスイッチは、電力半導体スイッチのオンへの切り換えに反応して開放される。こうして、容量４８４（Ｃ_Ｔ）の第１の端部はイネーブルされ、検出信号４４６の電圧レベルは、電力半導体スイッチのコレクタ・エミッタ電圧の変化に応じて上昇する。

次に、電力半導体スイッチのオンへの切り換え後にコレクタ・エミッタ電圧（Ｕ_ＣＥ）が所定の値を下回るレベルまで低下しなかった場合には、タイミング回路４６２の容量４８４（Ｃ_Ｔ）は、所定の電圧閾値を超えるレベル（例えば、図２の基準信号２４８の電圧レベル）まで充電される。かかる挙動を、図５の右側に示す。短絡又は過電流時における制御信号５３０、コレクタ・エミッタ電圧５２２、ノードＡ５６８の電圧、及び検出信号５４６の例示的な変化を、図５の右側に示す。最上部の曲線は、例示的な制御信号５３０（Ｕ_ＣＥ）の理想的な変化を示す。中央の曲線の右側に見て取れるように、電力半導体スイッチのコレクタ・エミッタ電圧５２２（Ｕ_ＣＥ）は、いくつかの短絡の場合にはわずかしか低下せず、その後比較的高いレベルに戻る。別の短絡の場合では、コレクタ・エミッタ電圧は、通常時のレベルまで低下し、ある程度の時間経過後に再度上昇する。結果として、ノードＡ５６８の電圧レベル（Ｖ_Ａ）も、通常時よりも高くなる。結果として、タイミング回路の容量の一端部の電圧（検出信号５４６）は、基準信号５４８（Ｕ_ＲＥＦ）の電圧レベルを上回るレベルまで引き上げられる。言い換えると、容量４８４（Ｃ_Ｔ）が充電されることで、検出信号５４６（Ｕ_ＤＥＴ）は、所定の電圧閾値を上回るレベルまで上昇する。この状態を短絡又は過電流保護回路（例えば図２の回路２４０）が検出し、更に対応するエラー信号を送信できる。結果として、制御回路が電力半導体スイッチを遮断することでオン時間５３１（ｔ_ＯＮ）を十分短い時間に抑えられることにより、電力半導体スイッチは全く損傷を受けない。検出信号５４６の上昇の時間定数は、タイミング回路４６２の容量４８４（Ｃ_Ｔ）及び抵抗性素子４８２（Ｒ_Ｔ）によって一部決定できる。容量４８４（Ｃ_Ｔ）は、電力半導体スイッチのコレクタ・エミッタ電圧がオン状態の定常の値まで低下した後に短絡又は過電流の場合が発生した場合には、基準信号５４８（Ｕ_ＲＥＦ）の電圧レベルを上回るレベルまで充電される。

ここで、電力半導体スイッチのオンへの切り換え後に、コレクタ・エミッタ電圧（Ｕ_ＣＥ）が所定の値を下回るレベルまで低下した場合には、装置４４２は、タイミング回路４６２の容量４８４（Ｃ_Ｔ）を通過する電圧が、所定の電圧閾値を上回るレベル（例えば図２の基準信号２４８の電圧レベル）で充電されるのを防止する。言い換えると、装置４４２は、容量４８４（Ｃ_Ｔ）が充電されることで、検出信号５４６が所定の電圧閾値を上回るレベルに上昇するのを防止する。通常の場合の制御信号５３０、コレクタ・エミッタ電圧５２２、ノードＡ５６８の電圧及び検出信号５４６の例示的な変化を、図５の左側に示す。図５の左側には、通常の場合のいくつかの信号を示す。ここでも、最上部には、電力半導体スイッチの例示的な制御信号５３０（Ｕ_ＣＥ）を示す。オン時間５３１（ｔ_ＯＮ）の長さとオフ時間５３３（ｔ_ＯＦＦ）の長さは、パワートランスの要件に準拠した制御回路（例えば、図２の制御回路２１４）によって制御できる。更に、制御回路２１８は、様々なエラー事例に反応して（例えば図２のエラー信号２５０（Ｕ_ＦＴ）に反応して）、電力半導体スイッチを遮断できる。中央の曲線の左側に示したように、電力半導体スイッチのコレクタ・エミッタ電圧（Ｕ_ＣＥ）は、通常の場合には（０Ｖに近いレベルまで）大幅に低下する。同時に、ノードＡ５６８の電圧レベル（Ｕ_Ａ）も低下する。結果として、タイミング回路の容量が最初に充電されることで、検出信号５４６の電圧レベルが上昇する。しかし、電力半導体スイッチのコレクタ・エミッタ電圧（Ｕ_ＣＥ）が（及び更にノードＡ５６８の電圧も）所定の値を下回るレベルに低下した場合には、タイミング回路４６２の容量４８４（Ｃ_Ｔ）はこれ以上充電されない。反対に、電力半導体スイッチを通過する電圧の変化の検出のための装置４４２は、タイミング回路４６２の容量４８４から放電できる。こうして、検出信号５４６の電圧レベルは、基準電圧５４８を下回るレベルにとどまり、短絡又は過電流検出回路は作動しない。

第１のクランプ回路４５８によって、短絡又は過電流状態の検出時点を、電力半導体スイッチのコレクタ・エミッタ電圧（Ｕ_ＣＥ）の振幅とは略無関係とすることができる。例えば、電力半導体スイッチの検出時点は、オフに切り換えられた状態の電力半導体スイッチのコレクタ・エミッタ電圧（Ｕ_ＣＥ）（コレクタ・エミッタ電圧は、第１の運転モードでは１．２ｋＶ、第２の運転モードでは４．５ｋＶであってよい）とは無関係に、オンへの切り換えステップの開始から約４〜２０マイクロ秒後に設定できる。上述の通り、第１のクランプ回路４５８は、第２のノードＡの電圧レベルが（場合によっては、第１のクランプ回路４５８の各素子を通過する電圧低下を加えても）基準電圧４６４（Ｖ_Ｈ）を上回るレベルにある限りにおいて、抵抗容量回路４５２の第３のノードの電圧レベルを、基準電圧４６４（Ｖ_Ｈ）にクランプできる。抵抗性素子４７１（Ｒ_Ｅ）が第１の容量素子４７０に並列に接続される場合には、分圧された入力信号４２２（Ｕ_ＣＥ）が（ここでも場合によっては、第１のクランプ回路４５８の各素子を通過する電圧低下を加えても）第１の基準電位４６４（Ｖ_Ｈ）よりも高い電圧レベルを取る限りにおいて、第１のクランプ回路４５８はクランプを行う。かかる挙動は、オフに切り換えられた状態の電力半導体スイッチのそれぞれのコレクタ・エミッタ電圧（Ｕ_ＣＥ）と無関係となる。結果として、タイミング回路４６２の容量４８４（Ｃ_Ｔ）も、電力半導体スイッチのそれぞれのコレクタ・エミッタ電圧（Ｕ_ＣＥ）と無関係に急速に充電される。

以上の各例において、短絡又は過電流状態の誤検出を回避するために、抵抗容量回路が、電力半導体スイッチのコレクタ・エミッタ電圧又はドレン・ソース電圧の変化の検出のための装置の寄生容量の補償又は過補償がどのようにすれば可能になるかを論じた。しかし、抵抗容量回路の容量素子は、必ずしも追加の部品とする必要はない。ある例において、抵抗容量回路の１つ又は複数の容量素子そのものが、電力半導体スイッチのコレクタ・エミッタ電圧又はドレン・ソース電圧の変化の検出のための装置の寄生容量となる。例えば、電力半導体スイッチのコレクタ・エミッタ電圧の変化の検出のための装置のＰＣＢレイアウト容量が、抵抗容量回路の容量素子として使用できる。電力半導体スイッチのコレクタ・エミッタ電圧又はドレン・ソース電圧の変化の検出のための装置の構成要素の配置は、ＰＣＢレイアウト容量が抵抗容量回路の１つ又は複数の容量素子として機能するのに適した値を取るように選択できる。

図６の電力半導体スイッチを通過する電圧の変化の検出のための装置６４２は、図４の電力半導体スイッチを通過する電圧の変化の検出のための装置４４２の全ての構成要素を備える。更に、装置６４２は、第２のノードＡ６６８と第１の容量素子６７０（Ｃ_１）の第１の端部との間に結合される追加の容量素子６８６（Ｃ_Ｃ）を備える。かかる追加の容量素子６８６（Ｃ_Ｃ）の値は、第１の容量素子６７０（Ｃ_１）の値より大幅に小さいものとすることができる（５分の１以下、又は１０分の１以下）。この場合、第２のノードＡ６６８と第４のノード（第２の基準電位６６６（Ｖ_Ｌ）に設定された）との間の容量は、追加の容量素子６８６（Ｃ_Ｃ）の値に略等しい（略

に等しい）。更に、追加の容量素子６８６（Ｃ_Ｃ）は、タイミング回路６６２の容量６８４（Ｃ_Ｔ）より大幅に小さいものとすることができる（５分の１以下、又は１０分の１以下）。こうして、追加の容量素子６８６（Ｃ_Ｃ）は、電力半導体スイッチを通過する電圧を表す信号が、第１の最大電圧６６４を下回り基準電圧２４８を上回るレベルにある場合には、第１の容量素子６７０（Ｃ_１）による第２のノードＡ６６８の電圧レベルへの影響を低減できる。この結果として、タイミング回路６６２の容量６８４（Ｃ_Ｔ）の充電時間、及びこれに伴って、この動作範囲において短絡又は過電流状態が検出されるまでのタイムスパンが、オフに切り換えられた状態での電力半導体スイッチのコレクタ・エミッタ電圧（Ｕ_ＣＥ）に左右される度合いが低くなる。こうして、追加の容量素子６８６（Ｃ_Ｃ）は、特に、オフに切り換えられた状態での比較的低い電力半導体スイッチのコレクタ・エミッタ電圧（Ｕ_ＣＥ）の範囲（例えば２００〜４００Ｖ）で、短絡又は過電流状態が検出される範囲内となるタイムスパンの相違を低減できるようになる。

更に又はあるいは、抵抗容量回路６５２の追加のインピーダンス６５６、６５５にも、追加の容量素子を挿入できる。例えば、第２のインピーダンス６５６において、第２の抵抗性素子（Ｒ_２）に並列かつ第２の容量素子６７４（Ｃ_２）に直列に、第２の追加の容量素子（図６には図示せず）を挿入できる。更に、第２の容量素子６７４（Ｃ_２）に接続された第２の追加の容量素子の端部も、隣接するインピーダンスの容量素子に接続される。図６の例において、インピーダンス６５５、６５６の間には追加のインピーダンスは全く存在しないが、この例において、第２の追加の容量素子が、その一端部において抵抗性素子６７６、６８０（Ｒ_２，Ｒ_Ｎ）に、他端部において容量素子６７４、６７８（Ｃ_２，Ｃ_Ｎ）にそれぞれ接続される。かかる第２の追加の容量素子は、第２のインピーダンス（６５６）の容量素子６７４（Ｃ_２）より大幅に小さくなる（５分の１以下、又は１０分の１以下）ような寸法とすることができる。従って、この第２の追加の容量素子は、第２のインピーダンス６５６の第２の容量素子６７４（Ｃ_２）との比較で同様に機能するが、これは、第１の追加の容量素子６８６（Ｃ_Ｃ）が第１の容量素子６７０（Ｃ_１）との比較で同様に機能するのと同様である。第２の追加の容量素子は、装置の容量を略決定し、第２の容量素子６７４（Ｃ_２）によるタイミング回路６６２の容量６８４（Ｃ_Ｔ）の充電時間への影響を低減する。

更に、上記追加容量とは無関係に、図６の電力半導体スイッチのコレクタ・エミッタ電圧の変化の検出のための装置６４２は、追加の抵抗性素子６８８（Ｒ_Ｅ１）を備え、この追加の抵抗性素子は、第２のインピーダンス６５６の第２の容量素子６７４（Ｃ_２）に並列に接続される。かかる追加の抵抗性素子は、検出信号６４６の定常の電圧レベルを決定するのに役立つものとすることができる（第１の容量素子６７０（Ｃ_１）に並列に結合される任意に使用される抵抗性素子６７１（Ｒ_Ｅ）と共に）。追加で任意に使用される抵抗性素子６８８（Ｒ_Ｅ１）及び抵抗性素子６７１（Ｒ_Ｅ）は、追加の容量素子６８６（Ｃ_Ｃ）と任意に使用される抵抗性素子６８８（Ｒ_Ｅ１）及び６７１（Ｒ_Ｅ）との間のノードの定常の電圧レベルを決定するのに役立つものとすることもできる。こうして、容量素子６７０、６７４（Ｃ_１，Ｃ_２）及び追加の容量素子６８６（Ｃ_Ｃ）の静止過電圧を回避できるようになる。例えば、容量素子６７０、６７４（Ｃ_１，Ｃ_２）及び追加の容量素子６８６（Ｃ_Ｃ）の絶縁抵抗そのものが、同一の仕様の２つの構成要素について明らかに異なるものとすることができる。こうして、これらの構成要素を通過して低下する電圧が、定常状態において回路ごとに変動するものとすることができる。この結果として、定常の場合には、容量素子６７０、６７４（Ｃ_１，Ｃ_２）のうちの１つ及び追加の容量素子６８６（Ｃ_Ｃ）を通過する電圧が、許容電圧を上回るものとすることができる。容量素子６７０、６７４（Ｃ_１，Ｃ_２）及び追加の容量素子６８６（Ｃ_Ｃ）の絶縁抵抗を時間に応じて変動させることができるため、個々の容量素子を通過する過度に高い電圧も発生させることができる。

任意に使用される抵抗性素子６８８（Ｒ_Ｅ１）及び６７１（Ｒ_Ｅ）の代わりとして、電力半導体スイッチのコレクタ・エミッタ電圧の変化の検出のための装置６４２内に、抵抗性素子が、追加の容量素子６８６（Ｃ_Ｃ）に並列に接続されるものとすることもできる。かかる抵抗性素子は、少なくとも第１の抵抗性素子６７２（Ｒ_１）の５〜１０倍の大きさとすることができる。

図７の電力半導体スイッチを通過する電圧の変化の検出のための装置７４２は、任意に使用される抵抗性素子４７１（Ｒ_Ｅ）を除いて、図４の電力半導体スイッチを通過する電圧の変化の検出のための装置４４２の全ての構成要素を備える。更に、図７の回路は、追加の抵抗性素子７９０（Ｒ_ｔｈ）を含み、この抵抗性素子は、タイミング回路の入力と低い方の基準電圧７６６との間に結合される。図４及び図６の装置で任意に使用される第１の抵抗性素子４７１（Ｒ_Ｅ）と同様に、追加の抵抗性素子７９０（Ｒ_ｔｈ）は、検出信号７４６の定常の電圧レベルを（少なくとも一部）決定するのに役立つものとすることができる。コレクタ・エミッタ電圧（Ｕ_ＣＥ）の電圧レベルが、切り換えステップからある程度の時間の経過後に略定常となる場合には、第２のノードＡ７６８の電圧は、抵抗容量分圧器７５２の抵抗性素子によって少なくとも一部が決定される。ここで、任意に使用される追加の抵抗性素子７９０（Ｒ_ｔｈ）は、抵抗容量回路７５２の第３のノードの電圧を決定するのに役立つものとすることができる。第３のノードの電圧は、通常の場合及び短絡又は過電流の場合に、タイミング回路７６２の容量がどの値まで充電又は放電されるかを決定し、もって検出信号７４６の定常レベルを決定する。従って、任意に使用される追加の抵抗性素子７９０（Ｒ_ｔｈ）は、検出信号７４６の定常レベルを決定する目的で選択できる。

これと無関係に、図７のタイミング回路は、第２の追加の抵抗性素子７９２（Ｒ_ＤＹＮ）、第２の容量（Ｃ_ＤＹＮ）及びダイオード（Ｄ_３）を備え、これらは、検出信号７４６の可変レベルに影響を及ぼすように設計される。このような設計は、定常の検出閾値を大幅に上昇させることなく、高圧ＩＧＢＴをオンに切り換えるのに有益となり得る。いくつかの高圧ＩＧＢＴにおいては、オン状態において定常電圧が得られるまでに数十マイクロ秒かかる。

本発明の図示した例に関する以上の説明は、包括的なものであること又は上記例への限定を意図したものではない。本明細書中の本発明の実施形態及び例は例示を目的として説明されており、本発明から逸脱することなく様々な変更形態が可能である。電圧、電流、周波数、出力、範囲を示す値、時間その他についての個々の例は例示的なものに過ぎず、従って、本発明は、上記のパラメータに関して以上の説明とは別の値を使用して実施することもできる。

かかる変更形態は、本発明の各例に基づいて、以上の詳細な説明に鑑みて実施できる。以下の特許請求の範囲で使用される用語は、明細書及び特許請求の範囲に開示された特定の実施形態に本発明を限定するものとして解釈されてはならない。本明細書及び図面は例示的なものあって、限定的なものと見なされてはならない。

Claims (14)

1. 電力半導体スイッチを通過する電圧の変化の検出のための装置であって、
   前記装置は、第１のノード、第２のノード、第３のノード及び第４のノードを具備する抵抗容量回路を含み、
   前記抵抗容量回路は、前記第１のノードにおいて前記電力半導体スイッチの主接点に接続され、かつ前記第２のノードにおいて前記電力半導体スイッチを通過する電圧を表す信号を提供するように設計され、
   前記抵抗容量回路は、前記第１のノードと前記第２のノードとの間に結合される少なくとも１つのインピーダンス、前記第２のノードと前記第３のノードとの間に結合される第１の抵抗性素子、及び前記第２のノードと前記第４のノードとの間に結合される第１の容量素子を含み、
   更に、前記電力半導体スイッチを通過する電圧の変化の検出のための前記装置は、
   タイミング回路と、
   前記第３のノードを所定の最小電圧に制限するよう設計されたクランプ回路と、
   を備え、
   前記タイミング回路の入力が、前記抵抗容量回路の前記第３のノードに接続され、
   前記タイミング回路は、前記電力半導体スイッチのオンへの切り換え後の前記電力半導体スイッチを通過する電圧の変化を表す検出信号を生成するように設計され、
   前記タイミング回路は、前記電力半導体スイッチのオンへの切り換え後に、前記電力半導体スイッチを通過する前記電圧が所定の値を下回るレベルに低下しない場合には、前記検出信号のレベルを所定の電圧閾値を上回るレベルに引き上げるように設計され、
   前記抵抗容量回路は、前記電力半導体スイッチを通過する電圧の変化の検出のための前記装置の寄生容量が補償又は過補償されることで、前記電力半導体スイッチのオンへの切り換え後に、前記電力半導体スイッチを通過する電圧が前記所定の値を下回るレベルに低下しているにもかかわらず、前記タイミング回路が前記検出信号のレベルを前記所定の電圧閾値を上回るレベルに引き上げるのを防止するように設計される、電力半導体スイッチを通過する電圧の変化の検出のための前記装置。
2. 前記抵抗容量回路の前記第３のノードにおける電圧を所定の最大電圧に制限するよう設計された第２のクランプ回路を含む、請求項１に記載の装置。
3. 前記第１のノードと前記第２のノードとの間に結合される前記少なくとも１つのインピーダンスが、容量素子及び前記容量素子に並列な抵抗性素子であり、
   前記少なくとも１つのインピーダンス及び前記第１の容量素子は、前記電力半導体スイッチを通過する電圧の変化の検出のための前記装置の前記寄生容量を補償又は過補償し、
   前記第１の容量素子の値が、前記第１のノードと前記第２のノードとの間における前記少なくとも１つのインピーダンスの前記容量素子の値未満である、請求項１又は２に記載の装置。
4. 前記抵抗容量回路は、１つ又は複数の追加のインピーダンスを含み、
   前記１つ又は複数の追加のインピーダンスは、前記抵抗容量回路の前記第１のノードと前記第２のノードとの間の前記少なくとも１つのインピーダンスに直列に結合され、
   前記少なくとも１つのインピーダンス及び前記１つ又は複数の追加のインピーダンスはそれぞれ、容量素子及び前記容量素子に並列な抵抗性素子を含む、請求項１〜３のいずれか１項に記載の装置。
5. 前記所定の最小電圧は、前記電力半導体スイッチのゲート駆動信号のオフレベルに相当する、及び／又は、前記所定の最大電圧が、前記電力半導体スイッチの前記ゲート駆動信号のオンレベルに相当する、請求項２に記載の装置。
6. 前記タイミング回路は、前記抵抗容量回路の前記第３のノードの前記電圧レベルに反応して充電又は放電される容量、及び抵抗性素子を含み、
   前記タイミング回路の前記容量の端部における電圧レベルが前記検出信号となる、請求項１〜５のいずれか１項に記載の装置。
7. 前記抵抗容量回路は、前記第２のノードと前記第１の容量素子との間に結合された追加の容量素子を含み、
   前記少なくとも１つのインピーダンスは、容量素子、及び前記容量素子に並列な抵抗性素子を含み、
   前記抵抗性素子は前記第２のノードに結合され、
   前記少なくとも１つのインピーダンスの前記容量素子は、前記第１の容量素子に結合される、請求項１〜６のいずれか１項に記載の装置。
8. 前記第１の容量素子は、前記追加の容量素子の５倍以上の値を取る、請求項７に記載の装置。
9. 前記抵抗容量回路は、前記第１の容量素子に並列に接続された第１の追加の抵抗性素子、及び前記抵抗容量回路の前記少なくとも１つのインピーダンス又は前記１つ又は複数の追加のインピーダンスの第２の容量素子に並列に接続される第２の追加の抵抗性素子を含む、請求項１〜８のいずれか１項に記載の装置。
10. 前記第１の追加の抵抗性素子及び前記第２の追加の抵抗性素子は、前記第１の容量素子と前記第２の容量素子とを通過する定常電圧を制限するように設計される、請求項９に記載の装置。
11. 前記装置は、前記第３のノードと基準電位との間に結合され、前記検出信号の定常レベルの少なくとも一部を調節するように設計された追加の抵抗性素子を含む、請求項１〜１０のいずれか１項に記載の装置。
12. 前記タイミング回路は、第２の追加の抵抗性素子、第２の容量及びダイオードを含み、
    前記タイミング回路の前記第２の追加の抵抗性素子、前記第２の容量及び前記ダイオードが、前記検出信号の可変レベルに影響を及ぼすように設計される、請求項１〜１１のいずれか１項に記載の装置。
13. 電力半導体スイッチにおける短絡又は過電流状態の検出のための装置であって：
    請求項１〜１２のいずれか１項に記載の前記電力半導体スイッチを通過する電圧の変化の検出のための装置；及び
    比較回路
    を含み、
    前記比較回路は、前記電力半導体スイッチを通過する電圧の変化の検出のための前記装置の前記検出信号、及び基準信号を受信して、前記検出信号が前記基準信号を上回った時点を示すエラー信号を送信する、電力半導体スイッチにおける短絡又は過電流状態の検出のための前記装置。
14. 電力半導体スイッチの制御回路であって：
    請求項１３に記載の前記電力半導体スイッチにおける短絡又は過電流状態の検出のための装置；
    前記検出信号が基準信号を上回った場合には、エラー信号を受信し、前記電力半導体スイッチをオフに切り換えるか、又はシステム制御装置に追加のエラー信号を送信する駆動回路；及び
    前記制御回路によって制御される前記電力半導体スイッチ
    を含む、前記制御回路。

Images