JP6714050B2 - 半導体デバイスおよびそれを含む電子回路 - Google Patents

半導体デバイスおよびそれを含む電子回路 Download PDF

Info

Publication number
JP6714050B2
JP6714050B2 JP2018138748A JP2018138748A JP6714050B2 JP 6714050 B2 JP6714050 B2 JP 6714050B2 JP 2018138748 A JP2018138748 A JP 2018138748A JP 2018138748 A JP2018138748 A JP 2018138748A JP 6714050 B2 JP6714050 B2 JP 6714050B2
Authority
JP
Japan
Prior art keywords
current
circuit
voltage
gate
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018138748A
Other languages
English (en)
Other versions
JP2018198529A (ja
Inventor
匡司 林口
匡司 林口
峰生 三浦
峰生 三浦
和英 伊野
和英 伊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2018198529A publication Critical patent/JP2018198529A/ja
Application granted granted Critical
Publication of JP6714050B2 publication Critical patent/JP6714050B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0045—Full bridges, determining the direction of the current through the load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体デバイスおよびそれを含むインバータ回路、コンバータ回路等の電子回路に関する。
インバータ回路、コンバータ回路等の電子回路に用いられるスイッチングデバイスは、一般的に、電流容量を大きくするために並列に接続された複数のスイッチング素子（チップ）から構成されている。スイッチング素子として、Ｓｉ（珪素）を主成分とするＳｉスイッチング素子の他、ＳｉＣ（炭化珪素）を主成分とするＳｉＣスイッチング素子が開発されている。ＳｉＣスイッチング素子には、ＳｉＣ−ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）、ＳｉＣ−バイポーラトランジスタ（Bipolar Transistor）、ＳｉＣ−ＪＦＥＴ（Junction Field Effect Transistor）、ＳｉＣ−ＩＧＢＴ（Insulated Gate Bipolar Transistor）等がある。
特開2005-137072号公報
ＳｉＣスイッチングデバイスが用いられた電子回路において、ＳｉＣスイッチングデバイスに電源電圧が直接印加されるような短絡が発生すると、ＳｉＣスイッチングデバイスに短絡電流が流れるおそれがある。そこで、このような場合には、ＳｉＣスイッチングデバイスのゲート端子を接地することにより、短絡電流を遮断している。この際、短絡電流の遮断速度を速くすると、ＳｉＣスイッチングデバイスには大電流が流れているため、大きなサージ電圧が発生し、ＳｉＣスイッチングデバイスが破壊されるおそれがある。そこで、短絡電流の遮断速度を遅くする必要がある。しかしながら、短絡電流の遮断速度を遅くした場合には、熱暴走により、ＳｉＣスイッチングデバイスが破損するおそれがある。
この点について本出願人が開発したＳｉＣスイッチングデバイスを例にとって説明する。本出願人が開発したＳｉＣスイッチングデバイスは、並列接続された複数のＳｉＣ−ＭＯＳＦＥＴから構成されている。具体的には、ＳｉＣ−ＭＯＳＦＥＴの半導体チップが、複数並列接続されている。図５は、本出願人が開発したＳｉＣスイッチングデバイスのオン抵抗の温度特性の一例を示している。図５は、ゲート−ソース間電圧Ｖｇｓを９［Ｖ］から２２［Ｖ］まで０．５［Ｖ］間隔で変化させた場合の、ＳｉＣスイッチングデバイスのオン抵抗の温度特性を示している。
図５に示すように、このＳｉＣスイッチングデバイスのオン抵抗の温度特性は、ＳｉＣスイッチングデバイスのゲート−ソース間電圧Ｖｇｓによって変化する。図５の例では、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］より大きい場合には、図５の右側の高温領域において、ＳｉＣスイッチングデバイスのオン抵抗は温度が上昇するにしたがって大きくなる（オン抵抗の温度特性が正）。一方、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］以下の場合には、図５の右側の高温領域において、ＳｉＣスイッチングデバイスのオン抵抗は温度が上昇するにしたがって小さくなる（オン抵抗の温度特性が負）。前記高温領域は、たとえば、１２５℃以上１５０℃以下の領域である。なお、前記高温領域は、たとえば、１５０℃付近の領域であってもよい。電流遮断時においては、例えば１５０℃において、オン抵抗の温度特性が正であるか負であるかを問題にすればよい。図６では、１５０℃において、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］以下の場合には、オン抵抗の温度特性が負となる。
通常動作時において、ＳｉＣスイッチングデバイスがオン状態のときには、ＳｉＣスイッチングデバイスのゲート−ソース間電圧Ｖｇｓは１８［Ｖ］程度であるので、ＳｉＣスイッチングデバイスのオン抵抗は温度が上昇すると大きくなる。短絡電流遮断時においては、ＳｉＣスイッチングデバイスのゲート−ソース間電圧Ｖｇｓが低下していく。そして、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］以下になると、ＳｉＣスイッチングデバイスのオン抵抗の温度特性は負となるため、温度が高いほどＳｉＣスイッチングデバイスのオン抵抗が小さくなる。
ＳｉＣスイッチングデバイスを構成する複数のＳｉＣ−ＭＯＳＦＥＴ間においては、特に複数のＳｉＣ半導体チップを並列接続した場合、半導体チップごとに特性のばらつきがある。また、温度のばらつきがあるため、これら複数のＳｉＣ−ＭＯＳＦＥＴ間においては、半導体チップごとにオン抵抗にばらつきが生じる。したがって、ＳｉＣスイッチングデバイス内の複数のＳｉＣＭＯＳＦＥＴのうち、最もオン抵抗が低いＳｉＣ−ＭＯＳＦＥＴ（最も温度が高いＳｉＣＭＯＳＦＥＴ）の半導体チップに電流が集中して流れる。この結果、ＳｉＣスイッチングデバイスが破損するおそれがある。
この発明の目的は、制御電極と第２電極との間の電圧によって、オン抵抗の温度特性が反転する半導体デバイスを提供することである。
この発明の目的は、短絡時にスイッチングデバイスが破損するのを防止できる電子回路を提供することである。
この発明による半導体デバイスは、制御電極および第２電極を有し、前記制御電極と前記第２電極との間の第１電圧が、所定電圧以下のときに、オン抵抗の温度特性が負となり、前記第１電圧が前記所定電圧よりも高いときに、前記オン抵抗の温度特性が正となるように構成されている。
この構成では、制御電極と第２電極との間の電圧によって、オン抵抗の温度特性が反転する半導体デバイスが得られる。
この発明の一実施形態では、前記半導体デバイスは、並列に接続された複数のデバイスから構成されている。
この発明の一実施形態では、前記半導体デバイスは、ＳｉＣを含む。
この発明の一実施形態では、前記制御電極は、ゲート電極である。
この発明の一実施形態では、前記第２電極は、ソース電極またはエミッタ電極である。
この発明の一実施形態では、前記半導体デバイスは、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＪＦＥＴおよびＩＧＢＴのうちから選択された任意の１つである。
この発明による電子回路は、前記半導体デバイスと、前記半導体デバイスに流れる第１電流が所定値以上になったときに、前記第１電流を遮断させるように構成されている保護回路とを含む。
この構成では、短絡時にスイッチングデバイスが破損するのを防止できる。
この発明の一実施形態では、前記保護回路は、前記第１電流が所定値以上になったときに、前記第１電圧を低下させることにより、前記第１電流を遮断させるように構成されている。
この発明の一実施形態では、前記保護回路は、前記第１電流の遮断時において、前記第１電圧が前記所定電圧まで低下してから、前記第１電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記第１電圧を低下させるように構成されている。
この発明の一実施形態では、前記保護回路は、前記第１電流の遮断時において、前記第１電流を遮断する動作が開始されてから、前記第１電圧が前記所定電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となるように構成されている。
この発明の一実施形態では、前記保護回路は、第１抵抗と、前記第１電流が前記所定値以上になったときに、前記第１抵抗を介して前記制御電極を接地に接続する第１切替回路とを有する。
この発明の一実施形態では、前記第１抵抗の抵抗値は、前記第１電圧が前記所定電圧まで低下してから、前記第１電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように設定されている。
この発明の一実施形態では、前記第１抵抗の抵抗値は、前記第１電流の遮断時において、前記第１電流を遮断する動作が開始されてから、前記第１電圧が前記所定電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となるように構成されている。
この発明の一実施形態では、前記保護回路は、前記第１電流が所定値以上になったことを検出する電流検出回路を含み、前記電流検出回路の検出結果に応じて前記第１切替回路の接続を切り替える。
この発明の一実施形態では、前記保護回路は、前記第１抵抗の抵抗値よりも大きな抵抗値の第２抵抗と、前記第１電圧が前記所定電圧まで低下すると、前記第２抵抗を介して前記第１端子を接地に接続する第２切替回路とを有する。
この発明の一実施形態では、前記保護回路は、前記第１電圧が前記所定電圧まで低下したことを検出する電圧検出回路を含み、前記電圧検出回路の検出結果に応じて前記第２切替回路の接続を切り替える。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、本発明の一実施形態に係るインバータ回路を示す電気回路図である。 図２は、図１のモジュールの電気的構成を示す図解的な平面図である。 図３は、ゲート駆動回路の電気的構成を示す電気回路図である。 図４は、図２に示されるモジュールと同様な構造を有する試料を作成し、その試料を前記ゲート駆動回路と同様な構成のゲート駆動回路に接続し、そのゲート駆動回路内の電流遮断抵抗として予め用意した３種類の抵抗を使用して短絡試験を行った結果を示す図である。 図５は、図２に示されるモジュールのオン抵抗の温度特性を示すグラフである。 図６は、ゲート駆動回路の他の構成例を示す電気回路図である。 図７は、複数種類の電流遮断抵抗を用いて電流遮断時の遮断速度を段階的に変化させた場合の第１のＭＯＳＦＥＴの短絡電流およびゲート−ソース間電圧の経時的変化を模式的に示すグラフである。
以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るインバータ回路を示す電気回路図である。
インバータ回路１は、第１〜第４のモジュール（スイッチングデバイス）２〜５と、第１〜第４のゲート駆動回路６〜９と、制御部１０とを含む。
図２は、第１のモジュール２の電気的構成を示す電気回路図である。
第１のモジュール２は、複数のスイッチング素子Ｔｒ（半導体チップ）を含んでいる。スイッチング素子Ｔｒは、Ｎチャンネル型のＭＯＳＦＥＴから構成されている。特に、この実施形態では、スイッチング素子は、ＳｉＣ（炭化珪素）を主成分とするＳｉＣ−ＭＯＳＦＥＴである。また、第１のモジュール２は、ドレイン端子Ｄとソース端子Ｓとゲート端子Ｇとソースセンス端子ＳＳとを含んでいる。複数のスイッチング素子Ｔｒ（半導体チップ）は、ドレイン端子Ｄとソース端子Ｓとの間に並列に接続されている。ＳｉＣ−ＭＯＳＦＥＴ等のＳｉＣスイッチング素子はＳｉスイッチング素子に比べてチップサイズを大きくすることが難しいため、複数のＳｉＣスイッチング素子から構成されるモジュールでは、複数のＳｉスイッチング素子から構成されるモジュールに比べて、スイッチング素子の並列接続数（並列接続する半導体チップの数）が多くなることが多い。
複数のスイッチング素子Ｔｒのドレインは、ドレイン端子Ｄに接続されている。複数のスイッチング素子Ｔｒのソースは、ソース端子Ｓに接続されている。複数のスイッチング素子Ｔｒのゲートは、ゲート端子Ｇに接続されている。１つのスイッチング素子Ｔｒのソース（電流検出部）は、ソースセンス端子ＳＳにも接続されている。第２、第３および第４のモジュール３〜５も、第１のモジュール２と同じ構成である。
図１においては、第１のモジュール２内の複数のスイッチング素子Ｔｒの並列回路を、簡易的に１つのＭＯＳＦＥＴ２１（以下、「第１のＭＯＳＦＥＴ２１」という。）で表している。同様に、第２モジュール３内の複数のスイッチング素子Ｔｒの並列回路を、簡易的に１つのＭＯＳＦＥＴ２２（以下、「第２のＭＯＳＦＥＴ２２」という。）で表している。同様に、第３のモジュール４内の複数のスイッチング素子Ｔｒの並列回路を、簡易的に１つのＭＯＳＦＥＴ２３（以下、「第３のＭＯＳＦＥＴ２３」という。）で表している。同様に、第４のモジュール５内の複数のスイッチング素子Ｔｒの並列回路を、簡易的に１つのＭＯＳＦＥＴ２４（以下、「第４のＭＯＳＦＥＴ２４」という。）で表している。
第１のモジュール２のドレイン端子Ｄ（第１のＭＯＳＦＥＴ２１のドレイン）は、電源１１の正極端子に接続されている。第１のモジュール２のソース端子Ｓ（第１のＭＯＳＦＥＴ２１のソース）は、第２のモジュール３のドレイン端子Ｄ（第２のＭＯＳＦＥＴ２２のドレイン）に接続されている。第１のモジュール２のゲート端子Ｇ（第１のＭＯＳＦＥＴ２１のゲート）および第１のモジュール２のソースセンス端子ＳＳ（第１のＭＯＳＦＥＴ２１のソース）は、第１のゲート駆動回路６に接続されている。
第２のモジュール３のソース端子Ｓ（第２のＭＯＳＦＥＴ２２のソース）は、電源１１の負極端子に接続されている。第２のモジュール３のゲート端子Ｇ（第２のＭＯＳＦＥＴ２２のゲート）および第２のモジュール３のソースセンス端子ＳＳ（第２のＭＯＳＦＥＴ２２のソース）は、第２のゲート駆動回路７に接続されている。
第３のモジュール４のドレイン端子Ｄ（第３のＭＯＳＦＥＴ２３のドレイン）は、電源１１の正極端子に接続されている。第３のモジュール４のソース端子Ｓ（第３のＭＯＳＦＥＴ２３のソース）は、第４のモジュール５のドレイン端子Ｄ（第４のＭＯＳＦＥＴ２４のドレイン）に接続されている。第３のモジュール４のゲート端子Ｇ（第３のＭＯＳＦＥＴ２３のゲート）および第３のモジュール４のソースセンス端子ＳＳ（第３のＭＯＳＦＥＴ２３のソース）は、第３のゲート駆動回路８に接続されている。
第４のモジュール５のソース端子Ｓ（第４のＭＯＳＦＥＴ２４のソース）は、電源１１の負極端子に接続されている。第４のモジュール５のゲート端子Ｇ（第４のＭＯＳＦＥＴ２４のゲート）および第４のモジュール５のソースセンス端子ＳＳ（第４のＭＯＳＦＥＴ２４のソース）は、第４のゲート駆動回路９に接続されている。第１のモジュール２と第２のモジュール３との接続点と、第３のモジュール４と第４のモジュール５との接続点との間には、負荷１２が接続されている。
制御部１０は、ＣＰＵとそのプログラム等を記憶したメモリ（ＲＯＭ、ＲＡＭ等）を含むマイクロコンピュータからなる。制御部１０は、第１のＭＯＳＦＥＴ２１に対する第１のゲート制御信号ＣＧ１、第２のＭＯＳＦＥＴ２２に対する第２のゲート制御信号ＣＧ２、
第３のＭＯＳＦＥＴ２３に対する第３のゲート制御信号ＣＧ３および第４のＭＯＳＦＥＴ２４に対する第４のゲート制御信号ＣＧ４を生成して、第１、第２、第３および第４のゲート駆動回路６，７，８，９にそれぞれ与える。
各ゲート駆動回路６，７，８，９は、それぞれ、制御部１０から与えられたゲート制御信号ＣＧ１，ＣＧ２，ＣＧ３，ＣＧ４に基づいて、第１のＭＯＳＦＥＴ２１、第２のＭＯＳＦＥＴ２２、第３のＭＯＳＦＥＴ２３および第４のＭＯＳＦＥＴ２４に対するゲート駆動信号ＤＧ１，ＤＧ２，ＤＧ３，ＤＧ４をそれぞれ生成して出力する。これにより、第１〜第４のＭＯＳＦＥＴ２１，２２，２３，２４が駆動制御される。
このようなインバータ回路１では、たとえば、第１のＭＯＳＦＥＴ２１と第４のＭＯＳＦＥＴ２４とがオンされる。この後、これらのＭＯＳＦＥＴ２１,２２がオフされることにより、全てのＭＯＳＦＥＴ２１〜２４がオフ状態とされる。所定のデットタイム期間が経過すると、今度は、第２のＭＯＳＦＥＴ２２と第３のＭＯＳＦＥＴ２３とがオンされる。この後、これらのＭＯＳＦＥＴ２２,２３がオフされることにより、全てのＭＯＳＦＥＴ２１〜２４がオフ状態とされる。所定のデットタイム期間が経過すると、再び第１のＭＯＳＦＥＴ２１と第４のＭＯＳＦＥＴ２４とがオンされる。このような動作が繰り返されることにより、負荷１２が交流駆動される。
各ゲート駆動回路６，７，８，９は、対応するＭＯＳＦＥＴ２１，２２，２３，２４に電源電圧が直接印加されるような短絡等が発生したときに、当該ＭＯＳＦＥＴ２１，２２，２３，２４を保護するための過電流保護機能を備えている。ＭＯＳＦＥＴ２１，２２，２３，２４に電源電圧が直接印加されるような短絡が発生する場合には、たとえば、負荷１２が短絡した場合、電源１１の正極端子と負極端子との間に直列に接続された２つのＭＯＳＦＥＴ（２１，２２；２３，２４）が同時にオンした場合、電源１１の正極端子と負極端子との間に直列に接続された２つのＭＯＳＦＥＴ（２１，２２；２３，２４）のいずれか一方が短絡故障した場合等がある。各ゲート駆動回路６，７，８，９の構成は同じなので、以下、第１のゲート駆動回路６の過電流保護機能について詳しく説明する。
図３は、第１のゲート駆動回路の構成を示す電気回路図である。
第１のゲート駆動回路６は、増幅回路３１と、第１の切替回路３２と、ゲート抵抗３３と、第２の切替回路３４と、電流遮断抵抗３５と、過電流検出回路３６とを含んでいる。
増幅回路３１の入力端子には、制御部１０からのゲート制御信号ＣＧ１が入力する。増幅回路３１は、ゲート制御信号ＣＧ１を増幅してゲート駆動信号ＤＧ１を生成する。増幅回路３１の出力端子は、第１の切替回路３２の一方の入力端子（第１入力端子）ａに接続されている。第１の切替回路３２は、２つの入力端子ａ，ｂと１つの出力端子ｃを有しており、いずれか一方の入力端子ａ，ｂを選択して、出力端子ｃに接続する。第１の切替回路３２の他方の入力端子（第２入力端子）ｂはオープン状態とされている。第１の切替回路３２の出力端子ｃはゲート抵抗３３を介して第１のモジュール２のゲート端子Ｇに接続されている。第１の切替回路３２は、過電流検出回路３６の出力によって制御される。
第２の切替回路３４は、１つの入力端子ｄと２つの出力端子ｅ，ｆを有しており、いずれか一方の出力端子ｅ，ｆを選択して、入力端子ｄを選択した出力端子に接続する。入力端子ｄは、ゲート抵抗３３と第１のモジュール２のゲート端子Ｇとの接続点に、電流遮断抵抗３５を介して接続されている。一方の出力端子（第１出力端子）ｅは、オープン状態とされている。他方の出力端子（第２出力端子）ｆは、接地されている。第２の切替回路３４は、過電流検出回路３６の出力によって制御される。なお、ゲート抵抗３３の抵抗値をｒ１とし、電流遮断抵抗３５の抵抗値をｒ２とする。後述するように、ｒ２はｒ１より大きな値に設定されている。
過電流検出回路３６は、電流検出用抵抗３７と比較回路３８とを含んでいる。電流検出用抵抗３７の一端は第１のモジュール２のソースセンス端子ＳＳに接続され、電流検出用抵抗３７の他端は接地されている。電流検出用抵抗３７の端子間電圧（電圧降下量）は、第１のＭＯＳＦＥＴ２１を流れる電流の大きさに応じた値となる。電流検出用抵抗３７の端子間電圧は、比較回路３８に与えられる。比較回路３８は、電流検出用抵抗３７の端子間電圧と基準電圧とを比較することにより、過電流状態であるか否かを判定し、その判定結果を表す判定信号を出力する。具体的には、比較回路３８は、電流検出用抵抗３７の端子間電圧が基準電圧より大きいときに、過電流状態であると判定する（過電流を検出する）。
過電流検出回路３６によって過電流が検出されていない状態（通常時）においては、第２の切替回路３４は、第１出力端子ｅを選択して、入力端子ｄを第１出力端子ｅに接続する。これにより、第２の切替回路３４の入力端子ｄはハイインピーダンス状態となる。また、第１の切替回路３２は、第１入力端子ａを選択して、第１入力端子ａを出力端子ｃに接続する。これにより、増幅回路３１によって生成されたゲート駆動信号ＤＧ１が、ゲート抵抗３３を介して、第１のＭＯＳＦＥＴ２１のゲートに与えられる。このゲート駆動信号ＤＧ１により、第１のＭＯＳＦＥＴ２１が駆動制御される。
過電流検出回路３６によって過電流が検出されたときには、第１の切替回路３２は、第２入力端子ｂを選択して、出力端子ｃを第２入力端子ｂに接続する。これにより、第１の切替回路３２の出力端子ｃはハイインピーダンス状態となる。また、第２の切替回路３４は、第２出力端子ｆを選択して、入力端子ｄを第２出力端子ｆに接続する。これにより、第２の切替回路３４の入力端子ｄは接地される。
つまり、第１のＭＯＳＦＥＴ２１のゲートが電流遮断抵抗３５を介して接地される。この結果、第１のＭＯＳＦＥＴ２１のゲート−ソース間電圧Ｖｇｓが低減され、第１のＭＯＳＦＥＴ２１に流れるドレイン電流（短絡電流）が遮断される。短絡電流の遮断速度は、電流遮断抵抗３５の抵抗値ｒ２によって変化する。電流遮断抵抗３５の抵抗値ｒ２が大きいほど、短絡電流の遮断速度が遅くなる。なお、電流遮断抵抗３５の抵抗値ｒ２は、ゲート抵抗３３の抵抗値ｒ１より大きい。この実施形態では、ゲート抵抗３３の抵抗値ｒ１は、たとえば、３．９[Ω]であり、電流遮断抵抗３５の抵抗値ｒ２は、たとえば、３３[Ω]である。
短絡電流の遮断速度を速くすると、第１のＭＯＳＦＥＴ２１には大電流が流れているため、大きなサージ電圧が発生し、第１のＭＯＳＦＥＴ２１が破損するおそれがある。そこで、短絡電流の遮断速度を遅くする必要がある。このために、過電流検出時に、ゲート抵抗３３の抵抗値ｒ１より大きな抵抗値ｒ２を有する電流遮断抵抗３５を介して、第１のＭＯＳＦＥＴ２１のゲートを接地させている。
しかしながら、短絡電流の遮断速度を遅くすると、熱暴走により、第１のＭＯＳＦＥＴ２１が破損するおそれがある。つまり、第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性は、図５に示すように、第１のＭＯＳＦＥＴ２１のゲート−ソース間電圧Ｖｇｓによって変化する。図５は、ゲート−ソース間電圧Ｖｇｓを９［Ｖ］から２２［Ｖ］まで０．５［Ｖ］間隔で変化させた場合の、第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性を示している。
図５の例では、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］より大きい場合には、図５の右側の高温領域において、第１のＭＯＳＦＥＴ２１のオン抵抗は温度が上昇するにしたがって大きくなる（オン抵抗の温度特性が正）。例えば、１５０℃において、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］より大きい場合には、オン抵抗の温度特性が正である。
一方、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］以下の場合には、図５の右側の高温領域において、第１のＭＯＳＦＥＴ２１のオン抵抗は温度が上昇するにしたがって小さくなる（オン抵抗の温度特性が負）。例えば、１５０℃において、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］以下の場合には、オン抵抗の温度特性が負である。前記高温領域は、たとえば、１２５℃以上１５０℃以下の領域である。なお、前記高温領域は、たとえば、１５０℃付近の領域であってもよい。
通常時において、第１のＭＯＳＦＥＴ２１がオン状態のときには、第１のＭＯＳＦＥＴ２１のゲート−ソース間電圧Ｖｇｓは１８［Ｖ］程度であるので、第１のＭＯＳＦＥＴ２１のオン抵抗は温度が上昇すると大きくなる。電流を遮断する際には、第１のＭＯＳＦＥＴ２１のゲート−ソース間電圧Ｖｇｓが低下していく。そして、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］以下になると、第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性は負となるため、温度が高いほど第１のＭＯＳＦＥＴ２１のオン抵抗が小さくなる。
第１のＭＯＳＦＥＴ２１に含まれる複数のスイッチング素子Ｔｒ間においては温度のばらつきがあるため、これら複数のスイッチング素子Ｔｒの間においてはオン抵抗にばらつきが生じる。したがって、第１のＭＯＳＦＥＴ２１に含まれる複数のスイッチング素子Ｔｒのうち、最もオン抵抗が低いスイッチング素子Ｔｒ（最も温度が高いスイッチング素子Ｔｒ）に電流が集中して流れる。この結果、第１のＭＯＳＦＥＴ２１が破損するおそれがある。
そこで、この実施形態では、電流遮断動作が開始されてから、ゲート−ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性が負となるような値（この実施形態では１０［Ｖ］）まで低下する時点までの時間が１００［ｎｓｅｃ］以上となり、かつその時点から、第１のＭＯＳＦＥＴ２１のドレイン電流が飽和電流の２％以下になるまでの時間Ｔｘが５００［ｎｓｅｃ］以下となるように、電流遮断抵抗３５の抵抗値ｒ２が設定されている。
この実施形態では、前記時間Ｔｘが５００［ｎｓｅｃ］以下にされているので、後述する実験結果からわかるように、第１のＭＯＳＦＥＴ２１が熱暴走により破損するのを防止できる。また、前記時間Ｔｘを５００［ｎｓｅｃ］以下にしても、電流遮断動作が開始されてから、ゲート−ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性が負となるような値まで低下する時点までの時間が１００［ｎｓｅｃ］以上にされているので、電流遮断速度が速くなりすぎることもない。このため、サージ電圧も低く抑えることができる。
図４は、図２に示されるモジュール２と同様な構造を有する複数のモジュールの試料を作成し、その試料を前記ゲート駆動回路６と同様な構成のゲート駆動回路に接続し、そのゲート駆動回路内の電流遮断抵抗として予め用意した３種類の抵抗を使用して短絡試験を行った結果を示す。電流遮断抵抗として、抵抗値が４７［Ω］、３３［Ω］および２２［Ω］の３種類を用意した。短絡試験は、試料がオン状態であるときに、その試料のドレイン−ソース間に電源を直接接続させることにより行った。
図４において、曲線ａ１およびｂ１は、それぞれ、電流遮断抵抗（図３の抵抗３５に対応する）として抵抗値が４７［Ω］の抵抗を用いた場合の、短絡電流（ドレイン電流）Ｉｓｃおよびゲート−ソース間電圧Ｖｇｓの経時的変化を示している。曲線ａ２およびｂ２は、それぞれ、電流遮断抵抗として抵抗値が３３［Ω］の抵抗を用いた場合の、短絡電流Ｉｓｃおよびゲート−ソース間電圧Ｖｇｓの経時的変化を示している。曲線ａ３およびｂ３は、それぞれ、電流遮断抵抗として抵抗値が２２［Ω］の抵抗を用いた場合の、短絡電流Ｉｓｃおよびゲート−ソース間電圧Ｖｇｓの経時的変化を示している。
図４において、ｔ０は、過電流が検出されて試料のゲート端子Ｇが電流遮断抵抗を介して接地された時点（短絡電流遮断開始時点）を示している。電流遮断抵抗の抵抗値にかかわらず、試料のゲート端子Ｇが電流遮断抵抗を介して接地されると、ゲート−ソース間電圧Ｖｇｓおよび短絡電流（ドレイン電流）Ｉｓｃが減少していく。
しかしながら、曲線ａ１およびｂ１からわかるように、電流遮断抵抗として抵抗値が４７[Ω］の抵抗を用いた場合には、短絡電流Ｉｓｃおよびゲート−ソース間電圧Ｖｇｓは、０に収束せずに比較的大きな振幅で脈動した後、試料が破損した。電流遮断抵抗として抵抗値が４７[Ω］の抵抗を用いた場合、ゲート−ソース間電圧Ｖｇｓがオン抵抗の温度特性が負となる１０［Ｖ］に達してから、短絡電流（ドレイン電流）Ｉｓｃがその飽和電流（約１０００［Ａ］）の２％（約２０［Ａ］）に達するまでの時間Ｔｘ１は５００［ｎｓｅｃ］より大きかった。
電流遮断抵抗として抵抗値が３３[Ω］の抵抗を用いた場合には、短絡電流Ｉｓｃおよびゲート−ソース間電圧Ｖｇｓは、ほぼ０に収束した。そして、試料は破損しなかった。この場合、短絡電流遮断開始時点ｔ０からゲート−ソース間電圧Ｖｇｓが１０［Ｖ］に達するまでの時間は１００［ｎｓｅｃ］以上であり、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］に達してから短絡電流Ｉｓｃがその飽和電流の２％に達するまでの時間Ｔｘ２は、５００［ｎｓｅｃ］以下であった。
電流遮断抵抗として抵抗値が２２[Ω］の抵抗を用いた場合には、短絡電流Ｉｓｃおよびゲート−ソース間電圧Ｖｇｓは、ほぼ０に収束した。そして、試料は破損しなかった。この場合、短絡電流遮断開始時点ｔ０からゲート−ソース間電圧Ｖｇｓが１０［Ｖ］に達するまでの時間は１００［ｎｓｅｃ］以上であり、ゲート−ソース間電圧Ｖｇｓが１０［Ｖ］に達してから短絡電流Ｉｓｃがその飽和電流の２％に達するまでの時間Ｔｘ３は、前記時間Ｔｘ２より短かった。
このように、ゲート−ソース間電圧Ｖｇｓがオン抵抗の温度特性が負となる１０［Ｖ］に達してから、短絡電流Ｉｓｃがその飽和電流の２％に達するまでの時間を、５００［ｎｓｅｃ］以下とすると、試料が破損しないことが判明した。これは、試料（モジュール）内に含まれる複数のスイッチング素子のうちの１つに短絡電流が集中するより前に、短絡電流を小さな値まで低下させることができるからであると考えられる。
なお、図３においては、ゲート抵抗３５および電流遮断抵抗３５はゲート駆動回路６に設けられているが、ゲート抵抗３５および電流遮断抵抗３５をモジュール（スイッチングデバイス）２側に設けてもよい。
以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、ゲート駆動回路６〜９は、１つの電流遮断抵抗３５を用いて短絡電流を遮断しているが、複数の電流遮断抵抗を用いて電流遮断時の遮断速度を段階的に変化させるようにしてもよい。この場合のゲート駆動回路の構成について、図６を参照して、第１のゲート駆動回路６を例にとって説明する。図６において、前述の図３の各部に対応する部分には、図３と同じ符号を付して示す。
図６に示される第１のゲート駆動回路６では、過電流検出時に、ゲート抵抗３３が第１の電流遮断抵抗として用いられ、電流遮断抵抗３５が第２の電流遮断抵抗として用いられる。第２の電流遮断抵抗（電流遮断抵抗３５）の抵抗値ｒ２は、第１の電流遮断抵抗（ゲート抵抗３３）の抵抗値ｒ１より大きく設定されている。たとえば、抵抗値ｒ１は３．９[Ω]であり、抵抗値ｒ２は３３[Ω]である。
第１の切替回路３２は、第１および第２入力端子ａ，ｂの他に、第３入力端子ｇを有している。第３の入力端子ｇは接地されている。また、ゲート駆動回路６は、第１のＭＯＳＦＥＴ２１のゲート−ソース間電圧Ｖｇｓを監視する電圧監視部３９をさらに備えている。
過電流検出回路３６によって過電流が検出されていない状態（通常時）においては、第２の切替回路３４は、第１出力端子ｅを選択して、入力端子ｄを第１出力端子ｅに接続する。これにより、第２の切替回路３４の入力端子ｄはハイインピーダンス状態となる。また、第１の切替回路３２は、第１入力端子ａを選択して、第１入力端子ａを出力端子ｃに接続する。これにより、増幅回路３１によって生成されたゲート駆動信号ＤＧ１が、ゲート抵抗（第１の電流遮断抵抗）３３を介して、第１のＭＯＳＦＥＴ２１のゲートに与えられる。このゲート駆動信号ＤＧ１により、第１のＭＯＳＦＥＴ２１が駆動制御される。
過電流検出回路３６によって過電流が検出されたときには、第１の切替回路３２は、第２入力端子ｂを選択して、出力端子ｃを第２入力端子ｂに接続する。これにより、第１の切替回路３２の出力端子ｃはハイインピーダンス状態となる。また、第２の切替回路３４は、第２出力端子ｆを選択して、入力端子ｄを第２出力端子ｆに接続する。これにより、第２の切替回路３４の入力端子ｄは接地される。
つまり、第１のＭＯＳＦＥＴ２１のゲートが第２の電流遮断抵抗３５を介して接地される。この結果、第１のＭＯＳＦＥＴ２１のゲート−ソース間電圧Ｖｇｓが低減される。この場合、第２の電流遮断抵抗３５の抵抗値は、第１の電流遮断抵抗３３の抵抗値より大きく設定されているため、第１のＭＯＳＦＥＴ２１のゲートを第１の電流遮断抵抗３３を介して接地する場合に比べて電流遮断速度は遅い。ゲート−ソース間電圧Ｖｇｓが減少し、ゲート−ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性が負となる電圧値（この例では１０［Ｖ］）となると、電圧監視部３９は、第１の切替回路３２および第２の切替回路３４に抵抗切替信号を出力する。
第１の切替回路３２は、電圧監視部３９からの抵抗切替信号を受信すると、第３入力端子ｇを選択して、出力端子ｃを第３入力端子ｇに接続する。第２の切替回路３４は、電圧監視部３９からの抵抗切替信号を受信すると、第１出力端子ｅを選択して、入力端子ｄを第１出力端子ｅに接続する。これにより、第１のＭＯＳＦＥＴ２１のゲートは、第１の電流遮断抵抗３３を介して接地され、ゲート−ソース間電圧Ｖｇｓが低減される。第１の電流遮断抵抗３３の抵抗値は、第２の電流遮断抵抗３５の抵抗値より小さいため、電流遮断速度が速くなる。
電流遮断時の第１のＭＯＳＦＥＴ２１の短絡電流（ドレイン電流）Ｉｓｃおよびゲート−ソース間電圧Ｖｇｓの経時的変化を模式的にグラフで表すと、図７に示すようになる。図７において、時点ｔ０は、過電流が検出されて第１のＭＯＳＦＥＴ２１のゲートが第２の電流遮断抵抗３５を介して接地された時点（短絡電流遮断開始時点）を示している。また、時点ｔ１は、前記抵抗切替信号に基づいて第１のＭＯＳＦＥＴ２１のゲートが第１の電流遮断抵抗３３を介して接地された時点、すなわち、短絡電流遮断開始後においてゲート−ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ２１のオン抵抗の温度特性が負となるような値まで低下した時点を示している。この場合、短絡電流遮断開始時点ｔ０から時点ｔ１までの時間は１００［ｎｓｅｃ］以上であり、時点ｔ１から第１のＭＯＳＦＥＴ２１のドレイン電流が飽和電流の２％以下になるまでの時間は５００［ｎｓｅｃ］以下である。
つまり、第２の電流遮断抵抗３５の抵抗値は、短絡電流遮断開始時点ｔ０から時点ｔ１までの時間が１００［ｎｓｅｃ］以上となるような値に設定されている。また、第１の電流遮断抵抗３３の抵抗値は、時点ｔ１から第１のＭＯＳＦＥＴ２１のドレイン電流が飽和電流の２％以下になるまでの時間が５００［ｎｓｅｃ］以下となるような値に設定されている。
なお、図６においては、第１の電流遮断抵抗（ゲート抵抗３３）および第２の電流遮断抵抗３５はゲート駆動回路６に設けられているが、第１の電流遮断抵抗（ゲート抵抗３３）および第２の電流遮断抵抗３５をモジュール（スイッチングデバイス）２側に設けてもよい。
前記実施形態では、スイッチングデバイス２１〜２４を構成するスイッチング素子ＴｒがＳｉＣ−ＭＯＳＦＥＴである例を示したが、スイッチングデバイス２１〜２４を構成するスイッチング素子Ｔｒは、ＳｉＣを主成分とするスイッチング素子であれば、ＳｉＣ−ＭＯＳＦＥＴ以外の素子であってもよい。たとえば、スイッチングデバイス２１〜２４を構成するスイッチング素子Ｔｒは、ＳｉＣ−バイポーラトランジスタ、ＳｉＣ−ＪＦＥＴ、ＳｉＣ−ＩＧＢＴ等であってもよい。スイッチング素子ＴｒがＳｉＣ−ＩＧＢＴの場合には、ＳｉＣ−ＩＧＢＴのコレクタが前記ＳｉＣ−ＭＯＳＦＥＴのドレインに対応し、ＳｉＣ−ＩＧＢＴのエミッタが前記ＳｉＣ−ＭＯＳＦＥＴのソースに対応する。
また、前記実施形態では、この発明をインバータ回路に適用した場合について説明したが、コンバータ回路等のインバータ回路以外の電子回路にもこの発明を適用することができる。
本発明の実施形態について詳細に説明したが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
この出願は、２０１２年１０月３１日に日本国特許庁に提出された特願２０１２−２４０５６４号に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
１ インバータ回路
２〜５ モジュール（スイッチングデバイス）
６〜９ ゲート駆動回路
１０ 制御部
１１ 電源
１２ 負荷
２１〜２４ ＭＯＳＦＥＴ
３１ 増幅回路
３２ 第１の切替回路
３３ ゲート抵抗
３４ 第１の切替回路
３５ 電流遮断抵抗
３６ 過電流検出回路
３９ 電圧監視部

Claims (16)

  1. 制御電極および第２電極を有し、前記制御電極と前記第２電極との間の第１電圧が、所定電圧以下のときに、オン抵抗の温度特性が負となり、前記第１電圧が前記所定電圧よりも高いときに、前記オン抵抗の温度特性が正となるように構成されている、半導体デバイス。
  2. 前記半導体デバイスは、並列に接続された複数のデバイスから構成されている、請求項１に記載の半導体デバイス。
  3. 前記半導体デバイスは、ＳｉＣを含む、請求項１または２に記載の半導体デバイス。
  4. 前記制御電極は、ゲート電極である、請求項１〜３のいずれかに記載の半導体デバイス。
  5. 前記第２電極は、ソース電極またはエミッタ電極である、請求項１〜４のいずれかに記載の半導体デバイス。
  6. 前記半導体デバイスは、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＪＦＥＴおよびＩＧＢＴのうちから選択された任意の１つである、請求項１〜５のいずれかに記載の半導体デバイス。
  7. 請求項１〜６のいずれかに記載の半導体デバイスと、
    前記半導体デバイスに流れる第１電流が所定値以上になったときに、前記第１電流を遮断させるように構成されている保護回路とを含む、電子回路。
  8. 前記保護回路は、前記第１電流が所定値以上になったときに、前記第１電圧を低下させることにより、前記第１電流を遮断させるように構成されている、請求項７に記載の電子回路。
  9. 前記保護回路は、前記第１電流の遮断時において、前記第１電圧が前記所定電圧まで低下してから、前記第１電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように、前記第１電圧を低下させるように構成されている、請求項７または８に記載の電子回路。
  10. 前記保護回路は、前記第１電流の遮断時において、前記第１電流を遮断する動作が開始されてから、前記第１電圧が前記所定電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となるように構成されている、請求項７〜９のいずれかに記載の電子回路。
  11. 前記保護回路は、
    第１抵抗と、
    前記第１電流が前記所定値以上になったときに、前記第１抵抗を介して前記制御電極を接地に接続する第１切替回路とを有する、請求項７〜１０のいずれかに記載の電子回路。
  12. 前記第１抵抗の抵抗値は、前記第１電圧が前記所定電圧まで低下してから、前記第１電流がその飽和電流の２％に達するまでの時間が５００［ｎｓｅｃ］以下となるように設定されている、請求項１１に記載の電子回路。
  13. 前記第１抵抗の抵抗値は、前記第１電流の遮断時において、前記第１電流を遮断する動作が開始されてから、前記第１電圧が前記所定電圧まで低下する時点までの時間が１００［ｎｓｅｃ］以上となるように構成されている、請求項１１または１２に記載の電子回路。
  14. 前記保護回路は、
    前記第１電流が所定値以上になったことを検出する電流検出回路を含み、
    前記電流検出回路の検出結果に応じて前記第１切替回路の接続を切り替える、請求項１１〜１３のいずれかに記載の電子回路。
  15. 前記保護回路は、
    前記第１抵抗の抵抗値よりも小さな抵抗値の第２抵抗と、
    前記第１電圧が前記所定電圧まで低下すると、前記第２抵抗を介して前記制御電極を接地に接続する第２切替回路とを有する、請求項１１に記載の電子回路。
  16. 前記保護回路は、
    前記第１電圧が前記所定電圧まで低下したことを検出する電圧検出回路を含み、
    前記電圧検出回路の検出結果に応じて前記第２切替回路の接続を切り替える、請求項１５に記載の電子回路。
JP2018138748A 2012-10-31 2018-07-24 半導体デバイスおよびそれを含む電子回路 Active JP6714050B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012240564 2012-10-31
JP2012240564 2012-10-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014544553A Division JP6380953B2 (ja) 2012-10-31 2013-10-30 電子回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020097720A Division JP7038758B2 (ja) 2012-10-31 2020-06-04 半導体デバイスおよびそれを含む電子回路

Publications (2)

Publication Number Publication Date
JP2018198529A JP2018198529A (ja) 2018-12-13
JP6714050B2 true JP6714050B2 (ja) 2020-06-24

Family

ID=50627425

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014544553A Active JP6380953B2 (ja) 2012-10-31 2013-10-30 電子回路
JP2018138748A Active JP6714050B2 (ja) 2012-10-31 2018-07-24 半導体デバイスおよびそれを含む電子回路
JP2020097720A Active JP7038758B2 (ja) 2012-10-31 2020-06-04 半導体デバイスおよびそれを含む電子回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014544553A Active JP6380953B2 (ja) 2012-10-31 2013-10-30 電子回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020097720A Active JP7038758B2 (ja) 2012-10-31 2020-06-04 半導体デバイスおよびそれを含む電子回路

Country Status (4)

Country Link
US (1) US9461533B2 (ja)
EP (3) EP3396860B1 (ja)
JP (3) JP6380953B2 (ja)
WO (1) WO2014069525A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114498A (ko) 2014-01-31 2016-10-05 르네사스 일렉트로닉스 가부시키가이샤 반도체 집적 회로 장치 및 전원 시스템
CN104460808A (zh) * 2014-11-25 2015-03-25 成都思茂科技有限公司 一种光束激发式精密反向偏置可调电流源
DE102014224167A1 (de) * 2014-11-26 2016-06-02 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben parallel geschalteter Leistungshalbleiterschalter
CN104467417A (zh) * 2014-11-28 2015-03-25 成都创图科技有限公司 一种逻辑保护射极耦合式的偏置可调电流源
DE102015221636A1 (de) * 2015-11-04 2017-05-04 Robert Bosch Gmbh Verfahren zum Betreiben eines Metall-Oxid-Halbleiter-Feldeffekttransistors
JP2019024274A (ja) * 2015-11-06 2019-02-14 株式会社日立製作所 電力変換装置
US10658921B2 (en) 2016-03-29 2020-05-19 Mitsubishi Electric Corporation Overheat protection control device and vehicle-mounted power circuit device
JP2018037919A (ja) * 2016-09-01 2018-03-08 富士電機株式会社 ゲート駆動回路
EP3297162B1 (en) * 2016-09-20 2020-10-28 Mitsubishi Electric R&D Centre Europe B.V. Method and device for controlling the switching of a first and a second power semiconductor switch
CN106357145B (zh) * 2016-09-28 2018-11-13 广东美的制冷设备有限公司 智能功率模块和空调器
DE112019000233T5 (de) * 2018-07-17 2020-08-20 Fuji Electric Co., Ltd. Stromversorgungsmodul mit eingebauter ansteuerschaltung
CN110190838A (zh) * 2018-12-05 2019-08-30 徐州中矿大传动与自动化有限公司 一种基于短路电流抑制的SiC MOSFET短路保护电路及方法
CN109638798B (zh) * 2018-12-20 2024-02-09 上海艾为电子技术股份有限公司 开关充电芯片的保护电路和开关充电电路
CN109889026B (zh) * 2019-03-20 2020-10-30 广东美的制冷设备有限公司 功率器件及电器
DE102019208122A1 (de) * 2019-06-04 2020-12-10 Audi Ag Verfahren zum Betrieb einer elektrischen Schaltung, elektrische Schaltung und Kraftfahrzeug
CN112290777A (zh) * 2020-09-16 2021-01-29 深圳市安捷芯源半导体有限公司 一种电流放大电路
US20220120813A1 (en) * 2020-10-20 2022-04-21 Milwaukee Electric Tool Corporation Current sensing in power tool devices using a field effect transistor
CN113315354A (zh) * 2021-06-24 2021-08-27 南通大学 一种抑制SiC MOSFET串扰的低阻抗钳位驱动电路
JP7195386B1 (ja) 2021-07-27 2022-12-23 三菱電機株式会社 電力変換装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61118026A (ja) * 1984-11-14 1986-06-05 Hitachi Ltd デジタル・アナログ変換回路
JPS61214775A (ja) * 1985-03-19 1986-09-24 Mitsubishi Electric Corp インバ−タの異常検出回路
US5642247A (en) * 1995-07-21 1997-06-24 Harris Corporation Automatic fault monitoring system and motor control system incorporating same
JP3161589B2 (ja) * 1996-10-17 2001-04-25 富士電機株式会社 電力変換器のゲート駆動回路
JP4612174B2 (ja) * 2000-11-10 2011-01-12 株式会社東芝 電池電流測定回路
JP4733860B2 (ja) * 2001-06-08 2011-07-27 三洋電機株式会社 スイッチング電源用集積回路
DE10339689B4 (de) * 2003-08-28 2005-07-28 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einer Spannungsbegrenzungsschaltung und Verfahren zur Ansteuerung eines Lasttransistors
JP2005137072A (ja) 2003-10-29 2005-05-26 Nissan Motor Co Ltd 過電流保護回路
JP2006050711A (ja) * 2004-08-02 2006-02-16 Denso Corp モータ駆動回路
JP2007212504A (ja) * 2006-02-07 2007-08-23 Nikon Corp シャッタ装置およびカメラ
JP2007312504A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp 電力変換装置
US8279644B2 (en) * 2008-05-14 2012-10-02 National Semiconductor Corporation Method and system for providing maximum power point tracking in an energy generating system
GB2469129B (en) * 2009-04-04 2013-12-11 Dyson Technology Ltd Current controller for an electric machine
JP5377756B2 (ja) * 2010-04-14 2013-12-25 本田技研工業株式会社 短絡保護方法
WO2012018073A1 (ja) * 2010-08-04 2012-02-09 ローム株式会社 パワーモジュールおよび出力回路
JP5714978B2 (ja) 2011-05-20 2015-05-07 住友ゴム工業株式会社 空気入りタイヤ
CN103001526B (zh) * 2011-09-15 2015-09-02 南京博兰得电子科技有限公司 一种非隔离型逆变器及其控制方法
US8624637B2 (en) * 2012-02-08 2014-01-07 Infineon Technologies Ag Switching control circuit for thermal protection of transistors

Also Published As

Publication number Publication date
US9461533B2 (en) 2016-10-04
EP2916440B1 (en) 2018-05-16
EP2916440A4 (en) 2016-05-25
EP3396860B1 (en) 2023-05-10
EP2916440A1 (en) 2015-09-09
JPWO2014069525A1 (ja) 2016-09-08
US20150311779A1 (en) 2015-10-29
EP3396860A1 (en) 2018-10-31
JP7038758B2 (ja) 2022-03-18
JP6380953B2 (ja) 2018-08-29
JP2020150791A (ja) 2020-09-17
EP4213383A1 (en) 2023-07-19
JP2018198529A (ja) 2018-12-13
WO2014069525A1 (ja) 2014-05-08

Similar Documents

Publication Publication Date Title
JP6714050B2 (ja) 半導体デバイスおよびそれを含む電子回路
CN107615664B (zh) 功率晶体管驱动装置
JP6432977B2 (ja) 電力半導体スイッチにおける短絡又は過電流状態の検出装置及び検出方法
KR102338061B1 (ko) 고상 회로 차단기 및 모터 구동 시스템
TWI600263B (zh) 功率變換器、短路保護電路與控制方法
JP6616576B2 (ja) 駆動回路
CN105577153A (zh) 半导体装置
JP7305303B2 (ja) 駆動装置及びパワーモジュール
JP6187904B2 (ja) 電子回路
CN102656763A (zh) 功率半导体开关元件的保护装置以及保护方法
WO2014136252A1 (ja) 半導体装置
CN106100008B (zh) 电池装置以及电池装置的制造方法
KR20150029866A (ko) 소프트 턴-오프 회로 및 방법
EP3442019A1 (en) Power module
JPH0653795A (ja) 半導体装置
JP2009165285A (ja) 半導体装置
JP2004129378A (ja) 電力用半導体素子のゲート駆動回路
JP2015029397A (ja) 半導体電力変換装置
US9000830B2 (en) Method and apparatus for protecting transistors
CN220525956U (zh) 固态断路器故障检测装置和包含其的固态断路器
JP2020129867A (ja) 過電流検出回路及び電流出力回路
KR102656808B1 (ko) 반도체를 이용한 회로 차단기
JP6815137B2 (ja) 半導体駆動装置
US20230336170A1 (en) Control device, and switching device
JP2020088056A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200604

R150 Certificate of patent or registration of utility model

Ref document number: 6714050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250