WO2014040305A1 - 薄膜晶体管主动装置 - Google Patents

薄膜晶体管主动装置 Download PDF

Info

Publication number
WO2014040305A1
WO2014040305A1 PCT/CN2012/081707 CN2012081707W WO2014040305A1 WO 2014040305 A1 WO2014040305 A1 WO 2014040305A1 CN 2012081707 W CN2012081707 W CN 2012081707W WO 2014040305 A1 WO2014040305 A1 WO 2014040305A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film transistor
thin film
active device
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2012/081707
Other languages
English (en)
French (fr)
Inventor
江政隆
陈柏林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US13/806,718 priority Critical patent/US9117705B2/en
Publication of WO2014040305A1 publication Critical patent/WO2014040305A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications

Definitions

  • the present invention relates to the field of planar display devices, and in particular, to a thin film transistor active device. Background technique
  • Each pixel of the active matrix flat panel display is driven by a thin film transistor active device integrated behind the pixel to enable high speed, high brightness, high contrast display screen information.
  • Each pixel of the active matrix flat panel display is controlled by a TFT integrated on itself, which is an active pixel point. Therefore, not only the speed can be greatly improved, but also the contrast and brightness are greatly improved, and the resolution is also improved. It reached a high level.
  • the thin film transistor matrix
  • the active matrix flat panel display is close to the CRT display and is the primary display device on laptops and desktops today.
  • a process flow diagram of a typical oxide semiconductor TFT having an etch stop layer structure in which a portion filled with the same hatching indicates a structure which can be formed in the same process step.
  • the oxide semiconductor TFT refers to a metal oxide active layer disposed on the gate insulating layer of the TFT, which is a TFT-based driving technique.
  • the oxide active layer is preferably an IGZO layer, and IGZO (Indium Gallium Zinc Oxide) is an abbreviation for indium gallium zinc oxide.
  • a gate electrode (GE) 10 is first formed on a substrate; next, a gate insulating layer (GI layer) 11 is overlaid on the gate electrode 10; next, at the gate insulating layer 11
  • An oxide semiconductor layer 12 is formed thereon, specifically an IGZO layer; an etch stop layer (ES layer) is formed on the oxide semiconductor layer 12, and the ES layer is usually subjected to chemical vapor deposition (CVD) using a precursor material.
  • CVD chemical vapor deposition
  • S/D source/drain
  • FIG. 2 it is a schematic structural view of a thin film transistor active device manufactured by a typical oxide semiconductor TFT with a process of a Cu process.
  • the thin film transistor active device mainly includes a gate electrode, a gate insulating layer 21, an oxide semiconductor layer 22, an etch stop layer 23, source/drain electrodes 24, a passivation layer 25, and the like, and an oxide semiconductor layer 22 is formed on the gate insulating layer.
  • an etch stop layer 23 is formed on the oxide semiconductor layer 22
  • a source/drain electrode 24 is electrically connected to the oxide semiconductor layer 22
  • a passivation layer 25 is overlaid on the source/drain electrodes 24.
  • a barrier layer 27 must be deposited before the deposition of Cu.
  • Mo, Ti or similar alloys or compounds are mainly used as a solution.
  • Vth shift TFT threshold voltage shift
  • SS degradation sub-threshold swing degradation
  • FIG. 3 it is a schematic diagram of a comparison of a gate voltage V (T drain current I D characteristic curve before and after air annealing in a process of a conventional IGZO TFT with a Cu process, which is taken from the Japanese Journal of Applied Physics (JJAP). 51 (2012) 011401. After air annealing, the diffusion effect of Cu ions significantly changes the gate voltage V (T drain current I D characteristic curve, which means that the TFT threshold voltage shift (Vth shift) is caused.
  • Abnormalities such as mobility down and sub-threshold swing degradation (SS degradation).
  • the existing process of the oxide semiconductor TFT with the Cu process will have the dual effects of metal ion diffusion from the metal electrode and the H content of the GI/ES/PV layer.
  • the control of these two factors is the stability of the TFT element. key. Summary of the invention
  • the present invention provides a thin film transistor active device, comprising: a gate electrode;
  • At least one of the gate insulating layer, the first protective layer and the second protective layer is composed of silicon nitride, and the refractive index thereof is between 2.0 and 3.0.
  • the oxide semiconductor layer contains at least one of an oxide of Zn, an oxide of Sn, an oxide of In, and an oxide of Ga.
  • the source/drain electrodes contain Cu or Al.
  • the first protective layer is located between the oxide semiconductor layer and the source/drain electrodes.
  • the silicon nitride is formed by plasma enhanced chemical vapor deposition using a mixed gas having a flow ratio of N 2 /(N 2 +Si ) of 0.7 to 0.9.
  • the silicon nitride has a H content of less than 5 atom%.
  • the first protective layer is an etch stop layer.
  • the second protective layer is a passivation layer.
  • the oxide semiconductor layer is an IGZO layer.
  • the thin film transistor active device is a thin film transistor of a TFT-LCD.
  • the invention also provides a thin film transistor active device, comprising:
  • At least one of the gate insulating layer, the first protective layer and the second protective layer is composed of silicon nitride, and the refractive index thereof is between 2.0 and 3.0;
  • the oxide semiconductor layer contains at least one of an oxide of Zn, an oxide of Sn, an oxide of In, and an oxide of Ga;
  • the source/drain electrodes contain Cu or A1;
  • the first protective layer is located between the oxide semiconductor layer and the source/drain electrodes; wherein the silicon nitride is a flow ratio of 0.7 to 0.9 using N 2 /(N 2 +Si3 ⁇ 4) a mixed gas formed by plasma enhanced chemical vapor deposition;
  • silicon content of the silicon nitride is less than 5 atom%
  • the first protective layer is an etch stop layer
  • the second protective layer is a passivation layer
  • oxide semiconductor layer is an IGZO layer
  • the thin film transistor active device is a thin film transistor of a TFT-LCD.
  • the present invention also provides a thin film transistor active device, which includes a TFT corresponding to a BCE (Back Channel Etched) structure, including:
  • At least one of the gate insulating layer and the protective layer is composed of silicon nitride, and the refractive index thereof is between 2.0 and 3.0.
  • the oxide semiconductor layer contains at least one of an oxide of Zn, an oxide of Sn, an oxide of In, and an oxide of Ga.
  • the source/drain electrodes contain Cu or Al.
  • the silicon nitride is formed by plasma enhanced chemical vapor deposition using a mixed gas having a flow ratio of N 2 /(N 2 +Si ) of 0.7 to 0.9.
  • the silicon nitride has a H content of less than 5 atom%.
  • the oxide semiconductor layer is an IGZO layer.
  • the thin film transistor active device is a thin film transistor of a TFT-LCD.
  • the thin film transistor active device of the invention can suppress the diffusion of metal ions from the metal electrode and reduce the H content of the insulating layer and the protective layer, and can effectively improve the stability of the TFT process.
  • FIG. 1 is a process flow diagram of a typical oxide semiconductor TFT having an etch stop layer structure in the prior art
  • FIG. 2 is a schematic structural view of a thin film transistor active device manufactured by a typical oxide semiconductor TFT process in combination with a Cu process;
  • FIG. 3 is a schematic diagram showing a comparison of a gate voltage VG-drain current ID characteristic curve before and after air annealing in a process of a conventional IGZO TFT with a Cu process;
  • FIG. 4 is a schematic structural view of a thin film transistor active device according to a preferred embodiment of the present invention
  • FIG. 5 is a schematic view showing a relationship between a composition ratio of N/(N+Si) elements and a flow ratio of raw materials in silicon nitride; Schematic diagram of the relationship between refractive index and raw material flow ratio. detailed description
  • the thin film transistor active device of the present invention mainly includes: a gate electrode 40; a gate insulating layer 41 covering the gate electrode 40; an oxide semiconductor layer 42 formed on the gate insulating layer 41; a first protective layer 43 on the oxide semiconductor layer 42; a source/drain electrode 44 electrically connected to the oxide semiconductor layer 42; and a second protective layer 45 covering the source/drain electrode 44; At least one of the gate insulating layer 41, the first protective layer 43 and the second protective layer 45 is made of silicon nitride, and has a refractive index of 2.0 to 3.0. Further, a barrier layer 47 is provided between the source/drain electrodes 44 and the oxide semiconductor layer 42 and the first protective layer 43 for preventing a reaction between the source/drain metal electrode and the oxide semiconductor layer.
  • the oxide semiconductor layer 42 may contain at least one of an oxide of Zn, an oxide of Sn, an oxide of In, and an oxide of Ga, for example, containing at least one of ZnO x , SnO x , InO x , GaO x ;
  • the material semiconductor layer 42 is preferably an IGZO layer.
  • the source/drain electrodes 44 may contain Cu or Al.
  • the first protective layer 43 is preferably an etch stop layer; the second protective layer 45 is preferably a passivation layer; the first protective layer 43 is located between the oxide semiconductor layer 42 and the source/drain electrodes 44; As a thin film transistor that drives a TFT-LCD.
  • the present invention proposes to use a silicon nitride without NH 3 (NH 3 -free ) for the GI layer, the ES layer or the PV layer, and the preparation method can be applied.
  • the SiH 4 +N 2 mixed gas is realized by plasma enhanced chemical vapor deposition (PECVD), and the composition of the GI layer, the ES layer or the PV layer is silicon nitride, which can effectively inhibit metal ion diffusion and replace the conventional NH 3 with N 2 .
  • the effect of the H content can be effectively reduced, and the H content of the silicon nitride is preferably less than 5 atom% (atomic percent).
  • FIG. 5 is a schematic diagram showing the relationship between the composition ratio of N/(N+Si) elements in the silicon nitride and the flow ratio of the raw materials
  • FIG. 6 is a graph showing the relationship between the refractive index of the silicon nitride and the flow ratio of the raw materials.
  • the preferred N 2 /(N 2 +SiH 4 ) flow ratio is between 0.7 and 0.9.
  • the horizontal axis represents the flow ratio of the raw material N 2 /(N 2 +Si)
  • the vertical axis represents the refractive index n of silicon nitride at 633 nm.
  • the refractive index is used to specifically define the characteristics of the silicon nitride layer. According to FIG. 5 and FIG.
  • the preferred flow ratio of N 2 /(N 2 +Si 3 ⁇ 4) is between 0.7 and 0.9, and the GI composed of silicon nitride at this time
  • the refractive index n of the /ES/PV layer is between 2.0 and 3.0.
  • the thin film transistor active device of the present invention can suppress the diffusion of metal ions from the metal electrode and reduce the H content of the GI layer, the ES layer or the PV layer, and can effectively improve the stability of the TFT process.

Landscapes

  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

提供一种薄膜晶体管主动装置，包括：栅极电极（40）；覆盖栅极电极（40）的栅极绝缘层（41）；形成于栅极绝缘层（41）上的氧化物半导体层（42）；形成于氧化物半导体层（42）上的第一保护层（43）；与氧化物半导体层（42）电连接的源/漏极电极（44），以及覆盖源/漏极电极（44）的第二保护层（45）；其中，栅极绝缘层（41），第一保护层（43）和第二保护层（45）的至少其中之一由硅的氮化物构成，且其折射率介于2.0-3.0。如此可抑制来自金属电极的金属离子扩散并减少绝缘层与保护层的H含量，可有效地提升TFT制程工艺的稳定性。

Description

薄膜晶体管主动装置
技术领域
本发明涉及平面显示装置技术领域， 尤其涉及一种薄膜晶体管主动装 置。 背景技术
主动矩阵式平面显示器每个像素点都是由集成在像素点后面的薄膜晶 体管主动装置来驱动， 从而可以做到高速度、 高亮度、 高对比度显示屏幕 信息。 主动矩阵式平面显示器的每个像素点都是由集成在自身上的 TFT来 控制， 是有源像素点， 因此， 不但速度可以极大提高， 而且对比度和亮度 也大大提高了， 同时分辨率也达到了 艮高水平。 对于整个平面显示装置来 说， 薄膜晶体管 （矩阵） 可以主动的对屏幕上的各个独立的像素进行控 制， 这也就是所谓的主动矩阵 TFT ( active matrix TFT ) 的来历。 主动矩阵 式平面显示器其效果接近 CRT显示器， 是现在笔记本电脑和台式机上的主 流显示设备。
参见图 1 , 其为典型的具有蚀刻终止层结构的氧化物半导体 TFT的制 程流程图， 图中釆用相同剖面线填充的部分表示能够在同一制程步骤中形 成的结构。 氧化物半导体 TFT是指在 TFT 的栅极绝缘层之上， 设置一层 金属氧化物主动层， 是一种基于 TFT 驱动的技术。 氧化物主动层优选为 IGZO层， IGZO(Indium Gallium Zinc Oxide)为氧化铟镓锌的缩写。 按照图 1 所示的制程流程图， 首先在基底上形成栅极电极（GE ) 10; 接下来在栅极 电极 10上覆盖栅极绝缘层（ GI层） 11 ; 接下来在栅极绝缘层 11上形成一 层氧化物半导体层 12, 具体可以为 IGZO层； 接下来在氧化物半导体层 12 上形成蚀刻终止层（ES 层） 13 , ES 层通常是使用前体物质进行化学气相 沉积 （CVD ) 来获得； 然后形成与氧化物半导体层 12 电连接的源 /漏极 ( S/D ) 电极 14, 现有制程一般是将 Cu或 A1沉积于氧化物半导体层 12 上， 并利用蚀刻分别形成源极电极和漏极电极； 接下来在源 /漏极电极 14 上覆盖钝化层（PV层） 15, 至此， 形成了主要由栅极电极 10、 栅极绝缘 层 11、 氧化物半导体层 12、 蚀刻终止层 13、 源 /漏极电极 14及钝化层 15 等组成的薄膜晶体管主动装置； 此外， 在图 1 所示的制程流程图中， 接下 来还进一步形成了作为像素电极的氧化铟锡（ITO ) 电极 16, 从而最终可 形成应用于主动矩阵式平面显示器的 TFT。 参见图 2, 其为典型的氧化物半导体 TFT搭配 Cu制程的制程工艺所 制造的薄膜晶体管主动装置的结构示意图。 该薄膜晶体管主动装置主要包 括栅极、 栅极绝缘层 21、 氧化物半导体层 22、 蚀刻终止层 23、 源 /漏极电 极 24及钝化层 25等， 氧化物半导体层 22形成于栅极绝缘层 21上， 蚀刻 终止层 23形成于氧化物半导体层 22上， 源 /漏极电极 24与氧化物半导体 层 22电连接， 钝化层 25覆盖于源 /漏极电极 24上。 在 Cu制程之下， 为 了避免 Cu 离子渗透， 在做 Cu 的沉积之前必须先沉积一层阻挡层 (barrier layer)27, 目前主要是以 Mo, Ti或类似的合金或化合物为解决方案。 虽然 在源 /漏极电极 24与氧化物半导体层 22及蚀刻终止层 23之间设置了阻挡 层（barrier layer ) 27, 但是 Cu离子 28仍然极易穿越过钝化层 25和蚀刻 终止层 23 而扩散至氧化物半导体层 22, 因而导致 TFT 阈值电压偏移 ( Vth shift ) , 迁移率下降（mobility down ) , 以及亚阈值摆幅退化 （ SS degradation )等异常。
参见图 3 , 其为现有的 IGZO TFT搭配 Cu制程的制程工艺中空气退火 前与后的栅极电压 V(T漏极电流 ID特性曲线对比示意图， 该图引自日本应 用物理学报（JJAP ) 51 (2012) 011401。 经空气退火后， Cu离子的扩散效 应明显的改变了栅极电压 V(T漏极电流 ID特性曲线， 也就是说造成了 TFT 阈值电压偏移 （Vth shift ) , 迁移率下降（mobility down ) , 以及亚阈值摆 幅退化 ( SS degradation )等异常。
如下表一所示， 其为常见的氧化物半导体 TFT搭配 Cu制程的制程工 艺中所釆用的常用 GI/ES/PV层绝缘材料比较。 一种情况为釆用 SiOx作为 绝缘材料， 此时是用 Si +N20 作 CVD 前体， 通过 CVD 制程形成 GI/ES/PV层， 获得的 TFT特性好， 但是 Cu离子易扩散； 另一种情况是釆 用 SiN^ 为绝缘材料， 此时是用 Si¾+NH3+N2作 CVD前体， 通过 CVD 制程形成 GI/ES/PV层， 此时绝缘材料含氢量较高， 获得的 TFT 特性不 好， 但是 Cu离子不易扩散。
、 现有技术中常用 GI/ES/PV层材料比较
Figure imgf000004_0001
因此， 现有的氧化物半导体 TFT搭配 Cu制程的制程工艺会面临来自 于金属电极的金属离子扩散以及 GI/ES/PV层的 H含量的双重影响， 这两 个因子的控制是 TFT元件稳定性的关键。 发明内容
因此， 本发明的目的在于提供一种薄膜晶体管主动装置， 可以抑制金 属离子的扩散以及减少绝缘层与保护层的 H含量。
为实现上述目的， 本发明提供一种薄膜晶体管主动装置， 包括： 栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
形成于所述氧化物半导体层上的第一保护层；
与所述氧化物半导体层电连接的源 /漏极电极； 以及
覆盖所述源 /漏极电极的第二保护层；
其中， 所述栅极绝缘层、 第一保护层与第二保护层至少其中之一由硅 的氮化物所构成， 且其折射率介于 2.0〜3.0。
其中， 所述氧化物半导体层含有 Zn的氧化物、 Sn的氧化物、 In的氧 化物及 Ga的氧化物至少其中之一。
其中， 所述源 /漏极电极含有 Cu或 Al。
其中， 所述第一保护层位于所述氧化物半导体层与源 /漏极电极之间。 其中， 所述硅的氮化物是使用 N2/(N2+Si )流量比介于 0.7〜0.9的混合 气体通过等离子体增强化学气相沉积法所沉积形成。
其中， 所述硅的氮化物的 H含量小于 5atom%。
其中， 所述第一保护层为蚀刻终止层。
其中， 所述第二保护层为钝化层。
其中， 所述氧化物半导体层为 IGZO层。
其中， 所述薄膜晶体管主动装置为 TFT-LCD的薄膜晶体管。
本发明还提供一种薄膜晶体管主动装置， 包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
形成于所述氧化物半导体层上的第一保护层；
与所述氧化物半导体层电连接的源 /漏极电极； 以及
覆盖所述源 /漏极电极的第二保护层；
其中， 所述栅极绝缘层、 第一保护层与第二保护层至少其中之一由硅 的氮化物所构成， 且其折射率介于 2.0〜3.0；
其中， 所述氧化物半导体层含有 Zn的氧化物、 Sn的氧化物、 In的氧 化物及 Ga的氧化物至少其中之一； 其中 , 所述源 /漏极电极含有 Cu或 A1;
其中， 所述第一保护层位于所述氧化物半导体层与源 /漏极电极之间； 其中， 所述硅的氮化物是使用 N2/(N2+Si¾)流量比介于 0.7〜0.9的混合 气体通过等离子体增强化学气相沉积法所沉积形成；
其中， 所述硅的氮化物的 H含量小于 5atom%;
其中， 所述第一保护层为蚀刻终止层；
其中， 所述第二保护层为钝化层；
其中， 所述氧化物半导体层为 IGZO层；
其中， 所述薄膜晶体管主动装置为 TFT-LCD的薄膜晶体管。
对应于 BCE (Back channel Etched,后通道蚀刻）结构的 TFT, 本发明还 提供了一种薄膜晶体管主动装置， 包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
与所述氧化物半导体层电连接的源 /漏极电极； 以及
覆盖所述源 /漏极电极的保护层；
其中， 所述栅极绝缘层与保护层至少其中之一由硅的氮化物所构成, 且其折射率介于 2.0〜3.0。
其中， 所述氧化物半导体层含有 Zn的氧化物、 Sn的氧化物、 In的氧 化物及 Ga的氧化物至少其中之一。
其中， 所述源 /漏极电极含有 Cu或 Al。
其中， 所述硅的氮化物是使用 N2/(N2+Si )流量比介于 0.7〜0.9的混合 气体通过等离子体增强化学气相沉积法所沉积形成。
其中， 所述硅的氮化物的 H含量小于 5atom%。
其中， 所述氧化物半导体层为 IGZO层。
其中， 所述薄膜晶体管主动装置为 TFT-LCD的薄膜晶体管。
本发明的薄膜晶体管主动装置可抑制来自于金属电极的金属离子扩散 并减少绝缘层与保护层的 H含量， 可有效的提升 TFT 制程工艺的稳定 性。 附图说明
下面结合附图， 通过对本发明的具体实施方式详细描述， 将使本发明 的技术方案及其他有益效果显而易见。
附图中， 图 1为现有技术中典型的具有蚀刻终止层结构的氧化物半导体 TFT的 制程流程图；
图 2为典型的氧化物半导体 TFT搭配 Cu制程的制程工艺所制造的薄 膜晶体管主动装置的结构示意图；
图 3为现有的 IGZO TFT搭配 Cu制程的制程工艺中空气退火前与后 的栅极电压 VG-漏极电流 ID特性曲线对比示意图；
图 4为本发明薄膜晶体管主动装置一较佳实施例的结构示意图； 图 5为氮化硅中 N/(N+Si)元素组成比与原料流量比的关系示意图； 图 6为氮化硅的折射率与原料流量比的关系示意图。 具体实施方式
参见图 4, 其为本发明薄膜晶体管主动装置一较佳实施例的结构示意 图。 本发明的薄膜晶体管主动装置主要包括： 栅极电极 40; 覆盖所述栅极 电极 40的栅极绝缘层 41 ; 形成于所述栅极绝缘层 41上的氧化物半导体层 42; 形成于所述氧化物半导体层 42上的第一保护层 43; 与所述氧化物半 导体层 42电连接的源 /漏极电极 44; 以及覆盖所述源 /漏极电极 44的第二 保护层 45; 其中， 所述栅极绝缘层 41、 第一保护层 43 与第二保护层 45 至少其中之一由氮化硅所构成，且其折射率介于 2.0〜3.0。 另外， 源 /漏极电 极 44与氧化物半导体层 42及第一保护层 43之间设置了阻挡层 47, 用于 阻止源 /漏极金属电极与氧化物半导体层之间发生反应。
氧化物半导体层 42可以含有 Zn的氧化物、 Sn的氧化物、 In的氧化 物及 Ga的氧化物至少其中之一， 例如含有 ZnOx, SnOx, InOx, GaOx至少其 中之一； 氧化物半导体层 42优选为 IGZO层。 源 /漏极电极 44可以含有 Cu或 Al。 第一保护层 43优选为蚀刻终止层； 第二保护层 45优选为钝化 层； 第一保护层 43位于氧化物半导体层 42与源 /漏极电极 44之间； 因此 该薄膜晶体管主动装置可作为驱动 TFT-LCD的薄膜晶体管。
为了抑制金属离子扩散并减少 GI层、 ES层或 PV层的 H含量， 本 发明提出 GI层、 ES层或 PV层使用无 NH3 ( NH3-free ) 的氮化硅， 制备 方法可以釆用 SiH4+N2 混合气体通过等离子体增强化学气相沉积 (PECVD) 来实现， GI层、 ES层或 PV层的组成为氮化硅可有效的抑制金属离子扩散 并且使用 N2取代传统的 NH3可有效的减少 H含量的影响， 氮化硅的 H含 量优选小于 5atom% (原子百分含量） 。
参见图 5及图 6, 图 5为氮化硅中 N/(N+Si)元素组成比与原料流量比 的关系示意图， 图 6为氮化硅的折射率与原料流量比的关系示意图。 随着 降低原料 N2/(N2+SiH4)流量比， 所沉积的氮化硅的 N含量呈现线性降低。 若 N2/(N2+Si )流量比降低至小于 0.7, 此时氮化硅的 N/(N+Si) 元素组成 比小于 0.2。 过低的 N 含量会造成氮化硅薄膜的绝缘特性不良。 若 N2/(N2+Si )流量比增加至大于 0.9, 此时氮化硅的沉积速率过低， 无实际 应用的可行性。 因此，优选的 N2/(N2+SiH4)流量比介于 0.7〜0.9。 图 6中， 横轴为原料 N2/(N2+Si )流量比， 纵轴表示了氮化硅在 633nm 的折射率 n。 本发明釆用折射率来具体限定氮化硅层的特性， 根据图 5和图 6, 优选 的 N2/(N2+Si¾)流量比介于 0.7〜0.9, 此时氮化硅构成的 GI/ES/PV层的折射 率 n为介于 2.0〜3.0。
可以理解， 对于 BCE (Back channel Etched,后通道蚀刻）结构的 TFT, 本发明同样适用。
综上所述， 本发明的薄膜晶体管主动装置可抑制来自于金属电极的金 属离子扩散并减少 GI层、 ES层或 PV层的 H含量， 可有效的提升 TFT 制程工艺的稳定性。
以上所述， 对于本领域的普通技术人员来说， 可以根据本发明的技术 方案和技术构思作出其他各种相应的改变和变形， 而所有这些改变和变形 都应属于本发明后附的权利要求的保护范围。

Claims

权 利 要 求
1、 一种薄膜晶体管主动装置， 包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
形成于所述氧化物半导体层上的第一保护层；
与所述氧化物半导体层电连接的源 /漏极电极； 以及
覆盖所述源 /漏极电极的第二保护层；
其中， 所述栅极绝缘层、 第一保护层与第二保护层至少其中之一由硅 的氮化物所构成， 且其折射率介于 2.0〜3.0。
2、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述氧化物半 导体层含有 Zn的氧化物、 Sn的氧化物、 In的氧化物及 Ga的氧化物至少 其中之一。
3、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述源 /漏极电 极含有 Cu或 Al。
4、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述第一保护 层位于所述氧化物半导体层与源 /漏极电极之间。
5、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述硅的氮化 物是使用 N2/(N2+Si )流量比介于 0.7〜0.9的混合气体通过等离子体增强化 学气相沉积法所沉积形成。
6、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述硅的氮化 物的 H含量小于 5atom%。
7、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述第一保护 层为蚀刻终止层。
8、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述第二保护 层为钝化层。
9、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述氧化物半 导体层为 IGZO层。
10、 如权利要求 1 所述的薄膜晶体管主动装置， 其中， 所述薄膜晶体 管主动装置为 TFT-LCD的薄膜晶体管。
11、 一种薄膜晶体管主动装置,包括：
栅极电极； 覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
形成于所述氧化物半导体层上的第一保护层；
与所述氧化物半导体层电连接的源 /漏极电极； 以及
覆盖所述源 /漏极电极的第二保护层；
其中， 所述栅极绝缘层、 第一保护层与第二保护层至少其中之一由硅 的氮化物所构成， 且其折射率介于 2.0〜3.0；
其中， 所述氧化物半导体层含有 Zn的氧化物、 Sn的氧化物、 In的氧 化物及 Ga的氧化物至少其中之一；
其中， 所述源 /漏极电极含有 Cu或 A1;
其中， 所述第一保护层位于所述氧化物半导体层与源 /漏极电极之间； 其中， 所述硅的氮化物是使用 N2/(N2+Si )流量比介于 0.7〜0.9的混合 气体通过等离子体增强化学气相沉积法所沉积形成；
其中， 所述硅的氮化物的 H含量小于 5atom%;
其中， 所述第一保护层为蚀刻终止层；
其中， 所述第二保护层为钝化层；
其中， 所述氧化物半导体层为 IGZO层；
其中， 所述薄膜晶体管主动装置为 TFT-LCD的薄膜晶体管。
12、 一种薄膜晶体管主动装置,包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
与所述氧化物半导体层电连接的源 /漏极电极； 以及
覆盖所述源 /漏极电极的保护层；
其中， 所述栅极绝缘层与保护层至少其中之一由硅的氮化物所构成, 且其折射率介于 2.0〜3.0。
13、 如权利要求 12 所述的薄膜晶体管主动装置， 其中， 所述氧化物 半导体层含有 Zn的氧化物、 Sn的氧化物、 In的氧化物及 Ga的氧化物至 少其中之一。
14、 如权利要求 12 所述的薄膜晶体管主动装置， 其中， 所述源 /漏极 电极含有 Cu或 Al。
15、 如权利要求 12 所述的薄膜晶体管主动装置， 其中， 所述硅的氮 化物是使用 N2/(N2+Si )流量比介于 0.7〜0.9的混合气体通过等离子体增强 化学气相沉积法所沉积形成。
16、 如权利要求 12 所述的薄膜晶体管主动装置， 其中， 所述硅的氮 化物的 H含量小于 5atom%。
17、 如权利要求 12 所述的薄膜晶体管主动装置， 其中， 所述氧化物 半导体层为 IGZO层。
18、 如权利要求 12 所述的薄膜晶体管主动装置， 其中， 所述薄膜晶 体管主动装置为 TFT-LCD的薄膜晶体管。
PCT/CN2012/081707 2012-09-11 2012-09-21 薄膜晶体管主动装置 Ceased WO2014040305A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/806,718 US9117705B2 (en) 2012-09-11 2012-09-21 Thin-film transistor active device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210334414.9A CN102800709B (zh) 2012-09-11 2012-09-11 薄膜晶体管主动装置
CN201210334414.9 2012-09-11

Publications (1)

Publication Number Publication Date
WO2014040305A1 true WO2014040305A1 (zh) 2014-03-20

Family

ID=47199767

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/081707 Ceased WO2014040305A1 (zh) 2012-09-11 2012-09-21 薄膜晶体管主动装置

Country Status (3)

Country Link
US (1) US9117705B2 (zh)
CN (1) CN102800709B (zh)
WO (1) WO2014040305A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
CN104335332B (zh) * 2012-05-28 2017-09-05 夏普株式会社 半导体装置及其制造方法
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
CN104157259B (zh) * 2014-09-10 2016-06-22 深圳市华星光电技术有限公司 基于igzo制程的栅极驱动电路
US9634036B1 (en) * 2016-03-11 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide thin-film transistor, method of fabricating the same, and array substrate
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591778A (zh) * 2003-08-27 2005-03-09 株式会社半导体能源研究所 制造半导体器件的方法
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
CN102610618A (zh) * 2011-01-19 2012-07-25 三星电子株式会社 薄膜晶体管阵列面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283289A (ja) * 1998-01-30 1999-10-15 Hitachi Maxell Ltd 光磁気記録媒体、その再生方法及び再生装置
JP2000340562A (ja) * 1999-05-31 2000-12-08 Hitachi Ltd 半導体装置及びその製造方法
KR100563675B1 (ko) * 2002-04-09 2006-03-28 캐논 가부시끼가이샤 유기 발광소자 및 유기 발광소자 패키지
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP2007510961A (ja) * 2003-11-12 2007-04-26 イグニス テヒノロギーズ アクティーゼルスカブ 低損失酸窒化シリコン光導波路及びその製造方法及び光学装置
JP4360265B2 (ja) * 2004-05-06 2009-11-11 株式会社日立製作所 生化学測定チップおよび測定装置
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
WO2007139142A1 (ja) * 2006-05-31 2007-12-06 Tokyo Electron Limited プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
US7919416B2 (en) * 2009-01-21 2011-04-05 Asm Japan K.K. Method of forming conformal dielectric film having Si-N bonds by PECVD
JP2011023718A (ja) * 2009-07-15 2011-02-03 Asm Japan Kk ＰＥＡＬＤによってＳｉ−Ｎ結合を有するストレス調節された誘電体膜を形成する方法
JP2011040647A (ja) * 2009-08-17 2011-02-24 Hitachi Ltd 固体撮像素子
KR101273831B1 (ko) * 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
TWI500161B (zh) * 2011-06-02 2015-09-11 友達光電股份有限公司 混合式薄膜電晶體及其製造方法以及顯示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591778A (zh) * 2003-08-27 2005-03-09 株式会社半导体能源研究所 制造半导体器件的方法
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
CN102610618A (zh) * 2011-01-19 2012-07-25 三星电子株式会社 薄膜晶体管阵列面板

Also Published As

Publication number Publication date
CN102800709B (zh) 2015-07-01
US20140197404A1 (en) 2014-07-17
CN102800709A (zh) 2012-11-28
US9117705B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
KR102699702B1 (ko) 박막트랜지스터 어레이 기판
CN103887343B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2014040305A1 (zh) 薄膜晶体管主动装置
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
JP2019204976A (ja) 半導体装置
CN102842619B (zh) 一种半导体装置及其制造方法
Arai et al. 69.2: Highly Reliable Oxide‐Semiconductor TFT for AM‐OLED Display
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
KR20150038310A (ko) 박막 트랜지스터 및 표시 장치
WO2013139120A1 (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN102117836B (zh) 薄膜晶体管
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
Liu et al. Gate bias stress-induced threshold voltage shift effect of a-IGZO TFTs with Cu gate
TW201906175A (zh) 薄膜電晶體
CN105870201B (zh) Tft器件结构及其制作方法
US20140312341A1 (en) Transistor, the Preparation Method Therefore, and Display Panel
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
CN106298880B (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN105990448B (zh) 薄膜晶体管
CN103236441B (zh) 开关管及其制备方法、显示面板
WO2021027092A1 (zh) 薄膜晶体管及其制造方法
KR102145978B1 (ko) 어레이기판 및 이의 제조방법
CN110212036A (zh) 一种金属氧化物薄膜晶体管器件及其制作方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13806718

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12884463

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12884463

Country of ref document: EP

Kind code of ref document: A1