WO2014024796A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2014024796A1
WO2014024796A1 PCT/JP2013/071005 JP2013071005W WO2014024796A1 WO 2014024796 A1 WO2014024796 A1 WO 2014024796A1 JP 2013071005 W JP2013071005 W JP 2013071005W WO 2014024796 A1 WO2014024796 A1 WO 2014024796A1
Authority
WO
WIPO (PCT)
Prior art keywords
protruding electrode
bump
semiconductor device
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/071005
Other languages
English (en)
French (fr)
Inventor
勝則 森
靖樹 福井
和亮 龍見
敬之 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014529471A priority Critical patent/JPWO2014024796A1/ja
Priority to US14/420,049 priority patent/US20150200176A1/en
Priority to CN201380041465.5A priority patent/CN104541366A/zh
Publication of WO2014024796A1 publication Critical patent/WO2014024796A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01238—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in gaseous form, e.g. by CVD or PVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01257—Changing the shapes of bumps by reflowing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07211—Treating the bond pad before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07253—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • the present invention relates to a semiconductor device using flip chip technology and a method for manufacturing the same.
  • bumps or posts are formed on the electrode pads of the semiconductor element or the substrate terminals of the mounting substrate, respectively, facing each other, facing each other, and electrically joined.
  • a bonding method using solder or an anisotropic conductive sheet between bumps or posts, or a bonding method using ultrasonic thermocompression bonding using the same type of metal for bumps or posts is known. It has been.
  • Patent Documents 1 to 3 are examples of bonding using a conventional method.
  • solder when using solder to join bumps and posts, it requires many processes and materials, such as solder application on bumps and posts, flux application, reflow, and flux removal. It takes time and money.
  • electrical conduction cannot be obtained due to remelting of the solder joint due to heat such as a short circuit between adjacent terminals due to a narrow pitch solder bridge or reflow applied during assembly by the user.
  • the new surface is difficult to be exposed at the interface of each metal only by heat and load, and joining is difficult.
  • As a countermeasure when joining the same kind of metals it is possible to easily expose the new surface by using ultrasonic waves, and even the same kind of metals can be easily joined.
  • damage such as shape change or peeling due to the amplitude of the ultrasonic waves is conceivable.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device capable of highly reliable electrical bonding and a method for manufacturing the same.
  • a semiconductor device provides A first electronic component having a first protruding electrode; A second electronic component having a second protruding electrode connected to the first protruding electrode, The first protruding electrode and the second protruding electrode are made of different metal materials, The first protruding electrode is harder than the second protruding electrode, The tip of the first protruding electrode on the second protruding electrode side is embedded in the second protruding electrode.
  • (A)-(d) is sectional drawing which shows the mounting structure of the semiconductor device of this invention. It is sectional drawing which shows the Example of joining between the connection terminals of this invention. It is sectional drawing which shows the Example of joining between the connection terminals of this invention. It is sectional drawing which shows the Example of joining between the connection terminals of this invention. It is sectional drawing which shows the Example of joining between the connection terminals of this invention. It is sectional drawing which shows the Example of joining between the connection terminals of this invention. It is sectional drawing which shows the Example of joining between the connection terminals of this invention. It is sectional drawing which shows the Example of joining between the connection terminals of this invention. It is sectional drawing which shows the Example of joining between the connection terminals of this invention. (A)-(c) is sectional drawing which shows the modification of the mounting structure of the semiconductor device of this invention.
  • FIG. 1A is a sectional view showing a mounting structure of a semiconductor device according to the present invention.
  • each component has at least one connection terminal (electrode pad A3 and substrate terminal 4) on the surface thereof. is doing.
  • Each component uses a plurality of connection terminals (electrode pads A3 and substrate terminals 4) included in each component to electrically join the semiconductor element A1 and the substrate 2 together.
  • the electrical bonding is performed by bumps A5 and B6 made of different metals, and a resin 7 is formed so as to cover the surface side of the substrate 2.
  • An external terminal 9 that is electrically connected to the electrical junction via the substrate terminal 4 and the through hole 8 is formed on the back side of the substrate 2.
  • soldering since soldering is not required, the problem of soldering can be avoided. Specifically, many processes, materials, and time costs, such as solder application, flux application, reflow, and flux removal, which are required when joining using solder can be suppressed. In addition, it is possible to avoid a problem that electrical conduction cannot be obtained due to remelting of the solder joint due to heat such as a short circuit between adjacent terminals due to a solder bridge with a narrow pitch and reflow applied during assembly by the user.
  • FIG. 1B is a cross-sectional view showing a mounting structure of a semiconductor device according to the present invention.
  • each component has at least one connection terminal (electrode pad A3 and substrate terminal 4) on the surface thereof. ing.
  • Each component uses a plurality of connection terminals (electrode pads A3 and substrate terminals 4) included in each component to electrically join the semiconductor element A1 and the substrate 2 together.
  • the bumps A5 and B6 made of metals having different hardnesses are joined, and the resin 7 is formed so as to be filled between the semiconductor element A1 and the substrate 2.
  • an external terminal 9 electrically connected to the electrical junction via the substrate terminal 4 and the through hole 8 is formed on the back surface side of the substrate 2.
  • FIG. 1 (b) is different from FIG. 1 (a) in that the resin is coated only between the semiconductor and the substrate.
  • the amount of resin used is reduced, leading to a reduction in manufacturing cost of the semiconductor device.
  • FIG. 1C is a cross-sectional view showing a mounting structure of a semiconductor device according to the present invention.
  • connection terminal (electrode pad A3 and lead frame (lead) 10) is provided on the surface of each component. )have.
  • Each component uses a plurality of connection terminals (electrode pad A3 and lead frame (lead) 10) that each component has to electrically join the semiconductor element A1 and the lead frame 10 together.
  • the electrical bonding is a semiconductor device in which a resin 7 is formed so as to cover the surface side of the lead frame 10 by bonding with bumps A5 and B6 made of metals of different hardness.
  • the difference between (c) in FIG. 1 and (a) in FIG. 1 is the difference in the components.
  • the lead frame 10 instead of the substrate 2 of the first embodiment, the lead frame 10 itself serves as an external terminal.
  • substrate 2 in (a) of FIG. 1 become unnecessary.
  • the number of manufacturing steps of the semiconductor device is reduced, leading to a reduction in manufacturing cost of the semiconductor device.
  • FIG. 1D is a cross-sectional view showing a mounting structure of a semiconductor device according to the present invention.
  • FIG. 1 (d) and FIG. 1 (c) are different in the form of the lead frame. Since the shape of the lead frame is not particular, the lead frame can be arranged where necessary.
  • connection terminals of the present invention Furthermore, examples of joining between the connection terminals of the present invention will be described below.
  • FIG. 2A is a cross-sectional view of bonding between connection terminals according to the present invention.
  • FIG. 2A is an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • a bump A5 of hard metal is formed on the electrode pad A3 of the semiconductor element A1 on the wafer after grinding with a wire bonding apparatus and a bump bonding apparatus.
  • a soft metal bump B6 is formed on the electrode pad B12 (or substrate terminal 4) of the semiconductor element B11 (or substrate 2) by a plating method and a vapor deposition method. Flip chip joining each other. As a result, the bump A5 is convex and the bump B6 is concave as in the cross section of FIG.
  • a capillary 34 (a wire 31 is inserted) provided in the wire bonding apparatus is used.
  • the ball portion 33 is formed on the wire 31 protruding from the tip of the capillary 34 using spark discharge or the like.
  • the formed ball portion 33 is pressed against the electrode pad 32a using the capillary 34 and joined to the electrode pad 32a by ultrasonic welding or the like.
  • the bump 35 is formed by cutting the wire near the base of the joined ball.
  • a resist opening 41 is formed on the wafer in order to form bumps by plating.
  • the resist opening 41 is formed by opening the resist 42 on a wiring terminal portion called a pad 45 connected to a circuit in the chip.
  • a barrier metal layer 43 (a metal film for preventing the diffusion of bump metal and having conductivity) is formed under the resist 42, and a protective film 44 is formed under the barrier metal layer 43. Is formed. Electroplating by electrolysis is performed by energizing through the barrier metal layer 43 from the edge of the wafer [(B) of FIG. 6]. Since only the resist opening 41 is in contact with the plating solution, the bump 46 is formed following the resist opening 41.
  • the wafer is transferred to the next process apparatus, and resist stripping and barrier metal etching (removing unnecessary barrier metal layers other than the bumps by etching) are performed (FIG. 6). (C)]. Thereafter, the wafer is heated in a reflow furnace to make a bump 46a from the bump 46 (FIG. 6D).
  • the stud bump can be formed by forming a bump using a wire bonding apparatus, and the plated bump can be formed by forming a bump using a plating method.
  • semiconductor devices are similarly required to reduce manufacturing costs.
  • the following factors can be considered as a cost increase of the manufacturing method.
  • the bump forming position can be individually adjusted with respect to the electrode pad and the substrate terminal. Therefore, it is possible to form bumps with high positional accuracy, and it is possible to detect the non-formation and non-attachment of bumps. Further, the same effects as described above can be obtained even when bumps are formed on a semiconductor chip divided into individual pieces from a wafer. Further, when bumps are formed on the ground wafer, the following advantages are obtained. First, since the position of the conductor element is constant, position detection is short and position correction is easy. One is short bump formation time because the semiconductor device is not individually conveyed. First, after grinding, the bump formation conditions are restricted, but if bonding is possible, the bumps will not be damaged thereafter.
  • bumps when bumps are formed on an unground wafer, bumps can be formed at a high temperature because a sheet for holding a thin ground wafer is not required.
  • problems such as the presence of bubbles when the protective sheet is applied to the bump forming surface, and the bump dropout when removing the sheet.
  • the tip portion of the bump has a pointed shape, it can be easily embedded in the other protruding electrode and can be more reliably bonded.
  • flip chip bonding that enables highly reliable electric bonding can be performed by forming bumps on a wafer after grinding at least one bump by a wire bonding apparatus and a bump bonding apparatus.
  • FIG. 2B is a cross-sectional view of bonding between connection terminals according to the present invention.
  • FIG. 2B is an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • a hard metal bump A5 is formed on the electrode pad A3 of the semiconductor element A1 by a wire bonding apparatus and a bump bonding apparatus.
  • a soft metal bump B6 is formed on the electrode pad B12 (or substrate terminal 4) of the semiconductor element B11 (or substrate 2) by a wire bonding apparatus and a bump bonding apparatus, and they are flip-chip bonded to face each other.
  • the bump A5 has a convex shape and the bump B6 has a concave shape as shown in the cross section of FIG.
  • the difference from FIG. 2A is that all the bumps are formed by the wire bonding apparatus and the bump bonding apparatus.
  • the following problems cost increase
  • the cost is increased due to transport damage to the joints between the bumps, the electrode pads, and the substrate terminals.
  • bump formation is performed by outsourcing, bumps are formed on all semiconductor elements in the wafer, so that the cost of bumps formed on defective semiconductor elements is added to non-defective semiconductor elements. Cost is up.
  • bumps are formed on the wafer instead of individually, when the position shift occurs due to some manufacturing abnormality, the cost increases when the position shift occurs in the entire wafer. .
  • this is an increase in cost when introducing inspections for detecting these.
  • the problems (cost increase) due to the bump formation in the above plating method and vapor deposition method can be avoided by performing all the above bump formation with a wire bonding apparatus and a bump bonding apparatus.
  • FIG. 2C is a cross-sectional view of bonding between connection terminals according to the present invention.
  • FIG. 2C shows an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • the difference from FIG. 2B is that leveling is performed on the soft bump B6 in FIG. 2B to form a flat portion facing the bump A5.
  • FIG. 2D is a cross-sectional view of bonding between connection terminals according to the present invention.
  • FIG. 2D is an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • a hard metal bump A5 is formed on the electrode pad A3 of the semiconductor element A1 by a wire bonding apparatus and a bump bonding apparatus.
  • a hard metal bump A5 is also formed on the electrode pad B12 (or substrate terminal 4) of the semiconductor element B11 (or substrate 2) by a wire bonding apparatus and a bump bonding apparatus.
  • a soft metal bump B6 is formed on the bump A5 on the electrode pad B12 (or the substrate terminal 4). Flip chip joining each other. As a result, the bump A5 is convex and the bump B6 is concave as in the cross section of FIG. 2D (c).
  • a hard metal bump A5 is applied to both the electrode pad A3 of the semiconductor element A1 and the electrode pad B12 (or the substrate terminal 4 of the substrate 2) of the semiconductor element B11 located opposite thereto.
  • a bump bonding apparatus A soft metal bump B6 is formed on the bump A5 on the opposing electrode pad B12 (or the substrate terminal 4 of the substrate 2) to perform flip chip bonding.
  • FIG. 2E is a cross-sectional view of bonding between connection terminals according to the present invention.
  • FIG. 2E shows an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • leveling is performed on the soft bump B6 of FIG. 2D to form a flat portion facing the bump A5 on the electrode pad A3 of the semiconductor element A1.
  • FIG. 2F is a cross-sectional view of the connection between the connection terminals according to the present invention.
  • FIG. 2F is an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • a hard metal bump A5 is formed on the electrode pad A3 of the semiconductor element A1 by a wire bonding apparatus and a bump bonding apparatus.
  • the electrode pad B12 (or substrate terminal 4) of the semiconductor element B11 (or substrate 2) has a thickness corresponding to the soft metal bump B6. Flip chip joining each other. As a result, the bump A5 is convex and the electrode pad B12 (or the substrate terminal 4) is concave as in the cross section of FIG. 2F (c).
  • the electrode pads of the semiconductor elements located opposite to each other or the substrate terminals 4 of the substrate 2 have a thickness corresponding to the soft metal bumps B6, and the bumps and the electrode pads or the substrate terminals of the substrate 2 This is the point where 4 is directly joined.
  • FIG. 2G is a cross-sectional view of bonding between connection terminals according to the present invention.
  • FIG. 2G is an example of joining of the semiconductor element A1 and the lead frame 10.
  • a hard metal bump A5 is formed on the electrode pad A3 of the semiconductor element A1 by a wire bonding apparatus and a bump bonding apparatus.
  • a soft metal bump B6 is formed on the lead frame 10 by a plating method and a vapor deposition method. Flip chip joining each other.
  • the bump A5 is convex and the bump B6 is concave as in the cross section of FIG.
  • the constituent elements are the semiconductor element A 1 and the lead frame 10.
  • the hard metal bump A5, the soft metal bump B6, and the upper and lower configurations are not limited to the above embodiment.
  • the metal structure of the bump is preferably a structure using gold, silver, or copper, and these metals are well-known facts that have good compatibility with each other and are available as general materials. It is a material that is easy to use and has a long history of use. Furthermore, a desirable configuration using these metals is to form one with copper. This is because the material cost is low and it is the hardest characteristic among them. The other is generally used in joining semiconductor devices, and it is desirable to use gold which is the softest of these. Also, if the cost is lower than gold or the environment such as anti-oxidation required for using copper is not prepared, the hardness differs by selecting silver that is harder than gold and softer than copper. Bump configuration can be joined.
  • a copper wire metal-coated with palladium or the like is used, and the bump is formed in an environment using an inert gas.
  • the bump surface is prevented from being oxidized, process management and material management are facilitated, and reliability in bonding is also increased. Further, the bonding reliability can be improved by performing a plasma treatment or the like to clean and activate the bump surface.
  • FIG. 3A is a sectional view showing a modification of the mounting structure of the semiconductor device according to the present invention.
  • 3A includes three components (semiconductor element A1, semiconductor element B11, and substrate 2), and at least one connection terminal (electrode pad A3 and electrode pad B12) is provided on the surface of each component. And substrate terminal 4).
  • the semiconductor element A1 and the semiconductor element B11 are electrically joined by using a plurality of connection terminals (electrode pad A3 and electrode pad B12) each has.
  • the bumps A5 and B6 made of metals having different hardnesses are joined.
  • the substrate 2 and the semiconductor element B11 are electrically joined. This electrical connection is performed by wire wiring 13.
  • the resin 7 is formed so as to cover the front surface side of the substrate 2, and the external terminal 9 electrically connected to the semiconductor element B 11 through the wire wiring 13, the substrate terminal 4 and the through hole 8 is connected to the back surface of the substrate 2.
  • This is a semiconductor device formed on the side.
  • the difference from (a) in FIG. 1 is that there are three components.
  • the bonding of the wire wiring 13 and electrically bonding the three components of the semiconductor element A1, the semiconductor element B11, and the substrate 2 it is possible to deal with more complicated circuits and reduce the circuit area.
  • FIG. 3B is a cross-sectional view showing a modification of the mounting structure of the semiconductor device according to the present invention.
  • 3B includes three components (semiconductor element A1, semiconductor element B11, and lead frame 10), and at least one connection terminal (electrode pad A3 and electrode pad) is provided on the surface of each component. B12 and lead frame 10).
  • connection terminals electrode pad A3 and electrode pad B12
  • each has the semiconductor element A1 and the semiconductor element B11 fixed to the reinforcing plate 14 are electrically joined.
  • the bumps A5 and B6 made of metals having different hardnesses are joined.
  • the semiconductor element B11 fixed to the reinforcing plate 14 and the lead frame 10 are electrically joined. This electrical bonding is performed by wire wiring 13.
  • the semiconductor device is formed with a resin 7 so as to cover the surface side of the lead frame 10.
  • a lead frame 10 is used in place of the substrate 2 in FIG. Although the reinforcing plate 14 is required, since the lead frame 10 itself serves as an external terminal, a through-hole and an external terminal that are necessary for attaching the external terminal to the substrate are not necessary, and the number of processes is reduced. Decrease, leading to cost reduction.
  • FIG. 3C is a cross-sectional view showing a modification of the mounting structure of the semiconductor device according to the present invention.
  • FIG. 3 (c) and FIG. 3 (b) are different in the form of the lead frame of the second modification of the above embodiment. Since the shape of the lead frame is not particular, the lead frame can be arranged where necessary.
  • FIG. 7 is a flowchart showing the process.
  • a first protruding electrode is formed on a first electronic member (step S1). At this time, the first protruding electrode is formed using a wire bonding apparatus and a bump bonding apparatus.
  • a second protruding electrode is formed on the second electronic member (step S2).
  • the second protruding electrode is formed by using a wire bonding apparatus and a bump bonding apparatus, or a plating method and a vapor deposition method.
  • the first protruding electrode is embedded (bonded) in the second protruding electrode (step S3).
  • a load is applied and crimped.
  • metal can be joined by thermocompression by applying heat.
  • the first electronic component indicates a substrate or a semiconductor element mounted on the substrate
  • the second electronic component indicates a semiconductor element. Further, it is desirable to use copper for the first protruding electrode and gold for the second protruding electrode.
  • connection terminals For reference, an embodiment of joining between connection terminals in the prior art will be described below.
  • FIG. 4A is a cross-sectional view of joining between connection terminals according to the prior art.
  • FIG. 4A shows an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • a post 15 is formed on the electrode pad A3 of the semiconductor element A1, and solder 16 is applied to the tip of the post 15.
  • a metal layer or bump B6 is formed on the electrode pad B12 (or substrate terminal 4) of the semiconductor element B11 (or substrate 2) by a plating method and a vapor deposition method, and a flux 17 is applied to the surface.
  • Each of them is flip-chip mounted face-to-face, the solder 16 is melted by reflow, and the post 15 and the metal layer or bump B6 are solder-melt bonded.
  • the post 15 and the metal layer or bump B6 sandwich the solder 16 as shown in the cross section of FIG.
  • FIG. 4B is a cross-sectional view of joining between connection terminals according to the prior art.
  • FIG. 4B is an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • a post 15 is formed on the electrode pad A3 of the semiconductor element A1 and on the electrode pad B12 (or substrate terminal 4) of the semiconductor element B11 (or substrate 2), and solder 16 is applied to the tip of the post 15.
  • the flux 17 is applied to the surface of the semiconductor element B11 (or the substrate 2), each of them is face-to-face flip-chip mounted, the solder 16 is melted by reflow, and the posts 15 are solder-bonded. As a result, the solder 16 is sandwiched between the posts 15 as shown in the cross section of FIG. 4B (c).
  • FIG. 4C is a cross-sectional view of joining between connection terminals according to the prior art.
  • FIG. 4C shows an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • a bump A5 is formed on the electrode pad A3 of the semiconductor element A1 by a wire bonding apparatus and a bump bonding apparatus, and solder (solder bump) 16 is formed on the electrode pad B12 (or substrate terminal 4) of the semiconductor element B11 (or substrate 2).
  • Flux 17 is applied to the surface of the semiconductor element B11 (or substrate 2), each of them is face-to-face flip-chip mounted, solder (solder bump) 16 is melted by reflow, and the bump A5 and electrode pad B12 (or substrate terminal) 4) and solder fusion bonding.
  • the bump A5 has a convex shape and the solder (solder bump) 16 has a concave shape as shown in FIG.
  • solder is used for joining.
  • many processes and materials such as solder application on bumps and posts, flux application, reflow, and flux removal are required, which takes time and cost.
  • electrical conduction cannot be obtained due to remelting of the solder joint due to heat such as a short circuit between adjacent terminals due to a narrow pitch solder bridge or reflow applied during assembly by the user.
  • FIG. 4D is a cross-sectional view of bonding between connection terminals according to the prior art.
  • FIG. 4D shows an example of bonding between the semiconductor element A1 and the semiconductor element B11 (or the substrate 2).
  • a bump A5 is formed on the electrode pad A3 of the semiconductor element A1 by a wire bonding apparatus and a bump bonding apparatus.
  • Flip chip mounting is carried out on the electrode pad B12 (or substrate terminal 4) of the semiconductor element B11 (or substrate 2) facing each other, and the bump A5 and the electrode pad B12 (or substrate terminal 4) are bonded by ultrasonic thermocompression bonding. Join metal.
  • the bump A5 and the electrode pad B12 (or the substrate terminal 4) are fused as shown in the cross section of FIG.
  • the main difference from the present invention is that ultrasonic waves are used for bonding.
  • ultrasonic waves are used for bonding, there is a concern that damage such as a change in the shape of the bump or peeling due to the amplitude of the ultrasonic waves may occur.
  • a semiconductor device includes a first electronic component having a first protruding electrode and a second protruding electrode connected to the first protruding electrode.
  • the first protruding electrode and the second protruding electrode are made of different metal materials, and the first protruding electrode is harder than the second protruding electrode, and the first protruding electrode The tip of the protruding electrode on the second protruding electrode side is embedded in the second protruding electrode.
  • the hardness of the metal is different, the first protruding electrode is embedded in the second protruding electrode, and the first protruding electrode and the second protruding electrode
  • the interface in the junction cross-section with the protruding electrode is uneven. Due to the unevenness of the joint surfaces, friction due to sliding occurs at the interface between the protruding electrodes, and the new surface is easily exposed. Therefore, the joining which does not use the ultrasonic wave used for exposing the new surface is possible, and the problem of joining by the ultrasonic wave can be avoided. Specifically, it is possible to avoid damage such as a change in the shape of the bump or peeling due to the amplitude of the ultrasonic wave, which is considered when bonding is performed using ultrasonic waves.
  • the first protruding electrode and the second protruding electrode are directly joined.
  • the problem of joining by solder can be avoided. Specifically, many processes, materials, time, and costs, such as solder application, flux application, reflow, and flux removal, which are required when joining using solder can be suppressed. In addition, it is possible to avoid a problem that electrical conduction cannot be obtained due to remelting of the solder joint due to heat such as a short circuit between adjacent terminals due to a solder bridge with a narrow pitch and reflow applied during assembly by the user.
  • the tip portion of the first protruding electrode has a pointed shape.
  • the tip portion of the first protruding electrode since the tip portion of the first protruding electrode has a pointed shape, it can be easily embedded in the second protruding electrode as compared with the rounded tip shape, and can be more reliably joined. Can do.
  • the first protruding electrode is a stud bump.
  • the first protruding electrode is a stud bump
  • a sharply shaped bump can be formed, and it can be easily embedded in the second protruding electrode and can be more reliably bonded.
  • bumps can be directly formed on the electrode pads individually for each semiconductor element, and the bump formation position can be determined and corrected only by position information. As a result, bumps can be formed only on non-defective products among the semiconductor elements installed in the wafer, and an increase in cost that occurs when formed on defective products can be prevented. Further, it can be formed on the same production line as that for flip chip bonding, and transport damage can be avoided.
  • the first protruding electrode is copper
  • a copper wire that is metal-coated with palladium or the like and performing bump formation in an environment using an inert gas oxidation of copper can be suppressed, process control and Material management becomes easy, flip chip bonding is possible in a fresher state, and bonding reliability is increased.
  • the second protruding electrode is a stud bump or a plated bump.
  • the second protruding electrode is a plated bump
  • batch bump formation is possible on a wafer basis, and the bump can be formed in the shortest time, thereby reducing the time.
  • the soft metal bump since flat bumps can be easily formed, when a hard metal bump is pressed against a soft metal bump, the soft metal bump has a wider and flat surface, so that the positional deviation during flip chip bonding is reduced. Even when this occurs, the cross-sectional shape tends to be uneven, and a stable joint state can be secured.
  • the length of the second protruding electrode is equal to the first protrusion. It is preferable that it is larger than the length of the said front-end
  • the first bump electrode and the second bump electrode positioned opposite to each other are directly bonded to each other, so that the step of forming the bump positioned opposite to the first bump electrode can be omitted. Therefore, the process can be shortened, leading to cost reduction.
  • the first electronic component is a substrate or a semiconductor element mounted on the substrate
  • the first protruding electrode is a copper bump
  • the second electronic component Is a semiconductor element
  • the second protruding electrode is preferably a gold bump.
  • copper and gold are metals that have good compatibility with each other in crimp bonding, are easily available as general materials, have a good track record of use, and have high reliability in connection use.
  • a desirable configuration using copper and gold one is formed as a hard copper bump of copper as described above, and the other is formed as a soft bump of gold. This makes it possible to form metal bumps with high reliability and low material costs in joining semiconductor devices.
  • heat is applied in the bonding, if heat is applied to the substrate made of resin, gas or reactant may be generated. Therefore, heat is applied not to the substrate but to the semiconductor element. By forming copper bumps on the substrate side where no heat is applied, copper oxidation can be prevented.
  • the first protruding electrode is partially covered with a metal material different from the metal material constituting the first protruding electrode.
  • the copper bump formation of the first protruding electrode is performed in an environment using an inert gas using a copper wire that is metal-coated with a different metal (a metal that is difficult to oxidize) (eg, palladium).
  • a different metal eg, palladium
  • the second protruding electrode has a structure in which two kinds of metal materials are stacked.
  • the first electronic component and the second electronic component are joined using the three bumps.
  • a method of manufacturing a semiconductor device is a method of manufacturing the semiconductor device, wherein the first protruding electrode is formed of copper on the first electronic component by a bonding apparatus using a wire; Forming the second protruding electrode with gold by a bonding apparatus using a wire or a plating method on the second electronic component, and applying the heat to the second electronic component, the first protruding electrode Embedded in the second protruding electrode.
  • the first protruding electrode formed on the first electronic component and the second protruding electrode formed on the second electronic component are directly joined without using solder, ultrasonic waves, or the like.
  • a semiconductor device can be manufactured.
  • At least one of the first electronic component and the second electronic component is a semiconductor element, and the first or second protruding electrode on the semiconductor element. Is preferably performed on a semiconductor chip divided into individual pieces from a wafer.
  • the bump forming position can be individually adjusted with respect to the electrode pad and the substrate terminal. Accordingly, bumps with high positional accuracy can be formed. Furthermore, when forming in the form of a wafer, the following problems can be considered. If it is before grinding, the bumps are damaged during grinding and when the surface protection sheet after grinding is peeled off. After grinding, a protective sheet for holding a thin wafer is interposed between the chip and the stage, so that there is a restriction in bump formation. Further, in common before and after grinding, there is a restriction when mounting a semiconductor element on a substrate or a reinforcing plate of a semiconductor device formed with three components. Therefore, the above problem can be avoided by forming the bumps on the semiconductor chips divided into individual pieces from the wafer instead of forming the bumps in the form of a wafer as in the above manufacturing method.
  • the step of forming the first protruding electrode is preferably performed in an environment filled with an inert gas.
  • the bump surface is prevented from being oxidized, process management and material management are facilitated, and a semiconductor device having high reliability in bonding can be manufactured.
  • the surfaces of the first and second protruding electrodes are It is preferable to clean.
  • the above manufacturing method by performing cleaning using plasma processing or the like, the surfaces of the first and second protruding electrodes are cleaned and activated, and a semiconductor device with high bonding reliability can be manufactured.
  • the present invention can be used for a semiconductor device using a flip chip technique and a manufacturing method thereof.

Landscapes

  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

　第１の電子部品〔基板（２）又は半導体素子（Ａ１）〕に形成された第１の突起電極〔バンプ（Ａ５）〕と、第２の電子部品〔半導体素子（Ｂ１１）〕に形成された第２の突起電極〔バンプ（Ｂ６）〕とを接続させることにより構成される半導体装置の実装構造であって、第１の突起電極と第２の突起電極は、異なる金属材料からなり、第１の突起電極は、第２の突起電極より硬く、尖頭形状を有し、第２の突起電極に埋め込まれている。

Description

半導体装置およびその製造方法
　本発明は、フリップチップ技術を用いた半導体装置およびその製造方法に関する。
　近年、電子機器の小型化に伴い、半導体装置においても信号伝達、演算処理の高速化や多機能化が進み、信号端子および信号線の増加や記憶装置の容量増加により一層の高密度集積化や高密度実装化が要求されている。
　これに対し、従来、半導体素子のスタック方式やフリップチップ方式による実装方法が用いられてきた。特にフリップチップ方式においては最も高密度且つ、最短での結線が可能な手法である。
　このフリップチップ方式は、半導体素子の電極パッド又は実装基板の基板端子の上に、それぞれバンプ又はポストを形成し、互いに向かい合わせて対面実装し、電気的に接合する。フリップチップ方式の接合方法については、バンプ又はポスト間に半田や異方性導電シートを用いた接合方式や、バンプ又はポストに同種の金属を用い、超音波熱圧着による接合方式のもの等が知られている。従来の方式を用いた接合についての例として、特許文献１～３が挙げられる。
米国特許第6229220号明細書（2001年5月8日発行） 日本国公開特許公報「特開2001-60602号」（2001年3月06日公開） 日本国公開特許公報「特開2003-45911号」（2003年2月14日公開）
　しかしながら、上述のような電気接合において、バンプ又はポスト間に半田や異方性導電シートを用いた方式や、バンプ又はポストに同種の金属を用い、超音波熱圧着による方式には課題が残る。
　具体的にはバンプおよびポスト間の接合で半田を用いて接合する場合は、バンプおよびポスト上への半田の塗布、フラックスの塗布、リフロー、フラックスの除去等、多くの工程や材料を必要とし、時間とコストがかかる。また、狭ピッチによる半田ブリッジによる隣接端子とのショートや、ユーザーでの組み立ての際に加わるリフローなどの熱により、半田接合部の再溶融によって電気的に導通が取れなくなることも考えられる。
　また、異方性導電シートを用いて接合する場合は、熱応力の影響を受けると、接続の信頼性が落ちる事が考えられる。
　また、同種の金属同士で接合する場合は、熱と荷重のみではそれぞれの金属の界面で新生面が露出し難く、接合し難い。同種の金属同士で接合する場合の対策として、超音波を用いる事で新生面を容易に露出させる事が可能となり、同種の金属同士であっても接合し易くなる。しかし、超音波の振幅による形状変化や剥離等のダメージが考えられる。
　本発明は、上記の問題を解決するためになされたもので、その目的は、信頼性の高い電気接合を可能とする半導体装置およびその製造方法を提供することにある。
　本発明に係る半導体装置は、上記の課題を解決するために、
　第１の突起電極を有する第１の電子部品と、
　上記第１の突起電極と接続された第２の突起電極を有する第２の電子部品とを備え、
　上記第１の突起電極と上記第２の突起電極とは、互いに異なる金属材料からなり、
　上記第１の突起電極は、上記第２の突起電極より硬く、
　上記第１の突起電極の上記第２の突起電極側の先端部分が上記第２の突起電極に埋め込まれていることを特徴とする。
　本発明によれば、信頼性の高い電気接合を可能とするフリップチップ接合ができるという効果を奏する。
（ａ）～（ｄ）は、本発明の半導体装置の実装構造を示す断面図である。 本発明の接続端子間の接合の実施例を示す断面図である。 本発明の接続端子間の接合の実施例を示す断面図である。 本発明の接続端子間の接合の実施例を示す断面図である。 本発明の接続端子間の接合の実施例を示す断面図である。 本発明の接続端子間の接合の実施例を示す断面図である。 本発明の接続端子間の接合の実施例を示す断面図である。 本発明の接続端子間の接合の実施例を示す断面図である。 （ａ）～（ｃ）は、本発明の半導体装置の実装構造の変形例を示す断面図である。 従来の接続端子間の接合の実施例を示す断面図である。 従来の接続端子間の接合の実施例を示す断面図である。 従来の接続端子間の接合の実施例を示す断面図である。 従来の接続端子間の接合の実施例を示す断面図である。 ワイヤーボンディング装置を使ったバンプの形成方法の１例を示す図である。 メッキ工法を使ったバンプの形成方法の１例を示す図である。 本発明の半導体装置の製造工程を示すフローチャートである。
　以下、本発明の半導体装置の実施の形態について、説明する。
　[半導体装置の実装構造の実施の形態１]
　図１の（ａ）に基づき、本発明の一実施形態である半導体装置の実装構造について説明する。
　図１の（ａ）は、本発明による半導体装置の実装構造を示す断面図である。
　図１の（ａ）は、２つの構成要素（半導体素子Ａ１と基板２）を有し、各構成要素の表面には少なくとも１つ以上の接続端子（電極パッドＡ３と基板端子４）をそれぞれ有している。各構成要素は、各々が有する接続端子（電極パッドＡ３と基板端子４）を複数個使用して、半導体素子Ａ１と基板２とを電気的に接合している。上記電気的接合は、互いに異なる金属からなる、バンプＡ５とバンプＢ６とで接合され、基板２の表面側を被覆するように樹脂７が形成されている。基板端子４と貫通孔８とを介して上記電気的接合に電気的に接続された外部端子９が基板２の裏面側に形成されている。
　図１の（ａ）の特徴は、上記電気的接合が、異なる硬さの金属で形成される、電極パッドＡ３のバンプＡ５と基板端子４のバンプＢ６とが直接接合されることである。
　上記電気的接合の接合部に異なる硬さの金属を用いると、接合の際に荷重を加える事で柔らかい金属バンプに硬い金属バンプが食い込む様に圧着される。その接合断面における界面は平坦ではなく、それぞれ凸と凹の形状となる。その凸凹の関係により、互いの金属バンプの界面で滑りによる摩擦が生じ、新生面が露出し易くなり、直接接合される。よって、超音波を利用することなく新生面を露出することが可能となり、超音波による接合の問題点を避ける事ができる。具体的には、超音波の振幅によるバンプの形状変化や剥離等のダメージを避ける事が可能となる。
　また、半田での接合も不要となるため、半田による接合の問題点も避ける事ができる。具体的には、半田を用いて接合する際に要する、半田の塗布、フラックスの塗布、リフロー、フラックスの除去等、多くの工程や材料や時間のコストを抑える事ができる。また、狭ピッチによる半田ブリッジによる隣接端子とのショートや、ユーザーでの組み立ての際に加わるリフローなどの熱により、半田接合部の再溶融によって電気的に導通が取れなくなる不具合も避けることができる。
　[半導体装置の実装構造の実施の形態２]
　図１の（ｂ）に基づき、本発明の実施形態である半導体装置の別の実装構造について説明する。
　図１の（ｂ）は、本発明による半導体装置の実装構造を示す断面図である。
　図１の（ｂ）は、２つの構成要素（半導体素子Ａ１と基板２）を有し、各構成要素の表面には少なくとも１つ以上の接続端子（電極パッドＡ３と基板端子４）を有している。各構成要素は、各々が有する接続端子（電極パッドＡ３と基板端子４）を複数個使用して、半導体素子Ａ１と基板２とを電気的に接合している。上記電気的接合は、異なる硬さの金属からなる、バンプＡ５とバンプＢ６とで接合され、半導体素子Ａ１と基板２との間に充填するように樹脂７が形成されている。基板端子４と貫通孔８を介して上記電気的接合に電気的に接続された外部端子９が基板２の裏面側に形成された半導体装置である。
　図１の（ｂ）と図１の（ａ）との違いは、樹脂の被覆を半導体と基板との間のみに行う事である。半導体素子等を保護するための樹脂を接合部のみにすることで、樹脂の使用量が削減され、半導体装置の製造コスト削減につながる。
　[半導体装置の実装構造の実施の形態３]
　図１の（ｃ）に基づき、本発明の実施形態である半導体装置の別の実装構造について説明する。
　図１の（ｃ）は、本発明による半導体装置の実装構造を示す断面図である。
　図１の（ｃ）は、２つの構成要素（半導体素子Ａ１とリードフレーム１０）を有し、各構成要素の表面には少なくとも１つ以上の接続端子（電極パッドＡ３とリードフレーム（リード）１０）を有している。各構成要素は、各々が有する接続端子（電極パッドＡ３とリードフレーム（リード）１０）を複数個使用して、半導体素子Ａ１とリードフレーム１０とを電気的に接合している。上記電気的接合は、異なる硬さの金属からなる、バンプＡ５とバンプＢ６とで接合され、リードフレーム１０の表面側を被覆するように樹脂７が形成された半導体装置である。
　図１の（ｃ）と図１の（ａ）との違いは、構成要素の違いである。上記実施形態１の基板２の代わりにリードフレーム１０を用いることにより、リードフレーム１０自体が外部端子の役割を果たす。このため、図１の（ａ）において基板２に外部端子９を接続する際に必要であった基板２に開ける貫通孔８および外部端子９が不要になる。このため、半導体装置の製造工程数が減り、半導体装置の製造コストの削減につながる。
　[半導体装置の実装構造の実施の形態４]
　図１の（ｄ）に基づき、本発明の実施形態である半導体装置の別の実装構造について説明する。
　図１の（ｄ）は、本発明による半導体装置の実装構造を示す断面図である。
　図１の（ｄ）と図１の（ｃ）との違いは、リードフレームの形態が異なる点である。リードフレームの形状にはこだわらない為、必要な箇所にリードフレームの配置ができる。
　さらに、本発明のそれぞれの接続端子間の接合の実施例について、以下に説明する。
　[接続端子間の接合の実施例１]
　図２Ａに基づき、本発明の実施形態に係る接続端子間の接合について説明する。
　図２Ａは、本発明による接続端子間の接合の断面図である。
　図２Ａは、半導体素子Ａ１と、半導体素子Ｂ１１（又は基板２）との接合例である。半導体素子Ａ１の電極パッドＡ３上に硬い金属のバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて研削後のウェハーへバンプ形成する。半導体素子Ｂ１１（又は基板２）の電極パッドＢ１２（又は基板端子４）上に柔らかい金属のバンプＢ６をメッキ工法および蒸着工法にて形成する。其々を向かい合わせてフリップチップ接合する。結果、図２Ａの（ｃ）の断面の様にバンプＡ５が凸、バンプＢ６が凹の形態になる。
　ここでバンプの形成について、ワイヤーボンディング装置を使った形成方法とメッキ工法での形成方法について、例を挙げ説明を行う。
　まず、ワイヤーボンディング装置を使ったバンプの形成方法の１例を図５に基づいて説明する。ワイヤーボンディング装置を使ったバンプの形成方法を行うには、ワイヤーボンディング装置に設けられているキャピラリー３４（ワイヤー３１が挿通されている）を用いる。先ず図５の（Ａ）に示されるように、キャピラリー３４の先端から突出しているワイヤー３１にスパーク放電等を用いてボール部３３を形成する。次に、図５の（Ｂ）に示されるように、形成されたボール部３３を電極パッド３２ａにキャピラリー３４を用いて押圧し、超音波溶接法等により電極パッド３２ａと接合する。そして、図５の（Ｃ）に示されるように、その接合されたボールの付け根付近でワイヤーを切断することによってバンプ３５を形成する。
　続いて、メッキ工法を使ったバンプの形成方法の１例を図６に基づいて説明する。
　図６の（Ａ）に示すように，メッキでバンプを形成するためにウェハー上にレジスト開口部４１を形成する。レジスト開口部４１は，チップ内の回路につながるパッド４５と呼ばれる配線端末部上でレジスト４２を開口することにより形成される。レジスト４２の下部にはバリアメタル層４３（バンプ金属の拡散を防止するための金属膜で、導電性をもたせてある）が形成されており、上記バリアメタル層４３の下には保護膜４４が形成されている。ウェハーの端部から上記バリアメタル層４３を通して通電することにより電気分解による電気メッキを行う[図６の（Ｂ）]。レジスト開口部４１だけがメッキ液に触れているため、レジスト開口部４１に倣ってバンプ４６が形成される。バンプ４６がメッキによって形成された後は、ウェハーは次のプロセス装置に移され、レジストはく離及びバリアメタルエッチング（バンプ以外の不要な箇所のバリアメタル層をエッチングで除去）が行われる[図６の（Ｃ）]。この後にウェハーをリフロー炉で加熱することによりバンプ４６からバンプ４６ａを作る[図６の（Ｄ）]。
　ワイヤーボンディング装置を使ったバンプの形成でスタッドバンプの形成ができ、メッキ工法使ったバンプの形成でメッキバンプの形成ができる。
　ここで、半導体装置において、上記に挙げた課題以外に、製造コストの削減についても同様に要求される。製造方法のコストアップとして下記の要因が考えられる。
　第一に、バンプ形成ラインとフリップチップ接合を行う製造ラインとが異なり、それらライン間の輸送が必要な場合において、形成したバンプと電極パッドおよび基板端子の接合部に対しての輸送ダメージによるコストアップである。第二に、バンプ形成がアウトソーシングによる場合において、ウェハー内すべての半導体素子にバンプが形成される為、不良の半導体素子に形成されたバンプのコストが良品の半導体素子に対して上乗せされる場合のコストアップである。第三に、バンプの形成位置について、個別ではなく、ウェハーに対して形成した場合、何らかの製造上の異常により位置ズレを生じた際、ウェハー内全てに位置ズレが発生した場合のコストアップである。第四に、バンプ形成がアウトソーシングによる場合において、バンプの未形成および脱落が起こった場合、これらの検出のための検査導入の際のコストアップである。
　上記のような製造段階でのコストアップを抑えるためにも、半導体装置製造においてのバンプの形成方法についての選択が重要となる。
　図２Ａの様に、一方のバンプをワイヤーボンディング装置およびバンプボンディング装置にて、ウェハー形態で形成することで、電極パッドおよび基板端子等に対して個別にバンプ形成位置を調整できる。よって、高い位置精度のバンプ形成をする事が可能であり、バンプの未形成、および不着についても検出する事が可能となる。また、ウェハーから個片に分割された半導体チップ上でバンプを形成する場合でも上記と同じ効果が得られる。さらに、研削後のウェハーへバンプ形成すると下記の点でメリットとなる。１つは、導体素子の位置が一定である為、位置検出が短く位置補正が容易である。１つは、半導体装置の搬送が個別ではない為、バンプ形成時間が短い。１つは、さらに、研削後では、バンプ形成条件が制約を受けてしまうものの、接合が可能であれば、以降、バンプに対してダメージを与えない。
　それに対して、バンプを未研削ウェハーにおいてバンプ形成する場合は、研削した薄いウェハーを保持するシートが不要な為、高温でバンプ形成が可能となる。しかし、バンプ形成後に研削する際、バンプ形成面の保護シート張付時の気泡内在や、シート除去時のバンプ脱落等の課題がある。
　また、ワイヤーボンディング装置およびバンプボンディング装置で形成することによって、バンプに尖頭形状の先端部分をもったバンプを形成する事ができる。バンプの先端部分が尖頭形状を持つことにより、他方の突起電極に埋め込みやすく、より確実に接合する事ができる。
　以上により、少なくとも１つのバンプをワイヤーボンディング装置およびバンプボンディング装置で研削後のウェハーへバンプを形成することによって、信頼性の高い電気接合を可能とするフリップチップ接合を行うことができる。
　また、接合部に異なる硬さの金属を用いることで、直接接合する事が可能となり、[半導体装置の実装構造の実施の形態１]の効果が得られる。
　[接続端子間の接合の実施例２]
　図２Ｂに基づき、本発明の実施形態に係る接続端子間の接合について説明する。
　図２Ｂは、本発明による接続端子間の接合の断面図である。
　図２Ｂは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。半導体素子Ａ１の電極パッドＡ３上に硬い金属のバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて形成する。半導体素子Ｂ１１（又は基板２）の電極パッドＢ１２（又は基板端子４）上に柔らかい金属のバンプＢ６をワイヤーボンディング装置およびバンプボンディング装置にて形成し、其々を向かい合わせてフリップチップ接合する。結果、図２Ｂの（ｃ）の断面の様にバンプＡ５が凸、バンプＢ６が凹の形態になる。
　図２Ａとの違いは、バンプの形成をすべてワイヤーボンディング装置およびバンプボンディング装置にて行う点である。メッキ工法および蒸着工法におけるバンプ形成では、下記の問題点（コストアップ）が挙げられる。
　第一に、バンプを形成する製造ラインとフリップチップ接合を行う製造ラインとが異なる場合において、バンプと電極パッドおよび基板端子の接合部に対しての輸送ダメージによるコストアップである。第二に、バンプ形成がアウトソーシングによる場合において、ウェハー内すべての半導体素子にバンプが形成される為、不良の半導体素子に形成されたバンプのコストが良品の半導体素子に対して上乗せされる場合のコストアップである。第三に、バンプの形成位置について、個別ではなく、ウェハーに対して形成した場合、何らかの製造上の異常により位置ズレを生じた際、ウェハー内全てに位置ズレが派生した場合のコストアップである。第四に、バンプの未形成および脱落が起こった場合、これらの検出のための検査導入の際のコストアップである。
　以上のメッキ工法および蒸着工法におけるバンプ形成による、問題点（コストアップ）を上記バンプの形成をすべてワイヤーボンディング装置およびバンプボンディング装置にて行うことで避ける事ができる。
　[接続端子間の接合の実施例３]
　図２Ｃに基づき、本発明の実施形態に係る接続端子間の接合について説明する。
　図２Ｃは、本発明による接続端子間の接合の断面図である。
　図２Ｃは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。
　図２Ｂとの違いは、図２Ｂの柔らかいバンプＢ６にレベリングを実施し、バンプＡ５に対向する平面部を形成している点である。上記構成によって、硬い金属バンプの先端を柔らかい金属バンプに押し付ける際に、柔らかい金属バンプにおいて、より広く平坦な面を有する事により、フリップチップ接合時の位置ズレが生じた場合でも断面形状が凸凹の関係が出来易く、安定した接合状態が確保できる。
　[接続端子間の接合の実施例４]
　図２Ｄに基づき、本発明の実施形態に係る接続端子間の接合について説明する。
　図２Ｄは、本発明による接続端子間の接合の断面図である。
　図２Ｄは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。半導体素子Ａ１の電極パッドＡ３上に硬い金属のバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて形成する。半導体素子Ｂ１１（又は基板２）の電極パッドＢ１２（又は基板端子４）上にも硬い金属のバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて形成する。電極パッドＢ１２（又は基板端子４）上のバンプＡ５上に柔らかい金属のバンプＢ６を形成する。其々を向かい合わせてフリップチップ接合する。結果、図２Ｄの（ｃ）の断面の様にバンプＡ５が凸、バンプＢ６が凹の形態になる。
　図２Ａとの違いは、半導体素子Ａ１の電極パッドＡ３と、その対向に位置する半導体素子Ｂ１１の電極パッドＢ１２（又は基板２の基板端子４）との両方に硬い金属のバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて形成する。そして、対向する電極パッドＢ１２（又は基板２の基板端子４）上のバンプＡ５上に柔らかい金属のバンプＢ６を形成し、フリップチップ接合を行う点である。各構成要素間を、３つのバンプを用いて接合する事で、各構成要素間の固定材または封止材の未充填等の問題がある場合、各要素間のクリアランスを確保し、充填性の向上やクリアランスの調整等を計る事が可能となる。
　[接続端子間の接合の実施例５]
　図２Ｅに基づき、本発明の実施形態に係る接続端子間の接合について説明する。
　図２Ｅは、本発明による接続端子間の接合の断面図である。
　図２Ｅは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。図２Ｄとの違いは、図２Ｄの柔らかいバンプＢ６にレベリングを実施し、半導体素子Ａ１の電極パッドＡ３上のバンプＡ５に対向する、平面部を形成している点である。上記構成によって、硬い金属バンプの先端を柔らかい金属バンプに押し付ける際に、柔らかい金属バンプにおいて、より広く平坦な面を有する事により、フリップチップ接合時の位置ズレが生じた場合でも断面形状が凸凹の関係が出来易く、安定した接合状態が確保できる。
　[接続端子間の接合の実施例６]
　図２Ｆに基づき、本発明の実施形態に係る接続端子間の接合について説明する。
　図２Ｆは、本発明による接続端子間の接合の断面図である。
　図２Ｆは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。半導体素子Ａ１の電極パッドＡ３上に硬い金属のバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて形成する。半導体素子Ｂ１１（又は基板２）の電極パッドＢ１２（又は基板端子４）が柔らかい金属のバンプＢ６に相当する役割を果たす厚みを持つ。其々を向かい合わせてフリップチップ接合する。結果、図２Ｆの（ｃ）の断面の様にバンプＡ５が凸、電極パッドＢ１２（又は基板端子４）が凹の形態になる。
　図２Ａとの違いは、対向に位置する半導体素子の電極パッド、もしくは基板２の基板端子４が柔らかい金属のバンプＢ６に相当する役割を果たす厚みをもち、バンプと電極パッドもしくは基板２の基板端子４とが直接接合する点である。上記構成によって、柔らかいバンプＢ６の形成工程を省くことが可能となる為、工程の短縮が可能となる。
　[接続端子間の接合の実施例７]
　図２Ｇに基づき、本発明の実施形態に係る接続端子間の接合について説明する。
　図２Ｇは、本発明による接続端子間の接合の断面図である。
　図２Ｇは、半導体素子Ａ１とリードフレーム１０との接合例である。半導体素子Ａ１の電極パッドＡ３上に硬い金属のバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて形成する。リードフレーム１０上にメッキ工法および蒸着工法によって柔らかい金属バンプＢ６を形成する。其々を向かい合わせてフリップチップ接合する。結果、図２Ｇの（ｃ）の断面の様にバンプＡ５が凸、バンプＢ６が凹の形態になる。図２Ａとの違いは構成要素が半導体素子Ａ１とリードフレーム１０である点である。上記構成により、リードフレーム自体が外部端子の役割を果たす為、基板に外部端子をつける際に必要で合った基板に開ける貫通孔、外部端子が不要になり、工程数の削減になる。
　なお、硬い金属のバンプＡ５と柔らかい金属のバンプＢ６および上下の構成については、上記実施例に限らない。
　また、バンプの金属構成としては、金、銀、銅のいずれかを用いた構成が望ましく、これらの金属は互いに圧着接合性の相性が良い金属として周知の事実であり、一般的な材料として入手し易く、使用実績の豊富な材料である。さらに、これらの金属を用いた望ましい構成としては、１つを銅で形成する事である。これは、材料コストが安くこれらの中では最も硬い特性である為である。もう１つは半導体装置の接合において、一般的に使用実績が多く、これらの中で最も柔らかい特性である金を使用する事が望ましい。また、金よりも低コストまたは、銅を使用するにあたって必要とされる酸化防止等の環境が整っていない等の場合は、金より硬く、銅より柔らかい銀を選択する事で、硬さの異なるバンプ構成の接合が可能となる。
　また、ワイヤーボンディング装置およびバンプボンディング装置を用いて銅バンプを形成する際には、例えばパラジウム等で金属被覆した銅ワイヤーを使用し、不活性ガスを用いた環境でバンプ形成を行う。上記方法により、バンプ表面の酸化が防止され、工程管理および材料管理が容易となり、接合においても信頼性が高くなる。更にプラズマ処理等を行い、バンプ表面の洗浄化且つ活性化を行う事で接合信頼性の向上が図れる。
　また、下記に半導体装置の実装構造の実施形態の変形について説明する。
　[半導体装置の実装構造の実施の形態の変形１]
　図３の（ａ）に基づき、本発明の半導体装置の実装構造の実施形態の変形について説明する。
　図３の（ａ）は、本発明による半導体装置の実装構造の変形を示す断面図である。
　図３の（ａ）は、３つの構成要素（半導体素子Ａ１と半導体素子Ｂ１１と基板２）を有し、各構成要素の表面には少なくとも１つ以上の接続端子（電極パッドＡ３と電極パッドＢ１２と基板端子４）を有している。各々が有する接続端子（電極パッドＡ３と電極パッドＢ１２）を複数個使用して、半導体素子Ａ１と半導体素子Ｂ１１を電気的に接合する。上記電気的接合は、異なる硬さの金属からなる、バンプＡ５とバンプＢ６とで接合される。さらに、基板２と半導体素子Ｂ１１とを電気的に接合する。この電気的接合はワイヤー配線１３で接合される。さらに、基板２の表面側を被覆するように樹脂７が形成され、ワイヤー配線１３、基板端子４および貫通孔８を介して半導体素子Ｂ１１と電気的に接続された外部端子９が基板２の裏面側に形成された半導体装置である。
　図１の（ａ）と異なる点は、構成要素が３つであることである。ワイヤー配線１３の接合を利用し、半導体素子Ａ１と半導体素子Ｂ１１と基板２との３つの構成要素を電気的に接合する事で、より複雑な回路にも対応でき、回路面積の削減できる。
　[半導体装置の実装構造の実施の形態の変形２]
　図３の（ｂ）に基づき、本発明の半導体装置の実装構造の実施形態の変形について説明する。
　図３の（ｂ）は、本発明による半導体装置の実装構造の変形を示す断面図である。
　図３の（ｂ）は、３つの構成要素（半導体素子Ａ１と半導体素子Ｂ１１とリードフレーム１０）を有し、各構成要素の表面には少なくとも１つ以上の接続端子（電極パッドＡ３と電極パッドＢ１２とリードフレーム１０）を有している。各々が有する接続端子（電極パッドＡ３と電極パッドＢ１２）を複数個使用して、半導体素子Ａ１と補強板１４に固定された半導体素子Ｂ１１とを電気的に接合する。上記電気的接合は、異なる硬さの金属からなる、バンプＡ５とバンプＢ６とで接合される。さらに、補強板１４に固定された半導体素子Ｂ１１とリードフレーム１０とを電気的に接合する。この電気的接合は、ワイヤー配線１３で接合される。さらに、リードフレーム１０の表面側を被覆するように樹脂７が形成された半導体装置である。
　図３の（ｂ）と図３の（ａ）との違いは構成要素の違いである。図３の（ａ）の基板２の代わりにリードフレーム１０を用いる。補強板１４が必要となるが、リードフレーム１０自体が外部端子の役割を果たす為、基板に外部端子をつける際に必要であった基板に開ける貫通孔、外部端子が不要になり、工程数が減り、コスト削減に繋がる。
　[半導体装置の実装構造の実施の形態の変形３]
　図３の（ｃ）に基づき、本発明の半導体装置の実装構造の実施形態の変形について説明する。
　図３の（ｃ）は、本発明による半導体装置の実装構造の変形を示す断面図である。
　図３の（ｃ）と図３の（ｂ）との違いは、上記実施形態の変形２のリードフレームの形態が異なる点である。リードフレームの形状にはこだわらない為、必要な箇所にリードフレームの配置ができる。
　[製造方法]
　次に、図７に基づき、半導体装置の製造方法について説明する。図７はその工程を示すフローチャートである。
　図７に示すように、半導体装置を製造する際、まず、第１の電子部材に第１の突起電極を形成する（工程Ｓ１）。このとき、ワイヤーボンディング装置およびバンプボンディング装置を用いて第１の突起電極を形成する。
　次に、第２の電子部材に第２の突起電極を形成する（工程Ｓ２）。このとき、ワイヤーボンディング装置およびバンプボンディング装置、または、メッキ工法および蒸着工法を用いてに第２の突起電極を形成する。
　次に、第１の突起電極を第２の突起電極に埋め込む（接合させる）（工程Ｓ３）。このとき、荷重を加え圧着させる。さらに熱を加える事で、熱圧着による金属接合が可能となる。
　また、第１の電子部品は基板、もしくは基板上に搭載した半導体素子を指し、第２の電子部品は半導体素子を示す。また、第１の突起電極に銅、第２の突起電極に金を使用することが望ましい。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　また、参考として従来技術の接続端子間の接合の実施形態について、以下に説明する。
　[従来技術の接続端子間の接合の実施例１]
　図４Ａに基づき、従来技術の接続端子間の接合について説明する。
　図４Ａは、従来技術による接続端子間の接合の断面図である。
　図４Ａは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。半導体素子Ａ１の電極パッドＡ３上にポスト１５を形成し、ポスト１５の先端には半田１６を塗布する。半導体素子Ｂ１１（又は基板２）の電極パッドＢ１２（又は基板端子４）上に金属層又はバンプＢ６をメッキ工法および蒸着工法にて形成し、表面にフラックス１７を塗布する。其々を向かい合わせてフリップチップ実装しリフローによって半田１６を溶融してポスト１５と金属層又はバンプＢ６を半田溶融接合する。結果、図４Ａの（ｃ）の断面の様にポスト１５と金属層又はバンプＢ６とが半田１６を挟む様な形態になる。
　[従来技術の接続端子間の接合の実施例２]
　図４Ｂに基づき、従来技術の接続端子間の接合について説明する。
　図４Ｂは、従来技術による接続端子間の接合の断面図である。
　図４Ｂは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。半導体素子Ａ１の電極パッドＡ３上および、半導体素子Ｂ１１（又は基板２）の電極パッドＢ１２（又は基板端子４）上にポスト１５を形成し、ポスト１５の先端には半田１６を塗布する。半導体素子Ｂ１１（又は基板２）の表面にフラックス１７を塗布し、其々を向かい合わせてフリップチップ実装しリフローによって半田１６を溶融してポスト１５同士を半田溶融接合する。結果、図４Ｂの（ｃ）の断面の様に其々のポスト１５間に半田１６を挟む様な形態になる。
　[従来技術の接続端子間の接合の実施例３]
　図４Ｃに基づき、従来技術の接続端子間の接合について説明する。
　図４Ｃは、従来技術による接続端子間の接合の断面図である。
　図４Ｃは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。半導体素子Ａ１の電極パッドＡ３上にバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて形成し、半導体素子Ｂ１１（又は基板２）の電極パッドＢ１２（又は基板端子４）上に半田（半田バンプ）１６を形成する。半導体素子Ｂ１１（又は基板２）の表面にフラックス１７を塗布し、其々を向かい合わせてフリップチップ実装し、リフローによって半田（半田バンプ）１６を溶融してバンプＡ５と電極パッドＢ１２（又は基板端子４）とを半田溶融接合する。結果、図４Ｃの（ｃ）の断面の様にバンプＡ５が凸、半田（半田バンプ）１６が凹の形態になる。
　従来技術の接続端子間の接合の実施例１、２、３と本発明との異なる主な点は、接合に半田を利用する点である。接合に半田を利用すると、バンプおよびポスト上への半田の塗布、フラックスの塗布、リフロー、フラックスの除去等、多くの工程や材料を必要とし、時間とコストがかかる。また、狭ピッチによる半田ブリッジによる隣接端子とのショートや、ユーザーでの組み立ての際に加わるリフローなどの熱により、半田接合部の再溶融によって電気的に導通が取れなくなることも考えられる。
　[従来技術の接続端子間の接合の実施例４]
　図４Ｄに基づき、従来技術の接続端子間の接合について説明する。
　図４Ｄは、従来技術による接続端子間の接合の断面図である。
　図４Ｄは、半導体素子Ａ１と半導体素子Ｂ１１（又は基板２）との接合例である。半導体素子Ａ１の電極パッドＡ３上にバンプＡ５をワイヤーボンディング装置およびバンプボンディング装置にて形成する。半導体素子Ｂ１１（又は基板２）の電極パッドＢ１２（又は基板端子４）上に其々を向かい合わせてフリップチップ実装し、超音波熱圧着によってバンプＡ５と電極パッドＢ１２（又は基板端子４）とを金属接合する。結果、図４Ｄの（ｃ）の断面の様にバンプＡ５と電極パッドＢ１２（又は基板端子４）とが融合した形態になる。
　本発明と異なる主な点は、接合に超音波を利用している点である。接合に超音波を利用すると、超音波の振幅によるバンプの形状変化や剥離等のダメージが起こる心配がある。
　本発明に係る半導体装置は、上記の課題を解決するために、第１の突起電極を有する第１の電子部品と、上記第１の突起電極と接続された第２の突起電極を有する第２の電子部品とを備え、上記第１の突起電極と上記第２の突起電極とは、互いに異なる金属材料からなり、上記第１の突起電極は、上記第２の突起電極より硬く、上記第１の突起電極の上記第２の突起電極側の先端部分が上記第２の突起電極に埋め込まれていることを特徴とする。
　上記構成によれば、同種の金属ではなく異なる金属材料を使用することで、金属の硬さが異なり、第１の突起電極が第２の突起電極に埋め込まれ、第１の突起電極と第２の突起電極との接合断面における界面は凸凹の形状となる。この接合面の凸凹の関係により、互いの突起電極の界面で滑りによる摩擦が生じ、新生面が露出しやすくなる。よって、新生面を露出する為に用いていた超音波を利用しない接合が可能となり、超音波による接合の問題点を避ける事ができる。具体的には、超音波を用いて接合する際に考えられる、超音波の振幅によるバンプの形状変化や剥離等のダメージを避けることができる。
　さらに、本発明に係る半導体装置において、上記第１の突起電極と上記第２の突起電極は、直接的に接合していることが好ましい。
　上記構成によれば、第１の突起電極と第２の突起電極は、半田を介することなく直接接続されているので、半田による接合の問題点を避ける事ができる。具体的には、半田を用いて接合する際にかかる、半田の塗布、フラックスの塗布、リフロー、フラックスの除去等、多くの工程や材料や時間、コストを抑える事ができる。また、狭ピッチによる半田ブリッジによる隣接端子とのショートや、ユーザーでの組み立ての際に加わるリフローなどの熱により、半田接合部の再溶融によって電気的に導通が取れなくなる不具合も避けることができる。
　さらに、本発明に係る半導体装置において、上記第１の突起電極の上記先端部分は、尖頭形状を有することが好ましい。
　上記構成によれば、第１の突起電極の先端部分は尖頭形状を有しているので、丸みを帯びた先端の形状に比べて第２の突起電極に埋め込みやすく、より確実に接合する事ができる。
　さらに、本発明に係る半導体装置において、上記第１の突起電極は、スタッドバンプであることが好ましい。
　上記構成によれば、第１の突起電極は、スタッドバンプであるので、鋭利な形状のバンプが形成でき、第２の突起電極に埋め込みやすく、より確実に接合する事ができる。さらに半導体素子個別で電極パッドへ直接バンプの形成でき、位置情報のみでバンプ形成位置の決定、修正が可能である。これにより、ウェハー内に設置されている半導体素子の中で、良品のみにバンプを形成する事ができ、不良品に形成した場合に発生するコストアップを防ぐことができる。また、フリップチップ接合を行う製造ラインと同じ製造ラインでの形成ができ、輸送ダメージを避ける事ができる。また、第１の突起電極が銅の場合、例えばパラジウム等で金属被覆した銅ワイヤーを使用し、不活性ガスを用いた環境でバンプ形成を行う事により、銅の酸化が抑えられ、工程管理および材料管理が容易となり、よりフレッシュな状態でフリップチップ接合が可能となり、接合の信頼性が高くなる。
　さらに、本発明に係る半導体装置において、上記第２の突起電極は、スタッドバンプまたはメッキバンプであることが好ましい。
　上記構成によれば、第２の突起電極がメッキバンプであった場合、ウェハー単位で一括バンプ形成が可能となり、最短でバンプができ時間の削減となる。また、平坦な形状のバンプが容易に形成できるので、硬い金属バンプの先端を柔らかい金属バンプに押し付ける際に、柔らかい金属バンプにおいて、より広く平坦な面を有する事により、フリップチップ接合時の位置ズレが生じた場合でも断面形状が凸凹の関係が出来易く、安定した接合状態が確保できる。
　さらに、本発明に係る半導体装置において、上記第１の突起電極の上記先端部分が上記第２の突起電極に埋め込まれた方向において、上記第２の突起電極の長さは、上記第１の突起電極の上記先端部分の長さよりも大きいことが好ましい。
　上記構成によれば、第１の突起電極と対向に位置する第２の突起電極とが直接接合することで、第１の突起電極と対向に位置するバンプの形成工程を省くことが可能となる為、工程の短縮が可能となり、コストダウンにつながる。
　さらに、本発明に係る半導体装置において、上記第１の電子部品は、基板または基板上に搭載された半導体素子であり、上記第１の突起電極は、銅バンプであり、上記第２の電子部品は、半導体素子であり、上記第２の突起電極は、金バンプあることが好ましい。
　上記構成によれば、銅と金は互いに圧着接合性の相性が良い金属であり、一般的な材料として入手し易く、使用実績の豊富な材料であり接合の使用に関して信頼性が高い。銅、金を用いた望ましい構成としては、上記の様に１つを銅の硬い金属バンプとして形成し、もう１つを金の柔らかいバンプとして形成する。これによって、半導体装置の接合において、信頼性が高く、かつ材料コストが安い金属バンプの形成が可能になる。また、接合で熱を加える際、樹脂で出来ている基板へ熱を加えるとガスや反応物が発生する可能性がある為、基板ではなく半導体素子へ熱を加える。熱を加えない基板側に銅バンプを形成することによって、銅の酸化が防ぐことができる。
　さらに、本発明に係る半導体装置において、上記第１の突起電極は、自身を構成する金属材料とは異なる金属材料で部分的に被覆されていることが好ましい。
　上記構成によれば、第１の突起電極の銅バンプ形成を、異なる金属（酸化しにくい金属）（例：パラジウム等）で金属被覆した銅ワイヤーを使用し、不活性ガスを用いた環境でバンプ形成を行う事により、バンプ表面の酸化が防止され、工程管理および材料管理が容易となり、接合においても信頼性が高くなる。
　さらに、本発明に係る半導体装置において、上記第２の突起電極は、２種類の金属材料を積み重ねた構造を有することが好ましい。
　上記構成によれば、各構成要素間の固定材または封止材の未充填等の問題がある場合、第１の電子部品と第２の電子部品とを、３つのバンプを用いて接合する事で、各要素間のクリアランスを確保し、充填性の向上やクリアランスの調整等を計る事が可能となる。
　本発明に係る半導体装置の製造方法は、上記半導体装置の製造方法であって、上記第１の電子部品に、ワイヤーを用いたボンディング装置によって上記第１の突起電極を銅で形成する工程と、上記第２の電子部品に、ワイヤーを用いたボンディング装置またはメッキ工法によって上記第２の突起電極を金で形成する工程と、上記第２の電子部品に熱を加えながら、上記第１の突起電極の上記先端部分を上記第２の突起電極に埋め込む工程とを含むことを特徴とする。
　上記製造方法によれば、第１の電子部品に形成された第１の突起電極と、第２の電子部品に形成された第２の突起電極を半田、超音波等を用いずに直接接合した半導体装置を製造できる。
　さらに、本発明に係る半導体装置の製造方法において、上記第１の電子部品および上記第２の電子部品の少なくとも一方は、半導体素子であり、上記半導体素子への上記第１または第２の突起電極の形成は、ウェハーから個片に分割された半導体チップに対して行なわれることが好ましい。
　上記製造方法によれば、電極パッドおよび基板端子等に対して個別にバンプ形成位置を調整できる。よって、高い位置精度のバンプ形成する事ができる。さらに、ウェハー形態で形成する場合は、下記の問題が考えられる。研削前であれば研削時および研削後の表面保護シートを剥がす際にバンプへのダメージが加わる。研削後であれば、薄いウェハーを保持する為の保護シートがチップとステージ間に介在する為、バンプ形成において制約を受ける。また、研削前、研削後に共通して、構成要素が３つで形成される半導体装置の基板又は補強板に半導体素子を実装する際に制約を受ける。そこで、上記製造方法の様に、バンプの形成をウェハー形態で形成するのではなく、ウェハーから個片に分割された半導体チップに対し行うことによって、上記問題が回避できる。
　さらに、本発明に係る半導体装置の製造方法において、上記第１の突起電極を形成する工程は、不活性ガスが充填された環境において行なわれることが好ましい。
　上記製造方法によれば、不活性ガスを用いた環境で形成を行う事により、バンプ表面の酸化が防止され、工程管理および材料管理が容易となり、接合においても信頼性が高い半導体装置を製造できる。
　さらに、本発明に係る半導体装置の製造方法において、上記第１の突起電極の上記先端部分を上記第２の突起電極に埋め込む工程の前処理として、上記第１および第２の突起電極の表面を洗浄化することが好ましい。
　上記製造方法によれば、プラズマ処理等を用いて洗浄化を行うことで、第１および第２の突起電極の表面が洗浄化且つ活性化され、接合の信頼性が高い半導体装置を製造できる。
　本発明は、フリップチップ技術を用いた半導体装置およびその製造方法に利用することができる。
　　Ａ１　半導体素子
　　　２　基板
　　Ａ３　電極パッド
　　　４　基板端子
　　Ａ５　バンプ
　　Ｂ６　バンプ
　　　７　樹脂
　　　８　貫通孔
　　　９　外部端子
　　１０　リードフレーム
　Ｂ１１　半導体素子
　Ｂ１２　電極パッド
　　１３　ワイヤー配線
　　１４　補強板
　　１５　ポスト
　　１６　半田
　　１７　フラックス
　　３１　ワイヤー
　３２ａ　電極パッド
　　３３　ボール部
　　３４　キャピラリー
　　３５　バンプ
　　４１　レジスト開口部
　　４２　レジスト（感光性高分子膜）
　　４３　バリアメタル層
　　４４　保護膜
　　４５　パッド
　　４６　バンプ（リフロー前）
　４６ａ　バンプ（リフロー後）

Claims (13)

  1. 　第１の突起電極を有する第１の電子部品と、
    　上記第１の突起電極と接続された第２の突起電極を有する第２の電子部品と
    を備え、
    　上記第１の突起電極と上記第２の突起電極とは、互いに異なる金属材料からなり、
    　上記第１の突起電極は、上記第２の突起電極より硬く、
    　上記第１の突起電極の上記第２の突起電極側の先端部分が上記第２の突起電極に埋め込まれていることを特徴とする半導体装置。
  2. 　上記第１の突起電極と上記第２の突起電極は、直接的に接合していることを特徴とする請求項１に記載の半導体装置。
  3. 　上記第１の突起電極の上記先端部分は、尖頭形状を有することを特徴とする請求項１または２に記載の半導体装置。
  4. 　上記第１の突起電極は、スタッドバンプであることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 　上記第２の突起電極は、スタッドバンプまたはメッキバンプであることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  6. 　上記第１の突起電極の上記先端部分が上記第２の突起電極に埋め込まれた方向において、上記第２の突起電極の長さは、上記第１の突起電極の上記先端部分の長さよりも大きいことを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 　上記第１の電子部品は、基板または基板上に搭載された半導体素子であり、
    　上記第１の突起電極は、銅バンプであり、
    　上記第２の電子部品は、半導体素子であり、
    　上記第２の突起電極は、金バンプあることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
  8. 　上記第１の突起電極は、自身を構成する金属材料とは異なる金属材料で部分的に被覆されていることを特徴とする請求項７に記載の半導体装置。
  9. 　上記第２の突起電極は、２種類の金属材料を積み重ねた構造を有することを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
  10. 　請求項１に記載の半導体装置の製造方法であって、
    　上記第１の電子部品に、ワイヤーを用いたボンディング装置によって上記第１の突起電極を銅で形成する工程と、
    　上記第２の電子部品に、ワイヤーを用いたボンディング装置またはメッキ工法によって上記第２の突起電極を金で形成する工程と、
    　上記第２の電子部品に熱を加えながら、上記第１の突起電極の上記先端部分を上記第２の突起電極に埋め込む工程とを含むことを特徴とする半導体装置の製造方法。
  11. 　上記第１の電子部品および上記第２の電子部品の少なくとも一方は、半導体素子であり、
    　上記半導体素子への上記第１または第２の突起電極の形成は、ウェハーから個片に分割された半導体チップに対して行なわれることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 　上記第１の突起電極を形成する工程は、不活性ガスが充填された環境において行なわれることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
  13. 　上記第１の突起電極の上記先端部分を上記第２の突起電極に埋め込む工程の前処理として、上記第１および第２の突起電極の表面を洗浄化することを特徴とする請求項１０から１２のいずれか１項に記載の半導体装置の製造方法。
PCT/JP2013/071005 2012-08-08 2013-08-02 半導体装置およびその製造方法 Ceased WO2014024796A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014529471A JPWO2014024796A1 (ja) 2012-08-08 2013-08-02 半導体装置およびその製造方法
US14/420,049 US20150200176A1 (en) 2012-08-08 2013-08-02 Semiconductor device and method for producing same
CN201380041465.5A CN104541366A (zh) 2012-08-08 2013-08-02 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-176417 2012-08-08
JP2012176417 2012-08-08

Publications (1)

Publication Number Publication Date
WO2014024796A1 true WO2014024796A1 (ja) 2014-02-13

Family

ID=50068025

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/071005 Ceased WO2014024796A1 (ja) 2012-08-08 2013-08-02 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20150200176A1 (ja)
JP (1) JPWO2014024796A1 (ja)
CN (1) CN104541366A (ja)
TW (1) TW201411793A (ja)
WO (1) WO2014024796A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143687A1 (ja) * 2015-03-06 2016-09-15 三菱重工業株式会社 接合方法、および、接合体
KR20170005774A (ko) * 2014-12-29 2017-01-16 스태츠 칩팩 피티이. 엘티디. 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
EP3163609B1 (en) * 2014-07-29 2024-09-11 Huawei Technologies Co., Ltd. Chip integration method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6215755B2 (ja) * 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
DE112016002608T5 (de) * 2015-06-11 2018-03-08 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000216198A (ja) * 1999-01-26 2000-08-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046657A (en) * 1988-02-09 1991-09-10 National Semiconductor Corporation Tape automated bonding of bumped tape on bumped die
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3778276B2 (ja) * 2002-01-21 2006-05-24 セイコーエプソン株式会社 半導体装置の製造方法
JP2005174981A (ja) * 2003-12-08 2005-06-30 Olympus Corp 電子部品の製造方法及び電子部品
JP2008277647A (ja) * 2007-05-02 2008-11-13 Epson Imaging Devices Corp 実装構造体及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000216198A (ja) * 1999-01-26 2000-08-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3163609B1 (en) * 2014-07-29 2024-09-11 Huawei Technologies Co., Ltd. Chip integration method
KR20170005774A (ko) * 2014-12-29 2017-01-16 스태츠 칩팩 피티이. 엘티디. 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR102561718B1 (ko) 2014-12-29 2023-07-31 스태츠 칩팩 피티이. 엘티디. 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
WO2016143687A1 (ja) * 2015-03-06 2016-09-15 三菱重工業株式会社 接合方法、および、接合体

Also Published As

Publication number Publication date
CN104541366A (zh) 2015-04-22
JPWO2014024796A1 (ja) 2016-07-25
TW201411793A (zh) 2014-03-16
US20150200176A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
KR101594220B1 (ko) 전자 부품, 전자 장치의 제조 방법 및 전자 장치
TWI493672B (zh) 半導體裝置、電子裝置及半導體裝置之製造方法
KR20030051159A (ko) 반도체장치
US20100207279A1 (en) Semiconductor package with ribbon with metal layers
WO2014024796A1 (ja) 半導体装置およびその製造方法
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP5113793B2 (ja) 半導体装置およびその製造方法
CN101211885A (zh) 钎焊接合部、电子部件、半导体器件和电子部件的制造方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP2001060760A (ja) 回路電極およびその形成方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
TWI605740B (zh) 基體之接合方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
US7944051B2 (en) Semiconductor device having external connection terminals and method of manufacturing the same
TWI527177B (zh) 晶片構件與晶片封裝體
JP2020031081A (ja) 半導体装置
US20100148364A1 (en) Semiconductor device and method for producing semiconductor device
KR101156183B1 (ko) 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지
JP6379650B2 (ja) 半導体装置の製造方法
KR20150062544A (ko) 인쇄회로기판 및 이를 포함하는 칩 패키지
JP2014110355A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13828321

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014529471

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14420049

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13828321

Country of ref document: EP

Kind code of ref document: A1