CN101211885A - 钎焊接合部、电子部件、半导体器件和电子部件的制造方法 - Google Patents

钎焊接合部、电子部件、半导体器件和电子部件的制造方法 Download PDF

Info

Publication number
CN101211885A
CN101211885A CNA2007103054056A CN200710305405A CN101211885A CN 101211885 A CN101211885 A CN 101211885A CN A2007103054056 A CNA2007103054056 A CN A2007103054056A CN 200710305405 A CN200710305405 A CN 200710305405A CN 101211885 A CN101211885 A CN 101211885A
Authority
CN
China
Prior art keywords
mentioned
metal level
recess
metal layer
reference surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103054056A
Other languages
English (en)
Inventor
横林政人
樽井克行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101211885A publication Critical patent/CN101211885A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12722—Next to Group VIII metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种电子部件，具有焊盘(112)，该焊盘(112)具有平坦的基准表面(p1)且具有用于进行钎焊接合的钎焊接合部(p3)，钎焊接合部(p3)具有相对上述焊盘(112)的基准表面凹陷的凹部(113)，在上述凹部(113)的表面上层叠有镍镀层(114)，在上述镍镀层(114)被钎焊接合时形成于镍镀层(114)的钎焊接合部(p3)上的锡合金层(116)与上述镍镀层(114)之间的界面的位置偏离包括上述基准表面(p1)的平面。由此，能够提供一种具有不容易出现裂纹的钎焊接合部的电子部件。

Description

钎焊接合部、电子部件、半导体器件和电子部件的制造方法
技术领域
本发明涉及一种不容易出现裂纹的钎焊接合部、具有该钎焊接合部的电路基板等的电子部件、半导体器件以及电子部件的制造方法，特别涉及一种形成在铜制焊盘上的诸如镍镀层或金镀层的金属镀敷层与锡基焊料通过钎焊接合在一起的芯片部件、电路部件、基板部件、电子部件、电气部件以及半导体器件。
背景技术
过去，在进行钎焊时采用含锡(Sn)的锡基焊料。特别在最近，在连接电气部件时，采用诸如Sn-Pb合金、Sn-Pb-Ag合金等的含铅焊料。
考虑到铅对环境造成的污染，现在已采用以Sn-Ag-Cu类合金为代表的无铅焊料。但是，导体图形大多采用铜(Cu)，而铜(Cu)的表面容易被氧化。当铜的表面被氧化时，焊料的浸润性就会降低。特别是在采用上述无铅焊料时，一旦铜的表面被氧化，其与无铅焊料之间的结合力将减弱。因此，有时会在待实施钎焊处理的铜制焊盘上镀金(Au)。
若在铜上直接镀金，会形成脆弱的合金层。因此，就采用了预先在被用作导体图形的铜制焊盘和金镀层之间实施镀镍处理而形成阻挡层(Barrier)，由此抑制上述脆弱金属层形成这样的方法。例如，公知文献1(日本国专利申请公开特开2000-332408号公报，公开日：2000年11月30日)揭示了一种为提高铜制焊盘和镍镀层的接合性能而在实施镀镍之前对铜制焊盘进行腐蚀的技术。
当钎焊接合上述已实施镀敷处理的铜制焊盘和上述无铅焊料时，因钎焊接合时的热量而熔化的金属相互扩散，焊料的锡成分将扩散侵入例如镍镀层或者金镀层。在镍镀层和金镀层之间、金镀层和锡基焊料之间等形成以Cu-Sn合金或Ni-Sn合金为主要成分的锡合金层。像这样的锡合金层比较脆弱，因此，在钎焊接合部产生应力时容易发生断裂(裂纹)。
特别是，由于镍的纵向弹性系数较大，约为200kN/mm2，所以，镍镀层与锡合金层之间的界面容易集中应力。因此，在上述镍镀层与锡合金层之间的界面上特别容易出现裂纹。
对此，例如，公知文献2(日本国专利申请公开特开2003-188313号公报，公开日：2003年7月4日)揭示了一种目的在于防止因作用于具有上述脆弱的合金层的结构的应力而出现裂纹的技术方法。根据公知文献2所揭示的技术方法，通过增加钎焊接合的金属部的厚度，在金属配线部分保留有在进行钎焊接合时不会形成Cu-Sn合金的区域。通过该技术，来防止金属配线发生断裂。
但是，在现有技术的方法中，并没有涉及从根本上避免因钎焊接合时形成的锡合金层而容易出现裂纹的方法。
例如，根据公知文献2揭示的方法，因为在金属配线部分保留有不会形成Cu-Sn合金的区域，所以能够防止因基板形成材料的热膨胀系数等的差异而产生的热应力所造成的金属配线断裂。但是，并没有解决作用于Cu-Sn合金形成区域的应力，因此，在含有Cu-Sn合金的锡合金层容易出现裂纹的问题并没有得到解决。
发明内容
本发明是鉴于上述问题进行开发的，其目的在于提供一种不容易出现裂纹的钎焊接合部、具有该钎焊接合部的电路基板等的电子部件、半导体器件、以及电子部件的制造方法。
在现有技术的方法中，没有对容易出现裂纹的上述锡合金层的形成位置以及镍镀层与锡合金层之间的界面的形成位置进行说明，上述容易出现裂纹的锡合金层等的形成位置和蚀刻前的铜制焊盘的表面位置大致相同。
本发明的发明人经过积极深入的研究，发现：如果上述容易出现裂纹的锡合金层等的位置偏离应力的集中位置就不容易出现裂纹，上述应力是导致出现裂纹的原因。并且，本发明的发明人通过对上述锡合金层的形成位置以及镍镀层与锡合金层之间的界面形成位置进行研究，成功地使上述容易出现裂纹的部位偏离应力的集中位置，并成功地减小了钎焊接合部的断裂率。
为了实现上述目的，本发明的电子部件包括具有平坦的基准表面的电极，该电极具有用于实施钎焊接合的钎焊接合部，该电子部件的特征在于：上述钎焊接合部具有相对上述基准表面凹陷的凹部；在上述凹部的表面上层叠有至少一层金属层；在上述金属层被钎焊接合时形成于上述金属层的表面部的锡合金层与上述金属层之间的界面的位置偏离包括上述基准表面的平面。
根据上述结构，在本发明的电子部件中，因钎焊接合而形成于上述金属层的锡合金层与上述金属层之间的界面的位置偏离包括上述基准表面的平面。例如，如果金属层被设计得高于上述凹部，即，上述金属层的厚度大于上述凹部的凹部深度，那么，上述锡合金层与上述金属层之间的界面位置就形成在上述凹部之外；如果金属层被设计得低于上述凹部，即，上述金属层的厚度小于上述凹部的凹部深度，那么，上述锡合金层与上述金属层之间的界面位置就形成在上述凹部内。
因钎焊接合而形成于金属层的锡合金层的机械应力耐受性较差，容易发生断裂(裂纹)。但是，根据上述结构，由于能够缓和作用于锡合金层以及锡合金层与金属层之间的界面上的一部分机械应力，所以能够防止结构较脆弱的锡合金层以及锡合金层与金属层之间的界面发生钎焊断裂。
另外，为了实现上述目的，本发明的电子部件包括具有平坦的基准表面的电极，该电极具有用于实施钎焊接合的钎焊接合部，该电子部件的特征在于：上述钎焊接合部具有相对上述基准表面凹陷的凹部；在上述凹部的表面上层叠有金属层，该金属层是自上述凹部的表面起依次层叠第一金属层、第二金属层而构成的金属层；在上述金属层被钎焊接合时第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
根据上述结构，焊料的锡成分扩散侵入第2金属层。因此，扩散侵入第1金属层中的锡成分减少，结果，锡合金层形成于第1金属层和第2金属层之间。
即，即使在这种情况下，也能够缓和作用于锡合金层以及锡合金层与金属层之间的界面上的一部分机械应力，所以，也能够防止结构较脆弱的锡合金层以及锡合金层与金属层之间的界面发生钎焊断裂。
为了实现上述目的，在本发明的半导体器件中，在上述电子部件的钎焊接合部钎焊接合有半导体元件。
根据上述结构，能够防止发生钎焊断裂，所以，可大幅度提高钎焊接合部的连接可靠性。因此，制造的半导体器件的钎焊接合部的连接可靠性大幅度提高，从而提高使用本半导体器件制造的电路的制造成品率。另外，能够提高使用本半导体器件制造的器件的可靠性和制造成品率。
另外，为了实现上述目的，本发明的钎焊接合部被设置在具有平坦的基准表面的电极上，其特征在于：具有相对上述基准表面凹陷的凹部；在上述凹部的表面上层叠至少一层金属层；在上述金属层被钎焊接合时形成于上述金属层的表面部的锡合金层与上述金属层之间的界面的位置偏离包括上述基准表面的平面。
根据上述结构，因钎焊接合而形成于上述金属层的锡合金层与上述金属层之间的界面的位置偏离包括上述基准表面的平面。例如，如果金属层被设计得高于上述凹部，即，上述金属层的厚度大于上述凹部的凹部深度，那么，上述锡合金层与上述金属层之间的界面位置就形成在上述凹部之外；如果金属层被设计得低于上述凹部，即，上述金属层的厚度小于上述凹部的凹部深度，那么，上述锡合金层与上述金属层之间的界面位置就形成在上述凹部内。
因钎焊接合而形成于金属层的锡合金层的机械应力耐受性较差，容易发生断裂(裂纹)。但是，根据上述结构，由于能够缓和作用于锡合金层以及锡合金层与金属层之间的界面上的一部分机械应力，所以能够防止结构较脆弱的锡合金层以及锡合金层与金属层之间的界面发生钎焊断裂。
为了实现上述目的，本发明的钎焊接合部被设置在具有平坦的基准表面的电极上，其特征在于：具有相对上述基准表面凹陷的凹部；在上述凹部的表面上层叠有金属层，该金属层是自上述凹部的表面起依次层叠第一金属层、第二金属层而构成的金属层；在上述金属层被钎焊接合时第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
根据上述结构，焊料的锡成分扩散侵入第2金属层。因此，扩散侵入第1金属层中的锡成分减少，结果，锡合金层形成于第1金属层和第2金属层之间。
即，即使在这种情况下，也能够缓和作用于锡合金层以及锡合金层与金属层之间的界面上的一部分机械应力，所以，也能够防止结构较脆弱的锡合金层以及锡合金层与金属层之间的界面发生钎焊断裂。
本发明的电子部件的制造方法包括：凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；金属层形成步骤，在上述凹部的表面形成至少一层金属层；以及钎焊接合步骤，对上述金属层进行钎焊接合，其中，在上述金属层形成步骤中，将上述金属层形成得高于上述基准表面；在上述钎焊接合步骤中，使得上述金属层与锡合金层之间的界面的位置偏离包括上述基准表面的平面，其中，上述锡合金层形成在上述金属层上。
本发明的电子部件的制造方法包括：凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；金属层形成步骤，在上述凹部的表面形成至少一层金属层；以及钎焊接合步骤，对上述金属层进行钎焊接合，其中，在上述金属层形成步骤中，将上述金属层形成得低于上述基准表面；在上述钎焊接合步骤中，使得上述金属层与锡合金层之间的界面的位置偏离包括上述基准表面的平面，其中，上述锡合金层形成在上述金属层上。
根据上述方法，机械应力耐受性较差的锡合金层以及上述锡合金层与上述金属层之间的界面可形成在偏离包括上述基准表面的平面的位置上。由此，能够形成用于缓和作用在锡合金层以及锡合金层与金属层之间的界面上的一部分机械应力的结构。即，能够防止在结构上较脆弱的锡合金层以及锡合金层与金属层之间的界面发生钎焊断裂。
本发明的电子部件的制造方法包括：凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；金属层形成步骤，在上述凹部的表面形成至少一层金属层；以及钎焊接合步骤，对上述金属层进行钎焊接合，其中，在上述金属层形成步骤中，在上述凹部的表面上形成要高于上述基准表面的第一金属层并在该第一金属层上形成第二金属层；在上述钎焊接合步骤中，使得上述第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
本发明的电子部件的制造方法包括：凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；金属层形成步骤，在上述凹部的表面形成至少一层金属层；以及钎焊接合步骤，对上述金属层进行钎焊接合，其中，在上述金属层形成步骤中，在上述凹部的表面上形成要低于上述基准表面的第一金属层并在该第一金属层上形成第二金属层；在上述钎焊接合步骤中，使得上述第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
根据上述方法，机械应力耐受性较差的锡合金层可形成于第一金属层与第二金属层之间的界面上，该界面形成于偏离包括上述基准表面的平面的位置上。由此，能够形成用于缓和作用在锡合金层以及锡合金层与金属层之间的界面上的一部分机械应力的结构。即，能够防止在结构上较脆弱的锡合金层以及锡合金层与金属层之间的界面发生钎焊断裂。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1(a)是表示一个实施方式的半导体器件的钎焊接合部的结构的剖面图。
图1(b)是表示一个实施方式的半导体器件的钎焊接合部的结构的剖面图。
图1(c)是表示一个实施方式的半导体器件的钎焊接合部的结构的剖面图。
图2是比较说明上述实施方式的半导体器件的钎焊接合部的不同结构的图表。
图3是表示具有图1所示的钎焊接合部的半导体器件的剖面图。
图4是表示用锡基焊料钎焊接合图3所示的半导体器件的电路基板的状态的剖面图。
图5是表示图4所示的半导体器件的电路基板和锡基焊料的接合部位的放大剖面图。
图6(a)是表示图1所示的金属镀覆层的另一结构的剖面图。
图6(b)是表示图1所示的金属镀覆层的另一结构的剖面图。
图7(a)是表示图1(a)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图7(b)是表示图1(a)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图7(c)是表示图1(a)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图7(d)是表示图1(a)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图7(e)是表示图1(a)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图8(a)是表示图1(b)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图8(b)是表示图1(b)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图8(c)是表示图1(b)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图8(d)是表示图1(b)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图8(e)是表示图1(b)所示的半导体器件的电路基板的形成方法和钎焊接合方法的剖面图。
图9是表示其它实施方式的半导体器件的剖面图，是在图3所示的半导体器件的电路基板的两面具有钎焊接合部的半导体器件的剖面图。
图10是表示其它实施方式中的半导体器件的剖面图，是图9所示的电路基板与另一半导体器件连接的剖面图。
图11是表示评价本实施方式的半导体器件的钎焊接合部的连接可靠性的实施例的方法的剖面图，是表示图1(a)所示的半导体器件的钎焊接合部被施加负载的状态的剖面图。
图12是表示评价本实施方式的半导体器件的钎焊接合部的连接可靠性的实施例的结果的图表，是表示层厚差和接合界面断裂率的关系的图表。
具体实施方式
(实施方实1)
下面，参照图1～图7说明本发明的实施方式。
图3是表示本实施方式的半导体器件100的剖面图。本实施方式的半导体器件100包括电路基板110、半导体芯片120以及外部连接端子130。上述电路基板110在基板111上具有未图示的配线层，并搭载有半导体芯片120。上述基板111可使用公知的基板。例如可以使用玻璃基板，也可以使用环氧树脂基板。另外，配线层也能够利用公知的方法形成，例如，可通过蚀刻铜箔或铝箔等来形成配线层。另外，上述配线层可以根据需要形成为多层。
另外，上述半导体芯片120可通过公知的方法连接上述配线层。例如，可以通过钎焊接合方法进行连接，也可以使用公知的倒装接合法进行连接。此外，可以在上述电路基板110的搭载上述半导体芯片120的一侧设置用于保护上述半导体芯片120等的树脂140。
另外，在本实施方式的电路基板110中，在基板111的与搭载上述半导体芯片120的面相反的表面上设置有用于电连接本实施方式的半导体器件100的外部连接端子130，该外部连接端子130与上述半导体芯片120电连接。在本实施方式的电路基板110中，可以在上述基板111的形成外部连接端子130一侧的表面设置配线(未图示)，也可以构成为：配线从基板111的搭载上述半导体芯片120的一侧的配线层经由通孔等延伸至基板111的形成上述外部连接端子130的表面。这些配线可通过公知的方法来形成，例如，通过蚀刻铜箔或铝箔等来形成这些配线。在上述配线与上述外部连接端子130或其它电子部件连接的位置形成有钎焊接合部150。
钎焊接合部150形成有焊盘112，该焊盘112是为了使上述未图示的配线连接上述外部连接端子130或其它电子部件而设置的电极。可以对焊盘112实施后述处理以提高焊料的浸润性。
在本实施方式中，形成配线的焊盘112是由铜(Cu)形成的。但并不限于此，也可以由含铜的合金、铝(Al)或其它金属形成。
在焊盘112的进行钎焊接合的位置形成有凹部113。如果以焊盘112的表面作为平坦的基准表面，那么，在基板111的表面方向凹陷形成凹部113。可使用公知的方法形成凹部113，例如，使用蚀刻方法形成凹部113。
另外，对凹部113实施金属镀敷处理以提高钎焊接合时焊料的浸润性。镀敷方法可以是采用电气或化学等方法进行的湿法镀敷，也可以是采用蒸镀等的干法镀敷。
如果是能够达到上述目的的金属即可，对形成于凹部113的镀敷层并没有特别的限定，可以采用含有镍(Ni)或金(Au)的金属进行镀敷。可以采用多种金属或合金进行镀敷，特别是在进行镀金的情况下，先在焊盘上实施一次镀镍，然后在其上再进行镀金。在本实施方式的半导体器件100中，用镍进行镀敷而形成镍镀层114。上述镍镀层114可通过公知的方法形成，例如，可以通过无电镀的方法等形成。
在本实施方式的半导体器件100中，在上述电路基板110上形成的焊盘112的凹部113的凹部深度和镍镀层114的厚度这两者之间的关系非常重要。详细情况将后述。
另外，在基板111的表面，与钎焊接合焊盘112的部位不同的部位被阻焊层115覆盖。阻焊层115是为了保护基板111的配线而设置的构件，对其材料并不进行特别限制，如果是具有绝缘性的材料即可，可使用公知的绝缘材料。
在本实施方式的半导体器件100中，上述外部连接端子130由锡(Sn)基焊料131形成。锡基焊料131优选一般被称为无铅的焊料，例如，已知有由Sn-Ag-Cu类合金形成的锡基焊料。本实施方式中的锡基焊料131优选上述Sn-Ag-Cu类合金等的无铅焊料，但也可以使用现有技术中的含铅的焊料，例如，Sn-Pb合金或Sn-Pb-Ag合金等的焊料。
在本实施方式的半导体器件100中，如上所述形成的焊盘112和作为外部连接端子130的锡基焊料131通过钎焊接合连接在一起。
例如，本实施方式的半导体器件100通过锡基焊料131连接另一半导体器件。
图4是表示本实施方式的半导体器件100的电路基板110通过锡基焊料131实现连接的状态的剖面图。在图4中，为了便于说明，没有记载半导体芯片120等。
图4表示两个电路基板110和110通过锡基焊料131相互连接的状态。在如上述那样地连接两个电路基板110和110的情况下，利用其中一个电路基板110的锡基焊料131进行连接即可，无需在另一个电路基板110设置锡基焊料131。
另外，在图4中，本实施方式的电路基板110相互连接，但也可以通过锡基焊料131连接上述电路基板110和公知的半导体器件。
在本实施方式的半导体器件100中，可通过设定被形成于上述电路基板110的焊盘112的凹部113的凹部深度和镍镀层114的厚度的关系，使得上述半导体器件的钎焊接合不容易产生断裂(裂纹)。
在说明本实施方式的半导体器件100的焊盘112的凹部113的凹部深度和镍镀层114的厚度之间的关系之前，首先，参照图5说明在镍镀层和锡基焊料进行钎焊接合的区域中形成的结构。
图5是图4所示的区域I的放大图。区域I是图4所示的钎焊接合区域的一部分区域。如图5的剖面图所示，在焊盘112上设置有镍镀层114，进而，在镍镀层114上钎焊接合有锡基焊料131。在焊盘112的表面的未实施钎焊接合的区域中设置有阻焊层115。假设焊盘112和阻焊层115之间的界面、即，凹部113形成前的焊盘112的表面位置(没有形成凹部的表面的位置)为p1。如果焊盘112形成平坦的表面，那么，就可以认为上述p1和焊盘112的平坦的表面(基准表面)相同。
在镍镀层114和锡基焊料131之间，因钎焊接合时的热量而熔化的镍镀层114和锡基焊料131相互扩散，焊料的锡成分扩散侵入镍镀层，从而形成锡合金层116。假设镍镀层114和锡合金层116之间的界面为p2。另外，假设锡合金层116和锡基焊料131的界面为p3。
上述形成的锡合金层116是由锡基焊料131的成分和镍镀层114的成分形成的合金层。根据镍镀层114的厚度，锡合金层116也可能会含有焊盘112中的成分。
另外，在本实施方式中说明了在镍镀层114上钎焊接合锡基焊料131的情况。在上述镍镀层114上进一步设置诸如金镀层等的情况下，锡合金层116将形成为含有这些金属成分的合金层。
由于锡合金层116较为脆弱，在钎焊接合部产生应力时容易发生断裂(裂纹)，所以，在本实施方式中将对镍镀层114和锡基焊料131之间生成的锡合金层116进行描述。
锡合金层116的形成厚度根据钎焊接合的条件等发生变化。在本实施方式中，说明锡合金层116的厚度约为2～4μm的情况。
本发明的发明者们经过积极深入的研究，发现：如果上述容易出现裂纹的锡合金层等的位置偏离导致裂纹发生的应力的集中位置，就不容易出现裂纹。并且发现：通过使上述界面p2及锡合金层116的形成位置偏离界面p1，就不容易产生断裂(裂纹)。
即，在本实施方式的半导体器件100中，通过下述结构，在形成于钎焊接合部的界面p2和锡合金层116上不容易产生断裂(裂纹)。
图1(a)～图1(c)是表示本实施方式的半导体器件100中的钎焊接合部的结构的剖面图，表示了形成于上述电路基板110的焊盘112的凹部113的凹部深度和镍镀层114的厚度之间的关系。
设焊盘112的凹部113的凹部深度为L1、镍镀层114的镍镀厚度为L2、凹部113的凹部深度L1和镍镀层114的镍镀厚度L2之间的差为层厚差L3时，本实施方式的半导体器件100所包括的钎焊接合结构可分成图1(a)～图1(c)所示的三种类型。
另外，在图1中，为了便于理解上述部件的位置关系，并没有图示锡基焊料131。但是，形成有锡基焊料131使得其接触锡合金层116上的界面p3。
图1(a)表示电路基板110a的结构，其中，焊盘112形成有凹部113，镍镀层114的镍镀厚度要大于凹部113的凹部深度。即，凹部113的凹部深度L1相对较小，镍镀层114的镍镀厚度L2相对较大。根据上述结构，设定凹部113的凹部深度和镍镀层114的镍镀厚度的至少一者即可。
在本实施方式中，焊盘112由铜形成，界面p2形成于由铜形成的焊盘112的凹部113之外。在本实施方式中，将层厚差L3大于或等于1μm的情况、即，界面p1和界面p2之间的距离大于或等于1μm的情况定义为剖面状态A。
另外，在图1(a)中，在镍镀层114的表面形成有锡合金层116。在图1(a)中，锡合金层116和锡基焊料131之间的界面p3形成于阻焊层115的层中，但是，界面p3也可以形成于阻焊层115的外侧。
图1(b)表示电路基板110b的结构，其中，焊盘112形成有凹部113，镍镀层114的镍镀厚度要小于凹部113的凹部深度。即，凹部113的凹部深度L1相对较大，镍镀层114的镍镀厚度L2相对较小。根据这样的结构，如果设定凹部113的凹部深度或镍镀层114的镍镀厚度的至少一者即可。
在本实施方式中，焊盘112由铜形成，界面p2形成于由铜形成的焊盘112的凹部113中。将层厚差L3大于或等于1μm的情况、即，界面p1和界面p2之间的距离大于或等于1μm的情况定义为剖面状态B。
另外，在图1(b)中，在镍镀层114的表面形成有锡合金层116，锡合金层116和锡基焊料131之间的界面p3形成于凹部113中。本实施方式的锡合金层116的厚度大约为2～4μm。所以，除图1(b)所示的结构之外，也可以是这样的结构，即，界面p3形成在凹部113之外。
图1(c)表示电路基板110c的结构，焊盘112形成有凹部113，镍镀层114的镍镀厚度和凹部113的凹部深度大致相同。即，凹部113的凹部深度L1和镍镀层114的镍镀厚度L2大致相同。即，界面p2形成于焊盘112和阻焊层115之间的界面p1的附近位置。在本实施方式中，将层厚差L3小于1μm的情况定义为剖面状态C。
可以如图2所示那样对上述剖面形状和界面p2的位置进行归纳。
另外，如图6(a)、图6(b)所示，作为形成于凹部113的金属镀敷层，也可以在形成了镍镀层114以后进一步形成金镀层114a。图6是表示图1(a)、图1(b)中钎焊接合结构的金属镀敷层的变形例的剖面图。
在如上述那样地形成金镀层114a的情况下，可提高无铅焊等的锡基焊料131对上述金属镀敷层的浸润性，而不会受直接在铜制焊盘112上形成金镀层114a时生成的脆弱的合金层的影响。
另外，在如图6(a)、图6(b)所示那样地形成金属镀敷层的情况下，锡基焊料131钎焊接合在金镀层114a上。在这种情况下，锡基焊料131的锡成分扩散侵入金镀层114a。因此，扩散侵入镍镀层114的锡的成分将变少。即，锡合金层116a容易形成于金镀层114a以及该金镀层114a和镍镀层114之间。
另外，根据金镀层114a的厚度和钎焊接合时的条件等，在钎焊接合后金镀层114a也可能不会残留于钎焊接合界面上。在这种情况下，参照图1(a)、图1(b)即可。当然，关于在钎焊接合后金镀层114a残留于钎焊接合界面的情况，也可参照图1(a)、图1(b)来考虑锡合金层116a的位置。
在本实施方式中，主要记述了图1(a)～图1(c)中的钎焊接合的结构。每一个实施方式都能如图6(a)、图6(b)那样地形成金镀层。
在本实施方式中，主要记述上述剖面形状A的情况。
以下参照图7说明在剖面形状A时的钎焊接合方法。
图7是表示如剖面形状A那样地形成电路基板110a，并进行钎焊接合的步骤的剖面图。
首先，如图7(a)所示，在利用例如玻璃基板或者环氧树脂基板等公知的材料形成的基板111上形成与配线的线路进行钎焊接合的部位(焊盘112)。形成配线的材料是公知的导电性材料即可，可以使用例如铜或者铝等材料。另外，采用公知的方法形成配线即可，例如可通过蚀刻已形成于基板111上的铜箔等的导体薄膜来形成配线，或者，在基板111上转印已经印刷的配线。除此以外还能够利用其它公知的方法形成配线。
接着，如图7(b)所示，以公知的方法，在基板111和焊盘112的表面的不进行钎焊接合的部位上形成阻焊层115。阻焊层115是为了保护基板上的配线而设置的构件。关于阻焊层的形成材料，并不作特别限制，如果是绝缘性材料即可，可使用公知的绝缘性材料。
然后，如图7(c)所示，在焊盘112上形成凹部113。上述凹部113可通过公知的方法形成，例如通过蚀刻法形成。
接着，如图7(d)所示，在凹部113形成镍镀层114。所形成的镍镀层114的镍镀厚度要大于凹部113的凹部深度L1。镍镀层114的镍镀厚度L2比凹部113的凹部深度L1大1μm以上。即，使得层厚差L3大于或等于1μm。根据该结构，设定凹部113的凹部深度和镍镀层114的镍镀厚度的至少一者即可。镍镀层114也可以通过公知的方法形成，例如，可以通过无电镀的方法形成。
接着，如图7(e)所示，利用含有锡的锡基焊料131在进行钎焊接合的部位的镍镀层114上进行钎焊接合。可利用公知的方法进行钎焊接合。锡基焊料131优选一般被称为无铅的焊料，例如，Sn-Ag-Cu合金等的锡基焊料。本实施方式的锡基焊料131优选使用上述Sn-Ag-Cu等含有锡的无铅焊料，但也可以使用现有技术中的含铅的Sn-Pb合金或Sn-Pb-Ag合金等的焊料。图7(e)没有记述钎焊接合的对象构件，可以用锡基焊料131钎焊接合任意的构件。
通过上述结构，在本实施方式的半导体器件100的钎焊接合部中，在界面p2和锡合金层116不容易产生断裂(裂纹)。将在后述的实施例1和实施例3中详细说明上述结构所取得的效果。
(实施方式2)
以下，参照图8～图10说明本发明的另一实施方式。在本实施方式中未予以说明的部分和上述实施方式1所述结构相同。另外，为了便于说明，对具有和上述实施方式1的附图所示的部件相同的功能的部件赋予相同的标号，并省略其说明。
在本实施方式中，主要说明图1(b)和图2所示的剖面形状B的情况。
如剖面形状B那样地形成本实施方式的半导体器件100的钎焊接合部。即，在焊盘112上形成凹部113，所形成的镍镀层114的镍镀厚度小于凹部113的凹部深度。另外，当层厚差L3大于或等于1μm时，即，界面p1和界面p2的距离大于或等于1μm。
以下，参照图8说明在剖面形状B时的钎焊接合方法。
图8是表示如剖面形状B那样地形成电路基板110b并进行钎焊接合的步骤的剖面图。
首先，如图8(a)所示，在由诸如玻璃基板或环氧树脂基板等公知的材料形成的基板111上形成与配线线路进行钎焊接合的部位(焊盘112)。形成配线的材料是公知的导电性材料即可，例如可以使用铜或铝等材料。另外，采用公知的方法形成配线即可，例如，可通过蚀刻在基板111上形成的铜箔等的导体薄膜来形成配线，或者，在基板111上转印已经印刷的配线。除此以外还可利用其它公知的方法形成配线。
接着，如图8(b)所示，以公知的方法，在基板111和焊盘112的表面的不进行钎焊接合的部位上形成阻焊层115。阻焊层115是为了保护基板上的配线而设置的部件。关于阻焊层的形成材料，并不作特别限制，如果是绝缘性材料即可，可使用公知的绝缘性材料。
然后，如图8(c)所示，在焊盘112上形成凹部113。上述凹部113能够以公知的方法形成，例如通过蚀刻法形成。
接着，如图8(d)所示，在凹部113中形成镍镀层114。镍镀层114的镍镀厚度要小于所形成的凹部113的凹部深度L1。镍镀层114的镍镀厚度L2要比凹部113的凹部深度L1小1μm以上。即，形成镀敷层使得层厚差L3大于或等于1μm。根据这样的结构，设定凹部113的凹部深度和镍镀层114的镍镀厚度的至少一者即可。镍镀层114也可以通过公知的方法形成，例如，可以通过无电镀等方法形成。
接着，如图8(e)所示，利用锡基焊料131在进行钎焊接合的部位的镍镀层114上进行钎焊接合。可利用公知的方法进行钎焊接合。锡基焊料131优选一般被称为无铅的焊料，例如，Sn-Ag-Cu类合金等的锡基焊料。本实施方式的锡基焊料131优选使用上述Sn-Ag-Cu类合金等含有锡的无铅焊料，但也可以使用现有技术中的含铅的Sn-Pb合金或Sn-Pb-Ag合金等的焊料。图8(e)没有记述钎焊接合的对象构件，可利用锡基焊料131钎焊接合任意的构件。
通过上述结构，在本实施方式的半导体器件100的钎焊接合部中，在界面p2和锡合金层116不容易发生断裂(裂纹)。将在后述的实施例2和实施例4中详细说明上述结构所取得的效果。
另外，在上述实施方式中，说明了在电路基板110的表面上搭载有半导体芯片120的结构。也可以构成为图9所示的电路基板110d那样的结构，即：在基板110d的两个表面形成焊盘112、凹部113和镍镀层114，并在电路基板110d的两个表面设置阻焊层115，之后在镍镀层114上形成外部连接端子130。另外，也可以利用公知的方法在电路基板110d中形成半导体回路或电路基板。
根据上述结构，可提高如图10所示的通过层叠并连接多个半导体电路而构成的半导体电路或电路基板的钎焊接合部的连接可靠性。
另外，本发明并不限于上述说明的各结构，能够在权利要求所示的范围内作各种变更，通过适当组合不同实施方式所揭示的技术手段得到的实施方式也被包含在本发明的技术范围之内。
(实施例1)
为了证明在本实施方式的钎焊接合的剖面形状为剖面形状A的情况下钎焊接合部不容易出现裂纹而进行了试验。
图11是表示用于评价钎焊接合部的连接可靠性的方法的剖面图，在该方法中，通过本实施方式的方法实现了钎焊接合的两个电路基板210a、210b中的一个固定而剥离其中另一个来评价钎焊接合部的连接可靠性。
在图11中，利用含有锡的锡基焊料231钎焊接合两个相同结构的电路基板210a和电路基板210b，将其中一个电路基板210a固定于操作台面上，向上方拉提另一个电路基板210b，从而对钎焊接合部施加负载。在本实施例中，对钎焊接合的接合界面施加与冲击试验同样的负载。在图11所示的实施例中，向上方拉提电路基板210b来对钎焊接合部施加负载，直至钎焊接合部断裂，电路基板210a和电路基板210b完全分离为止。
锡合金层216比其它金属层即镍镀层214或锡基焊料231脆弱，在钎焊接合部产生应力时容易发生断裂(裂纹)。因此，在形成钎焊接合部的金属层中，锡合金层216发生断裂的比率被定义为接合界面断裂率，评价在钎焊结合部断裂时锡合金层216的断裂率。
在表1中列出了按照图11所述的评价方法对凹部深度L1、镍镀厚度L2不同的三种结构进行试验所得到的接合界面断裂率。
(表1)
样本 剖面状态 L1(μm) L2(μm) L3(μm) 接合界面断裂率(％)
    1     C     6.26     7.03     0.77     67.9
    2     A     4.46     8.28     3.82     2.6
    3     A     4.74     16.4     11.66     1.6
在样本1中，凹部的凹部深度L1为6.26μm，镍镀厚度L2为7.03μm，剖面形状为图1(c)所示的剖面形状C。
在样本2中，凹部的凹部深度L1为4.46μm，镍镀厚度L2为8.28μm，剖面形状为图1(a)所示的剖面形状A。
在样本3中，凹部的凹部深度L1为4.74μm，镍镀厚度L2为16.4μm，剖面形状为图1(a)所示的剖面形状A。
在本实施例中，在样本1(剖面形状C)的情况下，接合界面断裂率为67.9％；在样本2(剖面形状A)的情况下，接合界面断裂率为2.6％；在样本3(剖面形状A)的情况下，接合界面断裂率为1.6％。即，试验结果为：较之于剖面形状C的结构，剖面形状A的结构的锡合金层216不容易断裂。
在通常情况下，锡合金层216较脆，较之于其它金属容易因为较小的冲击应力发生断裂。因此，可以认为，在上述剖面形状A的情况下，由于用于缓和作用于锡合金层216或镍镀层214与锡合金层216之间的界面p2上的应力的结构发挥作用，从而使得接合界面断裂率降低。由此可知，通过构成剖面形状A，可提高钎焊接合部的连接可靠性。
(实施例2)
为了证明在本实施方式的钎焊接合的剖面形状为剖面形状B的情况下钎焊接合部不容易出现裂纹而进行了与实施例1相同的试验。
在表2中列出了按照图11所述的评价方法对凹部深度L1、镍镀厚度L2不同的三种结构进行试验所得到的接合界面断裂率。
(表2)
样本 剖面状态 L1(μm) L2(μm) L3(μm) 接合界面断裂率(％)
    4     B     8.73     6.36     2.37     7.9
    5     C     9.21     8.86     0.35     69.8
    6     A     8.51     15.54     7.03     6.8
在样本4中，凹部的凹部深度L1为8.73μm，镍镀层的镍镀厚度L2为6.36μm，剖面形状为图1(b)所示的剖面形状B。
在样本5中，凹部的凹部深度L1为9.21μm，镍镀层的镍镀厚度L2为8.86μm，剖面形状为图1(c)所示的剖面形状C。
在样本6中，凹部的凹部深度L1为8.51μm，镍镀层的镍镀厚度L2为15.54μm，剖面形状为图1(a)所示的剖面形状A。
在本实施例中，在样本5(剖面形状C)的情况下，接合界面断裂率为69.8％；在样本4(剖面形状B)的情况下，接合界面断裂率为7.9％；在样本6(剖面形状A)的情况下，接合界面断裂率为6.8％。即，试验结果为：较之于剖面形状C的结构，在剖面形状A或B的结构中，锡合金层216不容易发生断裂。
在通常情况下，锡合金层216较脆，较之于其它金属容易因为较小的冲击应力发生断裂。因此，可以认为，在上述剖面形状A或B的结构的情况下，由于用于缓和作用于锡合金层216或镍镀层214与锡合金层216之间的界面p2上的应力的结构发挥作用，从而使得接合界面断裂率降低。
特别是在上述样本4的情况下，锡合金层216的厚度形成为约2～4μm，所以锡合金层216形成于焊盘212和阻焊层215之间的界面p1的附近，成为与剖面形状C相近的结构。但是由于层厚差L3是2.37μm，所以界面p2形成在偏离界面p1的位置。由此可以认为：由于用于缓和作用于界面p2上的应力的结构发挥作用，而使得接合界面的断裂率降低。即，可知：通过构成剖面形状A或B，钎焊接合部的连接可靠性提高。
图12是表示在实施例1和实施例2进行试验所知的层厚差L3与接合界面断裂率之间关系的图表。如图12所示，如果层厚差L3大于或等于2μm，就能将接合界面断裂率控制在10％以下。另外根据图12所示的由试验值推出的近似线可知，当层厚差L3为0.4μm左右时，接合界面断裂率为60％左右的值，当层厚差L3为1μm左右时，接合界面断裂率为20％左右的值，当层厚差L3为4μm左右时，接合界面断裂率将下降至4％。
(实施例3)
为了证明在本实施方式的钎焊接合的剖面形状为剖面形状A的情况下钎焊接合部不容易出现裂纹而进行了模拟应力分析。
生成如图11所示形态的分析模型。在表3中，表示了凹部深度L1、镍镀厚度L2不同的三种结构的模拟分析结果。
(表3)
样本 剖面状态 L1(μm) L2(μm) L3(μm) 作用于界面p2的应力(×108N/m2)
    s1     C     2     2     0     3.0
    s2     A     2     6     4     2.0
    s3     A     2     12     1 0     1.4
在样本s1中，凹部的凹部深度L1为2μm，镍镀层的镍镀厚度L2为2μm，剖面形状为图1(c)所示的剖面形状C。
在样本s2中，凹部的凹部深度L1为2μm，镍镀层的镍镀厚度L2为6μm，剖面形状为图1(a)所示的剖面形状A。
在样本s3中，凹部的凹部深度L1为2μm，镍镀层的镍镀厚度L2为12μm，剖面形状为图1(a)所示的剖面形状A。
上述模拟试验的结果为：在剖面形状C的样本s1中，施加在镍镀层214和锡合金层216之间的界面p2上的应力为3.0×108N/m2；在剖面形状A的样本s2中，施加在镍镀层214和锡合金层216之间的界面p2上的应力为2.0×108N/m2；在剖面形状A的样本s3中，施加在镍镀层214和锡合金层216之间的界面p2上的应力为1.4×108N/m2。
即，由上述可知，较之于层厚差L3较小的剖面形状C(样本s1)，在剖面形状A(样本s2或者样本s3)的情况下，施加在上述界面p2上的应力较小。
因此，由实施例1的试验结果和本实施例的模拟试验结果可知，将镍镀层的镍镀厚度形成得大于焊盘的蚀刻量(凹部深度)，能够降低钎焊结合部的断裂率，从而可提高连接的可靠性。即，具有可提高钎焊结合部的连接成功率的效果。
(实施例4)
为了证明在本实施方式的钎焊接合的剖面形状为剖面形状B的情况下钎焊接合部不容易出现裂纹而进行了模拟应力分析。
生成如图11所示形态的分析模型。在表4中，表示了凹部深度L1、镍镀厚度L2不同的三种结构的模拟分析结果。
(表4)
样本 剖面状态   L1(μm)   L2(μm)   L3(μm) 作用于界面p2的应力(×108N/m2)
    s4     B     6     2     4     1.3
    s5     C     6     6     0     3.0
    s6     A     6     12     6     1.8
在样本s4中，凹部的凹部深度L1为6μm，镍镀层的镍镀厚度L2为2μm，剖面形状为图1(b)所示的剖面形状B。
在样本s5中，凹部的凹部深度L1为6μm，镍镀层的镍镀厚度L2为6μm，剖面形状为图1(c)所示的剖面形状C。
在样本s6中，凹部的凹部深度L1为6μm，镍镀层的镍镀厚度L2为12μm，剖面形状为图1(a)所示的剖面形状A。
上述模拟试验的结果为：在剖面形状C的样本s5中，施加在镍镀层214和锡合金层216之间的界面p2上的应力为3.0×108N/m2；在剖面形状B的样本s4中，施加在镍镀层214和锡合金层216之间的界面p2上的应力为1.3×108N/m2；在剖面形状A的样本s6中，施加在镍镀层214和锡合金层216之间的界面p2上的应力为1.8×108N/m2。
即，由上述可知，较之于层厚差L3较小的剖面形状C(样本s5)，在剖面形状A(样本s6)或剖面形状B(样本s4)的情况下，施加在上述界面p2上的应力较小。
因此，由实施例1的试验结果和本实施例的模拟试验结果可知，将镍镀层的镍镀厚度形成得大于焊盘的蚀刻量(凹部深度)，能够降低钎焊结合部的断裂率，从而可提高连接的可靠性。即，具有可提高钎焊结合部的连接成功率的效果。
特别是在上述样本4的情况下，对锡合金层216的厚度为4μm的情形进行了模拟分析。在这种情况下，锡合金层216与锡基焊料231之间的界面p3和焊盘212与阻焊层215之间的界面p1形成为相同的高度，成为与剖面形状C相近的结构。但是，由于层厚差L3是4μm，所以，界面p2形成在偏离界面p1的位置。因此可以认为：由于用于缓和作用于界面p2上的应力的结构发挥作用，使得接合界面的断裂率降低。即，可知：通过构成剖面形状A或B，钎焊接合部的连接可靠性提高。
因此，由实施例2的试验结果和本实施例的模拟试验结果可知，将镍镀层的厚度形成得小于焊盘的蚀刻量(凹部深度)，能够降低钎焊结合部的断裂率，从而可提高连接的可靠性。即，具有可提高钎焊结合部的连接成功率的效果。
另外，根据上述实施例中的结构所得出的数值只是一个示例，上述数值或结果可因不同的实施方法、实施条件而发生变化。当然，如果上述实施方法、实施条件属于权利要求所述的范围，就能够获得和上述实施效果相同的效果。
因此，本发明并不限于上述说明的各结构，能够在权利要求所述的范围内进行各种变更，适当组合不同实施方式所揭示的技术方法所得到的实施方式也被包含在本发明的技术范围之内。
综上所述，通过控制在焊盘的用于进行钎焊结合的部位形成的凹部的凹部深度和在上述部位实施的镍镀层的镍镀厚度，使得锡合金层或镍镀层与锡合金层的界面形成在偏离焊盘的未形成凹部的表面位置，从而可形成在钎焊接合部不容易出现裂纹的结构。因此，能够提供一种不容易出现裂纹的钎焊接合部、具有该钎焊接合部的电路基板、半导体器件以及钎焊接合部的形成方法。
另外，在构成其中设置有锡基焊料作为外部连接端子的半导体器件以及半导体器件基板时，通过形成上述结构的钎焊接合部，能够大幅度提高钎焊接合部的连接可靠性，从而提高形成钎焊接合部时的成品率。
另外，即使在上述钎焊接合部中锡合金层或锡合金层与锡基焊料之间的界面形成在焊盘的未形成凹部的表面位置的附近，如果镍镀层与锡合金层之间的界面偏离了上述表面位置2μm以上，也能够大幅度提高钎焊接合部的连接可靠性，从而提高形成钎焊接合部时的成品率。
如上所述，在本实施方式的电子部件中，上述钎焊接合部形成有相对于上述基准表面凹陷的凹部，在上述凹部的表面层叠有至少1层金属层，在上述金属层被钎焊接合时形成于上述金属层表面部的锡合金层和上述金属层之间的界面的位置偏离包括上述基准表面的平面。
即，如上所述，在本实施方式的钎焊接合部中，形成有相对于上述基准表面凹陷的凹部，在上述凹部的表面层叠有至少1层金属层，在上述金属层被钎焊接合时形成于上述金属层表面部的锡合金层和上述金属层之间的界面的位置偏离包括上述基准表面的平面。
例如，也可以构成为下述，即：上述金属层被设置得高于上述基准表面，从而使得上述金属层的表面处于上述凹部之外；或者，上述金属层被设置得低于上述基准表面，从而使得上述金属层的表面处于上述凹部内。
即，设定上述凹部的凹部深度和上述金属层的至少一者来实现上述结构即可。
根据上述结构，由于能够缓和作用于锡合金层以及锡合金层与金属层之间的界面上的一部分机械应力，所以能够防止在结构上较脆弱的锡合金层以及锡合金层与金属层之间的界面上发生钎焊断裂。
另外，可以构成为：上述锡合金层与上述金属层之间的界面的位置偏离包括上述基准表面的平面2μm以上。
由此，能够缓和作用于锡合金层以及锡合金层与金属层之间的界面上的一部分应力，从而防止发生钎焊断裂。
另外，可以构成为：上述第1金属层与上述第2金属层之间的界面的位置偏离包括上述基准表面的平面2μm以上。
由此，可使得第1金属层和第2金属层之间的界面的位置有效地偏离包括上述基准表面的平面，其中，在第1金属层和第2金属层上形成结构较脆弱的锡合金层。所以，能够缓和作用于上述界面上的一部分应力，从而能够防止发生钎焊断裂。
另外，上述金属层可以构成为从上述凹部的表面开始依次层叠第1金属层、第2金属层。上述金属层可以形成为含有镍的金属层或者含有金的金属层。
另外，上述金属层也可以构成为：上述第1金属层为含有镍的金属层，上述第2金属层为含有金的金属层。
由此，因为在电极上形成的凹部被包括镍的金属或包括金的金属的金属层所覆盖，所以能够提高焊料对上述金属层的浸润性。特别是在含有镍的金属层上设置含有金的金属层时，可提高焊料对上述金属层的浸润性而不受在电极的凹部直接设置含有金的金属层时所产生的脆弱的合金层的影响。
另外，可以构成为：上述电极由铜或铜合金形成。
另外，上述电子部件可以是电路基板。
根据上述结构，能够防止在电路基板上形成的钎焊接合部发生钎焊断裂。因此，能够大幅度地提高钎焊接合部的连接可靠性，从而可提高使用本电路基板的电路的制造成品率。另外，能够提高使用本电路基板制造的器件的可靠性和制造成品率。
另外，可以构成为：在上述电路基板的正、反面具有上述钎焊接合部。
由此，即使是层叠并连接多个半导体电路而构成的半导体电路或电路基板，也能够提高钎焊接合部的连接可靠性。因此，通过大幅度地提高钎焊接合部的连接可靠性，从而可提高使用本电路基板制造的电路的制造成品率。另外，能够提高使用本电路基板制造的器件的可靠性和制造成品率。
另外，可以构成为：在上述电路基板的钎焊接合部具有通过焊料设置的外部连接端子。
由此，在电路基板上形成的外部连接端子可由本实施方式的连接可靠性较高的钎焊接合部来形成。因此，能够大幅度地提高钎焊接合部的连接可靠性，从而提高使用本电路基板制造的电路的制造成品率。另外，能够提高使用本电路基板制造的器件的可靠性和制造成品率。
另外，如上所述，在本实施方式的半导体器件中，在上述电子部件的钎焊接合部钎焊接合有半导体元件。
根据上述结构，能够防止电路基板或者钎焊的断裂，大幅度提高钎焊接合部的连接可靠性。因此，制造的半导体器件的钎焊接合部的连接可靠性大幅度提高，从而提高使用本半导体器件制造的电路的制造成品率。另外，能够提高使用本半导体器件制造的器件的可靠性和制造成品率。
另外，如上所述，本实施方式的钎焊接合部是被设置在具有平坦的基准表面的电极上的钎焊接合部，其形成有相对上述基准表面凹陷的凹部，在上述凹部的表面上层叠至少1层金属层，在上述金属层被钎焊接合时形成于上述金属层的表面部的锡合金层和上述金属层之间的界面位置偏离包括上述基准表面的平面。
另外，如上所述，本实施方式的钎焊接合部是被设置在具有平坦的基准表面的电极上的钎焊接合部，其形成有相对上述基准表面凹陷的凹部，在上述凹部的表面上层叠有金属层，该金属层是自上述凹部的表面起依次层叠第1金属层、第2金属层而构成的金属层，在上述金属层被钎焊接合时，上述第1金属层和上述第2金属层之间的界面位置偏离包括上述基准表面的平面。
另外，可以构成为：上述金属层是含有镍的金属层；也可以构成为：上述第1金属层是含有镍的金属层，上述第2金属层是含有金的金属层。
由此，因为在电极上形成的凹部被包括镍的金属等所覆盖，所以能够提高焊料对上述金属层的浸润性。特别是在含有镍的金属层上设置含有金的金属层时，可提高焊料对上述金属层的浸润性而不受在电极的凹部直接设置含有金的金属层时所产生的脆弱的合金层的影响。
另外，如上所述，本实施方式的电子部件的制造方法(称为“第1制造方法”)包括：凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；金属层形成步骤，在上述凹部的表面形成至少一层金属层；以及钎焊接合步骤，对上述金属层进行钎焊接合，其中，在上述金属层形成步骤中，(1)将上述金属层形成得高于上述基准表面，或者，(2)将上述金属层形成得低于上述基准表面；在上述钎焊接合步骤中，使得上述金属层与锡合金层之间的界面的位置偏离包括上述基准表面的平面，其中，上述锡合金层形成在上述金属层上。
另外，如上所述，本实施方式的电子部件的制造方法(称为“第2制造方法”)包括：凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；金属层形成步骤，在上述凹部的表面形成至少一层金属层；以及钎焊接合步骤，对上述金属层进行钎焊接合，其中，在上述金属层形成步骤中，(3)在上述凹部的表面上形成要高于上述基准表面的第一金属层并在该第一金属层上形成第二金属层；或者，(4)在上述凹部的表面上形成要低于上述基准表面的第一金属层并在该第一金属层上形成第二金属层；在上述钎焊接合步骤中，使得上述第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
根据上述第1制造方法或者上述第2制造方法，机械应力耐受性较差的锡合金层以及上述锡合金层与上述金属层之间的界面可形成在偏离包括上述基准表面的平面的位置上。由此，能够形成用于缓和作用在锡合金层以及锡合金层与金属层之间的界面上的一部分机械应力的结构。即，能够防止在结构上较脆弱的锡合金层以及锡合金层与金属层之间的界面发生钎焊断裂。
因此，根据本发明的实施方式，能够提供一种不容易出现裂纹的钎焊结合部、具有该钎焊接合部的电路基板等的电子部件、半导体器件以及电子部件的制造方法。
另外，在上述第1制造方法中，可以构成为，由包括镍的金属、包括金的金属或包括镍的金属和包括金的金属形成上述金属层。
另外，在上述第2制造方法中，可以构成为，上述第一金属层是含有镍的金属层，上述第二金属层是含有金的金属层。
由此，因为在电极上形成的凹部被包括镍的金属等所覆盖，所以能够提高焊料对上述金属层的浸润性。特别是在含有镍的金属层上设置含有金的金属层时，可提高焊料对上述金属层的浸润性而不受在电极的凹部直接设置含有金的金属层时所产生的脆弱的合金层的影响。
综上所述，在本发明中，通过控制在焊盘的用于进行钎焊结合的部位形成的凹部的凹部深度和在上述部位实施的镍镀层的镍镀厚度，使得锡合金层或镍镀层与锡合金层的界面形成在偏离焊盘的未形成凹部的表面位置，从而可形成在钎焊接合部不容易出现裂纹的结构。因此，本发明可适用于钎焊接合的电路基板或半导体器件的钎焊接合部。
以上，对本发明进行了详细的说明，上述具体实施方式或实施例仅仅是揭示本发明的技术内容的示例，本发明并不限于上述具体示例，不应对本发明进行狭义的解释，可在本发明的精神和权利要求的范围内进行各种变更来实施之。

Claims (25)

1.一种电子部件，包括具有平坦的基准表面的电极，该电极具有用于实施钎焊接合的钎焊接合部，该电子部件的特征在于：
上述钎焊接合部具有相对上述基准表面凹陷的凹部；
在上述凹部的表面上层叠有至少一层金属层；
在上述金属层被钎焊接合时形成于上述金属层的表面部的锡合金层与上述金属层之间的界面的位置偏离包括上述基准表面的平面。
2.一种电子部件，包括具有平坦的基准表面的电极，该电极具有用于实施钎焊接合的钎焊接合部，该电子部件的特征在于：
上述钎焊接合部具有相对上述基准表面凹陷的凹部；
在上述凹部的表面上层叠有金属层，该金属层是自上述凹部的表面起依次层叠第一金属层、第二金属层而构成的金属层；
在上述金属层被钎焊接合时第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
3.根据权利要求1所述的电子部件，其特征在于：
上述金属层被设置得高于上述基准表面，并且，上述金属层的表面被设置在上述凹部之外。
4.根据权利要求1所述的电子部件，其特征在于：
上述金属层被设置得低于上述基准表面，并且，上述金属层的表面被设置在上述凹部内。
5.根据权利要求1所述的电子部件，其特征在于：
上述锡合金层与上述金属层之间的界面偏离包括上述基准表面的平面2μm以上。
6.根据权利要求2所述的电子部件，其特征在于：
上述第一金属层和第二金属层之间的界面偏离包括上述基准表面的平面2μm以上。
7.根据权利要求1所述的电子部件，其特征在于：
上述金属层是自上述凹部的表面起依次层叠第一金属层、第二金属层而构成的金属层。
8.根据权利要求1所述的电子部件，其特征在于：
上述金属层是含有镍的金属层。
9.根据权利要求1所述的电子部件，其特征在于：
上述金属层是含有金的金属层。
10.根据权利要求2所述的电子部件，其特征在于：
上述第一金属层是含有镍的金属层，上述第二金属层是含有金的金属层。
11.根据权利要求1所述的电子部件，其特征在于：
上述电极由铜或铜合金形成。
12.根据权利要求1所述的电子部件，其特征在于：
上述电子部件是电路基板。
13.根据权利要求12所述的电子部件，其特征在于：
在上述电路基板的正面和反面具有上述钎焊接合部。
14.根据权利要求12所述的电子部件，其特征在于：
在上述电路基板的钎焊接合部具有通过钎焊接合的外部连接端子。
15.一种半导体器件，其特征在于：
在权利要求1～4中的任一项所述的电子部件的钎焊接合部钎焊接合有半导体元件。
16.一种钎焊接合部，被设置在具有平坦的基准表面的电极上，其特征在于：
具有相对上述基准表面凹陷的凹部；
在上述凹部的表面上层叠至少一层金属层；
在上述金属层被钎焊接合时形成于上述金属层的表面部的锡合金层与上述金属层之间的界面的位置偏离包括上述基准表面的平面。
17.一种钎焊接合部，被设置在具有平坦的基准表面的电极上，其特征在于：
具有相对上述基准表面凹陷的凹部；
在上述凹部的表面上层叠有金属层，该金属层是自上述凹部的表面起依次层叠第一金属层、第二金属层而构成的金属层；
在上述金属层被钎焊接合时第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
18.根据权利要求16所述的钎焊接合部，其特征在于：
上述金属层是含有镍的金属层。
19.根据权利要求17所述的钎焊接合部，其特征在于：
上述第一金属层是含有镍的金属层，上述第二金属层是含有金的金属层。
20.一种电子部件的制造方法，其特征在于，包括：
凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；
金属层形成步骤，在上述凹部的表面形成至少一层金属层；以及
钎焊接合步骤，对上述金属层进行钎焊接合，
其中，在上述金属层形成步骤中，将上述金属层形成得高于上述基准表面；
在上述钎焊接合步骤中，使得上述金属层与锡合金层之间的界面的位置偏离包括上述基准表面的平面，其中，上述锡合金层形成在上述金属层上。
21.一种电子部件的制造方法，其特征在于，包括：
凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；
金属层形成步骤，在上述凹部的表面形成至少一层金属层；以及
钎焊接合步骤，对上述金属层进行钎焊接合，
其中，在上述金属层形成步骤中，将上述金属层形成得低于上述基准表面；
在上述钎焊接合步骤中，使得上述金属层与锡合金层之间的界面的位置偏离包括上述基准表面的平面，其中，上述锡合金层形成在上述金属层上。
22.根据权利要求20或21所述的电子部件的制造方法，其特征在于：
上述金属层由包括镍的金属、包括金的金属、或者包括镍的金属及包括金的金属形成。
23.一种电子部件的制造方法，其特征在于，包括：
凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；
金属层形成步骤，在上述凹部的表面形成至少一层金属层；
以及钎焊接合步骤，对上述金属层进行钎焊接合，
其中，在上述金属层形成步骤中，在上述凹部的表面上形成要高于上述基准表面的第一金属层并在该第一金属层上形成第二金属层；
在上述钎焊接合步骤中，使得上述第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
24.一种电子部件的制造方法，其特征在于，包括：
凹部形成步骤，在具有平坦的基准表面的电极上形成凹陷的凹部；
金属层形成步骤，在上述凹部的表面形成至少一层金属层；
以及钎焊接合步骤，对上述金属层进行钎焊接合，
其中，在上述金属层形成步骤中，在上述凹部的表面上形成要低于上述基准表面的第一金属层并在该第一金属层上形成第二金属层；
在上述钎焊接合步骤中，使得上述第一金属层与第二金属层之间的界面的位置偏离包括上述基准表面的平面。
25.根据权利要求23或24所述的电子部件的制造方法，其特征在于：
上述第一金属层是含有镍的金属层，上述第二金属层是含有金的金属层。
CNA2007103054056A 2006-12-27 2007-12-26 钎焊接合部、电子部件、半导体器件和电子部件的制造方法 Pending CN101211885A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006353290A JP2008166432A (ja) 2006-12-27 2006-12-27 クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
JP2006353290 2006-12-27

Publications (1)

Publication Number Publication Date
CN101211885A true CN101211885A (zh) 2008-07-02

Family

ID=39582740

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103054056A Pending CN101211885A (zh) 2006-12-27 2007-12-26 钎焊接合部、电子部件、半导体器件和电子部件的制造方法

Country Status (5)

Country Link
US (1) US20080157359A1 (zh)
JP (1) JP2008166432A (zh)
KR (1) KR20080061311A (zh)
CN (1) CN101211885A (zh)
TW (1) TW200843596A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934190A (zh) * 2010-03-15 2013-02-13 欧姆龙株式会社 接点开关装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161217A (ja) * 2009-01-08 2010-07-22 Renesas Electronics Corp 半導体装置
JP6070532B2 (ja) * 2013-12-20 2017-02-01 トヨタ自動車株式会社 半導体装置
WO2017199712A1 (ja) * 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3661695B2 (ja) * 2003-07-11 2005-06-15 株式会社デンソー 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934190A (zh) * 2010-03-15 2013-02-13 欧姆龙株式会社 接点开关装置
US8941453B2 (en) 2010-03-15 2015-01-27 Omron Corporation Contact switching device
US8947183B2 (en) 2010-03-15 2015-02-03 Omron Corporation Contact switching device
US8963663B2 (en) 2010-03-15 2015-02-24 Omron Corporation Contact switching device
US8975989B2 (en) 2010-03-15 2015-03-10 Omron Corporation Contact switching device
US9035735B2 (en) 2010-03-15 2015-05-19 Omron Corporation Coil terminal
US9058938B2 (en) 2010-03-15 2015-06-16 Omron Corporation Contact switching device
US9240288B2 (en) 2010-03-15 2016-01-19 Omron Corporation Contact switching device
US9240289B2 (en) 2010-03-15 2016-01-19 Omron Corporation Contact switching device
CN102934190B (zh) * 2010-03-15 2016-01-20 欧姆龙株式会社 接点开关装置

Also Published As

Publication number Publication date
JP2008166432A (ja) 2008-07-17
TW200843596A (en) 2008-11-01
US20080157359A1 (en) 2008-07-03
KR20080061311A (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US7425762B2 (en) Electronic apparatus
EP0229850B1 (en) Connection terminals between substrates and method of producing the same
JP2589940B2 (ja) 相互接続構造
US6002172A (en) Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US5757071A (en) C4 substrate contact pad which has a layer of Ni-B plating
US6303992B1 (en) Interposer for mounting semiconductor dice on substrates
EP1372193B1 (en) Method of manufacturing a semiconductor device having a stacked configuration
TW393709B (en) Flip chip assembly with via interconnection
EP0997942A2 (en) Chip Size Semiconductor Package and process for producing it
EP1005086A2 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
KR20010082736A (ko) 반도체 집적 회로 디바이스와 복수의 반도체 집적 회로디바이스의 제조 방법 및 실장 기판과 그 제조 방법
JPH10294396A (ja) 薄膜多層基板及び電子装置
JP3891297B2 (ja) 半導体装置製造用治具
CN101211885A (zh) 钎焊接合部、电子部件、半导体器件和电子部件的制造方法
US5883432A (en) Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board
JP2001298111A (ja) 半導体装置、その実装構造およびその実装方法
JP3243684B2 (ja) デバイスの実装構造
JP3279470B2 (ja) 半導体装置およびその製造方法
JP4745185B2 (ja) 半導体回路モジュールの製造方法
CN100499054C (zh) 半导体装置及其制造方法
KR20050019664A (ko) 솔더볼을 갖는 반도체 패키지
CN115810551A (zh) 封装基板的制造方法、封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication