JPH10294396A - 薄膜多層基板及び電子装置 - Google Patents

薄膜多層基板及び電子装置

Info

Publication number
JPH10294396A
JPH10294396A JP9101955A JP10195597A JPH10294396A JP H10294396 A JPH10294396 A JP H10294396A JP 9101955 A JP9101955 A JP 9101955A JP 10195597 A JP10195597 A JP 10195597A JP H10294396 A JPH10294396 A JP H10294396A
Authority
JP
Japan
Prior art keywords
via structure
thin
conductor layers
conductor
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9101955A
Other languages
English (en)
Other versions
JP3340350B2 (ja
Inventor
Kiyokazu Moriizumi
清和 森泉
Shunichi Kikuchi
俊一 菊池
Kazuhiro Niizeki
和弘 新夕
Naomi Fukunaga
尚美 福永
Mitsuo Suehiro
光男 末廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10195597A priority Critical patent/JP3340350B2/ja
Priority to US08/942,387 priority patent/US6054652A/en
Priority to GB9721707A priority patent/GB2324415B/en
Priority to DE19747609A priority patent/DE19747609B4/de
Publication of JPH10294396A publication Critical patent/JPH10294396A/ja
Application granted granted Critical
Publication of JP3340350B2 publication Critical patent/JP3340350B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Abstract

(57)【要約】 【課題】 薄膜多層基板及び電子装置に関し、入出力端
子として使用されるピンの接合部分の強度を確保できる
ようにすることを目的とする。 【解決手段】 絶縁性の基板母材１２と、該基板母材上
に設けられた複数の導体層１８ｂ〜１８ｆと複数の絶縁
体層２０ａ〜２０ｅとからなる薄膜構造１４と、該薄膜
構造内に設けられ、該薄膜構造の複数の導体層の一つに
接続されるビア構造２２と、該ビア構造に接続されるピ
ン１６とを備え、該ビア構造の底部は該基板母材上に直
接積層された複数の導体層２４ａ〜２４ｆからなるとと
もに該ビア構造上に該ピンが固着される構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はピンを入出力端子と
して利用している薄膜多層基板及び電子装置に関する。
【０００２】
【従来の技術】近年、装置や機器の小型化及び軽量化、
並びにＬＳＩの多端子化や微細化に対応して、薄膜多層
基板が使用されている。薄膜多層基板は、絶縁性の基板
母材と、該基板母材に設けられた複数の導体層と複数の
絶縁体層とからなる薄膜構造とからなり、各導体層の層
間をビア構造（ビアホール）で接続することにより、微
細ピッチ配線を行うのに適している。
【０００３】薄膜多層基板の基板母材としては、アルミ
ナやムライト等の無機材料が使用される。あるいは、そ
のような基板母材として、ＦＲ４などの有機材料を使用
することもできる。薄膜構造は銅やアルミニウムなどの
導体層と、ポリイミドやエポキシなどの絶縁層を積層し
て作られており、導体層は電源供給や信号配線のための
パターンとして形成され、異なった導体層はビア構造で
接続される。
【０００４】薄膜構造の表面にはパッドが形成され、Ｌ
ＳＩチップ等の電子部品や抵抗やキャパシタ等がパッド
に接続される。さらに、薄膜多層基板は入出力端子とし
てピンを含む。ピンもＬＳＩチップと同様に、薄膜構造
の表面のパッドに接続される。例えば、図５は薄膜構造
にピンを設ける従来技術を示す図である。図５におい
て、薄膜多層基板１１０の基板母材１１２上の薄膜構造
１１４は、複数の導体層１１８ｂ〜１１８ｆと複数の絶
縁体層１２０ａ〜１２０ｅとからなる。入出力端子とし
てのピン１１６は薄膜構造１１４の表面のパッド１２４
に搭載され、薄膜構造１１４に設けたビア構造１２２に
よって複数の導体層の一つに接続される。ビア構造１２
２は表面にある絶縁層から接続すべき導体層まで掘り下
げることによって形成される。ビア構造１２２の下に
は、導体層１１８ｅ，１１８ｆが信号配線等として形成
されている。こうして、薄膜多層基板は、ＬＳＩ等の電
子部品とともにマルチチップモジュール等の電子装置と
して使用される。このような電子装置は、入出力端子と
してのピンによってプリント基板やマザーボートに取り
付けて使用される。ＬＳＩチップと入出力ピンは同一面
に搭載されるものと別々（両面）に実装されるものとが
ある。
【０００５】なお、薄膜多層基板に関する従来技術とし
て、特開平５−２８３５５７号公報、特開平６−１３７
５５号公報、特開平７−７９０７８号公報、特開平７−
８６７３７号公報等がある。ただし、これらの従来技術
は本発明に特に参考になるものとは言えない。
【０００６】
【発明が解決しようとする課題】入出力端子としてのピ
ンは薄膜構造の表面のパッドに取り付けられ、薄膜構造
に設けたビア構造によって複数の導体層の一つに接続さ
れる。薄膜構造の表面のパッドの面積はピンの下端部の
面積よりもわずかに大きく、ピンはパッドにはんだ付け
されることができる。一方、ビア構造は通常層間の接続
を行うのに用いる微細な構造であり、薄膜構造の表面に
パッドを有するような広い面積を確保できる場合には複
数層間を接続するような多層のビア構造とすることがで
きる。しかし、薄膜構造の表面から所望の導体層まで接
続するビア構造は、パッドの面積に対して非常に微細な
構造であり、パッドとビア構造との面積差が非常に大き
い。
【０００７】パッドの下方には、ビア構造ばかりでな
く、薄膜構造の導体層及び絶縁層が配置されている。ま
た、ビア構造は接続すべき導体層までしか延びておら
ず、その導体層の下には絶縁層を介して別の導体層、す
なわち多数の信号配線が配置される。薄膜多層基板を含
む電子装置をプリント基板等に取り付ける場合、ピンの
他端部をプリント基板にはんだ付けで接続する方法があ
る。この場合、はんだを溶かさない限り電子装置をプリ
ント基板から取り外したり交換したりすることはできな
い。一方、顧客の機器使用頻度は非常に高くなってお
り、修理や高性能品との交換に要する時間もできるだけ
短いことが望ましい。また、交換も特殊工具や特殊技術
を必要としないことがよい。
【０００８】そのためには、はんだ付けではなく、薄膜
多層基板を含む電子装置をソケットやコネクタに装着で
きる構造が望まれる。この場合ピンとプリント基板との
導通を、ソケットのコンタクトをピンに圧接することの
みではんだ付けするのと同程度確保しなければならな
い。そのために、こじるような力が常時ピンへ付与され
るようになり、はんだ付けにより接続する場合に比べて
数十倍の力が加わることになってしまう。薄膜多層基板
では、高温高湿の悪環境下で荷重を受けると、絶縁層材
料の吸湿により絶縁層と導体層との間の界面で密着力が
低下し、長期信頼度を満足できる強度を保持できなかっ
た。しかしながら、従来の薄膜多層基板では微細な多端
子配線を得るための工夫が優先され、ピン及びビア構造
において生じる強度の問題には工夫がなかった。
【０００９】本発明の目的は、入出力端子として使用さ
れるピンの接合部分の強度を確保できるようにした薄膜
多層基板及びそれを含む電子装置を提供することであ
る。
【００１０】
【課題を解決するための手段】本発明による薄膜多層基
板は、絶縁性の基板母材と、該基板母材に設けられた複
数の導体層と複数の絶縁体層とからなる薄膜構造と、該
薄膜構造内に設けられ、該薄膜構造の複数の導体層の一
つに接続されるビア構造と、該ビア構造に接続されるピ
ンとを備え、該ビア構造の底部は該基板母材上に直接積
層されるとともに該ビア構造上に該ピンが固着されるこ
とを特徴とするものである。
【００１１】また、本発明による電子装置は、そのよう
な薄膜多層基板とともに、薄膜構造の表面に配置される
少なくとも一つの電子部材を含むことを特徴とするもの
である。上記構成においては、ビア構造は該基板母材上
に積層された複数の導体層からなるものであり、ピンは
基板母材に直接に支持されているのと同等の剛性で支持
される。また、入出力端子としてのピンの下方でビア構
造の部分には絶縁層がない。絶縁層が吸湿する材料で作
られる場合には、ピンからそのような部位へ力がかかる
と、絶縁層と導体層との間の界面での密着力が低下する
問題があるが、本発明ではピンから力がかかるような部
位に絶縁層と導体層との間の界面がないので、そのよう
な密着力の低下がなく、十分な強度を長期間保持するこ
とができる。よって、ピンが常時力を受けるような環境
においても、十分な強度を有する薄膜多層基板及び電子
装置を提供できる。
【００１２】上記構成においては、下記の特徴を含むも
のとすることができる。該ビア構造の複数の導体層は、
該薄膜構造の導体層はそれぞれが直接に積層される。す
なわち、該ビア構造は絶縁層を含まない。該ビア構造の
複数の導体層の各々の面積は該ピンの端部の面積と同じ
かそれよりも大きい。
【００１３】該ビア構造の複数の導体層の面積は該基板
母材に近い導体層から該基板母材から遠ざかる導体層へ
順に大きくなる。該ビア構造の複数の導体層の該基板母
材から最も遠い導体層は、ニッケルメッキ及び金メッキ
を施されている。該薄膜構造の複数の導体層は、該ビア
構造の該基板母材に最も近い導体層並びに該ビア構造に
接続される導体層を除いて、該ビア構造の複数の導体層
の該基板母材から最も遠い導体層の投影面の外側に配置
される。
【００１４】該ビア構造に接続される該薄膜構造の複数
の導体層の一つは、該ビア構造の複数の導体層の該基板
母材から最も遠い導体層の投影面内では、薄膜構造鉛直
する方向に移動することなく同一層内でビア構造に接続
される。特に、ピンの接続されるパッドから下部のビア
構造へ序序に面積を変化させているため、ピン接合時の
熱応力やコネクタ保持力が負荷されている状態でも、ビ
ア構造に応力の局所集中が発生しない。また、パッド下
に湿度によって大きな物性変化を生じさせる材料（絶縁
層）も存在しないため、強度の著しい経年変化は発生し
ない。従って、高温高湿下といった劣悪環境下でもピン
接合強度は長期的に劣化し続けることはなく、ソケット
やコネクタ挿抜が可能な構造を実現する。さらに、強靱
な耐久力を確保したい場合には、ピン接合後にピン根元
部及び薄膜表面をエポキシやシリコンを主剤とした材料
でコーティングしてもよい。
【００１５】
【発明の実施の形態】図３は、本発明による薄膜多層基
板１０、並びに薄膜多層基板１０を含む電子装置３０を
示す図である。薄膜多層基板１０は絶縁性の基板母材１
２と、基板母材１２上に設けられた薄膜構造１４と、入
出力端子としてのピン１６とを備える。電子装置３０
は、薄膜多層基板１０及び薄膜多層基板１０に搭載され
たＬＳＩ等の電子部品３２並びに抵抗やキャパシタ等か
らなり、マルチチップモジュールを構成する。電子部品
３２は例えばはんだバンプ３４により薄膜多層基板１０
の表面の導体層（パッド）に接合される。
【００１６】さらに、このような電子装置３０は、コン
ピュータのマザーボード４０に取り付けられることがで
きる。その際、ピン１６がマザーボード４０のコネクタ
４２、又はプリント基板のスルーホールに挿入され、そ
れによってピン１６を介して電子装置３０とコンピュー
タとの間で信号等の伝達を行うことができる。また、図
４に示されるように、ピン１６がマザーボード４０のパ
ッド４４にはんだ付けされ、それによってピン１６を介
して電子装置３０とコンピュータとの間で信号等の伝達
を行うことができる。図３の構成及び図４の構成のいず
れにおいても、ピン１６には荷重がかかり、薄膜多層基
板１０の薄膜構造１４の強度が低下しやすくなるという
問題がある。本発明は以下に述べる構成によってそのよ
うな問題点を解決するものである。
【００１７】図１及び図２において、薄膜多層基板１０
の薄膜構造１４は、複数の導体層１８ｂ〜１８ｆと複数
の絶縁体層２０ａ〜２０ｅとからなる。絶縁体層２０ａ
〜２０ｅは隣接する２つの導体層１８ｂ〜１８ｆを分離
しており、導体層１８ｂ〜１８ｆのないところでは絶縁
体層２０ａ〜２０ｅは互いに連続する。図１及び図２は
ピン１６の設置部分を拡大して示しており、図３及び図
４に示される電子部品３２等の搭載部分は示されていな
い。最上層の絶縁体層２０ａの上には、電子部品３２の
取り付けのためのパッドとなるもう一つの導体層１８ａ
（図１及び図２にはあらわれない）がある。導体層１８
ａ〜１８ｆは、電源供給やグランド及び信号配線のため
のパターンとして形成され、層間のパターンを接続する
ために異なった導体層１８ａ〜１８ｆは絶縁体層２０ａ
〜２０ｅを貫通するビア構造で接続される。
【００１８】薄膜多層基板１０の基板母材１２として
は、アルミナやムライト等の無機材料、あるいは、ＦＲ
４などの有機材料を使用することができる。導体層１８
ａ〜１８ｆは銅やアルミニウムなどの金属でつくられ、
パッドとなる導体層１８ａははんだ濡れ性を改善するた
めにニッケルメッキ及び金メッキを施される。絶縁体層
２０ａ〜２０ｅはポリイミドやエポキシなどの樹脂でつ
くられる。
【００１９】ピン１６はビア構造２２によって薄膜構造
１４の複数の導体層１８ｂ〜１８ｆの一つに接続され
る。図１においては、ビア構造２２は薄膜構造１４の導
体層１８ｃに接続される。図２においては、ビア構造２
２は薄膜構造１４の導体層１８ｅに接続される。接続さ
れるべき導体層１８ｂ〜１８ｆは電源供給端子やグラン
ド端子及び信号端子のいずれかとなる。
【００２０】ビア構造２２は、基板母材１２上に積層さ
れた複数の導体層２４ａ〜２４ｆからなる。これらの導
体層２４ａ〜２４ｆは、薄膜構造１４の導体層１８ａ〜
１８ｆと同時に形成されたものであり、薄膜構造１４の
底部にある導体層２４ｆは基板母材１２に直接積層され
る。ビア構造２２は導体層２４ａ〜２４ｆのうちの階段
状の部分であり、導体層２４ａ〜２４ｆの中央の平坦部
分はピン１６の取りつけのためのパッドとなる。ビア構
造２２の方がパッドよりも大きい。最上層の導体層２４
ａは、はんだ濡れ性を改善するためにニッケルメッキ及
び金メッキを施される。薄膜構造１４の導体層１８ａ〜
１８ｆは例えばフォトリソグラフィープロセスによりパ
ターニングされるとともに、ビア構造２２の導体層２４
ａ〜２４ｆから分離されている。
【００２１】従って、ビア構造２２の複数の導体層２４
ａ〜２４ｆは、薄膜構造１４の複数の導体層１８ａ〜１
８ｆと対応してそれぞれの導体層と同時に形成され、ビ
ア構造２２の各導体層２４ａ〜２４ｆはそれぞれが直接
に積層される。ビア構造２２は最上方の導体層２４ａと
基板母材１２との間で絶縁層を含まない。ピン１６はそ
の下端部に取り付け座部１６ａを有し、取り付け座部１
６ａが最上方の導体層２４ａにはんだ２６によってはん
だ付けされる。
【００２２】上記構成においては、ビア構造２２は基板
母材１２から直に積層された複数の導体層２４ａ〜２４
ｆからなるものであり、ピン１６は基板母材１２に直接
に支持されているのと同等の剛性で支持される。また、
絶縁層が吸湿する材料で作られる場合には、ピン１６か
ら力を受けると絶縁層と導体層との間の界面での密着力
が低下するが、本発明ではピン１６の下方のビア構造２
２の部分には絶縁層がないのでそのような密着力の低下
がなく、高温高湿の劣悪条件下でもピン接合強度が劣化
することがなく、十分な強度を長期間保持することがで
きる。
【００２３】また、ピン１６に繰り返しの力がかかって
もピン１６の下方において薄膜多層基板１０の強度の著
しい経年劣化は生じなく、ピン１６を図３のコネクタ３
２やスルーホールに挿抜する構造を実現することができ
る。つまり、ピン１６をコネクタ３２やスルーホールに
挿抜する際には、ピン１６に横方向の力がかかるが、本
発明ではピン１６に横方向の力がかかっても十分な耐久
性を保持することができる。さらに強靱な耐久構造とす
るためには、ピン１６をはんだ付け後にピン１６の根元
部及び薄膜表面をエポキシやシリコンを主剤とした材料
でコーティングしてもよい。よって、ピンが常時力を受
けるような環境においても、十分な強度を有する薄膜多
層基板及び電子装置を提供できる。
【００２４】さらに、実施例においては、ビア構造２２
の複数の導体層２４ａ〜２４ｆの各々の面積はピン１６
の下端部の取り付け座部１６ａの面積と同じかそれより
も大きい。ピン１６が最上方の導体層２４ａにはんだ付
けされるときに、はんだが再凝固するときの引っ張り熱
応力が問題となる。ビア構造の面積が小さいと、引っ張
り応力が絶縁層にまで及び、ポリイミド等の絶縁層で応
力集中が起こり、クラック等を発生する。この実施例の
ように、ビア構造２２の面積をピン１６の下端部の取り
付け座部１６ａの面積と同じかそれよりも大きくするこ
とにより、絶縁層にかかる応力集中を緩和させることが
できる。
【００２５】そして、ビア構造２２の複数の導体層２４
ａ〜２４ｆの面積は基板母材１２に近い導体層２４ｆか
ら基板母材１２から遠ざかる導体層へ順に大きくなって
いる。こうすることによって、ピン１６の接合時の熱応
力やコネクタ保持力が負荷されている状態でも、ビア構
造２２に応力の局所集中は発生しない。例えば、ピン１
６の直径Ｄは０．２mm、ピン１６の取り付け座部１６ａ
の直径ｄは０．４mmであるのに対して、最上層の導体層
（パッド）２４ａの直径Ｅは０．９mm、最下層の導体層
２４ｆの直径下は０．７mmである。ピン１６は一つの薄
膜多層基板１０に数千個設けられる。
【００２６】また、薄膜構造１２の複数の導体層１８ｂ
〜１８ｆは、ビア構造２２の基板母材１２に最も近い導
体層２４ｆ並びにビア構造２２に接続される導体層を除
いて、ビア構造２２の複数の導体層２４ａ〜２４ｆの基
板母材１２から最も遠い導体層２４ａの投影面の外側に
配置される。つまり、パッドとなる最上方の導体層２４
ａの下には、接続すべき配線以外の配線を置かなくする
ことにより、ピン１６からの力がかかると考えられる範
囲内において絶縁層と導体層との間の界面ができないよ
うにし、応力の集中が生じる可能性を極力低減する。
【００２７】また、ビア構造２２に接続される薄膜構造
１４の複数の導体層１８ｂ〜１８ｆの一つは、ビア構造
２２の複数の導体層２４ａ〜２４ｆの基板母材１２から
最も遠い導体層２４ａの投影面内では、薄膜構造２２に
鉛直する方向に移動することなく同一層内でビア構造２
２に接続される。つまり、ビア構造２２の近傍では信号
の乗り換えを禁止することにより、パターンへの応力集
中も回避可能となる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
薄膜構造上に接続されるピンであっても高温高湿環境に
耐えうる薄膜多層基板及び電子装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の薄膜多層基板の一部を示
す図である。
【図２】本発明の第２実施例の薄膜多層基板の一部を示
す図である。
【図３】薄膜多層基板を含む電子装置をマザーボードに
取り付けたところを示す図である。
【図４】薄膜多層基板を含む電子装置をマザーボードに
取り付けたところを示す図である。
【図５】従来技術を示す図である。
【符号の説明】
１０…薄膜多層基板 １２…基板母材 １４…薄膜構造 １６…ピン １８ｂ〜１８ｆ…導体層 ２０ａ〜２０ｅ…絶縁体層 ２４ａ〜２４ｆ…導体層 ３０…電子装置
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｎ (72)発明者 新夕 和弘 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 福永 尚美 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 末廣 光男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性の基板母材と、該基板母材に設け
    られた複数の導体層と複数の絶縁体層とからなる薄膜構
    造と、該薄膜構造内に設けられ、該薄膜構造の複数の導
    体層の一つに接続されるビア構造と、該ビア構造に接続
    されるピンとを備え、該ビア構造の底部は該基板母材上
    に直接積層されるとともに該ビア構造上に該ピンが固着
    されることを特徴とする薄膜多層基板。
  2. 【請求項２】 該ビア構造の複数の導体層は、該薄膜構
    造の複数の導体層と対応し、該ビア構造の該導体層はそ
    れぞれが直接積層されることを特徴とする請求項１に記
    載の薄膜多層基板。
  3. 【請求項３】 該ビア構造の複数の導体層の各々の面積
    は該ピンの端部の面積と同じかそれよりも大きいことを
    特徴とする請求項２に記載の薄膜多層基板。
  4. 【請求項４】 該ビア構造の複数の導体層の面積は該基
    板母材に近い導体層から該基板母材から遠ざかる導体層
    へ順に大きくなることを特徴とする請求項３に記載の薄
    膜多層基板。
  5. 【請求項５】 該ビア構造の複数の導体層の該基板母材
    から最も遠い導体層は、ニッケルメッキ及び金メッキを
    施されていることを特徴とする請求項４に記載の薄膜多
    層基板。
  6. 【請求項６】 該薄膜構造の複数の導体層は、該ビア構
    造の該基板母材に最も近い導体層並びに該ビア構造に接
    続される導体層を除いて、該ビア構造の複数の導体層の
    該基板母材から最も遠い導体層の投影面の外側に配置さ
    れることを特徴とする請求項４に記載の薄膜多層基板。
  7. 【請求項７】 該ビア構造に接続される該薄膜構造の複
    数の導体層の一つは、該ビア構造の複数の導体層の該基
    板母材から最も遠い導体層の投影面内では、薄膜構造鉛
    直する方向に移動することなく同一層内でビア構造に接
    続されることを特徴とする請求項４に記載の薄膜多層基
    板。
  8. 【請求項８】 絶縁性の基板母材と、該基板母材に設け
    られた複数の導体層と複数の絶縁体層とからなる薄膜構
    造と、該薄膜構造の表面に配置される少なくとも一つの
    電子部材と、該薄膜構造内に設けられ、該複数の導体層
    の一つに接続されるビア構造と、該ビア構造に接続され
    るピンとを備え、該ビア構造は該基板母材上に積層され
    た複数の導体層からなることを特徴とする電子装置。
JP10195597A 1997-04-18 1997-04-18 薄膜多層基板及び電子装置 Expired - Lifetime JP3340350B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10195597A JP3340350B2 (ja) 1997-04-18 1997-04-18 薄膜多層基板及び電子装置
US08/942,387 US6054652A (en) 1997-04-18 1997-10-10 Thin-film multi-layer substrate and electronic device
GB9721707A GB2324415B (en) 1997-04-18 1997-10-13 Thin-film multi-layer substrate and electronic device
DE19747609A DE19747609B4 (de) 1997-04-18 1997-10-29 Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10195597A JP3340350B2 (ja) 1997-04-18 1997-04-18 薄膜多層基板及び電子装置

Publications (2)

Publication Number Publication Date
JPH10294396A true JPH10294396A (ja) 1998-11-04
JP3340350B2 JP3340350B2 (ja) 2002-11-05

Family

ID=14314311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10195597A Expired - Lifetime JP3340350B2 (ja) 1997-04-18 1997-04-18 薄膜多層基板及び電子装置

Country Status (4)

Country Link
US (1) US6054652A (ja)
JP (1) JP3340350B2 (ja)
DE (1) DE19747609B4 (ja)
GB (1) GB2324415B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217341A (ja) * 2000-02-03 2001-08-10 Ngk Spark Plug Co Ltd リードピン付き配線基板
US7902659B2 (en) 1998-12-16 2011-03-08 Ibiden Co., Ltd. Conductive connecting pin and package substrate

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19907168C1 (de) * 1999-02-19 2000-08-10 Micronas Intermetall Gmbh Schichtanordnung sowie Verfahren zu deren Herstellung
US6430058B1 (en) * 1999-12-02 2002-08-06 Intel Corporation Integrated circuit package
US6413849B1 (en) 1999-12-28 2002-07-02 Intel Corporation Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
JP3550355B2 (ja) * 2000-04-13 2004-08-04 日本特殊陶業株式会社 ピン立設基板
JP2002083904A (ja) * 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6700076B2 (en) * 2000-09-28 2004-03-02 Eic Corporation Multi-layer interconnect module and method of interconnection
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
CN100352319C (zh) * 2002-09-20 2007-11-28 日本特殊陶业株式会社 由树脂制成的带有插脚的电路板
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
WO2005036610A2 (en) * 2003-10-10 2005-04-21 Silicon Pipe, Inc. Multi-surface contact ic packaging structures and assemblies
US7280372B2 (en) * 2003-11-13 2007-10-09 Silicon Pipe Stair step printed circuit board structures for high speed signal transmissions
US7652381B2 (en) * 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
JP2009043844A (ja) * 2007-08-07 2009-02-26 Shinko Electric Ind Co Ltd リードピン付き配線基板およびリードピン

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961054A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置
JPS63182814A (ja) * 1987-01-26 1988-07-28 Nippon Ee S M Kk プラズマｃｖｄ用ウエ−ハ載置ボ−トおよびこれを利用するウエ−ハ上の薄膜生成方法
JPH0346297A (ja) * 1989-07-13 1991-02-27 Fujitsu Ltd ビア形成方法
JP2687604B2 (ja) * 1989-07-13 1997-12-08 富士通株式会社 プリント回路基板の製造方法
JPH03102895A (ja) * 1989-09-18 1991-04-30 Hitachi Ltd ムライト多層配線基板
JPH03178186A (ja) * 1989-12-06 1991-08-02 Fujitsu Ltd セラミック基板のビア形成方法
JP2692332B2 (ja) * 1990-03-27 1997-12-17 富士通株式会社 窒化アルミニウム基板の製造方法
JP2515944B2 (ja) * 1992-03-31 1996-07-10 日本碍子株式会社 セラミックパッケ―ジおよびその製造方法
JPH0613755A (ja) * 1992-06-29 1994-01-21 Hitachi Ltd セラミック多層配線基板とその製造方法
JP3072807B2 (ja) * 1992-07-15 2000-08-07 日本電信電話株式会社 半導体装置の製造方法
JPH0669281A (ja) * 1992-08-18 1994-03-11 Fujitsu Ltd ベアチップの実装構造
JP3287042B2 (ja) * 1993-01-26 2002-05-27 日本電信電話株式会社 半導体装置の製造方法
JPH06219871A (ja) * 1993-01-29 1994-08-09 Sumitomo Metal Ind Ltd 薄膜積層セラミックス基板
JPH0745947A (ja) * 1993-07-26 1995-02-14 Fujitsu Ltd 薄膜多層回路基板の製造方法
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
JPH0779078A (ja) * 1993-09-08 1995-03-20 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JPH0786737A (ja) * 1993-09-20 1995-03-31 Fujitsu Ltd 薄膜多層回路基板の製造方法
US5432675A (en) * 1993-11-15 1995-07-11 Fujitsu Limited Multi-chip module having thermal contacts
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
US5834705A (en) * 1994-03-04 1998-11-10 Silicon Graphics, Inc. Arrangement for modifying eletrical printed circuit boards
US5543586A (en) * 1994-03-11 1996-08-06 The Panda Project Apparatus having inner layers supporting surface-mount components
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902659B2 (en) 1998-12-16 2011-03-08 Ibiden Co., Ltd. Conductive connecting pin and package substrate
US8035214B1 (en) 1998-12-16 2011-10-11 Ibiden Co., Ltd. Conductive connecting pin for package substance
US8110917B2 (en) 1998-12-16 2012-02-07 Ibiden Co., Ltd. Package substrate with a conductive connecting pin
US8536696B2 (en) 1998-12-16 2013-09-17 Ibiden Co., Ltd. Conductive pin attached to package substrate
JP2001217341A (ja) * 2000-02-03 2001-08-10 Ngk Spark Plug Co Ltd リードピン付き配線基板

Also Published As

Publication number Publication date
DE19747609B4 (de) 2004-11-04
DE19747609A1 (de) 1998-10-22
US6054652A (en) 2000-04-25
GB2324415B (en) 2002-01-09
JP3340350B2 (ja) 2002-11-05
GB2324415A (en) 1998-10-21
GB9721707D0 (en) 1997-12-10

Similar Documents

Publication Publication Date Title
US4385202A (en) Electronic circuit interconnection system
JP3340350B2 (ja) 薄膜多層基板及び電子装置
US4724472A (en) Semiconductor device
US6744135B2 (en) Electronic apparatus
US5432677A (en) Multi-chip integrated circuit module
US6400573B1 (en) Multi-chip integrated circuit module
US7800916B2 (en) Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
EP0624904B1 (en) A multi-layer wiring board and a manufacturing method thereof
US7911805B2 (en) Multilayer wiring element having pin interface
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
US4472762A (en) Electronic circuit interconnection system
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US20040183212A1 (en) Electronic package with strengthened conductive pad
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US20120162928A1 (en) Electronic package and method of making same
JPH10256429A (ja) 半導体パッケージ
US4546406A (en) Electronic circuit interconnection system
JP2000138453A (ja) 配線基板
JPH05102382A (ja) Ｉ／ｏピンの修理構造および修理方法
KR100635408B1 (ko) 집적 회로 패키지
JP2001060638A (ja) 半導体装置
EP1473977A2 (en) Electronic package with strengthened conductive pad
US20040000709A1 (en) Internal package interconnect with electrically parallel vias
JP2005011908A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4892791B2 (ja) マルチチップモジュール用の中間基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term