JPH0669281A - ベアチップの実装構造 - Google Patents
ベアチップの実装構造Info
- Publication number
- JPH0669281A JPH0669281A JP4218110A JP21811092A JPH0669281A JP H0669281 A JPH0669281 A JP H0669281A JP 4218110 A JP4218110 A JP 4218110A JP 21811092 A JP21811092 A JP 21811092A JP H0669281 A JPH0669281 A JP H0669281A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- thin film
- chip
- layer
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 セラミック基板より成る多層基板の表面にベ
アチップを実装し、該多層基板の背面に冷却部材を密接
させ、該ベアチップの発熱を該冷却部材によって冷却す
るように形成されたベアチップの実装構造に関し、ベア
チップに於ける冷却効率の均一化および冷却効率の向上
を図ることを目的とする。 【構成】 セラミック基板の上層に薄膜積層部を積層す
ることで形成される多層基板と、該薄膜積層部にバンプ
またはピンを介して実装されるベアチップと、該セラミ
ック基板に密接される冷却部材とを備え、該冷却部材に
よって該ベアチップからの発熱を冷却するように形成さ
れる電子部品の実装構造であって、前記ベアチップから
の発熱を前記冷却部材に熱移送を行うよう前記薄膜積層
部の上層から下層に連通するビアが前記ベアチップの実
装エリア内に設けられるように構成する。
アチップを実装し、該多層基板の背面に冷却部材を密接
させ、該ベアチップの発熱を該冷却部材によって冷却す
るように形成されたベアチップの実装構造に関し、ベア
チップに於ける冷却効率の均一化および冷却効率の向上
を図ることを目的とする。 【構成】 セラミック基板の上層に薄膜積層部を積層す
ることで形成される多層基板と、該薄膜積層部にバンプ
またはピンを介して実装されるベアチップと、該セラミ
ック基板に密接される冷却部材とを備え、該冷却部材に
よって該ベアチップからの発熱を冷却するように形成さ
れる電子部品の実装構造であって、前記ベアチップから
の発熱を前記冷却部材に熱移送を行うよう前記薄膜積層
部の上層から下層に連通するビアが前記ベアチップの実
装エリア内に設けられるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック基板より成
る多層基板にベアチップを実装し、該セラミック基板に
冷却部材を密接させ、該ベアチップの発熱を該冷却部材
によって冷却するように形成されたベアチップの実装構
造に関する。
る多層基板にベアチップを実装し、該セラミック基板に
冷却部材を密接させ、該ベアチップの発熱を該冷却部材
によって冷却するように形成されたベアチップの実装構
造に関する。
【０００２】近年、半導体素子を用いた電子装置では、
高速化および高密度実装化が推進されるようになり、半
導体素子を構成するベアチップを直接セラミック材より
成るプリント基板に実装することが行われるようになっ
た。
高速化および高密度実装化が推進されるようになり、半
導体素子を構成するベアチップを直接セラミック材より
成るプリント基板に実装することが行われるようになっ
た。
【０００３】このようなベアチップの実装は、一般的
に、ベアチップにバンプまたはピンを形成し、プリント
基板の表面にパッドを形成し、所定のパッドにバンプま
たはピンを接合させることで行われる。
に、ベアチップにバンプまたはピンを形成し、プリント
基板の表面にパッドを形成し、所定のパッドにバンプま
たはピンを接合させることで行われる。
【０００４】また、このようなベアチップの実装に際し
ては、強制的に冷却する冷却手段が備えられ、ベアチッ
プからの発熱を冷却することが行われる。
ては、強制的に冷却する冷却手段が備えられ、ベアチッ
プからの発熱を冷却することが行われる。
【０００５】
【従来の技術】従来は、図３の従来の説明図に示すよう
に形成されていた。図３の(a)(b)は側面図,(c)は薄膜積
層部の側面断面図,(d)は薄膜積層部の平面図である。
に形成されていた。図３の(a)(b)は側面図,(c)は薄膜積
層部の側面断面図,(d)は薄膜積層部の平面図である。
【０００６】図３の(a) に示すように、セラミック基板
2 の上層に複数の薄膜パターン3Dを積層する薄膜積層部
3 を形成することで多層基板1 が構成され、薄膜積層部
3 に形成されたパッド1Aと、ベアチップ4 に形成された
バンプ5 とを接合することでベアチップ4 が多層基板1
に実装することが行われていた。
2 の上層に複数の薄膜パターン3Dを積層する薄膜積層部
3 を形成することで多層基板1 が構成され、薄膜積層部
3 に形成されたパッド1Aと、ベアチップ4 に形成された
バンプ5 とを接合することでベアチップ4 が多層基板1
に実装することが行われていた。
【０００７】また、図３の(b) に示すように、ベアチッ
プ4 にピン6 が形成された場合は、ピン6 をパッド1Aに
ボンディングすることで接続することが行われる。更
に、薄膜積層部3 は図３の(c) に示すように、導電材よ
り成る薄膜パターン3Dと、薄膜パターン3Dをポリイミド
などの絶縁材によって覆う絶縁層3Eと、上層の薄膜パタ
ーン3Dに接続される接続ビア3Cとより成る複数の薄膜層
3-1 〜3-N が形成され、最下層の薄膜層3-N がセラミッ
ク基板2 の上層2Aに積層され、最上層の薄膜層3-1 にパ
ッド1Aが設けられるように形成されている。
プ4 にピン6 が形成された場合は、ピン6 をパッド1Aに
ボンディングすることで接続することが行われる。更
に、薄膜積層部3 は図３の(c) に示すように、導電材よ
り成る薄膜パターン3Dと、薄膜パターン3Dをポリイミド
などの絶縁材によって覆う絶縁層3Eと、上層の薄膜パタ
ーン3Dに接続される接続ビア3Cとより成る複数の薄膜層
3-1 〜3-N が形成され、最下層の薄膜層3-N がセラミッ
ク基板2 の上層2Aに積層され、最上層の薄膜層3-1 にパ
ッド1Aが設けられるように形成されている。
【０００８】このような多層基板1 のセラミック基板2
には、良熱伝導剤より成るサーマルコンパウンド10を介
してヒートシンクなどの冷却部材9 に密接させ、ベアチ
ップ4 から発生する発熱を冷却部材9 によって冷却する
ことが行われる。
には、良熱伝導剤より成るサーマルコンパウンド10を介
してヒートシンクなどの冷却部材9 に密接させ、ベアチ
ップ4 から発生する発熱を冷却部材9 によって冷却する
ことが行われる。
【０００９】
【発明が解決しようとする課題】しかし、このようなセ
ラミック基板2 の上層2Aに複数の薄膜層3-1 〜3-N より
成る薄膜積層部3 を形成することでは、ポリイミド材よ
り成る絶縁層3Eに於ける熱伝導率が低く、一方、銅など
の導電材より成る薄膜パターン3Dの熱伝導率は高く、絶
縁層3Eと、薄膜パターン3Dとの熱伝導率は約3000倍の差
となるため、例えば、図３の(d) に示すように、ベアチ
ップ4 の実装が行われる実装エリアA 内に於いて、パッ
ド1Aが形成され、バンプ5 またはピン6 がパッド1Aを介
して薄膜パターン3Dに接続される箇所B1では冷却部材9
による熱吸収が良いが、パッド1Aが形成されない箇所B2
では最も近いパッド1Aを経由しての熱伝導となるため、
熱伝導経路が長くなり、冷却部材9 による熱吸収がほと
んど行われないことになる。
ラミック基板2 の上層2Aに複数の薄膜層3-1 〜3-N より
成る薄膜積層部3 を形成することでは、ポリイミド材よ
り成る絶縁層3Eに於ける熱伝導率が低く、一方、銅など
の導電材より成る薄膜パターン3Dの熱伝導率は高く、絶
縁層3Eと、薄膜パターン3Dとの熱伝導率は約3000倍の差
となるため、例えば、図３の(d) に示すように、ベアチ
ップ4 の実装が行われる実装エリアA 内に於いて、パッ
ド1Aが形成され、バンプ5 またはピン6 がパッド1Aを介
して薄膜パターン3Dに接続される箇所B1では冷却部材9
による熱吸収が良いが、パッド1Aが形成されない箇所B2
では最も近いパッド1Aを経由しての熱伝導となるため、
熱伝導経路が長くなり、冷却部材9 による熱吸収がほと
んど行われないことになる。
【００１０】したがって、冷却部材9 に密接させること
で冷却を行っても、ベアチップ4 を部分的に冷却するこ
とになり、ベアチップ4 自身に大きな温度分布や熱スト
レスが生じ、電気特性の劣化または損傷させる問題を有
していた。
で冷却を行っても、ベアチップ4 を部分的に冷却するこ
とになり、ベアチップ4 自身に大きな温度分布や熱スト
レスが生じ、電気特性の劣化または損傷させる問題を有
していた。
【００１１】そこで、本発明では、ベアチップに於ける
冷却効率の均一化および冷却効率の向上を図ることを目
的とする。
冷却効率の均一化および冷却効率の向上を図ることを目
的とする。
【００１２】
【課題を解決するための手段】図１は本発明の原理説明
図で、図１の(a)(b)に示すように、セラミック基板2の
上層に薄膜積層部3 を積層することで形成される多層基
板1 と、該薄膜積層部3 にバンプ5 またはピン6 を介し
て実装されるベアチップ4 と、該セラミック基板2 に密
接される冷却部材9 とを備え、該冷却部材9 によって該
ベアチップ4 からの発熱を冷却するように形成される電
子部品の実装構造であって、前記ベアチップ4 からの発
熱を前記冷却部材9 に熱移送を行うよう前記薄膜積層部
3 の上層3Aから下層3Bに連通するビア7 が前記ベアチッ
プ4 の実装エリアA 内に設けられるように、また、前記
薄膜積層部3 の上層3Aと、前記ベアチップ4 との間に良
熱伝導材より成る接着剤8 を充填し、前記ビア7 の端部
が該接着剤8 を介して該ベアチップ4 の所定面に固着さ
れるように構成する。
図で、図１の(a)(b)に示すように、セラミック基板2の
上層に薄膜積層部3 を積層することで形成される多層基
板1 と、該薄膜積層部3 にバンプ5 またはピン6 を介し
て実装されるベアチップ4 と、該セラミック基板2 に密
接される冷却部材9 とを備え、該冷却部材9 によって該
ベアチップ4 からの発熱を冷却するように形成される電
子部品の実装構造であって、前記ベアチップ4 からの発
熱を前記冷却部材9 に熱移送を行うよう前記薄膜積層部
3 の上層3Aから下層3Bに連通するビア7 が前記ベアチッ
プ4 の実装エリアA 内に設けられるように、また、前記
薄膜積層部3 の上層3Aと、前記ベアチップ4 との間に良
熱伝導材より成る接着剤8 を充填し、前記ビア7 の端部
が該接着剤8 を介して該ベアチップ4 の所定面に固着さ
れるように構成する。
【００１３】このように構成することによって前述の課
題は解決される。
題は解決される。
【００１４】
【作用】即ち、ベアチップ4 の実装エリアA 内に於い
て、バンプ5 またはピン6 による接続が行われない箇所
には薄膜積層部3 の上層3Aから下層3Bに連通するビア7
を設け、ベアチップ4 からの発熱が最も近いバンプを経
由した後に、パッド1Aおよびビア7 を介して熱移送され
るようにすることで冷却部材9 による冷却効率の均一化
を図るようにしたものであり、また、薄膜積層部3 の上
層3Aと、前記ベアチップ4 との間に良熱伝導材より成る
接着材8 を充填し、ベアチップ4 からの発熱が直接に接
着剤８とビア７とを介して冷却部材9 によって吸収され
るようにすることで冷却効率の向上が図れるようにした
ものである。
て、バンプ5 またはピン6 による接続が行われない箇所
には薄膜積層部3 の上層3Aから下層3Bに連通するビア7
を設け、ベアチップ4 からの発熱が最も近いバンプを経
由した後に、パッド1Aおよびビア7 を介して熱移送され
るようにすることで冷却部材9 による冷却効率の均一化
を図るようにしたものであり、また、薄膜積層部3 の上
層3Aと、前記ベアチップ4 との間に良熱伝導材より成る
接着材8 を充填し、ベアチップ4 からの発熱が直接に接
着剤８とビア７とを介して冷却部材9 によって吸収され
るようにすることで冷却効率の向上が図れるようにした
ものである。
【００１５】したがって、ベアチップ4 に於ける冷却が
部分的に行われることがなくなり、熱ストレスの要因が
解消され、しかも、冷却効率の向上が図れ、安定した稼
働をえることができる。
部分的に行われることがなくなり、熱ストレスの要因が
解消され、しかも、冷却効率の向上が図れ、安定した稼
働をえることができる。
【００１６】
【実施例】以下本発明を図２を参考に詳細に説明する。
図２は本発明による一実施例の説明図で、図２の(a)(b)
は側面断面図,(c)は薄膜積層部の平面図である。全図を
通じて、同一符号は同一対象物を示す。
図２は本発明による一実施例の説明図で、図２の(a)(b)
は側面断面図,(c)は薄膜積層部の平面図である。全図を
通じて、同一符号は同一対象物を示す。
【００１７】図２の(a) に示すように、セラミック基板
2 に薄膜積層部3 を積層することで形成された多層基板
1 にパッド1Aを配列し、ベアチップ4 に設けられたバン
プ5をパッド1Aに接合することでベアチップ4 を多層基
板1 に実装する時、バンプ5が設けられない箇所には薄
膜積層部3 の上層3Aから下層3Bに連通する導電材より成
るビア7 を設けるようにしたものである。
2 に薄膜積層部3 を積層することで形成された多層基板
1 にパッド1Aを配列し、ベアチップ4 に設けられたバン
プ5をパッド1Aに接合することでベアチップ4 を多層基
板1 に実装する時、バンプ5が設けられない箇所には薄
膜積層部3 の上層3Aから下層3Bに連通する導電材より成
るビア7 を設けるようにしたものである。
【００１８】また、この場合、薄膜積層部3 の上層3Aと
ベアチップ4 との間隙には良熱伝導性の絶縁材より成る
接着剤8 を充填させ、ベアチップ4 からの発熱が容易に
薄膜積層部3 に熱移送されるように形成されている。
ベアチップ4 との間隙には良熱伝導性の絶縁材より成る
接着剤8 を充填させ、ベアチップ4 からの発熱が容易に
薄膜積層部3 に熱移送されるように形成されている。
【００１９】そこで、図２の(c) に示すように、ベアチ
ップ4 の実装エリアA に於いて、パッド1Aが配列された
B1のエリアを除く、パッド1Aが配列されていないB2のエ
リアには、ビア7 を配設するように行うことで、セラミ
ック基板2 に良熱伝導性のサーマルコンパウド10を介し
てヒートシンクなどの冷却部材9 を密接させることでベ
アチップ4 の発熱を冷却する時、パッド1Aが設けられた
箇所では、ベアチップ4 の発熱はパッド1Aを介してバン
プ5 に接続される薄膜パターン3Dによって熱移送がセラ
ミック基板2 に行われ、ビア7 が設けられた箇所では、
ベアチップ4 の発熱は最も近いバンプ５を経由した後
に、パッド1Aおよびビア7 によって熱移送がセラミック
基板2 に行われることになり、ベアチップ4 の発熱が均
一にセラミック基板2 側に移送されることになる。
ップ4 の実装エリアA に於いて、パッド1Aが配列された
B1のエリアを除く、パッド1Aが配列されていないB2のエ
リアには、ビア7 を配設するように行うことで、セラミ
ック基板2 に良熱伝導性のサーマルコンパウド10を介し
てヒートシンクなどの冷却部材9 を密接させることでベ
アチップ4 の発熱を冷却する時、パッド1Aが設けられた
箇所では、ベアチップ4 の発熱はパッド1Aを介してバン
プ5 に接続される薄膜パターン3Dによって熱移送がセラ
ミック基板2 に行われ、ビア7 が設けられた箇所では、
ベアチップ4 の発熱は最も近いバンプ５を経由した後
に、パッド1Aおよびビア7 によって熱移送がセラミック
基板2 に行われることになり、ベアチップ4 の発熱が均
一にセラミック基板2 側に移送されることになる。
【００２０】この時、ベアチップ4 と薄膜積層部3 の上
層3Aとの間に良熱伝導性の絶縁材より成る接着剤8 を充
填することで、ベアチップ4 に於けるバンプ5 が設けら
ていない箇所からの発熱も直接、接着剤8 とビア7 とを
介して熱移送が行われることになり、冷却効率の向上を
図ることが行える。
層3Aとの間に良熱伝導性の絶縁材より成る接着剤8 を充
填することで、ベアチップ4 に於けるバンプ5 が設けら
ていない箇所からの発熱も直接、接着剤8 とビア7 とを
介して熱移送が行われることになり、冷却効率の向上を
図ることが行える。
【００２１】また、図２の(b) に示す場合は、ベアチッ
プ4 にピン6 を設け、ピン6 をパッド1Aにボンディング
などによって接合することでベアチップ4 を多層基板1
に実装するようにしたものであり、この場合でも、前述
と同様にピン6 が配列されない箇所にビア7 を設けるこ
とでベアチップ4 に於ける発熱を均一に移送させること
が行え、更に、接着剤8 をベアチップ4 と薄膜積層部3
の上層3Aとの間に充填させることでベアチップ4 に於け
るバンプ5 が設けらていない箇所からの発熱も直接、接
着剤8 とビア7 とを介して熱移送することが可能とな
り、冷却効率の向上が得られる。
プ4 にピン6 を設け、ピン6 をパッド1Aにボンディング
などによって接合することでベアチップ4 を多層基板1
に実装するようにしたものであり、この場合でも、前述
と同様にピン6 が配列されない箇所にビア7 を設けるこ
とでベアチップ4 に於ける発熱を均一に移送させること
が行え、更に、接着剤8 をベアチップ4 と薄膜積層部3
の上層3Aとの間に充填させることでベアチップ4 に於け
るバンプ5 が設けらていない箇所からの発熱も直接、接
着剤8 とビア7 とを介して熱移送することが可能とな
り、冷却効率の向上が得られる。
【００２２】したがって、ベアチップ4 にバンプ5 また
はピン6 を設けることで多層基板1に実装を行う時、バ
ンプ5 またはピン6 が配列されない箇所にビア7 を配設
し、更に、ベアチップ4 と多層基板1 との間に接着剤8
を充填させることで、ベアチップ4 の冷却を均一に行う
と共に、冷却効率の向上が図れる。
はピン6 を設けることで多層基板1に実装を行う時、バ
ンプ5 またはピン6 が配列されない箇所にビア7 を配設
し、更に、ベアチップ4 と多層基板1 との間に接着剤8
を充填させることで、ベアチップ4 の冷却を均一に行う
と共に、冷却効率の向上が図れる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
薄膜積層部が積層されたベアチップの実装エリアにビア
を配設すると共に、ベアチップと多層基板1 との間に接
着剤8を充填させることで、ベアチップ4 の冷却を均一
に行うと共に、冷却効率の向上が図れる。
薄膜積層部が積層されたベアチップの実装エリアにビア
を配設すると共に、ベアチップと多層基板1 との間に接
着剤8を充填させることで、ベアチップ4 の冷却を均一
に行うと共に、冷却効率の向上が図れる。
【００２４】したがって、従来のような、熱ストレスに
より、ベアチップの電気特性の劣化または損傷が避けら
れ、安定した稼働が得られ、実用的効果は大である。
より、ベアチップの電気特性の劣化または損傷が避けら
れ、安定した稼働が得られ、実用的効果は大である。
【図１】 本発明の原理説明図
【図２】 本発明による一実施例の説明図
【図３】 従来の説明図
１ 多層基板 ２ セラミック基板 ３ 薄膜積層部 ４ ベアチップ ５ バンプ ６ ピン ７ ビア ８ 接着剤 ９ 冷却部材 3A 上層 3B 下層
Claims (2)
- 【請求項１】 セラミック基板(2) の上層に薄膜積層部
(3) を積層することで形成される多層基板(1) と、該薄
膜積層部(3) にバンプ(5) またはピン(6) を介して実装
されるベアチップ(4) と、該セラミック基板(2) に密接
される冷却部材(9) とを備え、該冷却部材(9) によって
該ベアチップ(4) からの発熱を冷却するように形成され
る電子部品の実装構造であって、 前記ベアチップ(4) からの発熱を前記冷却部材(9) に熱
移送を行うよう前記薄膜積層部(3) の上層(3A)から下層
(3B)に連通するビア(7) が前記ベアチップ(4)の実装エ
リア(A) 内に設けられることを特徴とするベアチップの
実装構造。 - 【請求項２】 請求項１記載の前記薄膜積層部(3) の上
層(3A)と、前記ベアチップ(4) との間に良熱伝導材より
成る接着剤(8) を充填し、前記ビア(7) の端部が該接着
剤(8) を介して該ベアチップ(4) の所定面に固着される
ことを特徴とするベアチップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218110A JPH0669281A (ja) | 1992-08-18 | 1992-08-18 | ベアチップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218110A JPH0669281A (ja) | 1992-08-18 | 1992-08-18 | ベアチップの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669281A true JPH0669281A (ja) | 1994-03-11 |
Family
ID=16714789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4218110A Withdrawn JPH0669281A (ja) | 1992-08-18 | 1992-08-18 | ベアチップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669281A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054652A (en) * | 1997-04-18 | 2000-04-25 | Fujitsu Limited | Thin-film multi-layer substrate and electronic device |
| JP2008517459A (ja) * | 2004-10-14 | 2008-05-22 | アギア システムズ インコーポレーテッド | 熱エネルギー放散を改善したプリント回路板組立体 |
-
1992
- 1992-08-18 JP JP4218110A patent/JPH0669281A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054652A (en) * | 1997-04-18 | 2000-04-25 | Fujitsu Limited | Thin-film multi-layer substrate and electronic device |
| JP2008517459A (ja) * | 2004-10-14 | 2008-05-22 | アギア システムズ インコーポレーテッド | 熱エネルギー放散を改善したプリント回路板組立体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529879B (zh) | 中介層上設有面對面晶片之半導體元件及其製作方法 | |
| KR0156480B1 (ko) | 반도체 장치 및 제조방법 | |
| US6857470B2 (en) | Stacked chip package with heat transfer wires | |
| JP5413971B2 (ja) | 電子部品実装装置及びその製造方法 | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US8193625B2 (en) | Stacked-chip packaging structure and fabrication method thereof | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| US9269685B2 (en) | Integrated circuit package and packaging methods | |
| US20080017402A1 (en) | Substrate module with high thermal conductivity and its fabrication method of same | |
| JP2820108B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| US20220068663A1 (en) | Electronic package and manufacturing method thereof | |
| TWI391084B (zh) | 具有散熱件之電路板結構 | |
| JP2003347354A (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
| JP5814272B2 (ja) | 組み込まれたダイを有する集積回路パッケージの熱ビア | |
| JP2002118213A (ja) | 半導体装置および半導体モジュール | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| JP6639934B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2005011883A (ja) | 配線基板、半導体装置および配線基板の製造方法 | |
| JP2001217359A (ja) | 放熱用フィン及びその製造方法並びに半導体装置 | |
| JPH0669281A (ja) | ベアチップの実装構造 | |
| US20210098415A1 (en) | Bonding head, die bonding apparatus including the same and method of manufacturing semiconductor package using the same | |
| JP3111590B2 (ja) | 多層回路の製造方法 | |
| JPH0529533A (ja) | 半導体装置 | |
| JPH05218226A (ja) | 多層配線基板 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |