WO2014013742A1 - 撮像ユニット、撮像装置、および撮像ユニットの製造方法 - Google Patents

撮像ユニット、撮像装置、および撮像ユニットの製造方法 Download PDF

Info

Publication number
WO2014013742A1
WO2014013742A1 PCT/JP2013/004420 JP2013004420W WO2014013742A1 WO 2014013742 A1 WO2014013742 A1 WO 2014013742A1 JP 2013004420 W JP2013004420 W JP 2013004420W WO 2014013742 A1 WO2014013742 A1 WO 2014013742A1
Authority
WO
WIPO (PCT)
Prior art keywords
imaging
chip
wiring pattern
mounting substrate
imaging unit
Prior art date
Application number
PCT/JP2013/004420
Other languages
English (en)
French (fr)
Inventor
石田　知久
Original Assignee
株式会社ニコン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ニコン filed Critical 株式会社ニコン
Priority to CN201380045985.3A priority Critical patent/CN104603946B/zh
Priority to JP2014525727A priority patent/JP6131952B2/ja
Priority to CN201710883181.0A priority patent/CN107768389B/zh
Priority to EP13819395.8A priority patent/EP2876682B1/en
Publication of WO2014013742A1 publication Critical patent/WO2014013742A1/ja
Priority to US14/600,551 priority patent/US9721986B2/en
Priority to IN1403DEN2015 priority patent/IN2015DN01403A/en
Priority to US15/651,708 priority patent/US10199420B2/en
Priority to US16/237,307 priority patent/US10504955B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Definitions

  • the present invention relates to an imaging unit, an imaging apparatus, and a manufacturing method of the imaging unit.
  • An imaging unit having a COG (Chip on Glass) structure is known.
  • the imaging unit having the COG structure the light-transmitting substrate and the imaging chip are directly connected by a flip chip mounting technique.
  • the imaging chip When the transparent substrate and the imaging chip are heated or cooled in the flip chip mounting process, the imaging chip is warped. As a result, the bump is stressed due to the warp of the imaging chip, and the bump may be damaged.
  • the imaging unit includes a first surface having pixels and a surface opposite to the first surface, the output unit outputting a pixel signal read from the pixels.
  • An imaging chip having two surfaces, a translucent substrate disposed opposite to the first surface and having a wiring pattern, a mounting substrate disposed opposite to the second surface and supporting the imaging chip, and a mounting substrate And a relay unit that relays the pixel signal output from the output unit to the wiring pattern.
  • An imaging unit includes an imaging chip having a light receiving surface and a mounting surface opposite to the light receiving surface, and a wiring arranged to face the mounting surface of the imaging chip and connected to the imaging chip.
  • a mounting substrate having a pattern, a translucent substrate disposed to face the light receiving surface of the imaging chip, and a connection portion for connecting the wiring pattern of the mounting substrate and the translucent substrate.
  • the imaging device includes the imaging unit described above.
  • an imaging unit manufacturing method including: an output unit that outputs a pixel signal that is an output of a pixel that is electrically connected to a pixel formed on a wafer; Forming an output portion to be formed, a mounting substrate disposing step for disposing a mounting substrate so as to face the second surface, and grinding a surface opposite to the second surface of the wafer so that incident light is incident on the pixels.
  • a wiring pattern is provided in a grinding step for forming the first surface to be incident, a singulation step for separating the wafer and the mounting substrate into chips, and a peripheral region outside the region corresponding to the pixels.
  • the translucent substrate is disposed so as to face the first surface so as to cover the pixels, and includes a translucent substrate disposing step of connecting the wiring pattern and the output unit by the relay unit.
  • FIG. 1 It is a figure which shows the structure of the imaging unit of this embodiment. It is a block diagram which shows the structure of the imaging device of this embodiment. It is a figure explaining the manufacturing method of an imaging unit. It is a figure explaining the manufacturing method of an imaging unit. It is a figure which shows the other structure of an imaging unit.
  • FIG. 1 is a diagram illustrating a configuration of an imaging unit 10 according to the present embodiment.
  • the imaging unit 10 is an imaging unit having a COG (Chip on Glass) structure.
  • the imaging unit 10 includes an imaging chip 100, a translucent substrate 200, a mounting substrate 300, a signal processing chip 400, and a heat dissipation member 500.
  • the imaging chip 100 is a back-illuminated MOS image sensor.
  • the imaging chip 100 includes a pixel region 101 on the first surface 111 side that is a light receiving surface.
  • the pixel region 101 includes a plurality of pixels that photoelectrically convert incident light.
  • output terminals 102 On the second surface 112 that is the mounting surface opposite to the first surface 111, output terminals 102 that are output units that output pixel signals read from the pixels are arranged.
  • the output terminals 102 are arranged in a form extending outward at both ends of the second surface 112.
  • the imaging chip 100 has a column circuit including a first-stage amplifier in a region outside the pixel region 101.
  • the translucent substrate 200 is a cover glass formed of borosilicate glass, quartz glass, non-alkali glass, heat-resistant glass, or the like.
  • the translucent substrate 200 is disposed to face the first surface 111 of the imaging chip 100 and covers the pixel region 101.
  • the translucent substrate 200 has a first wiring pattern 201 that relays a pixel signal to the signal processing chip 400 on the surface facing the imaging chip 100.
  • the electrode pad 202 provided on the first wiring pattern 201 is electrically connected to the output terminal 102 of the imaging chip 100 via the first bump 601.
  • the first bump 601 functions as at least a part of a relay unit that relays the pixel signal output from the output terminal 102 to the first wiring pattern 201.
  • a connection portion between the electrode pad 202 and the output terminal 102 is bonded by an adhesive 701 formed so as to surround the connection portion.
  • the adhesive 701 is further formed so as to surround the imaging chip 100. Thereby, the space between the pixel region 101 and the translucent substrate 200 is sealed. That is, the adhesive 701 also functions as a sealing member.
  • the translucent substrate 200 has a second wiring pattern 204 that relays the pixel signal to the outside.
  • the mounting substrate 300 is disposed to face the second surface 112 of the imaging chip 100 and supports the imaging chip 100. Therefore, the mounting substrate 300 serves as a support substrate.
  • the linear expansion coefficient of the mounting substrate 300 is smaller than the linear expansion coefficient of the translucent substrate 200. Further, the difference between the linear expansion coefficient of the mounting substrate 300 and the linear expansion coefficient of the translucent substrate 200 may be smaller than the difference between the linear expansion coefficient of the imaging chip 100 and the linear expansion coefficient of the translucent substrate 200.
  • a wiring pattern may be formed on the mounting substrate 300. If a wiring pattern is formed on the mounting substrate 300, the pixel signal output from the output terminal 102 is transmitted to the first wiring pattern 201 of the translucent substrate 200 via the wiring pattern of the mounting substrate 300.
  • the first bump 601 can also be regarded as a connection portion that connects the wiring pattern of the mounting substrate 300 and the translucent substrate 200.
  • the imaging chip 100 and the translucent substrate 200 are not directly bump-bonded, but via the mounting substrate 300 having a linear expansion coefficient between the imaging chip 100 and the translucent substrate 200.
  • the mounting substrate 300 By interposing the mounting substrate 300 between the imaging chip 100 and the translucent substrate 200, the difference in linear expansion coefficient between the translucent substrate 200 and the mounting substrate 300 is changed to the difference in linear expansion coefficient between the imaging chip 100 and the translucent substrate 200. It can be made smaller. Therefore, the stress applied to the first bump 601 can be relaxed.
  • the imaging chip 100 is a back-illuminated MOS image sensor
  • the back side of the imaging chip is ground in the manufacturing stage.
  • the signal processing chip 400 may not be ground in the manufacturing stage. Therefore, the imaging chip 100 and the signal processing chip 400 have different thicknesses. For this reason, in order to arrange the heat radiating member so as to be in contact with both the imaging chip 100 and the signal processing chip 400, a step process corresponding to the difference in thickness between the imaging chip 100 and the signal processing chip 400 is required for the heat radiating member. Can be.
  • the mounting substrate 300 is disposed so as to face the second surface 112 of the imaging chip 100.
  • the thickness of the mounting substrate 300 is adjusted according to the difference in thickness between the signal processing chip 400 and the imaging chip 100. Therefore, by disposing the mounting substrate 300 on the second surface 112 side of the imaging chip 100, the mounting substrate 300 and the signal processing chip 400 can be disposed on the same plane of the heat dissipation member 500.
  • a heat transfer agent may be applied between the imaging chip 100 and the mounting substrate 300.
  • the heat transfer material a resin having higher thermal conductivity than air can be used. Thereby, the heat generated in the column circuit of the imaging chip 100 can be efficiently dissipated to the mounting substrate 300 side.
  • the heat transfer agent may be filled in the entire region between the imaging chip 100 and the mounting substrate 300. In this case, since the contact area between the heat transfer agent and the mounting substrate 300 increases, the thermal resistance can be reduced. Therefore, the heat dissipation effect can be further enhanced.
  • the signal processing chip 400 includes a processing circuit that processes a pixel signal input via the first wiring pattern 201.
  • the number of signal processing chips is appropriately determined according to the pixel signal readout method. In the present embodiment, two-channel reading is adopted as a pixel signal reading method. Therefore, in this embodiment, the number of signal processing chips is two.
  • the signal processing chip 400 is arranged in parallel with the imaging chip 100. More specifically, the light-transmitting substrate 200 is placed in a peripheral region that is outside the region covering the pixel region 101.
  • the signal processing chip 400 is disposed at a position away from the imaging chip 100 via the second bump 602, the translucent substrate 200, and the first bump 601. Therefore, the heat generated in the signal processing chip 400 is transmitted from the second bump 602 to the light transmitting substrate 200, and further transmitted from the light transmitting substrate 200 to the first bump 601, and then reaches the imaging chip 100.
  • the heat transmission path from the signal processing chip 400 to the imaging chip 100 becomes longer, so that the heat transmitted from the signal processing chip 400 to the imaging chip 100 is reduced. it can. Therefore, since the temperature rise of the pixel region due to the heat of the signal processing chip 400 can be suppressed, dark current can be reduced. As a result, deterioration in image quality can be prevented.
  • the signal processing chip 400 has an electrode pad 401 and an electrode pad 402.
  • the electrode pad 401 is electrically connected to the electrode pad 203 of the first wiring pattern 201 via the second bump 602.
  • a connection portion between the electrode pad 401 and the electrode pad 203 is bonded by an adhesive 702 formed so as to surround the connection portion.
  • the electrode pad 402 is electrically connected to the electrode pad 205 of the second wiring pattern 204 via the third bump 603.
  • a connection portion between the electrode pad 402 and the electrode pad 205 is bonded by an adhesive 703 formed so as to surround the connection portion.
  • the second wiring pattern 204 is electrically connected to a flexible board (not shown) and transmitted to the outside through the flexible board.
  • the pixel signal in the pixel region is extracted from the non-incident surface side of the imaging chip 100 to the output terminal 102 and then transmitted to the incident surface side by the first bump 601, and further, the translucent substrate 200 and the signal processing. It is transmitted to the outside via the chip 400.
  • the heat radiating member 500 is formed of a material having high thermal conductivity, such as metal. As the metal, copper, nickel alloy, iron, aluminum or the like can be used.
  • the heat dissipating member 500 is disposed in contact with the surface of the mounting substrate 300 opposite to the surface facing the imaging chip 100.
  • the heat dissipation member 500 is also in contact with the surface of the signal processing chip 400 opposite to the surface connected to the first wiring pattern 201. Since the heat dissipating member 500 is in contact with the imaging chip 100 and the signal processing chip 400, heat generated in both the imaging chip 100 and the signal processing chip 400 can be dissipated.
  • the heat dissipation member 500 may be formed in a fin shape. Thereby, since the thermal radiation area of the thermal radiation member 500 becomes large, a thermal radiation characteristic can be improved more.
  • the height of the first bump 601 is higher than the second bump 602 and the third bump 603 by the thickness of the imaging chip 100.
  • the thickness of the mounting substrate 300 is adjusted according to the difference in thickness between the signal processing chip 400 and the imaging chip 100
  • the thickness of the mounting substrate 300 is related to the first bump 601 and the second bump. Can be said to be adjusted according to the difference between the total thickness of the signal processing chip 400 and the second bump 602 and the thickness of the first bump 601. That is, the thickness of the mounting substrate 300 is adjusted so that the sum of the thicknesses of the signal processing chip 400 and the second bump 602 is equal to the sum of the thicknesses of the mounting substrate 300 and the first bump 601.
  • the imaging chip 100 and the signal processing chip 400 can be arranged on the same plane of the heat dissipation member 500. Therefore, the heat radiating member 500 need not be stepped.
  • the heat radiating member 500 is attached to the body of an imaging device described later, for example.
  • a TSV silicon for transmitting pixel signals to the signal processing chip
  • Through electrode is formed on the imaging chip. In this case, the width of the imaging chip is increased by the amount of TSV formation.
  • the output terminal 102 is formed to extend outward, and the output terminal 102 of the imaging chip 100 and the first wiring pattern of the signal processing chip 400 are electrically connected via the translucent substrate 200. Connected. Since TSV is not formed in the imaging chip 100, the imaging chip 100 can be reduced in size.
  • FIG. 2 is a block diagram illustrating a configuration of the imaging apparatus according to the present embodiment.
  • the imaging apparatus 800 includes a photographic lens 820 as a photographic optical system, and the photographic lens 820 guides a subject light beam incident along the optical axis OA to the imaging unit 10.
  • the photographing lens 820 may be an interchangeable lens that can be attached to and detached from the imaging apparatus 800.
  • the imaging apparatus 800 mainly includes an imaging unit 10, a system control unit 801, a drive unit 802, a work memory 804, a recording unit 805, and a display unit 806.
  • the photographing lens 820 is composed of a plurality of optical lens groups, and forms an image of a subject light flux from the scene in the vicinity of its focal plane. In FIG. 2, a representative single lens disposed in the vicinity of the pupil is shown as a representative.
  • the drive unit 802 is a control circuit that executes charge accumulation control such as timing control and area control of the imaging unit 10 in accordance with an instruction from the system control unit 801.
  • the imaging unit 10 delivers the pixel signal to the image processing unit 811 of the system control unit 801.
  • the image processing unit 811 performs various image processing using the work memory 804 as a work space, and generates image data. For example, when generating image data in JPEG file format, compression processing is executed after white balance processing, gamma processing, and the like are performed.
  • the generated image data is recorded in the recording unit 805, converted into a display signal, and displayed on the display unit 806.
  • FIG. 3 is a diagram for explaining a method of manufacturing the imaging unit 10. Specifically, FIG. 3 shows the process steps at the wafer level.
  • a wafer 110 on which a plurality of pixel regions 101 including a plurality of pixels that photoelectrically convert incident light is formed is prepared, and the pixel regions 101 that are electrically connected to the pixel region 101 are prepared.
  • An output terminal 102 for outputting a pixel signal as an output is formed on the second surface 112 of the wafer 110 (terminal formation stage).
  • the mounting substrate 310 is disposed to face the second surface 112 (mounting substrate disposing step). As a result, the output terminal 102 is sandwiched between the wafer 110 and the mounting substrate 310.
  • the surface opposite to the second surface 112 of the wafer is ground to form a first surface 111 that allows incident light to enter the pixels (grinding stage).
  • the thickness of the wafer 120 after grinding becomes thinner than the wafer 110 before grinding.
  • CMP Chemical Mechanical Polishing
  • BG Back Grinding
  • the wafer and the mounting substrate are cut out for each unit circuit area including the pixel area 101.
  • the chips are separated and separated into chips (divided into individual pieces).
  • FIG. 4 is a diagram illustrating a method for manufacturing the imaging unit 10. Specifically, the steps after separation are shown. Since the processes after the singulation are common to the respective imaging chips, the description will be given focusing on one imaging chip.
  • a transparent substrate 200 provided with a first wiring pattern 201 in a peripheral region outside the region corresponding to the pixel is opposed to the first surface 111 of the imaging chip 100, and the pixel is formed.
  • the first wiring pattern 201 and the output terminal 102 are connected while being disposed so as to cover (translucent substrate placement step).
  • the adhesive 701 is formed on the output terminal 102 of the imaging chip 100 by a dispenser.
  • a thermosetting resin can be used as the adhesive 701.
  • the imaging chip 100 on which the adhesive 701 is formed and the translucent substrate 200 on which the first bumps 601 are formed in advance on the electrode pads 202 of the first wiring pattern 201 are aligned, and then the translucent substrate is placed on the imaging chip 100. 200 is pasted together.
  • the imaging chip 100 and the translucent substrate 200 are bonded together in a heated state.
  • a signal processing chip 400 having a processing circuit for processing pixel signals is connected to the first wiring pattern 201 and the second wiring pattern 204 and disposed on the light-transmitting substrate 200.
  • the adhesive 702 is formed on the electrode pad 401 of the signal processing chip 400 by a dispenser.
  • an adhesive 703 is formed on the electrode pad 402 of the signal processing chip 400 by a dispenser.
  • the signal processing chip 400 on which the adhesive 702 and the adhesive 703 are formed is aligned with the translucent substrate 200 on which the second bump 602 is previously formed on the electrode pad 203 and the third bump 603 is formed on the electrode pad 205.
  • the translucent substrate 200 is bonded onto the signal processing chip 400.
  • the signal processing chip 400 and the translucent substrate 200 are bonded together in a heated state.
  • the heat radiating member 500 is disposed in contact therewith.
  • the output terminal 102 is exposed by etching the wafer, the output terminal 102 and the electrode pad 202 are bump-bonded. Since a TSV having a complicated process is not formed on the imaging chip 100, the process can be simplified.
  • the mounting substrate 300 has a linear expansion coefficient between the imaging chip 100 and the translucent substrate 200, so that the stress is relaxed. Even if the mounting substrate 300 itself does not have a linear expansion coefficient between the imaging chip 100 and the translucent substrate 200, a film having a linear expansion coefficient between the imaging chip 100 and the translucent substrate 200 is formed on the mounting substrate 300. May be.
  • a film having a characteristic of pulling in the direction opposite to the pulling direction of the imaging chip 100 deformation of the imaging unit due to heating or cooling can be suppressed.
  • the film can be realized by a SiON-based film.
  • the SiON-based film can be formed by CVD (Chemical Vapor Deposition). The characteristics of the film can be changed by changing the ratio of nitrogen and oxygen in the SiON-based film or changing the formation conditions of the film.
  • one heat radiating member 500 is in contact with both the imaging chip 100 and the signal processing chip 400, but an independent heat radiating member 500 may be provided for each chip.
  • the size of the heat dissipation member 500 can be optimized according to the amount of heat generated by each chip. Since the heat generation amount of the signal processing chip 400 is larger than the heat generation amount of the imaging chip 100, it is preferable that the area of the heat dissipating member disposed on the signal processing chip 400 is larger than the area of the heat dissipating member disposed on the imaging chip 100.
  • the heat dissipating member disposed on the signal processing chip 400 may be formed in a fin shape.
  • a third wiring pattern that relays the pixel signal output from the output terminal 102 to the first wiring pattern 201 may be formed on the surface of the mounting substrate 300.
  • the output terminal 102 does not have to be extended outside the imaging chip 100. That is, the output terminal 102 is disposed on the non-incident surface of the imaging chip 100, and the output terminal 102 and the third wiring pattern are bump-bonded. Then, the first wiring pattern 201 and the third wiring pattern are connected by the first bump 601. The output terminal 102 and the first wiring pattern 201 are connected via the first bump 601 and the third wiring pattern. That is, the first bump 601 and the third wiring pattern function as a relay unit that relays the pixel signal output from the output terminal 102 to the first wiring pattern 201. Further, the output terminal 102 and the first wiring pattern can be electrically connected by wire bonding.
  • FIG. 5 is a diagram illustrating another configuration of the imaging unit 10.
  • the imaging unit 10 illustrated in FIG. 5 includes an imaging chip 100, a light transmitting substrate 200, a mounting substrate 300, a heat dissipation member 500, and a flexible substrate 710.
  • the imaging chip 100 illustrated in FIG. 5 includes a pixel region 101 on the first surface 111 side.
  • On the second surface 112, which is the surface opposite to the first surface 111 output terminals 102 that are output units that output pixel signals read from the pixels are arranged.
  • the output terminals 102 are arranged in a form extending outward at both ends of the second surface 112.
  • the imaging chip 100 has a column circuit including a first-stage amplifier in a region outside the pixel region 101.
  • the imaging chip 100 includes a processing circuit that processes pixel signals.
  • the imaging chip 100 and the translucent substrate 200 are not directly bump-bonded, but via the mounting substrate 300 having a linear expansion coefficient between the imaging chip 100 and the translucent substrate 200. .
  • the mounting substrate 300 By interposing the mounting substrate 300 between the imaging chip 100 and the translucent substrate 200, the difference in linear expansion coefficient between the translucent substrate 200 and the mounting substrate 300 is different from the difference in linear expansion coefficient between the imaging chip 100 and the translucent substrate 200. Smaller than that. Therefore, the stress applied to the first bump 601 can be relaxed.
  • the flexible substrate 710 includes an electrode pad 401 and an electrode pad 402.
  • the electrode pad 401 is electrically connected to the electrode pad 203 of the first wiring pattern 201 via the second bump 602.
  • a connection portion between the electrode pad 401 and the electrode pad 203 is bonded by an adhesive 702 formed so as to surround the connection portion.
  • the electrode pad 402 is electrically connected to the electrode pad 205 of the second wiring pattern 204 via the third bump 603.
  • a connection portion between the electrode pad 402 and the electrode pad 205 is bonded by an adhesive 703 formed so as to surround the connection portion.
  • the pixel signal in the pixel region is extracted from the non-incident surface side of the imaging chip 100 to the output terminal 102 and then processed by the processing circuit in the imaging chip 100. Thereafter, the light is transmitted to the incident surface side by the first bump 601 and further transmitted to the outside through the light transmitting substrate 200 and the flexible substrate 710.
  • the output terminal 102 is formed on the second surface 112 side of the imaging chip 100, but may be formed on the first surface 111 side.
  • 10 imaging unit 100 imaging chip, 101 pixel area, 102 output terminal, 110 wafer, 111 first surface, 112 second surface, 120 wafer, 200 translucent substrate, 201 first wiring pattern, 202 electrode pad, 203 electrode pad 204, second wiring pattern, 205, electrode pad, 300 mounting substrate, 310 mounting substrate, 400 signal processing chip, 401 electrode pad, 402 electrode pad, 500 heat dissipation member, 601 first bump, 602 second bump, 603 third bump , 701 adhesive, 702 adhesive, 703 adhesive, 710 flexible substrate, 800 imaging device, 801 system control unit, 802 drive unit, 804 work memory, 805 recording unit, 806 display unit, 811 image processing unit, 820 Lens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

　本発明の第１の態様における撮像ユニットは、画素を有する第１面と、第１面とは反対の面であって、画素から読み出された画素信号を出力する出力部が設けられた第２面とを有する撮像チップと、第１面に対向して配置され、配線パターンを有する透光基板と、第２面に対向して配置され、撮像チップを支持する実装基板と、実装基板に配置され、出力部から出力された画素信号を配線パターンへ中継する中継部とを備える撮像ユニット。本発明の第２の態様における撮像装置は、上記の撮像ユニットを備える。第２の態様における撮像ユニットは、受光面と受光面とは反対側の実装面とを有する撮像チップと、撮像チップの実装面に対向して配置され、撮像チップと接続される配線パターンを有する実装基板と、撮像チップの受光面に対向して配置される透光基板と、実装基板の配線パターンと透光基板とを接続する接続部とを備える。

Description

撮像ユニット、撮像装置、および撮像ユニットの製造方法
　本発明は、撮像ユニット、撮像装置、および撮像ユニットの製造方法に関する。
　ＣＯＧ（Ｃｈｉｐ　ｏｎ　Ｇｌａｓｓ）構造の撮像ユニットが知られている。ＣＯＧ構造の撮像ユニットは、フリップチップ実装技術により透光基板と撮像チップとが直接接続される。
［先行技術文献］
［特許文献］
　　［特許文献１］　特開２００９－２４６１５２号公報
　フリップチップ実装工程において透光基板及び撮像チップを加熱あるいは冷却すると、撮像チップに反りが発生する。これにより撮像チップの反りに起因してバンプに応力がかかり、バンプが破損するおそれがある。
　本発明の第１の態様における撮像ユニットは、画素を有する第１面と、第１面とは反対の面であって、画素から読み出された画素信号を出力する出力部が設けられた第２面とを有する撮像チップと、第１面に対向して配置され、配線パターンを有する透光基板と、第２面に対向して配置され、撮像チップを支持する実装基板と、実装基板に配置され、出力部から出力された画素信号を配線パターンへ中継する中継部とを備える。
　本発明の第２の態様における撮像ユニットは、受光面と受光面とは反対側の実装面とを有する撮像チップと、撮像チップの実装面に対向して配置され、撮像チップと接続される配線パターンを有する実装基板と、撮像チップの受光面に対向して配置される透光基板と、実装基板の配線パターンと透光基板とを接続する接続部とを備える。
　本発明の第３の態様における撮像装置は、上記の撮像ユニットを備える。
　本発明の第４の態様における撮像ユニットの製造方法は、ウェハに形成された画素と電気的に接続された、画素の出力である画素信号を出力するための出力部を、ウェハの第２面に形成する出力部形成段階と、第２面に対向させて実装基板を配設する実装基板配設段階と、ウェハの第２面とは反対側の面を研削して、画素に入射光を入射させる第１面を形成する研削段階と、ウェハおよび実装基板をチップ単位で分離して個片化する個片化段階と、画素に対応する領域の外側である周辺領域に配線パターンが設けられた透光基板を、第１面に対向して画素を覆うように配設すると共に、配線パターンと出力部とを中継部によって接続する透光基板配設段階とを有する。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態の撮像ユニットの構成を示す図である。 本実施形態の撮像装置の構成を示すブロック図である。 撮像ユニットの製造方法を説明する図である。 撮像ユニットの製造方法を説明する図である。 撮像ユニットの他の構成を示す図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態の撮像ユニット１０の構成を示す図である。撮像ユニット１０は、ＣＯＧ（Ｃｈｉｐ　ｏｎ　Ｇｌａｓｓ）構造の撮像ユニットである。撮像ユニット１０は、撮像チップ１００、透光基板２００、実装基板３００、信号処理チップ４００、および放熱部材５００を含んで構成される。
　撮像チップ１００は、裏面照射型のＭＯＳイメージセンサである。撮像チップ１００は、受光面である第１面１１１側に画素領域１０１を有する。画素領域１０１は、入射光を光電変換する画素を複数含む。第１面１１１とは反対側の実装面である第２面１１２には、画素から読み出された画素信号を出力する出力部である出力端子１０２が配列されている。出力端子１０２は、第２面１１２の両端部に外側に延伸する形態で配列されている。撮像チップ１００は、画素領域１０１の外側の領域に初段アンプを含むカラム回路を有する。
　透光基板２００は、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等により形成されたカバーガラスである。透光基板２００は、撮像チップ１００の第１面１１１に対向して配置され、画素領域１０１を覆っている。透光基板２００は、撮像チップ１００に対向する側の面に、信号処理チップ４００へ画素信号を中継する第１配線パターン２０１を有する。
　第１配線パターン２０１に設けられた電極パッド２０２は、第１バンプ６０１を介して、撮像チップ１００の出力端子１０２に電気的に接続されている。本実施形態では、第１バンプ６０１は、出力端子１０２から出力された画素信号を第１配線パターン２０１へ中継する中継部の少なくとも一部として機能する。電極パッド２０２と出力端子１０２の接続部分は、当該接続部分を取り囲むように形成された接着剤７０１により接着されている。接着剤７０１はさらに、撮像チップ１００の周囲を取り囲むように形成されている。これにより、画素領域１０１と透光基板２００の間の空間は、密封されている。つまり、接着剤７０１は、封止部材としても機能する。また、透光基板２００は、外部へ画素信号を中継する第２配線パターン２０４を有する。
　実装基板３００は、撮像チップ１００の第２面１１２に対向して配置されて撮像チップ１００を支持する。したがって、実装基板３００は、支持基板としての役割を担う。実装基板３００の線膨張係数は、透光基板２００の線膨張係数より小さい。また、実装基板３００の線膨張係数と透光基板２００の線膨張係数との差は、撮像チップ１００の線膨張係数と透光基板２００の線膨張係数の差よりも小さくてもよい。
　実装基板３００には、配線パターンが形成されていてもよい。実装基板３００に配線パターンが形成されていれば、出力端子１０２から出力された画素信号は、実装基板３００の配線パターンを経由して、透光基板２００の第１配線パターン２０１へ送信される。この場合には、第１バンプ６０１は、実装基板３００の配線パターンと透光基板２００とを接続する接続部とみなすこともできる。
　本実施形態の撮像ユニット１０では、撮像チップ１００と透光基板２００を直接バンプ接合するのではなく、撮像チップ１００と透光基板２００の間の線膨張係数を持つ実装基板３００を介している。撮像チップ１００と透光基板２００の間に実装基板３００を介することにより、透光基板２００と実装基板３００の線膨張係数の差を、撮像チップ１００と透光基板２００の線膨張係数の差に比べて小さくすることができる。したがって、第１バンプ６０１にかかる応力を緩和することができる。
　ここで、撮像チップ１００は裏面照射型のＭＯＳイメージセンサであるので、製造段階において撮像チップの裏面側が研削される。一方、信号処理チップ４００は製造段階において研削されない場合もある。したがって、撮像チップ１００と信号処理チップ４００の厚みは異なる。このため、撮像チップ１００および信号処理チップ４００の両方に接するよう放熱部材を配置するためには、撮像チップ１００と信号処理チップ４００の厚みの差に応じた段差加工が放熱部材に対して必要になり得る。
　本実施形態の撮像ユニット１０では、撮像チップ１００の第２面１１２に対向して実装基板３００が配置されている。この実装基板３００の厚さは、信号処理チップ４００と撮像チップ１００の厚みの差に応じて調整される。したがって、撮像チップ１００の第２面１１２側に実装基板３００を配置することにより、放熱部材５００における同一平面状に実装基板３００と信号処理チップ４００を配置できる。
　なお、撮像チップ１００と実装基板３００の間に伝熱剤が塗布されていてもよい。伝熱材として、空気よりも熱伝導性の高い樹脂を用いることができる。これにより、撮像チップ１００のカラム回路で発生した熱を実装基板３００側に効率よく放熱できる。伝熱剤は、撮像チップ１００と実装基板３００の間の領域全体に充填されてもよい。この場合には、伝熱剤と実装基板３００の接触面積が増えるので、熱抵抗を低下させることができる。したがって、より放熱効果を高めることができる。
　信号処理チップ４００は、第１配線パターン２０１を介して入力された画素信号を処理する処理回路を有する。信号処理チップ数は、画素信号の読み出し方式に応じて適宜決定される。本実施形態では、画素信号の読み出し方式として２チャンネル読み出しを採用する。したがって、本実施形態では、信号処理チップ数は２つである。
　信号処理チップ４００は、撮像チップ１００と並列して配置される。より詳細には、透光基板２００における、画素領域１０１を覆う領域の外側である周辺領域に載置される。信号処理チップ４００は、撮像チップ１００から離れた位置に第２バンプ６０２、透光基板２００、および第１バンプ６０１を介して配置されている。したがって、信号処理チップ４００で発生した熱は、第２バンプ６０２から透光基板２００に伝達され、さらに透光基板２００から第１バンプ６０１に伝達された後、撮像チップ１００に達する。撮像チップと信号処理チップが積層されている場合に比べて、信号処理チップ４００から撮像チップ１００までの熱の伝達経路が長くなるので、信号処理チップ４００から撮像チップ１００へ伝達される熱を低減できる。したがって、信号処理チップ４００の熱に起因する画素領域の温度上昇を抑えることができるので、暗電流を低減することができる。その結果、画質の低下を防止できる。
　信号処理チップ４００は、電極パッド４０１および電極パッド４０２を有する。電極パッド４０１は、第２バンプ６０２を介して、第１配線パターン２０１の電極パッド２０３に電気的に接続されている。電極パッド４０１と電極パッド２０３の接続部分は、当該接続部分を取り囲むように形成された接着剤７０２により接着されている。電極パッド４０２は、第３バンプ６０３を介して、第２配線パターン２０４の電極パッド２０５に電気的に接続されている。電極パッド４０２と電極パッド２０５の接続部分は、当該接続部分を取り囲むように形成された接着剤７０３により接着されている。
　さらに、第２配線パターン２０４は、図示しないフレキシブル基板に電気的に接続され、フレキシブル基板を介して外部に送信される。以上の構成により、画素領域の画素信号は、撮像チップ１００の非入射面側から出力端子１０２に取り出された後、第１バンプ６０１によって入射面側へ伝送され、さらに透光基板２００および信号処理チップ４００を介して、外部に伝送される。
　放熱部材５００は、熱伝導性の高い材料、例えば金属等により形成される。金属として、銅、ニッケル合金、鉄、アルミニウム等を用いることができる。放熱部材５００は、実装基板３００のうち撮像チップ１００に対向する面とは反対側の面に接して配設されている。放熱部材５００は、信号処理チップ４００のうち第１配線パターン２０１と接続される面とは反対側の面にも接している。放熱部材５００が撮像チップ１００と信号処理チップ４００に接しているので、撮像チップ１００と信号処理チップ４００の両方で発生した熱を放熱できる。なお、放熱部材５００は、フィン状に形成されてもよい。これにより、放熱部材５００の放熱面積が大きくなるので、より放熱特性を高めることができる。
　ここで、第１バンプ６０１の高さは、撮像チップ１００の厚み分だけ第２バンプ６０２および第３バンプ６０３よりも高くなっている。実装基板３００の厚さは信号処理チップ４００と撮像チップ１００の厚みの差に応じて調整されると説明したが、第１バンプ６０１および第２バンプとの関係で言うと、実装基板３００の厚みは、信号処理チップ４００および第２バンプ６０２の合計厚みと第１バンプ６０１の厚みの差に応じて調整されるとも言える。つまり、信号処理チップ４００と第２バンプ６０２の厚みの和と、実装基板３００と第１バンプ６０１の厚みの和が等しくなるように、実装基板３００の厚みは調整される。実装基板３００の厚みを適宜調整することによって、放熱部材５００における同一平面状に撮像チップ１００と信号処理チップ４００を配置することができる。したがって、放熱部材５００に段差加工を施さなくてもよい。放熱部材５００は、例えば後述する撮像装置のボディに取り付けられる。
　撮像チップとして裏面照射型のＭＯＳイメージセンサを用いる場合に、撮像チップの第２面側に信号処理チップを積層する構成が採用されれば、画素信号を信号処理チップに伝送するためのＴＳＶ（シリコン貫通電極）が撮像チップに形成される。この場合には、ＴＳＶを形成する分だけ撮像チップの幅の増大を招いていた。
　本実施形態の撮像ユニット１０では、出力端子１０２を外側に延伸して形成するとともに、透光基板２００を介して撮像チップ１００の出力端子１０２と信号処理チップ４００の第１配線パターンが電気的に接続している。撮像チップ１００にＴＳＶを形成しないので、撮像チップ１００を小型化できる。
　図２は、本実施形態に係る撮像装置の構成を示すブロック図である。撮像装置８００は、撮影光学系としての撮影レンズ８２０を備え、撮影レンズ８２０は、光軸ＯＡに沿って入射する被写体光束を撮像ユニット１０へ導く。撮影レンズ８２０は、撮像装置８００に対して着脱できる交換式レンズであっても構わない。撮像装置８００は、撮像ユニット１０、システム制御部８０１、駆動部８０２、ワークメモリ８０４、記録部８０５、および表示部８０６を主に備える。
　撮影レンズ８２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図２では瞳近傍に配置された仮想的な１枚のレンズで代表して表している。駆動部８０２は、システム制御部８０１からの指示に従って撮像ユニット１０のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。
　撮像ユニット１０は、画素信号をシステム制御部８０１の画像処理部８１１へ引き渡す。画像処理部８１１は、ワークメモリ８０４をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ホワイトバランス処理、ガンマ処理等を施した後に圧縮処理を実行する。生成された画像データは、記録部８０５に記録されるとともに、表示信号に変換されて表示部８０６に表示される。
　図３は、撮像ユニット１０の製造方法を説明する図である。具体的には、図３は、ウェハレベルでの処理工程を示す。まず、図３（ａ）に示すように、入射光を光電変換する画素を複数含む画素領域１０１が複数形成されたウェハ１１０を準備し、当該画素領域１０１と電気的に接続された、画素の出力である画素信号を出力するための出力端子１０２をウェハ１１０の第２面１１２に形成する（端子形成段階）。
　次に、図３（ｂ）に示すように、実装基板３１０を第２面１１２に対向させて配設する（実装基板配設段階）。これにより、出力端子１０２は、ウェハ１１０と実装基板３１０に挟まれた状態となる。
　次に、図３（ｃ）に示すように、ウェハの第２面１１２とは反対側の面を研削して、画素に入射光を入射させる第１面１１１を形成する（研削段階）。研削されることにより、研削後のウェハ１２０の厚みは、研削前のウェハ１１０に比べて薄くなる。研削方法として、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）、ＢＧ（Ｂａｃｋ　Ｇｒｉｎｄｉｎｇ）を利用することができる。
　次に、図３（ｄ）に示すように、実装基板３１０側を紙面下側に配置した状態で、ウェハにおける隣接する画素領域１０１間の領域を一部エッチングする。これにより、第２面１１２に形成された出力端子１０２を露出させる。
　次に、ウェハおよび実装基板を、画素領域１０１を含む単位回路領域ごとに切り出す。これにより、図３（ｅ）に示すように、チップ単位で分離して個片化する（個片化段階）。
　図４は、撮像ユニット１０の製造方法を説明する図である。具体的には、個片化以降の工程を示す。個片化以降の工程については、各撮像チップに対する処理は共通しているので、一つの撮像チップに着目して説明する。
　図４（ａ）に示すように、画素に対応する領域の外側である周辺領域に第１配線パターン２０１が設けられた透光基板２００を撮像チップ１００の第１面１１１に対向して画素を覆うように配設するとともに、第１配線パターン２０１と出力端子１０２とを接続する（透光基板配設段階）。具体的には、撮像チップ１００の出力端子１０２に、接着剤７０１をディスペンサにより形成する。接着剤７０１として、熱硬化性樹脂を用いることができる。接着剤７０１が形成された撮像チップ１００と、予め第１配線パターン２０１の電極パッド２０２に第１バンプ６０１が形成された透光基板２００とを位置あわせした後、撮像チップ１００上に透光基板２００を貼り合わせる。撮像チップ１００と透光基板２００の貼り合わせは、加熱状態で行われる。
　次に、図４（ｂ）に示すように、画素信号を処理する処理回路を有する信号処理チップ４００を、第１配線パターン２０１、第２配線パターン２０４に接続して透光基板２００に配設する（信号処理チップ配設段階）。具体的には、信号処理チップ４００の電極パッド４０１に、接着剤７０２をディスペンサにより形成する。同様に、信号処理チップ４００の電極パッド４０２に、接着剤７０３をディスペンサにより形成する。そして、接着剤７０２、接着剤７０３が形成された信号処理チップ４００と、予め電極パッド２０３に第２バンプ６０２が、電極パッド２０５に第３バンプ６０３が形成された透光基板２００とを位置合わせした後、信号処理チップ４００上に透光基板２００を貼り合わせる。信号処理チップ４００と透光基板２００の貼り合わせも、加熱状態で行われる。
　次に、図４（ｃ）に示すように、実装基板３００の撮像チップ１００側の面とは反対側の面、および信号処理チップ４００の透光基板２００側の面とは反対側の面に接して、放熱部材５００を配設する。
　本実施形態の撮像ユニット１０の製造方法では、ウェハをエッチングして出力端子１０２を露出した後、出力端子１０２と電極パッド２０２をバンプ接合している。プロセスが複雑なＴＳＶを撮像チップ１００に形成しないので、プロセスを簡略化できる。
　以上の説明では、実装基板３００が撮像チップ１００と透光基板２００の間の線膨張係数を有することにより応力を緩和した。実装基板３００それ自体が撮像チップ１００と透光基板２００の間の線膨張係数を持たなくても、撮像チップ１００と透光基板２００の間の線膨張係数を持つ膜を実装基板３００に形成してもよい。撮像チップ１００の引っ張り方向とは逆方向に引っ張る特性を持つ膜を形成することにより、加熱あるいは冷却による撮像ユニットの変形を抑制できる。当該膜は、ＳｉＯＮ系の膜によって実現できる。ＳｉＯＮ系の膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）によって形成できる。ＳｉＯＮ系の膜における窒素および酸素の比率を変えたり、当該膜の形成条件を変えたりすることによって、膜の特性を変えることができる。
　以上の説明では、一つの放熱部材５００が撮像チップ１００と信号処理チップ４００の両方に接していたが、チップ毎に独立した放熱部材５００を設けてもよい。これにより、各チップの発熱量に応じて放熱部材５００のサイズを最適化できる。信号処理チップ４００の発熱量は、撮像チップ１００の発熱量より多いので、信号処理チップ４００に配置する放熱部材の面積を、撮像チップ１００に配置する放熱部材の面積より大きくするのが好ましい。例えば、信号処理チップ４００に配置する放熱部材をフィン状に形成するとよい。
　また、実装基板３００の表面に出力端子１０２から出力された画素信号を第１配線パターン２０１へ中継する第３配線パターンが形成されていてもよい。この場合には、出力端子１０２を撮像チップ１００の外側に延伸させなくてもよい。すなわち、撮像チップ１００の非入射面に出力端子１０２を配置し、当該出力端子１０２と第３配線パターンをバンプ接合する。そして、第１配線パターン２０１と第３配線パターンを第１バンプ６０１により接続する。出力端子１０２と第１配線パターン２０１は、第１バンプ６０１および第３配線パターンを介して接続されることになる。つまり、第１バンプ６０１および第３配線パターンが、出力端子１０２から出力された画素信号を第１配線パターン２０１へ中継する中継部として機能する。また、出力端子１０２と第１配線パターンをワイヤボンディングによって電気的に接続することもできる。
　以上の説明では、画素領域１０１と、画素信号を処理する処理回路とが別々のチップに形成されていたが、同一のチップに形成されていてもよい。図５は、撮像ユニット１０の他の構成を示す図である。図５に示す撮像ユニット１０は、撮像チップ１００、透光基板２００、実装基板３００、放熱部材５００、およびフレキシブル基板７１０を含んで構成される。図５に示す撮像チップ１００は、第１面１１１側に画素領域１０１を有する。第１面１１１とは反対の面である第２面１１２には、画素から読み出された画素信号を出力する出力部である出力端子１０２が配列されている。出力端子１０２は、第２面１１２の両端部に外側に延伸する形態で配列されている。撮像チップ１００は、画素領域１０１の外側の領域に初段アンプを含むカラム回路を有する。また、撮像チップ１００は、画素信号を処理する処理回路を有する。
　図５に示す撮像ユニット１０においても、撮像チップ１００と透光基板２００を直接バンプ接合するのではなく、撮像チップ１００と透光基板２００の間の線膨張係数を持つ実装基板３００を介している。撮像チップ１００と透光基板２００の間に実装基板３００を介することにより、透光基板２００と実装基板３００の線膨張係数の差は、撮像チップ１００と透光基板２００の線膨張係数の差に比べて小さくなる。したがって、第１バンプ６０１にかかる応力を緩和することができる。
　図５に示す撮像ユニット１０においては、フレキシブル基板７１０は、電極パッド４０１および電極パッド４０２を有する。電極パッド４０１は、第２バンプ６０２を介して、第１配線パターン２０１の電極パッド２０３に電気的に接続されている。電極パッド４０１と電極パッド２０３の接続部分は、当該接続部分を取り囲むように形成された接着剤７０２により接着されている。電極パッド４０２は、第３バンプ６０３を介して、第２配線パターン２０４の電極パッド２０５に電気的に接続されている。電極パッド４０２と電極パッド２０５の接続部分は、当該接続部分を取り囲むように形成された接着剤７０３により接着されている。図５に示す撮像ユニット１０によれば、画素領域の画素信号は、撮像チップ１００の非入射面側から出力端子１０２に取り出された後、撮像チップ１００内の処理回路によって処理される。その後、第１バンプ６０１によって入射面側へ伝送され、さらに透光基板２００およびフレキシブル基板７１０を介して、外部に伝送される。
　以上の説明では、出力端子１０２は、撮像チップ１００の第２面１１２側に形成されていたが、第１面１１１側に形成されてもよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中の製造工程の手順に関して、便宜上「まず、」、「次に、」等を用いて説明しているが、この順で実施することが必須であることを意味するものではない。
１０　撮像ユニット、１００　撮像チップ、１０１　画素領域、１０２　出力端子、１１０　ウェハ、１１１　第１面、１１２　第２面、１２０　ウェハ、２００　透光基板、２０１　第１配線パターン、２０２　電極パッド、２０３　電極パッド、２０４　第２配線パターン、２０５　電極パッド、３００　実装基板、３１０　実装基板、４００　信号処理チップ、４０１　電極パッド、４０２　電極パッド、５００　放熱部材、６０１　第１バンプ、６０２　第２バンプ、６０３　第３バンプ、７０１　接着剤、７０２　接着剤、７０３　接着剤、７１０　フレキシブル基板、８００　撮像装置、８０１　システム制御部、８０２　駆動部、８０４　ワークメモリ、８０５　記録部、８０６　表示部、８１１　画像処理部、８２０　撮影レンズ

Claims (16)

  1. 　画素を有する第１面と、前記第１面とは反対の面であって、前記画素から読み出された画素信号を出力する出力部が設けられた第２面とを有する撮像チップと、
    　前記第１面に対向して配置され、配線パターンを有する透光基板と、
    　前記第２面に対向して配置され、前記撮像チップを支持する実装基板と、
    　前記実装基板に配置され、前記出力部から出力された前記画素信号を前記配線パターンへ中継する中継部と
    　
    を備える撮像ユニット。
  2. 　前記中継部は、前記配線パターンと前記出力部とを接続するバンプを含む請求項１に記載の撮像ユニット。
  3. 　前記撮像チップと並列して配置され、前記配線パターンを介して入力された前記画素信号を処理する信号処理チップを備える請求項１または２に記載の撮像ユニット。
  4. 　受光面と前記受光面とは反対側の実装面とを有する撮像チップと、
    　前記撮像チップの前記実装面に対向して配置され、前記撮像チップと接続される配線パターンを有する実装基板と、
    　前記撮像チップの前記受光面に対向して配置される透光基板と、
    　前記実装基板の前記配線パターンと前記透光基板とを接続する接続部と
    を備える撮像ユニット。
  5. 　前記透光基板は、配線パターンを有し、前記接続部は、前記実装基板の前記配線パターンと前記透光基板の前記配線パターンとを接続する請求項４に記載の撮像ユニット。
  6. 　前記撮像チップと並列して配置され、前記撮像チップから出力された画素信号を処理する信号処理チップを備える請求項４または５に記載の撮像ユニット。
  7. 　前記実装基板の線膨張係数と前記透光基板の線膨張係数との差は、前記撮像チップの線膨張係数と前記透光基板の線膨張係数の差よりも小さい請求項１から６のいずれか１項に記載の撮像ユニット。
  8. 　前記撮像チップと前記実装基板の間に、伝熱剤が塗布された請求項１から７のいずれか１項に記載の撮像ユニット。
  9. 　前記実装基板の前記撮像チップに対向する面とは反対の面に配接された放熱部材を備える請求項１から８のいずれか１項に記載の撮像ユニット。
  10. 　前記実装基板の前記撮像チップに対向する面とは反対の面に配接された放熱部材を備え、前記放熱部材は、前記信号処理チップにも接する請求項３または６に記載の撮像ユニット。
  11. 　前記放熱部材は、前記実装基板および前記信号処理チップと、同一平面で接する請求項１０に記載の撮像ユニット。
  12. 　前記撮像チップと前記透光基板の間の空間を密封空間とする、封止部材を備える請求項１から１１のいずれか１項に記載の撮像ユニット。
  13. 　請求項１から１２のいずれか１項に記載の撮像ユニットを備えた撮像装置。
  14. 　ウェハに形成された画素と電気的に接続された、前記画素の出力である画素信号を出力するための出力部を、前記ウェハの第２面に形成する出力部形成段階と、
    　前記第２面に対向させて実装基板を配設する実装基板配設段階と、
    　前記ウェハの前記第２面とは反対側の面を研削して、前記画素に入射光を入射させる第１面を形成する研削段階と、
    　前記ウェハおよび前記実装基板をチップ単位で分離して個片化する個片化段階と、
    　前記画素に対応する領域の外側である周辺領域に配線パターンが設けられた透光基板を、前記第１面に対向して前記画素を覆うように配設すると共に、前記配線パターンと前記出力部とを中継部によって接続する透光基板配設段階と
    を有する撮像ユニットの製造方法。
  15. 　前記画素信号を処理する処理回路を有する信号処理チップを、前記配線パターンに接続して前記透光基板に配設する信号処理チップ配設段階と
    を有する請求項１４に記載の撮像ユニットの製造方法。
  16. 　前記実装基板における前記ウェハに対向する面とは反対側の面に接して、放熱部材を配設する放熱部材配設段階と
    を有する請求項１４または１５に記載の撮像ユニットの製造方法。
PCT/JP2013/004420 2012-07-20 2013-07-19 撮像ユニット、撮像装置、および撮像ユニットの製造方法 WO2014013742A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201380045985.3A CN104603946B (zh) 2012-07-20 2013-07-19 拍摄单元、拍摄装置、及拍摄单元的制造方法
JP2014525727A JP6131952B2 (ja) 2012-07-20 2013-07-19 撮像ユニット、撮像装置、および撮像ユニットの製造方法
CN201710883181.0A CN107768389B (zh) 2012-07-20 2013-07-19 拍摄单元
EP13819395.8A EP2876682B1 (en) 2012-07-20 2013-07-19 Imaging unit, imaging device, and method for manufacturing imaging unit
US14/600,551 US9721986B2 (en) 2012-07-20 2015-01-20 Image-capturing unit including chips, substrates, and a connecting section
IN1403DEN2015 IN2015DN01403A (ja) 2012-07-20 2015-02-19
US15/651,708 US10199420B2 (en) 2012-07-20 2017-07-17 Image-capturing unit and image-capturing apparatus
US16/237,307 US10504955B2 (en) 2012-07-20 2018-12-31 Image-capturing unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-161365 2012-07-20
JP2012161365 2012-07-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/600,551 Continuation US9721986B2 (en) 2012-07-20 2015-01-20 Image-capturing unit including chips, substrates, and a connecting section

Publications (1)

Publication Number Publication Date
WO2014013742A1 true WO2014013742A1 (ja) 2014-01-23

Family

ID=49948580

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/004420 WO2014013742A1 (ja) 2012-07-20 2013-07-19 撮像ユニット、撮像装置、および撮像ユニットの製造方法

Country Status (6)

Country Link
US (3) US9721986B2 (ja)
EP (1) EP2876682B1 (ja)
JP (1) JP6131952B2 (ja)
CN (2) CN107768389B (ja)
IN (1) IN2015DN01403A (ja)
WO (1) WO2014013742A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092781A (ja) * 2015-11-12 2017-05-25 キヤノン株式会社 撮像装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2015354571B2 (en) 2014-11-28 2018-07-19 Canon Kabushiki Kaisha Cartridge and electrophotographic image forming device
JP2019040893A (ja) 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
FR3142285A1 (fr) * 2022-11-18 2024-05-24 Stmicroelectronics (Grenoble 2) Sas Circuit integre comprenant un assemblage d’une puce electronique, d’un element optique et d’un substrat et procede de fabrication correspondant

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049369A (ja) * 2005-08-09 2007-02-22 Fujifilm Holdings Corp 撮像素子パッケージの保持構造、及びレンズユニット
JP2009049290A (ja) * 2007-08-22 2009-03-05 Fujifilm Corp 撮像装置及びその製造方法
JP2009246152A (ja) 2008-03-31 2009-10-22 Panasonic Corp 撮像素子パッケージの製造方法及び撮像素子パッケージ
JP2012049383A (ja) * 2010-08-27 2012-03-08 Nikon Corp 撮像装置
JP2012049597A (ja) * 2010-08-24 2012-03-08 Nikon Corp 撮像装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523102A (en) * 1980-03-17 1985-06-11 Matsushita Electric Industrial Co., Ltd. Solid-state color-image sensor and process for fabricating the same
CA2261838A1 (en) * 1996-07-23 1998-01-29 Nobuaki Hashimoto Method for mounting encapsulated body on mounting board and optical converter
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP2002076313A (ja) * 2000-08-28 2002-03-15 Canon Inc 固体撮像装置
US7304684B2 (en) * 2000-11-14 2007-12-04 Kabushiki Kaisha Toshiba Image pickup apparatus, method of making, and electric apparatus having image pickup apparatus
JP4303610B2 (ja) * 2003-05-19 2009-07-29 富士フイルム株式会社 多層配線基板、部品実装方法、及び、撮像装置
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
CN101138094B (zh) * 2005-03-09 2010-10-13 旭化成电子材料元件株式会社 光学器件及光学器件的制造方法
WO2006101274A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Method of manufacturing solid state imaging device
JP2006333131A (ja) * 2005-05-26 2006-12-07 Alps Electric Co Ltd カメラモジュール
JP2007208045A (ja) * 2006-02-02 2007-08-16 Sony Corp 撮像装置、カメラモジュール、電子機器および撮像装置の製造方法
KR100766505B1 (ko) * 2006-10-03 2007-10-15 삼성전자주식회사 카메라 모듈 및 그 제조 방법
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
KR20090048920A (ko) * 2007-11-12 2009-05-15 삼성전자주식회사 카메라 모듈 및 이를 구비한 전자 기기
CN101436603B (zh) * 2007-11-14 2010-11-10 鸿富锦精密工业（深圳）有限公司 成像模组
JP4443600B2 (ja) * 2007-12-03 2010-03-31 シャープ株式会社 固体撮像装置の製造方法
CN101620303B (zh) * 2008-06-30 2011-06-08 鸿富锦精密工业（深圳）有限公司 相机模组
WO2010073520A1 (ja) * 2008-12-26 2010-07-01 パナソニック株式会社 固体撮像デバイスおよびその製造方法
JP2010161321A (ja) * 2009-01-09 2010-07-22 Panasonic Corp 光学デバイスおよびその製造方法
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
CN101998034B (zh) * 2009-08-21 2013-04-24 鸿富锦精密工业（深圳）有限公司 影像感测模组及相机模组
US8283745B2 (en) * 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US8659105B2 (en) * 2009-11-26 2014-02-25 Kyocera Corporation Wiring substrate, imaging device and imaging device module
JP5455706B2 (ja) * 2010-02-25 2014-03-26 キヤノン株式会社 固体撮像装置、撮像ユニット及び撮像装置
JP5402857B2 (ja) * 2010-07-05 2014-01-29 株式会社ニコン 撮像装置及びレンズ鏡筒
JP2012023667A (ja) * 2010-07-16 2012-02-02 Panasonic Corp 固体撮像装置
JP5261548B2 (ja) * 2011-07-29 2013-08-14 シャープ株式会社 カメラモジュール
US9136289B2 (en) * 2011-08-23 2015-09-15 Flextronics Ap, Llc Camera module housing having built-in conductive traces to accommodate stacked dies using flip chip connections
JP5855917B2 (ja) * 2011-11-17 2016-02-09 セイコーインスツル株式会社 光センサ装置
TW201428925A (zh) * 2013-01-04 2014-07-16 矽品精密工業股份有限公司 光電模組結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049369A (ja) * 2005-08-09 2007-02-22 Fujifilm Holdings Corp 撮像素子パッケージの保持構造、及びレンズユニット
JP2009049290A (ja) * 2007-08-22 2009-03-05 Fujifilm Corp 撮像装置及びその製造方法
JP2009246152A (ja) 2008-03-31 2009-10-22 Panasonic Corp 撮像素子パッケージの製造方法及び撮像素子パッケージ
JP2012049597A (ja) * 2010-08-24 2012-03-08 Nikon Corp 撮像装置
JP2012049383A (ja) * 2010-08-27 2012-03-08 Nikon Corp 撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2876682A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092781A (ja) * 2015-11-12 2017-05-25 キヤノン株式会社 撮像装置

Also Published As

Publication number Publication date
US20170317129A1 (en) 2017-11-02
EP2876682B1 (en) 2023-03-01
IN2015DN01403A (ja) 2015-07-03
CN107768389B (zh) 2022-03-22
EP2876682A1 (en) 2015-05-27
CN104603946B (zh) 2017-10-27
US20150214265A1 (en) 2015-07-30
JP6131952B2 (ja) 2017-05-24
US10504955B2 (en) 2019-12-10
US9721986B2 (en) 2017-08-01
CN107768389A (zh) 2018-03-06
US10199420B2 (en) 2019-02-05
CN104603946A (zh) 2015-05-06
EP2876682A4 (en) 2016-03-09
US20190140013A1 (en) 2019-05-09
JPWO2014013742A1 (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
US10504955B2 (en) Image-capturing unit
CN108735770A (zh) 半导体封装件
JP5709435B2 (ja) 撮像モジュール及びカメラ
US9070610B2 (en) Solid-state imaging device and electronic apparatus
JP2006128196A (ja) 半導体イメージセンサー・モジュール及びその製造方法
CN104716149B (zh) 固态摄像器件、其制造方法以及电子装置
JP5392458B2 (ja) 半導体イメージセンサ
JP2008078598A (ja) 固体撮像装置及びその製造方法
JP7449920B2 (ja) 半導体装置
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
JP6244662B2 (ja) 撮像装置及びカメラ
JP2004079578A (ja) 半導体装置
US20230171874A1 (en) Image sensor package and camera device including same
JP2013201568A (ja) 撮像モジュール
US11064099B2 (en) Imager and imaging device
JP2013175540A (ja) 固体撮像装置および固体撮像装置の製造方法
JP6610642B2 (ja) 撮像装置及びカメラ
JP7283511B2 (ja) 撮像装置及びカメラ
JP6954337B2 (ja) 撮像装置及びカメラ
JP7214870B2 (ja) 撮像素子ユニット及び撮像装置
JP6990317B2 (ja) 撮像ユニット及び撮像装置
JP2009111130A (ja) 撮像装置及びその製造方法
JP2011109225A (ja) 半導体装置
JP2003243634A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13819395

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014525727

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013819395

Country of ref document: EP