JP2012049383A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2012049383A
JP2012049383A JP2010191057A JP2010191057A JP2012049383A JP 2012049383 A JP2012049383 A JP 2012049383A JP 2010191057 A JP2010191057 A JP 2010191057A JP 2010191057 A JP2010191057 A JP 2010191057A JP 2012049383 A JP2012049383 A JP 2012049383A
Authority
JP
Japan
Prior art keywords
chip
signal processing
solid
imaging device
sensor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010191057A
Other languages
English (en)
Other versions
JP5716321B2 (ja
Inventor
Katsuhiko Nakano
克彦 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2010191057A priority Critical patent/JP5716321B2/ja
Publication of JP2012049383A publication Critical patent/JP2012049383A/ja
Application granted granted Critical
Publication of JP5716321B2 publication Critical patent/JP5716321B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)

Abstract

【課題】パッケージレス構造の固体撮像素子を高速動作させる際に生じる熱ノイズを低減して画質劣化を防止することが可能な撮像装置を提供する。
【解決手段】入射光を受光する受光面8を有するセンサチップ5と、センサチップ5の受光面8側に配置されるとともに、センサチップ5と電気的に接続される配線を有するガラス基板6とを備えるセンサモジュール7と、センサモジュール7を収容する筐体の支持部14と、支持部14に支持されて、センサチップ5をガラス基板6方向に向けて弾性的に押圧するとともに、センサチップ5の熱を支持部14に伝える押圧部材15と、を備えること特徴とする。
【選択図】図2

Description

この発明は、被写体像を撮像する撮像装置に関するものである。
従来、入射光を電気信号に変換する光電変換素子を有するチップがガラス基板上に直接的にマウントされて、このチップが、ガラス基板上に形成された配線パターンを介してガラス基板外部に接続される撮像装置が知られている(例えば、特許文献1,2参照)。
特開2010−62283号公報 特開2002−270859号公報
ところで、上述した従来の撮像装置にあっては、同一のチップ上に設けられた画素アレイのカラム毎にA/D変換器を設けて並列に信号処理を行うことで、A/D変換器の処理速度を比較的低く抑えて低消費電力化および処理の高速化を図ることが行われている。また、撮像装置の高性能化、小型化および軽量化を図るべく、固体撮像素子のベアチップをカバーガラス上やフィルム基板上に直接的に実装するCOG(チップオングラス)やCOF(チップオンフィルム)といったパッケージレス構造が採用されている。
デジタルビデオカメラやいわゆるデジタル一眼レフカメラにおいては、より高画質の動画撮影が要望されているため、この要望に答えるべくCMOS等のイメージセンサを高速動作させた場合に、消費電力が急増して、特にA/D変換器の発熱などにより熱ノイズが急増して、画質が劣化してしまう虞があるという課題がある。
この発明は、上記事情に鑑みてなされたものであり、パッケージレス構造の固体撮像素子を高速動作させる際に生じる熱ノイズを低減して画質劣化を防止することが可能な撮像装置を提供するものである。
上記の課題を解決するために、本発明は、入射光を受光する受光面(例えば、実施形態における受光面8)を有する固体撮像素子(例えば、実施形態におけるセンサチップ5)と、前記固体撮像素子の前記受光面側に配置されるとともに、前記固体撮像素子と電気的に接続される配線を有する基板(例えば、実施形態におけるガラス基板6)とを備える撮像部(例えば、実施形態におけるセンサモジュール7)と、前記撮像部を収容する筐体(例えば、実施形態におけるカメラボディ2)と、前記筐体(例えば、実施形態における支持部14)に支持されて、前記固体撮像素子を前記基板方向に向けて弾性的に押圧するとともに、前記固体撮像素子の熱を前記筐体に伝える押圧部材(例えば、実施形態における押圧部材15,115,215)と、を備えること特徴とする。
本発明によれば、固体撮像素子が装置筐体に支持された押圧部材により弾性的に押圧されることで、固体撮像素子の熱が押圧部材を介して装置筐体へ伝わり、効率よく放熱させることができるため、固体撮像素子を高速動作させた場合の熱ノイズを低減して画質劣化を防止することができる効果がある。
また、押圧部材が弾性的に固体撮像素子を押圧することで、固体撮像素子と装置筐体との間隙の公差を吸収して、確実に押圧部材を固体撮像素子に密着させて、固体撮像素子の放熱を行うことができる効果がある。
本発明の第1実施形態における撮像装置の斜視図である。 本発明の第1実施形態における撮像装置の概略構成を示す断面図である。 本発明の第2実施形態におけるマルチチップモジュールの概略構成を示すブロック図である。 本発明の第2実施形態におけるマルチチップモジュールを示す図であり(a)は正面図、(b)は図4(a)のA−A線に沿う部分断面図である。 本発明の第2実施形態における図2に相当する断面図である。 第1変形例における図2に相当する断面図である。 第2変形例における図2に相当する断面図である。
次に、この発明の実施形態の撮像装置について図面を参照しながら説明する。
図1は、この実施形態の撮像装置1を示している。この撮像装置1は、いわゆるデジタル一眼レフカメラであり、この撮像装置1は、カメラボディ(カメラ筐体)2のレンズマウント(不図示)にレンズ鏡筒3が着脱自在に取り付けられ、このレンズ鏡筒3のレンズ4を通した光がカメラボディ2の背面側に配置されたセンサチップ(固体撮像素子)5上に結像される。
センサチップ5は、いわゆるCMOSイメージセンサ等を備える正面視略矩形のベアチップであり、入射光を電気信号に変換する複数の光電変換素子を有した複数の画素が2次元的に列方向および行方向に沿って格子状に配列してなる画素アレイ(不図示)を有している。センサチップ5は、さらに画素アレイの画素出力を信号処理して出力する信号処理部(不図示)を有している。この信号処理部は、画素アレイのカラム毎にアナログ電気信号を並列にデジタル変換する複数のアナログデジタル変換器(不図示)を備える。
図2に示すように、センサチップ5は、透明なガラス基板(基板)6にベアチップ実装されてセンサモジュール(撮像部)7を構成している。より具体的には、センサチップ5の受光面8の周囲にパッド(不図示)が形成され、ガラス基板6上のパターン配線(不図示)がバンプ9を介してパッドに接続され、さらに、上記バンプ9の周囲に封止樹脂10が充填されてセンサモジュール7が構成される。ガラス基板6上のパターン配線には、センサモジュール7の外部に接続されるフレキシブルプリント基板(不図示)等が接続される。センサモジュール7は、上述したようにバンプ9の周囲に封止樹脂10が充填されることで、ガラス基板6へのセンサチップ5の取り付け剛性およびセンサチップ5の受光面8の気密性が確保される。
カメラボディ2は、レンズ4からの光束が貫通する開口部11が形成されたセンサ取り付け部12を有する。このセンサ取り付け部12の開口部11の裏面12aには、センサモジュール7を位置決めする取り付け基準面13が有段形成されている。この取り付け基準面13に、センサモジュール7のガラス基板6の表面6aの周縁が接着等により固定される。さらに、取り付け基準面13には、ガラス基板6のカメラボディ2に対するシフト、チルト方向の位置決めを行う位置決め部も形成されている。取り付け基準面13や位置決め部を設けることで、センサモジュール7を無調整で取り付け部12に取り付けることができる。カメラボディ2は、マグネシウム合金等の熱伝導性材料をダイキャスト等で成形したものであり、上述したセンサチップ5と略平行に配置される支持部14を備える。つまり、センサチップ5の背面と支持部14のレンズ4側の表面14aとは、略一定の間隙をもって対向配置される。
カメラボディ2の支持部14には、熱伝導性を有した押圧部材15が支持される。この押圧部材15は、支持部14に当接するフランジ部16と、センサチップ5の受光面8とは反対側の裏面5aの全面に当接して面接触する押圧面17aを有する密着部17と、これらフランジ部16と密着部17との間に配置され弾性を有する弾性部18とを備えて構成される。フランジ部16と密着部17とは略平行に形成され、弾性部18は、高さ方向の略中央で内側に向かって屈曲形成された板状の圧縮バネとして機能する。
弾性部18は、圧縮状態で押圧部材15がセンサモジュール7と支持部14との間に取り付けられると、常に密着部17を取り付け基準面13側(図2中、矢印で示す)に向かって付勢する。なお、センサチップ5の裏面5aと押圧部材15の密着部17の押圧面17aとの間にサーマルグリース等を塗布してグリース層を設けてもよい。このグリース層を設けることで、センサチップ5と密着部17の密着性を向上できると共に伝熱性を向上することができ、さらに取り付け時のセンサチップ5への横方向ストレス、例えば、摩擦の軽減を図ることができる。
したがって、上述した実施形態の撮像装置1によれば、センサチップ5がカメラボディ2の支持部14に支持された押圧部材15により弾性的に押圧されることで、センサチップ5の熱が押圧部材15を介して支持部14へ伝わり、効率よく放熱させることができるため、センサチップ5を高速動作させる際の熱ノイズを低減して画質劣化を防止することができる。
また、押圧部材15が弾性的にセンサチップ5を押圧することで、センサチップ5と支持部14との間隙の公差を吸収して、確実に押圧部材15をセンサチップ5に密着させて、センサチップ5を放熱させることができる。
さらに、密着部17がセンサチップ5の裏面5aの全面に当接して密着することで、センサチップ5の熱を効率よく放熱させることができる。
次に、この発明の第2実施形態における撮像装置101について図3〜図5を参照しながら説明する。なお、この第2実施形態の撮像装置101は、上述した第1実施形態の撮像装置1のセンサチップ5からデジタル処理回路を分離して個別のチップで構成した点が異なるだけである。よって、第1実施形態と同一部分に同一符号を付して説明する。
図3は、この第2実施形態のセンサモジュールであるマルチチップモジュール107を示している。このマルチチップモジュール107は、センサチップ105、上側信号処理チップ50a、および、下側信号処理チップ50bを備えて構成される。
センサチップ105は、入射光に応じた信号(以下、単に画素信号と称す)を出力する複数の画素が2次元的に列方向および行方向に沿って格子状に配列してなる画素アレイ20と、この画素アレイ20を駆動する画素駆動ドライバ21と、画素アレイ20の出力を増幅する2つのカラムプリアンプ22a,22bと、外部からの制御信号(Vref-pix)に基づきセンサチップ105の主にカラムプリアンプ22a,22bへバイアス用の基準電圧および電流を供給するセンサ用バイアス回路23とを備えて構成される。センサチップ105は、さらに画素駆動ドライバ21用の駆動制御バス24を備え、この駆動制御バス24が上側信号処理チップ50aおよび下側信号処理チップ50bにも接続される。
上述したカラムプリアンプ22a,22bのうち、一方のカラムプリアンプ22aは、画素アレイ20の奇数列の画素信号を列毎に並列に増幅して、この増幅した画素信号を上側信号処理チップ50aに向けて出力し、他方のカラムプリアンプ22bは、画素アレイ20の偶数列の画素信号を列毎に並列に増幅して、この増幅した画素信号を下側信号処理チップ50bに向けて出力する。
上側信号処理チップ50aは、入力された信号を信号処理する信号処理回路として、センサチップ105のカラムプリアンプ22aから出力されるカラム毎のアナログ電気信号を並列にデジタル変換する複数のアナログデジタル変換器(以下、単にカラムADCと称す)25aと、カラムADC25aから出力されるデジタル信号用のデジタル出力バス26aと、このデジタル出力バス26aの信号を小振幅化してチップ外部に差動伝送(data-out-A)するデジタル小振幅差動出力回路27aと、カラムADC25aのバイアス回路28aと、これらカラムADC25a、デジタル出力バス26a、デジタル小振幅差動出力回路27aおよびバイアス回路28aを制御する制御回路(CONT.-N)29aを備えて構成される。
同様に下側信号処理チップ50bは、入力された信号を信号処理する信号処理回路として、センサチップ105のカラムプリアンプ22bから出力されるカラム毎のアナログ電気信号を並列にデジタル変換する複数のカラムADC25bと、カラムADC25bから出力されるデジタル信号用のデジタル出力バス26bと、このデジタル出力バス26bの信号を小振幅化してチップ外部に差動伝送(data-out-B)するデジタル小振幅差動出力回路27bと、カラムADC25bのバイアス回路28bと、これらカラムADC25b、デジタル出力バス26b、デジタル小振幅差動出力回路27bおよびバイアス回路28bを制御する制御回路(CONT.-S)29bを備えて構成される。
なお、上述した制御回路29a,29b、画素駆動ドライバ21、カラムプリアンプ22a,22bには、外部からマルチチップモジュール107の動作テスト用の制御信号(Pix-test i/o)が入力可能となっている。
次に、上述したチップ構成を備えるマルチチップモジュール107の動作について説明する。なお、上記動作テストの動作の説明は省略する。
まず、マルチチップモジュール107の外部から2つの制御線(図3中、「cont.-A-i/o」,「cont.-B-i/o」で示す)を介して制御信号が入力されると、上側信号処理チップ50aの制御回路29aと、下側信号処理チップ50bの制御回路29bとの少なくとも何れか一方により制御信号が駆動制御バス14を介して画素駆動ドライバ21に入力される。すると、画素駆動ドライバ21により画素アレイ20が駆動されて、1行ずつ選択された画素信号が、カラム毎のカラムプリアンプ22a,22bに並列に入力される。カラムプリアンプ22a,22bに入力された画素信号は、必要なゲインを施された後にセンサチップ105から出力される。このセンサチップ105から出力された画素信号は、カラム毎に並列に形成された配線パターン32(図3中に1点鎖線で囲む配線)を介して上側信号処理チップ50aおよび下側信号処理チップ50bへそれぞれ入力される。なお、上側信号処理チップ50aと下側信号処理チップ50bとは入力される画素アレイ20の出力信号が偶数列か奇数列かの違いだけ同様な構成であり同様な動作を行うため、以下、上側信号処理チップ50aについてのみ説明し、下側信号処理チップ50bについての説明を省略する。
上側信号処理チップ50aに入力された画素信号は、カラム毎のカラムADC25aに並列に入力されて、制御回路29aの制御信号に基づいて、アナログデジタル変換される。このアナログデジタル変換されたデジタル画素信号は、制御回路29aの制御信号に基づき、デジタル出力バス26aを通じてデジタル小振幅差動出力回路27aへ入力され、小振幅化されて差動出力(図2中、「DATA-OUT-A」で示す)される。ここで、上側信号処理チップ50aおよび下側信号処理チップ50bからの出力(「DATA-OUT-A」および「DATA-OUT-B」)は、予め設定された所定の順番で出力され、これら上側信号処理チップ50aおよび下側信号処理チップ50bより出力されたデジタル画素信号は、後述する第1配線パターン(不図示)および接続基板であるフレキシブルプリント基板Fを介してマルチチップモジュール107の外部へと伝送される。
なお、上述した説明ではデジタル小振幅差動出力回路27a,27bが上側信号処理チップ50aと下側信号処理チップ50bとに各々設けられる場合について説明したが、必要な画素出力速度に応じて複数個(複数レーン)のデジタル小振幅差動出力回路27a〜27nを設けて、制御回路29a又は制御回路29bにより出力順を切換えてデジタル画素信号を伝送するようにしてもよい。また、上述したカラムADC25a,25bでは、アナログデジタル変換のみを行う場合について説明したが、必要に応じてより高度なデジタル演算を行う信号処理回路を内蔵させて、データのオフセット値の付加、フィキストパターンノイズ(FPN)の減算補正、カラムADC25a,25b毎の誤差ばらつきを補正する演算を行わせるようにしてもよい。
ところで、図4(a),(b)に示すように、上述したマルチチップモジュール107は、センサチップ105が、このセンサチップ105の受光面8側に配置される透明なガラス基板6上にバンプ9を介して直接的に実装される、いわゆるベアチップ実装されて構成される。ガラス基板6は、例えば、画素アレイ20のカラムの方向が長手方向となる略長方形の板状に形成され、このガラス基板6の長手方向の略中央にセンサチップ105が実装される。
センサチップ105は、いわゆる35mmフルサイズ等の比較的大型なセンサチップであって、このセンサチップ105が実装される同一のガラス基板6上には、上側信号処理チップ50a、および、下側信号処理チップ50bが実装される。ここで、バンプ9を介してセンサチップ105がガラス基板6に実装されることで、センサチップ105の受光面8は、上述したバンプ9の高さ分だけガラス基板6からやや離間して配置される。そして、センサチップ105とガラス基板6との間のバンプ9の周囲には、封止樹脂10(図5参照)が充填されており、ガラス基板6へのセンサチップ105の取り付け剛性およびセンサチップ105の受光面8の気密性が確保されている。
上側信号処理チップ50aおよび下側信号処理チップ50bは、それぞれガラス基板6の幅方向に沿う上面視略長方形に形成され、センサチップ105を中心としたガラス基板6の長手方向両外側にそれぞれ配置される。
図5に示すように、センサモジュール107は、センサチップ105と、このセンサチップ105の両側に配置された2つの信号処理チップ(回路チップ)である上側信処理チップ50aおよび下側信号処理チップ50bとがそれぞれガラス基板6上に実装される。
センサチップ105は、バンプ9およびガラス基板6上のパターン配線(不図示)を介して信号処理チップ50に接続される。また信号処理チップ50に接続されるバンプ9の周囲からセンサチップ105に接続されるバンプ9に亘って上述した封止樹脂10が充填される。
上側信号処理チップ50aおよび下側信号処理チップ50bは、上面視における長手方向が図5の紙面表裏方向に沿う略長方形に形成され、センサチップ105の画素アレイの出力信号を処理する。上側信号処理チップ50aおよび下側信号処理チップ50bのうち一方は、センサチップ5の画素アレイの奇数列の画素信号を並列に信号処理し、他方は、センサチップ105の画素アレイの偶数列の画素信号を並列に信号処理する。ここでいう信号処理とは、A/D変換器(図示略)により画素アレイのアナログ出力信号をデジタル信号に変換する処理等である。なお、図示都合上、ガラス基板6上のパターン配線を省略しているが、センサチップ105から上側信号処理チップ50aおよび下側信号処理チップ50bに接続されるパターン配線は、それぞれ数千本となっている。
センサモジュール107とカメラボディ2の支持部14との間には、押圧部材15が介在される。この押圧部材15は、センサチップ105と支持部14との間に介在されるセンサチップ押圧部材51と、上側信号処理チップ50aおよび下側信号処理チップ50bと支持部14との間に介在される信号処理チップ押圧部材52,52とを個別に備えて構成される。センサチップ押圧部材51と信号処理チップ押圧部材52とは、それぞれ第1実施形態の押圧部材15と同様に、カメラボディ2の支持部14により支持されるフランジ部16、センサチップ105および信号処理チップ50の裏面に密着する密着部17、および、圧縮バネの機能を有して密着部17を弾性的に取り付け基準面13側に付勢する弾性部18とを備えている。ここで、第2実施形態のセンサチップ押圧部材51と信号処理チップ押圧部材52とは、サイズ等の違いはあるものの基本的な形状は第1実施形態の押圧部材15と同じであり、図5に示すセンサチップ押圧部材51と信号処理チップ押圧部材52とは、図2の押圧部材15をA方向から見た形状である。なお、密着部17とセンサチップ105および密着部17と上側信号処理チップ50aおよび下側信号処理チップ50bとの間に上述したグリース層を設けても良い。
したがって、上述した第2実施形態の撮像装置101によれば、発熱量の多い信号処理チップ50と、センサチップ105とを個別に設けて、信号処理チップ50の熱を放熱する信号処理チップ押圧部材52と、センサチップ105の熱を放熱するセンサチップ押圧部材51とを個別に設けることで、上側信号処理チップ50aおよび下側信号処理チップ50bの熱がセンサチップ105へ伝達するのを防止することができ、センサチップ105が過熱されることによる熱ノイズを更に低減することができる。
なお、この発明は上述した各実施形態の構成に限られるものではなく、その要旨を逸脱しない範囲で設計変更可能である。
例えば、上述した第1実施形態および第2実施形態では、押圧部材15の弾性部18が屈曲形成される場合について説明したが、弾性を有し圧縮変形可能で熱伝導性を有した部材であればよく、例えば第1変形例として図6に示すように、外側に向かって凸となる曲面118を有した閉断面構造のバネ材からなる押圧部材115や、第2変形例として図7に示すように、弾性を有した熱伝導性樹脂(例えば、高熱伝導性ナイロン樹脂など)からなる押圧部材215を用いても良い。なお、図6、図7では、第1実施形態のセンサモジュール7に適用した場合を示しているが、マルチチップ実装された第2実施形態のセンサモジュール107に対しても同様に適用可能である。
さらに、上述した第2実施形態では、センサチップ105の両側に信号処理チップ50を配置して、これらセンサチップ105、上側信号処理チップ50aおよび下側信号処理チップ50bをセンサチップ押圧部材51および信号処理チップ押圧部材52,52で押圧する場合について説明したが、このチップ構成に限られず、例えば、センサチップ105の片側に信号処理チップ50を一つだけ配置する場合にも適用できる。
そして、第2実施形態では、センサチップ105、上側信号処理チップ50aおよび下側信号処理チップ50bを複数の押圧部材すなわちセンサチップ押圧部材51および信号処理チップ押圧部材52,52で個別に押圧する場合について説明したが、一つの押圧部材15でセンサチップ105、上側信号処理チップ50aおよび下側信号処理チップ50bを押圧するようにしても良い。
さらに、上述した第1実施形態および第2実施形態では、押圧部材15がセンサチップ5,105の裏面全体を押圧する場合について説明したが、この構成に限られず、裏面の少なくとも一部を押圧していればよい。
また、上述した各実施形態では撮像装置がデジタル一眼レフカメラの場合について説明したが、撮像装置は、デジタル一眼レフカメラに限られず、例えばビデオカメラやデジタルコンパクトカメラ等の撮像装置にも適用可能である。
2 カメラボディ
5,105 センサチップ(固体撮像素子)
6 ガラス基板(基板)
7,107 センサモジュール(撮像部)
8 受光面
14 支持部(筐体)
15,115,215 押圧部材
50a 上側信号処理チップ(信号処理チップ)
50b 下側信号処理チップ(信号処理チップ)

Claims (8)

  1. 入射光を受光する受光面を有する固体撮像素子と、前記固体撮像素子の前記受光面側に配置されるとともに、前記固体撮像素子と電気的に接続される配線を有する基板とを備える撮像部と、
    前記撮像部を収容する筐体と、
    前記筐体に支持されて、前記固体撮像素子を前記基板方向に向けて弾性的に押圧するとともに、前記固体撮像素子の熱を前記筐体に伝える押圧部材と、
    を備えること特徴とする撮像装置。
  2. 前記押圧部材は、前記固体撮像素子の裏面全体に面接触する押圧面を備えることを特徴とする請求項1に記載の撮像装置。
  3. 前記固体撮像素子の裏面と前記押圧面との間に熱伝導性グリース層を備えることを特徴とする請求項1又は2に記載の撮像装置。
  4. 前記押圧部材は、閉断面構造であることを特徴とする請求項1乃至3の何れか一項に記載の撮像装置。
  5. 前記押圧部材は、熱伝導性樹脂により形成されることを特徴とする請求項1乃至4の何れか一項に記載の撮像装置。
  6. 前記撮像部は、前記固体撮像素子を有する撮像素子チップと、前記固体撮像素子の画素アレイの出力信号を処理する信号処理チップとを前記基板上に個別に備え、前記撮像素子チップと、前記信号処理チップとを、個別に押圧する複数の前記押圧部材を備えることを特徴とする請求項1乃至5の何れか一項に記載の撮像装置。
  7. 前記撮像素子チップの両側にそれぞれ前記信号処理チップを備え、これら2つの信号処理チップのうち、一方の信号処理チップに前記画素アレイの偶数列が接続され、他方の信号処理チップに前記画素アレイの奇数列が接続されることを特徴とする請求項6に記載の撮像装置。
  8. 前記信号処理チップは、前記撮像素子チップの出力信号をデジタル変換するデジタル変換器を備えることを特徴とする請求項6又は7に記載の撮像装置。
JP2010191057A 2010-08-27 2010-08-27 撮像装置 Expired - Fee Related JP5716321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010191057A JP5716321B2 (ja) 2010-08-27 2010-08-27 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010191057A JP5716321B2 (ja) 2010-08-27 2010-08-27 撮像装置

Publications (2)

Publication Number Publication Date
JP2012049383A true JP2012049383A (ja) 2012-03-08
JP5716321B2 JP5716321B2 (ja) 2015-05-13

Family

ID=45903906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010191057A Expired - Fee Related JP5716321B2 (ja) 2010-08-27 2010-08-27 撮像装置

Country Status (1)

Country Link
JP (1) JP5716321B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137586A1 (ja) * 2011-04-01 2012-10-11 株式会社日立国際電気 撮像装置及び撮像装置の製造方法
WO2014013742A1 (ja) * 2012-07-20 2014-01-23 株式会社ニコン 撮像ユニット、撮像装置、および撮像ユニットの製造方法
JP2014059373A (ja) * 2012-09-14 2014-04-03 Nidec Copal Corp 光学装置
JP7291897B1 (ja) * 2022-12-26 2023-06-16 パナソニックIpマネジメント株式会社 撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259420A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 固体撮像装置
JP2006345196A (ja) * 2005-06-08 2006-12-21 Fujifilm Holdings Corp 固体撮像素子パッケージの保持構造
JP2007049369A (ja) * 2005-08-09 2007-02-22 Fujifilm Holdings Corp 撮像素子パッケージの保持構造、及びレンズユニット
JP2007103756A (ja) * 2005-10-06 2007-04-19 Pentax Corp 撮像素子ユニットおよび撮像素子ユニット製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259420A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 固体撮像装置
JP2006345196A (ja) * 2005-06-08 2006-12-21 Fujifilm Holdings Corp 固体撮像素子パッケージの保持構造
JP2007049369A (ja) * 2005-08-09 2007-02-22 Fujifilm Holdings Corp 撮像素子パッケージの保持構造、及びレンズユニット
JP2007103756A (ja) * 2005-10-06 2007-04-19 Pentax Corp 撮像素子ユニットおよび撮像素子ユニット製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137586A1 (ja) * 2011-04-01 2012-10-11 株式会社日立国際電気 撮像装置及び撮像装置の製造方法
JP2012217094A (ja) * 2011-04-01 2012-11-08 Hitachi Kokusai Electric Inc 撮像装置及び撮像装置の製造方法
WO2014013742A1 (ja) * 2012-07-20 2014-01-23 株式会社ニコン 撮像ユニット、撮像装置、および撮像ユニットの製造方法
JPWO2014013742A1 (ja) * 2012-07-20 2016-06-30 株式会社ニコン 撮像ユニット、撮像装置、および撮像ユニットの製造方法
US9721986B2 (en) 2012-07-20 2017-08-01 Nikon Corporation Image-capturing unit including chips, substrates, and a connecting section
CN107768389A (zh) * 2012-07-20 2018-03-06 株式会社尼康 拍摄单元
US10199420B2 (en) 2012-07-20 2019-02-05 Nikon Corporation Image-capturing unit and image-capturing apparatus
US10504955B2 (en) 2012-07-20 2019-12-10 Nikon Corporation Image-capturing unit
CN107768389B (zh) * 2012-07-20 2022-03-22 株式会社尼康 拍摄单元
JP2014059373A (ja) * 2012-09-14 2014-04-03 Nidec Copal Corp 光学装置
JP7291897B1 (ja) * 2022-12-26 2023-06-16 パナソニックIpマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
JP5716321B2 (ja) 2015-05-13

Similar Documents

Publication Publication Date Title
US8796607B2 (en) Imaging apparatus and imaging system
JP5709435B2 (ja) 撮像モジュール及びカメラ
JP5581982B2 (ja) 撮像装置
US10074757B2 (en) Semiconductor package, sensor module, and production method
JP5716321B2 (ja) 撮像装置
JP2013183197A (ja) 光電変換装置、および光電変換装置を用いた撮像システム
WO2015076080A1 (ja) 放射線撮像装置及び放射線撮像システム
US9224779B2 (en) Imaging apparatus with sensor chip and separate signal processing chips
JP5499996B2 (ja) 撮像装置
JP2011071862A (ja) 撮像装置および放射線撮像システム
JP2013098853A (ja) 固体撮像装置
US20080297635A1 (en) Imaging apparatus
JP2011128000A (ja) X線画像検出器
JP4911312B2 (ja) 撮像装置
JP5494358B2 (ja) 撮像装置
JP4352664B2 (ja) 半導体装置及びその製造方法
JP2010205916A (ja) 半導体ユニットおよび電子撮像装置
JP2013201568A (ja) 撮像モジュール
JP6034590B2 (ja) 固体撮像装置及びカメラ
JP5776197B2 (ja) 撮像装置
JP2012104661A (ja) 撮像装置及びその製造方法
JP2015046435A (ja) 固体撮像装置及び電子カメラ
JP2015015631A (ja) 撮像チップ、撮像ユニット及び撮像装置
JP6048301B2 (ja) 電子機器
JP2013223164A (ja) 撮像モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R150 Certificate of patent or registration of utility model

Ref document number: 5716321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees