JP2012104661A - 撮像装置及びその製造方法 - Google Patents
撮像装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012104661A JP2012104661A JP2010251979A JP2010251979A JP2012104661A JP 2012104661 A JP2012104661 A JP 2012104661A JP 2010251979 A JP2010251979 A JP 2010251979A JP 2010251979 A JP2010251979 A JP 2010251979A JP 2012104661 A JP2012104661 A JP 2012104661A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- conductor pattern
- signal processing
- chip
- sensor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】固体撮像素子と金属配線との間のバンプ接合を確実に行い、歩留まりを向上することが可能な撮像装置を提供する。
【解決手段】入射光を受光する受光面8を有するセンサチップ5と、受光面8側に配置されるガラス基板6とを備え、ガラス基板6は、ガラス基板本体39上に形成された樹脂層40と、この樹脂層40の表面に形成された導体パターン41とを備え、導体パターン41には、センサチップ5がバンプ接合されることを特徴とする。
【選択図】図4
【解決手段】入射光を受光する受光面8を有するセンサチップ5と、受光面8側に配置されるガラス基板6とを備え、ガラス基板6は、ガラス基板本体39上に形成された樹脂層40と、この樹脂層40の表面に形成された導体パターン41とを備え、導体パターン41には、センサチップ5がバンプ接合されることを特徴とする。
【選択図】図4
Description
この発明は、被写体像を撮像する撮像装置及びその製造方法に関するものである。
従来、デジタルスチルカメラ等の撮像装置に用いる固体撮像素子にあっては、固体撮像素子と金属配線を有したガラス基板との間の電気的接続を、ワイヤではなくバンプにより行うものが知られている。(例えば、特許文献1参照)。
しかしながら、上述した従来の撮像装置では、バンプにAuのみを使用していたが、低コスト化の要望により近年、バンプの基材をNi又はCuとし、Auの使用比率を抑制するものが採用されている。
この主のバンプは、Au単体でバンプを構成した場合と比較して圧縮変形し難いという特徴があるため、とりわけ近年の固体撮像素子の狭ピッチ化の要求に応じた場合、バンプの高さバラツキを圧縮変形で吸収することができないため、図10に示すように、高さの足りないバンプ109がガラス基板106上の導体パターン141に接触しなくなり、固体撮像素子であるセンサチップ105とガラス基板106との間に接続不良が生じて、ガラス基板106にセンサチップ105をフリップチップ実装したチップモジュール107の歩留まりが低下してしまうという課題がある。
この主のバンプは、Au単体でバンプを構成した場合と比較して圧縮変形し難いという特徴があるため、とりわけ近年の固体撮像素子の狭ピッチ化の要求に応じた場合、バンプの高さバラツキを圧縮変形で吸収することができないため、図10に示すように、高さの足りないバンプ109がガラス基板106上の導体パターン141に接触しなくなり、固体撮像素子であるセンサチップ105とガラス基板106との間に接続不良が生じて、ガラス基板106にセンサチップ105をフリップチップ実装したチップモジュール107の歩留まりが低下してしまうという課題がある。
この発明は、上記事情に鑑みてなされたものであり、固体撮像素子と金属配線との間のバンプ接合を確実に行い、歩留まりを向上することが可能な撮像装置及びその製造方法を提供するものである。
上記の課題を解決するために、本発明の撮像装置は、入射光を受光する受光面を有する固体撮像素子と、該固体撮像素子の前記受光面側に配置される基板とを備え、前記基板は、基板本体上に形成された樹脂製の膜と、該膜の表面に形成された導体パターンとを備え、該導体パターンには、前記固体撮像素子がバンプ接合されることを特徴としている。
また本発明の撮像装置の製造方法は、前記ガラス基板上に前記膜を形成する工程と、前記膜の表面に導体パターンを形成する工程と、前記導体パターンに固体撮像素子をバンプ接合する工程とを有している。
また本発明の撮像装置の製造方法は、前記ガラス基板上に前記膜を形成する工程と、前記膜の表面に導体パターンを形成する工程と、前記導体パターンに固体撮像素子をバンプ接合する工程とを有している。
本発明によれば、基板本体と導体パターンとの間に樹脂製の膜が形成されることで、固体撮像素子を導体パターンにバンプ接合する際に、バンプの高さバラつきが樹脂製の膜により吸収されるため、導体パターンとバンプとを確実に接続することができ、したがって、歩留まりの向上を図ることができる効果がある。
また、上記撮像装置を製造する際に、基板本体上に膜を形成することで、例えば、フィルム状の膜に導体パターンを形成して、この導体パターンを固体撮像素子にバンプ接合してから、この膜と導体パターンと固体撮像素子とが一体的に接続されたものを基板本体に固定する場合と比較して、膜の片側全面を安定的にガラス基板上に固定することができるため、膜と基板本体との間に空隙が生じて膜が波打つようなことが無く、膜によりバンプの高さバラつきを効率よく吸収させることができる効果がある。また、固体撮像素子を膜に固定するよりも先に基板本体上に膜を固定することで、例えば、フリップチップ実装の際に受光面を上方に向ける必要がないため、固体撮像素子を基板本体へ実装する際の受光面側へのゴミの付着を低減することができる。
また、上記撮像装置を製造する際に、基板本体上に膜を形成することで、例えば、フィルム状の膜に導体パターンを形成して、この導体パターンを固体撮像素子にバンプ接合してから、この膜と導体パターンと固体撮像素子とが一体的に接続されたものを基板本体に固定する場合と比較して、膜の片側全面を安定的にガラス基板上に固定することができるため、膜と基板本体との間に空隙が生じて膜が波打つようなことが無く、膜によりバンプの高さバラつきを効率よく吸収させることができる効果がある。また、固体撮像素子を膜に固定するよりも先に基板本体上に膜を固定することで、例えば、フリップチップ実装の際に受光面を上方に向ける必要がないため、固体撮像素子を基板本体へ実装する際の受光面側へのゴミの付着を低減することができる。
次に、この発明の実施形態の撮像装置について図面を参照しながら説明する。
図1は、この実施形態の撮像装置1を示している。この撮像装置1は、いわゆるデジタル一眼レフカメラであり、この撮像装置1は、カメラボディ2のレンズマウント(不図示)にレンズ鏡筒3が着脱自在に取り付けられ、このレンズ鏡筒3のレンズ4を通した光がカメラボディ2の背面側に配置されたマルチチップモジュール7のセンサチップ(固体撮像素子)5上に結像される。このセンサチップ5は、いわゆるCMOSイメージセンサ等のベアチップである。
図1は、この実施形態の撮像装置1を示している。この撮像装置1は、いわゆるデジタル一眼レフカメラであり、この撮像装置1は、カメラボディ2のレンズマウント(不図示)にレンズ鏡筒3が着脱自在に取り付けられ、このレンズ鏡筒3のレンズ4を通した光がカメラボディ2の背面側に配置されたマルチチップモジュール7のセンサチップ(固体撮像素子)5上に結像される。このセンサチップ5は、いわゆるCMOSイメージセンサ等のベアチップである。
図2に示すように、マルチチップモジュール7は、センサチップ5、上側信号処理チップ50a、および、下側信号処理チップ50bを備えて構成される。
センサチップ5は、入射光に応じた信号(以下、単に画素信号と称す)を出力する複数の画素が2次元的に列方向および行方向に沿って格子状に配列されてなる画素アレイ20と、この画素アレイ20を駆動する画素駆動ドライバ21と、画素アレイ20の出力を増幅する2つのカラムプリアンプ22a,22bと、外部からの制御信号(Vref-pix)に基づきセンサチップ5の主にカラムプリアンプ22a,22bへバイアス用の基準電圧および電流を供給するセンサ用バイアス回路23とを備えて構成される。センサチップ5は、さらに画素駆動ドライバ21用の駆動制御バス24を備え、この駆動制御バス24が上側信号処理チップ50aおよび下側信号処理チップ50bにも接続される。
センサチップ5は、入射光に応じた信号(以下、単に画素信号と称す)を出力する複数の画素が2次元的に列方向および行方向に沿って格子状に配列されてなる画素アレイ20と、この画素アレイ20を駆動する画素駆動ドライバ21と、画素アレイ20の出力を増幅する2つのカラムプリアンプ22a,22bと、外部からの制御信号(Vref-pix)に基づきセンサチップ5の主にカラムプリアンプ22a,22bへバイアス用の基準電圧および電流を供給するセンサ用バイアス回路23とを備えて構成される。センサチップ5は、さらに画素駆動ドライバ21用の駆動制御バス24を備え、この駆動制御バス24が上側信号処理チップ50aおよび下側信号処理チップ50bにも接続される。
上述したカラムプリアンプ22a,22bのうち、一方のカラムプリアンプ22aは、画素アレイ20の奇数列の画素信号を列毎に並列に増幅して、この増幅した画素信号を上側信号処理チップ50aに向けて出力し、他方のカラムプリアンプ22bは、画素アレイ20の偶数列の画素信号を列毎に並列に増幅して、この増幅した画素信号を下側信号処理チップ50bに向けて出力する。
上側信号処理チップ50aは、入力された信号を信号処理する信号処理回路として、センサチップ5のカラムプリアンプ22aから出力されるカラム毎のアナログ電気信号を並列にデジタル変換する複数のアナログデジタル変換器(以下、単にカラムADCと称す)25aと、カラムADC25aから出力されるデジタル信号用のデジタル出力バス26aと、このデジタル出力バス26aの信号を小振幅化してチップ外部に差動伝送(data-out-A)するデジタル小振幅差動出力回路27aと、カラムADC25aのバイアス回路28aと、これらカラムADC25a、デジタル出力バス26a、デジタル小振幅差動出力回路27aおよびバイアス回路28aを制御する制御回路(CONT.-N)29aを備えて構成される。
同様に下側信号処理チップ50bは、入力された信号を信号処理する信号処理回路として、センサチップ5のカラムプリアンプ22bから出力されるカラム毎のアナログ電気信号を並列にデジタル変換する複数のカラムADC25bと、カラムADC25bから出力されるデジタル信号用のデジタル出力バス26bと、このデジタル出力バス26bの信号を小振幅化してチップ外部に差動伝送(data-out-B)するデジタル小振幅差動出力回路27bと、カラムADC25bのバイアス回路28bと、これらカラムADC25b、デジタル出力バス26b、デジタル小振幅差動出力回路27bおよびバイアス回路28bを制御する制御回路(CONT.-S)29bを備えて構成される。
なお、上述した制御回路29a,29b、画素駆動ドライバ21、カラムプリアンプ22a,22bには、外部からマルチチップモジュール7の動作テスト用の制御信号(Pix-test i/o)が入力可能となっている。
次に、上述したチップ構成を備えるマルチチップモジュール7の動作について説明する。なお、上記動作テストの動作の説明は省略する。
まず、マルチチップモジュール7の外部から2つの制御線(図2中、「cont.-A-i/o」,「cont.-B-i/o」で示す)を介して制御信号が入力されると、上側信号処理チップ50aの制御回路29aと、下側信号処理チップ50bの制御回路29bとの少なくとも何れか一方により制御信号が駆動制御バス24を介して画素駆動ドライバ21に入力される。すると、画素駆動ドライバ21により画素アレイ20が駆動されて、1行ずつ選択された画素信号が、カラム毎のカラムプリアンプ22a,22bに並列に入力される。カラムプリアンプ22a,22bに入力された画素信号は、必要なゲインを施された後にセンサチップ5から出力される。このセンサチップ5から出力された画素信号は、カラム毎に並列に形成された信号線32(図2中に1点鎖線で囲む線)を介して上側信号処理チップ50aおよび下側信号処理チップ50bへそれぞれ入力される。なお、上側信号処理チップ50aと下側信号処理チップ50bとは入力される画素アレイ20の出力信号が偶数列か奇数列かの違いだけ同様な構成であり同様な動作を行うため、以下、上側信号処理チップ50aについてのみ説明し、下側信号処理チップ50bについての説明を省略する。
まず、マルチチップモジュール7の外部から2つの制御線(図2中、「cont.-A-i/o」,「cont.-B-i/o」で示す)を介して制御信号が入力されると、上側信号処理チップ50aの制御回路29aと、下側信号処理チップ50bの制御回路29bとの少なくとも何れか一方により制御信号が駆動制御バス24を介して画素駆動ドライバ21に入力される。すると、画素駆動ドライバ21により画素アレイ20が駆動されて、1行ずつ選択された画素信号が、カラム毎のカラムプリアンプ22a,22bに並列に入力される。カラムプリアンプ22a,22bに入力された画素信号は、必要なゲインを施された後にセンサチップ5から出力される。このセンサチップ5から出力された画素信号は、カラム毎に並列に形成された信号線32(図2中に1点鎖線で囲む線)を介して上側信号処理チップ50aおよび下側信号処理チップ50bへそれぞれ入力される。なお、上側信号処理チップ50aと下側信号処理チップ50bとは入力される画素アレイ20の出力信号が偶数列か奇数列かの違いだけ同様な構成であり同様な動作を行うため、以下、上側信号処理チップ50aについてのみ説明し、下側信号処理チップ50bについての説明を省略する。
上側信号処理チップ50aに入力された画素信号は、カラム毎のカラムADC25aに並列に入力されて、制御回路29aの制御信号に基づいて、アナログデジタル変換される。このアナログデジタル変換されたデジタル画素信号は、制御回路29aの制御信号に基づき、デジタル出力バス26aを通じてデジタル小振幅差動出力回路27aへ入力され、小振幅化されて差動出力(図2中、「data-out-A」で示す)される。ここで、上側信号処理チップ50aおよび下側信号処理チップ50bからの出力(「data-out-A」および「data-out-B」)は、予め設定された所定の順番で出力され、これら上側信号処理チップ50aおよび下側信号処理チップ50bより出力されたデジタル画素信号は、フレキシブルプリント基板F(図3参照)を介してマルチチップモジュール7の外部へと伝送される。
なお、上述した説明ではデジタル小振幅差動出力回路27a,27bが上側信号処理チップ50aと下側信号処理チップ50bとに各々設けられる場合について説明したが、必要な画素出力速度に応じて複数個(複数レーン)のデジタル小振幅差動出力回路27a〜27nを設けて、制御回路29a又は制御回路29bにより出力順を切換えてデジタル画素信号を伝送するようにしてもよい。また、上述したカラムADC25a,25bでは、アナログデジタル変換のみを行う場合について説明したが、必要に応じてより高度なデジタル演算を行う信号処理回路を内蔵させて、データのオフセット値の付加、フィキストパターンノイズ(FPN)の減算補正、カラムADC25a,25b毎の誤差ばらつきを補正する演算を行わせるようにしてもよい。
図3、図4に示すように、上述したマルチチップモジュール7は、センサチップ5、上側信号処理チップ50a、および、下側信号処理チップ50bが、直接的にガラス基板6上にベアチップ実装されたCOG(Chip On Glass)タイプのモジュールである。センサチップ5は、いわゆる35mmフルサイズ等の比較的大型なセンサチップであって、その受光面8がガラス基板6側を向いた状態で取り付けられる。
ガラス基板6は、例えば、上述した画素アレイ20(図2参照)のカラムに沿う方向が長手方向となる略長方形の透明板状に形成され、このガラス基板6の長手方向の略中央にセンサチップ5が実装される。また、上側信号処理チップ50aと下側信号処理チップ50bとは、それぞれガラス基板6の幅方向に沿う上面視略長方形に形成され、センサチップ5を中心として、ガラス基板6の長手方向上側に上側信号処理チップ50aが実装され、ガラス基板6の長手方向下側に下側信号処理チップ50bが実装される。
図4に示すように、ガラス基板6は、ガラス基板本体39と、このガラス基板本体39上に形成された樹脂層40と、この樹脂層40上に形成された導体パターン41とを備えて構成される。
樹脂層40は、ガラス基板本体39と比較して軟らかいポリイミドやエポキシ等で形成され、均一の厚さ(例えば、5〜15μm程度)で形成される。樹脂層40が厚過ぎる場合、温度変化により反りが生じてしまう場合がある一方、薄過ぎる場合、後述するバンプ9の高さバラツキを吸収できなくなる虞がある。樹脂層40は、例えば、液体樹脂を塗布して硬化させたり、フィルム状の樹脂膜を接着したりすることによってガラス基板本体39上に固定される。
樹脂層40は、ガラス基板本体39と比較して軟らかいポリイミドやエポキシ等で形成され、均一の厚さ(例えば、5〜15μm程度)で形成される。樹脂層40が厚過ぎる場合、温度変化により反りが生じてしまう場合がある一方、薄過ぎる場合、後述するバンプ9の高さバラツキを吸収できなくなる虞がある。樹脂層40は、例えば、液体樹脂を塗布して硬化させたり、フィルム状の樹脂膜を接着したりすることによってガラス基板本体39上に固定される。
導体パターン41は、センサチップ5と上側信号処理チップ50aとの間、および、センサチップ5と下側信号処理チップ50bとの間を、それぞれ電気的に接続する上記信号線32(図2参照)を形成する。また導体パターン41は、上側信号処理チップ50aとフレキシブルプリント基板F(図2参照)との間、及び、下側信号処理チップ50bとフレキシブルプリント基板Fとの間を電気的に接続する。導体パターン41は、樹脂基板などの表面に形成される一般的なプリント配線と同様の構成であり、例えば、樹脂層40の表面に形成した銅などの金属箔に対するエッチング処理等により形成される。
センサチップ5、上側信号処理チップ50aおよび下側信号処理チップ50bは、それぞれ導体パターン41にバンプ接合される。例えば、センサチップ5、上側信号処理チップ50aおよび下側信号処理チップ50bのガラス基板6側の面に形成された複数のパッド(不図示)にメッキバンプ等によるバンプ9を取り付け、その後、NCP(Non Conductive Paste)10を用いて、バンプ9を導体パターン41に当接させた状態で加熱圧着する。
これにより、センサチップ5と導体パターン41、上側信号処理チップ50aと導体パターン41、及び、下側信号処理チップ50bと導体パターン41がそれぞれバンプ9を介して接続固定されて、センサチップ5、上側信号処理チップ50a、および、下側信号処理チップ50bが、ガラス基板6上に実装されることとなる。そして、センサチップ5の受光面8は、上述したバンプ9の高さ分だけガラス基板6からやや離間して配置され、バンプ9の周囲にNCP10が充填された状態となり受光面8の気密性が確保される。なお、NCP10を用いてバンプ接合する場合について説明したが、NCP10を用いずにバンプ接合するようにしてもよく、この場合、受光面8の気密性を確保するべく、バンプ接合後にバンプ9の周囲にエポキシ樹脂等のアンダーフィルを充填するようにしてもよい。
図5、図6に示すように、上述したバンプ9は、基部9aがNi又はCuで形成され、基部9aの周縁に形成される周縁部9b(図5参照)又は基部9aの先端側に形成される先端部9c(図6参照)がAuで形成される。これにより、Auのみでバンプ9を形成する場合よりもAuの使用量を抑制している。なお、図示都合上、図5、図6では後述するNCP10や、樹脂層40及び導体パターン41を省略している。
ところで、センサチップ5、上側信号処理チップ50a、及び、下側信号処理チップ50bをガラス基板6に実装するときに、導体パターン41がバンプ9によって押圧されるが、この際、センサチップ5から突出する高さが相対的に高いバンプ9Hが導体パターン41を押圧して、高さが相対的に低いバンプ9Lが導体パターン41を押圧しない状態となる。バンプ9Hにより導体パターン41が押圧されると、図5に示すように、導体パターン41のガラス基板本体39側の樹脂層40が圧縮変形して凹み、これにより、相対的に高さの低いバンプ9Lの先端部分が導体パターン41に接触するようになる。つまり、バンプ9の高さばらつきが樹脂層40により吸収されることとなる。なお、図5ではセンサチップ5とガラス基板6との接続部分を示したが、上側信号処理チップ50aとガラス基板6との接続部分、および、下側信号処理チップ50bとガラス基板6との接続部分も同様に、樹脂層40の圧縮変形によりバンプ9の高さばらつきが吸収される。
次に、上述した撮像装置1の製造方法、とりわけマルチチップモジュール7の製造方法について図面を参照しながら説明する。なお、これから説明する製造方法のうち比較例については、フィルム状の樹脂層をガラス基板本体39に接着することで樹脂層40を形成しているが、本実施形態の製造方法の場合には、樹脂層40はフィルム状および液状のどちらを用いても良い。
まず、比較例として、一般的なフリップチップ実装について説明する。
図7(a)に示すように、樹脂フィルム40a上に導体パターン(不図示)を形成し、この樹脂フィルム40aに対してセンサチップ5をフェイスダウンした状態でフリップチップ実装する。
次いで、図7(b)に示すように、ガラス基板本体39をフリップチップ実装するべく、樹脂フィルム40aに実装されたセンサチップ5を上下反転させる。
その後、図7(c)に示すように、接着剤42を縁部に塗布したガラス基板本体39を樹脂フィルム40a上に載置し、この状態でガラス基板本体39を上方から押圧して、この状態で接着剤42を硬化させる。
図7(a)に示すように、樹脂フィルム40a上に導体パターン(不図示)を形成し、この樹脂フィルム40aに対してセンサチップ5をフェイスダウンした状態でフリップチップ実装する。
次いで、図7(b)に示すように、ガラス基板本体39をフリップチップ実装するべく、樹脂フィルム40aに実装されたセンサチップ5を上下反転させる。
その後、図7(c)に示すように、接着剤42を縁部に塗布したガラス基板本体39を樹脂フィルム40a上に載置し、この状態でガラス基板本体39を上方から押圧して、この状態で接着剤42を硬化させる。
上述した比較例のマルチチップモジュール7の製造方法によれば、センサチップ5を樹脂フィルム40aに実装した後に上下反転させるため、受光面8が上を向きゴミGが付着する可能性が高くなる。また、センサチップ5の受光面8を暴露状態にしてから気密状態になるまで工数がかかるため、ゴミ付着の機会が増加することとなる。
これに対して、本実施形態のマルチチップモジュール7の製造方法は、まず、図8(a)に示すように、ガラス基板本体39の上面に樹脂層40を形成し、樹脂層40の表面に導体パターン41(図5参照)を形成する。
次いで、図8(b)に示すように、フリップチップボンダ(不図示)等を用いて、導体パターン41(図5参照)が形成されたガラス基板6上に、フェイスダウン状態のセンサチップ5を加熱圧着処理してバンプ接合する。
つまり、本実施形態の製造方法では、センサチップ5の受光面8が上方を向くことがない。
次いで、図8(b)に示すように、フリップチップボンダ(不図示)等を用いて、導体パターン41(図5参照)が形成されたガラス基板6上に、フェイスダウン状態のセンサチップ5を加熱圧着処理してバンプ接合する。
つまり、本実施形態の製造方法では、センサチップ5の受光面8が上方を向くことがない。
したがって、上述した実施形態の撮像装置1によれば、ガラス基板本体39と導体パターン41との間に樹脂層40が形成されることで、センサチップ5を導体パターン41にバンプ接合する際に、バンプ9の高さバラつきが樹脂層40により吸収されるため、導体パターン41とバンプ9とを確実に接続することができ、この結果、歩留まりの向上を図ることができる。
また、上記マルチチップモジュール7を製造する際に、ガラス基板本体39上に樹脂層40を形成することで、例えば、フィルム状の樹脂層40aに導体パターンを形成して、この導体パターンをセンサチップ5にバンプ接合してから、この樹脂層40aと導体パターンとセンサチップ5とが一体的に接続されたものを縁部に塗布された接着剤42を介してガラス基板本体39上に固定する場合と比較して、樹脂層40の片側全面を安定的にガラス基板本体39上に固定することができるため、樹脂層40とガラス基板本体39との間に空隙が生じて膜が波打つようなことが無く、安定的にガラス基板本体39上に樹脂層40を固定することができるため、樹脂層40によりバンプ9の高さバラつきを効率よく吸収させることができる。
また、上記マルチチップモジュール7を製造する際に、センサチップ5を樹脂層40に固定するよりも先にガラス基板本体39上に樹脂層40を固定することで、例えば、フリップチップ実装の際にセンサチップ5をフェイスダウンの状態でバンプ接合することができるため、受光面8が上方を向いた状態でバンプ接合する場合と比較して、受光面8へのゴミGの付着を低減することができる。
さらに、マルチチップモジュール7を製造する最終工程でセンサチップ5がガラス基板6に実装されるため、センサチップ5の暴露時間が少なくなり、更なるゴミGの付着を低減することができる。
さらに、マルチチップモジュール7を製造する最終工程でセンサチップ5がガラス基板6に実装されるため、センサチップ5の暴露時間が少なくなり、更なるゴミGの付着を低減することができる。
なお、この発明は上述した実施形態の構成に限られるものではなく、その要旨を逸脱しない範囲で設計変更可能である。
例えば、上述した実施形態では、センサチップ5と上側信号処理チップ50a及び下側信号処理チップ50bとが個別に形成されるマルチチップ実装を一例に説明したが、これらセンサチップ5と上側信号処理チップ50aと下側信号処理チップ50bとが一体的に形成されたセンサチップ5をガラス基板6にフリップチップ実装する場合にも本発明は適用可能である。
例えば、上述した実施形態では、センサチップ5と上側信号処理チップ50a及び下側信号処理チップ50bとが個別に形成されるマルチチップ実装を一例に説明したが、これらセンサチップ5と上側信号処理チップ50aと下側信号処理チップ50bとが一体的に形成されたセンサチップ5をガラス基板6にフリップチップ実装する場合にも本発明は適用可能である。
また、上述した実施形態では撮像装置1がデジタル一眼レフカメラの場合について説明したが、撮像装置は、デジタル一眼レフカメラに限られず、例えばビデオカメラやデジタルコンパクトカメラ等の撮像装置にも適用可能である。
そして、ガラス基板41に限られず、ガラス以外の透明な基板を用いても良い。
そして、ガラス基板41に限られず、ガラス以外の透明な基板を用いても良い。
さらに、上述した実施形態の図4の説明では、導体パターン41が形成される部分にだけ樹脂層40を形成し、受光面8と対向するガラス基板本体39上に樹脂層40を形成しない場合について説明したが、この構成に限られず、例えば、図9に変形例として示すように、透明の樹脂層40を用いる場合に限り、ガラス基板本体39のセンサチップ5側の全面に樹脂層40を形成するようにしても良い。これにより、部分的に導体パターン41を形成する場合と比較して、マスク処理等の必要がなくなるため、製造工数の低減を図ることが可能になる。
5 センサチップ(固体撮像素子)
6 ガラス基板(基板)
8 受光面
9 バンプ
39 ガラス基板本体(基板本体)
40 樹脂層(膜)
41 導体パターン
6 ガラス基板(基板)
8 受光面
9 バンプ
39 ガラス基板本体(基板本体)
40 樹脂層(膜)
41 導体パターン
Claims (2)
- 入射光を受光する受光面を有する固体撮像素子と、
該固体撮像素子の前記受光面側に配置される基板とを備え、
前記基板は、
基板本体上に形成された樹脂製の膜と、該膜の表面に形成された導体パターンとを備え、
該導体パターンには、前記固体撮像素子がバンプ接合されることを特徴とする撮像装置。 - 請求項1に記載の撮像装置の製造方法であって、
前記ガラス基板上に前記膜を形成する工程と、
前記膜の表面に導体パターンを形成する工程と、
前記導体パターンに固体撮像素子をバンプ接合する工程とを有することを特徴とする撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251979A JP2012104661A (ja) | 2010-11-10 | 2010-11-10 | 撮像装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251979A JP2012104661A (ja) | 2010-11-10 | 2010-11-10 | 撮像装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012104661A true JP2012104661A (ja) | 2012-05-31 |
Family
ID=46394717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251979A Pending JP2012104661A (ja) | 2010-11-10 | 2010-11-10 | 撮像装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012104661A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109103266A (zh) * | 2018-09-19 | 2018-12-28 | 华天科技(西安)有限公司 | 一种光电传感器封装结构及其封装方法 |
-
2010
- 2010-11-10 JP JP2010251979A patent/JP2012104661A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109103266A (zh) * | 2018-09-19 | 2018-12-28 | 华天科技(西安)有限公司 | 一种光电传感器封装结构及其封装方法 |
CN109103266B (zh) * | 2018-09-19 | 2024-02-06 | 华天科技(西安)有限公司 | 一种光电传感器封装结构及其封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7414663B2 (en) | Imaging element, imaging device, camera module and camera system | |
JP5581982B2 (ja) | 撮像装置 | |
JP5709435B2 (ja) | 撮像モジュール及びカメラ | |
JP5032276B2 (ja) | 放射線検出装置 | |
JP4855168B2 (ja) | 固体撮像装置 | |
US20140049684A1 (en) | Circuit board assembly and camera module using same | |
JP2011018747A (ja) | 撮像ユニット | |
US20220157865A1 (en) | Semiconductor apparatus, imaging apparatus, and method of producing a semiconductor apparatus | |
JP5716321B2 (ja) | 撮像装置 | |
JP4352664B2 (ja) | 半導体装置及びその製造方法 | |
JP2012104661A (ja) | 撮像装置及びその製造方法 | |
JP2005242242A (ja) | 画像センサパッケージおよびカメラモジュール | |
JP2011066092A (ja) | 撮像ユニット | |
JP2011066091A (ja) | 撮像ユニット | |
JP5511156B2 (ja) | 半導体デバイスの実装方法、半導体素子モジュールおよび電子情報機器 | |
US10109660B2 (en) | Laminated semiconductor device | |
JP2006245359A (ja) | 光電変換装置及びその製造方法 | |
WO2015056430A1 (ja) | 半導体装置 | |
WO2015122299A1 (ja) | 固体撮像装置、電子機器、および固体撮像装置の製造方法 | |
WO2021111715A1 (ja) | 撮像装置および撮像装置の製造方法 | |
JP2010205915A (ja) | 半導体装置 | |
JP2011091147A (ja) | 撮像ユニットの実装構造 | |
JP2003243634A (ja) | 固体撮像装置及びその製造方法 | |
KR20110039113A (ko) | 카메라 모듈 및 이를 구비하는 디지털 영상 처리장치 | |
JP2011044535A (ja) | 半導体素子の実装構造 |