JP2010205915A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010205915A
JP2010205915A JP2009049590A JP2009049590A JP2010205915A JP 2010205915 A JP2010205915 A JP 2010205915A JP 2009049590 A JP2009049590 A JP 2009049590A JP 2009049590 A JP2009049590 A JP 2009049590A JP 2010205915 A JP2010205915 A JP 2010205915A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
solid
state imaging
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009049590A
Other languages
English (en)
Inventor
Takashi Tomiyama
琢史 冨山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2009049590A priority Critical patent/JP2010205915A/ja
Publication of JP2010205915A publication Critical patent/JP2010205915A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体素子とプリント配線基板との熱膨張係数差による応力を緩和するとともに、半導体素子とプリント配線基板との電気的接続の高信頼性を確保できる手段を提供する。
【解決手段】撮像ユニット1は、機能面側に複数の突起電極2bを有する固体撮像素子2と、この固体撮像素子2をフリップチップ実装するプリント配線基板3とを備える。プリント配線基板3には、固体撮像素子2の受光部2aに対向する開口部3aと、複数の突起電極2bを各々接続する複数の配線電極3cと、開口部3aに連続する切欠きによって分岐して複数の配線電極3cを分割する複数の分岐部3dとが形成される。複数の分岐部3dの各々は、配線電極3cとの密着状態を維持しつつ突起電極2bの変位に追従して湾曲して、固体撮像素子2とプリント配線基板3との熱膨張係数差による応力を緩和する。
【選択図】図2

Description

本発明は、固体撮像素子等の半導体素子を備えた半導体装置に関し、特に、プリント配線基板に形成された開口部と半導体素子の機能面とを対向させた態様でプリント配線基板に半導体素子が実装された構造の半導体装置に関するものである。
従来から、CCDまたはCMOSイメージセンサ等の固体撮像素子を備えた撮像ユニットに例示されるように、半導体素子を備えた各種態様の半導体装置が登場している。半導体装置は、一般に、半導体素子等の必要な実装部品をプリント配線基板に実装することによって実現される。かかる半導体装置におけるプリント配線基板と半導体素子との実装技術として、接着剤を用いたダイボンディング技術または金属ワイヤを用いたワイヤボンディング技術等の各種技術が開発されているが、近年、半導体装置の小型化および高速処理化の傾向に伴って、フリップチップ実装技術が多用されている。
一般に、かかるプリント配線基板と半導体素子とのフリップチップ実装技術において、半導体素子の各電極パッドには金バンプ等の突起電極が予め形成され、加熱処理等によってプリント配線基板上の各配線電極に半導体素子の各突起電極が各々接続、固定される。この結果、プリント配線基板に半導体素子がフリップチップ実装される。
なお、近年、プリント配線基板への半導体素子の高密度実装化の傾向が益々強まり、これに伴い、半導体素子における突起電極の高密度化および微細ピッチ化が進行している。このため、半導体素子の各突起電極の小型化が進行し、これに伴い、かかる突起電極を介するプリント配線基板と半導体素子との接続面積が減少する。かかるプリント配線基板と半導体素子とのフリップチップ実装技術に関し、プリント配線基板の配線電極の下層に密着力が小さい下層膜を設置し、フリップチップ実装時の加熱処理の際に、この下層膜と配線電極との剥離を発生させることによって、このプリント配線基板と半導体素子との熱膨張係数差による応力を緩和し、この結果、かかる熱膨張係数差による応力に起因して発生するプリント配線基板と半導体素子との剥離を防止した半導体装置の実装構造が開示されている(特許文献1参照)。
特開平11−74292号公報
しかしながら、上述した従来技術では、プリント配線基板と半導体素子との熱膨張係数差による応力に追従して、プリント配線基板の配線電極の一部分、具体的には半導体素子の突起電極との接続部に当たる部分を捲り上げるようにプリント配線基板から剥離させている。このため、かかる配線電極の剥離部分と非剥離部分との境界において配線電極が屈曲して断線する可能性があり、これに起因にして、プリント配線基板と半導体素子との電気的接続の信頼性を確保することが困難であった。
本発明は、上記事情に鑑みてなされたものであって、半導体素子とプリント配線基板との熱膨張係数差による応力を緩和するとともに、半導体素子とプリント配線基板との電気的接続の高信頼性を確保することができる半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる半導体装置は、機能面側に複数の突起電極を有する半導体素子と、前記半導体素子の機能面に対向する開口部と、前記複数の突起電極を各々接続する複数の配線電極と、前記開口部に連続する切欠きによって分岐して前記複数の配線電極を分割する複数の分岐部とが形成されたプリント配線基板と、を備えたことを特徴とする。
また、本発明にかかる半導体装置は、上記の発明において、前記プリント配線基板に実装した状態の前記半導体素子を密着被覆するとともに、前記半導体素子と前記プリント配線基板との間隙を閉塞する封止フィルムを備えたことを特徴とする。
また、本発明にかかる半導体装置は、上記の発明において、前記封止フィルムは、前記プリント配線基板の熱膨張係数に比して小さい熱膨張係数を有することを特徴とする。
また、本発明にかかる半導体装置は、上記の発明において、前記半導体素子は、前記機能面側に受光部を有する固体撮像素子であり、前記プリント配線基板は、前記受光部と前記開口部とを対向させた態様で前記固体撮像素子を搭載することを特徴とする。
本発明にかかる半導体装置では、半導体素子の機能面側に複数の突起電極を形成し、前記半導体素子を実装するプリント配線基板に、前記半導体素子の機能面に対向する開口部と、前記複数の突起電極を各々接続する複数の配線電極と、前記開口部に連続する切欠きによって分岐して前記複数の配線電極を分割する複数の分岐部とを形成している。このため、前記複数の配線電極の各々と電気的に接続された前記プリント配線基板の各回路配線を屈曲させることなく、前記半導体素子と前記プリント配線基板との間の歪に追従して前記複数の分岐部を湾曲させることができ、この結果、半導体素子とプリント配線基板との熱膨張係数差による応力を緩和するとともに、半導体素子とプリント配線基板との電気的接続の高信頼性を確保することが可能な半導体装置を実現できるという効果を奏する。
以下、図面を参照して、本発明を実施するための最良の形態である半導体装置について説明する。なお、以下では、本発明の実施の形態にかかる半導体装置の一例として、固体撮像素子を備える撮像ユニットを例示するが、この実施の形態によって本発明が限定されるものではない。
(実施の形態)
まず、本発明の実施の形態にかかる半導体装置の一例である撮像ユニットの構成について説明する。図1は、本発明の実施の形態にかかる撮像ユニットの一構成例を示す模式図である。図2は、図1に示す撮像ユニットのA−A線断面模式図である。図3は、図1に示す撮像ユニットのB−B線断面模式図である。図1〜3に示すように、この実施の形態にかかる撮像ユニット1は、被写体の画像を撮像する固体撮像素子2と、固体撮像素子2を実装するプリント配線基板3と、プリント配線基板3上の固体撮像素子2を封止する封止フィルム4と、固体撮像素子2を保護する透光性部材5とを備える。
固体撮像素子2は、ベアチップ状態の半導体素子の一例であり、CCDまたはCMOSイメージセンサ等を用いて実現される。具体的には、固体撮像素子2は、シリコン基板等のサブストレートの表面に、被写体からの光を受光する受光部2aと、プリント配線基板3と電気的に接続するための複数の突起電極2bとを備える。その他に、固体撮像素子2は、特に図1〜3に図示していないが、ドライバ回路等の撮像機能に必要な各種回路および複数の電極パッド等を備える。
受光部2aは、2次元的に配置される複数の画素およびマイクロレンズ等を用いて実現される。受光部2aは、透光性部材5等の光学系を介して被写体からの光を受光し、この受光した光を光電変換処理する。固体撮像素子2は、受光部2aによって光電変換処理した信号をもとに被写体の画像信号を生成し、この結果、この被写体の画像の撮像処理を達成する。
突起電極2bは、固体撮像素子2とプリント配線基板3とを電気的に接続するためのものであり、固体撮像素子2の機能面側に複数形成される。具体的には、突起電極2bは、固体撮像素子2の機能面側に形成された複数の電極パッドの各々に固定配置される。これら複数の突起電極2bは、かかる電極パッドおよび回路配線を介して固体撮像素子2の回路と電気的に接続される。また、このように固体撮像素子2の電極パッド上に配置された複数の突起電極2bは、固体撮像素子2とプリント配線基板3とのフリップチップ実装によってプリント配線基板3の配線電極3cに接続される。この結果、これら複数の突起電極2bは、かかる固体撮像素子2の回路とプリント配線基板3の回路との電気的な接続を実現する。なお、かかる固体撮像素子2によって生成された画像信号は、複数の突起電極2bを介してプリント配線基板3側に出力される。
なお、上述した突起電極2bは、ワイヤボンディング方式によって形成される金または銅等のスタッドバンプであってもよいし、金、銀、銅、インジウムおよび半田のうちの少なくとも一つを含む金属部材を用いためっき方式によって形成される金属バンプであってもよい。あるいは、上述した突起電極2bは、かかる金属部材からなる金属ボールであってもよいし、表面を金属めっき処理した樹脂ボールであってもよいし、印刷技術等によってパターン形成される導電性接着剤であってもよい。
プリント配線基板3は、固体撮像素子2の撮像機能を実現するための回路等がパターン形成された回路基板である。具体的には、プリント配線基板3には、図2,3に示すように、固体撮像素子2の受光部2aに対応して設計された開口寸法を有する開口部3aが形成され、且つ、複数の回路配線3bおよび複数の配線電極3cがパターン形成される。なお、これら複数の回路配線3bおよび複数の配線電極3cは、プリント配線基板3のサブストレート上にパターン形成された回路(図示せず)の一部である。すなわち、複数の配線電極3cの各々は、複数の回路配線3bを介してプリント配線基板3の回路と電気的に接続される。
また、プリント配線基板3には、図2,3に示すように、複数の配線電極3cの各配線電極別に分岐する複数の分岐部3dが形成される。複数の分岐部3dは、プリント配線基板3を構成するサブストレートのうちの開口部3aの形成部分(すなわち開口部3a周囲のサブストレート部分)の一部であり、この開口部3aに連続する切欠きによって分岐する。これら複数の分岐部3dの各分岐部上には、上述した配線電極3cが各々パターン形成される。すなわち、複数の分岐部3dは、開口部3aの近傍において複数の配線電極3cを個別に分割する。
このような構成を有するプリント配線基板3には、図2,3に示すように、開口部3aと固体撮像素子2の受光部2aとを対向させた態様で固体撮像素子2がフリップチップ実装される。かかる固体撮像素子2とプリント配線基板3とのフリップチップ実装において、固体撮像素子2の各突起電極2bは、接着剤6によって複数の分岐部3d上の各配線電極3cに各々接続、固定される。この場合、接着剤6は、各突起電極2bまたは各配線電極3cに予め塗布され、加熱処理が施されることによって、これら複数の突起電極2bと複数の配線電極3cとを各々固定する。このようにして、これら複数の突起電極2bと複数の配線電極3cとが電気的に接続され、この結果、固体撮像素子2とプリント配線基板3との電気的接続が実現される。なお、このように固体撮像素子2を搭載した状態のプリント配線基板3の開口部3aは、この固体撮像素子2の受光部2aに対する被写体からの光の入射を可能にする。
ここで、プリント配線基板3は、ガラス繊維強化エポキシ樹脂またはポリイミド樹脂等の樹脂部材あるいは金属部材を用いて実現される回路基板である。一方、固体撮像素子2は、シリコン等によって形成されるベアチップ状態の半導体素子である。すなわち、プリント配線基板3の熱膨張係数は、固体撮像素子2の熱膨張係数と異なる。このため、上述したように固体撮像素子2とプリント配線基板3とのフリップチップ実装において接着剤6を加熱処理(熱硬化処理)した際、かかる固体撮像素子2とプリント配線基板3との熱膨張係数差による応力が発生し、この応力に起因して固体撮像素子2とプリント配線基板3との間に歪が生じる。上述した複数の分岐部3dの各々は、かかる歪に追従して湾曲可能であり、これによって、突起電極2bと配線電極3cとの電気的接続を維持しつつ固体撮像素子2とプリント配線基板3との熱膨張係数差による応力を緩和する。
なお、プリント配線基板3は、外力の印加によって容易に変形可能である柔軟なフレキシブル回路基板(可とう性基板)であってもよいし、フレキシブル回路基板に比して変形し難いリジッド回路基板(硬質性基板)であってもよい。また、固体撮像素子2の各突起電極2bとプリント配線基板3の各配線電極3cとを固定する接着剤6は、異方性導電接着剤であってもよいし、エポキシ系、フェノール系、シリコン系、ウレタン系またはアクリル系の接着剤であってもよいし、紫外線硬化型接着剤であってもよいし、絶縁性接着剤であってもよい。
封止フィルム4は、プリント配線基板3に実装した状態の固体撮像素子2を封止するとともに、この固体撮像素子2の熱応力による歪を抑制する。具体的には、封止フィルム4は、プリント配線基板3の熱膨張係数に比して小さい熱膨張係数を有する部材によって形成される。例えば、プリント配線基板3がポリイミド樹脂を用いて形成された回路基板である場合、封止フィルム4は、このポリイミド樹脂の熱膨張係数(5×10-5/℃)に比して小さい熱膨張係数の部材によって形成される。なお、かかるポリイミド樹脂に比して熱膨張係数が小さい部材として、例えば、ポリイミドベースにフィラーを含有した部材、エポキシベースの部材またはエポキシベースにフィラーを含有した部材等が挙げられる。
かかる熱膨張係数を有する封止フィルム4は、プリント配線基板3に実装した状態の固体撮像素子2をその裏面側から覆うように配置され、加熱処理等によって、この固体撮像素子2を密着被覆するとともに、この固体撮像素子2とプリント配線基板3との間隙を閉塞する。この場合、封止フィルム4は、図2,3に示すように、プリント配線基板3上の固体撮像素子2の裏面および側面に密着して固体撮像素子2を被覆するとともに、このプリント配線基板3の基板面であって固体撮像素子2との対向部分の外周部分に面的に密着する。このような状態の封止フィルム4は、プリント配線基板3の開口部3a内に封止樹脂等の異物を混入させることなく、プリント配線基板3上の固体撮像素子2を封止して固体撮像素子2とプリント配線基板3との間隙を閉塞する。さらに、かかる封止フィルム4は、上述したようにプリント配線基板3に比して小さい熱膨張係数を有するので、固体撮像素子2とプリント配線基板3との熱膨張係数差による応力(すなわち熱応力)によって発生する固体撮像素子2の歪を抑制する。
なお、本発明において、固体撮像素子2の表裏両面のうち、受光部2aおよび複数の突起電極2bが形成された側のベアチップ面、すなわち固体撮像素子2の機能面が固体撮像素子2の表面であり、この機能面と反対側の面が固体撮像素子2の裏面である。
透光性部材5は、被写体からの光、すなわち固体撮像素2の受光部2aが受光すべき光に対して透明な光学部材である。透光性部材5は、図2,3に示すように、固体撮像素子2の受光部2aと対向するプリント配線基板3の開口部3aを閉塞するようにプリント配線基板3に固定される。この場合、透光性部材5は、上述した封止フィルム4の接着面と反対側の基板面、すなわちプリント配線基板3の裏面に接着剤7によって接着される。この結果、透光性部材5は、上述した封止フィルム4と協働して、プリント配線基板3上の固体撮像素子2の受光部2aを気密封止する。かかる透光性部材5は、固体撮像素子2の受光部2a側に被写体からの光を透過するとともに、受光部2aへの異物混入を防止し、且つ外力による破損等から受光部2aを保護する。
なお、かかる透光性部材5は、ガラス部材であってもよいし、ローパスフィルタ、IRカットフィルタ、レンズまたはプリズム等の光学部材であってもよい。またプリント配線基板3の開口部3a外周に透光性部材5を接着する接着剤7は、エポキシ系、フェノール系、シリコン系、ウレタン系またはアクリル系の接着剤であってもよいし、紫外線硬化型接着剤であってもよい。
つぎに、プリント配線基板3上の複数の配線電極3cを個別に分割する複数の分岐部3dについて詳細に説明する。図4は、プリント配線基板に形成される複数の分岐部の一構成例を示す模式図である。図4に示すように、複数の分岐部3dは、プリント配線基板3における開口部3a周囲のサブストレート部分の一部であり、このサブストレート部分に複数の切欠き8を入れることによって形成される。複数の切欠き8は、プリント配線基板3の開口部3aに各々連続する切欠きであり、複数の配線電極3cの各々を挟むように形成される。
このように形成された複数の切欠き8によって、複数の分岐部3dは、基端部側から開口部3a側に延出した状態になり且つ分岐する。この場合、複数の分岐部3dの開口部3a側の各端部は自由端であり、これら複数の分岐部3dの各々は、その基端部を固定端にして湾曲可能である。かかる複数の分岐部3dは、図4に示すように、プリント配線基板3の開口部3aの近傍に形成される複数の配線電極3cを個別に分割し、上述した固体撮像素子2とプリント配線基板3との間の歪に追従して各配線電極3cとともに各々湾曲する。
なお、このように複数の配線電極3cを個別に分割する複数の分岐部3dの数量は、これら複数の配線電極3cと同数であればよく、特に8つに限定されない。また、プリント配線基板3に形成される複数の配線電極3cの数量は、図4に示すようにプリント配線基板3にフリップチップ実装される固体撮像素子2の突起電極2bと同数であればよく、特に8つに限定されない。一方、かかる固体撮像素子2に形成される複数の突起電極2bの数量は、固体撮像素子2の撮像機能の実現に必要な数量であればよく、特に8つに限定されない。
つぎに、上述した複数の分岐部3dによる応力緩和作用について説明する。図5は、プリント配線基板の分岐部が固体撮像素子とプリント配線基板との熱膨張係数差による応力を緩和する状態を示す模式図である。
固体撮像素子2は、上述したように、プリント配線基板3の開口部3aと受光部2aとを対向させ且つ複数の配線電極3cと複数の突起電極2bとを各々合わせた態様にしてプリント配線基板3にフリップチップ実装される。かかる固体撮像素子2とプリント配線基板3とのフリップチップ実装において、固体撮像素子2の各突起電極2bは、各突起電極2bまたは各配線電極3cに予め塗布された接着剤6を熱硬化処理することによって、複数の分岐部3d上の各配線電極3cに各々接続、固定される。
ここで、かかる接着剤6を熱硬化処理した際、この熱硬化処理と同時に固体撮像素子2およびプリント配線基板3が加熱処理され、この結果、固体撮像素子2とプリント配線基板3との熱膨張係数差による応力が発生する。かかる熱膨張係数差による応力に起因して、固体撮像素子2とプリント配線基板3との間に歪が生じる。
このような状態において、上述した複数の分岐部3dは、図5に示すように、かかる固体撮像素子2とプリント配線基板3との間の歪に追従して湾曲する。具体的には、複数の分岐部3dの各々は、かかる歪に起因して変位する各突起電極2bに追従して各々湾曲する。これら複数の分岐部3dは、かかる各突起電極2bと各配線電極3cとの電気的接続を維持しつつ回路配線3bを湾曲させて、固体撮像素子2とプリント配線基板3との熱膨張係数差による応力を緩和する。この結果、複数の分岐部3dは、かかる熱膨張係数差による応力に起因する固体撮像素子2または配線電極3cからの突起電極2bの剥離、配線電極3cまたは接着剤6の破壊等の固体撮像素子2とプリント配線基板3との電気的接続に寄与する部分の剥離および破壊を防止する。
一方、これら複数の分岐部3d上の各配線電極3cと電気的に接続される回路配線3bは、かかる各分岐部3dに密着した状態を維持しつつ各分岐部3dに追従して湾曲する。このため、複数の分岐部3dは、上述したように固体撮像素子2とプリント配線基板3との熱膨張係数差による応力を緩和する際、回路配線3bを屈曲させることなく滑らかに湾曲する。これによって、複数の分岐部3dは、回路配線3bの曲げ応力を緩和し、この結果、曲げ応力による回路配線3bの断線を防止して固体撮像素子2とプリント配線基板3との電気的接続の信頼性を高める。
なお、この実施の形態にかかる撮像ユニット1は、デジタルカメラおよびデジタルビデオカメラを始め、被検体の臓器内部を観察するための内視鏡、撮像機能を備えた携帯電話機等、各種態様の電子撮像装置に内蔵することができ、かかる電子撮像装置の撮像機能部として機能する。
以上、説明したように、本発明の実施の形態では、半導体素子の機能面側に複数の突起電極を形成し、この半導体素子を実装するプリント配線基板に、この半導体素子の機能面に対向する開口部と、複数の配線電極と、この開口部に連続する切欠きによって分岐してこれら複数の配線電極を分割する複数の分岐部とを形成し、これら複数の分岐部上の各配線電極にこの半導体素子の各突起電極を各々接続、固定している。このため、かかる半導体素子とプリント配線基板との熱膨張係数差による応力に起因して発生する半導体素子とプリント配線基板との間の歪に追従してこれら複数の分岐部を湾曲させるとともに、これら複数の分岐部の各々と各配線電極との密着状態を維持することができる。これによって、これら複数の配線電極の各々と電気的に接続された各回路配線を屈曲させることなく、かかる歪に追従して各分岐部を湾曲させることができ、この結果、半導体素子とプリント配線基板との熱膨張係数差による応力を緩和するとともに、曲げ応力による回路配線の断線を防止して、この半導体素子とプリント配線基板との電気的接続の高信頼性を確保することが可能な半導体装置を実現することができる。
また、このような複数の分岐部を備えたプリント配線基板に実装する半導体素子として、上述した複数の突起電極と受光部とを機能面側に有する固体撮像素子を用いることによって、固体撮像素子とプリント配線基板との熱膨張係数差による応力を緩和するとともに、曲げ応力による回路配線の断線を防止して、この固体撮像素子とプリント配線基板との電気的接続の高信頼性を確保でき且つ電子撮像装置の撮像機能部として機能することが可能な撮像ユニットを実現することができる。
さらに、本発明の実施の形態では、上述したようにプリント配線基板に実装した状態の半導体素子を、このプリント配線基板の熱膨張係数に比して小さい熱膨張係数を有する封止フィルムによって封止している。このため、この実装状態の半導体素子の熱応力による歪を抑制するとともに、この半導体素子の機能面と対向させるプリント配線基板の開口部内に封止樹脂等の異物を混入させることなく、この半導体素子とプリント配線基板との間隙を閉塞することができる。この結果、かかる半導体素子とプリント配線基板との電気的接続の信頼性を一層高めることができる。
(変形例)
つぎに、本発明にかかる実施の形態の変形例について説明する。上述した実施の形態では、固体撮像素子の各突起電極とプリント配線基板の各配線電極とを接着剤によって接着していたが、この変形例では、固体撮像素子の各突起電極とプリント配線基板の各配線電極とを金属溶着によって接合している。
図6は、本発明の実施の形態の変形例にかかる撮像ユニットの一構成例を示す断面模式図である。図6に示すように、この変形例にかかる撮像ユニット21では、上述した接着剤6を用いず、固体撮像素子2の各突起電極2bとプリント配線基板3の各配線電極3cとを金属溶着によって電気的に接続、固定している。その他の構成は上述した実施の形態と同じであり、同一構成部分には同一符号を付している。
この変形例にかかる撮像ユニット21において、固体撮像素子2は、プリント配線基板3の開口部3aと受光部2aとを対向させ且つ複数の配線電極3cと複数の突起電極2bとを各々合わせた態様にしてプリント配線基板3にフリップチップ実装される。この場合、固体撮像素子2の各突起電極2bは、加熱処理によって溶融し、この結果、複数の分岐部3d上の各配線電極3cに各々溶着される。
このように各突起電極2bを加熱処理した際、この加熱処理と同時に固体撮像素子2およびプリント配線基板3が加熱処理され、この結果、固体撮像素子2とプリント配線基板3との熱膨張係数差による応力が発生する。かかる熱膨張係数差による応力に起因して、固体撮像素子2とプリント配線基板3との間に歪が生じる。
このように各突起電極2bと各配線電極3cとを金属溶着した場合であっても、複数の分岐部3dは、上述した実施の形態と同様に、かかる各突起電極2bと各配線電極3cとの電気的接続を維持するとともに、回路配線3bを屈曲させずに滑らかに湾曲して、固体撮像素子2とプリント配線基板3との熱膨張係数差による応力を緩和する。この結果、複数の分岐部3dは、固体撮像素子2とプリント配線基板3との熱膨張係数差による応力を緩和するとともに、曲げ応力による回路配線3bの断線を防止して、固体撮像素子2とプリント配線基板3との電気的接続の高信頼性を確保する。
以上、説明したように、本発明にかかる実施の形態の変形例では、半導体素子の各突起電極とプリント配線基板の各配線電極とを金属溶着によって電気的に接続、固定するようにし、その他を上述した実施の形態と同様に構成した。このため、上述した実施の形態と同様の作用効果を享受するとともに、異方性導電部材等の接着剤を用いずに半導体素子の各突起電極とプリント配線基板の各配線電極とを電気的に接続、固定することができ、この結果、製造工数を削減して製造コストを低減することが可能な半導体装置を実現することができる。
なお、上述した実施の形態および変形例では、固体撮像素子2の受光部2aと対向するようにプリント配線基板3に形成した開口部3aに連続する切欠き8をプリント配線基板3に入れて、複数の分岐部3dを形成していたが、本発明はこれに限定されるものではない。具体的には、これら複数の分岐部3dを形成するための切欠き8は、受光部2aと対向する開口部3a以外にプリント配線基板3に形成された別の開口部に連続する切欠きであってもよい。すなわち、複数の分岐部3dは、受光部2aと対向する開口部3a以外の開口部、例えば、固体撮像素子2の各電極パッド近傍であって受光部2aを除く機能面と対向するようにプリント配線基板3に形成した別の開口部に連続する切欠きによって、形成されてもよい。
また、上述した実施の形態および変形例では、プリント配線基板3における複数の配線電極3cを複数の分岐部3dによって個別に分割していたが、これに限らず、複数の分岐部3dの各分岐部上に少なくとも一つの配線電極3cを各々形成し、これら複数の分岐部3dによって複数の配線電極3cを個別または複数ずつに分割してもよい。
さらに、上述した実施の形態および変形例では、本発明にかかる半導体装置の一例として撮像ユニットを例示したが、これに限らず、本発明にかかる半導体装置は、固体撮像素子以外の半導体素子を備えたものであってもよい。例えば、本発明にかかる半導体装置は、上述した固体撮像素子に代えて発光素子を備えた発光ユニットであってもよいし、上述した固体撮像素子に代えてCPU等の制御素子を備えた制御ユニットであってもよい。
本発明の実施の形態にかかる撮像ユニットの一構成例を示す模式図である。 図1に示す撮像ユニットのA−A線断面模式図である。 図1に示す撮像ユニットのB−B線断面模式図である。 プリント配線基板に形成される複数の分岐部の一構成例を示す模式図である。 プリント配線基板の分岐部が固体撮像素子とプリント配線基板との熱膨張係数差による応力を緩和する状態を示す模式図である。 本発明の実施の形態の変形例にかかる撮像ユニットの一構成例を示す断面模式図である。
1,21 撮像ユニット
2 固体撮像素子
2a 受光部
2b 突起電極
3 プリント配線基板
3a 開口部
3b 回路配線
3c 配線電極
3d 分岐部
4 封止フィルム
5 透光性部材
6,7 接着剤
8 切欠き

Claims (4)

  1. 機能面側に複数の突起電極を有する半導体素子と、
    前記半導体素子の機能面に対向する開口部と、前記複数の突起電極を各々接続する複数の配線電極と、前記開口部に連続する切欠きによって分岐して前記複数の配線電極を分割する複数の分岐部とが形成されたプリント配線基板と、
    を備えたことを特徴とする半導体装置。
  2. 前記プリント配線基板に実装した状態の前記半導体素子を密着被覆するとともに、前記半導体素子と前記プリント配線基板との間隙を閉塞する封止フィルムを備えたことを特徴とする請求項1に記載の半導体装置。
  3. 前記封止フィルムは、前記プリント配線基板の熱膨張係数に比して小さい熱膨張係数を有することを特徴とする請求項2に記載の半導体装置。
  4. 前記半導体素子は、前記機能面側に受光部を有する固体撮像素子であり、
    前記プリント配線基板は、前記受光部と前記開口部とを対向させた態様で前記固体撮像素子を搭載することを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
JP2009049590A 2009-03-03 2009-03-03 半導体装置 Withdrawn JP2010205915A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009049590A JP2010205915A (ja) 2009-03-03 2009-03-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009049590A JP2010205915A (ja) 2009-03-03 2009-03-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2010205915A true JP2010205915A (ja) 2010-09-16

Family

ID=42967129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049590A Withdrawn JP2010205915A (ja) 2009-03-03 2009-03-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2010205915A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015159566A1 (ja) * 2014-04-16 2015-10-22 オリンパス株式会社 半導体モジュール、接合用治具、および半導体モジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015159566A1 (ja) * 2014-04-16 2015-10-22 オリンパス株式会社 半導体モジュール、接合用治具、および半導体モジュールの製造方法
JP2015204446A (ja) * 2014-04-16 2015-11-16 オリンパス株式会社 半導体モジュール、接合用治具、および半導体モジュールの製造方法
US9881890B2 (en) 2014-04-16 2018-01-30 Olympus Corporation Semiconductor module, bonding jig, and manufacturing method of semiconductor module

Similar Documents

Publication Publication Date Title
US9455358B2 (en) Image pickup module and image pickup unit
US8471392B2 (en) Semiconductor apparatus and endoscope apparatus
EP1686628A2 (en) Chip scale image sensor module and fabrication method of the same
US8823872B2 (en) Image pickup module with improved flatness of image sensor and via electrodes
US20080055438A1 (en) Image sensor package, related method of manufacture and image sensor module
JP4855168B2 (ja) 固体撮像装置
JP2005012221A (ja) 固体撮像用半導体装置
JP2014110847A (ja) 撮像装置、内視鏡及び撮像装置の製造方法
JP2005093433A (ja) コネクター及びこれを用いたイメージセンサーモジュール
JP2008226876A (ja) 半導体装置
JP2011018747A (ja) 撮像ユニット
JP2017204619A (ja) モジュール、その製造方法および電子機器
CN113544840A (zh) 半导体设备、成像设备和制造半导体设备的方法
JP5515357B2 (ja) 撮像装置及びこれを用いた撮像モジュール
JP2010205915A (ja) 半導体装置
JP2006245359A (ja) 光電変換装置及びその製造方法
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
US10109660B2 (en) Laminated semiconductor device
JP2011066093A (ja) 撮像ユニット
KR100526191B1 (ko) 고체 촬상용 반도체 장치
JP5479972B2 (ja) 撮像装置
JP2008166521A (ja) 固体撮像装置
KR100790336B1 (ko) 이미지센서용 웨이퍼레벨 칩스케일 패키지 및 그 제조방법
WO2019077980A1 (ja) 固体撮像装置
WO2021111715A1 (ja) 撮像装置および撮像装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605