WO2013140740A1 - Ｉｖ変換器およびこのｉｖ変換器を用いた慣性力センサ - Google Patents

Ｉｖ変換器およびこのｉｖ変換器を用いた慣性力センサ Download PDF

Info

Publication number
WO2013140740A1
WO2013140740A1 PCT/JP2013/001551 JP2013001551W WO2013140740A1 WO 2013140740 A1 WO2013140740 A1 WO 2013140740A1 JP 2013001551 W JP2013001551 W JP 2013001551W WO 2013140740 A1 WO2013140740 A1 WO 2013140740A1
Authority
WO
WIPO (PCT)
Prior art keywords
operational amplifier
input terminal
output
output terminal
converter
Prior art date
Application number
PCT/JP2013/001551
Other languages
English (en)
French (fr)
Inventor
植村　猛
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US14/374,373 priority Critical patent/US9455672B2/en
Publication of WO2013140740A1 publication Critical patent/WO2013140740A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5607—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using vibrating tuning forks
    • G01C19/5614—Signal processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M11/00—Power conversion systems not covered by the preceding groups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45032—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are multiple paralleled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Definitions

  • the present invention relates to an IV converter used in automobiles, airplanes, ships, robots, other various electronic devices, and the like, and an inertial force sensor using the IV converter.
  • FIG. 8 is a circuit diagram of a conventional IV converter 1.
  • the conventional IV converter 1 is connected to the input terminal 3 connected to the capacitance component 2, the input terminal 4 connected to the reference potential, and the input terminal 3 via the resistor 5, thereby forming a feedback loop 6f.
  • Patent Document 1 A conventional IV converter similar to the IV converter 1 is described in Patent Document 1, for example.
  • the ratio of the signal output from the output terminal 7 to the amount of noise greatly depends on the capacitance value of the capacitance component 2.
  • the IV converter includes a first operational amplifier configured to be connected to the capacitive component, a second operational amplifier connected to the first operational amplifier, and an impedance element connected to the second operational amplifier.
  • the first operational amplifier has a first input terminal configured to be connected to the capacitive component, a second input terminal connected to the reference potential, and first and second output terminals. The first output terminal is connected to the first input terminal to form a feedback loop.
  • the second operational amplifier is connected to the third input terminal connected to the second output terminal, the fourth input terminal connected to the reference potential, and the third input terminal via the impedance element. And a third output terminal constituting a feedback loop. The phases of the currents output from the first and second output terminals of the first operational amplifier are substantially equal.
  • This IV converter can improve the S / N ratio by reducing the amount of noise.
  • FIG. 1 is a block diagram of an IV converter according to an embodiment.
  • FIG. 2 is a circuit diagram of an operational amplifier of the IV converter according to the embodiment.
  • FIG. 3 is a circuit diagram of another operational amplifier of the IV converter according to the embodiment.
  • FIG. 4 is a circuit diagram of still another operational amplifier of the IV converter according to the embodiment.
  • FIG. 5 is a top view of the detection element in the embodiment. 6 is a cross-sectional view of the detection element shown in FIG. 5 taken along line 6-6.
  • FIG. 7 is a circuit block diagram of the inertial force sensor in the embodiment.
  • FIG. 8 is a block diagram of a conventional IV converter.
  • FIG. 1 is a block diagram of an IV converter 10 according to the first embodiment.
  • the IV converter 10 includes operational amplifiers 11 and 12 and an impedance element 21 connected to the operational amplifier 12.
  • the operational amplifier 11 includes an input terminal 14 that is an inverting input terminal, an input terminal 15 that is a non-inverting input terminal, and output terminals 17 and 18.
  • the input terminal 14 is configured to be connected to the capacitive component 13.
  • the input terminal 15 is connected to a reference potential.
  • the output terminal 17 is connected to the input terminal 14 to constitute a feedback loop 16.
  • the operational amplifier 12 includes an input terminal 19 that is an inverting input terminal, an input terminal 20 that is a non-inverting input terminal, and an output terminal 23.
  • the input terminal 19 is connected to the output terminal 18.
  • the input terminal 20 is connected to a reference potential.
  • the impedance element 21 is an element having impedance such as resistance.
  • the output terminal 23 forms a feedback loop 22 by being connected to the input terminal 19 through the impedance element 21.
  • the IV converter 10 can convert the current flowing through the capacitive component 13 into a voltage and output it from the output terminal 23.
  • the noise amount N of the signal output from the output terminal 7 includes the input conversion noise Vn of the IV converter 1, the resistance value R of the resistor 5, and the signal frequency ⁇ .
  • the capacitance value C of the capacitance component 2 is expressed by the following formula 1.
  • N Vn ⁇ (R ⁇ C + 1) (Formula 1)
  • the noise amount N increases in proportion to the capacitance value C of the capacitance component 2. Therefore, the ratio between the signal S and the noise amount N (hereinafter, S / N ratio) of the IV converter 1 greatly depends on the capacitance value C of the capacitance component 2.
  • the phase of the current output from the output terminal 18 of the operational amplifier 11 is substantially equal to the phase of the current output from the output terminal 17.
  • FIG. 2 is a circuit diagram of the operational amplifier 11. Note that the output terminal 17 is connected to the input terminal 14 and the operational amplifier 11 forms a feedback loop 16, but this connection is omitted in FIG.
  • the operational amplifier 11 amplifies the differential voltage between the voltage of the input terminal 14 and the voltage of the input terminal 15, and the output of the differential amplifier 24 by amplifying the output of the differential amplifier 24. 17 and an amplifier circuit 26 that amplifies the output of the differential amplifier circuit 24 and outputs it to the output terminal 18.
  • the FETs 29 and 30 are connected between the current source 27 and the reference potential 28 in a state where the drain of the P-channel field effect transistor (hereinafter referred to as FET) 29 and the drain of the N-channel FET 30 are connected. They are connected in series to form a series connection. Further, the FETs 31 and 32 are connected to the current source 27 and the reference potential 28 in a state where the drain of the P-channel FET 31 and the drain of the N-channel FET 32 are connected so as to be connected in parallel with the series connection body including the FETs 29 and 30. Are connected in series.
  • the input terminal 14 is connected to the gate of the FET 29, and the input terminal 15 is connected to the gate of the FET 31. Further, the gate of the FET 30 and the gate of the FET 32 are both connected to the drain of the FET 29.
  • the drain of the FET 31 is connected to the subsequent amplification circuits 25 and 26.
  • the amplifier circuit 25 includes an N-channel FET 34 connected between the current source 33 and the reference potential 28.
  • the drain of the FET 31 is connected to the gate of the FET 34.
  • the drain of the FET 34 is connected to the output terminal 17.
  • the amplifier circuit 26 includes an N-channel FET 36 connected between a current source 35 and a reference potential 28.
  • the drain of the FET 31 is connected to the gate of the FET 36.
  • the drain of the FET 36 is connected to the output terminal 18.
  • the current sources 27, 33, and 35 are connected to the power source Vcc.
  • the phase of the current output from the output terminal 17 and the phase of the current output from the output terminal 18 can be made substantially equal.
  • the amplification factor of the amplifier circuit 26 is desirably substantially equal to the amplification factor of the amplifier circuit 25.
  • the operational amplifier 11 is configured by a two-stage amplifier circuit including a differential amplifier circuit 24 and an amplifier circuit 25 or a differential amplifier circuit 24 and an amplifier circuit 26, but is configured by a multistage amplifier circuit such as a three-stage or a four-stage. May be.
  • FIG. 3 is a circuit diagram of another operational amplifier 11a that can be used in place of the operational amplifier 11 shown in FIGS. 3, the same reference numerals are assigned to the same parts as those of the operational amplifier 11 shown in FIG.
  • the first stage FETs 29 and 31 are P-channel FETs.
  • the first-stage FETs 29a and 31a are N-channel FETs, and P-channel FETs 30a and 32a are respectively connected between the power supply Vcc and the differential amplifier circuit 24a is configured.
  • An amplifier circuit 25a having a P-channel FET 34a and an amplifier circuit 26a having a P-channel FET 36a are connected to a differential amplifier circuit 24a to constitute an operational amplifier 11a.
  • the FETs 29a and 30a are connected in series between the current source 27 and the power source Vcc in a state where the drain of the N-channel FET 29a and the drain of the P-channel FET 30a are connected in series. Make up body. Further, the FETs 31a and 32a are connected to the current source 27 and the reference potential 28 in a state where the drain of the N-channel FET 31a and the drain of the P-channel FET 32a are connected so as to be connected in parallel with the series connection body including the FET 29a and the FET 30a. Are connected in series.
  • the input terminal 14 is connected to the gate of the FET 29a, and the input terminal 15 is connected to the gate of the FET 31a.
  • the gate of the FET 30a and the gate of the FET 32a are both connected to the drain of the FET 29a.
  • the drain of the FET 31a is connected to the subsequent amplification circuits 25a and 26a.
  • the amplification circuit 25a includes a P-channel FET 34a connected between the current source 33 and the power source Vcc.
  • the drain of the FET 31a is connected to the gate of the FET 34a.
  • the drain of the FET 34 a is connected to the output terminal 17.
  • the amplification circuit 26a includes a P-channel FET 36a connected between the current source 35 and the power source Vcc.
  • the drain of the FET 31a is connected to the gate of the FET 36a.
  • the drain of the FET 36 a is connected to the output terminal 18.
  • the current sources 27, 33, and 35 are connected to the reference potential 28.
  • FIG. 4 is a circuit diagram of still another operational amplifier 11b that can be used in place of the operational amplifier 11 shown in FIGS. 4, the same reference numerals are assigned to the same parts as those of the operational amplifier 11 shown in FIG.
  • the operational amplifier 11b has a mirror circuit 37 provided at the subsequent stage of the differential amplifier circuit 24 in place of the amplifier circuits 25 and 26 of the operational amplifier 11 shown in FIG.
  • the drain of the FET 31 is connected to the gate of the N-channel FET 39
  • the FETs 39 a and 39 b are connected in series between the current source 33 and the source of the FET 39.
  • FETs 39 c and 39 d are connected in series between the power supply Vcc and the reference potential 28.
  • the source of the FET 39 b is connected to the output terminal 17, and the source of the FET 39 d is connected to the output terminal 18.
  • the operational amplifier 11 shown in FIG. 2 it is necessary to match the characteristics of the FETs 34 and 36 in order to make the amplification factor of the amplification circuit 25 and the amplification factor of the amplification circuit 26 coincide.
  • the operational amplifier 11a shown in FIG. 3 it is necessary to match the characteristics of the FETs 34a and 36a in order to make the amplification factor of the amplification circuit 25a coincide with the amplification factor of the amplification circuit 26a.
  • the operational amplifier 11b shown in FIG. 4 by using the mirror circuit 37, substantially the same signal can be output from the output terminals 17 and 18 with a simple configuration.
  • an FET 39e may be connected in series between the FET 39a and the FET 39b
  • an FET 39f may be connected in series between the FET 39c and the FET 39d
  • a cascode circuit including the FET 39e and the FET 39f may be provided.
  • the inertial force sensor in the embodiment is an angular velocity sensor that detects an angular velocity.
  • FIG. 5 is a top view of the detection element 40 of the angular velocity sensor.
  • the detection element 40 is a tuning fork type detection element.
  • 6 is a cross-sectional view taken along line 6-6 of the detection element 40 shown in FIG.
  • the detection element 40 has a tuning fork shape including a support portion 41 and arms 42 and 43 having one ends connected to the support portion 41.
  • the detection element 40 includes tuning fork-type silicon substrates 44 and 45, lower electrodes 46 and 47 provided on the upper surfaces of the silicon substrates 44 and 45, and upper surfaces of the lower electrodes 46 and 47, respectively.
  • Piezoelectric thin films 48, 49 provided, upper electrodes 50, 51, 52 provided on the upper surface of the piezoelectric thin film 48, and upper electrodes 53, 54, 55 provided on the upper surface of the piezoelectric thin film 49.
  • the upper electrodes 50, 52, 53, 55 are drive electrodes 50, 52, 53, 55.
  • the upper electrodes 51 and 54 are detection electrodes 51 and 54.
  • the lower electrodes 46 and 47 are connected to a reference potential.
  • the silicon substrates 44 and 45 are formed using a semiconductor substrate such as silicon (Si), or a non-piezoelectric material such as fused quartz or alumina.
  • a semiconductor substrate such as silicon (Si)
  • a non-piezoelectric material such as fused quartz or alumina.
  • a small inertial force sensor can be manufactured using a fine processing technique.
  • other layers such as a barrier layer made of a silicon oxide film (SiO 2 ) and an adhesion layer made of titanium (Ti) may be formed on the surfaces of the silicon substrates 44 and 45.
  • the lower electrodes 46 and 47 are composed of, for example, a single metal composed of at least one of copper, silver, gold, titanium, tungsten, platinum, chromium, and molybdenum, an alloy containing these as a main component, or a structure in which these metals are laminated. Become.
  • the lower electrodes 46 and 47 from an alloy of platinum (Pt) containing Ti or TiOx, the electrodes 46 and 47 having high electric power and excellent stability in a high-temperature oxidizing atmosphere can be obtained.
  • Other layers such as an orientation control layer made of titanate (lead titanate PbTiO 3 or the like) may be formed on the upper surfaces of the lower electrodes 46 and 47, for example.
  • the piezoelectric thin films 48 and 49 are formed using, for example, zinc oxide, lithium tantalate, lithium niobate, or potassium niobate.
  • Pb (Zr, Ti) O 3 lead zirconate titanate
  • an inertial force sensor with good piezoelectric characteristics can be realized.
  • other layers such as an adhesion layer made of titanium (Ti) may be formed on the upper surfaces of the piezoelectric thin films 48 and 49.
  • the upper electrodes 50 to 55 are made of, for example, a single metal made of at least one of copper, silver, gold, titanium, tungsten, platinum, chromium, molybdenum, an alloy containing these as a main component, or a structure in which these metals are laminated. Become.
  • gold Au
  • the dielectric constant of the piezoelectric thin films 48 and 49 is about 980.
  • the piezoelectric thin films 48 and 49 are sandwiched between the lower electrodes 46 and 47 and the upper electrodes 50 to 55, they have a large capacitance component. This capacitive component may adversely affect the noise level of the detection element 40.
  • the detection element 40 vibrates in the X-axis direction (drive vibration).
  • drive vibration When a predetermined drive voltage is applied to the drive electrodes 50, 52, 53, and 55, the detection element 40 vibrates in the X-axis direction (drive vibration).
  • Coriolis When an angular velocity around the Y-axis is applied, Coriolis is applied.
  • the arms 42 and 43 are bent in the Z-axis direction by the force. Electric charges are generated in the detection electrodes 51 and 54 as the piezoelectric thin films 48 and 49 are bent together with the arms 42 and 43. Since the amount of this charge is proportional to the Coriolis force, the angular velocity can be detected.
  • the arms 42 and 43 of the detection element 40 are oscillating so as to be displaced in opposite directions in the X-axis direction, the arms 42 and 43 are moved to Z by the Coriolis force when an angular velocity is applied around the Y-axis. It bends in the direction opposite to each other in the axial direction. For this reason, the currents flowing through the detection electrodes 51 and 54 due to the charges generated according to the Coriolis force have opposite polarities.
  • the monitor electrode 56 shown in FIG. 5 is an electrode for extracting a signal having a frequency synchronized with the drive vibration, and a signal detected by the monitor electrode 56 is used for detection in a detection circuit described later.
  • FIG. 7 is a circuit block diagram of inertial force sensor 1001 in the embodiment.
  • the inertial force sensor 1001 includes a drive circuit 71 that drives and vibrates the detection element 40 and a detection circuit 89 that processes an output signal from the detection element 40.
  • the drive circuit 71 includes a monitor input terminal 60 electrically connected to the monitor electrode 56, an IV converter 61 that converts the monitor current into a voltage, and a monitor current (hereinafter referred to as a monitor signal) converted into a voltage as a direct current ( DC converter 62 for converting to DC) signal, automatic gain control (AGC) circuit 63 for amplifying the monitor signal, band-pass filter (BPF) 64 for removing unnecessary frequency components from the output of AGC circuit 63, band An output amplifier 65 for amplifying the output of the pass filter 64; an inverting amplifier 66 for inverting the output of the output amplifier 65; and drive output terminals 67 and 68 connected to the drive electrodes 50, 52, 53 and 55 of the detection element 40; Is provided.
  • AGC automatic gain control
  • BPF band-pass filter
  • the monitor input terminal 60 inputs a monitor current generated by the electric charges generated in the monitor electrode 56 in synchronization with the drive vibration to the drive circuit 71.
  • the AGC circuit 63 amplifies the monitor signal with a gain corresponding to the output level of the DC converter 62.
  • a drive loop is formed by connecting the monitor input terminal 60 and the drive output terminals 67, 68 of the drive circuit 71 to the drive electrodes 50, 52, 53, 55 of the detection element 40, and a drive voltage is applied to the detection element 40 by self-excited oscillation. Is applied.
  • the gain of the AGC circuit 63 is controlled to decrease when the output of the DC converter 62 increases, and the gain of the AGC circuit 63 is controlled to increase when the output of the DC converter 62 decreases.
  • the level of the monitor signal input to the AGC circuit 63 is controlled to be substantially constant, and as a result, the amplitude of the drive vibration becomes constant.
  • the phase shifter 69 rotates the phase of the monitor signal converted into a voltage by the IV converter 61 by 90 degrees and outputs it.
  • the clock generator 70 generates a square waveform clock signal for synchronous detection using the output of the phase shifter.
  • the detection circuit 89 includes input terminals 80 and 81 electrically connected to the detection electrodes 51 and 54 of the detection element 40, IV converters 82 and 83, a differential amplifier 84, a synchronous detector 85, and A A / D converter 86, a low-pass filter (LPF) 87, and an output terminal 88 are provided. Synchronous detection in the synchronous detector 85 is performed using the clock signal output from the clock generator 70.
  • the IV converters 10 shown in FIG. 1 are used as the IV converters 82 and 83, respectively. That is, the detection electrode 51 of the detection element 40 is connected to the input terminal 14 of the IV converter 10 (82) via the input terminal 80, and the output terminal 23 is connected to one input terminal of the differential amplifier 84. . The detection electrode 54 of the detection element 40 is connected to the input terminal 14 (81) of the IV converter 10 (83) via the input terminal 81, and the output terminal 23 is connected to the other input terminal of the differential amplifier 84. ing.
  • the detection element 40 has a configuration in which the piezoelectric thin films 48 and 49 are sandwiched between the lower electrodes 46 and 47 and the upper electrodes 50 to 55, and has a large capacitance component.
  • the IV converter 10 as the IV converters 82 and 83 that convert the currents output from the detection electrodes 51 and 54 into voltages, respectively, the capacitance component and feedback of the detection element 40 connected to the IV converters 82 and 83 are fed back.
  • the impedance element 21 in the loop 22 is not directly connected. Therefore, the input load capacity in the operational amplifier 12 can be reduced.
  • the amount of noise caused by the capacitive component composed of the piezoelectric thin films 48 and 49, the lower electrodes 46 and 47, and the upper electrodes 50 to 55 can be reduced, and the S / N ratio of the inertial force sensor 1001 can be improved.
  • the IV converter 10 shown in FIG. 1 can be used as the IV converters 82 and 83. With this configuration, the phase of the current output from the output terminal 18 and the phase of the current output from the output terminal 17 can be made substantially equal.
  • the IV converter in the present invention can reduce the amount of noise and improve the S / N, it is useful in automobiles, airplanes, ships, robots, and other various electronic devices.
  • IV converter 11 Operational amplifier (first operational amplifier) 12 operational amplifier (second operational amplifier) 13 Capacitance component 14 Input terminal (first input terminal) 15 Input terminal (second input terminal) 16, 22 Feedback loop 17 Output terminal (first output terminal) 18 Output terminal (second output terminal) 19 Input terminal (third input terminal) 20 Input terminal (4th input terminal) 21 Impedance element 23 Output terminal (third output terminal) 24 differential amplifier circuit 25 amplifier circuit (first amplifier circuit) 26 Amplifier circuit (second amplifier circuit)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Gyroscopes (AREA)
  • Amplifiers (AREA)

Abstract

　ＩＶ変換器は、容量成分に接続されるよう構成された第１のオペアンプと、第１のオペアンプに接続された第２のオペアンプと、第２のオペアンプに接続されたインピーダンス素子とを備える。第１のオペアンプは、容量成分に接続されるように構成された第１の入力端子と、基準電位に接続された第２の入力端子と、第１と第２の出力端子とを有する。第１の出力端子は第１の入力端子に接続されることにより帰還ループを構成する。第２のオペアンプは、第２の出力端子に接続された第３の入力端子と、基準電位に接続された第４の入力端子と、インピーダンス素子を介して第３の入力端子に接続されることにより帰還ループを構成する第３の出力端子とを有する。第１のオペアンプの第１と第２の出力端子が出力する電流の位相は略等しい。

Description

ＩＶ変換器およびこのＩＶ変換器を用いた慣性力センサ
　本発明は、自動車、航空機、船舶、ロボット、その他各種電子機器等に用いられるＩＶ変換器およびこのＩＶ変換器を用いた慣性力センサに関する。
　図８は従来のＩＶ変換器１の回路図である。従来のＩＶ変換器１は、容量成分２に接続された入力端子３と、基準電位に接続された入力端子４と、抵抗５を介して入力端子３に接続されることにより帰還ループ６ｆを構成する出力端子７とを有する。
　ＩＶ変換器１に類似する従来のＩＶ変換器は、例えば、特許文献１に記載されている。
　ＩＶ変換器１においては、出力端子７から出力される信号とノイズ量の比（以下、Ｓ／Ｎ比）は容量成分２の容量値に大きく依存する。
特開２００８－２１６１８７号公報
　ＩＶ変換器は、容量成分に接続されるよう構成された第１のオペアンプと、第１のオペアンプに接続された第２のオペアンプと、第２のオペアンプに接続されたインピーダンス素子とを備える。第１のオペアンプは、容量成分に接続されるように構成された第１の入力端子と、基準電位に接続された第２の入力端子と、第１と第２の出力端子とを有する。第１の出力端子は第１の入力端子に接続されることにより帰還ループを構成する。第２のオペアンプは、第２の出力端子に接続された第３の入力端子と、基準電位に接続された第４の入力端子と、インピーダンス素子を介して第３の入力端子に接続されることにより帰還ループを構成する第３の出力端子とを有する。第１のオペアンプの第１と第２の出力端子が出力する電流の位相は略等しい。
　このＩＶ変換器はノイズ量を低減することによりＳ／Ｎ比を改善することができる。
図１は実施の形態におけるＩＶ変換器のブロック図である。 図２は実施の形態におけるＩＶ変換器のオペアンプの回路図である。 図３は実施の形態におけるＩＶ変換器の他のオペアンプの回路図である。 図４は実施の形態におけるＩＶ変換器のさらに他のオペアンプの回路図である。 図５は実施の形態における検出素子の上面図である。 図６は図５に示す検出素子の線６－６における断面図である。 図７は実施の形態における慣性力センサの回路ブロック図である。 図８は従来のＩＶ変換器のブロック図である。
　図１は、実施の形態１におけるＩＶ変換器１０のブロック図である。ＩＶ変換器１０はオペアンプ１１、１２とオペアンプ１２に接続されたインピーダンス素子２１とを備える。オペアンプ１１は、反転入力端子である入力端子１４と、非反転入力端子である入力端子１５と、出力端子１７、１８とを有する。入力端子１４は、容量成分１３に接続されるように構成されている。入力端子１５は基準電位に接続されている。出力端子１７は入力端子１４に接続されることにより帰還ループ１６を構成する。オペアンプ１２は、反転入力端子である入力端子１９と、非反転入力端子である入力端子２０と、出力端子２３とを有する。入力端子１９は出力端子１８に接続されている。入力端子２０は基準電位に接続されている。インピーダンス素子２１は抵抗等のインピーダンスを有する素子である。出力端子２３はインピーダンス素子２１を介して入力端子１９に接続されることにより帰還ループ２２を構成する。ＩＶ変換器１０は容量成分１３に流れる電流を電圧に変換して出力端子２３から出力することができる。
　図８に示す従来のＩＶ変換器１において、出力端子７から出力される信号のノイズ量Ｎは、ＩＶ変換器１の入力換算ノイズＶｎと、抵抗５の抵抗値Ｒと、信号の周波数ωと、容量成分２の容量値Ｃとにより以下の式１で表される。
Ｎ＝Ｖｎ×（ＲωＣ＋１）　…（式１）
　式１に示すように、ノイズ量Ｎは容量成分２の容量値Ｃに比例して大きくなる。従って、ＩＶ変換器１の信号Ｓとノイズ量Ｎの比（以下、Ｓ／Ｎ比）は、容量成分２の容量値Ｃに大きく依存する。
　図１に示す実施の形態におけるＩＶ変換器１０では、オペアンプ１１の出力端子１８が出力する電流の位相は出力端子１７が出力する電流の位相と略等しい。この構成により、ＩＶ変換器１０に入力される容量成分１３と帰還ループ２２におけるインピーダンス素子２１とを直接接続しないので、オペアンプ１２における入力負荷容量を小さくすることができる。この結果、式１における容量値Ｃを小さくすることができるので、ＩＶ変換器１０のノイズ量を低減し、Ｓ／Ｎを改善することができる。
　図２はオペアンプ１１の回路図である。なお、出力端子１７が入力端子１４に接続されてオペアンプ１１は帰還ループ１６を構成しているが、図２においてはこの接続は省略している。
　図２に示すように、オペアンプ１１は、入力端子１４の電圧と入力端子１５の電圧との差分の電圧を増幅する差動増幅回路２４と、差動増幅回路２４の出力を増幅して出力端子１７に出力する増幅回路２５と、差動増幅回路２４の出力を増幅して出力端子１８に出力する増幅回路２６とを備える。
　差動増幅回路２４では、Ｐチャネルの電界効果トランジスタ（以下、ＦＥＴ）２９のドレインとＮチャネルのＦＥＴ３０のドレインとが接続された状態でＦＥＴ２９、３０が電流源２７と基準電位２８との間に直列に接続されて直列接続体を構成している。また、ＦＥＴ２９およびＦＥＴ３０よりなる直列接続体と並列接続となるように、ＰチャネルのＦＥＴ３１のドレインとＮチャネルのＦＥＴ３２のドレインとが接続された状態でＦＥＴ３１、３２が電流源２７と基準電位２８との間に直列に接続されている。入力端子１４はＦＥＴ２９のゲートに接続され、入力端子１５はＦＥＴ３１のゲートに接続されている。また、ＦＥＴ３０のゲートとＦＥＴ３２のゲートはともにＦＥＴ２９のドレインと接続されている。ＦＥＴ３１のドレインが後段の増幅回路２５、２６と接続されている。
　増幅回路２５は、電流源３３と基準電位２８との間に接続されたＮチャネルのＦＥＴ３４を備えている。ＦＥＴ３１のドレインがＦＥＴ３４のゲートと接続されている。ＦＥＴ３４のドレインが出力端子１７と接続されている。
　増幅回路２６は、電流源３５と基準電位２８との間に接続されたＮチャネルのＦＥＴ３６を備えている。ＦＥＴ３１のドレインがＦＥＴ３６のゲートと接続されている。ＦＥＴ３６のドレインが出力端子１８と接続されている。電流源２７、３３、３５は電源Ｖｃｃに接続されている。
　図２に示すオペアンプ１１では、出力端子１７から出力される電流の位相と出力端子１８から出力される電流の位相を略等しくすることができる。
　なお、増幅回路２６の増幅率は増幅回路２５の増幅率と略等しくすることが望ましい。このようにすることにより、入力端子１４、１５から出力端子１７へ至る回路の構成と、入力端子１４、１５から出力端子１８へ至る回路の構成とを同じにすることができるので、入出力信号の変換誤差を最小にすることができる。
　なお、オペアンプ１１は、差動増幅回路２４と増幅回路２５又は差動増幅回路２４と増幅回路２６の２段の増幅回路で構成されているが、３段又は４段等の多段増幅回路で構成されていてもよい。
　図３は、図１と図２に示すオペアンプ１１の代りに用いることのできる他のオペアンプ１１ａの回路図である。図３において図２に示すオペアンプ１１と同じ部分には同じ参照番号を付す。図２に示すオペアンプ１１では、初段のＦＥＴ２９、３１はＰチャネルのＦＥＴである。図３に示すオペアンプ１１ａでは、初段のＦＥＴ２９ａ、３１ａはＮチャネルのＦＥＴであり、それぞれ電源Ｖｃｃとの間にＰチャネルのＦＥＴ３０ａ、３２ａを接続して差動増幅回路２４ａを構成している。ＰチャネルのＦＥＴ３４ａを備えた増幅回路２５ａおよびＰチャネルのＦＥＴ３６ａを備えた増幅回路２６ａが差動増幅回路２４ａ接続されてオペアンプ１１ａが構成される。
　すなわち、差動増幅回路２４ａでは、ＮチャネルのＦＥＴ２９ａのドレインとＰチャネルのＦＥＴ３０ａのドレインとが接続された状態でＦＥＴ２９ａ、３０ａが電流源２７と電源Ｖｃｃとの間に直列に接続されて直列接続体を構成している。また、ＦＥＴ２９ａおよびＦＥＴ３０ａよりなる直列接続体と並列接続となるように、ＮチャネルのＦＥＴ３１ａのドレインとＰチャネルのＦＥＴ３２ａのドレインとが接続された状態でＦＥＴ３１ａ、３２ａが電流源２７と基準電位２８との間に直列に接続されている。入力端子１４はＦＥＴ２９ａのゲートに接続され、入力端子１５はＦＥＴ３１ａのゲートに接続されている。また、ＦＥＴ３０ａのゲートとＦＥＴ３２ａのゲートはともにＦＥＴ２９ａのドレインと接続されている。ＦＥＴ３１ａのドレインが後段の増幅回路２５ａ、２６ａと接続されている。
　増幅回路２５ａは、電流源３３と電源Ｖｃｃとの間に接続されたＰチャネルのＦＥＴ３４ａを備えている。ＦＥＴ３１ａのドレインがＦＥＴ３４ａのゲートと接続されている。ＦＥＴ３４ａのドレインが出力端子１７と接続されている。
　増幅回路２６ａは、電流源３５と電源Ｖｃｃとの間に接続されたＰチャネルのＦＥＴ３６ａを備えている。ＦＥＴ３１ａのドレインがＦＥＴ３６ａのゲートと接続されている。ＦＥＴ３６ａのドレインが出力端子１８と接続されている。電流源２７、３３、３５は基準電位２８に接続されている。
　図４は、図１と図２に示すオペアンプ１１の代りに用いることのできるさらに他のオペアンプ１１ｂの回路図である。図４において、図２に示すオペアンプ１１と同じ部分には同じ参照番号を付す。オペアンプ１１ｂは図２に示すオペアンプ１１の増幅回路２５、２６の代りに差動増幅回路２４の後段に設けられたミラー回路３７を有する。ミラー回路３７では、ＦＥＴ３１のドレインがＮチャネルのＦＥＴ３９のゲートと接続され、電流源３３とＦＥＴ３９のソースの間にＦＥＴ３９ａ、３９ｂが直列に接続されている。また、電源Ｖｃｃと基準電位２８の間にＦＥＴ３９ｃ、３９ｄが直列に接続されている。ＦＥＴ３９ｂのソースが出力端子１７と接続され、ＦＥＴ３９ｄのソースが出力端子１８と接続されている。図２に示すオペアンプ１１では増幅回路２５の増幅率と増幅回路２６の増幅率を一致させるためにＦＥＴ３４、３６の特性を合わせる必要がある。また、図３に示すオペアンプ１１ａでは増幅回路２５ａの増幅率と増幅回路２６ａの増幅率を一致させるためにＦＥＴ３４ａ、３６ａの特性を合わせる必要がある。図４に示すオペアンプ１１ｂでは、ミラー回路３７を用いることにより、簡易な構成で出力端子１７、１８から略同じ信号を出力することができる。なお、図４に示すようにＦＥＴ３９ａとＦＥＴ３９ｂとの間にＦＥＴ３９ｅを直列に接続し、ＦＥＴ３９ｃとＦＥＴ３９ｄとの間にＦＥＴ３９ｆを直列に接続し、ＦＥＴ３９ｅとＦＥＴ３９ｆからなるカスコード回路が設けられていてもよい。この構成により、カスコード回路のソース側に接続されたＦＥＴ３９ａおよびＦＥＴ３９ｃの特性の電源依存性を小さくすることができる。同様にＦＥＴ３９ｂおよびＦＥＴ３９ｄのドレイン側にカスコード回路を設けてもよい。
　ＩＶ変換器１０を用いた慣性力センサについて説明する。実施の形態における慣性力センサは角速度を検出する角速度センサである。
　図５は、角速度センサの検出素子４０の上面図である。検出素子４０は音叉型の検出素子である。図６は図５に示す検出素子４０の線６－６における断面図である。
　図５に示すように検出素子４０は、支持部４１と、支持部４１に接続された一端を有するアーム４２、４３とを備えた音叉形状を有する。
　図６に示すように、検出素子４０は、音叉型のシリコン基板４４、４５と、シリコン基板４４、４５の上面にそれぞれ設けられた下部電極４６、４７と、下部電極４６、４７の上面にそれぞれ設けられた圧電薄膜４８、４９と、圧電薄膜４８の上面に設けられた上部電極５０、５１、５２と、圧電薄膜４９の上面に設けられた上部電極５３、５４、５５とを備える。上部電極５０、５２、５３、５５は駆動電極５０、５２、５３、５５である。上部電極５１、５４は検出電極５１、５４である。また、下部電極４６、４７は基準電位に接続されている。
　シリコン基板４４、４５は、シリコン（Ｓｉ）などの半導体基板、溶融石英、アルミナ等の非圧電材料を用いて形成されている。好ましくは、シリコンを用いることにより、微細加工技術を用いて小型の慣性力センサを作製することができる。なお、シリコン基板４４、４５の表面には、例えば、シリコン酸化膜（ＳｉＯ２）からなるバリア層や、チタン（Ｔｉ）からなる密着層など、他の層が形成されていても良い。
　下部電極４６、４７は、例えば、銅、銀、金、チタン、タングステン、白金、クロム、モリブデンの少なくとも一種からなる単体金属、又はこれらを主成分とする合金又はそれらの金属が積層された構成からなる。好ましくは、下部電極４６、４７をＴｉまたはＴｉＯｘを含む白金（Ｐｔ）の合金で形成することにより、電動度が高く高温酸化雰囲気での安定性が優れた電極４６、４７を得ることができる。なお、下部電極４６、４７の上面に、例えば、チタン酸塩（チタン酸鉛ＰｂＴｉＯ３等）からなる配向制御層など、他の層が形成されていてもよい。
　圧電薄膜４８、４９は、例えば、酸化亜鉛、タンタル酸リチウム、ニオブ酸リチウム、又はニオブ酸カリウムを用いて形成されている。好ましくは、圧電薄膜４８、４９にジルコニウム酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）を用いることにより、圧電特性の良い慣性力センサを実現することができる。なお、圧電薄膜４８、４９の上面にチタン（Ｔｉ）からなる密着層など、他の層が形成されていてもよい。
　上部電極５０～５５は、例えば、銅、銀、金、チタン、タングステン、白金、クロム、モリブデンの少なくとも一種からなる単体金属、又はこれらを主成分とする合金又はそれらの金属が積層された構成からなる。好ましくは、上部電極５０～５５を金（Ａｕ）で形成することにより、熱、湿気、酸素など、ほとんどの化学的腐食に対して非常に強い電極パターンを形成することができる。
　実施の形態では圧電薄膜４８、４９の比誘電率は約９８０である。前述のように、検出素子４０では、圧電薄膜４８、４９が下部電極４６、４７と上部電極５０～５５とで挟まれているので、大きな容量成分を有している。この容量成分が検出素子４０のノイズレベルに悪影響を及ぼす場合がある。
　以下、検出素子４０を用いた角速度の検出方法について説明する。
　駆動電極５０、５２、５３、５５に所定の駆動電圧が印加されることで検出素子４０はＸ軸方向に振動し（駆動振動）、その状態で、Ｙ軸周りの角速度が印加されるとコリオリ力により、アーム４２、４３がＺ軸方向に撓む。圧電薄膜４８、４９がアーム４２、４３と共に撓むことで検出電極５１、５４に電荷が発生する。この電荷の量がコリオリ力に比例することから、角速度を検出することが可能となる。
　ここで、検出素子４０のアーム４２、４３がＸ軸方向でそれぞれ逆方向に変位するように振動しているので、Ｙ軸周りに角速度が印加された場合のコリオリ力によりアーム４２、４３はＺ軸方向の互いに逆の方向に撓む。このため、検出電極５１、５４にコリオリ力に応じて発生する電荷により流れる電流は互いに逆の極性を有する。
　また、図５に示すモニタ電極５６は駆動振動に同期した周波数の信号を取り出すための電極であり、モニタ電極５６により検出された信号を後述する検出回路での検波に用いる。
　図７は実施の形態における慣性力センサ１００１の回路ブロック図である。慣性力センサ１００１は、検出素子４０を駆動して振動させる駆動回路７１と、検出素子４０からの出力信号を処理する検出回路８９とを備える。
　駆動回路７１は、モニタ電極５６に電気的に接続されたモニタ入力端子６０と、モニタ電流を電圧に変換するＩＶ変換器６１と、電圧に変換されたモニタ電流（以下、モニタ信号）を直流（ＤＣ）信号に変換するＤＣ変換器６２と、モニタ信号を増幅する自動利得制御（ＡＧＣ）回路６３と、ＡＧＣ回路６３の出力から不要な周波数成分を除去するバンドバスフィルタ（ＢＰＦ）６４と、バンドパスフィルタ６４の出力を増幅する出力増幅器６５と、出力増幅器６５の出力を反転させる反転増幅器６６と、検出素子４０の駆動電極５０、５２、５３、５５に接続される駆動出力端子６７、６８とを備える。モニタ入力端子６０は、駆動振動に同期してモニタ電極５６に発生する電荷により発生するモニタ電流を駆動回路７１に入力する。ＡＧＣ回路６３は、ＤＣ変換器６２の出力レベルに応じた利得でモニタ信号を増幅する。
　駆動回路７１のモニタ入力端子６０及び駆動出力端子６７、６８を検出素子４０の駆動電極５０、５２、５３、５５に接続することで駆動ループが形成され、自励発振により検出素子４０に駆動電圧が印加される。また、ＤＣ変換器６２の出力が増加すればＡＧＣ回路６３のゲインが下がり、ＤＣ変換器６２の出力が減少すればＡＧＣ回路６３のゲインが増加するように制御されている。この制御によって、ＡＧＣ回路６３へ入力されるモニタ信号のレベルが概一定になるように制御され、結果的に駆動振動の振幅が一定になる。移相器６９はＩＶ変換器６１で電圧に変換されたモニタ信号の位相を９０度回転させて出力する。クロック生成器７０は移相器の出力を用いて同期検波用の方形波形のクロック信号を生成する。
　検出回路８９は、検出素子４０の検出電極５１、５４にそれぞれ電気的に接続された入力端子８０、８１と、ＩＶ変換器８２、８３と、差動増幅器８４と、同期検波器８５と、Ａ／Ｄ変換器８６と、ローパスフィルタ（ＬＰＦ）８７、出力端子８８とを備える。クロック生成器７０の出力するクロック信号を用いて同期検波器８５における同期検波が行われる。
　検出素子４０の検出電極５１、５４において発生した互いに逆極性の電流はＩＶ変換器８２、８３によって互いに逆極性の電圧に変換される。変換された電圧の差分を差動増幅器８４で算出することにより、互いに逆極性の電圧を実質的に合算することができる。差動増幅器８４の出力は同期検波器８５に入力され、クロック生成器７０から出力されるクロック信号で同期検波され、Ａ／Ｄ変換器８６でデジタル信号に変換される。そのデジタル信号はローパスフィルタ８７で不要信号を除去したあと、出力端子８８から出力される。
　実施の形態においては、ＩＶ変換器８２、８３としてそれぞれ図１に示すＩＶ変換器１０が用いられている。すなわち、検出素子４０の検出電極５１は、入力端子８０を介してＩＶ変換器１０（８２）の入力端子１４に接続され、出力端子２３は差動増幅器８４の一方の入力端子に接続されている。また、検出素子４０の検出電極５４は入力端子８１を介してＩＶ変換器１０（８３）の入力端子１４（８１）に接続され、出力端子２３は差動増幅器８４の他方の入力端子に接続されている。
　上述のように、検出素子４０は、圧電薄膜４８、４９が下部電極４６、４７と上部電極５０～５５とで挟まれた構成を有して、大きな容量成分を有している。検出電極５１、５４から出力される電流を電圧に変換するＩＶ変換器８２、８３としてそれぞれＩＶ変換器１０を用いることにより、ＩＶ変換器８２、８３に接続される検出素子４０の容量成分と帰還ループ２２におけるインピーダンス素子２１とが直接接続されない。したがって、オペアンプ１２における入力負荷容量を小さくすることができる。この結果、圧電薄膜４８、４９、下部電極４６、４７、上部電極５０～５５からなる容量成分に起因するノイズ量を低減し、慣性力センサ１００１のＳ／Ｎ比を改善することができる。
　なお、ＩＶ変換器８２、８３として図１に示すＩＶ変換器１０を用いることができる。この構成により、出力端子１８が出力する電流の位相と出力端子１７が出力する電流の位相とを略等しくすることができる。
　本発明におけるＩＶ変換器は、ノイズ量を低減し、Ｓ／Ｎを改善することができるので、自動車、航空機、船舶、ロボット、その他各種電子機器等において有用である。
１０　　ＩＶ変換器
１１　　オペアンプ（第１のオペアンプ）
１２　　オペアンプ（第２のオペアンプ）
１３　　容量成分
１４　　入力端子（第１の入力端子）
１５　　入力端子（第２の入力端子）
１６，２２　　帰還ループ
１７　　出力端子（第１の出力端子）
１８　　出力端子（第２の出力端子）
１９　　入力端子（第３の入力端子）
２０　　入力端子（第４の入力端子）
２１　　インピーダンス素子
２３　　出力端子（第３の出力端子）
２４　　差動増幅回路
２５　　増幅回路（第１の増幅回路）
２６　　増幅回路（第２の増幅回路）

Claims (6)

  1. 容量成分に流れる電流を電圧に変換できるＩＶ変換器であって、
    前記容量成分に接続されるように構成された第１のオペアンプと、
    前記第１のオペアンプに接続された第２のオペアンプと、
    前記第２のオペアンプに接続されたインピーダンス素子と、
    を備え、
    前記第１のオペアンプは、
    　　　前記容量成分に接続されるように構成された第１の入力端子と、
    　　　基準電位に接続された第２の入力端子と、
    　　　前記第１の入力端子に接続されることにより帰還ループを構成する第１の出力端子と、
    　　　第２の出力端子と、
    を有し、
    前記第２のオペアンプは、
    　　　前記第２の出力端子に接続された第３の入力端子と、
    　　　基準電位に接続された第４の入力端子と、
    　　　前記インピーダンス素子を介して前記第３の入力端子に接続されることにより帰還ループを構成する第３の出力端子と、
    を有し、
    前記第１のオペアンプの前記第２の出力端子が出力する電流の位相は前記第１のオペアンプの前記第１の出力端子が出力する電流の位相と略等しい、ＩＶ変換器。
  2. 前記第１のオペアンプの前記第２の出力端子が出力する前記電流の振幅は前記第１のオペアンプの前記第１の出力端子が出力する前記電流の振幅と略等しい、請求項１に記載のＩＶ変換器。
  3. 前記第１のオペアンプは、
    　　　前記第１の入力端子の電圧と前記第２の入力端子の電圧との差分を増幅する差動増幅回路と、
    　　　前記差動増幅回路の出力を増幅し、前記第１の出力端子に出力する第１の増幅回路と、
    　　　前記差動増幅回路の出力を増幅し、前記第２の出力端子に出力する第２の増幅回路と、
    をさらに有する、請求項１に記載のＩＶ変換器。
  4. 前記第１の増幅回路の増幅率と前記第２の増幅回路の増幅率とは略等しい、請求項３に記載のＩＶ変換器。
  5. 前記第１のオペアンプは、
    　　　前記第１の入力端子の電圧と前記第２の入力端子の電圧との差分の電圧を増幅する差動増幅回路と、
    　　　前記差動増幅回路の出力を増幅し、前記第１の出力端子および前記第２の出力端子に略同じ信号を出力するミラー回路と、
    をさらに有する、請求項１に記載のＩＶ変換器。
  6. 容量成分を有し、慣性力に応じた電流を出力する慣性力センサ素子と、
    前記電流を電圧に変換するＩＶ変換器と、
    前記慣性力を検知する検知回路と、
    を備え、
    前記ＩＶ変換器は、
    　　　前記慣性力センサに接続されるよう構成された第１のオペアンプと、
    　　　前記第１のオペアンプに接続された第２のオペアンプと、
    　　　前記第２のオペアンプに接続されたインピーダンス素子と、
    を備え、
    前記第１のオペアンプは、
    　　　前記容量成分に接続されるように構成された第１の入力端子と、
    　　　基準電位に接続された第２の入力端子と、
    　　　前記第１の入力端子に接続されることにより帰還ループを構成する第１の出力端子と、
    　　　第２の出力端子と、
    を有し、
    前記第２のオペアンプは、
    　　　前記第２の出力端子に接続された第３の入力端子と、
    　　　基準電位に接続された第４の入力端子と、
    　　　前記インピーダンス素子を介して前記第３の入力端子に接続されることにより帰還ループを構成する第３の出力端子と、
    を有し、
    前記第１のオペアンプの前記第２の出力端子が出力する電流の位相は前記第１のオペアンプの前記第１の出力端子が出力する電流の位相と略等しく、
    前記検知回路は前記第３の出力端子から出力される信号に基づいて前記慣性力を検知する、慣性力センサ。
PCT/JP2013/001551 2012-03-19 2013-03-11 Ｉｖ変換器およびこのｉｖ変換器を用いた慣性力センサ WO2013140740A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/374,373 US9455672B2 (en) 2012-03-19 2013-03-11 IV converter and inertial force sensor using IV converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-061457 2012-03-19
JP2012061457 2012-03-19

Publications (1)

Publication Number Publication Date
WO2013140740A1 true WO2013140740A1 (ja) 2013-09-26

Family

ID=49222223

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/001551 WO2013140740A1 (ja) 2012-03-19 2013-03-11 Ｉｖ変換器およびこのｉｖ変換器を用いた慣性力センサ

Country Status (3)

Country Link
US (1) US9455672B2 (ja)
JP (1) JPWO2013140740A1 (ja)
WO (1) WO2013140740A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218807A (ja) * 1985-07-17 1987-01-27 Toshiba Corp カレントミラ−回路
JPH0766636A (ja) * 1993-08-25 1995-03-10 Sony Corp Ｉ−ｖ変換回路
JPH08261764A (ja) * 1995-03-20 1996-10-11 Taiyo Yuden Co Ltd 角速度検出器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0482271B1 (en) 1990-10-24 1996-02-21 International Business Machines Corporation Current-to-voltage converter with low noise, wide bandwidth and high dynamic range
JPH07175536A (ja) * 1993-12-17 1995-07-14 Toshiba Corp カレントミラー回路
JPH09252224A (ja) * 1996-03-15 1997-09-22 Rohm Co Ltd 電流／電圧変換回路
JP2000266547A (ja) * 1999-03-15 2000-09-29 Citizen Watch Co Ltd 角速度検出装置
JP2005121367A (ja) * 2003-09-11 2005-05-12 Olympus Corp 光電流検出回路及びその光電流検出回路を用いた光電流検出装置並びに光学式エンコーダ
JP4645013B2 (ja) * 2003-10-03 2011-03-09 パナソニック株式会社 加速度センサ及びそれを用いた複合センサ
JP2005252810A (ja) 2004-03-05 2005-09-15 Canon Inc 電流電圧変換回路
JP2007005901A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 受光回路および受光回路を備える半導体集積回路装置
US7902867B2 (en) * 2006-04-03 2011-03-08 Blaise Laurent Mouttet Memristor crossbar neural interface
JP2008216187A (ja) 2007-03-07 2008-09-18 Seiko Epson Corp 検出装置、ジャイロセンサ、電子機器及び半導体装置
JP5079541B2 (ja) 2007-03-16 2012-11-21 シチズンホールディングス株式会社 物理量センサ
JP2008241330A (ja) 2007-03-26 2008-10-09 Citizen Holdings Co Ltd 圧電振動子の検出回路およびジャイロセンサ
JP4825838B2 (ja) 2008-03-31 2011-11-30 ルネサスエレクトロニクス株式会社 出力増幅回路及びそれを用いた表示装置のデータドライバ
US8081030B2 (en) 2008-12-19 2011-12-20 Honeywell International Inc. Multi-mode amplifier
US9331469B2 (en) * 2009-10-02 2016-05-03 Semiconductor Components Industries, Llc Ground fault circuit interrupter and method
JPWO2013132842A1 (ja) * 2012-03-07 2015-07-30 パナソニックＩｐマネジメント株式会社 荷重センサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218807A (ja) * 1985-07-17 1987-01-27 Toshiba Corp カレントミラ−回路
JPH0766636A (ja) * 1993-08-25 1995-03-10 Sony Corp Ｉ−ｖ変換回路
JPH08261764A (ja) * 1995-03-20 1996-10-11 Taiyo Yuden Co Ltd 角速度検出器

Also Published As

Publication number Publication date
US9455672B2 (en) 2016-09-27
US20150013459A1 (en) 2015-01-15
JPWO2013140740A1 (ja) 2015-08-03

Similar Documents

Publication Publication Date Title
JP4671305B2 (ja) 物理量センサ
US8701487B2 (en) Angular velocity detection apparatus and electronic instrument
US8511161B2 (en) Physical amount detecting device
US8539833B2 (en) Physical amount detecting device
US8829992B2 (en) Signal level conversion circuit, physical quantity detection device and electronic apparatus
JP4696996B2 (ja) 慣性力センサ
JP2007057340A (ja) 発振回路及び角速度センサ
JPH0674774A (ja) ジャイロの駆動回路
JP2007256233A5 (ja)
JPH03172714A (ja) 検出回路
JP2012149904A (ja) 温度検出回路及びセンサー装置
US9513309B2 (en) Inertia sensor with switching elements
JP2002228453A (ja) 振動ジャイロおよびその温度ドリフト調整方法
WO2013140740A1 (ja) Ｉｖ変換器およびこのｉｖ変換器を用いた慣性力センサ
JP5079541B2 (ja) 物理量センサ
JP2003087057A (ja) 同期検波回路及びこれを用いた角速度センサ
JP2008241330A (ja) 圧電振動子の検出回路およびジャイロセンサ
JP6731235B2 (ja) 複合スイッチ回路、物理量検出装置、電子機器および移動体
JP2012199664A (ja) 差動増幅回路及び集積回路装置
JP2013019834A (ja) 角速度検出回路、集積回路装置及び角速度検出装置
JP2007205803A (ja) センサ信号処理システムおよびディテクタ
JP2006177895A (ja) 静電容量／電圧変換装置および力学量センサ
JP5470040B2 (ja) 角速度信号検出回路及び角速度信号検出方法
JP4440360B2 (ja) 角速度検出装置
JP2014149229A (ja) 角速度センサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13764336

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014506001

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14374373

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13764336

Country of ref document: EP

Kind code of ref document: A1