JPH07175536A - カレントミラー回路 - Google Patents

Abstract

(57)【要約】 【目的】トランスコンダクタのトランスコンダクタンス
を必要以上に大きくすることなく入力電流の誤差を小さ
くできるカレントミラー回路を提供する。 【構成】第１および第２のトランスコンダクタ１，２に
より構成され、電流入力端子３に流れる入力電流と方向
が反転した出力電流を電流出力端子４から取り出すカレ
ントミラー回路において、電流入力端子３と第１のトラ
ンスコンダクタ１の入力端との間に電圧増幅器５を配置
し、第１のトランスコンダクタ１の出力を電流入力端子
３側に帰還する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カレントミラー回路に
関する。

【０００２】

【従来の技術】カレントミラー回路は、電流の大きさが
入力電流に比例し電流の方向が入力電流に対して反転し
た出力電流を発生する回路であり、従来より増幅器のバ
イアス回路などに多く使用されている。

【０００３】従来のカレントミラー回路の基本構成を図
７に示す。このカレントミラー回路は二つの電圧−電流
変換手段（以下、トランスコンダクタという）１，２を
用いて構成される。すなわち、電流入力端子３には第１
のトランスコンダクタ１と第２のトランスコンダクタ２
の入力端が共通に接続され、第１のトランスコンダクタ
１の出力端はその入力端つまり電流入力端子３に接続さ
れ、第２のトランスコンダクタ２の出力端は電流出力端
子４に接続される。電流入力端子３に入力される入力電
流Ｉinと、電流出力端子４より出力される出力電流Ｉou
t は、例えば矢印で示されるように逆向きとなる。

【０００４】このカレントミラー回路の入力インピーダ
ンスは、第１のトランスコンダクタ１のトランスコンダ
クタンスをｇｍ１とすると、１／ｇｍ１となる。従っ
て、電流入力端子３に接続される入力電流源（図示せ
ず）が有限の出力インピーダンスを持つ場合、その入力
電流源の電流を入力電流源の出力インピーダンスとカレ
ントミラー回路の入力インピーダンス（１／ｇｍ１）と
で分流した電流がカレントミラー回路の入力電流とな
る。すなわち、カレントミラー回路の入力電流が入力電
流源の電流に対して誤差を持つことになる。

【０００５】このようなカレントミラー回路の入力電流
誤差は、通常は大きな問題とならない。例えばカレント
ミラー回路を増幅器のバイアス回路に用いた場合、この
入力電流の誤差が増幅器の性能に大きな影響を与えるこ
とはない。しかし、信号を電流の大小で表現するような
いわゆるカレントモードの回路や信号伝送系では、カレ
ントミラー回路の入力電流誤差は信号伝送精度の劣化を
来たすことになり、大きな問題となる。

【０００６】カレントミラー回路の入力電流誤差を小さ
くするには、入力インピーダンスを下げればよく、その
ためには例えばトランスコンダクタンスｇｍ１を大きく
すればよい。しかし、ｇｍ１を大きくするには、バイポ
ーラトランジスタでは電流を大きくするか、またはＭＯ
Ｓトランジスタではサイズを大きくする必要があり、消
費電流やチップ面積の増大を考慮すると限界がある。

【０００７】

【発明が解決しようとする課題】このように従来のカレ
ントミラー回路は、入力インピーダンスに起因する入力
電流の誤差が発生し、これがカレントモードの回路や信
号伝送系においては大きな問題となっている。この電流
誤差を小さくするためにトランスコンダクタのトランス
コンダクタンスを大きくする方法では、電流を大きくす
るかトランジスタサイズを大きくする必要があり、消費
電流やチップ面積の点で限界があった。

【０００８】本発明は、このような従来の問題点を解消
するためになされたもので、トランスコンダクタンスを
必要以上に大きくすることなく、従って消費電流やチッ
プ面積の増大を伴うことなく、入力電流の誤差を小さく
できるカレントミラー回路を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
め、本発明のカレントミラー回路は、電流入力端子に入
力端が接続された電圧増幅器と、この電圧増幅器の出力
端に入力端が接続され、前記電流入力端子に出力端が接
続された第１のトランスコンダクタと、前記第１のトラ
ンスコンダクタの入力端と共通に入力端が接続され、電
流出力端子に出力端が接続された第２のトランスコンダ
クタとを備えることを基本的な特徴とする。すなわち、
電流入力端子と第１のトランスコンダクタの入力端との
間に電圧増幅器を配置し、第１のトランスコンダクタの
出力を電圧増幅器の入力端、つまり電流入力端子側に帰
還するようにしたものである。

【００１０】また、本発明は第２のトランスコンダクタ
の出力段をレギュレーテッドカスコード構成として出力
端の電位を一定電位に制御するための電位制御手段をさ
らに備えることを特徴とする。

【００１１】さらに、本発明は電圧増幅器を差動増幅器
（第１の差動増幅器）によって構成し、この第１の差動
増幅器の一方の入力端を電流入力端子に接続し、他方の
入力端に基準電位を与えると共に、第２の差動増幅器の
一方の入力端を第２のトランスコンダクタの出力端に接
続し、他方の入力端に第１の差動増幅器に与えられた基
準電位と同じ基準電位を与えるようにし、第２のトラン
スコンダクタの出力端と電流出力端子との間に電位制御
手段を挿入して第２のトランスコンダクタの出力段をレ
ギュレーテッドカスコード構成とし、第２の差動増幅器
の出力に従って第２のトランスコンダクタの出力端の電
位を電流入力端子と同電位となるように制御することを
特徴とする。また、本発明においては第１および第２の
トランスコンダクタを相補型トランジスタ対により構成
してもよい。

【００１２】

【作用】本発明によるカレントミラー回路では、第１の
トランスコンダクタの入力側に配置した電圧増幅器のゲ
インをＡとすれば、カレントミラー回路の入力インピー
ダンスは電圧増幅器がない場合に比較して１／Ａとな
り、ゲインＡを大きくとることで大幅に低下する。従っ
て、電流入力端子に接続される入力電流源の出力インピ
ーダンスの影響による入力電流誤差が減少する。この場
合、トランスコンダクタのトランスコンダクタンスを大
きくして入力インピーダンスを下げる方法と異なり、消
費電流やチップ面積を増大させることがない。

【００１３】また、第１のトランスコンダクタの出力端
の電位を一定電位に制御すれば、カレントミラー回路の
出力インピーダンスが大幅に増大するため、電流出力端
子に接続される負荷の電位の影響による出力電流の変動
がなく、安定した出力電流が取り出される。

【００１４】さらに、電圧増幅器に第１の差動増幅器を
用いると共に、第２の差動増幅器を用いて第２のトラン
スコンダクタの出力段をレギュレーテッドカスコード構
成とすることにより、第２のトランスコンダクタの出力
端を電流入力端子と同電位に制御すれば、出力電流が安
定化されるのみでなく、カレントミラー回路の入出力イ
ンピーダンスが等しくなることにより、入出力電流間の
誤差も小さくなる。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明の基本構成を示す第１の実施例の
カレントミラー回路である。このカレントミラー回路
は、第１および第２のトランスコンダクタ１，２と増幅
器５からなり、図７に示した従来のカレントミラー回路
における電流入力端子３とトランスコンダクタ１，２の
入力端の共通接続点との間に電圧増幅器５が挿入され、
トランスコンダクタ１の出力端から電圧増幅器５の入力
側に帰還が施された構成となっている。

【００１６】すなわち、電流入力端子３には電圧増幅器
５の入力端が接続され、電圧増幅器５の出力端は第１お
よび第２のトランスコンダクタ１，２の入力端に接続さ
れ、第１のトランスコンダクタ１の出力端は電流入力端
子３つまり電圧増幅器５の入力端に接続され、第２のト
ランスコンダクタ２の出力端は電流出力端子４に接続さ
れている。

【００１７】このカレントミラー回路の動作は、次の通
りである。電流入力端子３に接続される入力電流源（図
示せず）より電流入力端子３に入力された電流Ｉinはト
ランスコンダクタ１に流れ込み、この入力電流Ｉinに対
応した電圧がトランスコンダクタ１の入力端に発生す
る。このトランスコンダクタ１の入力端の電圧は、トラ
ンスコンダクタ１の入力端と共通接続されたトランスコ
ンダクタ２の入力端に与えられ、このトランスコンダク
タ２の出力端からＩin・ｇｍ２／ｇｍ１なる出力電流Ｉ
out が電流出力端子４へ取り出される。但し、ｇｍ１，
ｇｍ２はそれぞれトランスコンダクタ１，２のトランス
コンダクタンスである。

【００１８】ここで、電圧増幅器５のゲインをＡとすれ
ば、電流入力端子３の電位（入力電位）はＩin／ｇｍ１
・Ａで表わされる。これは、従来のカレントミラー回路
の入力電位の１／Ａである。すなわち、カレントミラー
回路の入力インピーダンスは１／ｇｍ１・Ａとなって、
従来のカレントミラー回路の１／Ａに低下する。入力電
流Ｉinは、電流入力端子３に接続される入力電流源の電
流を入力電流源の出力インピーダンスとカレントミラー
回路の入力インピーダンスとで分流した電流が流入する
わけであるが、図１のカレントミラー回路の入力インピ
ーダンスは従来のカレントミラー回路のそれの１／Ａに
低下することにより、入力電流源の電流に対する入力電
流Ｉinの誤差も１／Ａに圧縮される。

【００１９】また、従来のカレントミラー回路では、入
力の応答は１／ｇｍ１と入力容量との時定数によって制
限されるが、本実施例のカレントミラー回路において
は、１／Ａ・ｇｍ１と入力容量との時定数により応答が
制限されるようになり、その影響は１／Ａに低減され
る。

【００２０】図２に、図１の基本構成を具体化した第２
の実施例のカレントミラー回路を示す。この実施例のカ
レントミラー回路はＭＯＳトランジスタを用いて構成さ
れ、ＰＭＯＳトランジスタＱ１，Ｑ２が図１のトランス
コンダクタ１，２にそれぞれ相当する。また、ＮＭＯＳ
トランジスタＱ３，Ｑ４からなる差動トランジスタ対
と、その負荷であるＰＭＯＳトランジスタＱ５，Ｑ６お
よびトランジスタＱ３，Ｑ４の共通ソースに接続された
電流源ＣＳ１により、図１の電圧増幅器５に相当する差
動増幅器１１が構成されている。

【００２１】すなわち、電流入力端子３は第１のトラン
スコンダクタの出力端であるトランジスタＱ１のドレイ
ンと差動増幅器１１の一方の入力端であるトランジスタ
Ｑ４のゲートに接続され、差動増幅器１１の出力端であ
るトランジスタＱ３のドレインは第１、第２のトランス
コンダクタの入力端であるトランジスタＱ１，Ｑ２のゲ
ートに接続される。差動増幅器１１の他方の入力端であ
るトランジスタＱ３のゲートには、基準電位Ｖref1が与
えられている。なお、６は高電圧側の第２の電源端、７
は低電圧側の第２の電源端、またキャパシタＣは位相補
償用である。

【００２２】電流入力端子３には第１のトランスコンダ
クタの出力端であるトランジスタＱ１のドレインが接続
され、この第１のトランスコンダクタの入力端であるト
ランジスタＱ１のゲートに入力電流に対応した電圧が発
生し、これが第２のトランスコンダクタの入力端である
トランジスタＱ２のゲートに与えられることにより、第
２のトランスコンダクタの出力端であるトランジスタＱ
２のドレインから電流出力端子４へ入力電流と等しい出
力電流が出力される。このとき、トランジスタＱ１のト
ランスコンダクタンスをｇｍ１とし、差動増幅器１１の
ゲインをａとすれば、トランジスタＱ１のドレイン電
圧、つまり電流入力端子３の電位はＩin／ｇｍ１・ａの
変動に抑えられる。

【００２３】図３に、図２の実施例を改良した第３の実
施例のカレントミラー回路を示す。図２と同一部分に同
一符号を付して説明すると、この実施例では図１のトラ
ンスコンダクタ１，２に相当するトランジスタとしてＮ
ＭＯＳトランジスタＱ１１，Ｑ１２を用い、トランジス
タＱ１２に対してもう一つのＮＭＯＳトランジスタＱ１
３をカスコード接続している。トランジスタＱ１３のゲ
ートには、適当なバイアス電圧Ｖｂが印加されている。

【００２４】この実施例の構成によると、トランジスタ
Ｑ１２のドレイン電圧がカスコード接続されたトランジ
スタＱ１３の働きによって安定化されるため、カレント
ミラー回路の出力インピーダンスが大幅に増大する。従
って、出力電流Ｉout が電流出力端子４に接続される負
荷の電位の影響を受けて変動することがなく、安定した
出力電流を得ることができるという効果がある。

【００２５】図４に、第４の実施例のカレントミラー回
路を示す。図３と同一部分に同一符号を付して説明する
と、この実施例では図３のトランジスタＱ１３がトラン
ジスタＱ１２に対してレギュレーテッドカスコード接続
されている。すなわち、第２のトランスコンダクタの出
力端であるトランジスタＱ１２のドレインは、第１の差
動増幅器１１と同様のＮＭＯＳトランジスタＱ１２，Ｑ
２２、ＰＭＯＳトランジスタＱ２３，Ｑ２４および電流
源ＣＳ２からなる第２の差動増幅器１２の一方の入力端
であるトランジスタＱ２１のゲートに接続されている。
この差動増幅器１２の出力端であるトランジスタＱ２２
のドレインは、トランジスタＱ１２にカスコード接続さ
れたトランジスタＱ１３のゲートに接続されている。ま
た、第２の差動増幅器１２の他方の入力端であるトラン
ジスタＱ２２のゲートには、基準電位Ｖref2が与えられ
ている。

【００２６】このように、トランジスタＱ１２に対して
差動増幅器１２を介してトランジスタＱ１３がレギュレ
ーテッドカスコード接続されることにより、このトラン
ジスタＱ１２はドレイン電圧が基準電位Ｖref2と等しく
なるように制御される。従って、図３の実施例と同様に
カレントミラー回路の出力インピーダンスが大幅に増大
し、電流出力端子４に接続される負荷の電位の影響によ
らず安定した出力電流を得ることができる。

【００２７】さらに、この実施例によれば第２の差動増
幅器１２の基準電位Ｖref2を第１の差動増幅器１１の基
準電位Ｖref1と等しくすることによって、カレントミラ
ー回路の入力インピーダンスと出力インピーダンスが等
しくなる。従って、入力電流Ｉinと出力電流Ｉout 間の
誤差が少なくなり、カレントミラー回路としてより一層
好ましい特性が得られる。

【００２８】図５に、第５の実施例のカレントミラー回
路を示す。この実施例は差動入力・差動構成として、Ｐ
ＳＲＲ（Power Supply Reduction Ratio）とダイナミッ
クレンジおよび歪率の改善を図った例である。

【００２９】すなわち、差動電流入力端子３ａ，３ｂは
第１のトランスコンダクタに相当するＰＭＯＳトランジ
スタＱ３１，Ｑ３３のドレインにそれぞれ接続され、さ
らにＮＭＯＳトランジスタＱ４１，Ｑ４２とＰＭＯＳト
ランジスタＱ４３，Ｑ４４および電流源ＣＳ４からなる
差動増幅器４０の二つの入力端にそれぞれ接続されてい
る。差動増幅器４０の二つの出力端は、トランジスタＱ
３１，Ｑ３３のゲートにそれぞれ接続されると共に、第
２のトランスコンダクタに相当するＰＭＯＳトランジス
タＱ３５，Ｑ３７のゲートにそれぞれ接続されている。
トランスコンダクタＱ３５，Ｑ３７のドレインは差動電
流出力端子４ａ，４ｂにそれぞれ接続されている。

【００３０】また、ＰＭＯＳトランジスタＱ３１，Ｑ３
３，Ｑ３５，Ｑ３７のドレインは、ＮＭＯＳトランジス
タＱ３２，Ｑ３４，Ｑ３６，Ｑ３８のドレインにそれぞ
れされている。これらのトランジスタＱ３２，Ｑ３４，
Ｑ３６，Ｑ３８は、ゲートに一定バイアス電圧Ｖｂが印
加されることにより一定のオフセット電流が流れるよう
になっている。

【００３１】カレントミラー回路の入力電流は差動電流
入力端子３ａ，３ｂに差動電流の与えられ、この差動入
力電流に応じた電流がトランジスタＱ３１，Ｑ３３のド
レインに流れ、これらのドレイン電流がトランジスタＱ
３５，Ｑ３７によってコピーされて、カレントミラー回
路の出力電流が差動電流出力端子４ａ，４ｂより差動電
流の形で取り出される。

【００３２】この実施例のカレントミラー回路は、双方
向の電流を扱うことができるという特徴がある。すなわ
ち、このカレントミラー回路は差動電流入力端子３ａ，
３ｂのそれぞれ入力電流の差と等しい差を持つ差動出力
電流を差動電流出力端子４ａ，４ｂから取り出すように
構成されているので、差動電流入力端子３ａ，３ｂのそ
れぞれ入力電流の方向は同じでも逆でも構わない。

【００３３】同相帰還回路５０は、抵抗Ｒ１，Ｒ２によ
り差動電流入力端子３ａ，３ｂ（トランジスタＱ３２，
Ｑ３４のドレイン）の中点の電位を検出し、ＮＭＯＳト
ランジスタＱ５１およびＰＭＯＳトランジスタＱ５２を
介して差動増幅器４０に同相帰還を施すものである。す
なわち、差動電流入力端子３ａ，３ｂへの差動入力電流
に同相成分が含まれている場合、同相帰還回路５０によ
って差動増幅器４０の入力端であるトランジスタＱ４
１，Ｑ４２のゲートの同相電位が変化し、それに伴って
トランジスタＱ３１，Ｑ３３のドレイン電流が変化する
ことにより、差動入力電流の同相成分がトランジスタＱ
３１，Ｑ３３のドレイン電流に吸い込まれる状態で釣り
合うように動作する。

【００３４】図６に、さらに別の実施例を示す。この実
施例では第１、第２のトランスコンダクタとして相補型
ＭＯＳトランジスタを用い、かつ図５と同様に差動入力
・差動出力構成としている。

【００３５】すなわち、ドレインが共通接続されたＰＭ
ＯＳトランジスタＱ６１，ＮＭＯＳトランジスタＱ６２
の相補型トランジスタ対と、同じくドレインが共通接続
されたＰＭＯＳトランジスタＱ６３，ＮＭＯＳトランジ
スタＱ６４の相補型トランジスタ対は第１のトランスコ
ンダクタに相当し、トランジスタＱ６１，Ｑ６２のドレ
インとトランジスタＱ６３，Ｑ６４のドレインは差動電
流入力端子３ａ，３ｂにそれぞれ接続されている。

【００３６】また、ドレインが共通接続されたＰＭＯＳ
トランジスタＱ６５，ＮＭＯＳトランジスタＱ６６の相
補型トランジスタ対と、同じくドレインが共通接続され
たＰＭＯＳトランジスタＱ６７，ＮＭＯＳトランジスタ
Ｑ６８の相補型トランジスタ対は第２のトランスコンダ
クタに相当し、トランジスタＱ６５，Ｑ６６のドレイン
とトランジスタＱ６７，Ｑ６８のドレインは差動電流出
力端子４ａ，４ｂにそれぞれ接続されている。

【００３７】このような相補型ＭＯＳトランジスタを用
いたトランスコンダクタは、一般的にＰＳＲＲが低い
が、図５と同様に差動増幅器４０を用いてカレントミラ
ー回路を差動入力・差動出力構成とすることにより、Ｐ
ＳＲＲが向上する。また、この実施例においても図５の
実施例と同様の同相帰還回路５０を設けることにより、
同相入力電流成分を吸収している。

【００３８】さらに、この実施例のカレントミラー回路
は、図５の実施例と同様に双方向の電流を扱うことが可
能であるが、図５の場合と比較して大きなオフセット電
流を流す必要がないため、消費電流が減少するという利
点もある。

【００３９】なお、以上の実施例ではＭＯＳトランジス
タを用いてカレントミラー回路を構成したが、バイポー
ラトランジスタ、ジャンクショントランジスタ等の他の
形式のトランジスタを用いてカレントミラー回路を構成
することも可能である。その他、本発明はその主旨に反
しない範囲で種々変形して実施することができる。

【００４０】

【発明の効果】以上説明したように、本発明によれば電
流入力側に配置した第１のトランスコンダクタと電流出
力側に配置した第２のトランスコンダクタにより構成さ
れるカレントミラー回路において、電流入力端子と第１
のトランスコンダクタの入力端との間に電圧増幅器を配
置することにより、使用するトランスコンダクタのトラ
ンスコンダクタンスを必要以上に大きくすることなく、
すなわち、消費電流やチップ面積の増大を伴うことな
く、入力電流の誤差を効果的に小さくすることが可能で
あり、従ってカレントモードの回路や信号伝送系に好適
で、かつＩＣ化に適したカレントミラー回路を提供する
ことができる。

【図面の簡単な説明】

【図１】第１の実施例に係るカレントミラー回路の構成
図

【図２】第２の実施例に係るカレントミラー回路の構成
図

【図３】第３の実施例に係るカレントミラー回路の構成
図

【図４】第４の実施例に係るカレントミラー回路の構成
図

【図５】第５の実施例に係るカレントミラー回路の構成
図

【図６】第６の実施例に係るカレントミラー回路の構成
図

【図７】従来のカレントミラー回路の構成図

【符号の説明】

１…第１のトランスコンダクタ ２…第２のトランス
コンダクタ ３…電流入力端子 ４…電流出力端子 ５…電圧増幅器 ６，７…電源端 Ｑ１…第１のトランジスタ Ｑ２…第２のトラン
ジスタ １１…差動増幅器 Ｃ…位相補償用キャ
パシタ Ｑ１１…第１のトランジスタ Ｑ１２…第２のトラ
ンジスタ Ｑ１３…第３のトランジスタ Ｖｂ…バイアス電圧 １２…差動増幅器 ３ａ，３ｂ…差動電
流入力端子 ４ａ，４ｂ…差動電流出力端子 ４０…差動増幅器 ５０…同相帰還回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】電流入力端子に入力端が接続された電圧増
   幅手段と、 この電圧増幅手段の出力端に入力端が接続され、前記電
   流入力端子に出力端が接続された第１の電圧−電流変換
   手段と、 前記第１の電圧−電流変換手段の入力端と共通に入力端
   が接続され、電流出力端子に出力端が接続された第２の
   電圧−電流変換手段とを備えることを特徴とするカレン
   トミラー回路。
2. 【請求項２】電流入力端子に入力端が接続された電圧増
   幅手段と、 この電圧増幅手段の出力端に入力端が接続され、前記電
   流入力端子に出力端が接続された第１の電圧−電流変換
   手段と、 前記第１の電圧−電流変換手段の入力端と共通に入力端
   が接続され、電流出力端子に出力端が接続された第２の
   電圧−電流変換手段と、 この第２の電圧−電流変換手段の出力端の電位を一定電
   位に制御するための電位制御手段とを備えることを特徴
   とするカレントミラー回路。
3. 【請求項３】電流入力端子に一方の入力端が接続され、
   他方の入力端に基準電位が与えられた第１の差動増幅手
   段と、 この第１の差動増幅手段の出力端に入力端が接続され、
   前記電流入力端子に出力端が接続された第１の電圧−電
   流変換手段と、 前記第１の電圧−電流変換手段の入力端と共通に入力端
   が接続され、電流出力端子に出力端が接続された第２の
   電圧−電流変換手段と、 この第２の電圧−電流変換手段の出力端に一方の入力端
   が接続され、他方の入力端に前記第１の差動増幅器に与
   えられた基準電位と同じ基準電位が与えられた第２の差
   動増幅手段と、 前記第２の電圧−電流変換手段の出力端と前記電流出力
   端子との間に挿入され、前記第２の差動増幅手段の出力
   に従って前記第２の電圧−電流変換手段の出力端の電位
   を前記電流入力端子と同電位となるように制御する電位
   制御手段とを備えることを特徴とするカレントミラー回
   路。
4. 【請求項４】前記第１および第２の電圧−電流変換手段
   は、相補型トランジスタ対により構成されることを特徴
   とする請求項１乃至３のいずれか１項に記載のカレント
   ミラー回路。