WO2013132841A1 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
WO2013132841A1
WO2013132841A1 PCT/JP2013/001384 JP2013001384W WO2013132841A1 WO 2013132841 A1 WO2013132841 A1 WO 2013132841A1 JP 2013001384 W JP2013001384 W JP 2013001384W WO 2013132841 A1 WO2013132841 A1 WO 2013132841A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate contact
integrated circuit
semiconductor integrated
region
circuit device
Prior art date
Application number
PCT/JP2013/001384
Other languages
English (en)
French (fr)
Inventor
中西　和幸
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2014503487A priority Critical patent/JP6031086B2/ja
Publication of WO2013132841A1 publication Critical patent/WO2013132841A1/ja
Priority to US14/309,510 priority patent/US9142611B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Definitions

  • the present invention relates to a layout of a semiconductor integrated circuit device.
  • the present invention relates to a technique effective for suppressing latch-up while keeping the area of a semiconductor integrated circuit small.
  • Latch-up is a phenomenon in which a bipolar parasitic transistor is formed inside a semiconductor integrated circuit device, and the parasitic transistor has a thyristor structure. Therefore, the thyristor is turned on by a trigger such as a surge and an excessive current continues to flow. Say. This phenomenon will be described with reference to FIG.
  • FIG. 12 is a diagram showing a cross-sectional structure of a conventional semiconductor integrated circuit device.
  • An N-type well Wn1 and a P-type well Wp1 are formed on the P-type substrate Sp.
  • P-type diffusion regions Dpd1, Dps1, and polysilicon PO1 on the N-type well Wn1 form the drain, source, and gate of the P-type MOS transistor Tp1, respectively.
  • the substrate contact Dnn1 supplies the substrate potential of the P-type MOS transistor Tp1.
  • the substrate contact Dnn1 and the P-type diffusion region Dps1 which is the source of the P-type MOS transistor Tp1 are connected to the power supply potential VDD.
  • N-type diffusion regions Dnd1, Dns1, and polysilicon PO2 on the P-type well Wp1 form the drain, source, and gate of the N-type MOS transistor Tn1, respectively.
  • Substrate contact Dpp1 supplies the substrate potential of N-type MOS transistor Tn1.
  • the substrate contact Dpp1 and the N-type diffusion region Dns1 which is the source of the N-type MOS transistor Tn1 are connected to the ground potential VSS.
  • a P-type parasitic bipolar transistor Bp1 and an N-type parasitic bipolar transistor Bn1 are generated.
  • the node N2 is kept at the power supply potential VDD by the substrate contact Dnn1.
  • Node N1 is held at ground potential VSS by substrate contact Dpp1.
  • each of the P-type parasitic bipolar transistor Bp1 and the N-type parasitic bipolar transistor Bn1 is connected to the base of the bipolar transistor.
  • no current flows through the N-type well Wn1, the P-type well Wp1, and the P-type substrate Sp without turning on the bipolar transistor.
  • substrate contact regions are regularly arranged in a transistor row in advance.
  • circuit elements necessary for the operation of the semiconductor integrated circuit are arranged in the remaining region of the transistor array other than the substrate contact region.
  • Contributes to logic operation of semiconductor integrated circuits such as decoupling capacitors that suppress power supply noise of semiconductor integrated circuits in substrate contact areas and areas other than circuit elements necessary for operation (hereinafter referred to as blank areas) Arrange the elements that do not.
  • Such a semiconductor integrated circuit device is generally known (see Patent Document 1).
  • a semiconductor integrated circuit device is also known in which a substrate contact region for preventing latch-up is provided in a blank region (see Patent Document 2).
  • the blank area is used as the substrate contact area, only the arrangement of the substrate contact area is given priority over the blank area. For this reason, the number of decoupling capacitance elements is extremely reduced, and there is a problem that another adverse effect such as deterioration in power supply noise resistance occurs.
  • the present invention can secure a large number of substrate contact regions without increasing the area of the entire semiconductor integrated circuit and without significantly reducing the decoupling capacitance elements.
  • An object of the present invention is to provide a layout of a semiconductor integrated circuit device that enables reliable latch-up suppression.
  • a plurality of transistors that contribute to the logic operation, elements that do not contribute to the logic operation, and first, second, and third substrate contact regions that supply a substrate potential to the plurality of transistors are provided.
  • a semiconductor integrated circuit device is provided.
  • the semiconductor integrated circuit device is formed by arranging a plurality of transistor rows extending in the first direction side by side in a second direction orthogonal to the first direction.
  • Each of the plurality of transistor rows includes a plurality of transistors, an element that does not contribute to logic operation, a first substrate contact region, a second substrate contact region, a first substrate contact region, and a second substrate.
  • a third substrate contact region disposed between the contact regions.
  • Substrate contact regions are arranged in the second direction of the first substrate contact region and in the direction opposite to the second direction. Substrate contact regions are arranged in a second direction of the second substrate contact region and in a direction opposite to the second direction. In addition, the substrate contact region is not disposed in a region adjacent to the second direction of the third substrate contact region and the direction opposite to the second direction, and the first direction of the third substrate contact region Elements that do not contribute to the logic operation are arranged in a region adjacent to.
  • the substrate contact region can be secured and the latch-up can be suppressed without increasing the total area of the integrated circuit and without significantly reducing the elements that do not contribute to the logic operation.
  • FIG. 1 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the first embodiment.
  • FIG. 2 is a schematic diagram of a layout pattern in which decoupling capacitance elements are arranged in the blank area of the semiconductor integrated circuit device of FIG.
  • FIG. 3 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the first embodiment.
  • FIG. 4 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the second embodiment.
  • FIG. 5 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the third embodiment.
  • FIG. 6 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the fourth embodiment.
  • FIG. 7 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the fifth embodiment.
  • FIG. 1 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the first embodiment.
  • FIG. 2 is a schematic diagram of a layout pattern in which decoupling capacitance elements are arranged
  • FIG. 8 is a schematic diagram of a layout pattern of a semiconductor integrated circuit device showing another arrangement example of the substrate contacts according to the present embodiment.
  • FIG. 9 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the sixth embodiment.
  • FIG. 10 is a schematic diagram of another layout pattern of the semiconductor integrated circuit device according to the sixth embodiment.
  • FIG. 11 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the sixth embodiment.
  • FIG. 12 shows a cross-sectional structure of a conventional semiconductor integrated circuit device.
  • FIG. 1 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the first embodiment.
  • FIG. 2 is a schematic diagram of a layout pattern in which decoupling capacitance elements are arranged in a blank area of the semiconductor integrated circuit device of FIG. .
  • FIG. 3 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the first embodiment.
  • circuit elements are arranged in the first direction to form transistor rows 1a, 1b, 1c,.
  • the transistor arrays 1a, 1b, 1c,... are arranged in the second direction to form a semiconductor integrated circuit Ri.
  • the substrate contact regions Rc1, Rc2, and Rc3 each extend in the second direction, and the substrate contacts are aligned with the substrate contact regions Rc1, Rc2, and Rc3 in the second direction. It is formed. Further, in the present embodiment, the substrate contact regions Rc1, Rc2, and Rc3 are regularly arranged at equal intervals. In FIG. 1, the distance between the substrate contact regions Rc1, Rc2, and Rc3 is 2d (shown in FIG. 1), and the distance between the substrate contact regions in the first direction is equal.
  • substrate contacts Dnn1 and Dpp1 are formed, and substrate contacts (not shown) are also adjacent to the second direction. ) Is formed.
  • substrate contacts Dpp2 and Dnn2 are formed in regions adjacent to the direction opposite to the second direction.
  • the remaining regions other than the substrate contact regions Rc1, Rc2, and Rc3 are the circuit element arrangement regions Ra1 to Ra4 necessary for the operation of the semiconductor integrated circuit and the circuit element arrangement regions necessary for the operation. Regions (hereinafter, referred to as margin regions Rb1, Rb2, Rb3, Rb4, and Rb5).
  • Transistors that contribute to the logic operation are arranged in the circuit element arrangement regions Ra1 to Ra4 necessary for the operation.
  • the blank regions Rb1, Rb2, Rb3, Rb4, and Rb5 have a decoupling capacitor element, a filler cell, a repair transistor, and a potential fixing function (hereinafter referred to as a TIE function) that suppress power supply noise of the semiconductor integrated circuit.
  • transistors are also arranged in the transistor array.
  • FIG. 2 is a diagram illustrating a part of the transistor array 1a and the transistor array 1b of FIG. 1, and FIG. 3 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device of the first embodiment.
  • the transistor array 1a has a pair of an N-type well Wn1 and a P-type well Wp1.
  • a P-type diffusion region is formed in the N-type well Wn1, and a P-type MOS transistor Tp1 is formed.
  • an N-type diffusion region is formed in the P-type well Wp1, and an N-type MOS transistor Tn1 is formed.
  • Both the P-type MOS transistor Tp1 and the N-type MOS transistor Tn1 are transistors that contribute to the logic operation.
  • the transistor array 1b has the same configuration.
  • transistors Tnc and Tpc functioning as decoupling capacitors that do not contribute to the operation of the semiconductor integrated circuit are formed in the blank regions Rb1 and Rb3 to Rb5 surrounded by dotted lines.
  • the blank area Rb2 remains an empty area.
  • an N-type diffusion region is formed in the N-type well Wn1, thereby forming a substrate contact Dnn1.
  • a P-type diffusion region is formed in the P-type well Wp1 to form a substrate contact Dpp1.
  • a P-type MOS transistor Tp1 or an N-type MOS transistor Tn1 that forms a circuit necessary for the operation of the semiconductor integrated circuit is arranged in a region other than the blank regions Rb1, Rb2 and the substrate contact region Rc2. .
  • the gate electrodes of the P-type MOS transistor Tp1 and the N-type MOS transistor Tn1 are connected in one transistor row, or the transistors arranged in the transistor row 1b. In some cases, the gates are not connected like Tp1a and transistor Tn1a.
  • a transistor Tnc or Tpc functioning as a decoupling capacitor is arranged in the blank area.
  • the blank area Rb1, Of Rb3 and Rb5 a transistor Tnc1 functioning as a decoupling capacitor and a substrate contact Dp1 are disposed as a pair on the P-type well Wp1 or P-type well Wp2.
  • the transistor Tpc1 functioning as a decoupling capacitor and the substrate contact Dn1 are disposed in pairs on the N-type wells Wn1 and Wn2.
  • the transistors Tnc and Tpc functioning as decoupling capacitors instead of disposing the transistors Tnc and Tpc functioning as decoupling capacitors, as shown in FIG. 3, a pair of a transistor functioning as a decoupling capacitor and a substrate contact is disposed. Therefore, since the substrate contact is arranged, the latch-up can be suppressed without increasing the area of the semiconductor integrated circuit. In addition, by mixing the decoupling capacitance element and the substrate contact region, a large number of substrate contact regions can be secured without significantly degrading the decoupling capacitance, and latch-up can be suppressed.
  • the area of the diffusion region forming the substrate contact Dn1 is different between the blank region Rb1 and the blank region Rb3.
  • the area of the diffusion region for forming the substrate contact can be adjusted as appropriate.
  • the substrate contact Dp1 is the same as Dn1.
  • substrate contacts Dnn2 and Dpp2 are formed in the first substrate region in the substrate contact region Rc2.
  • a substrate contact Dpp1 is formed in a region adjacent to the first substrate region in the second direction.
  • a substrate contact is formed in a region adjacent to the first substrate region in the direction opposite to the second direction (not shown).
  • the substrate contact region is arranged in a region adjacent to the first substrate contact region in the second direction and the direction opposite to the second direction.
  • the substrate contacts Dn1 and Dp1 are formed in the blank region Rb5, but the substrate contact region is arranged in a region adjacent to the blank region Rb5 in the second direction. It has not been.
  • a substrate contact region is not arranged in a region adjacent to the blank region Rb5 in the direction opposite to the second direction (not shown).
  • the blank area Rb5 becomes the third substrate contact area.
  • the blank area Rb1 and the blank area Rb3 are also substrate contact areas.
  • FIG. 4 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the second embodiment.
  • the transistor Tnc2 functioning as a decoupling capacitor is formed on the P-type well Wp2, and the decoupling capacitor is formed on the N-type well Wn2 as in FIG.
  • a pair of functioning transistor Tpc1 and substrate contact Dn1 is arranged.
  • the transistor functioning as a decoupling capacitor is formed of a CMOS transistor in this embodiment.
  • the substrate contact Dp1a formed on the P-type well Wp1 in the blank region Rb1 supplies the substrate potential to the adjacent N-type MOS transistor in the P-type well Wp2, and suppresses latch-up. Acts as a force. Therefore, the substrate contact region Dp1a is effective not only for the N-type MOS transistor Tnc1, but also for the N-type MOS transistor Tnc2 in the blank region Rb3. Therefore, it is not necessary to arrange the substrate contact region formed of the P-type diffusion region in the blank region Rb3. For example, only the substrate contact Dn1 formed of the N-type diffusion region may be disposed.
  • the substrate contact region in each blank region is necessary and sufficient in terms of latch-up restraining power, such as arranging the substrate contact region only on either the N-type well side or the P-type well side in the blank region.
  • latch-up restraining power such as arranging the substrate contact region only on either the N-type well side or the P-type well side in the blank region.
  • FIG. 5 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the third embodiment.
  • the substrate contacts Dp1 and Dn1 are arranged in a biased manner in the blank area Rb3.
  • the regions of the N-type MOS transistor Tnc1 and the P-type MOS transistor Tpc1 are large, the distance between the substrate contacts Dpp2, Dnn2 and the substrate contacts Dp1, Dn1 is widened, and the latch-up suppressing effect is partially reduced.
  • the substrate contacts Dp3 and Dn3 are arranged in the center of the blank area Rb3, and the CMOS transistors are respectively connected to the two N-type MOS transistors Tnc3 and the two P-type MOS transistors Tpc3. It is divided and arranged.
  • the blank area Rb1, the blank area Rb3, and the blank area Rb5 are substrate contact areas.
  • the latch-up can be reliably suppressed without reducing the decoupling capacitance by uniformly acting the latch-up suppressing effect from the substrate contact Dp3 or Dn3 in the blank area to the nearby CMOS transistor.
  • FIG. 6 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the fourth embodiment.
  • the layout pattern shown in FIG. 6 is different from the layout pattern of the first embodiment described with reference to FIG. 3 only in the margin area Rb3. Therefore, hereinafter, only the configuration of the blank area Rb3 will be described, and the other components will be denoted by the same reference numerals and description thereof will be omitted.
  • a P-type MOS transistor Tpc4 is formed on the P-type well Wp2 in the blank region Rb3, and an N-type MOS transistor Tnc4 is formed on the N-type well Wn2 in the blank region Rb3.
  • the P-type MOS transistor Tpc4 and the N-type MOS transistor Tnc4 have a function as a substrate contact in addition to a function of a decoupling capacitor.
  • the blank area Rb1 and the blank area Rb5 are substrate contact areas.
  • the decoupling capacitance and the substrate contact regions can be arranged at higher density in the blank area, and the latch-up can be more reliably suppressed without reducing the decoupling capacitance.
  • FIG. 7 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the fifth embodiment.
  • FIG. 7 is obtained by changing the blank areas Rb1, Rb2, Rb3, and Rb5 in FIG. Therefore, about another structure, the same code
  • the P-type MOS transistor Tpr and the N-type MOS transistor Tnr arranged in the blank area Rb1 are repair transistors. That is, it is a spare element that is prepared for correction when an operation failure or the like of the integrated circuit occurs, and normally does not contribute to the logic operation of the integrated circuit.
  • the repair transistor is either fixed in potential or in a floating state when correction is not required.
  • the blank area Rb2 is an empty area, but as shown in FIG. 7, only the gate 11 is arranged and used as a dummy gate arrangement area. Further, in the empty space, not only the gate but also a gate may be disposed on the diffusion, and a dummy transistor (dummy transistor) may be disposed.
  • the configuration of this dummy transistor is the same as that of the N-type MOS transistor Tn1 or P-type MOS transistor Tp1, except that it does not contribute to the logic operation of the semiconductor integrated circuit in the floating state.
  • the P-type MOS transistor Tpt and the N-type MOS transistor Tnt in the blank area Rb3 have a function of indirectly connecting a transistor having a TIE function, that is, a power supply potential or a ground potential and another node in the integrated circuit. .
  • P-type MOS transistor Tpt and N-type MOS transistor Tnt do not contribute to the logic operation of the semiconductor integrated circuit.
  • the P-type diffusion region Dpd and the N-type diffusion region Dnd in the blank region Rb5 are antenna diodes.
  • the antenna diode is connected from the wiring layer so that the excessively charged electric charge in the wiring layer does not damage the elements of the integrated circuit, and has a function of releasing the charge, and similarly does not contribute to the logic operation of the integrated circuit.
  • the N-type MOS transistor Tnc1 in the blank region Rb5 is a decoupling capacitance element and does not contribute to the logic operation of the integrated circuit.
  • a blank area is obtained as long as the element does not contribute to the logical operation of the integrated circuit, such as a repair transistor, a transistor having a TIE function, or an antenna diode, or a combination thereof, as well as a decoupling capacitor element.
  • the element does not contribute to the logical operation of the integrated circuit, such as a repair transistor, a transistor having a TIE function, or an antenna diode, or a combination thereof, as well as a decoupling capacitor element.
  • the blank area Rb1, the blank area Rb3, and the blank area Rb5 are substrate contact areas.
  • FIG. 9 is a schematic diagram of a layout pattern of the semiconductor integrated circuit device according to the sixth embodiment.
  • FIG. 9 shows an example in which the region where the substrate contact Dnn1 and the substrate contact Dpp1 in FIG. 3 are formed is replaced with the blank region Rb1 in FIG.
  • the transistor Tpc1 functioning as a decoupling capacitor is arranged on the left side of the substrate contact Dn1.
  • a transistor Tnc1 functioning as a decoupling capacitor is arranged on the left side of the substrate contact Dp1.
  • FIG. 10 is a schematic diagram of another layout pattern of the semiconductor integrated circuit device according to the sixth embodiment.
  • FIG. 10 shows an example in which the region where the substrate contact Dnn2 and the substrate contact Dpp2 in FIG. 3 are formed is replaced with a blank region Rb5 in FIG.
  • the transistor Tpc1 functioning as a decoupling capacitor is arranged on the right side of the substrate contact Dn1.
  • a transistor Tnc1 functioning as a decoupling capacitor is arranged on the left side of the substrate contact Dp1.
  • FIG. 11 is a schematic diagram of another layout pattern of the semiconductor integrated circuit device according to the sixth embodiment.
  • FIG. 11 shows an example in which the region where the substrate contact Dnn2 and the substrate contact Dpp2 in FIG. 3 are formed is replaced with a blank region Rb3 in FIG.
  • the transistor Tpc3 functioning as a decoupling capacitor is arranged on both sides of the substrate contact Dn3.
  • a transistor Tnc3 functioning as a decoupling capacitor is arranged on both sides of the substrate contact Dp3.
  • the substrate contact region Rc2 may include a transistor that does not participate in the operation in addition to the substrate contact.
  • a repair transistor as indicated by Rb1 in FIG. 7 may be disposed as an element not involved in the operation.
  • An antenna diode Dnd as shown by Rb5 in FIG. 7 may be arranged.
  • the substrate contacts are arranged in the substrate contact region Rc2.
  • every other contact may be arranged or a part thereof may be thinned out.
  • FIG. 8 is a schematic diagram of a layout pattern of a semiconductor integrated circuit device showing another arrangement example of the substrate contacts of the present embodiment. As shown in FIG. 8, it is not always necessary to lay substrate contacts on all transistor rows.

Abstract

　半導体集積回路全体の面積を増大させることなく、またデカップリング容量素子を大幅に減少させることなく、多くの基板コンタクト領域を確保し、より確実なラッチアップ抑制を可能にする半導体集積回路装置のレイアウトを提供する。余白領域のうち、Ｐ型ウェル上には、デカップリング容量として機能しているトランジスタと、基板コンタクトをペアとして配置する。また、余白領域のうち、Ｎ型ウェル上には、デカップリング容量として機能しているトランジスタと、基板コンタクトをペアとして配置する。

Description

半導体集積回路装置
　本発明は、半導体集積回路装置のレイアウトに関するものである。特に、半導体集積回路の面積を小さく抑えつつ、ラッチアップの抑制に対して有効な技術に関する。
　近年、半導体集積回路装置の製造プロセスにおいてパターンの微細化が進展するに伴い、ラッチアップが大きな問題となっている。ラッチアップとは、半導体集積回路装置内部にバイポーラ型の寄生トランジスタが形成され、該寄生トランジスタがサイリスタ構造になることから、サージ等のトリガによって該サイリスタがオンして過大な電流が流れ続ける現象をいう。この現象について図１２を用いて説明する。
　図１２は、従来の半導体集積回路装置の断面構造を示す図である。Ｐ型基板Ｓｐの上にＮ型ウェルＷｎ１とＰ型ウェルＷｐ１が形成されている。Ｎ型ウェルＷｎ１上のＰ型拡散領域Ｄｐｄ１、Ｄｐｓ１、ポリシリコンＰＯ１が、Ｐ型ＭＯＳトランジスタＴｐ１のドレイン、ソース、ゲートをそれぞれ形成している。基板コンタクトＤｎｎ１は、Ｐ型ＭＯＳトランジスタＴｐ１の基板電位を供給する。基板コンタクトＤｎｎ１とＰ型ＭＯＳトランジスタＴｐ１のソースであるＰ型拡散領域Ｄｐｓ１は、電源電位ＶＤＤに接続されている。Ｐ型ウェルＷｐ１上のＮ型拡散領域Ｄｎｄ１、Ｄｎｓ１、ポリシリコンＰＯ２が、Ｎ型ＭＯＳトランジスタＴｎ１のドレイン、ソース、ゲートをそれぞれ形成している。基板コンタクトＤｐｐ１は、Ｎ型ＭＯＳトランジスタＴｎ１の基板電位を供給する。基板コンタクトＤｐｐ１と、Ｎ型ＭＯＳトランジスタＴｎ１のソースであるＮ型拡散領域Ｄｎｓ１は、接地電位ＶＳＳに接続されている。
　従来の半導体集積回路には、Ｐ型寄生バイポーラトランジスタＢｐ１およびＮ型寄生バイポーラトランジスタＢｎ１が発生している。しかしながら、基板コンタクトＤｎｎ１によってノードＮ２が電源電位ＶＤＤに保たれている。基板コンタクトＤｐｐ１によってノードＮ１が接地電位ＶＳＳに保たれている。さらに、Ｐ型寄生バイポーラトランジスタＢｐ１およびＮ型寄生バイポーラトランジスタＢｎ１のそれぞれが該バイポーラトランジスタのベースにつながっている。よって、バイポーラトランジスタがオンすることなく、Ｎ型ウェルＷｎ１、Ｐ型ウェルＷｐ１およびＰ型基板Ｓｐには、通常、電流は流れない。
　ところが、サージ、基板ノイズなどの外乱によって電流ＩがＰ型基板Ｓｐ内に強制的に流れた時、ノードＮ１に電流が流れる。ノードＮ１の電位が上昇し、Ｎ型寄生バイポーラトランジスタＢｎ１がオンする。そして、ノードＮ２に電流が流れ、ノードＮ２の電位が低下する。すると、Ｐ型寄生バイポーラトランジスタＢｐ１もオンし、ノードＮ１へ電流が流れ続ける。このような半導体集積回路内部に大電流が流れ続ける現象をラッチアップと呼び、ラッチアップはＣＭＯＳ動作に必要な素子の破壊を招く恐れがある。
　ラッチアップを抑制する手段として、基板コンタクトをできるだけ多く確保することによってノードＮ１の電位上昇およびノードＮ２の電位低下を抑える方法がある。別の方法として、基板コンタクト領域とＣＭＯＳトランジスタの拡散領域の間隔ｄを小さくすることで、抵抗を小さくし、仮に電流が流れた場合でもノードＮ１の電位上昇およびノードＮ２の電位低下を小さくする方法がある。
　従来の半導体集積回路では、トランジスタ列に基板コンタクト領域をあらかじめ規則的に配置しておく。次に、トランジスタ列のうち、基板コンタクト領域が配置された以外の残りの領域に、半導体集積回路の動作に必要な回路素子を配置していく。基板コンタクト領域と動作に必要な回路素子が配置された以外の領域（以下、余白領域と表す）に、半導体集積回路の電源ノイズを抑制するデカップリング容量素子などの半導体集積回路の論理動作に寄与しない素子を配置する。別の方法としては、余白領域には、何も配置しない方法がある。このような半導体集積回路装置が一般的に知られている（特許文献１を参照）。
　また、余白領域にラッチアップを防止するための基板コンタクト領域を設ける半導体集積回路装置も知られている（特許文献２を参照）。
米国登録特許６５６０７５３号明細書 特開平１１－０２６５９０号公報
　しかしながら、従来の半導体集積回路では、基板コンタクトを配置する領域を増やすと、基板コンタクト領域の面積が全体に占める割合が大きくなり、半導体集積回路全体の面積が増大してしまうという課題があった。
　また、余白領域を基板コンタクト領域として活用した場合、余白領域に対して基板コンタクト領域の配置ばかりを優先してしまう。そのためデカップリング容量素子の配置数が極端に少なくなり、電源ノイズ耐性が悪化するといった別の弊害が起こるという課題がある。
　上記の問題に鑑み、本発明は、半導体集積回路全体の面積を増大させることなく、かつ、デカップリング容量素子を大幅に減少させることなく、多くの基板コンタクト領域を確保することができる。確実なラッチアップ抑制を可能にする半導体集積回路装置のレイアウトを提供することを目的とする。
　本発明の半導体集積回路装置では、論理動作に寄与する複数のトランジスタと、論理動作に寄与しない素子と、複数のトランジスタに基板電位を供給する第１、第２および第３の基板コンタクト領域とを備えた、半導体集積回路装置である。そして、半導体集積回路装置は、第１の方向に延在する複数のトランジスタ列が、第１の方向と直交する第２の方向に並んで配置されて形成されている。また、複数のトランジスタ列の各々は、複数のトランジスタと、論理動作に寄与しない素子と、第１の基板コンタクト領域と、第２の基板コンタクト領域と、第１の基板コンタクト領域と第２の基板コンタクト領域の間に配置される第３の基板コンタクト領域とを有している。第１の基板コンタクト領域の第２の方向および第２の方向と反対の方向に基板コンタクト領域が配置されている。第２の基板コンタクト領域の第２の方向および第２の方向と反対の方向に基板コンタクト領域が配置されている。また、第３の基板コンタクト領域の第２の方向および第２の方向と反対の方向に隣接する領域には、基板コンタクト領域が配置されておらず、第３の基板コンタクト領域の第１の方向に隣接する領域には、論理動作に寄与しない素子が配置されている。
　本発明の半導体集積回路装置によると、集積回路全体の面積を増大させることなく、論理動作に寄与しない素子を大幅に減少させることなく、基板コンタクト領域を確保でき、ラッチアップを抑制できる。
図１は、第１の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。 図２は、図１の半導体集積回路装置の余白領域にデカップリング容量素子を配置したレイアウトパターンの概略図である。 図３は、第１の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。 図４は、第２の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。 図５は、第３の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。 図６は、第４の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。 図７は、第５の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。 図８は、本実施形態の基板コンタクトの別の配置例を示す半導体集積回路装置のレイアウトパターンの概略図である。 図９は、第６の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。 図１０は、第６の実施形態の半導体集積回路装置の別のレイアウトパターンの概略図である。 図１１は、第６の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。 図１２は、従来の半導体集積回路装置の断面構造を示す図である。
　（第１の実施形態）
　以下、本発明の実施形態について、図面を参照して詳細に説明する。
　図１は第１の実施施形態の半導体集積回路装置のレイアウトパターンの概略図で、図２は図１の半導体集積回路装置の余白領域にデカップリング容量素子を配置したレイアウトパターンの概略図である。また、図３は本第１の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。
　図１に示す通り、第１の方向に、回路素子が配置され、各トランジスタ列１ａ、１ｂ、１ｃ・・が形成されている。トランジスタ列１ａ、１ｂ、１ｃ・・が第２の方向に並んで配置され、半導体集積回路Ｒｉが形成されている。また、半導体集積回路Ｒｉのうち、基板コンタクト領域Ｒｃ１、Ｒｃ２、Ｒｃ３はそれぞれ第２の方向に延在しており、基板コンタクト領域Ｒｃ１、Ｒｃ２、Ｒｃ３に、第２の方向に並んで基板コンタクトが形成される。また、基板コンタクト領域Ｒｃ１、Ｒｃ２、Ｒｃ３は、本実施形態では、等間隔に規則的に配置されている。図１において、基板コンタクト領域Ｒｃ１、Ｒｃ２、Ｒｃ３の間隔は２ｄ(図１に図示する)で、各基板コンタクト領域の第１の方向の間隔は、等間隔である。
　例えば、基板コンタクト領域Ｒｃ２のうち、トランジスタ列１ａ（以下、第１の基板領域）では、基板コンタクトＤｎｎ１、Ｄｐｐ1が形成されており、第２の方向に隣接するよう域にも基板コンタクト（図示せず）が形成されている。第２の方向と逆の方向に隣接する領域には、基板コンタクトＤｐｐ２、Ｄｎｎ２が形成されている。
　図１における基板コンタクト領域Ｒｃ１、Ｒｃ２についても同様である。
　そして、半導体集積回路Ｒｉのうち、基板コンタクト領域Ｒｃ１、Ｒｃ２、Ｒｃ３以外の残りの領域は、半導体集積回路の動作に必要な回路素子配置領域Ｒａ１～Ｒａ４と、動作に必要な回路素子配置領域以外の領域（以下、余白領域Ｒｂ１、Ｒｂ２、Ｒｂ３、Ｒｂ４、Ｒｂ５と表す）とに分類される。
　動作に必要な回路素子配置領域Ｒａ１～Ｒａ４には、論理動作に寄与するトランジスタ（図示せず）が配置される。そして、余白領域Ｒｂ１、Ｒｂ２、Ｒｂ３、Ｒｂ４、Ｒｂ５には、半導体集積回路の電源ノイズを抑制するデカップリング容量素子、フィラーセル、リペア用トランジスタ、電位固定機能（以下、ＴＩＥ機能と表す）を有するトランジスタ、あるいはアンテナダイオードなど、半導体集積回路の論理動作に寄与しない素子を配置するか、あるいは何も配置しなかったり、ダミーのトランジスタを配置したり、ゲートのみを配置したりしている。
　なお、上記の説明からも明らかなように、トランジスタ列には、トランジスタ以外の素子も並んでいる。
　次に、図２、図３を用いて、余白領域Ｒｂの構成について詳細に説明する。図２は、図１のトランジスタ列１ａおよびトランジスタ列１ｂの一部を示す図であり、図３は、第１の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。図２において、トランジスタ列１ａは、Ｎ型ウェルＷｎ１およびＰ型ウェルＷｐ１を一対としている。Ｎ型ウェルＷｎ１にはＰ型拡散領域が形成され、Ｐ型ＭＯＳトランジスタＴｐ１が形成されている。また、Ｐ型ウェルＷｐ１にはＮ型拡散領域が形成され、Ｎ型ＭＯＳトランジスタＴｎ１が形成されている。Ｐ型ＭＯＳトランジスタＴｐ１およびＮ型ＭＯＳトランジスタＴｎ１はいずれも論理動作に寄与するトランジスタである。トランジスタ列１ｂも同様の構成である。図２においては、点線で囲んで示している余白領域Ｒｂ１、Ｒｂ３～Ｒｂ５に半導体集積回路の動作に寄与しないデカップリング容量として機能するトランジスタＴｎｃ、Ｔｐｃが形成されている。余白領域Ｒｂ２は空領域のままになっている。
　また、トランジスタ列１ａにおける基板コンタクト領域Ｒｃ２のうち、Ｎ型ウェルＷｎ１にはＮ型拡散領域が形成され、基板コンタクトＤｎｎ１を形成している。また、トランジスタ列１ａにおける基板コンタクト領域Ｒｃ２のうち、Ｐ型ウェルＷｐ１にはＰ型拡散領域が形成され、基板コンタクトＤｐｐ１を形成している。トランジスタ列１ａにおいては、余白領域Ｒｂ１、Ｒｂ２、基板コンタクト領域Ｒｃ２以外の領域には、半導体集積回路の動作に必要な回路を形成するＰ型ＭＯＳトランジスタＴｐ１またはＮ型ＭＯＳトランジスタＴｎ１が配置されている。なお、１つのトランジスタ列内で、Ｐ型ＭＯＳトランジスタＴｐ１およびＮ型ＭＯＳトランジスタＴｎ１（論理動作に寄与するトランジス）のゲート電極がつながっている場合もあれば、トランジスタ列１ｂ内に配置されているトランジスタＴｐ１ａおよびトランジスタＴｎ１ａのようにゲートがつながっていない場合もある。
　一般的には図２に示すように、余白領域にはデカップリング容量として機能するトランジスタＴｎｃまたはＴｐｃを配置しているが、第１の実施形態では、図３に示すように、余白領域Ｒｂ１、Ｒｂ３、Ｒｂ５のうち、Ｐ型ウェルＷｐ１またはＰ型ウェルＷｐ２上には、デカップリング容量として機能しているトランジスタＴｎｃ１と、基板コンタクトＤｐ１をペアとして配置している。また、余白領域Ｒｂ１、Ｒｂ３、Ｒｂ５のうち、Ｎ型ウェルＷｎ１，Ｗｎ２上には、デカップリング容量として機能しているトランジスタＴｐｃ１と、基板コンタクトＤｎ１をペアとして配置している。
　なお、余白領域Ｒｂ１、Ｒｂ３、Ｒｂ５以外の構成は図２と同様であるため同じ符号を付して説明を省略する。
　つまり、第１の実施形態では、デカップリング容量として機能しているトランジスタＴｎｃ、Ｔｐｃを配置する代わりに、図３に示すように、デカップリング容量として機能するトランジスタと基板コンタクトとのペアを配置しているので、基板コンタクトを配置するため半導体集積回路の面積を増大させることがなくラッチアップの抑制ができる。またデカップリング容量素子と基板コンタクト領域を混在することによって、デカップリング容量を大幅に損なうことなく基板コンタクト領域を多く確保でき、ラッチアップを抑制できる。
　なお、図３を参照しながら説明した第１の実施形態では、余白領域Ｒｂ１と余白領域Ｒｂ３とでは、基板コンタクトＤｎ１を形成する拡散領域の面積が異なっている。このように、必要な基板コンタクト領域を確保するために、適宜、基板コンタクトを形成する拡散領域の面積を調整することができる。基板コンタクトＤｐ１についてもＤｎ1と同様である。
　第１の実施形態では、例えば、図３に示す通り、基板コンタクト領域Ｒｃ２のうち、トランジスタ列１ｂ（以下、第１の基板領域）では、基板コンタクトＤｎｎ２、Ｄｐｐ２が形成されている。第１の基板領域の第２の方向に隣接する領域には基板コンタクトＤｐｐ1が形成されている。第１の基板領域の第２の方向と逆の方向に隣接する領域には、基板コンタクトが形成されている（図示せず）。つまり、第１の基板コンタクト領域の第２の方向および第２の方向と反対の方向に隣接する領域には、基板コンタクト領域が配置されている。
　基板コンタクト領域Ｒｃ１、Ｒｃ３(図１に示す)についても同様である。
　そして、図３に示すようにトランジスタ列１ｂにおいて、余白領域Ｒｂ５には基板コンタクトＤｎ１、Ｄｐ１が形成されているが、余白領域Ｒｂ５の第２の方向に隣接する領域には、基板コンタクト領域は配置されていない。余白領域Ｒｂ５の第２の方向と逆の方向に隣接する領域にも、基板コンタクト領域は配置されていない(図示せず)。例えば、図３では、余白領域Ｒｂ５が第３の基板コンタクト領域となる。なお、余白領域Ｒｂ１、余白領域Ｒｂ３も基板コンタクト領域である。
　（第２の実施形態）
　次に第２の実施形態について図４を参照しながら説明する。図４は第２の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。図４に示すレイアウトパターンと、図３を参照しながら説明した第１の実施形態のレイアウトパターンとで異なる点は、余白領域Ｒｂ３だけである。よって、以下、余白領域Ｒｂ３の構成についてのみ説明し、その他の構成については同一の符号を付して説明を省略する。
　図４に示す通り、余白領域Ｒｂ３のうち、Ｐ型ウェルＷｐ２上には、デカップリング容量として機能するトランジスタＴｎｃ２のみが形成され、Ｎ型ウェルＷｎ２上は、図３と同様に、デカップリング容量として機能するトランジスタＴｐｃ１と基板コンタクトＤｎ１のペアを配置している。なお、デカップリング容量として機能するトランジスタは、本実施形態ではＣＭＯＳトランジスタで構成されている。
　この構成によると、余白領域Ｒｂ１内のＰ型ウェルＷｐ１上に形成された基板コンタクトＤｐ１ａは、Ｐ型ウェルＷｐ２内の隣接するＮ型ＭＯＳトランジスタに対して、基板電位を供給し、またラッチアップ抑止力として作用する。従って、基板コンタクト領域Ｄｐ１ａは、Ｎ型ＭＯＳトランジスタＴｎｃ１に対してだけでなく、余白領域Ｒｂ３内のＮ型ＭＯＳトランジスタＴｎｃ２に対しても有効である。よって、余白領域Ｒｂ３内には、Ｐ型拡散領域で形成された基板コンタクト領域を配置する必要は少なく、例えば、Ｎ型拡散領域で形成された基板コンタクトＤｎ１だけを配置しておけばよい。
　このように、余白領域にＮ型ウェル側、Ｐ型ウェル側のどちらか一方にのみ基板コンタクト領域を配置するなど、各余白領域内の基板コンタクト領域をラッチアップ抑止力の点で必要十分な箇所にのみ配置することによって、余白領域を活用しながら、デカップリング容量を最大限に確保し、基板コンタクト領域を多く確保でき、ラッチアップを抑制できる。
　（第３の実施形態）
　次に第３の実施形態について図５を参照しながら説明する。図５は第３の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。図５に示すレイアウトパターンと、図３を参照しながら説明した第１の実施形態のレイアウトパターンとで異なる点は、余白領域Ｒｂ３だけである。よって、以下、余白領域Ｒｂ３の構成についてのみ説明し、その他の構成については同一の符号を付して説明を省略する。
　図３を参照しながら説明した第１の実施形態は、基板コンタクトＤｐ１、Ｄｎ１が、余白領域Ｒｂ３内に偏って配置されている。Ｎ型ＭＯＳトランジスタＴｎｃ１およびＰ型ＭＯＳトランジスタＴｐｃ１の領域が大きい場合に、基板コンタクトＤｐｐ２、Ｄｎｎ２と、基板コンタクトＤｐ１、Ｄｎ１との距離が広がり、ラッチアップ抑制効果が一部薄れてしまう。
　一方、第３の実施形態では図５に示す通り、基板コンタクトＤｐ３、Ｄｎ３を余白領域Ｒｂ３内中央に配置し、ＣＭＯＳトランジスタは、２つのＮ型ＭＯＳトランジスタＴｎｃ３および２つのＰ型ＭＯＳトランジスタＴｐｃ３にそれぞれ分割配置している。
　図５では、余白領域Ｒｂ１、余白領域Ｒｂ３、余白領域Ｒｂ５は、基板コンタクト領域である。
　このように、余白領域内の基板コンタクトＤｐ３またはＤｎ３から、付近のＣＭＯＳトランジスタへのラッチアップ抑制効果を均等に作用させることによって、デカップリング容量を減少させることなく、ラッチアップを確実に抑制できる。
　（第４の実施形態）
　次に第４の実施形態について図６を参照しながら説明する。図６は第４の実施形態の半導体集積回路装置のレイアウトパターンの概略図である。図６に示すレイアウトパターンと、図３を参照しながら説明した第１の実施形態のレイアウトパターンとで異なる点は、余白領域Ｒｂ３だけである。よって、以下、余白領域Ｒｂ３の構成についてのみ説明し、その他の構成については同一の符号を付して説明を省略する。
　図６に示す半導体集積回路装置においては、余白領域Ｒｂ３のＰ型ウェルＷｐ２上にＰ型ＭＯＳトランジスタＴｐｃ４が、余白領域Ｒｂ３のＮ型ウェルＷｎ２上にＮ型ＭＯＳトランジスタＴｎｃ４が形成されている。この構成では、Ｐ型ＭＯＳトランジスタＴｐｃ４および、Ｎ型ＭＯＳトランジスタＴｎｃ４はデカップリング容量の機能に加え、基板コンタクトとしての機能も兼ねている。
　図６では、余白領域Ｒｂ１、余白領域Ｒｂ５は、基板コンタクト領域である。
　よって、余白領域内にデカップリング容量と基板コンタクト各領域をより高密度に配置することができ、デカップリング容量を減少させることなく、よりラッチアップを確実に抑制できる。
　（第５の実施形態）
　図７は第５の実施形態に係る半導体集積回路装置のレイアウトパターンの概略図である。図７は、図３における余白領域Ｒｂ１、Ｒｂ２、Ｒｂ３、Ｒｂ５を以下に変更したものである。よってその他の構成については、同一の符号を付して説明を省略する。
　まずは、余白領域Ｒｂ１について説明する。余白領域Ｒｂ１に配置されたＰ型ＭＯＳトランジスタＴｐｒ，およびＮ型ＭＯＳトランジスタＴｎｒは、リペア用トランジスタである。つまり、集積回路の動作不具合などが発生した場合の修正に備えた予備素子であって、通常は集積回路の論理動作には寄与しない。リペア用のトランジスタは、修正の必要がない場合は、電位固定されているか、または、フローティング状態になっている。
　次に、余白領域Ｒｂ２について説明する。上記実施形態では、余白領域Ｒｂ２は空領域であったが、図７に示す通り、ゲート１１のみを配置して、ダミーゲート配置領域として活用している。また、空スペースには、ゲートだけではなく、拡散上にゲートを配置させ、ダミーのトランジスタ（ダミートランジスタ）を配置してもよい。このダミートランジスタの構成はＮ型ＭＯＳトランジスタＴｎ１または、Ｐ型ＭＯＳトランジスタＴｐ１と同様であるが、フローティング状態で、半導体集積回路の論理動作には寄与しない点が異なる。
　次に、余白領域Ｒｂ３について説明する。余白領域Ｒｂ３内のＰ型ＭＯＳトランジスタＴｐｔおよびＮ型ＭＯＳトランジスタＴｎｔは、ＴＩＥ機能を有するトランジスタ、すなわち、電源電位または接地電位と、集積回路内の他のノードとを間接的に接続する機能をもっている。このＰ型ＭＯＳトランジスタＴｐｔおよびＮ型ＭＯＳトランジスタＴｎｔは、半導体集積回路の論理動作には寄与しない。
　次に、余白領域Ｒｂ５について説明する。余白領域Ｒｂ５内のＰ型拡散領域ＤｐｄとＮ型拡散領域Ｄｎｄは、アンテナダイオードである。アンテナダイオードは、配線層に過剰に帯電した電荷が集積回路の素子へダメージを与えないよう、配線層から接続して、電荷を逃す機能をもち、同じく、集積回路の論理動作には寄与しない。余白領域Ｒｂ５内のＮ型ＭＯＳトランジスタＴｎｃ１は、デカップリング容量素子であり、同じく、集積回路の論理動作には寄与しない。
　このように、デカップリング容量素子のみならず、リペア用トランジスタ、ＴＩＥ機能を有するトランジスタ、あるいはアンテナダイオードといった、集積回路の論理動作には寄与しない素子のいずれかまたはそれらの組み合わせであれば、余白領域を活用しながら、論理動作には寄与しない各素子の機能をそれぞれ大幅に損なうことなく、基板コンタクト領域を多く確保でき、ラッチアップを抑制できる。
　図７では、余白領域Ｒｂ１、余白領域Ｒｂ３、余白領域Ｒｂ５は、基板コンタクト領域である。
　（第６の実施形態）
　上述した実施形態では、基板コンタクト領域Ｒｃ２には、基板コンタクトＤｎｎ１、Ｄｐｐ1、Ｄｎｎ2、Ｄｐｐ2だけが形成されているが、第６の実施形態では、基板コンタクト領域Ｒｃ２に基板コンタクト以外の、論理動作に寄与しない素子を配置した実施形態である。なお、図３の構成と同様の構成については、同一の符号を付して説明を省略する。
　図９は、第６の実施形態に係る半導体集積回路装置のレイアウトパターンの概略図である。図９は、図３における基板コンタクトＤｎｎ１、基板コンタクトＤｐｐ１が形成されている領域を、図３の余白領域領Ｒｂ1に置き代えた例である。
　つまり、基板コンタクト領域Ｒｃ２は、基板コンタクトＤｎ１の左隣に、デカップリング容量して機能しているトランジスタＴｐｃ１を配置している。基板コンタクトＤｐ１の左隣に、デカップリング容量して機能しているトランジスタＴｎｃ１を配置している。
　図１０は、第６の実施形態に係る半導体集積回路装置の別のレイアウトパターンの概略図である。図１０は、図３における基板コンタクトＤｎｎ２、基板コンタクトＤｐｐ２が形成されている領域を、図５の余白領域Ｒｂ５に置き代えた例である。
　つまり、基板コンタクト領域Ｒｃ２は、基板コンタクトＤｎ１の右隣に、デカップリング容量して機能しているトランジスタＴｐｃ１を配置している。基板コンタクトＤｐ１左隣に、デカップリング容量して機能しているトランジスタＴｎｃ１を配置している。
　図１１は、第６の実施形態に係る半導体集積回路装置の別のレイアウトパターンの概略図である。図１１は、図３における基板コンタクトＤｎｎ２、基板コンタクトＤｐｐ２が形成されている領域を、図５の余白領域Ｒｂ３に置き代えた例である。
　つまり、基板コンタクト領域Ｒｃ２は、基板コンタクトＤｎ３の両隣に、デカップリング容量して機能しているトランジスタＴｐｃ３を配置している。基板コンタクトＤｐ３両隣に、デカップリング容量して機能しているトランジスタＴｎｃ３を配置している。
　つまり、基板コンタクト領域Ｒｃ２は、基板コンタクト以外に、動作に関与しないトランジスタを混在させても良い。
　基板コンタクト領域Ｒｃ２に、動作に関与しない素子として、図７のＲｂ1に示すような、リペア用トランジスタを配置してもよい。図７のＲｂ５に示すような、アンテナダイオードＤｎｄを配置してもよい。
　なお、本実施形態では、基板コンタクト領域Ｒｃ２には基板コンタクトが並んでいたが、１つおきに配置したり、一部、間引いたりしてもよい。例えば、図８は、本実施形態の基板コンタクトの別の配置例を示す半導体集積回路装置のレイアウトパターンの概略図である。図８に示すように、必ずしも、全トランジスタ列に基板コンタクトを敷き詰める必要はない。
　なお、本実施形態では、トランジスタは全てＭＯＳトランジスタで説明したが、それに限定されるものではない。
　本発明に係る半導体集積回路装置では、集積回路全体の面積を増大させることなく、多くの基板コンタクト領域を確保できるので、よりラッチアップを抑制しつつ高集積な回路を実現できる。
　１ａ，１ｂ，１ｃ　　トランジスタ列
　１１　　ゲート
　Ｄｐ１，Ｄｎ１，Ｄｐ３，Ｄｎ３，Ｄｐｐ１，Ｄｎｎ１，Ｄｐｐ２，Ｄｎｎ２　　基板コンタクト
　Ｄｐｄ　　Ｐ型拡散領域
　Ｄｎｄ　　Ｎ型拡散領域
　Ｒａ１～Ｒａ４　　回路素子配置領域
　Ｒｂ１～Ｒｂ５　　余白領域
　Ｒｃ１～Ｒｃ３　　基板コンタクト領域
　Ｒｉ　　半導体集積回路
　Ｔｐｃ，Ｔｎｃ，Ｔｐ１，Ｔｎ１　　トランジスタ
　Ｔｐｃ１，Ｔｎｃ１，Ｔｐｃ２，Ｔｎｃ２，Ｔｐｃ３，Ｔｎｃ３，Ｔｐｃ４，Ｔｎｃ４　　トランジスタ
　Ｔｐｒ，Ｔｎｒ，Ｔｐｔ，Ｔｎｔ　トランジスタ
　ＰＯ１，ＰＯ２　　ポリシリコン
　Ｗｎ１，Ｗｎ２　　Ｎ型ウェル
　Ｗｐ１，Ｗｐ２　　Ｐ型ウェル

Claims (9)

  1. 　論理動作に寄与する複数のトランジスタと、
    　論理動作に寄与しない素子と、
    　前記複数のトランジスタに基板電位を供給する第１、第２および第３の基板コンタクト領域
    　とを備えた、半導体集積回路装置であって、
    　前記半導体集積回路装置は、第１の方向に延在する複数のトランジスタ列が、前記第１の方向と直交する第２の方向に並んで配置され、
    　前記複数のトランジスタ列の各々は、前記複数のトランジスタと、前記論理動作に寄与しない素子と、前記第１の基板コンタクト領域と、前記第２の基板コンタクト領域と、前記第１の基板コンタクト領域と前記第２の基板コンタクト領域の間に配置される前記第３の基板コンタクト領域とを有し、
    　前記第１の基板コンタクト領域の前記第２の方向および前記第２の方向と反対の方向に隣接する領域には、基板コンタクト領域が配置され、
    　前記第２の基板コンタクト領域の前記第２の方向および前記第２の方向と反対の方向に隣接する領域には、基板コンタクト領域が配置され、
    　前記第３の基板コンタクト領域の前記第２の方向および前記第２の方向と反対の方向に隣接する領域には、基板コンタクト領域が配置されず、
    　前記第３の基板コンタクト領域の前記第１の方向に隣接する領域には、前記論理動作に寄与しない素子が配置されていることを特徴とする半導体集積回路装置。
  2. 　請求項１記載の半導体集積回路装置において、
    　前記第３の基板コンタクト領域は、
    　（１）Ｎウェル上にＮ型不純物拡散領域が形成される
    　または
    　（２）Ｐウェル上にＰ型不純物拡散領域が形成せれる
    （１）（２）のうち少なくともいずれか一方の構成になっていることを特徴とする半導体集積回路装置。
  3. 　請求項１記載の半導体集積回路装置において、
    　前記論理動作に寄与しない素子は、容量として機能するトランジスタである
    ことを特徴とする半導体集積回路装置。
  4. 　請求項１記載の半導体集積回路装置において、
    　前記論理動作に寄与しない素子は、アンテナダイオード、電位が固定されるトランジスタ、フローティング状態のトランジスタのいずれかであることを特徴とする半導体集積回路装置。
  5. 　請求項１記載の半導体集積回路装置において、
    　第４の基板コンタクト領域を備え、
    　前記第１の基板コンタクト領域および前記第２の基板コンタクト領域の間隔と、前記第２の基板コンタクト領域および前記第４の基板コンタクト領域の間隔とが同じであることを特徴とする半導体集積回路装置。
  6. 　請求項１記載の半導体集積回路装置において、
    　第４の基板コンタクト領域を備え、
    　前記第４の基板コンタクト領域の前記第２の方向および前記第２の方向と反対の方向に隣接する領域には、基板コンタクト領域が配置されず、
    　前記第４の基板コンタクト領域の前記第１の方向に隣接する領域には、前記論理動作に寄与しない素子が配置されており、
    　前記第３の基板コンタクト領域を形成する拡散領域と、前記第４の基板コンタクト領域を形成する拡散領域とでは、面積が異なることを特徴とする半導体集積回路装置。
  7. 　請求項１記載の半導体集積回路装置において、
    　前記１の基板コンタクト領域と前記第２の基板コンタクト領域の少なくともいずれか一方が、動作に寄与しない素子を更に備えることを特徴とする半導体集積回路装置。
  8. 　請求項７記載の半導体集積回路装置において、
    　前記論理動作に寄与しない素子は、容量として機能するトランジスタである
    ことを特徴とする半導体集積回路装置。
  9. 　請求項７記載の半導体集積回路装置において、
    　前記論理動作に寄与しない素子は、アンテナダイオード、電位が固定されるトランジスタ、フローティング状態のトランジスタのいずれかであることを特徴とする半導体集積回路装置。
PCT/JP2013/001384 2012-03-08 2013-03-06 半導体集積回路装置 WO2013132841A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014503487A JP6031086B2 (ja) 2012-03-08 2013-03-06 半導体集積回路装置
US14/309,510 US9142611B2 (en) 2012-03-08 2014-06-19 Semiconductor integrated circuit device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012051360 2012-03-08
JP2012-051360 2012-03-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/309,510 Continuation US9142611B2 (en) 2012-03-08 2014-06-19 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
WO2013132841A1 true WO2013132841A1 (ja) 2013-09-12

Family

ID=49116336

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/001384 WO2013132841A1 (ja) 2012-03-08 2013-03-06 半導体集積回路装置

Country Status (3)

Country Link
US (1) US9142611B2 (ja)
JP (1) JP6031086B2 (ja)
WO (1) WO2013132841A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016079918A1 (ja) * 2014-11-19 2016-05-26 株式会社ソシオネクスト 半導体集積回路のレイアウト構造
WO2020144767A1 (ja) * 2019-01-09 2020-07-16 株式会社ソシオネクスト 半導体集積回路装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016075860A1 (ja) * 2014-11-14 2016-05-19 株式会社ソシオネクスト 半導体集積回路のレイアウト構造
US10740527B2 (en) 2017-09-06 2020-08-11 Apple Inc. Semiconductor layout in FinFET technologies

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法
US20050051801A1 (en) * 2003-09-04 2005-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell back bias architecture
JP2006173478A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 半導体集積回路装置及びその設計方法
JP2006245390A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2007201258A (ja) * 2006-01-27 2007-08-09 Nec Electronics Corp 半導体集積回路装置
WO2011077664A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126590A (ja) 1997-07-07 1999-01-29 Matsushita Electric Ind Co Ltd 集積回路とそのパターン設計方法及び設計装置
JP2000299382A (ja) * 1999-04-13 2000-10-24 Matsushita Electric Ind Co Ltd 半導体集積回路用レイアウトセル
US6399972B1 (en) * 2000-03-13 2002-06-04 Oki Electric Industry Co., Ltd. Cell based integrated circuit and unit cell architecture therefor
US6560753B2 (en) 2001-02-07 2003-05-06 Hewlett-Packard Development Company, L.P. Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit
WO2005041302A1 (ja) * 2003-10-29 2005-05-06 Ideal Star Inc. 相補型misfet及び集積回路
JP2007012855A (ja) * 2005-06-30 2007-01-18 Matsushita Electric Ind Co Ltd 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置
US20070029621A1 (en) 2005-08-05 2007-02-08 Nec Electronics Corporation Semiconductor integrated circuit device
JP5064321B2 (ja) * 2008-07-09 2012-10-31 パナソニック株式会社 半導体装置
US8648449B2 (en) * 2009-01-29 2014-02-11 International Rectifier Corporation Electrical connectivity for circuit applications
US8907473B2 (en) * 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法
US20050051801A1 (en) * 2003-09-04 2005-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell back bias architecture
JP2006173478A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 半導体集積回路装置及びその設計方法
JP2006245390A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2007201258A (ja) * 2006-01-27 2007-08-09 Nec Electronics Corp 半導体集積回路装置
WO2011077664A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016079918A1 (ja) * 2014-11-19 2016-05-26 株式会社ソシオネクスト 半導体集積回路のレイアウト構造
WO2020144767A1 (ja) * 2019-01-09 2020-07-16 株式会社ソシオネクスト 半導体集積回路装置
JPWO2020144767A1 (ja) * 2019-01-09 2021-11-18 株式会社ソシオネクスト 半導体集積回路装置
JP7157350B2 (ja) 2019-01-09 2022-10-20 株式会社ソシオネクスト 半導体集積回路装置

Also Published As

Publication number Publication date
US9142611B2 (en) 2015-09-22
JPWO2013132841A1 (ja) 2015-07-30
JP6031086B2 (ja) 2016-11-24
US20140299920A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
US9576947B2 (en) Semiconductor integrated circuit device
JP5190913B2 (ja) 半導体集積回路装置
US10141336B2 (en) Power gate switching system
JP5041749B2 (ja) 半導体装置
JP6031086B2 (ja) 半導体集積回路装置
WO2016075859A1 (ja) 半導体集積回路のレイアウト構造
JP5547934B2 (ja) 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法
JP2009094201A (ja) 半導体集積回路装置
CN114600242A (zh) 半导体集成电路装置
TW201926628A (zh) 具靜電放電防護之元件
JP6080544B2 (ja) 半導体装置
US7868359B2 (en) Semiconductor device
JP4215482B2 (ja) 静電保護回路及び半導体装置
JP2005340461A (ja) 半導体集積回路装置
JP4609907B2 (ja) 半導体集積回路
JP2007019413A (ja) 保護回路用半導体装置
US11562994B2 (en) Dummy cell and tap cell layout structure
JP2008258424A (ja) 半導体集積回路装置
JP2007012694A (ja) スタンダードセル方式の半導体集積回路装置
US20080042207A1 (en) Contact array layout for improving ESD capability of CMOS transistors
JP6056852B2 (ja) 半導体装置
US20190393206A1 (en) Semiconductor device
KR101387689B1 (ko) 반도체 소자
KR20060106105A (ko) 패드 아래에 형성된 ｅｓｄ 회로를 구비하는 반도체 장치및 그 제조 방법
JP2007281147A (ja) Ｃｍｏｓ半導体集積回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13758355

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014503487

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13758355

Country of ref document: EP

Kind code of ref document: A1