TW201926628A - 具靜電放電防護之元件 - Google Patents

具靜電放電防護之元件 Download PDF

Info

Publication number
TW201926628A
TW201926628A TW107136075A TW107136075A TW201926628A TW 201926628 A TW201926628 A TW 201926628A TW 107136075 A TW107136075 A TW 107136075A TW 107136075 A TW107136075 A TW 107136075A TW 201926628 A TW201926628 A TW 201926628A
Authority
TW
Taiwan
Prior art keywords
gate
source
transistor
drain region
region
Prior art date
Application number
TW107136075A
Other languages
English (en)
Inventor
張子恒
陳國基
宋明相
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926628A publication Critical patent/TW201926628A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種元件，包含積體電路，此積體電路包含單一標準元件，此單一標準元件選自用於積體電路之布局設計的標準元件庫。單一標準元件包含第一主動區、第二主動區、第一閘極、第二閘極、與第三閘極。第一閘極設於第一主動區上方，以形成至少一第一靜電放電(ESD)防護組件。第二閘極與第一閘極分開，且第二閘極設於第二主動區上方，以形成至少一第二靜電放電防護組件。第三閘極與第一閘極和第二閘極分開，且第三閘極設於第一主動區與第二主動區上方，以形成至少一電晶體。

Description

具靜電放電防護之元件
本揭露實施例是有關於一種半導體元件，且特別是有關於一種具靜電放電防護之元件。
在積體電路的輸入與輸出節點處，因累積之靜電荷的釋放，可能發生電路系統的突發性電流，此為所稱的靜電放電(ESD)。因靜電放電所導致之高電流與電壓對積體電路容易造成永久性的損傷，故需要足夠的防護機制。
依照一實施例，本揭露揭示一種元件，此元件包含積體電路之布局中的數個標準元件，且這些標準元件包含第一標準元件與第二標準元件。第一標準元件包含靜電放電防護單元，靜電放電防護單元包含第一電晶體與第二電晶體，第二標準元件包含第三電晶體與第四電晶體，第一標準元件與第二標準元件整合在一起且共享第一主動區與第二主動區。第一標準元件包含第一閘極、第二閘極、與第三閘極。第一閘極設於第一主動區上方，第一主動區包含第一源極/汲極區與第二源極/汲極區，第一源極/汲極區與第二源 極/汲極區相對於第一閘極彼此分開，第一源極/汲極區、第二源極/汲極區、與第一閘極共同對應於第一電晶體。第二閘極與第一閘極分開。第二閘極設於第二主動區上方，第二主動區包含第三源極/汲極區與第四源極/汲極區，第三源極/汲極區與第四源極/汲極區相對於第二閘極彼此分開，第三源極/汲極區、第四源極/汲極區、與第二閘極共同對應於第二電晶體。第二標準元件包含第三閘極。第三閘極設於第一主動區與第二主動區上方。第一主動區更包含第五源極/汲極區，第五源極/汲極區與該第二源極/汲極區相對於第三閘極彼此分開。第二主動區更包含第六源極/汲極區，第六源極/汲極區與第四源極/汲極區相對於第三閘極彼此分開。第三閘極、第二源極/汲極區、與第五源極/汲極區共同對應於第三電晶體，第三閘極、第四源極/汲極區、與第六源極/汲極區共同對應於第四電晶體。
10‧‧‧元件
40‧‧‧示意布局
100‧‧‧晶粒
105‧‧‧晶粒對晶粒互連線
110‧‧‧積體電路
150‧‧‧系統級封裝基材
200‧‧‧晶粒
210‧‧‧積體電路
222‧‧‧N型區
223‧‧‧P型基材
224‧‧‧N型區
225‧‧‧P型區
226‧‧‧N型井
227‧‧‧P型區
250‧‧‧示意布局
BJT1‧‧‧寄生雙極性接面電晶體
BJT2‧‧‧寄生雙極性接面電晶體
D1‧‧‧汲極區
D1x‧‧‧汲極區
D2‧‧‧汲極區
D2x‧‧‧汲極區
FN1‧‧‧主動區
FN2‧‧‧主動區
G1‧‧‧閘極
G2‧‧‧閘極
GT1‧‧‧閘極
GT11‧‧‧閘極指
GT13‧‧‧閘極指
GT2‧‧‧閘極
GT22‧‧‧閘極指
GT24‧‧‧閘極指
GT3‧‧‧閘極
ML1‧‧‧金屬線
ML2‧‧‧金屬線
ML3‧‧‧金屬線
ML4‧‧‧金屬線
ML5‧‧‧金屬線
ML6‧‧‧金屬線
ML7‧‧‧金屬線
N1‧‧‧節點
N2‧‧‧節點
N3‧‧‧節點
N4‧‧‧節點
N5‧‧‧節點
N6‧‧‧節點
Nin‧‧‧輸入節點
Nout‧‧‧輸出節點
S1‧‧‧源極區
S2‧‧‧源極區
SC1a‧‧‧標準元件
SC1b‧‧‧標準元件
SC1c‧‧‧標準元件
SC2a‧‧‧標準元件
SC2b‧‧‧標準元件
SC3a‧‧‧標準元件
SC3b‧‧‧標準元件
T1a‧‧‧電晶體
T1b‧‧‧電晶體
T1x‧‧‧電晶體
T2a‧‧‧電晶體
T2b‧‧‧電晶體
T2x‧‧‧電晶體
T3a‧‧‧電晶體
T4a‧‧‧電晶體
U1a‧‧‧靜電放電防護單元
U1b‧‧‧靜電放電防護單元
U1c‧‧‧靜電放電防護單元
VSS‧‧‧參考電壓端
VDD‧‧‧參考電壓端
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸都可任意地增加或減少。
〔圖1〕係繪示依照本揭露之一些實施方式的一種元件的示意圖。
〔圖2A〕係繪示依照本揭露之一些實施方式之圖1中的元件的電路圖。
〔圖2B〕係繪示依照本揭露之一些實施方式之圖2A之一種標準元件中之電晶體的半導體結構的剖面圖。
〔圖2C〕係繪示依照本揭露之一些實施方式之一種包含對應於圖2A之一標準元件中之靜電放電防護單元以及其他標準元件中之電路之結構的積體電路的示意布局。
〔圖3〕係繪示依照本揭露之一些其他實施方式之如圖1所示之積體電路110的一種替代標準元件。
〔圖4〕係繪示依照本揭露之一些實施方式之一種包含對應於圖3之標準元件中之靜電放電防護單元之結構的積體電路的示意布局。
以下的揭露提供了許多不同實施方式或實施例，以實施所提供之標的之不同特徵。以下所描述之構件、材料、數值、步驟、安排或其類似的特定實施例係用以簡化本揭露。當然這些僅為實施例，並非用以作為限制。可考慮其他構件、材料、數值、步驟、安排或其類似。舉例而言，於描述中，第一特徵形成於第二特徵之上方或之上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施方式，亦可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施方式，如此第一特徵與第二特徵可能不會直接接觸。此外，本揭露可能會在各實施例中重複參考數字及/或文 字。這樣的重複係基於簡化與清楚之目的，以其本身而言並非用以指定所討論之各實施方式及/或配置之間的關係。
並且，在此可能會使用空間相對用語，例如「在下(beneath)」、「下方(below)」、「較低(lower)」、「上方(above)」、「較高(upper)」與類似用語，以方便說明如圖式所繪示之一構件或一特徵與另一(另一些)構件或特徵的關係。除了在圖中所繪示之方向外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設備可能以不同方式定位(旋轉90度或在其他方位上)，因此可利用同樣的方式來解釋在此所使用之空間相對描述符號。用語「罩幕」、「光微影罩幕」、「光罩(photomask)」、以及「光罩(reticle)」用以指稱相同物件。
全面使用於下列描述及申請專利範圍中的用語通常具有其在此技術或在每個用語所使用之特定內容中所建立的普通涵義。熟習此項技藝者將了解可以不同名稱來稱呼一組件或一製程。在此說明書中對許多不同實施方式所做的詳細描述僅用以例示，當然不會限制本揭露或任何例示用語的精神與範圍。
值得注意的是，在此使用來描述多個構件與製程的用語，例如「第一」與「第二」，係用以區別一構件或一製程與另一構件或製程。然而，這些構件、製程及其次序不應受限於這些用語。舉例而言，在不脫離本揭露之範圍下，第一構件可稱為第二構件，而第二構件同樣地可稱為第一構件。
在下列的討論與申請專利範圍中，已理解用語「包含(comprising)」、「包含(including)」、「含有(containing)」、「具有(having)」、「包含(involving)」、及其類似用語為開放性，即意欲解釋為包含但不限於。如在此所使用的，並非互斥的，用詞「及/或(and/or)」包含相關列示項目之任一者、以及一或多個相關列示項目的所有組合。
導因於積聚靜電荷的靜電放電(ESD)情況通常發生在積體電路之輸入與輸出節點。在一些方法中，作為靜電放電防護構件的二極體設於輸入與輸出節點，藉以防止短時間內之大電流的電性放電。為了遵守設計規則，這樣的解決方案需在二極體與積體電路之其他組件之間設置布局面積，有時稱為排除區域(keep out zone)。
隨著積體電路之尺寸的縮減，布局面積的增加可能會增加積體電路的整體面積，而這是不合需求的。為了解決這樣的問題，在本揭露的一些實施方式中，提出將靜電放電組件整合於標準元件中、或將靜電放電組件緊靠標準元件的概念。
請參照圖1與圖2A。圖1係繪示依照本揭露之一些實施方式的一種元件10的示意圖。圖2A係繪示依照本揭露之一些實施方式之圖1中的元件10的電路圖。如圖1與圖2A所示，元件10包含晶粒100，晶粒100包含積體電路110。積體電路110包含標準元件SC1a。靜電放電(ESD)防護單元U1a安排或整合在積體電路110之標準元件SC1a 中。為了使圖式簡明，在此僅繪示元件10之晶粒100與積體電路110於圖1中。
為了例示說明，除了標準元件SC1a外，標準元件SC2a亦安排於圖1之積體電路110中。然而，標準元件SC1a與SC2a係用以作為例示。積體電路110中各式數量的標準元件位於本揭露的設想範圍內。舉例而言，在各式實施方式中，有超過兩個標準元件，包含標準元件SC1a、標準元件SC2a、以及標準元件SC3a(如圖2A所示)安排在積體電路110中。針對另一例子，標準元件SC1a與標準元件SC2a由單一標準元件執行，靜電放電防護單元U1a整合於此單一標準元件中。
由圖1所示，靜電放電防護單元U1a配置為安排在標準元件SC1a中及/或與標準元件SC2a整合的構件。如圖1所示，換句話說，在一些實施方式中，標準元件SC1a包含數個構件/單元，包含例如位於標準元件SC1a內部的靜電放電防護單元U1a。對於圖2A所示，靜電放電防護單元U1a耦合於輸入節點Nin，以防護積體電路110免於靜電放電事件。在一些實施方式中，標準元件SC2a包含反向器，此反向器包含電晶體T1x與T2x，且此反向器與靜電放電防護單元U1a整合及/或緊鄰靜電放電防護單元U1a。在一些實施方式中，標準元件SC3a包含電源箝位器(power clamp)，如圖2A所示。
在一些實施方式中，標準元件SC1a、標準元件SC2a、以及標準元件SC3a係選自供積體電路110之布局設 計的標準元件庫。在一些實施方式中，於選取標準元件SC1a前，靜電放電防護單元U1a已安排於標準元件SC1a中。在一些其他實施方式中，具靜電放電防護單元U1a之標準元件SC1a係定製的。
在一些實施方式中，標準元件庫定義出供開發電路布局之各式標準元件。在標準元件庫中的每個標準元件包含功能性電路系統，以滿足其必須的功能。舉例而言，利用標準元件SC1a來釋放積聚之靜電電荷。在一些實施方式中，標準元件庫供應自儲存電路，包含但不限於隨機存取記憶體(RAM)、唯讀記憶體(ROM)、快閃記憶體、硬碟、光資料儲存元件、或類似儲存電路。
在一些替代實施方式中，標準元件SC1a之靜電放電防護單元U1a以電路保護為目的，標準元件SC1a則聚焦在其他電子功能。換句話說，除了標準元件SC1a外，每個儲存在標準元件庫中的標準元件可包含一個或超過一個特定特徵。
在一些實施方式中，如上所述之標準元件包含數個邏輯閘，這些邏輯閘包含例如，反向器、及閘(AND gate)、或閘(OR gate)、反或閘(NOR gates)、反及閘(NAND gates)、與類似邏輯閘。在一些實施方式中，利用金氧半場效電晶體技術來實施每個邏輯閘。
在一些實施方式中，在積體電路110之布局中，標準元件SC1a與標準元件SC2a彼此直接毗連，而無靜電放電組件在其間的布局面積。如圖1所例示，標準元件 SC1a之右邊與標準元件SC2a之左邊彼此對齊且重疊，意謂著，舉例而言，包含靜電放電防護單元U1a之標準元件SC1a直接毗連標準元件SC2a。
圖1中之標準元件SC1a與標準元件SC2a的排列係用以作為例示。積體電路110中標準元件SC1a與標準元件SC2a的各式排列位於本揭露的設想範圍內。舉例而言，在各實施方式中，標準元件SC1a與標準元件SC2a彼此靠近設置且其間具額外空間。
在一些方法中，運作為靜電放電防護組件的二極體設於包含至少一組件之標準元件的外部，或設於標準元件之間。二極體亦占據布局面積，且為了遵守設計規則，二極體與標準元件之間必須有一些間隔。然而，積體電路設計規則或其他限制可能造成二極體與其他組件無法緊鄰彼此設置。因此，在二極體至其他組件的布線連接上產生困難，且電路布局的效率下降。
相較於上述方法，設計規則通常容許本揭露中之標準元件SC1a與標準元件SC2a在積體電路110中彼此緊鄰設置。舉例而言，標準元件SC1a與標準元件SC2a之邊可重疊而無違反設計規則。因此，靜電放電防護單元U1a於標準元件SC1a與標準元件SC2a之外部無須額外布局面積。
如圖2A所例示，在一些實施方式中，靜電放電防護單元U1a包含配置於標準元件SC1a中的電晶體T1a與電晶體T2a，以執行靜電放電防護機制。以不同方式解釋， 電晶體T1a與電晶體T2a配置在標準元件SC1a中，以共同作為靜電放電防護組件/構件。電晶體T1a與電晶體T2a在輸入節點Nin處連接，輸入節點Nin配置以接收來自例如積體電路210之操作電壓。靜電放電防護單元U1a例如鄰設於輸入節點Nin，藉以釋放輸入節點Nin傳來之對應電壓突波。在一些實施方式中，電晶體T1a與電晶體T2a提供防護機制，以避免電壓突波通過例如標準元件SC2a中的反向器。
在一些實施方式中，如上所述之操作電壓經由輸入節點Nin傳送至標準元件SC2a，來使積體電路110因此而運轉。在一些實施方式中，根據積體電路110的作用，操作電壓的值例如為1.8V、3.3V、或5V。如上所述之操作電壓的數值係用以作為例示。操作電壓的其他數值位於本揭露的設想範圍內。
為了保護標準元件SC2a之反向器，在一些實施方式中，電晶體T1a係以二極體形式連接於參考電壓端VSS與輸入節點Nin之間。在一些其他實施方式中，電晶體T1a的源極耦合至參考電壓端VSS，電晶體T1a的汲極耦合至輸入節點Nin。在一些實施方式中，參考電壓端VSS接收地電壓。在一些替代實施方式中，電晶體T1a的閘極耦合至電晶體T1a的源極，以充當閘極接地n型通道金氧半場效電晶體(GGNMOS)。
圖2B係繪示依照本揭露之一些實施方式之圖2A之標準元件SC1a中的電晶體T1a與T2a的半導體結構的 剖面圖。關於圖2A之實施方式，圖2B中的相同構件以相同參考數字標示，以利了解。
參考圖2A來說明圖2B，當電晶體T1a之閘極G1例如在參考電壓端VSS處接地，寄生雙極性接面電晶體BJT1關於電晶體T1a而形成。舉例而言，電晶體T1a包含在其汲極區D1處的N型區222、以及P型基材223，N型區222與P型基材223共同形成NP接面，以運轉為第一寄生二極體。當輸入節點Nin遭受電壓突波時，電壓突波反向偏壓第一寄生二極體。因此，對應於電壓突波之電流開始流過第一寄生二極體。此外，電晶體T1a之源極區S1處有個N型區224。N型區224與P型基材223會形成PN接面，以運轉為第二寄生二極體。N型區224與電晶體T1a之P型基材223之間的第二寄生二極體被順向偏壓。因此，輸入節電Nin處之靜電放電事件所造成的突發電流並沒有立刻被傳送到圖2A所示之標準元件SC2a之反向器，突發電流被導引通過電晶體T1a，而在參考電壓端VSS處被釋放到地面，藉以保護例如標準元件SC2a。
另一方面，參考圖2A來說明圖2B，寄生雙極性接面電晶體BJT2關於電晶體T2a而形成。舉例而言，電晶體T2a包含在其汲極區D2處的P型區225以及N型井226，P型區225與N型井226共同形成NP接面，以運轉為第三寄生二極體。當輸入節點Nin遭受電壓突波時，電壓突波順向偏壓第三寄生二極體。因此，對應於電壓突波之電流開始流過第三寄生二極體。此外，電晶體T2a之源極區S2處有 個P型區227。P型區227與N型井226會形成PN接面，以運轉為第四寄生二極體。P型區227與電晶體T2a之N型井226之間的第四寄生二極體被反向偏壓。同樣的，輸入節電Nin處之靜電放電事件所造成的突發電流並沒有立刻被傳送到圖2A所示之標準元件SC2a之反向器，突發電流被導引通過電晶體T2a而被釋放，藉以保護例如標準元件SC2a。
在一些實施方式中，僅利用電晶體T1a執行靜電放電防護單元U1a。在一些其他實施方式中，利用包含例如標準元件SC1a中之電晶體T1a與電晶體T2a的至少一電晶體來執行靜電放電防護單元U1a。因此，在不傷害電路系統，例如圖2A所示之標準元件SC2a的情況下，提供電流流通的安全釋放路徑。類似於電晶體T1a，在一些實施方式中，電晶體T2a係以二極體形式連接於第二參考電壓端VDD與輸入節點Nin之間。在一些其他實施方式中，電晶體T2a的源極耦合至第二參考電壓端VDD，電晶體T2a的汲極耦合至輸入節點Nin。在一些替代實施方式中，電晶體T2a的閘極G2耦合至電晶體T2a的源極，以充當閘極接VDD之p型通道金氧半場效電晶體(GDPMOS)。
藉由串聯電晶體T1a與電晶體T2a，靜電放電防護單元U1a可防護標準元件SC2a之反向器免於遭遇正電壓突波與負電壓突波。
圖2C係繪示依照本揭露之一些實施方式之一種包含對應於圖2A之標準元件SC1a中之靜電放電防護單元U1a以及標準元件SC2a中之電路之結構的積體電路的示 意布局250。為了使圖式簡明，示意布局250僅繪示結構的一部分，圖2C並未詳細圖示熟習此項技藝者可知的另一部分。此外，為了使圖式更簡明，關於圖2C中之示意布局250的討論聚焦在靜電放電防護單元U1a與圖2A所示之標準元件SC2a中的電路，而示意布局250的其他部分在此不做進一步的討論。
如圖2C所示，示意布局250包含主動區FN1與FN2，閘極GT1、GT2、與GT3，以及金屬線ML1至ML7。在一些實施方式中，主動區FN1與FN2包含用以形成例如鰭式場效電晶體(FinFET)的一個或多個鰭狀結構(未繪示)。在一些其他實施方式中，至少一鰭狀結構分別形成在主動區FN1及FN2上或分別形成有主動區FN1及FN2。在一些替代實施方式中，主動區FN1及FN2形成有平面式結構。在一些實施方式中，利用半導體材料形成例如為摻雜區的主動區FN1及FN2。在一些實施方式中，利用絕緣層上矽(SOI)技術形成主動區FN1及FN2。在一些實施方式中，利用多晶矽、金屬、或摻雜多晶矽來形成閘極GT1、GT2、與GT3。
在一些實施方式中，每個主動區FN1及FN2具有至少一源極區與至少一汲極區。如圖2C所示，主動區FN1包含源極區S1與汲極區D1與D1x，主動區FN2包含源極區S2與汲極區D2與D2x。在閘極GT1與GT2的形狀方面，每個閘極GT1與GT2具有跨過對應主動區的條狀形狀，如圖2C所示。閘極GT1與GT2排列以形成圖2A之電晶體T1a與T2a。
在一些實施方式中，閘極GT1設於主動區FN1上方。在一些實施方式中，主動區FN1的一個源極區S1與一個汲極區D1分別設置在對應閘極GT1之相對二側。在一些其他實施方式中，一個源極區S1與一個汲極區D1分別設置在對應閘極GT1下方之通道區(未繪示)的二側。在一些替代實施方式中，閘極GT1之跨過主動區FN1的部分具有一邊鄰近於主動區FN1的一個源極區S1、與另一邊鄰近主動區FN1的一個汲極區D1。
在一些實施方式中，閘極GT2設於主動區FN2上方。在一些實施方式中，主動區FN2之一個源極區S2與一個汲極區D2分別設置在對應閘極GT2之相對二側。在一些其他實施方式中，一個源極區S2與一個汲極區D2分別設置在對應閘極GT2下方之通道區(未繪示)的二側。在一些替代實施方式中，閘極GT2之跨過主動區FN2的部分具有一邊鄰近於主動區FN2之一個源極區S2、與另一邊鄰近主動區FN2之一個汲極區D2。
參考圖2C與圖2A所示，圖2C之主動區FN1之源極區S1和汲極區D1與閘極GT1對應於圖2A所示之電晶體T1a。對應地，圖2C之主動區FN2之源極區S2和汲極區D2與閘極GT2對應於圖2A所示之電晶體T2a。
在一些實施方式中，上述之源極區是源極摻雜區，上述之汲極區是汲極摻雜區。舉例而言，源極區S1與汲極區D1以n型摻質摻雜，源極區S2與汲極區D2以p型摻質摻雜。
在一些實施方式中，金屬線ML1、ML2、與ML3設於主動區FN1與FN2上方，且金屬線ML3設於閘極GT1與GT2上方。金屬線ML1用以將源極區S1耦合至節點N1，此節點N1對應於供應有例如地電壓之第一參考電壓端VSS，如圖2A所示。閘極GT1亦透過節點N3耦合至第一參考電壓端VSS，節點N3經由金屬線ML4耦合至節點N1。金屬線ML2用以將源極區S2耦合至節點N2，此節點N2對應於供應有例如電力電壓之第二參考電壓端VDD，如圖2A所示。閘極GT2亦透過節點N4耦合至第二參考電壓端VDD，節點N4經由金屬線ML5耦合至節點N2。金屬線ML3用以將汲極區D1與D2耦合至節點N5，此節點N5對應於輸入節點Nin。因此，電晶體T1a與電晶體T2a於第一參考電壓端VSS與第二參考電壓端VDD之間的輸入節點Nin處串聯。
關於示意布局250中之標準元件SC2a，閘極GT3跨設於主動區FN1與FN2上，且配置以形成圖2A所示之電晶體T1x與T2x。在一些實施方式中，主動區FN1之一個源極區S1與一個汲極區D1x分別設置在對應閘極GT3之相對二側，且主動區FN2之一個源極區S2與一個汲極區D2x分別設置在對應閘極GT3之相對二側。在一些實施方式中，汲極區D1x以n型摻質摻雜，汲極區D2x以p型摻質摻雜。
參考圖2C與圖2A所示，圖2C之主動區FN1之源極區S1和汲極區D1x與閘極GT3對應於圖2A所示之電晶體T1x。對應地，圖2C所示之主動區FN2之源極區S2和汲極區D2x與閘極GT3對應於圖2A所示之電晶體T2x。舉例 而言，電晶體T1a與T1x共享作為共同源極區之源極區S1，以構成電晶體T1a與T1x並聯的架構，如圖2A所示。對應地，電晶體T2a與T2x共享作為共同源極區之源極區S2，以構成電晶體T2a與T2x並聯的架構，如圖2A所示。
在一些實施方式中，金屬線ML3設於金屬線ML6上方，且透過節點N5與金屬線ML6耦合。金屬線ML6設於閘極GT3，且透過節點N6與閘極GT3耦合，其中節點N6亦對應於圖2A所示之輸入節點Nin。金屬線ML7用以耦合汲極區D1x與D2x。因此，電晶體T1x與電晶體T2x以他們的閘極一起耦合至輸入節點Nin、電晶體T1a之汲極區D1、以及電晶體T2a之汲極區D2的方式而亦串聯在第一參考電壓端VSS與第二參考電壓端VDD之間。
根據上述，藉由示意布局250，在標準元件SC1a之靜電放電防護單元U1a中的電晶體T1a與T2a可與標準元件SC2a之電晶體T1x及T2x結合或整合。換句話說，包含靜電放電防護單元U1a之標準元件SC1a可與標準元件SC2a結合或整合。此外，如上述，在利用單一標準元件執行標準元件SC1a與標準元件SC2a的情況下，靜電放電防護單元U1a可與包含例如在此單一標準元件中之電晶體T1x與T2x的電路結合或整合。
在一些實施方式中，如圖2A所例示，元件10更包含晶粒200，晶粒200包含積體電路210。在一些實施方式中，積體電路210設於晶粒200之基材中。舉例而言，晶粒200具有輸出節點Nout，晶粒100具有輸入節點Nin， 且晶粒200之輸出節點Nout透過晶粒對晶粒互連線105而與晶粒100的輸入節點Nin耦合。晶粒200包含標準元件SC1b、標準元件SC2b、與標準元件SC3b。在一些實施方式中，靜電放電防護單元U1b設於積體電路210之標準元件SC1b中，且包含電晶體T1b與T2b。電晶體T1b與T2b配置在標準元件SC1b中，以共同作為靜電放電防護組件/構件。在一些實施方式中，布局區配置於標準元件SC1a與標準元件SC1b外，且介於標準元件SC1a與標準元件SC1b之間，而無靜電放電組件設於此布局區中。
和電晶體T1b與T2b有關的配置與操作類似於如上所述之和電晶體T1a與T2a有關的配置與操作。故，於此不再詳述。
舉例而言，電晶體T1b耦合在第一參考電壓端VSS與輸出節點Nout之間，電晶體T2b耦合在參考電壓端VDD與輸出節點Nout之間。如上關於靜電放電防護單元U1a之電晶體T1a與T2a的討論，靜電放電防護單元U1b之電晶體T1b與T2b亦有利於靜電放電電流流經所需電流通路，以提供防護機制。
在一些方法中，運轉為靜電放電防護組件的二極體設於包含至少一組件之標準元件之外，或設於標準元件之間。二極體亦占據布局面積。為了遵守設計規則，二極體與標準元件之間必須有一些間隔。然而，積體電路設計規則或其他限制可能因二極體占據二標準元件之間的布局面積而造成此二標準元件無法緊鄰彼此設置。
相較於上述方法，在本揭露的一些實施方式中，如上所述，靜電放電防護單元U1b設於標準元件SC1b中。因此，在例如標準元件SC1b與標準元件SC2b間之原應由靜電放電防護單元U1b所占據之布局面積是不需要的。由於在標準元件SC1b與標準元件SC2b之間沒有需求的布局面積，因此標準元件SC1b與標準元件SC2b可彼此緊鄰設置。
在一些實施方式中，如上關於圖2C所做的討論，除了標準元件SC1a與SC2a的結合或整合外，藉由利用對應於圖2C所示之示意布局的示意布局，包含靜電放電防護單元U1b的標準元件SC1b亦可與標準元件SC2b結合或整合。此外，在標準元件SC1b與標準元件SC2b由單一標準元件執行的情況下，靜電放電防護單元U1b可與此單一標準元件中的電路結合或整合。
可執行元件10來符合各種靜電放電防護的需求。在一些實施方式中，靜電放電防護單元U1a有效達成對積體電路110，特別是例如標準元件SC2a，的靜電放電防護。在一些其他實施方式中，靜電放電防護單元U1b有效達成對積體電路210，特別是例如標準元件SC2b，的靜電放電防護。以不同方式解釋，利用至少一靜電放電防護單元來保護積體電路之輸入節點及/或輸出節點。
在一些實施方式中，晶粒100或晶粒200為類比晶粒、數位晶粒、射頻(RF)晶粒、或類似的晶粒。在一些實施方式中，晶粒100與晶粒200的特徵整合於單一晶粒。 在一些其他實施方式中，晶粒100與晶粒200各別製作且建立於單一封裝，以在一晶片中提供更多不同功能。
在一些實施方式中，晶粒100與晶粒200裝設於單一平面上。如圖2A所示，在二維(2D)積體電路技術的領域中，晶粒100與晶粒200均利用覆晶技術或打線技術設於系統級封裝(SiP)基材150上。在一些其他實施方式中，晶粒100與晶粒200並排設於矽中介板(未繪示)上，矽中介板具有穿矽介層窗(未繪示)，以將晶粒100與晶粒200連接至系統級封裝基材150，藉此完成2.5D之積體電路設計。在一些替代實施方式中，晶粒100疊設在晶粒200之頂部上，且垂直互連。如圖2A所示，對於3D積體電路方式，晶粒100裝設於系統級封裝基材150上方，晶粒200設於晶粒100之頂部上。晶粒對晶粒互連可在單一微電子基材上製造數個產品，而可獲得增進的微電子晶粒及/或微電子模組與提升之產品良率。
圖1與圖2A中所示之元件10內之標準元件SC1a的架構僅用以例示。標準元件SC1a的各種架構落在本揭露之設想範圍內。舉例而言，在各種實施方式中，一些電晶體並聯，以形成電晶體T1a或電晶體T2a、或如電晶體T1a或電晶體T2a般相同運作，或者電晶體在實際需求的基礎上並聯以提升靜電放電防護能力，如圖3所示。
圖3係繪示依照本揭露之一些其他實施方式之如圖1所示之積體電路110的一種替代標準元件的電路圖。關於圖1與圖2A之實施方式，圖3中的相同構件以相同參考 數字標示，以利了解。如圖3所例示，相較於圖2A之標準元件SC1a，設置包含靜電放電防護單元U1c之標準元件SC1c，靜電放電防護單元U1c包含如上所述之電晶體T1a與電晶體T2a、電晶體T3a、以及電晶體T4a。舉例而言，電晶體T1a與電晶體T3a在第一參考電壓端VSS與輸入節點Nin之間並聯，以在其間均等的分享電流。在一些實施方式中，除了標準元件SC1c以外的架構類似於圖2A所示之積體電路中的架構，故於此不再對這些架構詳述，以使說明簡明。
在一些實施方式中，由於電晶體T3a之汲極、閘極、與源極以相同於電晶體T1a的方式連接，因此電晶體T1a與T3a一起如單一電晶體在電路系統中運轉。同樣地，在一些實施方式中，為了確保相同電流分享，電晶體T2a與電晶體T4a在第二參考電壓端VDD與輸入節點Nin之間並聯。在一些其他實施方式中，由於電晶體T4a之汲極、閘極、與源極以相同於電晶體T2a的方式連接，因此電晶體T2a與T4a也一起如單一電晶體在電路系統中運轉。
圖2A之靜電放電防護單元U1a中或圖3之靜電放電防護單元U1c中之電晶體的數量僅用以例示。圖2A之靜電放電防護單元U1a中或圖3之靜電放電防護單元U1c中之電晶體的各種數量落在本揭露之設想範圍內。舉例而言，為了提升所需靜電放電防護能力，在靜電放電防護單元中並聯的電晶體的數量可如同上述般增加。
在一些實施方式中，圖2A之標準元件SC1b亦可配置以包含數個電晶體，這些電晶體可如圖3所示般排 列。以不同方式解釋，圖2A之標準元件SC1b亦可配置成與圖3所示之標準元件SC1c相同。因此，圖2A之標準元件SC1a與SC1b的架構用以例示。圖2A之標準元件SC1a與SC1b的各種架構落在本揭露之設想範圍內。舉例而言，在許多實施方式中，圖2A之標準元件SC1a與SC1b之一配置以包含數個電晶體，這些電晶體如圖3所示般排列，而在替代實施方式中，圖2A中之每個標準元件SC1a與SC1b均配置以包含數個電晶體，這些電晶體如圖3所示般排列。
圖4係繪示依照本揭露之一些實施方式之一種包含對應於圖3之標準元件SC1c中之靜電放電防護單元U1c與圖2A之標準元件SC2a中之電路之結構的積體電路的示意布局40。為了使圖式簡明，示意布局40僅繪示出結構的一部分，本技術領域中具有通常知識者之一可知之結構的其他部分並未詳細繪示於圖4中。此外，為了使圖式更簡明，關於圖4中之示意布局40的討論聚焦在圖3所示之靜電放電防護單元U1c，而示意布局40之其他部分在此不做進一步的討論。
如圖4所示，示意布局40包含主動區FN1與FN2，閘極GT1、GT2、與GT3，以及金屬線ML1至ML3、ML6、與ML7。在一些實施方式中，主動區FN1與FN2包含用以形成例如鰭式場效電晶體(FinFET)的一個或多個鰭狀結構(未繪示)。在一些其他實施方式中，至少一鰭狀結構分別形成在主動區FN1及FN2上或分別形成有主動區FN1及FN2。在一些替代實施方式中，主動區FN1及FN2形成有 平面式結構。在一些實施方式中，利用半導體材料形成例如為摻雜區的主動區FN1及FN2。在一些實施方式中，利用絕緣層上矽(SOI)技術形成每個主動區FN1及FN2。在一些實施方式中，利用多晶矽、金屬、或摻雜多晶矽來形成閘極GT1、GT2、與GT3。
在一些實施方式中，每個主動區FN1及FN2具有至少一源極區與至少一汲極區。如圖4所示，主動區FN1包含源極區S1與汲極區D1，主動區FN2包含源極區S2與汲極區D2。在一些實施方式中，在閘極GT1與GT2的形狀方面，有數個條狀位於指狀閘極GT1與GT2中以形成閘極指。藉由增加閘極指的數量，可形成並聯的電晶體。如圖4所示，閘極GT1包含三個閘極指，閘極GT2包含三個閘極指。閘極指GT11與GT13設置以形成圖3之電晶體T1a與T3a，閘極指GT22與GT24設置以形成圖3之電晶體T2a與T4a。
在一些實施方式中，閘極GT1設於主動區FN1上方。在一些實施方式中，主動區FN1之一個源極區S1與一個汲極區D1分別設置在閘極GT1之一個對應閘極指的相對二側。在一些其他實施方式中，一個源極區S1與一個汲極區D1設置在閘極GT1之一個對應閘極指下方之通道區(未繪示)的二側。在一些替代實施方式中，閘極GT1的每個閘極指具有一邊鄰近於主動區FN1的一個源極區S1、與另一邊鄰近主動區FN1的一個汲極區D1。
參考圖4與圖3所示，圖4所示之主動區FN1的源極區S1和汲極區D1與閘極GT1的閘極指GT11對應於圖 3所示之電晶體T1a。圖4所示之主動區FN1的源極區S1和汲極區D1與閘極GT1的閘極指GT13對應於圖3所示之電晶體T3a。對應地，圖4所示之主動區FN2的源極區S2和汲極區D2與閘極GT2的閘極指GT22對應於圖3所示之電晶體T2a。圖4所示之主動區FN2的源極區S2和汲極區D2與閘極GT2的閘極指GT24對應於圖3所示之電晶體T4a。
在一些實施方式中，二個電晶體共享一個共同汲極區D1或一個共同源極區S1。如圖4所示，電晶體T1a與電晶體T3a共享共同汲極區D1，以構成電晶體T1a與電晶體T3a並聯的架構，如圖3所示。對應地，電晶體T2a與電晶體T4a共享共同汲極區D2，以構成電晶體T2a與電晶體T4a並聯的架構，如圖3所示。
在一些實施方式中，源極區S1是源極摻雜區，汲極區D1是汲極摻雜區。舉例而言，源極區S1與汲極區D1以n型摻質摻雜，源極區S2與汲極區D2以p型摻質摻雜。
在一些實施方式中，閘極GT2設於主動區FN2上方。在一些實施方式中，主動區FN2之一個源極區S2與一個汲極區D2分別設置在閘極GT2之對應閘極指的相對二側。在一些其他實施方式中，一個源極區S2與一個汲極區D2設置在閘極GT2之對應閘極指下方之通道區(未繪示)的二側。
在一些實施方式中，閘極GT1的一個閘極指、此閘極指下方之通道區(未繪示)、以及此閘極指之相對二側上的源極區S1與汲極區D1形成一個電晶體，例如電晶體 T1a或電晶體T3a。在這樣的實施方式中，閘極GT1、源極區S1、與汲極區D1分別做為一個電晶體的閘極端、源極端、與汲極端。
在一些實施方式中，閘極GT2的一個閘極指、此閘極指下方之通道區(未繪示)、以及此閘極指之相對二側上的源極區S2與汲極區D2形成一個電晶體，例如電晶體T2a或電晶體T4a。在這樣的實施方式中，閘極GT2、源極區S2、與汲極區D2分別做為一個電晶體的閘極端、源極端、與汲極端。
在一些實施方式中，金屬線ML1至ML3設於主動區FN1與FN2、以及閘極GT1與GT2上方。金屬線ML1用以將源極區S1耦合至節點N1，此節點N1對應於供應有例如地電壓之第一參考電壓端VSS，如圖3所示。閘極GT1之閘極指亦透過節點N3耦合至第一參考電壓端VSS，節點N3經由金屬線ML1耦合至節點N1。金屬線ML2用以將源極區S2耦合至節點N2，此節點N2對應於供應有例如電力電壓之第二參考電壓端VDD，如圖3所示。閘極GT2之閘極指亦透過節點N4耦合至第二參考電壓端VDD，節點N4經由金屬線ML2耦合至節點N2。金屬線ML3用以將汲極區D1與D2耦合至節點N5，此節點N5對應於輸入節點Nin。因此，電晶體T1a與電晶體T3a於第一參考電壓端VSS與輸入節點Nin之間並聯，以在其間均等的分享總電流。電晶體T2a與電晶體T4a在第二參考電壓端VDD與輸入節點Nin之間並聯，藉以確保相同電流分享。
關於示意布局40中之標準元件SC2a，標準元件SC2a之布局結構與上述圖2C所例示之布局結構相同，故於此不再詳述。相較於圖2C，對於圖4的例示，圖3之電晶體T3a與圖2A之電晶體T1x共享作為共同源極區之源極區S1，以構成電晶體T3a與T1x並聯的架構。對應地，圖3之電晶體T4a與圖2A之電晶體T2x共享作為共同源極區之源極區S2，以構成電晶體T4a與T2x並聯的架構。
根據圖4之實施方式，藉由示意布局40，圖3之標準元件SC1c之靜電放電防護單元U1c中的電晶體T1a至T4a可與圖2C之標準元件SC2a之電晶體T1x及T2x結合或整合。換句話說，包含圖3之靜電放電防護單元U1c之標準元件SC1c可與圖2之標準元件SC2a結合或整合。此外，在利用單一標準元件執行標準元件SC1c與標準元件SC2a的情況下，靜電放電防護單元U1c可與包含例如在此單一標準元件中之電晶體T1x與T2x的電路結合或整合。
在一些實施方式中，上述之示意布局250與示意布局40以各種方法設計與製造。可利用處理電路來執行這些方法，處理電路包含但不限於電腦、數位訊號處理器、微控制器、以及微處理器。
關於圖1與圖2A中之元件10的設計與製造的操作討論如下。首先，決定標準元件SC1a、標準元件SC2a、標準元件SC3a的位移。在一些實施方式中，檢查位移，並在此階段中解決衝突(若有任何衝突的話)，因此相鄰之標準元件可能不會太靠近彼此。如上所述，標準元件SC1a毗連 標準元件SC2a，而於其間沒有給靜電放電防護組件占據的布局面積。藉由要求標準元件SC1a毗連標準元件SC2a以緊鄰設置來避免布局面積時，無需原用以設置靜電放電防護單元U1a的布局面積。因此，將靜電放電防護單元U1a設置於標準元件SC1a中不但可以保護積體電路110，亦可在標準元件SC1a中設計及/或形成靜電放電防護單元U1a而不增加積體電路110的面積。舉例而言，靜電放電防護單元U1a整合於及/或毗鄰標準元件SC1a中之其他組件(未繪示)。
於設置標準元件SC1a與標準元件SC2a後，在繞線過程中決定其間的連接。在一些實施方式中，標準元件SC1a與標準元件SC2a可根據標準元件SC1a與標準元件SC2a內之組件的功能關係來耦合。在一些實施方式中，接著利用設計規則來核對標準元件SC1a與標準元件SC2a的位移與繞線，以檢查積體電路110之布局是否遵守設計規則，這些設計規則決定積體電路110是否該被製造。
接下來，開始上述積體電路110的製作。為製作積體電路110，可依序進行對應元件的製造製程。特別在一些實施方式中，積體電路110形成具有數層堆疊。每一層覆蓋在前一層上，且被微影圖案化以例如定義積體電路110中之組件的形狀。標準元件SC1a中之靜電放電防護單元U1a的閘極GT1與GT2、以及標準元件SC2a中之閘極由單一閘極層所形成。此外，進行微影時，需要相同光罩或相同光罩組來製作靜電放電防護單元U1a的閘極GT1與GT2、以及標準元件SC2a之閘極。
亦揭露一種元件，此元件包含積體電路之布局中的數個標準元件，且這些標準元件包含第一標準元件與第二標準元件。第一標準元件包含靜電放電防護單元，靜電放電防護單元包含第一電晶體與第二電晶體，第二標準元件包含第三電晶體與第四電晶體，第一標準元件與第二標準元件整合在一起且共享第一主動區與第二主動區。第一標準元件包含第一閘極、第二閘極、與第三閘極。第一閘極設於第一主動區上方，第一主動區包含第一源極/汲極區與第二源極/汲極區，第一源極/汲極區與第二源極/汲極區相對於第一閘極彼此分開，第一源極/汲極區、第二源極/汲極區、與第一閘極共同對應於第一電晶體。第二閘極與第一閘極分開。第二閘極設於第二主動區上方，第二主動區包含第三源極/汲極區與第四源極/汲極區，第三源極/汲極區與第四源極/汲極區相對於第二閘極彼此分開，第三源極/汲極區、第四源極/汲極區、與第二閘極共同對應於第二電晶體。第二標準元件包含第三閘極。第三閘極設於第一主動區與第二主動區上方。第一主動區更包含第五源極/汲極區，第五源極/汲極區與該第二源極/汲極區相對於第三閘極彼此分開。第二主動區更包含第六源極/汲極區，第六源極/汲極區與第四源極/汲極區相對於第三閘極彼此分開。第三閘極、第二源極/汲極區、與第五源極/汲極區共同對應於第三電晶體，第三閘極、第四源極/汲極區、與第六源極/汲極區共同對應於第四電晶體。
依據本揭露之一實施例，上述元件更包含第一金屬線設於第一主動區與第二主動區上方，以將第一源極/汲極區及第三源極/汲極區與輸入/輸出(I/O)節點耦合。
依據本揭露之一實施例，上述元件更包含第二金屬線，設置以將第三源極/汲極區及第一金屬線與輸入/輸出節點耦合。
依據本揭露之一實施例，上述元件更包含第三金屬線，設置以將第五源極/汲極區與第六源極/汲極區耦合。
依據本揭露之一實施例，上述元件更包含至少一第一金屬線以及至少一第二金屬線。此至少一第一金屬線設置以耦合第一閘極與第二源極/汲極區，藉以使第一電晶體為二極體連接。此至少一第二金屬線設置以耦合第二閘極與第四源極/汲極區，藉以使第二電晶體為二極體連接。
依據本揭露之一實施例，上述元件更包含第一金屬線、第二金屬線、第三金屬線、以及第四金屬線。第一金屬線設置以耦合第二源極/汲極區與第一參考電壓端。第二金屬線設置以耦合第一閘極與第一參考電壓端。第三金屬線設置以耦合第四源極/汲極區與第二參考電壓端。第四金屬線設置以耦合第二閘極與第二參考電壓端。
依據本揭露之一實施例，上述第一標準元件與第二標準元件之間不具有供欲設置之額外靜電放電防護組件的布局面積。
依據本揭露之一實施例，上述第一標準元件與第二標準元件在一相同標準元件中執行。
亦揭露一種元件，此元件包含積體電路之布局中的數個標準元件。這些標準元件包含第一標準元件與第二標準元件。第一標準元件與第二標準元件共享第一主動區與第二主動區，第一主動區與第二主動區設置以形成第一至第六電晶體，且第一至第四電晶體配置以運轉為靜電放電(ESD)防護電路。第一標準元件包含第一閘極與第二閘極。第一閘極包含第一閘極指與第二閘極指，第一閘極指與第二閘極指設於第一主動區上，以分別形成第一電晶體與第二電晶體。第二閘極與第一閘極分開。第二閘極包含第三閘極指與第四閘極指，第三閘極指與第四閘極指設於第二主動區上，以分別形成第三電晶體與第四電晶體。第二標準元件包含第三閘極。第三閘極設於第一主動區與第二主動區上方，以形成第五電晶體與第六電晶體。
依據本揭露之一實施例，上述元件更包含第一金屬線以及第二金屬線。此第一金屬線設置以耦合第一主動區之複數個第一源極/汲極區至第一參考電壓端，第一主動區之第一源極/汲極區設置以分別形成第一電晶體與第二電晶體。此第二金屬線設置以耦合第二主動區之複數個第一源極/汲極區至第二參考電壓端，第二主動區之第一源極/汲極區設置以分別形成第三電晶體與第四電晶體。
依據本揭露之一實施例，上述元件更包含第三金屬線。第三金屬線設置以將第一主動區之第二源極/汲極 區耦合至第二主動區之第二源極/汲極區。其中，第一電晶體與第二電晶體分享第一主動區之第二源極/汲極區，第三電晶體與第四電晶體分享第二主動區之第二源極/汲極區。
依據本揭露之一實施例，上述元件更包含第四金屬線設置以耦合第三閘極與第三金屬線。
依據本揭露之一實施例，上述元件更包含第三金屬線。第三金屬線相對於第三閘極與第一金屬線及第二金屬線分開，第三金屬線設置以耦合第一主動區之第二源極/汲極區與第二主動區之第二源極/汲極區。
依據本揭露之一實施例，上述第一閘極指與第二閘極指耦合於第一參考電壓端，第三閘極指與第四閘極指耦合於第二參考電壓端，藉此第一電晶體至第四電晶體均為二極體連接。
依據本揭露之一實施例，上述第一標準元件與第二標準元件包含於單一標準元件中，單一標準元件係選自供積體電路之布局之設計的標準元件庫。
亦揭露一種元件，此元件包含積體電路，積體電路包含單一標準元件，此單一標準元件選自供積體電路之布局設計的標準元件庫。此單一標準元件包含第一主動區、第二主動區、第一閘極、第二閘極、與第三閘極。第一閘極設於第一主動區上方，用以形成至少一第一靜電放電(ESD)防護組件。第二閘極與第一閘極分開，第二閘極設於第二主動區上方，用以形成至少一第二靜電放電防護組件。第三閘 極與第一閘極及第二閘極分開，第三閘極設於第一主動區與第二主動區上方，用以形成至少一電晶體。
依據本揭露之一實施例，上述第一閘極設於第一主動區之第一源極/汲極區與第二源極/汲極區之間，以形成包含在上述至少一第一靜電放電防護組件中的第一電晶體。上述第二閘極設於第二主動區之第一源極/汲極區與第二源極/汲極區之間，以形成包含在上述至少一第二靜電放電防護組件中的第二電晶體。
依據本揭露之一實施例，上述第一閘極包含第一閘極指與第二閘極指設於第一主動區之彼此耦合之第一源極/汲極區與第二源極/汲極區之間，以形成第一電晶體與第二電晶體，第一電晶體與第二電晶體並聯耦合且包含於上述至少一第一靜電放電防護組件中。上述第二閘極包含第一閘極指與第二閘極指設於第二主動區之彼此耦合之第一源極/汲極區與第二源極/汲極區之間，以形成第三電晶體與第四電晶體，第三電晶體與第四電晶體並聯耦合且包含於上述至少一第二靜電放電防護組件中。
依據本揭露之一實施例，上述元件更包含至少一第一金屬線以及至少一第二金屬線。前述至少一第一金屬線設置以耦合第一閘極與第一主動區之至少一第一源極/汲極區，以形成包含於上述至少一第一靜電放電防護組件中之第一二極體連接電晶體。前述至少一第二金屬線設置以耦合第二閘極與第二主動區之至少一第一源極/汲極區，以形成 包含於上述至少一第二靜電放電防護組件中之第二二極體連接電晶體。
依據本揭露之一實施例，上述元件更包含第三金屬線以及第四金屬線。前述第三金屬線設置以將第一主動區之第二源極/汲極區和第二主動區之第二源極/汲極區共同耦合於輸入/輸出(I/O)節點。前述第四金屬線設置以經由第三金屬線將第三閘極耦合至輸入/輸出節點。
上述已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟習此技藝者應了解到，其可輕易地利用本揭露作為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟習此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟習此技藝者可在不脫離本揭露之精神和範圍下，在此進行各種之更動、取代與修改。

Claims (1)

  1. 一種具靜電放電防護之元件，包含：複數個標準元件，位於一積體電路之一布局中，該複數個標準元件包含一第一標準元件與一第二標準元件；其中該第一標準元件包含一第一靜電放電(ESD)防護單元，該第一靜電放電防護單元包含一第一電晶體與一第二電晶體，該第二標準元件包含一第三電晶體與一第四電晶體，該第一標準元件與該第二標準元件整合在一起且共享一第一主動區與一第二主動區；其中該第一標準元件包含：一第一閘極，設於該第一主動區上方，該第一主動區包含一第一源極/汲極區與一第二源極/汲極區，該第一源極/汲極區與該第二源極/汲極區相對於該第一閘極彼此分開，該第一源極/汲極區、該第二源極/汲極區、與該第一閘極共同對應於該第一電晶體；以及一第二閘極，與該第一閘極分開，該第二閘極設於該第二主動區上方，該第二主動區包含一第三源極/汲極區與一第四源極/汲極區，該第三源極/汲極區與該第四源極/汲極區相對於該第二閘極彼此分開，該第三源極/汲極區、該第四源極/汲極區、與該第二閘極共同對應於該第二電晶體；其中該第二標準元件包含：一第三閘極，設於該第一主動區與該第二主動區上方，該第一主動區更包含一第五源極/汲極區，該第 五源極/汲極區與該第二源極/汲極區相對於該第三閘極彼此分開，該第二主動區更包含一第六源極/汲極區，該第六源極/汲極區與該第四源極/汲極區相對於該第三閘極彼此分開；其中該第三閘極、該第二源極/汲極區、與該第五源極/汲極區共同對應於該第三電晶體，該第三閘極、該第四源極/汲極區、與該第六源極/汲極區共同對應於該第四電晶體。
TW107136075A 2017-11-30 2018-10-12 具靜電放電防護之元件 TW201926628A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762593072P 2017-11-30 2017-11-30
US62/593,072 2017-11-30
US16/105,494 2018-08-20
US16/105,494 US10741543B2 (en) 2017-11-30 2018-08-20 Device including integrated electrostatic discharge protection component

Publications (1)

Publication Number Publication Date
TW201926628A true TW201926628A (zh) 2019-07-01

Family

ID=66632712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136075A TW201926628A (zh) 2017-11-30 2018-10-12 具靜電放電防護之元件

Country Status (3)

Country Link
US (4) US10741543B2 (zh)
CN (1) CN109860168A (zh)
TW (1) TW201926628A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018064008A (ja) * 2016-10-12 2018-04-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法、並びにｐｉｄ保護装置
US11454668B2 (en) 2019-12-30 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage tracking circuit and method of operating the same
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
US11908857B2 (en) * 2020-06-15 2024-02-20 Globalfoundries U.S. Inc. Semiconductor devices having late-formed isolation structures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750517B1 (en) * 2000-11-06 2004-06-15 Taiwan Semiconductor Manufacturing Company Device layout to improve ESD robustness in deep submicron CMOS technology
US6730967B2 (en) * 2001-05-24 2004-05-04 Winbond Electronics Corp. Electrostatic discharge protection devices and methods for the formation thereof
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
TW548824B (en) * 2002-09-16 2003-08-21 Taiwan Semiconductor Mfg Electrostatic discharge protection circuit having high substrate triggering efficiency and the related MOS transistor structure thereof
US6849902B1 (en) * 2004-03-11 2005-02-01 Winbond Electronics Corp. Input/output cell with robust electrostatic discharge protection
US7176539B2 (en) * 2004-10-29 2007-02-13 United Microelectronics Corp. Layout of semiconductor device with substrate-triggered ESD protection
US7468617B1 (en) * 2005-11-30 2008-12-23 Altera Corporation Electrostatic discharge (ESD) protection device for use with multiple I/O standards
US8194370B2 (en) * 2008-11-25 2012-06-05 Nuvoton Technology Corporation Electrostatic discharge protection circuit and device
US8817434B2 (en) * 2011-10-11 2014-08-26 United Microelectronics Corporation Electrostatic discharge (ESD) protection device
US8769476B2 (en) * 2012-05-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of performing circuit simulation and generating circuit layout
JP6099985B2 (ja) * 2013-01-18 2017-03-22 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9105477B2 (en) * 2013-03-28 2015-08-11 Semiconductor Manufacturing International (Shanghai) Corporation ESD protection structure and ESD protection circuit
US9147677B2 (en) * 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9831236B2 (en) * 2015-04-29 2017-11-28 GlobalFoundries, Inc. Electrostatic discharge (ESD) protection transistor devices and integrated circuits with electrostatic discharge protection transistor devices
KR102440181B1 (ko) 2016-02-12 2022-09-06 에스케이하이닉스 주식회사 정전기방전 보호를 위한 게이트-커플드 엔모스 소자
CN205621414U (zh) 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
CN205665504U (zh) 2016-04-26 2016-10-26 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置

Also Published As

Publication number Publication date
US20190164952A1 (en) 2019-05-30
US11562996B2 (en) 2023-01-24
CN109860168A (zh) 2019-06-07
US11557586B2 (en) 2023-01-17
US20230123887A1 (en) 2023-04-20
US20200365580A1 (en) 2020-11-19
US10741543B2 (en) 2020-08-11
US11935885B2 (en) 2024-03-19
US20200365579A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
US10692856B2 (en) Semiconductor integrated circuit device
TW201926628A (zh) 具靜電放電防護之元件
US6489689B2 (en) Semiconductor device
US7508696B2 (en) Decoupling capacitor for semiconductor integrated circuit device
JP2005072607A (ja) 静電気保護素子とパワークランプで構成された入出力静電気放電保護セルを具備する集積回路装置
US20150031194A1 (en) Method for designing antenna cell that prevents plasma induced gate dielectric damage in semiconductor integrated circuits
US20080173899A1 (en) Semiconductor device
JP2008172121A (ja) 半導体集積回路装置
US20230238380A1 (en) Semiconductor and circuit structures, and related methods
KR930006723B1 (ko) 다수의 입/출력회로소자 배치방법 및 집적회로의 입/출력회로
KR20170132371A (ko) 정전기 방전 보호 회로를 구비한 반도체 집적 회로 장치
US20160086935A1 (en) Semiconductor device
KR100806031B1 (ko) 반도체 소자 및 그 제조 방법
KR20100029628A (ko) 액티브 저항의 길이와 같은 너비를 갖는 커패시터를 포함하는 반도체 집적 회로의 배치 방법
KR20060106105A (ko) 패드 아래에 형성된 ｅｓｄ 회로를 구비하는 반도체 장치및 그 제조 방법
US20240243120A1 (en) Electrostatic discharge (esd) protection structure
US20060208317A1 (en) Layout structure of semiconductor cells
JP2006269513A (ja) 半導体集積回路装置
KR20070002551A (ko) 정전기 보호 장치