WO2013051066A1 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- WO2013051066A1 WO2013051066A1 PCT/JP2011/005641 JP2011005641W WO2013051066A1 WO 2013051066 A1 WO2013051066 A1 WO 2013051066A1 JP 2011005641 W JP2011005641 W JP 2011005641W WO 2013051066 A1 WO2013051066 A1 WO 2013051066A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layers
- gate
- layer
- state
- channel
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 158
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000003860 storage Methods 0.000 title description 2
- 230000015654 memory Effects 0.000 claims abstract description 89
- 239000000463 material Substances 0.000 claims abstract description 51
- 230000008859 change Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 49
- 229910052710 silicon Inorganic materials 0.000 abstract description 40
- 239000010703 silicon Substances 0.000 abstract description 40
- 230000008569 process Effects 0.000 abstract description 20
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 393
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 80
- 229920005591 polysilicon Polymers 0.000 description 80
- 239000012782 phase change material Substances 0.000 description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 238000010586 diagram Methods 0.000 description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 description 31
- 239000012535 impurity Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 101100101240 Schizosaccharomyces pombe (strain 972 / ATCC 24843) txl1 gene Proteins 0.000 description 8
- 102100030268 Thioredoxin domain-containing protein 6 Human genes 0.000 description 7
- 101150038252 nme9 gene Proteins 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 5
- 101100311249 Schizosaccharomyces pombe (strain 972 / ATCC 24843) stg1 gene Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 101000633445 Homo sapiens Structural maintenance of chromosomes protein 2 Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 102100029538 Structural maintenance of chromosomes protein 1A Human genes 0.000 description 2
- 102100029540 Structural maintenance of chromosomes protein 2 Human genes 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- 108010004731 structural maintenance of chromosome protein 1 Proteins 0.000 description 2
- 102100021242 Dymeclin Human genes 0.000 description 1
- 101000817629 Homo sapiens Dymeclin Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
セル占有率=メモリセルが占める面積÷(メモリセルが占める面積+周辺回路面積)
が低下し低コスト化の推進を阻害する。
図1は本発明の実施例1の半導体記憶装置の一部立体模式図であり、メモリセルアレイ、配線、コンタクトの一部が示されている。ワード線2、ワード線2と周辺回路とを接続するコンタクト孔WLC、p型不純物がドープされたポリシリコン層40pと低濃度の不純物がドープされたポリシリコン層50pとn型不純物がドープされたポリシリコン層60pからなるダイオード層PD、メモリセルのゲートポリシリコン層21p、22p、23p、24p、選択トランジスタのゲートポリシリコン層25p、メモリセルのゲートポリシリコン層に給電するための金属配線GL1O、GL2O、GL3O、GL4O、メモリセルのゲートポリシリコン層21p、22p、23p、24pと配線GL1O、GL2O、GL3O、GL4Oをそれぞれ接続するコンタクトGC1O、GC2O、GC3O、GC4O、選択トランジスタのゲートポリシリコン層25pに給電するための金属配線STGLO、選択トランジスタのゲートポリシリコン層25pと配線STGLOを接続するコンタクトSTGCO、ビット線3、ビット線3と周辺回路とを接続するコンタクト孔BLC、から構成される部分が図1に示されている。
本明細書においては、トランジスタを同一の状態にする電圧を同一の値として表記している(例えば、トランジスタをオン状態にするゲート電圧は全て「5V」と表記)。但し、ゲート電圧の具体的な値は、それぞれのトランジスタで調整される可能性がある。具体的には、トランジスタを同一の状態にする際に、ゲート線GL1Oには5Vが印加されるが、ゲート線GL2Oには5.1Vが印加される、というように、各ゲート線にそれぞれ最適な電圧が印加される可能性がある。これを踏まえ、本明細書において同一の状態で規定されるトランジスタには、必ずしも同一のゲート電圧が印加されるとは限らず、ゲート電圧は異なるが結果的に同一の状態が実現されたトランジスタを含むものである。
図3では、ゲートポリシリコン層境界の絶縁膜の標高の相変化材料層7に対して、セット/リセット/読出し動作を行なう方法を示したが、図4のようにゲートポリシリコン層の標高に書き込みを行なうこともできる。以下の説明においては、複数のオン状態およびオフ状態を用いるため、図3の説明において単に「オン状態」と称していた状態を「第1のオン状態」と称し、単に「オフ状態」と称していた状態を「第1のオフ状態」と称する。
以上をまとめると、左側(-X側)のチャネルシリコン層88p、89pはビット線3から選択セルSMCまでゲートによって低抵抗状態にされて電気的に接続され、SMCからダイオード層PDまでは絶縁膜12の側壁も含めてゲートによって高抵抗状態にされて電気的に切断される。右側(+X側)のチャネルシリコン層88p、89pはビット線3から選択セルSMCまで絶縁膜13の側壁も含めてゲートによって電気的に切断され、SMCからダイオード層PDまではゲートによって低抵抗状態で電気的に接続される。
図5では、図3、4の縦型セルがXY方向に並んだメモリアレイMAの等価回路図を示しており、リセット動作、セット動作、読出し動作を行う際の、ビット線BL1、BL2、ワード線WL1、WL2の電位関係を示している。図3、4と同様に、例えばWL1の電位、4/3/2Vはそれぞれ、リセット動作時、セット動作時、読出し動作時の電位である。図5の他の端子の電位の表記も同様に、順にリセット動作時、セット動作時、読出し動作時の電位を表している。BL1、WL1の交点に配置された縦型セルが選択されている状態を示している。BL1、WL1の交点ではダイオードに順バイアスが印加される方向に電圧が与えられているので、図3、4で示したような電圧を縦型セルに印加することでセルを選択して動作を行なうことが可能である。
図6~図29を用いて、本発明の実施例1の半導体記憶装置の製造方法を説明する。図6(a)のように、周辺回路とワード線コンタクトWLCが形成された半導体基板1上に層間絶縁膜を介して、ワード線となるタングステン膜層2、p型不純物がドープされたアモルファスシリコン層40a、低濃度の不純物がドープされたアモルファスシリコン層50a、n型不純物がドープされたアモルファスシリコン層60aを順に成膜する。
図24、25、26の工程では、相変化材料を完全に埋め込むことで記録層を形成した。その結果、メモリアレイMAをXY平面に平行な面での断面図で見ると、図31のようになる。(a)はゲートポリシリコン24pの標高での断面図であり、(b)は絶縁膜14の標高での断面図である。
図1~図35では、XY方向の選択用のデバイスにダイオード(PD)を用いたが、他の方法もある。図36~44を用いてXY方向の選択方法の別の例を説明する。
図38は別のXY方向の選択の方式を示した図である。YZ平面の断面も示している。図38の構成は、半導体基板の上方かつ複数の積層体の下方に設けられる第1プレート(2)と、第1プレートおよび複数の第1チャネル層のうち抵抗変化材料層を介して隣接する2つと電気的に接続される複数の第2チャネル層(Ty,m,n)と、複数の第2チャネル層のうち、Y方向に隣接する2つを選択する複数の第4トランジスタ(TYL1)と、複数の第2チャネル層のうち、Y方向に隣接する2つであって、第4トランジスタが選択するものとは異なる2つを選択する複数の第5トランジスタ(TYL2)と、複数の抵抗変化材料層の上方に設けられ、それぞれがY方向に延伸する第2ゲート半導体層を有し、複数の第1チャネル層のうちX方向に積層体を介して隣接する2つを選択する複数の第6トランジスタ(STG4を含むトランジスタ)と、複数の第6トランジスタの上方に設けられ、複数の第1チャネル層と電気的に接続される第2プレート(3)と、をさらに有することを特徴とする。
図36、37では下部電極2はプレート状でありビット線がX方向に延伸するライン/スペース状に加工されていたが、図39のように下部電極2(ワード線WL)もビット線と同様にX方向に延伸するライン/スペース状に加工することもできる。具体的には、図39の構成は、半導体基板の上方かつ複数の積層体の下方に設けられ、X方向に延伸する複数のワード線(2)と、複数のワード線のいずれかと、複数の第1チャネル層のうち抵抗変化材料層を介して隣接する2つと、を電気的に接続する複数の第7トランジスタ(81pを含むトランジスタ)と、複数の抵抗変化材料層の上方に設けられ、複数の第1チャネル層のうち抵抗変化材料層を介して隣接する2つを選択する複数の第8トランジスタ(71を含むトランジスタ)と、X方向に延伸し、複数の第1チャネル層のうちX方向に並ぶものと電気的に接続される複数のビット線(3)と、をさらに有することを特徴とする。
図40では、チャネル半導体層38pが縦型セルの底部でY方向に結束され、Y方向に延伸している。Y方向に延伸する半導体層に沿ってゲート絶縁膜を介してポリシリコンゲート81pがY方向に延伸している。すなわち、図40の構成は、半導体基板の上方に設けられ、Y方向に延伸する複数の第3ゲート半導体層(81p)と、複数の第3ゲート半導体層のそれぞれの上層に第2ゲート絶縁膜層(9のうち、特に81pの直上の領域)を介して設けられ、複数の第1チャネル層のうち抵抗変化材料層を介して隣接する2つを電気的に接続する複数の第3チャネル層(8pのうち、特に81pの直上の領域)と、複数の抵抗変化材料層の上方に設けられ、それぞれがY方向に延伸する第4ゲート半導体層を有し、複数の第1チャネル層のうちX方向に積層体を介して隣接する2つを選択する複数の第9トランジスタ(25pを含むトランジスタ)と、をさらに有することを特徴とする。
図41では、XY方向の選択をバイポーラトランジスタ(BJT)を用いて行う例を示している。n型ポリシリコン61pがコレクタ、62pがエミッタ、p型ポリシリコン141pがベースとなるBJTがXY選択デバイスとなっている。n型ポリシリコン62pはソース電極2と同様にプレート状でバリアメタルを介して2と電気的に接続されている。p型ポリシリコン141pはY方向に延伸していてワード線(WL1、WL2など)を形成する。n型ポリシリコン61pはビット線3とベース線141pの交点にだけ形成されていてX方向、Y方向ともに個々に分離されている。X方向の選択は、選択部のみベース(ワード線)に1Vを印加し、それ以外は0Vを印加することで行う。Y方向の選択は、選択セルが含まれるビット線BLnにはリセット動作時、セット動作時、読出し動作時にそれぞれ4/3/2Vを印加し、選択セルが含まれないビット線には0Vを印加すれば良い。したがって図41の構成でXY選択が可能なことが分かる。さらに、XY選択用デバイスの変形例2と同様にワード線2をプレート状にできるため、コンタクト面積を図2のレイアウトよりも大きくとることで配線抵抗を低減できる効果もある。またXY選択用デバイスの変形例2のMOSトランジスタと比較して、バイポーラトランジスタは大電流を駆動できるのでXY選択用デバイス部での電圧降下を低減することで動作時のビット線電圧を低減できる。
図42はワード線と縦型セルの間に選択用のデバイスが存在しない例である。図1~41ではメモリセルのゲートポリシリコン層21p、22p、23p、24pは1本おきに電気的結束され、奇数番目どうし、偶数番目どうしが結束されていた。図42の構成では、ゲートポリシリコン層21p、22p、23p、24pを例えば3本おきに結束する必要がある。すなわち3m番目どうし、3m+1番目どうし、3m+2番目どうし(mは自然数)を結束する。なおかつゲートポリシリコン25pは結束せずに全て独立に制御することで動作させることが可能となる。
高速データ転送を実現するためには、単位時間当たりに書込む情報量(ビット数)を多くすれば良く、その方法として同時に複数のセルに並列書込みを行う方法がフラッシュメモリでは用いられている。相変化メモリのような抵抗変化型メモリでも同様のことはもちろん可能である。それに加えて、本実施例1の半導体記憶装置を用いると図44のように縦型セル内の直列に接続された複数のセルに同時に書換えを行うことが可能となる。
(1)2n個(n≧3)のセルに対して必ず1セルだけリセット動作を行う
あるいは、
(2)2n-1個(n≧2)個のセルに対して必ず1個以下のセルだけリセット動作を行うことで、1セルに1ビットを記録する場合よりもデータ転送レートを高速にできることがわかる。(1)のn=3の場合が図45(c)であり、(2)のn=2の場合が図45(a)、n=3の場合が図45(b)である。
(3)M個のセルに対して必ずL個のセルだけリセット動作を行う、
あるいは
(4)Mセルに対して必ずL個以下のセルだけリセット動作を行う
ことで、1セルに1ビットを記録する場合よりも1ビット当りの情報書き込みに必要なリセット動作の回数を減らすことができる(L<(M/2))。したがって、データ転送速度を高速にできる。
3 電極配線
40p、141p p型不純物がドープされたポリシリコン層
50p 不純物濃度が低いポリシリコン層
6p、26p、60p、61p、62p、98p、99p n型不純物がドープされたポリシリコン層
21p、22p、23p、24p、25p ゲートポリシリコン層
9 ゲート絶縁膜層
11、12、13、14、15、71 絶縁膜層
51 ダミー絶縁膜
31、52、91、92 絶縁膜層
7 相変化材料層
88p、89p チャネルポリシリコン層
40a、50a、60a、88a、89a、98a、99a、21a、22a、23a、24a、25a、26a アモルファスシリコン層
8p、8p+X1、8p+X2、8p+X3、8p-X1、8p-X2、208p チャネルポリシリコン層
41p、43p チャネルポリシリコン層
42p、44p、38p n型不純物がドープされたポリシリコン層
MA メモリアレイ
BL、BL1、BL2、BLn ビット線
WL、WL1、WL2 ビット線
BLC ビット線コンタクト
WLC ワード線コンタクト
SL、SL1、SL2 ソース線
GC1O、GC2O、GC3O、GC4O ゲート電極へのコンタクト
GC1E、GC2E、GC3E、GC4E ゲート電極へのコンタクト
GL1O、GL2O、GL3O、GL4O ゲート電極に給電するための金属配線
GL1E、GL2E、GL3E、GL4E ゲート電極に給電するための金属配線
GL11、GL21、GL31、GL41、GL12、GL22、GL32、GL42、GL13、GL23、GL33、GL43 ゲート電極に給電するための金属配線
STGCO、STGCE 選択トランジスタゲート電極へのコンタクト
STGLO、STGLE 選択トランジスタゲート電極に給電するための金属配線
SMC、SMC1、SMC2 選択メモリセル
USMC 非選択メモリセル
PD ダイオード層
X,Y、Z 方向
CELL1、CELL2、CELL3、CELL4 単位セル内のメモリセル対応箇所
C1、C2、C3、C4、C5、C6、C7、C8 メモリセル
STGLDm、STGLDm+1 選択トランジスタのゲートに給電するための金属配線
STG1,n、STG1,n+1 選択トランジスタゲート
STG2,n、STG2,n+1、STG2,n+2 選択トランジスタゲート
STG3,m、STG3,m+1 選択トランジスタゲート
STG4,m、STG4,m+1、STG4,m+2 選択トランジスタゲート
Tx,n,1、Tx,n,2、Tx,n+1,1、Tx,n+1,2 端子
Ty,m,1、Ty,m,2、Ty,m+1,1、Ty,m+1,2 端子
STG1、STG2、STG3、STG4 選択トランジスタゲート
X,Y、Z 方向
TXL1、TXL2 X選択トランジスタ層
TYL1、TYL2 Y選択トランジスタ層
BM バリアメタル
BJT バイポーラトランジスタ
Claims (15)
- 半導体基板の主面に平行に、互いに直交するX軸およびY軸を定義するとき、
それぞれ前記Y方向に延伸する複数の第1絶縁膜層および複数の第1ゲート半導体層が交互に積層され、前記X方向に周期的に設けられる複数の積層体と、
前記複数の積層体の前記X方向におけるそれぞれの側面に設けられる複数の第1ゲート絶縁膜層と、
前記複数の第1ゲート絶縁膜層の前記X方向におけるそれぞれの側面のうち、前記積層体の設けられない側に設けられ、前記Y方向に周期的に設けられる複数の第1チャネル層と、
前記複数の積層体のうち隣接する2つの間において前記Y方向に周期的に設けられ、前記複数の第1チャネル層のうち隣接する2つと電気的に接続され、流れる電流により抵抗値が変化する材料からなる複数の抵抗変化材料層と、を有することを特徴とする半導体記憶装置。 - 請求項1において、
前記複数の第1絶縁膜層および前記複数の第1ゲート半導体層の前記X方向における幅と、前記複数の積層体の前記X方向における間隔とは等しく、
前記複数の第1チャネル層の前記Y方向における幅と、前記複数の第1チャネル層の前記Y方向における間隔とは等しいことを特徴とする半導体記憶装置。 - 請求項2において、
前記複数の第1絶縁膜層および前記複数の第1ゲート半導体層の前記X方向における幅と、前記複数のチャネル層の前記Y方向における幅とは、それぞれ最小加工寸法Fであることを特徴とする半導体記憶装置。 - 請求項1において、
前記複数の抵抗変化材料層のXY平面における内側に設けられる複数の第2絶縁膜層をさらに有することを特徴とする半導体記憶装置。 - 請求項1において、
前記複数の積層体のうち、前記抵抗変化材料層を介して隣接する2つを、第1積層体および第2積層体とし、前記第1積層体および前記第2積層体にはそれぞれ、n個(nは自然数)の前記第1ゲート半導体層が含まれているとしたとき、
前記第1積層体に含まれる前記第1ゲート半導体層のうち、下からk個目(kは、1≦k≦n-1)までに、その第1ゲート半導体層を含むトランジスタがオフ状態となる電位を印加し、その他のものに、その第1ゲート半導体層を含むトランジスタがオン状態となる電位を印加し、
前記第2積層体に含まれる前記第1ゲート半導体層のうち、下からk個目までに、その第1ゲート半導体層を含むトランジスタが前記オン状態となる電位を印加し、その他のものに、その第1ゲート半導体層を含むトランジスタが前記オフ状態となる電位を印加することを特徴とする半導体記憶装置。 - 請求項1において、
前記複数の積層体のうち、前記抵抗変化材料層を介して隣接する2つを、第1積層体および第2積層体とし、前記第1積層体および前記第2積層体にはそれぞれ、n個(nは自然数)の前記第1ゲート半導体層が含まれているとしたとき、
前記第1積層体に含まれる前記第1ゲート半導体層のうち、下からk個目(kは、1<k≦n-1)に、その第1ゲート半導体層を含むトランジスタが第2のオン状態となる電位を印加し、下から1個目から(k-1)個目までに、その第1ゲート半導体層を含むトランジスタが第2のオフ状態となる電位を印加し、下から(k+1)個目からn個目までに、その第1ゲート半導体層を含むトランジスタが第1のオン状態となる電位を印加し、
前記第2積層体に含まれる前記第1ゲート半導体層のうち、下からk個目に、その第1ゲート半導体層を含むトランジスタが前記第2のオン状態となる電位を印加し、下から1個目から(k―1)個目までに、その第1ゲート半導体層を含むトランジスタが前記第1のオン状態となる電位を印加し、下から(k+1)個目に、その第1ゲート半導体層を含むトランジスタが第2のオフ状態となる電位を印加し、
前記第1のゲート半導体層を含むトランジスタは、前記第1のオン状態の方が前記第2のオン状態よりも、そのチャネルの抵抗値は小さく、前記第2のオフ状態の方が前記第1のオフ状態よりも、そのチャネルの抵抗値は大きいこと特徴とする半導体記憶装置。 - 請求項1において、
前記半導体基板の上方かつ前記複数の積層体の下方に設けられ、前記Y方向に延伸する複数のワード線と、
前記複数のワード線の上方かつ前記複数の積層体の下方に設けられ、前記複数のチャネル層のうち前記X方向に前記抵抗変化材料層を介して隣接する2つと電気的に接続される複数のダイオードと、
前記複数の抵抗変化材料層の上方に設けられ、それぞれが前記Y方向に延伸する第2ゲート半導体層を有し、前記複数の第1チャネル層のうち前記X方向に前記積層体を介して隣接する2つを選択する複数の第1トランジスタと、
前記X方向に延伸し、前記複数の第1チャネル層のうち前記X方向に並ぶものと電気的に接続される複数のビット線と、をさらに有することを特徴とする半導体記憶装置。 - 請求項1において、
前記半導体基板の上方かつ前記複数の積層体の下方に設けられる第1プレートと、
前記第1プレートの上方かつ前記複数の積層体の下方に設けられ、前記複数の第1チャネル層のうち前記積層体を介して隣接する2つと、前記第1プレートとを電気的に接続する複数の第2トランジスタと、
前記複数の抵抗変化材料層の上方に設けられ、それぞれが前記Y方向に延伸する第2ゲート半導体層を有し、前記複数の第1チャネル層のうち前記積層体を介して隣接する2つを選択する複数の第3トランジスタと、
前記X方向に延伸し、前記複数の第1チャネル層のうち前記X方向に並ぶものと電気的に接続される複数のビット線と、をさらに有することを特徴とする半導体記憶装置。 - 請求項1において、
前記半導体基板の上方かつ前記複数の積層体の下方に設けられ、前記X方向に延伸する複数のワード線と、
前記複数のワード線のいずれかと、前記複数の第1チャネル層のうち前記抵抗変化材料層を介して隣接する2つと、を電気的に接続する複数の第7トランジスタと、
前記複数の抵抗変化材料層の上方に設けられ、前記複数の第1チャネル層のうち前記抵抗変化材料層を介して隣接する2つを選択する複数の第8トランジスタと、
前記X方向に延伸し、前記複数の第1チャネル層のうち前記X方向に並ぶものと電気的に接続される複数のビット線と、をさらに有することを特徴とする半導体記憶装置。 - 請求項1において、
前記複数の抵抗変化材料層のそれぞれにおいて、M個(MはM>2である自然数)のメモリセルが構成されるとき、
前記M個のメモリセルに含まれる前記抵抗変化材料層を、全て第1状態とし、
その後、前記M個のメモリセルのうちL個(LはL<M/2である自然数)に含まれる前記抵抗変化材料層を、前記第1状態とは抵抗値の異なる第2状態とすることを特徴とする半導体記憶装置。 - 請求項10において、M=2n-1、L=1である(nは自然数)ことを特徴とする半導体記憶装置。
- 請求項10において、M=2n、L=1である(nは自然数)ことを特徴とする半導体記憶装置。
- 半導体基板の主面に平行に、互いに直交するX軸およびY軸を定義するとき、
(a)前記半導体基板の上方に、複数の第1絶縁層と複数のゲート半導体層が交互に積層され前記Y方向に延伸する積層体を、複数形成する工程と、
(b)前記複数の積層体のそれぞれの側面に沿って複数のゲート絶縁層を形成する工程と、
(c)前記複数のゲート絶縁層のそれぞれの側面に沿って複数のチャネル層を形成する工程と、
(d)前記複数のチャネル層のそれぞれの間に、前記X方向に延伸し、前記Y方向には互いに交互に設けられる複数の第2絶縁層および複数の第3絶縁層を形成する工程と、
(e)前記複数の第2絶縁層および前記複数の第3絶縁層から、前記複数の第2絶縁層を選択的に除去する工程と、
(f)前記複数のチャネル層のそれぞれの側面のうち、前記第2絶縁層が除去された領域に沿って、複数の抵抗変化材料層を形成する工程と、を有することを特徴とする半導体記憶装置の製造方法。 - 請求項13において、
(g)前記複数の抵抗変化材料層のXY平面における内側に、複数の第4絶縁膜層を形成する工程をさらに有することを特徴とする半導体記憶装置の製造方法。 - 請求項13において、
(h)前記複数の第3絶縁層のそれぞれの間の領域に導電材料を充填し、前記X方向に延伸する複数のビット線を形成する工程を、さらに有することを特徴とする半導体記憶装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/005641 WO2013051066A1 (ja) | 2011-10-07 | 2011-10-07 | 半導体記憶装置及びその製造方法 |
JP2013537278A JP5765430B2 (ja) | 2011-10-07 | 2011-10-07 | 半導体記憶装置及びその製造方法 |
US14/349,386 US9293508B2 (en) | 2011-10-07 | 2011-10-07 | Semiconductor storage device and method of fabricating same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/005641 WO2013051066A1 (ja) | 2011-10-07 | 2011-10-07 | 半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2013051066A1 true WO2013051066A1 (ja) | 2013-04-11 |
Family
ID=48043260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2011/005641 WO2013051066A1 (ja) | 2011-10-07 | 2011-10-07 | 半導体記憶装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9293508B2 (ja) |
JP (1) | JP5765430B2 (ja) |
WO (1) | WO2013051066A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014188484A1 (ja) * | 2013-05-20 | 2014-11-27 | 株式会社日立製作所 | 半導体記憶装置 |
US9502103B1 (en) | 2015-10-06 | 2016-11-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2017208151A (ja) * | 2016-05-17 | 2017-11-24 | 日本放送協会 | 不揮発性メモリおよびその駆動方法、ならびに記憶装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9293508B2 (en) * | 2011-10-07 | 2016-03-22 | Hitachi, Ltd. | Semiconductor storage device and method of fabricating same |
JP2017005097A (ja) * | 2015-06-10 | 2017-01-05 | ソニー株式会社 | メモリデバイスおよびメモリシステム |
KR20180120019A (ko) * | 2017-04-26 | 2018-11-05 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
US11417829B2 (en) * | 2018-05-18 | 2022-08-16 | Integrated Silicon Solution, (Cayman) Inc. | Three dimensional perpendicular magnetic tunnel junction with thin film transistor array |
US10593875B2 (en) * | 2018-06-15 | 2020-03-17 | Macronix International Co., Ltd. | Self-aligned 3D memory with confined cell |
US10937832B2 (en) | 2018-06-21 | 2021-03-02 | Macronix International Co., Ltd. | 3D memory with confined cell |
KR20200056877A (ko) * | 2018-11-15 | 2020-05-25 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이의 동작 방법 |
TWI720547B (zh) * | 2019-03-22 | 2021-03-01 | 日商東芝記憶體股份有限公司 | 半導體記憶裝置 |
WO2022252219A1 (zh) * | 2021-06-04 | 2022-12-08 | 华为技术有限公司 | 一种相变存储器及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114016A (ja) * | 2009-11-24 | 2011-06-09 | Toshiba Corp | 半導体記憶装置 |
WO2011074545A1 (ja) * | 2009-12-17 | 2011-06-23 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
JP2011199215A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Ltd | 半導体記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008160004A (ja) | 2006-12-26 | 2008-07-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
WO2012032730A1 (ja) * | 2010-09-08 | 2012-03-15 | 株式会社日立製作所 | 半導体記憶装置 |
JP5481564B2 (ja) * | 2010-11-22 | 2014-04-23 | 株式会社日立製作所 | 不揮発性記憶装置およびその製造方法 |
WO2012077174A1 (ja) * | 2010-12-06 | 2012-06-14 | 株式会社日立製作所 | 不揮発性記憶装置およびその製造方法 |
US9099177B2 (en) | 2011-06-10 | 2015-08-04 | Hitachi, Ltd. | Semiconductor storage device |
US9293508B2 (en) * | 2011-10-07 | 2016-03-22 | Hitachi, Ltd. | Semiconductor storage device and method of fabricating same |
-
2011
- 2011-10-07 US US14/349,386 patent/US9293508B2/en not_active Expired - Fee Related
- 2011-10-07 WO PCT/JP2011/005641 patent/WO2013051066A1/ja active Application Filing
- 2011-10-07 JP JP2013537278A patent/JP5765430B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114016A (ja) * | 2009-11-24 | 2011-06-09 | Toshiba Corp | 半導体記憶装置 |
WO2011074545A1 (ja) * | 2009-12-17 | 2011-06-23 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
JP2011199215A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Ltd | 半導体記憶装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014188484A1 (ja) * | 2013-05-20 | 2014-11-27 | 株式会社日立製作所 | 半導体記憶装置 |
JP5982565B2 (ja) * | 2013-05-20 | 2016-08-31 | 株式会社日立製作所 | 半導体記憶装置 |
US9478284B2 (en) | 2013-05-20 | 2016-10-25 | Hitachi, Ltd. | Semiconductor storage device |
US9502103B1 (en) | 2015-10-06 | 2016-11-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2017208151A (ja) * | 2016-05-17 | 2017-11-24 | 日本放送協会 | 不揮発性メモリおよびその駆動方法、ならびに記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2013051066A1 (ja) | 2015-03-30 |
JP5765430B2 (ja) | 2015-08-19 |
US9293508B2 (en) | 2016-03-22 |
US20140246646A1 (en) | 2014-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5765430B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP5512700B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP5462490B2 (ja) | 半導体記憶装置 | |
US9230985B1 (en) | Vertical TFT with tunnel barrier | |
JP5481564B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
US9530824B2 (en) | Monolithic three dimensional memory arrays with staggered vertical bit line select transistors and methods therfor | |
CN101354917B (zh) | 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法 | |
US8254160B2 (en) | Semiconductor memory device | |
JP5396544B2 (ja) | 半導体記憶装置 | |
JP5481565B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
KR101077737B1 (ko) | 불휘발성 반도체 기억 장치, 불휘발성 반도체 기억 장치의 제조 방법 및 스크리닝 방법 | |
US8730717B2 (en) | Semiconductor device | |
JP5543027B2 (ja) | 半導体記憶装置 | |
KR20150027754A (ko) | 수직 비트 라인 위 및 아래에 인터리브된 수직 선택 디바이스들을 구비하는 3차원 비휘발성 스토리지 | |
JP2009267219A (ja) | 半導体記憶装置およびその製造方法 | |
TW201635295A (zh) | 記憶體裝置 | |
US10355129B2 (en) | Vertical transistors with sidewall gate air gaps and methods therefor | |
JP2011233831A (ja) | 半導体記憶装置 | |
JP5639828B2 (ja) | 半導体記憶装置およびその製造方法 | |
US9646880B1 (en) | Monolithic three dimensional memory arrays formed using sacrificial polysilicon pillars | |
JP2022189117A (ja) | 不揮発性半導体記憶装置 | |
JP2016072538A (ja) | 記憶装置及びその製造方法 | |
CN116798472A (zh) | 存储器器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11873688 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2013537278 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 14349386 Country of ref document: US |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 11873688 Country of ref document: EP Kind code of ref document: A1 |