WO2013030956A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2013030956A1
WO2013030956A1 PCT/JP2011/069630 JP2011069630W WO2013030956A1 WO 2013030956 A1 WO2013030956 A1 WO 2013030956A1 JP 2011069630 W JP2011069630 W JP 2011069630W WO 2013030956 A1 WO2013030956 A1 WO 2013030956A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
terminal
electrode
case
self
Prior art date
Application number
PCT/JP2011/069630
Other languages
English (en)
French (fr)
Inventor
一史 石井
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112011105580.3T priority Critical patent/DE112011105580T5/de
Priority to US14/233,410 priority patent/US9076836B2/en
Priority to KR1020147000887A priority patent/KR101521397B1/ko
Priority to JP2013530937A priority patent/JP5665997B2/ja
Priority to CN201180073080.8A priority patent/CN103765749B/zh
Priority to PCT/JP2011/069630 priority patent/WO2013030956A1/ja
Publication of WO2013030956A1 publication Critical patent/WO2013030956A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters

Definitions

  • the present invention relates to a semiconductor device in which a circuit configured by connecting a plurality of self-extinguishing elements in series is built in a case.
  • Patent Document 1 discloses a semiconductor device (switching module) configured by connecting a plurality of self-extinguishing elements in series.
  • NPC Neutral-Point-Clamped
  • a kind of semiconductor device needs to be a necessary component.
  • first and second self-extinguishing elements connected in series, and cathodes are connected to first electrodes of the first and second self-extinguishing elements, A first and a second diode whose anode is connected to an electrode; a third diode; a case for housing the first and second self-extinguishing elements and the first to third diodes; The third diode is insulated from the first and second self-extinguishing elements and all of the first and second diodes in the case.
  • the third diode in the present invention according to claim 1 includes the first and second self-extinguishing elements and all of the first and second diodes (hereinafter abbreviated as “two sets of self-extinguishing element groups”). Since it is insulated, it does not have any electrical connection relationship with the two sets of self-extinguishing element groups when stored in the case.
  • the electrical connection relationship between the third diode and the two sets of self-extinguishing element groups is performed using external wiring outside the case, and a plurality of types of electrical connections are made between the two sets of self-extinguishing element groups.
  • a plurality of types of circuits can be realized as a combination circuit of two sets of self-extinguishing element groups and a third diode, and as a result, a semiconductor device with high versatility can be obtained. There is an effect that can.
  • FIG. 3 is an explanatory diagram schematically showing a circuit configuration of the semiconductor device of the first embodiment together with external terminals.
  • FIG. 3 is an explanatory diagram schematically showing an example of external wiring connection when two semiconductor devices of the first embodiment shown in FIG. 1 are used to form one phase of a three-level inverter.
  • FIG. 6 is an explanatory diagram schematically showing a circuit configuration of a semiconductor device according to a second embodiment together with external terminals. It is a circuit diagram which shows the circuit structure for 1 phase of the NPC system 3 level inverter used as a premise technique.
  • FIG. 5 is a circuit diagram showing a circuit configuration of each of the upper arm semiconductor device and the lower arm semiconductor device shown in FIG. 4. It is a circuit diagram which shows the circuit structure of a 3-phase 3 level inverter.
  • FIG. 4 is a circuit diagram showing a circuit configuration for one phase of a conventional NPC system three-level inverter. As shown in the figure, the one-phase inverter is composed of an upper arm semiconductor device 81H and a lower arm semiconductor device 81L.
  • FIG. 5 is a circuit diagram showing a circuit configuration of each of the upper arm semiconductor device 81H and the lower arm semiconductor device 81L.
  • the upper arm semiconductor device 81H is composed of IGBTs 41 and 42 and diodes D41, D42 and D46.
  • the collector of the IGBT 41 is connected to the collector terminal C1, the emitter is connected to the emitter terminal E1, and the gate is connected to the gate terminal G1.
  • the anode of the diode D41 is connected to the emitter of the IGBT 41, and the cathode is connected to the collector of the IGBT 41. That is, the diode D41 is connected in antiparallel to the IGBT 41.
  • the collector of the IGBT 42 is connected to the collector terminal C2, the emitter is connected to the emitter terminal E2, and the gate is connected to the gate terminal G2.
  • the anode of the diode D42 is connected to the emitter of the IGBT 42, and the cathode is connected to the collector of the IGBT 42. That is, the diode D42 is connected in antiparallel to the IGBT 42.
  • the IGBT 41 and the IGBT 42 are connected in series by connecting the emitter terminal C1 on the IGBT 41 side and the collector terminal C2 on the IGBT 42 side.
  • the anode of the diode D46 is connected to the anode terminal A1, and the cathode is connected to the collector terminal C2 and the emitter terminal E1.
  • the lower arm semiconductor device 81L includes IGBTs 43 and 44, and diodes D43, D44, and D45.
  • the collector of the IGBT 43 is connected to the collector terminal C3, the emitter is connected to the emitter terminal E3, and the gate is connected to the gate terminal G3.
  • the anode of the diode D43 is connected to the emitter of the IGBT 43, and the cathode is connected to the collector of the IGBT 43. That is, the diode D43 is connected in antiparallel to the IGBT 43.
  • the collector of the IGBT 44 is connected to the collector terminal C4, the emitter is connected to the emitter terminal E2, and the gate is connected to the gate terminal G2.
  • the anode of the diode D44 is connected to the emitter of the IGBT 44, and the cathode is connected to the collector of the IGBT 44. That is, the diode D44 is connected in antiparallel to the IGBT 44.
  • the IGBT 43 and the IGBT 44 are connected in series by connecting the emitter terminal C3 on the IGBT 43 side and the collector terminal C4 on the IGBT 44 side.
  • the cathode of the diode D45 is connected to the cathode terminal K1, and the anode is connected to the collector terminal C4 and the emitter terminal E3.
  • an inverter for one phase can be configured as shown in FIG.
  • the anode arm A1 of the upper arm semiconductor device 81H is electrically connected as follows using an external wiring or the like.
  • the emitter terminal E2 of the upper arm semiconductor device 81H and the collector terminal C3 of the lower arm semiconductor device 81L are electrically connected (shown as a collector / emitter terminal C3E2 in the figure),
  • the anode terminal A1 of the upper arm semiconductor device 81H and the cathode terminal K3 of the lower arm semiconductor device 81L are electrically connected (in the figure, indicated as the anode / cathode terminal A1K3).
  • FIG. 6 is a circuit diagram showing a circuit configuration of a three-phase (U-phase, V-phase, W-phase) three-level (three voltage levels) inverter.
  • the U-phase inverter includes an upper arm semiconductor device 81HU and a lower arm semiconductor device 81LU, and is similar to the upper arm semiconductor device 81H and the lower arm semiconductor device 81L shown in FIG. It presents a configuration and a connection configuration.
  • G1U to G4U and E1U to E4U are shown as gate terminals and emitter terminals of the IGBTs 41 to 44, respectively.
  • An anode / cathode terminal AK is shown as a connection terminal between the cathode of the diode D45 and the cathode of the diode D46.
  • the V-phase inverter includes an upper arm semiconductor device 81HV and a lower arm semiconductor device 81LV, and has the same configuration and connection configuration as the upper arm semiconductor device 81H and the lower arm semiconductor device 81L illustrated in FIG. Yes.
  • the IGBTs 41 to 44 in FIG. 4 correspond to the IGBTs 51 to 54
  • the diodes D41 to D46 in FIG. 4 correspond to the diodes D51 to D56.
  • G1V to G4V and E1V to E4V are shown as gate terminals and emitter terminals of the IGBTs 51 to 54, respectively.
  • the above-described anode / cathode terminal AK is shown as a connection terminal between the cathode of the diode D55 and the cathode of the diode D56.
  • the W-phase inverter includes an upper arm semiconductor device 81HW and a lower arm semiconductor device 81LW, and has the same configuration and connection configuration as the upper arm semiconductor device 81H and the lower arm semiconductor device 81L illustrated in FIG. Yes.
  • the IGBTs 41 to 44 in FIG. 4 correspond to the IGBTs 61 to 64
  • the diodes D41 to D46 in FIG. 4 correspond to the diodes D61 to D66.
  • G1W to G4W and E1W to E4W are shown as gate terminals and emitter terminals of the IGBTs 61 to 64, respectively.
  • the above-described anode / cathode terminal AK is shown as a connection terminal between the cathode of the diode D55 and the cathode of the diode D56.
  • the anode / cathode terminal AK is used in common for the U phase, V phase, and W phase, and the collector / emitter terminal C3E2U to which the emitter terminal of the upper arm semiconductor device 81HU and the collector terminal of the lower arm semiconductor device 81L are electrically connected. Becomes the output terminal for the U phase.
  • the collector-emitter terminal C3E2V to which the emitter terminal of the upper arm semiconductor device 81HV and the collector terminal of the lower arm semiconductor device 81L are electrically connected, becomes an output terminal for the V phase
  • the upper arm semiconductor device 81HW The collector / emitter terminal C3E2W, to which the emitter terminal and the collector terminal of the lower arm semiconductor device 81L are electrically connected, serves as an output terminal for the W phase.
  • the collectors of the IGBT 41, IGBT 51, and IGBT 61 are commonly connected to the first power supply line VL1
  • the emitters of the IGBT 44, IGBT 54, and IGBT 64 are commonly connected to the second power supply line VL2.
  • a positive power supply voltage and a ground level are applied to the first power supply line VL1 and the second power supply line VL2.
  • the upper arm semiconductor device 81H (81HU, 81HV, 81HW) and the lower arm semiconductor device 81L (81LU, 81LV, 81LW). was there.
  • the embodiment described below provides a highly versatile semiconductor device in which the upper arm semiconductor device 81H and the lower arm semiconductor device 81L can be selectively realized by one device.
  • FIG. 1 is an explanatory view schematically showing a circuit configuration of the semiconductor device of the first embodiment together with external terminals.
  • FIG. 2A shows a plan configuration and internal circuit of the case, and
  • FIG. 2B shows a cross section taken along the line AA of FIG.
  • the semiconductor device SD1 of the first embodiment includes N-type IGBTs 11 and 12 and diodes D1 to D3 provided in the central portion 13 in the case 1, a step portion 14 and a step outside the case 1. It comprises external terminals 21 to 25 provided on the section 15.
  • the collector (first electrode) of the IGBT 11 is connected to the C1 (collector) terminal 21 (first electrode terminal), the anode of the diode D1 is connected to the emitter of the IGBT 11, and the cathode is connected to the collector of the IGBT 11. . That is, the diode D1 is connected in antiparallel to the IGBT 11.
  • the emitter (second electrode) of the IGBT 12 is connected to the E2 (emitter) terminal 22 (second electrode terminal), the anode of the diode D2 is connected to the emitter of the IGBT 12, and the cathode is the collector (first electrode) of the IGBT 12. Electrode). That is, the diode D2 is connected in antiparallel to the IGBT 12.
  • the emitter on the IGBT 11 side and the collector of the IGBT 12 are connected together and connected to the E1C2 terminal 24 (common electrode terminal). That is, the IGBT 11 and the IGBT 12 are connected in series.
  • the anode of the diode D3 is connected to the A terminal 23 (anode terminal), and the cathode is connected to the K terminal 25 (cathode terminal).
  • the diode D3 is insulative in the case 1 with the IGBTs 11 and 12 and all of the diodes D1 and D2.
  • All the external terminals 21 to 25 described above are provided outside the case 1 and can be connected to external wiring.
  • the C1 terminal 21 and the E2 terminal 22 are provided on the stepped portion 14 in the vicinity of the left side of the case 1 in plan view, and the A terminal 23, the E1C2 terminal 24, and the K terminal 25 are viewed in plan view of the case 1. It is provided on the step portion 15 that becomes the right side vicinity region.
  • FIG. 2 is an explanatory diagram schematically showing an external wiring connection example in the case where one semiconductor phase SD1 of the first embodiment shown in FIG. 1 is used to form one phase of a three-level inverter.
  • a semiconductor device SD1 and a semiconductor device SD1H and a semiconductor device SD1L are connected using external wirings L1 to L4 and external wirings L11 and L12.
  • L1 to L4 external wirings L11 and L12.
  • the external terminals on the semiconductor device SD1H side are represented as terminals 21H to 25H
  • the external terminals on the semiconductor device SD1L side are represented as terminals 21L to 25L.
  • the E1C2 terminal 24H and the K terminal 25H are electrically connected by using the external wiring L11, whereby the emitter of the IGBT 11, the collector of the IGBT 12, and the cathode of the diode D3 are connected. Can be electrically connected. As a result, a circuit equivalent to the upper arm semiconductor device 81H shown in FIG. 5A can be realized.
  • the semiconductor device SD1L by electrically connecting the A terminal 23L and the E1C2 terminal 24 using the external wiring L12, the emitter of the IGBT 11 and the collector of the IGBT 12 and the anode of the diode D3 are electrically connected. can do. As a result, a circuit equivalent to the lower arm semiconductor device 81L shown in FIG. 5B can be realized.
  • the connection relationship among the A terminal 23, the E1C2 terminal 24, and the K terminal 25 is established while using the semiconductor device SD1 (SD1H, SDL1) having the same circuit configuration in the case 1.
  • SD1 SD1H, SDL1
  • the A terminal 23H and the K terminal 25L are electrically connected using the external wiring L1
  • the E2 terminal 22H and C1 are connected using the external wiring L4.
  • Electrical terminal 21L is electrically connected.
  • an external wiring L2 for interpolating the power supply capacitor C11 is provided between the C1 terminal 21H and the A terminal 23H of the semiconductor device SD1H
  • the external wiring L3 for interpolating the power supply capacitor C12 is provided for the E2 terminal of the semiconductor device SD1L. 22L and K terminal 25L.
  • the external wirings L2 and L3 are provided in series between the first and second power supply lines VL1 and VL2 shown in FIG. 6, for example.
  • the diode D3 (third diode) in the semiconductor device SD1 (SD1H, SD1L) of the first embodiment is the IGBTs 11 and 12 (first and second self-extinguishing elements) and all of the diodes D1 and D2 (hereinafter “2”). Since it is insulated from the pair of self-extinguishing element groups), the two sets of self-extinguishing element groups do not have an electrical connection relationship when stored in the case 1.
  • the electrical connection relationship between the diode D3 and the two sets of self-extinguishing element groups is performed using the external wirings L11 and L12 outside the case 1, and two types of electrical connection with the two sets of self-extinguishing element groups are performed.
  • two types of circuits corresponding to the upper arm semiconductor device 81H or the lower arm semiconductor device 81L
  • two types of circuits can be realized as a combination circuit of two sets of self-extinguishing element groups and the diode D3. it can.
  • the E1C2 terminal 24H (common electrode terminal) and the K terminal 25H (cathode terminal) are electrically connected by the external wiring L11, whereby the emitter (second electrode) of the IGBT 11 and the IGBT 12 are connected.
  • a first combinational circuit corresponding to the upper arm semiconductor device 81H, in which the collector (first electrode) and the cathode of the diode D3 are electrically connected, can be obtained.
  • the semiconductor device SD1 of the first embodiment realizes the first and second combinational circuits by changing the way of using the external wiring (which one of the external wirings L11 and L12 is adopted). As a result, there is an effect that a versatile semiconductor device having an IGBT inside can be obtained.
  • First and second portions on the stepped portion 14 where the C1 terminal 21 and E2 terminal 22 are formed, and the third to fifth portions where the A terminal 23, the E1C2 terminal 24 and the K terminal 25 are formed.
  • On the step portion 15 are different side neighboring regions (the terminals 21 and 22 are on the step portion 14 near the left side of the case 1 in plan view, and the terminals 23 to 24 are step portions near the right side of the case 1 in plan view. 15). Therefore, the external wiring L4 for the IGBTs 11 and 12 and the external wiring L1 for the diode D3 can be separated and formed relatively easily.
  • the stepped portion 14 and the stepped portion 15 exist in the vicinity of the opposite sides, the external wiring for the IGBTs 11 and 12 and the external wiring L1 for the diode D3 and the external wiring L1 are most reliably separated from each other. Can be formed.
  • the first place (where the C1 terminal 21 is arranged) and the fourth place (where the A terminal 23 is arranged) include a place relatively close to the upper side in the drawing (E2
  • the second location (where the terminal 22 is disposed) and the fifth location (where the K terminal 25 is disposed) include a location relatively close to the lower side (opposite the upper side) in the figure. That is, the C1 terminal 21 and the A terminal 23 are provided on the upper side of the case 1 in plan view, and the E2 terminal 22 and the K terminal 25 are provided on the lower side of the case 1 in plan view.
  • the power supply capacitors C11 and C12 are connected between the C1 terminal 21, the A terminal 23, and the E2 terminal using the external wirings L2 and L3 having a relatively short wiring length. 22 and the K terminal 25, the inductance of the external wirings L2 and L3 can be reduced, and the surge voltage at the time of turn-off switching of the IGBTs 11 and 12 can be reduced. .
  • FIG. 3 is an explanatory view schematically showing a circuit configuration of the semiconductor device of the second embodiment together with external terminals.
  • FIG. 4A shows a plan configuration and internal circuit of the case
  • FIG. 4B shows a cross section of the irregular line BB of FIG.
  • the semiconductor device SD2 of the second embodiment is provided on the step parts 17 outside the case 2 and the IGBTs 11 and 12 and the diodes D1 to D3 provided in the main part 16 in the case 2. It comprises external terminals 31-35.
  • the collector of the IGBT 11 is connected to the C1 (collector) terminal 31, and the diode D1 is connected in antiparallel to the IGBT 11.
  • the emitter of the IGBT 12 is connected to an E2 (emitter) terminal 32, and the diode D2 is connected in antiparallel to the IGBT 12.
  • the emitter on the IGBT 11 side and the collector of the IGBT 12 are connected together and connected to the terminal 34 for E1C2. That is, the IGBT 11 and the IGBT 12 are connected in series.
  • the anode of the diode D3 is connected to the A terminal 33, and the cathode is connected to the K terminal 35. Similarly to the first embodiment, the diode D3 maintains an insulating relationship within the case 2 with all of the IGBTs 11 and 12 and the diodes D1 and D2.
  • All the external terminals 31 to 35 described above are provided outside the case 2 and can be connected to external wiring.
  • the external terminals 31 to 35 are all formed on the stepped portion 17 provided on the left side and the upper side of the case 2 in plan view. That is, the C1 terminal 31 and the E2 terminal 32 are provided in the vicinity of the left side of the step 2 in the plan view of the case 2, and the A terminal 33, the E1C2 terminal 34, and the K terminal 35 are the case 2 in the step 17. Are provided on a region near the right side of the plan view.
  • One phase of a three-level inverter can be configured using two semiconductor devices SD2 of the second embodiment.
  • the content of the connection is substantially the same as the connection by the two semiconductor devices SD1 (SD1H, SD1L) of the first embodiment shown in FIG. That is, the external terminals 21 to 25 (21H to 25H, 21L to 25L) in FIG. 2 are replaced with the external terminals 31 to 35 (31H to 35H, 31L to 35L), and the external wirings L1 to L4 and L11, L12 and the power supply capacitor are replaced.
  • C11 and C12 in the same manner as in FIG. 2, one phase of a three-level inverter equivalent to FIG. 2 can be configured.
  • the same semiconductor device SD2 is used, and the connection relationship among the A terminal 33, the E1C2 terminal 34, and the K terminal 35 is changed.
  • a semiconductor device equivalent to the arm semiconductor device 81H and the lower arm semiconductor device 81L can be selectively realized.
  • the diode D3 in the semiconductor device SD2 of the second embodiment is insulated from all of the IGBTs 11 and 12 and the diodes D1 and D2 (hereinafter abbreviated as “two sets of self-extinguishing element groups”), the housed state in the case 2 Then, the two sets of self-extinguishing element groups have no electrical connection relationship.
  • the electrical connection relationship between the diode D3 and the two sets of self-extinguishing element groups is performed by the external wirings L11 and L12 (equivalent to the external wirings) outside the case 2 and
  • two types of circuits corresponding to the upper arm semiconductor device 81H or the lower arm semiconductor device 81L
  • the semiconductor device SD2 of the second embodiment has an effect that a semiconductor device having a high versatility can be obtained as in the first embodiment.
  • First and second portions regions near the left side of the case 1 in plan view in the stepped portion 17 where the C1 terminal 31 and the E2 terminal 32 are formed, the A terminal 33, the E1C2 terminal 34, and the K terminal 35
  • the formed third to fifth locations are adjacent regions of different sides although they are adjacent to each other. Therefore, the external wiring L4 for the IGBTs 11 and 12 and the external wiring L1 for the diode D3 can be separated and formed relatively easily.
  • the IGBT is used as the self-extinguishing element, but an FET (field effect transistor) typified by a MOSFET may be used.
  • FET field effect transistor
  • a parasitic diode between the body and drain of the FET may be used as the diodes D1 and D2 (see FIGS. 1 to 3).
  • the drain electrode (first electrode) of the first FET is connected to a terminal corresponding to the C1 terminal 21
  • the anode of the diode D1 is connected to the source electrode (second electrode) of the first FET
  • the cathode is connected to the drain electrode of the first FET.
  • the source electrode (second electrode) of the second FET is connected to a terminal corresponding to the E2 terminal 22, the anode of the diode D2 is connected to the source electrode of the second FET, and the cathode is the second FET. Connected to the drain electrode (first electrode).
  • the use of the external wiring is changed as in the first and second embodiments.
  • the combinational circuit By realizing the combinational circuit, there is an effect that it is possible to obtain a semiconductor device having an FET inside as a self-extinguishing element that is rich in versatility.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

 本発明は、一の装置で複数種の回路が選択的に実現可能な汎用性に富んだ半導体装置を提供することを目的とする。そして、本発明は、半導体装置(SD1H)において、外部配線(L11)を用いてE1C2用端子(24H),K用端子(25H)間を電気的に接続することにより、上アーム用半導体装置と等価な回路を実現する。一方、半導体装置(SD1H)と同一構成の回路を有する半導体装置(SD1L)において、外部配線(L12)を用いてA用端子(23L),E1C2用端子(24)間を電気的に接続することにより、上アーム用半導体装置と異なる種類の下アーム用半導体装置と等価な回路を実現する。

Description

半導体装置
 本発明は、複数の自己消弧素子を直列に接続して構成される回路をケース内に内蔵した半導体装置に関する。
 従来、IGBT等の自己消弧素子により構成される半導体装置は、ケース内に回路を収納する構成が一般的であった。複数の自己消弧素子を直列に接続して構成される半導体装置(スイッチングモジュール)が例えば特許文献1に開示されている。
 このような半導体装置を用いて、例えば、NPC(Neutral-Point-Clamped)方式3レベルインバータ用半導体装置における各相を2個の半導体装置で構成する場合、上アーム用及び下アーム用に異なる2種類の半導体装置が必要を構成要素として必要とする。
特開平10-14260号公報
 上述したように、NPC方式3レベルインバータの1相分を上アーム用半導体装置と下アーム用半導体装置とで構成する場合に、2種類の半導体装置が必要で、組立時に半導体装置を間違えて取り付けてしまう可能性ある問題点があった。また、上述した取り付け間違い防止対策として、種類毎に半導体装置の表面色を変える等の対策を行う場合、半導体装置の製造プロセスに上記対策のため特殊な工程が余分に必要となるという問題点があった。
 本発明では、上記のような問題点を解決し、例えば、NPC方式3レベルインバータの1相分を上アーム用半導体装置と下アーム用半導体装置で構成する場合等、半導体装置の回路構成素子は同じであるが接続関係が一部異なる場合において、一の装置で複数種の回路が選択的に実現可能な汎用性に富んだ半導体装置を得ることを目的とする。
 この発明に係る半導体装置は、直列に接続される第1及び第2の自己消弧素子と、前記第1及び第2の自己消弧素子の第1の電極にカソードが接続され、第2の電極にアノードが接続される第1及び第2のダイオードと、第3のダイオードと、前記第1及び第2の自己消弧素子並びに前記第1~第3のダイオードを収納するケースとを備え、前記第3のダイオードは、前記ケース内において、前記第1及び第2の自己消弧素子並びに前記第1及び第2のダイオードすべてと絶縁されている。
 請求項1記載の本願発明における第3のダイオードは第1及び第2の自己消弧素子並びに前記第1及び第2のダイオードすべて(以下、「2組の自己消弧素子群」と略記)と絶縁されているため、ケース内収納状態では2組の自己消弧素子群とは何ら電気的接続関係を有さない。
 したがって、第3のダイオードと2組の自己消弧素子群との電気的接続関係をケース外部の外部配線を用いて行い、2組の自己消弧素子群との間に複数種の電気的に接続関係を持たせることにより、2組の自己消弧素子群と第3のダイオードとの組合せ回路として複数種の回路を実現することができ、その結果、汎用性に富んだ半導体装置を得ることができる効果を奏する。
 この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態1の半導体装置の回路構成を外部端子と共に模式的に示す説明図である。 図1で示した実施の形態1の半導体装置を2つ用いて、3レベルインバータの1相分を構成する場合の外部配線接続例を模式的に示す説明図である。 実施の形態2の半導体装置の回路構成を外部端子と共に模式的に示す説明図である。 前提技術となるNPC方式3レベルインバータの1相分の回路構成を示す回路図である。 図4で示した上アーム用半導体装置及び下アーム用半導体装置それぞれの回路構成を示す回路図である。 3相3レベルインバータの回路構成を示す回路図である。
 <前提技術>
 図4は従来のNPC方式3レベルインバータの1相分の回路構成を示す回路図である。同図に示すように、1相分インバータは、上アーム用半導体装置81Hと下アーム用半導体装置81Lから構成される。
 図5は上アーム用半導体装置81H及び下アーム用半導体装置81Lそれぞれの回路構成を示す回路図である。同図(a) に示すように、上アーム用半導体装置81Hは、IGBT41,42,ダイオードD41,D42,D46から構成される。
 IGBT41のコレクタはコレクタ端子C1に接続され、エミッタはエミッタ端子E1に接続され、ゲートはゲート端子G1に接続される。そして、ダイオードD41のアノードがIGBT41のエミッタに接続され、カソードがIGBT41のコレクタに接続される。すなわち、ダイオードD41はIGBT41に対して逆並列に接続される。
 IGBT42のコレクタはコレクタ端子C2に接続され、エミッタはエミッタ端子E2に接続され、ゲートはゲート端子G2に接続される。そして、ダイオードD42のアノードがIGBT42のエミッタに接続され、カソードがIGBT42のコレクタに接続される。すなわち、ダイオードD42はIGBT42に対して逆並列に接続される。
 さらに、IGBT41側のエミッタ端子C1とIGBT42側のコレクタ端子C2とが接続されることにより、IGBT41及びIGBT42が直列接続される。
 そして、ダイオードD46のアノードがアノード端子A1に接続され、カソードがコレクタ端子C2及びエミッタ端子E1に接続される。
 一方、図5(b) に示すように、下アーム用半導体装置81Lは、IGBT43,44,ダイオードD43,D44,D45から構成される。
 IGBT43のコレクタはコレクタ端子C3に接続され、エミッタはエミッタ端子E3に接続され、ゲートはゲート端子G3に接続される。そして、ダイオードD43のアノードがIGBT43のエミッタに接続され、カソードがIGBT43のコレクタに接続される。すなわち、ダイオードD43はIGBT43に対して逆並列に接続される。
 IGBT44のコレクタはコレクタ端子C4に接続され、エミッタはエミッタ端子E2に接続され、ゲートはゲート端子G2に接続される。そして、ダイオードD44のアノードがIGBT44のエミッタに接続され、カソードがIGBT44のコレクタに接続される。すなわち、ダイオードD44はIGBT44に対して逆並列に接続される。
 さらに、IGBT43側のエミッタ端子C3とIGBT44側のコレクタ端子C4とが接続されることにより、IGBT43及びIGBT44が直列接続される。
 そして、ダイオードD45のカソードがカソード端子K1に接続され、アノードがコレクタ端子C4及びエミッタ端子E3に接続される。
 図5で示した上アーム用半導体装置81H及び下アーム用半導体装置81Lを組み合わせることによって、図4に示す様に1相分のインバータを構成することができる。
 すなわち、上アーム用半導体装置81Hのアノード端子A1との間を外部配線等を用いて以下のように電気的に接続する。
 (a) 上アーム用半導体装置81Hのエミッタ端子E2と下アーム用半導体装置81Lのコレクタ端子C3とを電気的に接続し(図中、コレクタ・エミッタ端子C3E2として示している)、
 (b) 上アーム用半導体装置81Hのアノード端子A1と下アーム用半導体装置81Lのカソード端子K3とを電気的に接続する(図中、アノード・カソード端子A1K3として示している)。
 図6は3相(U相、V相、W相)3レベル(3つの電圧レベル)インバータの回路構成を示す回路図である。同図に示す様に、U相用インバータは上アーム用半導体装置81HU及び下アーム用半導体装置81LUから構成され、図4で示した上アーム用半導体装置81H及び下アーム用半導体装置81Lと同様な構成及び接続構成を呈している。
 上アーム用半導体装置81HU及び下アーム用半導体装置81LUにおいて、IGBT41~44のゲート端子及びエミッタ端子としてG1U~G4U及びE1U~E4Uが示されている。また、ダイオードD45のカソードとダイオードD46のカソードとの接続端子としてアノード・カソード端子AKが示されている。
 V相用インバータは上アーム用半導体装置81HV及び下アーム用半導体装置81LVから構成され、図4で示した上アーム用半導体装置81H及び下アーム用半導体装置81Lと同様な構成及び接続構成を呈している。ただし、図4のIGBT41~44に対応するのはIGBT51~54であり、図4のダイオードD41~D46に対応するのはダイオードD51~D56である点が異なる。
 そして、上アーム用半導体装置81HV及び下アーム用半導体装置81LVにおいて、IGBT51~54のゲート端子及びエミッタ端子としてG1V~G4V及びE1V~E4Vが示されている。また、ダイオードD55のカソードとダイオードD56のカソードとの接続端子として上述したアノード・カソード端子AKが示されている。
 W相用インバータは上アーム用半導体装置81HW及び下アーム用半導体装置81LWから構成され、図4で示した上アーム用半導体装置81H及び下アーム用半導体装置81Lと同様な構成及び接続構成を呈している。ただし、図4のIGBT41~44に対応するのはIGBT61~64であり、図4のダイオードD41~D46に対応するのはダイオードD61~D66である点が異なる。
 そして、上アーム用半導体装置81HW及び下アーム用半導体装置81LWにおいて、IGBT61~64のゲート端子及びエミッタ端子としてG1W~G4W及びE1W~E4Wが示されている。また、ダイオードD55のカソードとダイオードD56のカソードとの接続端子として上述したアノード・カソード端子AKが示されている。
 U相、V相、W相共通にアノード・カソード端子AKが用いられ、上アーム用半導体装置81HUのエミッタ端子及び下アーム用半導体装置81Lのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子C3E2UがU相用の出力端子となる。
 同様に、上アーム用半導体装置81HVのエミッタ端子及び下アーム用半導体装置81Lのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子C3E2VがV相用の出力端子となり、上アーム用半導体装置81HWのエミッタ端子及び下アーム用半導体装置81Lのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子C3E2WがW相用の出力端子となる。
 また、IGBT41、IGBT51及びIGBT61のコレクタが共通に第1の電源線VL1に接続され、IGBT44、IGBT54及びIGBT64のエミッタが共通に第2の電源線VL2に接続される。第1の電源線VL1及び第2の電源線VL2には、例えば正の電源電圧及び接地レベルが付与される。
 このように、3レベルインバータを構成する場合、上アーム用半導体装置81H(81HU,81HV,81HW)と下アーム用半導体装置81L(81LU,81LV,81LW)との2種類の半導体装置を準備する必要があった。
 このため、3レベルインバータの組立時に上アーム用半導体装置81Hと下アーム用半導体装置81Lとを誤って取り付けてしまうという問題点があった。
 この問題点の対策として、上アーム用半導体装置81Hと下アーム用半導体装置81Lとでケースの色を変える等の対策を採る場合、半導体装置の製造プロセスにおいて異なる色を塗布する特殊な工程が必要となり製造コストの増大を招くという問題点があった。
 以下で述べる実施の形態は、上アーム用半導体装置81H及び下アーム用半導体装置81Lが一の装置にて選択的に実現可能な汎用性に富む半導体装置を提供している。
 <実施の形態1>
 図1は実施の形態1の半導体装置の回路構成を外部端子と共に模式的に示す説明図である。同図(a)がケースの平面構成及び内部回路を示し、同図(b)が同図(a)のA-A断面を示している。
 同図に示す様に、実施の形態1の半導体装置SD1は、ケース1内の中央部13に設けられたN型のIGBT11,12及びダイオードD1~D3と、ケース1外の段差部14及び段差部15上に設けられた外部端子21~25から構成される。
 IGBT11のコレクタ(第1の電極)はC1(コレクタ)用端子21(第1の電極用端子)に接続され、ダイオードD1のアノードがIGBT11のエミッタに接続され、カソードがIGBT11のコレクタに接続される。すなわち、ダイオードD1はIGBT11に対して逆並列に接続される。
 IGBT12のエミッタ(第2の電極)はE2(エミッタ)用端子22(第2の電極用端子)に接続され、ダイオードD2のアノードがIGBT12のエミッタに接続され、カソードがIGBT12のコレクタ(第1の電極)に接続される。すなわち、ダイオードD2はIGBT12に対して逆並列に接続される。
 さらに、IGBT11側のエミッタとIGBT12のコレクタとが接続されるともにE1C2用端子24(共通電極用端子)に接続される。すなわち、IGBT11及びIGBT12が直列接続される。
 そして、ダイオードD3のアノードがA用端子23(アノード用端子)に接続され、カソードがK用端子25(カソード用端子)に接続される。
 そして、ダイオードD3は、IGBT11及びIGBT12並びにダイオードD1及びD2すべてとケース1内において絶縁関係を保っている。
 上述した外部端子21~25はすべてケース1の外部に設けられており、外部配線が接続可能である。そして、C1用端子21及びE2用端子22はケース1の平面視左辺近傍領域となる段差部14上に設けられ、A用端子23、E1C2用端子24及びK用端子25はケース1の平面視右辺近傍領域となる段差部15上に設けられる。
 図2は図1で示した実施の形態1の半導体装置SD1を2つ用いて、3レベルインバータの1相分を構成する場合の外部配線接続例を模式的に示す説明図である。同図において、各々が半導体装置SD1とケース1内の回路が同一構成を有する半導体装置SD1Hと半導体装置SD1Lとを外部配線L1~L4及び外部配線L11,L12を用いて接続している。以下、具体的に接続する。なお、説明の都合上、半導体装置SD1H側の外部端子を端子21H~25Hとして表記し、半導体装置SD1L側の外部端子を端子21L~25Lとして表記する。
 同図に示すように、半導体装置SD1Hにおいて、外部配線L11を用いてE1C2用端子24H,K用端子25H間を電気的に接続することにより、IGBT11のエミッタ及びIGBT12のコレクタとダイオードD3のカソードとを電気的に接続することができる。その結果、図5(a)で示す上アーム用半導体装置81Hと等価な回路を実現することができる。
 一方、半導体装置SD1Lにおいて、外部配線L12を用いてA用端子23L,E1C2用端子24間を電気的に接続することにより、IGBT11のエミッタ及びIGBT12のコレクタとダイオードD3のアノードとを電気的に接続することができる。その結果、図5(b)で示す下アーム用半導体装置81Lと等価な回路を実現することができる。
 このように、実施の形態1では、ケース1内の回路構成が同一の半導体装置SD1(SD1H,SDL1)を用いながら、A用端子23、E1C2用端子24及びK用端子25間の接続関係を変えることにより、上アーム用半導体装置81H及び下アーム用半導体装置81Lと等価な半導体装置を選択的に実現することができる。
 そして、半導体装置SD1Hと半導体装置SD1Lとの接続様に、外部配線L1を用いてA用端子23HとK用端子25Lとを電気的に接続し、外部配線L4を用いてE2用端子22HとC1用端子21Lとを電気的に接続している。
 また、電源用コンデンサC11を内挿する外部配線L2を半導体装置SD1HのC1用端子21H,A用端子23H間に設け、電源用コンデンサC12を内挿する外部配線L3を半導体装置SD1LのE2用端子22L,K用端子25L間に設けている。なお、これら外部配線L2及びL3は、例えば、図6で示した第1及び第2の電源線VL1及びVL2間に直列に設けられる。
 実施の形態1の半導体装置SD1(SD1H,SD1L)におけるダイオードD3(第3のダイオード)は、IGBT11,12(第1及び第2の自己消弧素子)及びダイオードD1,D2すべて(以下、「2組の自己消弧素子群」と略記)と絶縁されているため、ケース1内における収納状態では2組の自己消弧素子群とは何ら電気的接続関係を有さない。
 したがって、ダイオードD3と2組の自己消弧素子群との電気的接続関係をケース1外部の外部配線L11,L12を用いて行い、2組の自己消弧素子群との2種類の電気的に接続関係を持たせることにより、2組の自己消弧素子群とダイオードD3との組合せ回路として2種類の回路(上アーム用半導体装置81H,あるいは下アーム用半導体装置81L相当)を実現することができる。その結果、汎用性に富んだ半導体装置を得ることができる効果を奏する。
 具体的には、E1C2用端子24H(共通電極用端子)とK用端子25H(カソード用端子)とを外部配線L11によって電気的に接続することにより、IGBT11のエミッタ(第2の電極)及びIGBT12のコレクタ(第1の電極)とダイオードD3のカソードとが電気的接続される、上アーム用半導体装置81H相当の第1の組み合わせ回路を得ることができる。
 一方、E1C2用端子24LとA用端子23Lとを外部配線L12によって電気的に接続することにより、IGBT11のエミッタ及びIGBT12のコレクタとダイオードD3のアノードとが電気的接続される、下アーム用半導体装置81L相当の第2の組み合わせ回路を得ることができる。
 その結果、実施の形態1の半導体装置SD1は、外部配線の用い方(外部配線L11及びL12のうちいずれを採用するか)を変更することにより、上記第1及び第2の組合せ回路を実現することにより、汎用性に富んだ、IGBTを内部に有する半導体装置を得ることができる効果を奏する。
 C1用端子21及びE2用端子22が形成される第1及び第2の箇所(段差部14上)とA用端子23、E1C2用端子24及びK用端子25が形成される第3~第5の箇所(段差部15上)とは、それぞれ異なる辺近傍領域(端子21,22はケース1の平面視左辺近傍の段差部14上、端子23~24はケース1の平面視右辺近傍の段差部15上)に配置されている。このため、IGBT11,12用の外部配線L4と、ダイオードD3用の外部配線L1とを比較的簡単に分離形成することができる。
 また、段差部14と段差部15とは互いに対向する辺の近傍領域に存在するため、IGBT11,12用の外部配線とL4、ダイオードD3用の外部配線L1とを交差させることなく最も確実に分離形成することができる。
 さらに、半導体装置SD1は、(C1用端子21が配置される)第1の箇所及び(A用端子23が配置される)第4の箇所は図中上辺から比較的近い場所を含み、(E2用端子22が配置される)第2の箇所及び(K用端子25が配置される)第5の箇所は図中下辺(上辺に対向)に比較的近い場所を含んでいる。すなわち、C1用端子21,A用端子23はケース1の平面視上辺側に設けられ、E2用端子22,K用端子25はケース1の平面視下辺側に設けられる。
 このため、配線長が比較的短い外部配線L2,L3を用いて、電源用コンデンサC11及びC12(第1及び第2の電源用コンデンサ)をC1用端子21,A用端子23間及びE2用端子22,K用端子25間に設けることができるため、当該外部配線L2,L3のインダクタンスの低減化を図ることができ、IGBT11,12のターンオフスイッチング時のサージ電圧を低減することができる効果を奏する。
 <実施の形態2>
 図3は実施の形態2の半導体装置の回路構成を外部端子と共に模式的に示す説明図である。同図(a)がケースの平面構成及び内部回路を示し、同図(b)が同図(a)の変則B-B断面を示している。
 同図に示す様に、実施の形態2の半導体装置SD2は、ケース2内の主要部16に設けられたIGBT11,12及びダイオードD1~D3と、ケース2外の段差部17上に設けられた外部端子31~35から構成される。
 IGBT11のコレクタはC1(コレクタ)用端子31に接続され、ダイオードD1はIGBT11に対して逆並列に接続される。IGBT12のエミッタはE2(エミッタ)用端子32に接続され、ダイオードD2はIGBT12に対して逆並列に接続される。
 さらに、IGBT11側のエミッタとIGBT12のコレクタとが接続されるともにE1C2用端子34に接続される。すなわち、IGBT11及びIGBT12が直列接続される。
 そして、ダイオードD3のアノードがA用端子33に接続され、カソードがK用端子35に接続される。ダイオードD3は、実施の形態1と同様、IGBT11及びIGBT12並びにダイオードD1及びD2すべてとケース2内において絶縁関係を保っている。
 上述した外部端子31~35はすべてケース2の外部に設けられており、外部配線が接続可能である。外部端子31~35はすべてケース2の平面視左辺及び上辺に設けられる段差部17上に形成される。すなわち、C1用端子31及びE2用端子32は段差部17におけるケース2の平面視左辺近傍領域上に設けられ、A用端子33、E1C2用端子34及びK用端子35は段差部17におけるケース2の平面視右辺近傍領域上に設けられる。
 実施の形態2の半導体装置SD2を2つ用いて3レベルインバータの1相分を構成することができる。その接続内容は図2で示した実施の形態1の2つの半導体装置SD1(SD1H,SD1L)による接続と実質同一内容である。すなわち、図2の外部端子21~25(21H~25H,21L~25L)を外部端子31~35(31H~35H,31L~35L)に置き換え、外部配線L1~L4及びL11,L12並びに電源用コンデンサC11,C12を図2と同様に設けることにより、図2と等価な3レベルインバータの1相分を構成することができる。
 このように、実施の形態2では、実施の形態1と同様、同一の半導体装置SD2を用いながら、A用端子33、E1C2用端子34及びK用端子35間の接続関係を変えることにより、上アーム用半導体装置81H及び下アーム用半導体装置81Lと等価な半導体装置を選択的に実現することができる。
 実施の形態2の半導体装置SD2におけるダイオードD3はIGBT11,12及びダイオードD1,D2すべて(以下、「2組の自己消弧素子群」と略記)と絶縁されているため、ケース2内における収納状態では2組の自己消弧素子群とは何ら電気的接続関係を有さない。
 したがって、ダイオードD3と2組の自己消弧素子群との電気的接続関係をケース2外部の外部配線L11,L12(と等価な配線)によって行って、2組の自己消弧素子群との2種累の電気的に接続関係を持たせることにより、2組の自己消弧素子群とダイオードD3との組合せ回路として2種類の回路(上アーム用半導体装置81H,あるいは下アーム用半導体装置81L相当)を実現することができる。その結果、実施の形態2の半導体装置SD2は、実施の形態1と同様、汎用性に富んだ半導体装置を得ることができる効果を奏する。
 C1用端子31及びE2用端子32が形成される第1及び第2の箇所(段差部17におけるケース1の平面視左辺近傍領域)とA用端子33、E1C2用端子34及びK用端子35が形成される第3~第5の箇所(段差部17におけるケース1の平面視上辺近傍領)とは、互いに隣接関係にあるものの異なる辺の近傍領域である。このため、IGBT11,12用の外部配線L4と、ダイオードD3用の外部配線L1とを比較的簡単に分離形成することができる。
 上記した実施の形態1及び実施の形態2では、自己消弧素子としてIGBTを用いたが、MOSFETに代表されるFET(電界効果トランジスタ)を用いても良い。FETを用いた場合は、上述したダイオードD1,D2(図1~図3参照)として、FETのボディ-ドレイン間の寄生ダイオードを利用しても良い。
 例えば、図1で示した実施の形態1の構成において、N型のIGBT11及び12の代わりにN型の第1及び第2のFETを用いた変形例が考えられる。この場合、第1のFETのドレイン電極(第1の電極)はC1用端子21相当の端子に接続され、ダイオードD1のアノードが第1のFETのソース電極(第2の電極)に接続され、カソードが第1のFETのドレイン電極に接続される。
 そして、第2のFETのソース電極(第2の電極)はE2用端子22相当の端子に接続され、ダイオードD2のアノードが第2のFETのソース電極に接続され、カソードが第2のFETのドレイン電極(第1の電極)に接続される。
 上記のように第1及び第2のFETを有する半導体装置の変形例は、実施の形態1及び実施の形態2と同様、外部配線の用い方を変更することにより、上記第1及び第2の組合せ回路を実現することにより、汎用性に富んだ、自己消弧素子としてFETを内部に有する半導体装置を得ることができる効果を奏する。
 この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

Claims (8)

  1. 直列に接続される第1及び第2の自己消弧素子(11,12)と、
     前記第1及び第2の自己消弧素子の第1の電極にカソードが接続され、第2の電極にアノードが接続される第1及び第2のダイオード(D1,D2)と、
     第3のダイオード(D3)と、
     前記第1及び第2の自己消弧素子並びに前記第1~第3のダイオードを収納するケース(1)とを備え、
     前記第3のダイオードは、前記ケース内において、前記第1及び第2の自己消弧素子並びに前記第1及び第2のダイオードすべてと絶縁されていることを特徴とする、
    半導体装置。
  2. 請求項1に記載の半導体装置であって、
     前記第1の自己消弧素子の第1の電極に電気的に接続され、前記ケース外部の第1の箇所に外部配線接続可能に配置される第1の電極用端子(21)と、
     前記第2の自己消弧素子の第2の電極に電気的に接続され、前記ケース外部の第2の箇所に外部配線接続可能に配置される第2の電極用端子(22)と、
     前記第1の自己消弧素子の第2の電極及び前記第2の自己消弧素子の第1の電極に電気的に接続され、前記ケース外部の第3の箇所に外部配線接続可能に配置される共通電極用端子(24)と、
     前記第3のダイオードのアノードに電気的に接続され、前記ケース外部の第4の箇所に外部配線接続可能に配置されるアノード用端子(23)と、
     前記第3のダイオードのカソードに電気的に接続され、前記ケース外部の第5の箇所に外部配線接続可能に配置されるカソード用端子(25)とをさらに備える、
    半導体装置。
  3. 請求項2に記載の半導体装置であって、
     前記ケースは平面視して4辺からなる矩形状のケースを含み、
     前記第1及び第2の箇所は、平面視して前記ケースの所定の辺である第1の辺の近傍の領域部分を含み、
     前記第3~第5の箇所は、平面視して前記第1の辺と異なる第2の辺の近傍の領域部分を含む、
    半導体装置。
  4. 請求項3に記載の半導体装置であって、
     前記第1及び第2の辺は互いに対向する辺を含む、
    半導体装置。
  5. 請求項4記載の半導体装置であって、
     前記第1の電極用端子と前記アノード用端子との間に第1の電源用コンデンサ(C11)が接続可能であり、
     前記第2の電極用端子と前記カソード用端子との間に第2の電源用コンデンサ(C12)が接続可能であり、
     前記第1の箇所及び前記第4の箇所は前記第1の辺及び第2の辺に隣接する第3の辺から比較的近い場所を含み、
     前記第2の箇所及び前記第5の箇所は前記第3の辺に対向する第4の辺に比較的近い場所を含む、
    半導体装置。
  6. 請求項3に記載の半導体装置であって、
     前記第1及び第2の辺は互いに隣接する辺を含む、
    半導体装置。
  7. 請求項1ないし請求項6のうち、いずれか1項に記載の半導体装置であって、
     前記第1及び第2の自己消弧素子は第1及び第2の絶縁ゲート型トランジスタ(IGBT)を含み、
     前記第1の電極はコレクタ電極を含み、
     前記第2の電極はエミッタ電極を含む、
    半導体装置。
  8. 請求項1ないし請求項6のうち、いずれか1項に記載の半導体装置であって、
     前記第1及び第2の自己消弧素子は電界効果トランジスタ(FET)を含み、
     前記第1の電極はドレイン電極を含み、
     前記第2の電極はソース電極を含む、
    半導体装置。
                    ・
PCT/JP2011/069630 2011-08-30 2011-08-30 半導体装置 WO2013030956A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE112011105580.3T DE112011105580T5 (de) 2011-08-30 2011-08-30 Halbleiterbauteil
US14/233,410 US9076836B2 (en) 2011-08-30 2011-08-30 Semiconductor device
KR1020147000887A KR101521397B1 (ko) 2011-08-30 2011-08-30 반도체 장치
JP2013530937A JP5665997B2 (ja) 2011-08-30 2011-08-30 半導体装置
CN201180073080.8A CN103765749B (zh) 2011-08-30 2011-08-30 半导体装置
PCT/JP2011/069630 WO2013030956A1 (ja) 2011-08-30 2011-08-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/069630 WO2013030956A1 (ja) 2011-08-30 2011-08-30 半導体装置

Publications (1)

Publication Number Publication Date
WO2013030956A1 true WO2013030956A1 (ja) 2013-03-07

Family

ID=47755509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/069630 WO2013030956A1 (ja) 2011-08-30 2011-08-30 半導体装置

Country Status (6)

Country Link
US (1) US9076836B2 (ja)
JP (1) JP5665997B2 (ja)
KR (1) KR101521397B1 (ja)
CN (1) CN103765749B (ja)
DE (1) DE112011105580T5 (ja)
WO (1) WO2013030956A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119105A (ja) * 2013-12-19 2015-06-25 パナソニックIpマネジメント株式会社 回路モジュール、電力制御装置及び電力制御回路の製造方法
JP2017005216A (ja) * 2015-06-16 2017-01-05 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583947A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd インバータ装置
JPH1014260A (ja) * 1996-06-18 1998-01-16 Toshiba Corp スイッチングモジュールおよびモジュールを用いた電力変換器
JP2003303939A (ja) * 2002-04-08 2003-10-24 Hitachi Ltd パワー半導体装置及びインバータ装置
JP2009055664A (ja) * 2007-08-24 2009-03-12 Fuji Electric Systems Co Ltd 3レベル電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731970A (en) 1989-12-22 1998-03-24 Hitachi, Ltd. Power conversion device and semiconductor module suitable for use in the device
EP0838855B1 (en) 1991-09-20 2004-11-24 Hitachi, Ltd. Semiconductor module
JPH10285950A (ja) 1997-04-03 1998-10-23 Fuji Electric Co Ltd 3レベル電力変換装置の主回路
JP3424532B2 (ja) * 1997-11-25 2003-07-07 株式会社日立製作所 電力変換装置
JP2010115045A (ja) * 2008-11-07 2010-05-20 Toshiba Corp 電力変換装置におけるインバータ装置
JP2011097688A (ja) * 2009-10-28 2011-05-12 Merstech Inc 電力変換装置及び電力変換方法
WO2012039094A1 (ja) * 2010-09-24 2012-03-29 富士電機株式会社 電力変換装置およびその制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583947A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd インバータ装置
JPH1014260A (ja) * 1996-06-18 1998-01-16 Toshiba Corp スイッチングモジュールおよびモジュールを用いた電力変換器
JP2003303939A (ja) * 2002-04-08 2003-10-24 Hitachi Ltd パワー半導体装置及びインバータ装置
JP2009055664A (ja) * 2007-08-24 2009-03-12 Fuji Electric Systems Co Ltd 3レベル電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119105A (ja) * 2013-12-19 2015-06-25 パナソニックIpマネジメント株式会社 回路モジュール、電力制御装置及び電力制御回路の製造方法
JP2017005216A (ja) * 2015-06-16 2017-01-05 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
KR101521397B1 (ko) 2015-05-18
US9076836B2 (en) 2015-07-07
US20140145241A1 (en) 2014-05-29
CN103765749A (zh) 2014-04-30
KR20140042855A (ko) 2014-04-07
CN103765749B (zh) 2016-09-07
JPWO2013030956A1 (ja) 2015-03-23
JP5665997B2 (ja) 2015-02-04
DE112011105580T5 (de) 2014-06-05

Similar Documents

Publication Publication Date Title
JP6584893B2 (ja) 半導体装置の製造方法
JP4450530B2 (ja) インバータモジュール
US7751207B2 (en) Power semiconductor module with reduced parasitic inductance
CN107155372A (zh) 半桥功率半导体模块及其制造方法
CN108511396B (zh) 电子装置
US20120262100A1 (en) Bondwireless Power Module with Three-Dimensional Current Routing
US10355619B2 (en) Semiconductor module
JP4004460B2 (ja) 半導体装置
US20120228741A1 (en) Power module
WO2015128975A1 (ja) パワーモジュールおよび電力変換装置
JP2018085449A (ja) 半導体装置
CN111030477B (zh) 一种环形布局的模块化并联半桥集成组件
US20150137697A1 (en) Integrated light source driving circuit and light source module using the same
JP5665997B2 (ja) 半導体装置
US20070120217A1 (en) Circuit Arrangement For Buck Converters And Method For Producing A Power Semiconductor Component
JP2018157084A (ja) 半導体集積回路装置
US9627955B2 (en) Semiconductor module
CN109585436A (zh) 一种穿插分支布局的功率模块
US7755167B2 (en) Semiconductor device including switching element and two diodes
CN209880607U (zh) 一种新型半导体igbt模块组合
JP5994462B2 (ja) インバータ装置
US20190273444A1 (en) Power conversion apparatus
ES2856875T3 (es) Convertidor de potencia multinivel
JP6338543B2 (ja) 3レベル電力変換装置
JP7283243B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11871540

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013530937

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20147000887

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14233410

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112011105580

Country of ref document: DE

Ref document number: 1120111055803

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11871540

Country of ref document: EP

Kind code of ref document: A1