WO2013024550A1 - Ｄｃ－ｄｃコンバータ、ｄｃ－ｄｃ変換方法、及び情報機器 - Google Patents

Ｄｃ－ｄｃコンバータ、ｄｃ－ｄｃ変換方法、及び情報機器 Download PDF

Info

Publication number
WO2013024550A1
WO2013024550A1 PCT/JP2011/068709 JP2011068709W WO2013024550A1 WO 2013024550 A1 WO2013024550 A1 WO 2013024550A1 JP 2011068709 W JP2011068709 W JP 2011068709W WO 2013024550 A1 WO2013024550 A1 WO 2013024550A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch circuit
circuit
closed loop
converter
capacitive element
Prior art date
Application number
PCT/JP2011/068709
Other languages
English (en)
French (fr)
Inventor
遊 米澤
中島　善康
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2013528899A priority Critical patent/JP5742943B2/ja
Priority to PCT/JP2011/068709 priority patent/WO2013024550A1/ja
Publication of WO2013024550A1 publication Critical patent/WO2013024550A1/ja
Priority to US14/177,269 priority patent/US9444350B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present disclosure relates to a DC-DC converter.
  • a current flowing through the primary side of the transformer is turned on and off at a predetermined cycle by a switch circuit.
  • the current that appears on the secondary side of the transformer is repeatedly turned on and off in response to the repetition of the primary current on and off.
  • the secondary current that repeats ON and OFF is rectified by a rectifier circuit, and further smoothed by a capacitive element and an inductive element, thereby generating a substantially constant current and voltage output.
  • the current flowing through the transformer is a square waveform and includes a high frequency component because it changes sharply at the change point. Since the transformer has a characteristic that the loss in the core increases as the operating frequency increases, it is not preferable to use a waveform having a square-wave current change.
  • Non-Patent Document 1 a sinusoidal current having a resonance frequency is generated using an LC resonance circuit, and a current having a waveform obtained by synthesizing the sinusoidal current is input to a transformer. Since the sine wave contains only a single frequency component without containing a high frequency component, an efficient DC-DC converter can be realized with little loss in the transformer.
  • Non-Patent Document 1 does not adjust the output voltage by PWM (pulse width modulation) control, but adjusts the output voltage by changing the switching frequency on the primary side of the transformer. Yes.
  • PWM pulse width modulation
  • VCO voltage controlled oscillator
  • the DC-DC converter includes a capacitive element that is charged for a predetermined period of time by an external voltage, an inductive element that forms an LC resonance circuit together with the capacitive element, and discharges stored energy of the capacitive element after the predetermined period.
  • a closed loop current path in which a current flowing through the LC resonance circuit oscillates, a transformer having the current flowing in the closed loop current path as an input, and a rectifier circuit provided on the output side of the transformer are characterized.
  • the DC-DC conversion method includes an LC resonance circuit including the capacitive element and the inductive element by charging the capacitive element with an external voltage for a predetermined period and releasing the stored energy of the capacitive element after the predetermined period.
  • a current is passed and oscillated, the current flowing in the closed loop current path is input to a transformer, and each step of rectifying the output of the transformer is executed.
  • the information device includes a DC-DC converter, a CPU, and a storage device.
  • the DC-DC converter includes a capacitive element that is charged by an external voltage for a predetermined period, and an induction circuit that forms an LC resonance circuit together with the capacitive element.
  • FIG. 2 is a diagram illustrating an example of a more detailed configuration of the DC-DC converter illustrated in FIG. 1.
  • FIG. 4 is a diagram illustrating a switch state and a current flow in each operation state in the DC-DC converter of FIG. 3.
  • FIG. 4 is a diagram illustrating a switch state and a current flow in each operation state in the DC-DC converter of FIG. 3.
  • FIG. 4 is a diagram illustrating a switch state and a current flow in each operation state in the DC-DC converter of FIG. 3.
  • FIG. 4 is a diagram illustrating a switch state and a current flow in each operation state in the DC-DC converter of FIG. 3.
  • FIG. 7 collectively shows control signals and currents related to the operation of the DC-DC converter shown in FIGS. 4 to 6.
  • FIG. 4 is a diagram showing a modification of the DC-DC converter shown in FIG. 3. It is a figure which shows the example of a waveform at the time of calculating the pulse width of SW1 based on a duty ratio and the period T, and making SW2 and SW3 into the inversion signal of SW1. It is a figure for demonstrating the timing which turns off a switch circuit. It is a figure which shows the structure for controlling the timing which turns off a switch circuit.
  • FIG. 12 is a waveform diagram showing an example of the operation of the DC-DC converter of FIG. 11.
  • FIG. 6 is a diagram showing another modification of the DC-DC converter of FIG. 3. It is a figure which shows an example of operation
  • FIG. 6 is a diagram showing another modification of the DC-DC converter of FIG. 3. It is a figure which shows an example of a structure of information equipment.
  • FIG. 1 is a diagram showing a configuration of an embodiment of a DC-DC converter.
  • the DC-DC converter of FIG. 1 includes a capacitive element (capacitor) 10, an inductive element (inductor) 11, a transformer 14, a rectifier circuit 15, a capacitor charging switching circuit 16, a switch circuit 17, and a control circuit 18.
  • the capacitor charging switching circuit 16 is applied with a DC voltage Vin which is an input of the DC-DC converter.
  • the rectifier circuit 15 outputs a DC voltage Vout that is an output of the DC-DC converter.
  • the capacitor charging switching circuit 16 receives a pulse signal having a pulse width adjusted by the PWM control from the control circuit 18 and outputs the DC voltage Vin during this pulse width. As a result, the capacitive element 10 is charged with the external voltage Vin during the period of the pulse width controlled by PWM.
  • the inductive element 11 forms an LC resonance circuit together with the capacitive element 10.
  • the closed loop current path 13 includes a capacitive element 10, an inductive element 11, a primary side coil 14 ⁇ / b> A of the transformer 14, and a switch circuit 17. When the capacitor 10 is charged by the capacitor charging switching circuit 16, the switch circuit 17 is in a cut-off state (open state).
  • the switch circuit 17 After charging by the capacitor charging switching circuit 16, that is, after the pulse period, the switch circuit 17 becomes conductive, and the accumulated energy of the capacitive element 10 is released to the closed loop current path 13.
  • the current flowing through the LC resonance circuit in the closed loop current path 13 oscillates at a resonance frequency determined by the capacitance C of the capacitive element 10 and the inductance L of the induction element 11.
  • the resonance frequency is 1 / (LC) 1/2 .
  • the transformer 14 receives a current flowing through the closed loop current path 13 as an input.
  • a rectifier circuit 15 is provided on the output side of the transformer 14.
  • the rectifier circuit 15 rectifies the current flowing through the secondary side coil 14B of the transformer 14, and further smoothes the voltage and current by a built-in capacitive element and inductive element, thereby generating an output having a substantially constant voltage and current.
  • the control circuit 18 performs PWM control on the pulse width of the pulse signal supplied to the capacitor charging switching circuit 16 by performing feedback control based on the voltage corresponding to the output of the rectifier circuit 15.
  • the control circuit 18 further controls the conduction state and the interruption state of the switch circuit 17 in accordance with the PWM control of the pulse width.
  • the current flowing through the LC resonance circuit in the closed-loop current path 13 is oscillated by resonance by releasing the energy stored in the capacitive element 10. This is transmitted to the rectifier circuit 15.
  • This current becomes a sinusoidal current waveform having the resonance frequency of the LC resonance circuit. Since the sine wave includes only a single frequency component without including a high-frequency component, there is little loss in the transformer 14, and an efficient DC-DC converter can be obtained.
  • FIG. 2 is a diagram for explaining the operation of the DC-DC converter of FIG.
  • A shows the output voltage waveform of the capacitor charging switching circuit 16, and the output voltage becomes HIGH during the period from T 1 to T 2 to charge the capacitive element 10.
  • B shows a waveform of a switch control signal for controlling conduction and non-conduction of the switch circuit 17 which is a resonance switch. During the period when the switch control signal is HIGH, the switch circuit 17 is in a conductive state, and the accumulated energy of the capacitive element 10 is released in the closed loop current path 13.
  • C shows the capacitor voltage, that is, the voltage across the capacitor 10.
  • the capacitor voltage increases due to charging, and when the switch circuit 17 becomes conductive at T3, the capacitor voltage decreases due to discharge of the capacitive element 10.
  • the current flowing in the closed loop current path 13 vibrates at the resonance frequency due to the resonance of the LC resonance circuit.
  • (D) shows the transformer current, that is, the oscillating current flowing in the closed loop current path 13.
  • the capacitor voltage shown in (c) also vibrates and gradually loses the electric charge while vibrating. The energy lost from the capacitive element 10 is transmitted to the secondary side of the transformer 14 and becomes a DC voltage output of the DC-DC converter.
  • FIG. 3 is a diagram showing an example of a more detailed configuration of the DC-DC converter shown in FIG.
  • the capacitor charging switching circuit 16 includes a switch circuit 21, an inductive element 22, and a switch circuit 23.
  • the switch circuit 17, the switch circuit 21, and the switch circuit 23 may be transistors, for example, NMOS transistors.
  • the rectifier circuit 15 includes diode elements 24 and 25, an inductive element 26, and a capacitive element 27.
  • the control circuit 18 includes gate drivers 20-1 to 20-3, an A / D conversion circuit 28, and a DSP (Digital Signal Processor) 29.
  • DSP Digital Signal Processor
  • the control circuit 18 converts the output voltage of the rectifier circuit 15 into a digital signal by the A / D conversion circuit 28 and supplies the obtained digital signal to the DSP 29.
  • the DSP 29 drives the gate drivers 20-1 to 20-3, respectively, according to the digital signal indicating the output voltage of the rectifier circuit 15.
  • the gate drivers 20-1 to 20-3 supply gate signals having a pulse width corresponding to the output voltage of the rectifier circuit 15 to the switch circuits 21, 23, and 17, respectively.
  • FIG. 4 to 6 are diagrams showing switch states and current flows in each operation state in the DC-DC converter of FIG.
  • FIG. 4 shows an operation state in which the switch circuit 21 is turned on (conducting state) and both the switch circuits 17 and 23 are turned off (cut off state).
  • a current I1 corresponding to the input voltage Vin flows through the switch circuit 21, the inductive element 22, and the capacitive element 10, and charges the capacitive element 10 with the external voltage Vin.
  • the switch circuit 21 is provided in a path outside the closed loop current path 13, and becomes conductive during a pulse width specified by the control circuit 18 and supplies a charging current to the capacitor element 10.
  • the inductive element 22 is provided in series with the switch circuit 21 in a path outside the closed loop current path 13, and the charging current flows through the inductive element 22.
  • the inductive element 22 If the inductive element 22 is not provided, a large amount of current flows through the capacitive element 10 via the ON resistance of the switch circuit 21, so that power loss in the switch circuit 21 increases. By providing the inductive element 22, the amount of current I1 is reduced, and power loss in the switch circuit 21 is suppressed.
  • FIG. 5 shows an operation state in which the switch circuit 21 is turned off (blocked state) and the switch circuit 23 is turned on (conducted state) from the operation state shown in FIG.
  • the switch circuit 17 remains OFF (shut off state).
  • the current I2 corresponding to the stored energy (magnetic flux) of the inductive element 22 flows through a closed loop current path including the inductive element 22, the capacitive element 10, and the switch circuit 23, and continues to be charged even after charging with the external voltage Vin.
  • the element 10 is charged with electric charge. This is because when the switch circuit 21 is turned off and the switch circuit 23 is turned on while the current flows through the inductive element 22, the inductive element 22 continues to flow the current.
  • both switch circuits 21 and 23 are turned on simultaneously even for a moment so that no through current flows through the switch circuits 21 and 23. Therefore, a certain amount of margin may be provided, and the switch circuit 23 may be turned on after some time has elapsed after the switch circuit 21 is turned off. That is, the timing for turning on the switch circuit 23 may be slightly delayed from the timing for turning off the switch circuit 21. This time difference may be set to such a time that the through current does not flow in consideration of the switching time (time length required for switching) of the switch circuits 21 and 23. The same applies to the case where the switch circuit 23 is turned off and the switch circuit 21 is turned on. In addition, during the period when both switch circuits 21 and 23 are OFF, the inductive element 22 keeps flowing current during that period, so that current flows through a parasitic diode that exists in parallel with the switch circuit 23 that is an NMOS transistor. It will be.
  • FIG. 6 shows an operation state in which the switch circuit 17 is turned on (conductive state) from the operation state shown in FIG.
  • the switch circuit 21 remains OFF (cut-off state), and the switch circuit 23 remains ON (conductive state).
  • the current I2 corresponding to the stored energy (magnetic flux) of the inductive element 22 flows through a closed loop current path including the inductive element 22, the capacitive element 10, and the switch circuit 23. Charge the charge.
  • the charging of the capacitor element 10 is terminated when the energy stored in the inductive element 22 disappears and the current I2 due to the induced electromotive force of the inductive element 22 becomes zero.
  • the electric charge accumulated in the capacitive element 10 is discharged through the closed loop current path 13 including the induction element 11, the primary coil of the transformer 14, and the switch circuit 17, and the current I3 flows into the closed loop current path 13. Flows. Since the inductance of the inductive element 22 is larger than the inductance of the inductive element 11, the discharge current from the capacitive element 10 hardly flows to the inductive element 22 side but flows to the inductive element 11 side. After that, even if the capacitive element 10 is completely discharged and the accumulated charge becomes zero, the current I3 continues to flow due to the accumulated energy (magnetic flux) of the induction element 11, and the capacitive element 10 is charged to the opposite polarity to the first. become.
  • the capacitive element 10 starts discharging, and the current I3 starts flowing in the opposite direction.
  • the current I3 alternately flows in the opposite direction, and vibrates at a resonance frequency corresponding to the capacitor C of the capacitive element 10 and the inductance L of the induction element 11.
  • the change (vibration) of the current I3 is transmitted from the primary side to the secondary side of the transformer 14, and the current I4 flowing through the diode element 24 and the current I5 flowing through the diode element 25 appear on the secondary side.
  • FIG. 7 is a diagram collectively showing control signals and currents related to the operation of the DC-DC converter shown in FIGS.
  • the gate voltage of the switch circuit 21 is SW1
  • the gate voltage of the switch circuit 23 is SW2
  • the gate voltage of the switch circuit 17 is SW3.
  • These gate voltages SW1 to SW3 are supplied from gate drivers 20-1 to 20-3 of the control circuit 18, respectively.
  • the gate voltage SW1 has a predetermined period T and becomes HIGH during a pulse width period controlled by PWM.
  • the switch circuit 21 becomes conductive for a period corresponding to the PWM control at a predetermined interval T.
  • the current I1 flows (see FIGS. 3 and 4), and the capacitive element 10 is charged by the external voltage.
  • the switch circuit 23 and the switch circuit 17 may be changed from the cutoff state to the conductive state at the same time. Further, if the stored energy of the inductive element 22 becomes zero and the current I2 generated by the induced electromotive force of the inductive element 22 becomes zero, then the switch circuit 23 may be cut off at any time after that. However, even if the current I2 generated by the induced electromotive force of the inductive element 22 is not yet zero as in the operation example shown in FIG. 7, the SW2 is set to LOW before SW1 becomes HIGH next time. It is necessary to turn off the switch circuit 23 in order to avoid a through current. Also for SW3, it is preferable that the switch circuit 17 be cut off before the SW1 becomes HIGH next time. SW2 and SW3 may change from HIGH to LOW at the same time, or may change from HIGH to LOW at different timings as in the operation example shown in FIG.
  • the switch circuit 17 controlled by the SW3 repeats the conduction state and the cutoff state at the period T, and is in the cutoff state at least while the switch circuit 21 is in the conduction state (SW1 is HIGH).
  • the switch circuit 23 controlled by SW2 repeats the conduction state and the cutoff state at the cycle T, and is in the cutoff state at least when the switch circuit 21 is in the conduction state (SW1 is HIGH).
  • the current I4 and the current I5 appear on the secondary side of the transformer 14 (see FIGS. 3 and 6).
  • the current I4 and the current I5 correspond to the positive half-wave and the negative half-wave of the current I3, respectively.
  • the current I6 (see FIG. 3) flowing through the inductive element 26 becomes a full-wave rectified waveform.
  • the output voltage Vout of the DC-DC converter becomes a substantially constant voltage as schematically shown in FIG.
  • FIG. 8 is a diagram showing a modification of the DC-DC converter shown in FIG.
  • the control circuit 18A includes gate drivers 20-1 to 20-3, a logic circuit 30, and a memory 31.
  • the control circuit 18 feedback-controls the pulse width according to the output voltage of the rectifier circuit 15.
  • the control circuit 18A controls the pulse width based on a predetermined calculation formula. The control in this case is not feedback control (dynamic control according to the output of the rectifier circuit 15) but static control.
  • the pulse width of the gate voltage SW1 of the switch circuit 21 is defined as the product of the duty ratio D and the above-described period T (switching period of the switch circuit 21).
  • Vout, Vin, Np, Ns, and T data may be stored in the memory 31, and the pulse width of SW1 may be calculated by the logic circuit 30 based on these data.
  • the logic circuit 30 drives the gate drivers 20-1 to 20-3 according to the pulse width calculated in this way.
  • SW2 and SW3 may be set to be, for example, an inverted signal of SW1 and a switching time difference in consideration of the switching time in order to avoid a through current.
  • FIG. 9 is a diagram illustrating an example of a waveform when the pulse width of SW1 is calculated based on the duty ratio and the period T, and SW2 and SW3 are used as inverted signals of SW1.
  • values of pulse widths calculated in advance for a plurality of different periods T are stored in the memory 31 in a table format, and the logic circuit 30 reads out the pulse widths for a desired period T, based on this.
  • SW1, SW2, and SW3 may be controlled.
  • FIG. 10 is a diagram for explaining the timing at which the switch circuit 17 is turned OFF.
  • the timing at which the switch circuit 17 is turned off has not been particularly limited.
  • the switch circuit 17 is an NMOS transistor, and a slight switching time is required for transition from ON (conducting state) to OFF (shut-off state).
  • the switch circuit 17 is changed from ON to OFF while the current is flowing, the resistance value of the channel gradually increases over a switching time, and the current flowing through the channel decreases. At that time, the product of the voltage across the switch circuit 17 and the current flowing through the switch circuit 17 becomes a non-negligible magnitude, resulting in power loss.
  • the timing at which the switch circuit 17 is turned from ON to OFF coincides with the timing at which the current I3 flowing through the switch circuit 17 becomes zero. That is, it is preferable to change the switch circuit 17 from the conductive state to the cut-off state at the moment when the current flowing through the closed loop current path 13 provided with the switch circuit 17 becomes zero.
  • time t1 to t8 is the timing when the current I3 oscillating at the resonance frequency becomes zero, and if SW3 is set to LOW at any timing of this time t1 to t8, the switch is performed at the timing when the current I3 is zero.
  • the circuit 17 can be turned off. That is, the power loss due to switching of the switch circuit 17 can be ideally zero.
  • the charge is accumulated in the capacitive element 10 when the switch circuit 17 is turned off.
  • the switch circuit 17 is turned off at the timings t1, t3, t5, and t7 in FIG. 10
  • the polarity of the charge accumulated in the capacitive element 10 is the same as the charge accumulated by the current I1 when the switch circuit 21 is on. It is the opposite of polarity. In this case, although the effect of reducing the power loss due to switching can be obtained, the energy stored in the capacitive element 10 is wasted.
  • the switch circuit 17 is turned off at the timings t2, t4, t6, and t8 in FIG.
  • the polarity of the charge accumulated in the capacitive element 10 is accumulated by the current I1 when the switch circuit 21 is on.
  • the polarity of the generated charge is the same. Therefore, in addition to obtaining the effect of reducing the power loss due to switching, the stored energy of the capacitive element 10 is utilized as it is at the next charge / discharge, and an operation without energy loss is possible.
  • the timing for turning off the switch circuit 21 as described above may be calculated in advance by the DSP 29 in FIG. 3 or the arithmetic circuit 30 in FIG.
  • the gate driver 20-3 may change SW3 from HIGH to LOW at the calculated timing.
  • the timing at which the switch circuit 17 is turned off so that the energy stored in the capacitor 10 can be utilized as it is at the next charge / discharge is N ⁇ (LC) 1/2 hours after SW3 becomes HIGH. You can ask for it later.
  • N is a positive integer
  • N ⁇ (LC) 1/2 is an integer multiple of the resonance period. That is, the control circuit 18 or 18A may set the period in which SW3 is HIGH to a time equal to N ⁇ (LC) 1/2 .
  • FIG. 11 is a diagram showing a configuration for controlling the timing at which the switch circuit 17 is turned OFF.
  • the same components as those of FIG. 3 are referred to by the same numerals, and a description thereof will be omitted as appropriate.
  • the DC-DC converter shown in FIG. 11 further includes a current detection winding 40, a full-wave rectification circuit 41, a comparator 42, and a counter circuit 43 in addition to the configuration shown in FIG.
  • the current detection winding 40 flows a current corresponding to the current I3 flowing through the closed loop current path 13 with a configuration basically similar to that of a transformer.
  • the full wave rectification circuit 41 performs full wave rectification of the current flowing through the current detection winding 40.
  • the comparator 42 compares the output of the full-wave rectifier circuit 41 with a predetermined reference voltage and outputs a voltage according to the comparison result.
  • the comparator 42 may output HIGH when the output voltage of the full-wave rectifier circuit 41 is higher than the reference voltage, and may output LOW when the output voltage of the full-wave rectifier circuit 41 is lower than the reference voltage.
  • the counter circuit 43 counts a change (for example, a falling edge) of the output of the comparator 42 and asserts the output when the count value becomes equal to a predetermined value.
  • the control circuit 18 changes SW3 from HIGH to LOW.
  • the current detection winding 40 operates as a current detector, and detects the current flowing through the closed loop current path 13 provided with the switch circuit. Then, the switch circuit 17 is changed from the conductive state to the cut-off state according to the detection result of the current.
  • FIG. 12 is a waveform diagram showing an example of the operation of the DC-DC converter of FIG.
  • the current I3 flows for one cycle of resonance, SW3 becomes LOW at the end of one cycle, and the switch circuit 17 is cut off.
  • a full-wave rectified waveform of the current I3 is output from the full-wave rectifier circuit 41, and a rectangular wave including two HIGH pulses is output from the comparator in one resonance cycle based on the full-wave rectified waveform. Is done.
  • the counter circuit 43 counts the rising edges of the HIGH pulse, and asserts the output when the count value becomes equal to 2 (that is, at the end of one cycle of resonance).
  • SW3 is changed from HIGH to LOW.
  • the switch circuit 17 is turned off at the end of one cycle of resonance, but the switch circuit 17 may be turned off at the end of a desired number of cycles, such as two cycles, three cycles, or the like.
  • FIG. 13 is a diagram showing another modification of the DC-DC converter of FIG.
  • the DC-DC converter shown in FIG. 13 differs from the DC-DC converter shown in FIG. 3 in that the diode elements 24 and 25 of the rectifier circuit are replaced by NMOS transistors 24A and 25A.
  • a control signal supplied from the control circuit 18B is applied to the gate terminals of the NMOS transistors 24A and 25A.
  • the control circuit 18B applies a control signal synchronized with the resonance oscillation of the current I3 to the gate terminals of the NMOS transistors 24A and 25A, thereby controlling ON and OFF of the NMOS transistors 24A and 25A.
  • the control circuit 18B switches the NMOS transistors 24A and 25A with a switching period equal to N ⁇ (LC) 1/2 .
  • the rectifier circuit includes the NMOS transistors 24A and 25A as the rectification switch circuit, and controls conduction and non-conduction of the rectification switch circuit at a timing calculated according to the resonance frequency of the LC resonance circuit.
  • FIG. 14 is a diagram illustrating an example of the operation of the DC-DC converter of FIG.
  • SW1 to SW3 and I3 to I6 are the same as the waveforms shown in FIG.
  • the control signals SW4 and SW5 for switching are generated in synchronization with the resonance vibration of the current I3.
  • These control signals SW4 and SW5 are applied to the gate terminals of the NMOS transistors 24A and 25A shown in FIG.
  • the current I4 flows when SW4 is HIGH
  • the current I5 flows when SW5 is HIGH.
  • half-end rectification can be realized for the currents I4 and I5.
  • FIG. 15 is a diagram showing another modification of the DC-DC converter of FIG. 15, the same components as those in FIG. 3 are referred to by the same numerals, and a description thereof will be omitted as appropriate.
  • the DC-DC converter shown in FIG. 15 is different from the DC-DC converter shown in FIG. 3 in that the switch circuit 23 is replaced by a switch circuit 23A.
  • the switch circuit 23A is a transistor element that does not have a parasitic diode, such as a GaN-HEMT (High-Electron-Mobility-Transistor) element or a SiC-FET (Field-effect-transistor) element.
  • GaN-HEMT High-Electron-Mobility-Transistor
  • SiC-FET Field-effect-transistor
  • the inductive element 22 continues to flow current even when both the switch circuits 21 and 23 are OFF. Therefore, a current flows through a parasitic diode that exists in parallel with the switch circuit 23 that is an NMOS transistor.
  • the switch circuit 23A having no parasitic diode is used like the DC-DC converter shown in FIG. 15, if the induced electromotive force of the inductive element 22 is large, a large amount of current is supplied to the switch circuit 23A in the OFF state. The switch circuit 23A may be destroyed. Therefore, a diode element 50 is provided in parallel with the switch circuit 23A. It is possible to prevent the switch circuit 23A from being destroyed by a current flowing through the inductive element 22 through the diode element 50.
  • FIG. 16 is a diagram illustrating an example of the configuration of the information device.
  • An information device 100 illustrated in FIG. 16 is a device such as a server or a personal computer, and operates using, for example, an AC voltage between 80V and 265V as a power source.
  • the information device 100 includes a PSU (Power Supply Unit) 101, a main board 102, a hard disk 103, and a CD-ROM drive 104.
  • the PSU 101 receives an AC voltage as an input and generates a DC voltage of 12V, for example.
  • the generated DC voltage is supplied to the main board 102, the hard disk 103, and the CD-ROM drive 104 as a power supply voltage.
  • the main board 102 includes a CPU (Central Processing Unit), a memory, and the like, and provides an arithmetic function, a control function, and the like of the information device 100.
  • the hard disk 103 stores data related to processing by the CPU, programs executed by the CPU, and the like.
  • the CD-ROM drive 104 writes information to and reads information from a removable CD-ROM.
  • the CD-ROM drive 104 may be a drive device that performs writing and reading on, for example, a DVD (Digital Versatile Disk) in addition to the CD-ROM.
  • the PSU 101 includes a rectifier circuit 111, a power factor correction circuit 112, and a DC-DC converter 113.
  • the rectifier circuit 111 rectifies the input AC voltage waveform to generate a rectified voltage waveform.
  • the power factor correction circuit 112 improves the power factor by transforming the voltage waveform output from the rectifier circuit 111 into a shape close to a sine wave rectified waveform.
  • the DC-DC converter 113 generates the output DC voltage of 12 V, for example, based on the DC voltage output from the power factor correction circuit 112.
  • the DC-DC converter 113 may be any of the DC-DC converters described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　ＤＣ－ＤＣコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにＬＣ共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含む。

Description

ＤＣ－ＤＣコンバータ、ＤＣ－ＤＣ変換方法、及び情報機器
　本願開示は、ＤＣ－ＤＣコンバータに関する。
　一般的なフォワード型のＤＣ－ＤＣコンバータでは、トランスの１次側に流れる電流をスイッチ回路により所定の周期でオン及びオフさせる。この１次側電流のオン及びオフの繰り返しに応じて、トランスの２次側に現れる電流がオン及びオフを繰り返す。このオン及びオフを繰り返す２次側の電流を整流回路により整流し、更に容量素子及び誘導素子により平滑化することにより略一定の電流及び電圧の出力を生成する。
　上記のような構成のＤＣ－ＤＣコンバータでは、トランスに流れる電流が方形波状の波形であり、変化点において急峻に変化するために、高い周波数成分を含む。トランスは、動作周波数が高くなるほどコアにおける損失が高くなる特性を有するので、方形波状の電流変化を有する波形を用いることは好ましくない。
　非特許文献１に開示されるＤＣ－ＤＣコンバータでは、ＬＣ共振回路を利用して共振周波数を有する正弦波状の電流を生成し、この正弦波状の電流を合成した波形の電流をトランスに入力する。正弦波は高周波成分を含むことなく単一の周波数成分しか含まないので、トランスでの損失が少なく、効率的なＤＣ－ＤＣコンバータを実現することができる。
　しかし非特許文献１に開示されるＤＣ－ＤＣコンバータでは、ＰＷＭ（パルス幅変調）制御により出力電圧を調整するのではなく、トランス１次側のスイッチング周波数を変化させることにより出力電圧を調整している。このような構成では、ＶＣＯ（電圧制御発振器）等を使用することにより、コストが増大する。また出力側に接続される負荷が小さいときにはスイッチング周波数が高くなり、トランスへの入力波形が正弦波から歪んだ形となり、トランスでの損失が増大する。
　また特許文献１に開示されるＤＣ－ＤＣコンバータにおいては、ＬＣ共振回路を利用して共振周波数を有する正弦波状の電流を生成することにより、トランジスタ等でのスイッチングロスを低減している。このＤＣ－ＤＣコンバータにおいては、スイッチングのタイミングによってはトランスに入力される電流の波形を正弦波に保つことができなくなり、トランスでの損失が増大するという問題がある。
特開平０３－０６０３６７号公報
「グリーンエレクトロニクスＮｏ．１高効率・低雑音の電源回路設計」、ｐ５５、ＣＱ出版社、２０１０年４月１日
　以上を鑑みると、ＰＷＭ制御においてトランスでの損失を小さくできるＤＣ－ＤＣコンバータが望まれる。
　ＤＣ－ＤＣコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにＬＣ共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含むことを特徴とする。
　ＤＣ－ＤＣ変換方法は、容量素子を外部電圧により所定の期間充電し、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより、前記容量素子と誘導素子とを含むＬＣ共振回路を含む閉ループ電流経路において、電流を流して振動させ、前記閉ループ電流経路に流れる電流をトランスに入力し、前記トランスの出力を整流する各段階を実行することを特徴とする。
　情報機器は、ＤＣ－ＤＣコンバータと、ＣＰＵと、記憶装置とを含み、前記ＤＣ－ＤＣコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにＬＣ共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含むことを特徴とする。
　本願開示の少なくとも１つの実施例によれば、ＰＷＭ制御を行なうＤＣ－ＤＣコンバータにおいてトランスでの損失を小さくすることができる。
ＤＣ－ＤＣコンバータの実施例の構成を示す図である。 図１のＤＣ－ＤＣコンバータの動作を説明する図である。 図１に示すＤＣ－ＤＣコンバータのより詳細な構成の一例を示す図である。 図３のＤＣ－ＤＣコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。 図３のＤＣ－ＤＣコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。 図３のＤＣ－ＤＣコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。 図４乃至図６に示したＤＣ－ＤＣコンバータの動作に関わる制御信号及び電流を纏めて示した図である。 図３に示すＤＣ－ＤＣコンバータの変形例を示す図である。 ＳＷ１のパルス幅をデューティ比及び周期Ｔに基づいて計算し、ＳＷ２及びＳＷ３をＳＷ１の反転信号とした場合の波形の例を示す図である。 スイッチ回路をＯＦＦにするタイミングについて説明するための図である。 スイッチ回路をＯＦＦにするタイミングを制御するための構成を示す図である。 図１１のＤＣ－ＤＣコンバータの動作の一例を示す波形図である。 図３のＤＣ－ＤＣコンバータの別の変形例を示す図である。 図１３のＤＣ－ＤＣコンバータの動作の一例を示す図である。 図３のＤＣ－ＤＣコンバータの別の変形例を示す図である。 情報機器の構成の一例を示す図である。
　以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
　図１は、ＤＣ－ＤＣコンバータの実施例の構成を示す図である。図１のＤＣ－ＤＣコンバータは、容量素子（キャパシタ）１０、誘導素子（インダクタ）１１、トランス１４、整流回路１５、キャパシタ充電用スイッチング回路１６、スイッチ回路１７、及び制御回路１８を含む。キャパシタ充電用スイッチング回路１６には、ＤＣ－ＤＣコンバータの入力である直流電圧Ｖｉｎが印加される。整流回路１５からは、ＤＣ－ＤＣコンバータの出力である直流電圧Ｖｏｕｔが出力される。
　キャパシタ充電用スイッチング回路１６は、ＰＷＭ制御により調整されるパルス幅を有するパルス信号を制御回路１８から受け取り、このパルス幅の期間、直流電圧Ｖｉｎを出力する。これにより容量素子１０は、ＰＷＭ制御されるパルス幅の期間、外部電圧Ｖｉｎにより充電される。誘導素子１１は、容量素子１０とともにＬＣ共振回路を構成する。閉ループ電流経路１３は、容量素子１０、誘導素子１１、トランス１４の１次側コイル１４Ａ、及びスイッチ回路１７を含む。キャパシタ充電用スイッチング回路１６による容量素子１０の充電時に、スイッチ回路１７は遮断状態（開放状態）となっている。
　キャパシタ充電用スイッチング回路１６による充電後、即ち前記パルス期間の後に、スイッチ回路１７が導通状態となり、容量素子１０の蓄積エネルギーが閉ループ電流経路１３に放出される。容量素子１０の蓄積エネルギーを放出することにより閉ループ電流経路１３においてＬＣ共振回路を流れる電流が、容量素子１０のキャパシタンスＣ及び誘導素子１１のインダクタンスＬにより定まる共振周波数で振動する。具体的には共振周波数は１／（ＬＣ）１／２である。
　トランス１４は、閉ループ電流経路１３に流れる電流を入力とする。トランス１４の出力側には整流回路１５が設けられている。整流回路１５は、トランス１４の２次側コイル１４Ｂに流れる電流を整流し、更に内蔵の容量素子及び誘導素子により電圧及び電流を平滑化することにより、略一定の電圧及び電流を有した出力を生成する。制御回路１８は、整流回路１５の出力に応じた電圧に基づいてフィードバック制御することにより、キャパシタ充電用スイッチング回路１６に供給するパルス信号のパルス幅をＰＷＭ制御する。制御回路１８は更に、前記パルス幅のＰＷＭ制御に応じて、スイッチ回路１７の導通状態及び遮断状態を制御する。
　このようにして図１に示すＤＣ－ＤＣコンバータでは、容量素子１０の蓄積エネルギーを放出することにより閉ループ電流経路１３においてＬＣ共振回路を流れる電流が共振により振動し、この振動する電流をトランス１４により整流回路１５に伝達する。この電流は、ＬＣ共振回路の共振周波数を有する正弦波状の電流波形となる。正弦波は高周波成分を含むことなく単一の周波数成分しか含まないので、トランス１４での損失が少なく、効率的なＤＣ－ＤＣコンバータが得られる。
　図２は、図１のＤＣ－ＤＣコンバータの動作を説明する図である。（ａ）はキャパシタ充電用スイッチング回路１６の出力電圧波形を示し、Ｔ１からＴ２の期間において出力電圧がＨＩＧＨとなり、容量素子１０を充電する。（ｂ）は共振スイッチであるスイッチ回路１７の導通及び非導通を制御するスイッチ制御信号の波形を示す。このスイッチ制御信号がＨＩＧＨの期間において、スイッチ回路１７は導通状態となり、容量素子１０の蓄積エネルギーが閉ループ電流経路１３において放出される。（ｃ）はキャパシタ電圧、即ち容量素子１０の両端の電圧を示す。Ｔ１からＴ２の期間において充電によりキャパシタ電圧が上昇し、Ｔ３においてスイッチ回路１７が導通状態となると、容量素子１０の放電によりキャパシタ電圧が下降する。このときＬＣ共振回路の共振により、閉ループ電流経路１３に流れる電流が共振周波数で振動する。（ｄ）はトランス電流、即ち閉ループ電流経路１３に流れる振動する電流を示す。またＬＣ共振回路の共振により容量素子１０が充放電を繰り返すので、（ｃ）に示すキャパシタ電圧も振動し、振動しながら徐々に電荷を失っていく。容量素子１０から失われるエネルギーは、トランス１４の２次側に伝達され、ＤＣ－ＤＣコンバータの直流電圧出力となる。
　図３は、図１に示すＤＣ－ＤＣコンバータのより詳細な構成の一例を示す図である。キャパシタ充電用スイッチング回路１６は、スイッチ回路２１、誘導素子２２、及びスイッチ回路２３を含む。スイッチ回路１７、スイッチ回路２１、及びスイッチ回路２３は、トランジスタであってよく、例えばＮＭＯＳトランジスタであってよい。整流回路１５は、ダイオード素子２４及び２５、誘導素子２６、及び容量素子２７を含む。制御回路１８は、ゲートドライバ２０－１乃至２０－３、Ａ／Ｄ変換回路２８、及びＤＳＰ（Digital Signal Processor）２９を含む。
　制御回路１８は、整流回路１５の出力電圧をＡ／Ｄ変換回路２８によりデジタル信号に変換し、得られたデジタル信号をＤＳＰ２９に供給する。ＤＳＰ２９は、整流回路１５の出力電圧を示すデジタル信号に応じて、ゲートドライバ２０－１乃至２０－３をそれぞれ駆動する。これにより、ゲートドライバ２０－１乃至２０－３は、整流回路１５の出力電圧に応じたパルス幅を有するゲート信号を、スイッチ回路２１、２３、及び１７にそれぞれ供給する。
　図４乃至図６は、図３のＤＣ－ＤＣコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。図４は、スイッチ回路２１がＯＮ（導通状態）となり、スイッチ回路１７及び２３が両方共にＯＦＦ（遮断状態）となった動作状態を示す。このとき、入力電圧Ｖｉｎに応じた電流Ｉ１がスイッチ回路２１、誘導素子２２、及び容量素子１０を流れ、外部電圧Ｖｉｎにより容量素子１０に電荷を充電する。スイッチ回路２１は、閉ループ電流経路１３外の経路に設けられ、制御回路１８が指定するパルス幅の期間において導通状態となり容量素子１０に充電電流を供給する。誘導素子２２は閉ループ電流経路１３外の経路においてスイッチ回路２１と直列に設けられ、この誘導素子２２を介して上記の充電電流が流れる。誘導素子２２が設けられていないとすると、スイッチ回路２１のＯＮ抵抗を介して大量の電流が容量素子１０に流れるために、スイッチ回路２１における電力損失が大きくなる。誘導素子２２を設けることで、電流Ｉ１の電流量が低減され、スイッチ回路２１における電力損失が抑制される。
　図５は、図４に示す動作状態から、スイッチ回路２１がＯＦＦ（遮断状態）になり、スイッチ回路２３がＯＮ（導通状態）になった動作状態を示す。スイッチ回路１７はＯＦＦ（遮断状態）のままである。このとき、誘導素子２２の蓄積エネルギー（磁束）に応じた電流Ｉ２が、誘導素子２２、容量素子１０、及びスイッチ回路２３を含む閉ループ電流経路を流れ、外部電圧Ｖｉｎによる充電後においても、引き続き容量素子１０に電荷を充電する。これは、誘導素子２２に電流が流れている間にスイッチ回路２１をＯＦＦしてスイッチ回路２３をＯＮすると、誘導素子２２が、引き続き電流を流し続けようとするからである。このとき、スイッチ回路２１及び２３を介して貫通電流が流れないように、両方のスイッチ回路２１及び２３が一瞬であっても同時にＯＮすることは避けることが好ましい。従って、ある程度の余裕を設け、スイッチ回路２１をＯＦＦしてから、若干の時間が経過してから、スイッチ回路２３をＯＮしてよい。即ち、スイッチ回路２１をＯＦＦするタイミングに対して、スイッチ回路２３をＯＮするタイミングは若干遅れてよい。この時間差は、スイッチ回路２１及び２３のスイッチング時間（スイッチングに要する時間長）を考慮して、貫通電流が流れないような時間に設定してよい。このことは、スイッチ回路２３をＯＦＦしてスイッチ回路２１をＯＮする場合においても同様である。なお両方のスイッチ回路２１及び２３がＯＦＦとなる期間において、その間も誘導素子２２は電流を流し続けようとするため、ＮＭＯＳトランジスタであるスイッチ回路２３に並列に存在する寄生ダイオードを介して電流が流れることになる。
　図６は、図５に示す動作状態から、スイッチ回路１７がＯＮ（導通状態）になった動作状態を示す。スイッチ回路２１はＯＦＦ（遮断状態）のままであり、スイッチ回路２３はＯＮ（導通状態）のままである。図５に示す状態と同様に、誘導素子２２の蓄積エネルギー（磁束）に応じた電流Ｉ２が、誘導素子２２、容量素子１０、及びスイッチ回路２３を含む閉ループ電流経路を流れ、更に容量素子１０に電荷を充電する。この容量素子１０への電荷の充電は、誘導素子２２の蓄積エネルギーが無くなり、誘導素子２２の誘導起電力による電流Ｉ２がゼロになると終了する。この動作と並行して、容量素子１０の蓄積された電荷が誘導素子１１、トランス１４の１次側コイル、スイッチ回路１７を含む閉ループ電流経路１３を介して放電し、閉ループ電流経路１３に電流Ｉ３が流れる。なお誘導素子２２のインダクタンスが誘導素子１１のインダクタンスよりも大きいので、容量素子１０からの放電電流は誘導素子２２側には殆ど流れず、誘導素子１１側に流れることになる。その後、容量素子１０が完全に放電して蓄積電荷がゼロになっても、誘導素子１１の蓄積エネルギー（磁束）により電流Ｉ３が流れ続け、容量素子１０を最初とは逆の極性に充電することになる。更にその後、誘導素子１１の蓄積エネルギーがゼロになり電流Ｉ３がゼロになると、今度は容量素子１０が放電を開始し、それまでとは逆の方向に電流Ｉ３が流れ始める。このようにして電流Ｉ３は、交互に逆方向に流れることになり、容量素子１０のキャパシタＣと誘導素子１１のインダクタンスＬに応じた共振周波数で振動する。この電流Ｉ３の変化（振動）がトランス１４の１次側から２次側に伝えられ、２次側ではダイオード素子２４に流れる電流Ｉ４とダイオード素子２５に流れる電流Ｉ５が現れることになる。
　図７は、図４乃至図６に示したＤＣ－ＤＣコンバータの動作に関わる制御信号及び電流を纏めて示した図である。スイッチ回路２１のゲート電圧がＳＷ１であり、スイッチ回路２３のゲート電圧がＳＷ２であり、スイッチ回路１７のゲート電圧がＳＷ３である。これらのゲート電圧ＳＷ１乃至ＳＷ３は制御回路１８のゲートドライバ２０－１乃至２０－３からそれぞれ供給される。ゲート電圧ＳＷ１は、所定の周期Ｔを有し、ＰＷＭ制御されるパルス幅の期間においてＨＩＧＨとなる。これによりスイッチ回路２１は、所定の間隔Ｔをおいて、ＰＷＭ制御に応じた期間導通状態となる。このＳＷ１がＨＩＧＨとなる期間において電流Ｉ１が流れ（図３及び図４参照）、外部電圧により容量素子１０が充電される。
　図７においてＳＷ１がＨＩＧＨからＬＯＷになった後、ＳＷ２がＬＯＷからＨＩＧＨに変化する。これにより、スイッチ回路２１及び２３がそれぞれ遮断状態及び導通状態となり、電流Ｉ１が供給停止され、電流Ｉ２が流れることになる（図３及び図５参照）。その後、ＳＷ３がＬＯＷからＨＩＧＨに変化し、スイッチ回路１７が導通状態となり、電流Ｉ３が流れることになる（図３及び図６参照）。この電流Ｉ３は、前述のように閉ループ電流経路１３においてＬＣ共振回路により共振し、図７に示されるように共振周波数で振動する。なお図７に示す動作例では、ＳＷ２がＨＩＧＨになった後にＳＷ３がＨＩＧＨになっているが、ＳＷ２とＳＷ３とは同時にＬＯＷからＨＩＧＨになってもよい。即ち、スイッチ回路２３とスイッチ回路１７とを同時に遮断状態から導通状態に変化させてよい。また誘導素子２２の蓄積エネルギーがゼロになり誘導素子２２の誘導起電力により生じる電流Ｉ２がゼロになれば、その後は何時でもＳＷ２をＬＯＷにして、スイッチ回路２３を遮断状態にしてよい。但し図７に示す動作例のように、誘導素子２２の誘導起電力により生じる電流Ｉ２が未だゼロになっていない場合であっても、次にＳＷ１がＨＩＧＨになる前にはＳＷ２をＬＯＷにしてスイッチ回路２３を遮断状態にすることが、貫通電流を避けるために必要である。またＳＷ３についても、次にＳＷ１がＨＩＧＨになる前にはＬＯＷにしてスイッチ回路１７を遮断状態にすることが好ましい。ＳＷ２とＳＷ３とは、同時にＨＩＧＨからＬＯＷに変化してもよいし、図７に示す動作例のように異なるタイミングでＨＩＧＨからＬＯＷに変化してもよい。
　このようにして、ＳＷ３により制御されるスイッチ回路１７は、周期Ｔで導通状態と遮断状態とを繰り返し、少なくともスイッチ回路２１が導通状態（ＳＷ１がＨＩＧＨ）である間は遮断状態となる。またＳＷ２により制御されるスイッチ回路２３は、周期Ｔで導通状態と遮断状態とを繰り返し、少なくともスイッチ回路２１が導通状態（ＳＷ１がＨＩＧＨ）である間は遮断状態となる。
　図７に示されるように、電流Ｉ３が共振周波数で振動するのに応答して、トランス１４の２次側に電流Ｉ４及び電流Ｉ５が現れる（図３及び図６参照）。これら電流Ｉ４及び電流Ｉ５は、それぞれ電流Ｉ３の正側の半波及び負側の半波に対応する。電流Ｉ４及び電流Ｉ５が合成されることにより、誘導素子２６を流れる電流Ｉ６（図３参照）は、全波整流波形となる。容量素子２７により電圧を平滑化することにより、ＤＣ－ＤＣコンバータの出力電圧Ｖｏｕｔは、図７に模式的に示されるように略一定の電圧となる。
　図８は、図３に示すＤＣ－ＤＣコンバータの変形例を示す図である。図８において、図３と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図８に示すＤＣ－ＤＣコンバータでは、制御回路１８の代りに制御回路１８Ａが設けられる。制御回路１８Ａは、ゲートドライバ２０－１乃至２０－３、ロジック回路３０、及びメモリ３１を含む。図３に示すＤＣ－ＤＣコンバータでは、整流回路１５の出力電圧に応じて制御回路１８がパルス幅をフィードバック制御していた。それに対して図８に示すＤＣ－ＤＣコンバータでは、制御回路１８Ａが所定の計算式に基づいてパルス幅を制御する。この場合の制御はフィードバック制御（整流回路１５の出力に応じた動的な制御）ではなく、静的な制御となる。
　スイッチ回路２１のゲート電圧ＳＷ１のパルス幅は、デューティ比Ｄと前述の周期Ｔ（スイッチ回路２１のスイッチング周期）との積として定義される。デューティ比Ｄは、
　Ｄ＝（Ｖｏｕｔ／Ｖｉｎ）（Ｎｐ／Ｎｓ）
として求めることができる。ＶｏｕｔはＤＣ－ＤＣコンバータの目標出力電圧、ＶｉｎはＤＣ－ＤＣコンバータの入力電圧、Ｎｐはトランス１４の１次側のコイルの巻数、Ｎｓはトランス１４の２次側のコイルの巻数である。なお（Ｖｉｎ／Ｖｏｕｔ）＞（Ｎｐ／Ｎｓ）である。
　例えばメモリ３１にＶｏｕｔ、Ｖｉｎ、Ｎｐ、Ｎｓ、Ｔのデータを格納しておき、これらのデータに基づいてロジック回路３０により、ＳＷ１のパルス幅を計算してよい。ロジック回路３０は、このようにして計算したパルス幅に従って、ゲートドライバ２０－１乃至２０－３をそれぞれ駆動する。この際、ＳＷ２及びＳＷ３は、例えばＳＷ１の反転信号とし、且つ貫通電流を避けるためにスイッチング時間を考慮したスイッチングの時間差を設けるように設定してよい。図９は、ＳＷ１のパルス幅をデューティ比及び周期Ｔに基づいて計算し、ＳＷ２及びＳＷ３をＳＷ１の反転信号とした場合の波形の例を示す図である。また或いは、メモリ３１には例えば複数の異なる周期Ｔに対して予め計算したパルス幅の値をテーブル形式で格納しておき、所望の周期Ｔに対するパルス幅をロジック回路３０が読み出して、これに基づきＳＷ１、ＳＷ２、ＳＷ３を制御してもよい。
　図１０は、スイッチ回路１７をＯＦＦにするタイミングについて説明するための図である。ここまでの説明では、スイッチ回路１７を遮断状態にするタイミングについては特に限定していなかった。しかし図３に示す構成例において、スイッチ回路１７はＮＭＯＳトランジスタであり、ＯＮ（導通状態）からＯＦＦ（遮断状態）への推移には若干のスイッチング時間を要する。電流が流れている状態において、スイッチ回路１７をＯＮからＯＦＦに変化させると、スイッチング時間をかけて徐々にチャネルの抵抗値が増大していきチャネルを流れる電流が減少していく。その際に、スイッチ回路１７の両端の電圧とスイッチ回路１７に流れる電流との積が無視できない大きさとなり、電力損失が発生してしまう。そこでスイッチ回路１７をＯＮからＯＦＦにするタイミングは、スイッチ回路１７を流れる電流Ｉ３がゼロになるタイミングに一致していることが好ましい。即ち、スイッチ回路１７が設けられる閉ループ電流経路１３に流れる電流がゼロになる瞬間に、スイッチ回路１７を導通状態から遮断状態に変化させることが好ましい。
　図１０において、時間ｔ１乃至ｔ８は共振周波数で振動する電流Ｉ３がゼロになるタイミングであり、この時間ｔ１乃至ｔ８の何れかのタイミングにおいてＳＷ３をＬＯＷにすれば、電流Ｉ３がゼロのタイミングでスイッチ回路１７をＯＦＦにすることができる。即ち、スイッチ回路１７のスイッチングによる電力損失を理想的にはゼロにすることが可能となる。
　但し、スイッチ回路１７をＯＦＦにしたときに、容量素子１０に電荷が蓄積された状態であることを考慮することが好ましい。図１０の時間ｔ１，ｔ３，ｔ５，ｔ７のタイミングでスイッチ回路１７をＯＦＦにした場合、容量素子１０に蓄積される電荷の極性は、スイッチ回路２１がＯＮの時に電流Ｉ１により蓄積される電荷の極性とは逆になる。この場合、スイッチングによる電力損失をゼロにするという効果は得られるものの、容量素子１０の蓄積エネルギーが無駄になってしまう。それに対して、図１０の時間ｔ２，ｔ４，ｔ６，ｔ８のタイミングでスイッチ回路１７をＯＦＦにした場合、容量素子１０に蓄積される電荷の極性は、スイッチ回路２１がＯＮの時に電流Ｉ１により蓄積される電荷の極性と同じになる。従って、スイッチングによる電力損失をゼロにするという効果が得られるのに加え更に、容量素子１０の蓄積エネルギーが次回の充放電時にそのまま生かされることになり、エネルギー損失のない動作が可能となる。
　上述のようにしてスイッチ回路２１をＯＦＦにするタイミングは、図３のＤＳＰ２９又は図８の演算回路３０により予め計算しておいてよい。ゲートドライバ２０－３は、その計算しておいたタイミングにおいて、ＳＷ３をＨＩＧＨからＬＯＷに変化させてよい。具体的には、容量素子１０の蓄積エネルギーを次回の充放電時にそのまま生かすことができるようにスイッチ回路１７をＯＦＦにするタイミングは、ＳＷ３がＨＩＧＨになってからＮ×（ＬＣ）１／２時間後として求めることができる。ここでＮは正の整数であり、Ｎ×（ＬＣ）１／２は共振周期の整数倍である。即ち、制御回路１８又は１８Ａは、ＳＷ３がＨＩＧＨである期間をＮ×（ＬＣ）１／２に等しい時間に設定すればよい。
　図１１は、スイッチ回路１７をＯＦＦにするタイミングを制御するための構成を示す図である。図１１において、図３と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。
　図１１に示すＤＣ－ＤＣコンバータは、図３に示す構成に加え更に、電流検出巻線４０、全波整流回路４１、コンパレータ４２、及びカウンタ回路４３を含む。電流検出巻線４０は、基本的にトランスと同様な構成により、閉ループ電流経路１３に流れる電流Ｉ３に応じた電流を流す。全波整流回路４１は、電流検出巻線４０に流れる電流を全波整流する。コンパレータ４２は、全波整流回路４１の出力を所定の参照電圧と比較して、比較結果に応じた電圧を出力する。例えば、コンパレータ４２は、全波整流回路４１の出力電圧が参照電圧よりも高いときにＨＩＧＨを出力し、全波整流回路４１の出力電圧が参照電圧よりも低いときにＬＯＷを出力してよい。カウンタ回路４３は、コンパレータ４２の出力の変化（例えば立ち下がりエッジ）をカウントし、カウント値が所定の値に等しくなると出力をアサートする。カウンタ回路４３の出力のアサート状態に応答して、制御回路１８がＳＷ３をＨＩＧＨからＬＯＷに変化させる。このように図１１に示すＤＣ－ＤＣコンバータでは、電流検出巻線４０が電流検出器として動作し、スイッチ回路が設けられる閉ループ電流経路１３に流れる電流を検出する。そしてこの電流の検出結果に応じてスイッチ回路１７を導通状態から遮断状態に変化させる。
　図１２は、図１１のＤＣ－ＤＣコンバータの動作の一例を示す波形図である。図１２に示す例では、電流Ｉ３は共振の１サイクルの期間流れ、１サイクルの終わりにおいてＳＷ３がＬＯＷになりスイッチ回路１７が遮断されている。具体的には、電流Ｉ３を全波整流した波形が全波整流回路４１から出力され、この全波整流した波形に基づいて、コンパレータから共振の１サイクルに２つのＨＩＧＨパルスを含む矩形波が出力される。カウンタ回路４３はこのＨＩＧＨパルスの立ち上がりエッジをカウントすることにより、カウント値が２に等しくなった時点（即ち共振の１サイクルの終わりのタイミング）で、出力をアサートする。この出力のアサートに応答して、ＳＷ３がＨＩＧＨからＬＯＷに変化される。図１２に示す例では共振の１サイクルの終了時にスイッチ回路１７をＯＦＦにしているが、２サイクル後、３サイクル後等、所望の数のサイクルの終了時にスイッチ回路１７をＯＦＦにしてよい。
　図１３は、図３のＤＣ－ＤＣコンバータの別の変形例を示す図である。図１３において、図３と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図１３に示すＤＣ－ＤＣコンバータは、図３に示すＤＣ－ＤＣコンバータと比較して、整流回路のダイオード素子２４及び２５がＮＭＯＳトランジスタ２４Ａ及び２５Ａにより置き換えられている点が異なる。ＮＭＯＳトランジスタ２４Ａ及び２５Ａのゲート端子には、制御回路１８Ｂから供給される制御信号が印加される。
　制御回路１８Ｂは、電流Ｉ３の共振振動に同期した制御信号をＮＭＯＳトランジスタ２４Ａ及び２５Ａのゲート端子に印加して、ＮＭＯＳトランジスタ２４Ａ及び２５ＡのＯＮ及びＯＦＦを制御する。ここで制御回路１８Ｂは、Ｎ×（ＬＣ）１／２に等しいスイッチング周期でＮＭＯＳトランジスタ２４Ａ及び２５Ａをスイッチングする。このように、整流回路が整流用スイッチ回路としてＮＭＯＳトランジスタ２４Ａ及び２５Ａを含み、ＬＣ共振回路の共振周波数に応じて計算したタイミングで整流用スイッチ回路の導通及び非導通を制御する。ダイオード素子２４及び２５の代りにＮＭＯＳトランジスタ２４Ａ及び２５Ａを用いることで、ダイオード素子において発生していた電力損失を無くし、効率的なＤＣ－ＤＣコンバータを提供することができる。
　図１４は、図１３のＤＣ－ＤＣコンバータの動作の一例を示す図である。図１４において、ＳＷ１乃至ＳＷ３及びＩ３乃至Ｉ６については、図７に示す波形と同様である。図１４の動作例では、電流Ｉ３の共振振動に同期してスイッチング用の制御信号ＳＷ４及びＳＷ５が生成されている。これらの制御信号ＳＷ４及びＳＷ５が、図１３に示すＮＭＯＳトランジスタ２４Ａ及び２５Ａのゲート端子に印加される。これによりＳＷ４がＨＩＧＨの期間において電流Ｉ４が流れ、且つ、ＳＷ５がＨＩＧＨの期間において電流Ｉ５が流れる。このようにＮＭＯＳトランジスタ２４Ａ及び２５ＡのＯＮ及びＯＦＦを共振振動に同期して制御することで、電流Ｉ４及びＩ５について半端整流を実現することができる。
　図１５は、図３のＤＣ－ＤＣコンバータの別の変形例を示す図である。図１５において、図３と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図１５に示すＤＣ－ＤＣコンバータは、図３に示すＤＣ－ＤＣコンバータと比較して、スイッチ回路２３がスイッチ回路２３Ａにより置き換えられている点が異なる。スイッチ回路２３Ａは、ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）素子やＳｉＣ－ＦＥＴ（Field effect transistor）素子のように、寄生ダイオードを有さないトランジスタ素子である。前述のように図３に示すＤＣ－ＤＣコンバータでは、両方のスイッチ回路２１及び２３がＯＦＦとなる期間においても、誘導素子２２は電流を流し続けようとする。従って、ＮＭＯＳトランジスタであるスイッチ回路２３に並列に存在する寄生ダイオードを介して電流が流れることになる。それに対して図１５に示すＤＣ－ＤＣコンバータのように寄生ダイオードを有さないスイッチ回路２３Ａを用いた場合、誘導素子２２の誘導起電力が大きいと、ＯＦＦ状態のスイッチ回路２３Ａに大量の電流を流して、スイッチ回路２３Ａを破壊してしまう恐れがある。そこでスイッチ回路２３Ａに並列にダイオード素子５０を設けてある。このダイオード素子５０を介して誘導素子２２に電流が流れることにより、スイッチ回路２３Ａが破壊されるのを防ぐことができる。
　図１６は、情報機器の構成の一例を示す図である。図１６に示す情報機器１００は、例えばサーバやパーソナルコンピュータ等の機器であり、例えば８０Ｖから２６５Ｖの間の交流電圧を電源として動作する。情報機器１００は、ＰＳＵ（Power Supply Unit）１０１、メインボード１０２、ハードディスク１０３、及びＣＤ－ＲＯＭドライブ１０４を含む。ＰＳＵ１０１は、交流電圧を入力として例えば１２Ｖの直流電圧を生成する。生成された直流電圧は、メインボード１０２、ハードディスク１０３、及びＣＤ－ＲＯＭドライブ１０４に電源電圧として供給される。メインボード１０２は、ＣＰＵ（Central Processing Unit）やメモリ等を搭載し、情報機器１００の演算機能や制御機能等を提供する。ハードディスク１０３は、ＣＰＵによる処理に関わるデータやＣＰＵが実行するプログラム等を格納する。ＣＤ－ＲＯＭドライブ１０４は、脱着可能なＣＤ－ＲＯＭに対して情報の書き込み及び読み出しを行なう。ＣＤ－ＲＯＭドライブ１０４は、ＣＤ－ＲＯＭ以外に例えばＤＶＤ（Digital Versatile Disk）に対する書き込み及び読み出しを行なうドライブ装置であってよい。
　ＰＳＵ１０１は、整流回路１１１、力率改善回路１１２、及びＤＣ－ＤＣコンバータ１１３を含む。整流回路１１１は、入力される交流電圧波形を整流して整流電圧波形を生成する。力率改善回路１１２は、整流回路１１１が出力する電圧波形を正弦波の整流波形に近い形に変形して力率を改善する。ＤＣ－ＤＣコンバータ１１３は、力率改善回路１１２が出力する直流電圧に基づいて、上記の例えば１２Ｖの出力直流電圧を生成する。ＤＣ－ＤＣコンバータ１１３は、前述の何れのＤＣ－ＤＣコンバータであってもよい。
　以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
１０　容量素子
１１　誘導素子
１３　閉ループ電流経路
１４　トランス
１５　整流回路
１６　キャパシタ充電用スイッチング回路
１７　スイッチ回路
１８　制御回路１８

Claims (12)

  1. 　外部電圧により所定の期間充電される容量素子と、
    　前記容量素子とともにＬＣ共振回路を構成する誘導素子と、
    　前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、
    　前記閉ループ電流経路に流れる電流を入力とするトランスと、
    　前記トランスの出力側に設けられた整流回路と
    を含むことを特徴とするＤＣ－ＤＣコンバータ。
  2. 　前記閉ループ電流経路外の経路に設けられ、前記所定の期間において導通状態となり前記容量素子に充電電流を供給し、それ以外の期間において遮断状態となる第１のスイッチ回路と、
    　前記閉ループ電流経路上に設けられ導通状態と遮断状態とを繰り返し、少なくとも前記第１のスイッチ回路が導通状態である間は遮断状態となる第２のスイッチ回路を含むことを特徴とする請求項１記載のＤＣ－ＤＣコンバータ。
  3. 　前記閉ループ電流経路外の経路において前記第１のスイッチ回路と直列に設けられ、前記充電電流が流れる第２の誘導素子を更に含むことを特徴とする請求項２記載のＤＣ－ＤＣコンバータ。
  4. 　前記第２の誘導素子及び前記容量素子を含む第２の閉ループ電流経路と、
    　前記第２の閉ループ電流経路上に設けられ導通状態と遮断状態とを繰り返し、少なくとも前記第１のスイッチ回路が導通状態である間は遮断状態となる第３のスイッチ回路を含むことを特徴とする請求項３記載のＤＣ－ＤＣコンバータ。
  5. 　前記所定の期間を前記整流回路の出力に応じた電圧に基づいてフィードバック制御する制御回路をさらに含むことを特徴とする請求項１乃至４何れか一項記載のＤＣ－ＤＣコンバータ。
  6. 　前記所定の期間を目標出力電圧に応じて計算した値に設定する制御回路をさらに含むことを特徴とする請求項１乃至４何れか一項記載のＤＣ－ＤＣコンバータ。
  7. 　前記第２のスイッチ回路が設けられる前記閉ループ電流経路に流れる電流がゼロになる瞬間に前記第２のスイッチ回路を導通状態から遮断状態に変化させることを特徴とする請求項２乃至６何れか一項記載のＤＣ－ＤＣコンバータ。
  8. 　前記第２のスイッチ回路が設けられる前記閉ループ電流経路に流れる電流を検出する電流検出器を更に含み、前記電流検出器の検出結果に応じて前記第２のスイッチ回路を導通状態から遮断状態に変化させることを特徴とする請求項７記載のＤＣ－ＤＣコンバータ。
  9. 　前記整流回路は整流用スイッチ回路をさらに含み、前記ＬＣ共振回路の共振周波数に応じて計算したタイミングで前記整流用スイッチ回路の導通及び非導通を制御することを特徴とする請求項１乃至８何れか一項記載のＤＣ－ＤＣコンバータ。
  10. 　前記第３のスイッチ回路は寄生ダイオードを有さないトランジスタ素子であり、前記第３のスイッチ回路に並列に設けられたダイオード素子を更に含むことを特徴とする請求項４記載のＤＣ－ＤＣコンバータ。
  11. 　容量素子を外部電圧により所定の期間充電し、
    　前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより、前記容量素子と誘導素子とを含むＬＣ共振回路を含む閉ループ電流経路において、電流を流して振動させ、
    　前記閉ループ電流経路に流れる電流をトランスに入力し、
    　前記トランスの出力を整流する
    各段階を実行することを特徴とするＤＣ－ＤＣ変換方法。
  12. 　ＤＣ－ＤＣコンバータと、
    　ＣＰＵと、
    　記憶装置と
    を含み、前記ＤＣ－ＤＣコンバータは、
    　外部電圧により所定の期間充電される容量素子と、
    　前記容量素子とともにＬＣ共振回路を構成する誘導素子と、
    　前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、
    　前記閉ループ電流経路に流れる電流を入力とするトランスと、
    　前記トランスの出力側に設けられた整流回路と
    を含むことを特徴とする情報機器。
PCT/JP2011/068709 2011-08-18 2011-08-18 Ｄｃ－ｄｃコンバータ、ｄｃ－ｄｃ変換方法、及び情報機器 WO2013024550A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013528899A JP5742943B2 (ja) 2011-08-18 2011-08-18 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃ変換方法、及び情報機器
PCT/JP2011/068709 WO2013024550A1 (ja) 2011-08-18 2011-08-18 Ｄｃ－ｄｃコンバータ、ｄｃ－ｄｃ変換方法、及び情報機器
US14/177,269 US9444350B2 (en) 2011-08-18 2014-02-11 DC-DC converter with LC resonance circuit and transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/068709 WO2013024550A1 (ja) 2011-08-18 2011-08-18 Ｄｃ－ｄｃコンバータ、ｄｃ－ｄｃ変換方法、及び情報機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/177,269 Continuation US9444350B2 (en) 2011-08-18 2014-02-11 DC-DC converter with LC resonance circuit and transformer

Publications (1)

Publication Number Publication Date
WO2013024550A1 true WO2013024550A1 (ja) 2013-02-21

Family

ID=47714893

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/068709 WO2013024550A1 (ja) 2011-08-18 2011-08-18 Ｄｃ－ｄｃコンバータ、ｄｃ－ｄｃ変換方法、及び情報機器

Country Status (3)

Country Link
US (1) US9444350B2 (ja)
JP (1) JP5742943B2 (ja)
WO (1) WO2013024550A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170132097A1 (en) * 2015-11-06 2017-05-11 Chicony Power Technology Co., Ltd. Power supply apparatus with reverse current protection and redundant power supply system
US10492848B2 (en) * 2016-05-10 2019-12-03 Covidien Lp Ancillary circuit to induce zero voltage switching in a power converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993947A (ja) * 1995-09-27 1997-04-04 Nagano Japan Radio Co 電源装置
JP2001339945A (ja) * 2000-05-26 2001-12-07 Sanken Electric Co Ltd 電力変換器
JP2004140302A (ja) * 2002-10-21 2004-05-13 Mitsubishi Heavy Ind Ltd ＳｉＣトランジスタ及び電力変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914558A (en) * 1989-03-06 1990-04-03 Jon Flickinger Series resonant inverter and method of lamp starting
JPH0360367A (ja) 1989-07-28 1991-03-15 Nec Corp スイツチングレギユレータ
TW344190B (en) * 1992-09-22 1998-11-01 Matsushita Electric Works Ltd Discharge lamp lighting device
US5671128A (en) * 1995-02-23 1997-09-23 Matsushita Electric Works, Ltd. Power supply apparatus
JP3484863B2 (ja) * 1995-03-29 2004-01-06 東芝ライテック株式会社 電源装置、放電灯点灯装置および照明装置
JP3459142B2 (ja) * 1995-08-09 2003-10-20 ソニー株式会社 駆動パルス出力制限回路
US5977725A (en) * 1996-09-03 1999-11-02 Hitachi, Ltd. Resonance type power converter unit, lighting apparatus for illumination using the same and method for control of the converter unit and lighting apparatus
JP3475926B2 (ja) * 2000-10-11 2003-12-10 株式会社村田製作所 スイッチング電源装置
JP3707436B2 (ja) * 2002-01-25 2005-10-19 株式会社村田製作所 スイッチング電源装置
US6911746B2 (en) * 2003-05-02 2005-06-28 Potentia Semiconductor, Inc. Signal and power transformer coupling arrangements
TWI314808B (en) * 2006-09-06 2009-09-11 Delta Electronics Inc Resonance converter and driving method for synchronous rectifier thereof
JP2009011073A (ja) * 2007-06-28 2009-01-15 Panasonic Corp スイッチング電源装置
EP2211448A4 (en) * 2007-11-15 2013-09-11 Fujitsu Ltd SWITCHING POWER SUPPLY, CONTROL SWITCH TO SWITCHING-POWER SUPPLY CONTROL, AND CONTROL PROCESS FOR A SWITCHING-POWER SUPPLY

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993947A (ja) * 1995-09-27 1997-04-04 Nagano Japan Radio Co 電源装置
JP2001339945A (ja) * 2000-05-26 2001-12-07 Sanken Electric Co Ltd 電力変換器
JP2004140302A (ja) * 2002-10-21 2004-05-13 Mitsubishi Heavy Ind Ltd ＳｉＣトランジスタ及び電力変換装置

Also Published As

Publication number Publication date
US9444350B2 (en) 2016-09-13
US20140153288A1 (en) 2014-06-05
JP5742943B2 (ja) 2015-07-01
JPWO2013024550A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
JP4710749B2 (ja) Ｄｃ−ｄｃコンバータの制御回路及び方法
JP5641140B2 (ja) スイッチング電源装置の制御回路およびスイッチング電源
JP5823235B2 (ja) スイッチング電源装置
TWI489757B (zh) 開關電力轉換器及其控制方法
US9705403B2 (en) Apparatus and method for selective and adaptive slope compensation in peak current mode controlled power converters
US20090086513A1 (en) Control method and device for switching power supplies
US20140043863A1 (en) Novel control method to reduce switching loss on mosfet
JP5845452B2 (ja) 半導体装置及びスイッチング電源装置
TW200937157A (en) Synchronous regulation power converters, synchronous regulation circuits, and synchronous regulation methods
JP5842366B2 (ja) スイッチング電源制御回路
TWI668949B (zh) 突發模式控制
JP2006141125A (ja) スイッチング電源装置
JP2015180127A5 (ja)
US11606038B2 (en) Input voltage dependent control for active clamp flyback
JP2009296851A (ja) 電源装置及び電源装置の制御方法
JP2011072160A (ja) 同期整流制御装置及び制御方法並びに絶縁型スイッチング電源
US20140098577A1 (en) Method to control a minimum pulsewidth in a switch mode power supply
US8686767B1 (en) Apparatus and method for a programmable timing in peak current mode controlled power converters
JP5742943B2 (ja) Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃ変換方法、及び情報機器
TWI791594B (zh) 共振功率轉換器
JP6358861B2 (ja) 絶縁抵抗測定装置
JP5933418B2 (ja) 電力変換装置
JP2008061371A (ja) 自励式共振型スイッチング電源
TWI539729B (zh) 交流－直流轉換器及其功因校正電路
JP4483204B2 (ja) スイッチング電源

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11870897

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013528899

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11870897

Country of ref document: EP

Kind code of ref document: A1