WO2013021992A1

WO2013021992A1 - アクティブマトリクス型表示装置

Info

Publication number: WO2013021992A1
Application number: PCT/JP2012/070067
Authority: WO
Inventors: 小笠原　功; 吉田　昌弘
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2011-08-10
Filing date: 2012-08-07
Publication date: 2013-02-14
Anticipated expiration: 2014-02-10
Also published as: US20140184966A1; US9405162B2

Abstract

　アクティブマトリクス型表示装置においては、第２共通配線(２３０)と絶縁膜を介して交差し、かつ、複数の第１接続用配線(９００)のいずれかと絶縁膜を介して交差する第１予備配線(７００)と、複数のソース配線(１００)の各々の他端側の部分であって表示領域(６０)の外側に位置する複数の冗長部(１０１)のいずれかと絶縁膜を介して交差し、平面視において複数の第２引出配線(２５０)および第１駆動回路の外側に位置して、第２共通配線(２３０)と電気的に接続可能な第２予備配線(７１０)とを有する。第１予備配線(７００)と複数の第１接続用配線(９００)とが交差している複数の交差部(９０１)は、複数の第１接続用配線(９００)の各々において第１阻害部より複数のソース端子(１１０，１２０)側に位置している。

Description

アクティブマトリクス型表示装置

　本発明は、アクティブマトリクス型表示装置に関する。

　アクティブマトリクス型表示装置である液晶表示装置において、予備配線を備えた装置を開示した先行文献として特開２００３－２２２８９５号公報(特許文献１)および特開２００５－２４９９９３号公報(特許文献２)がある。

　特許文献１に記載された液晶表示装置は、ＴＦＴ(thin　film　transistor)アレイ基板上において、ＩＣ(integrated　circuit)の実装部における入出力端子間を通過する、表示領域の欠陥を修正するための予備配線を備えている。また、アクティブマトリクス素子を駆動するＩＣの内部を通して電気的に接続される入力側端子と出力側端子とからなるスルー端子が設けられている。さらに、予備配線がスルー端子の出力側に接続され、画像検査時に使用するＲＧＢごとに接続された一括点画ラインがスルー端子の入力側に接続されている。

　アクティブマトリクス素子を駆動するＩＣ実装前に、レーザなどにより一括点画ラインは切断される。アクティブマトリクス素子を駆動するＩＣ実装後においては、スルー端子に接続された配線のみによって回路が構成されている。

　特許文献２に記載されたアクティブマトリクス型表示装置においては、ＴＦＴへの入力配線とＦＰＣ(Flexible　Printed　Circuits)基板側の配線とを接続する端子間ショート用配線をレーザ照射により切断している。断線不良箇所を有するＴＦＴへの入力配線がある場合には、切断した端子間ショート用配線を金属錯体で修正することにより、または、レーザスキップして一部の入力端子間ショート用配線を除いて他の入力端子間ショート用配線を切断することによりリペアしている。

特開２００３－２２２８９５号公報特開２００５－２４９９９３号公報

　特許文献１に記載された液晶表示装置においては、実装されるＩＣなどのドライバに、スルー端子に対応した経路および端子を形成する必要がある。特許文献２に記載されたアクティブマトリクス型表示装置においては、リペアする際にレーザスキップまたは金属錯体を用いた修正が必要となり、複雑なリペア方法が必要である。また、アクティブマトリクス基板の外部に予備配線を設けた場合には、製造コストの観点から問題がある。

　本発明は上記の問題点に鑑みてなされたものであって、廉価に作製して簡易にリペアすることができるとともに、実装されるドライバの構成を簡略化できる、アクティブマトリクス型表示装置を提供することを目的とする。

　本発明に基づくアクティブマトリクス型表示装置は、アクティブマトリクス基板と、アクティブマトリクス基板に実装されるドライバと、アクティブマトリクス基板に電気的に接続される外部基板とを備える。アクティブマトリクス基板は、少なくとも表示領域において互いに平行に延在する複数の第１配線と、表示領域において互いに平行に延在し、複数の第１配線と絶縁膜を介して交差する複数の第２配線とを有する。また、アクティブマトリクス基板は、複数の第１配線の一端側の表示領域の外側に位置する端子領域内の表示領域側に位置し、複数の第２配線の延在方向に並び、ドライバからの信号を複数の第１配線にそれぞれ送る複数の第１送信端子と、複数の第１配線の一端側の表示領域の外側に位置する端子領域内の表示領域側に位置し、複数の第２配線の延在方向に並び、ドライバからの信号を複数の第２配線にそれぞれ送る複数の第２送信端子とを有する。さらに、アクティブマトリクス基板は、複数の第１配線の一端側と複数の第１送信端子とをそれぞれ接続する複数の第１引出配線と、複数の第２配線の少なくとも一部の一端側とこの一端側に位置する前記第２送信端子とをそれぞれ接続する複数の第２引出配線とを有する。また、アクティブマトリクス基板は、複数の第２引出配線に電気的に接続され、複数の第２配線の少なくとも一部に信号を供給する第１駆動回路と、端子領域内の表示領域側とは反対側に位置し、ドライバに対して信号を出力する複数の出力端子とを有する。さらに、アクティブマトリクス基板は、端子領域内において複数の出力端子から見て表示領域側とは反対側に位置し、外部基板から信号が入力される複数の入力端子を含む端子群を有する。また、アクティブマトリクス基板は、端子群に含まれ、複数の第１送信端子を経由する信号を入力するための第１共通配線用端子と、端子群に含まれ、第２引出配線に接続された複数の第２送信端子を経由する信号を入力するための第２共通配線用端子とを有する。さらに、第１共通配線用端子と接続され、複数の第１送信端子と複数の出力端子との間を区切るように延在する第１延在部を有する第１共通配線と、第２共通配線用端子と接続され、第２引出配線に接続された複数の第２送信端子と前記複数の出力端子との間を区切るように延在する第２延在部を有する第２共通配線とを有する。また、アクティブマトリクス基板は、複数の第１送信端子の各々と第１共通配線の第１延在部との間に設けられた複数の第１接続用配線と、第２引出配線に接続された複数の第２送信端子の各々と第２共通配線の第２延在部との間に設けられた複数の第２接続用配線とを有する。さらに、アクティブマトリクス基板は、第２共通配線と絶縁膜を介して交差し、かつ、複数の第１接続用配線のいずれかと絶縁膜を介して交差する第１予備配線と、複数の第１配線の各々の他端側の部分であって表示領域の外側に位置する複数の冗長部のいずれかと絶縁膜を介して交差し、平面視において複数の第２引出配線および第１駆動回路の外側に位置して、第２共通配線と電気的に接続可能な第２予備配線とを有する。また、アクティブマトリクス基板は、複数の第１接続用配線の各々は途中に、複数の第１送信端子と第１共通配線との間の電気的接続を阻害する第１阻害部を有し、複数の第２接続用配線の各々は途中に、第２引出配線に接続された複数の第２送信端子と第２共通配線との間の電気的接続を阻害する第２阻害部を有する。第１予備配線と複数の第１接続用配線とが交差している複数の交差部は、複数の第１接続用配線の各々において第１阻害部より複数の第１送信端子側に位置している。

　本発明の一形態においては、アクティブマトリクス基板は、複数の第２引出配線に接続されていない複数の第２配線の残部の少なくとも一部の他端側に接続された複数の第３引出配線と、複数の第３引出配線に電気的に接続され、複数の第２配線の残部の少なくとも一部に信号を供給する第２駆動回路とをさらに有する。また、アクティブマトリクス基板は、端子群に含まれ、第３引出配線に接続された複数の第２送信端子を経由する信号を入力するための第３共通配線用端子と、第３共通配線用端子と接続され、第３引出配線に接続された複数の第２送信端子と複数の出力端子との間を区切るように延在する第３延在部を有する第３共通配線とをさらに有する。さらに、アクティブマトリクス基板は、第３引出配線に接続された複数の第２送信端子の各々と第３共通配線の第３延在部との間に設けられた複数の第３接続用配線と、第３共通配線と絶縁膜を介して交差し、かつ、複数の第１接続用配線のいずれかと絶縁膜を介して交差する第３予備配線とをさらに有する。また、アクティブマトリクス基板は、複数の第１配線の各々の他端側の部分であって表示領域の外側に位置する複数の冗長部のいずれかと絶縁膜を介して交差し、平面視において複数の第３引出配線および第２駆動回路の外側に位置して、第３共通配線と電気的に接続可能な第４予備配線とをさらに有する。複数の第３接続用配線の各々は途中に、第３引出配線に接続された複数の第２送信端子と第３共通配線との間の電気的接続を阻害する第３阻害部を有する。

　本発明の一形態においては、アクティブマトリクス基板は、第１共通配線用端子および第１共通配線を各々複数有する。複数の第１共通配線はそれぞれ、複数の第１共通配線用端子と接続され、複数の第１送信端子と複数の出力端子との間を区切るように延在する第１延在部を有する。

　本発明の一形態においては、第２予備配線は、第２共通配線と接続または絶縁膜を介して交差している。

　本発明の一形態においては、第１阻害部は、複数の第１接続用配線の各々の途中に断線部が設けられることにより構成されている。

　本発明の一形態においては、複数の第１配線のうちの断線箇所を有する第１配線と接続された第１接続用配線は、この第１接続用配線に交差する第１予備配線と、互いの間に介在している部分の絶縁膜が除去されて電気的に接続されている。第１接続用配線と電気的に接続された第１予備配線は、この第１予備配線に交差する第２共通配線と、互いの間に介在している部分の絶縁膜が除去されて電気的に接続されている。第１予備配線と電気的に接続された第２共通配線は、第２予備配線と電気的に接続されている。第２予備配線は、複数の冗長部のいずれかと、互いの間に介在している部分の絶縁膜が除去されて電気的に接続されている。複数の第１配線のうち第１予備配線と接続された第１接続用配線と電気的に接続されている第１配線には、第１送信端子から入力されるドライバの信号が第１配線の一端側および他端側の両方から送られる。

　本発明の一形態においては、複数の第１配線のうちの断線箇所を有する第１配線と接続された第１接続用配線は、この第１接続用配線に交差する第３予備配線と、互いの間に介在している部分の絶縁膜が除去されて電気的に接続されている。第１接続用配線と電気的に接続された第３予備配線は、この第３予備配線に交差する第３共通配線と、互いの間に介在している部分の絶縁膜が除去されて電気的に接続されている。第３予備配線と電気的に接続された第３共通配線は、第４予備配線と電気的に接続されている。第４予備配線は、複数の冗長部のいずれかと、互いの間に介在している部分の絶縁膜が除去されて電気的に接続されている。複数の第１配線のうち第３予備配線と接続された第１接続用配線と電気的に接続されている第１配線には、第１送信端子から入力されるドライバの信号が第１配線の一端側および他端側の両方から送られる。

　本発明の一形態においては、第２予備配線および第４予備配線が、複数の冗長部のそれぞれに対して重複しないように接続または絶縁膜を介して交差している。

　本発明によれば、廉価に作製して簡易にリペアすることができるとともに、実装されるドライバの構成を簡略化できる。

本発明の実施形態１に係るアクティブマトリクス型表示装置の構成を示す平面図である。同実施形態に係るアクティブマトリクス型表示装置における端子領域の一部を示す一部拡大図である。同実施形態に係るアクティブマトリクス型表示装置の液晶パネルのソース配線に断線箇所が生じている状態を示す平面図である。同実施形態に係るアクティブマトリクス型表示装置の液晶パネルにレーザ光を照射した状態を示す平面図である。同実施形態に係るアクティブマトリクス型表示装置の液晶パネルにレーザ光を照射して形成された断線部を示す一部平面図である。本発明の実施形態２に係るアクティブマトリクス型表示装置の構成を示す平面図である。同実施形態に係るアクティブマトリクス型表示装置における端子領域の一部を示す一部拡大図である。図７のＶＩＩＩ部の部分拡大図である。同実施形態に係るアクティブマトリクス型表示装置における端子領域の一部を示す一部平面図である。本発明の実施形態３に係るアクティブマトリクス型表示装置の構成を示す平面図である。同実施形態に係るアクティブマトリクス型表示装置の構成を示す部分平面拡大図である。本実施形態の変形例に係るアクティブマトリクス型表示装置の構成を示す平面図である。同変形例に係るアクティブマトリクス型表示装置の構成を示す部分平面拡大図である。本発明の実施形態４に係るアクティブマトリクス型表示装置の構成を示す平面図である。

　以下、本発明の実施形態１に係るアクティブマトリクス型表示装置について説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。なお、実施形態の説明において、説明の便宜上、上、下、左、右の表現を用いるが、これらの表現は示した図に基づくものであって発明の構成を限定するものではない。

　なお、以下の実施形態においては、アクティブマトリクス型表示装置を構成する表示パネルとして液晶パネルを例として説明するが、本発明は、マイクロカプセル型電気泳動方式の電子ペーパ、有機ＥＬ(electroluminescence)ディスプレイおよび無機ＥＬディスプレイなどの液晶パネル以外の表示装置にも適用することができる。

　(実施形態１)
　図１は、本発明の実施形態１に係るアクティブマトリクス型表示装置の構成を示す平面図である。図１においては、ＴＦＴのゲート電極層に形成されている配線を実線で、ＴＦＴのソース／ドレイン電極層に形成されている配線を点線で示している。なお、図１に示す状態においては、後述する阻害部が形成されていない。

　図１に示すように、本実施形態に係るアクティブマトリクス型表示装置１は、アクティブマトリクス基板１０と、アクティブマトリクス基板１０に対向する対向基板２０とを備えている。アクティブマトリクス基板１０と対向基板２０との間には、図示しない液晶材料が挟持されている。

　また、アクティブマトリクス型表示装置１は、アクティブマトリクス基板１０に実装されるドライバ５０と、アクティブマトリクス基板１０に電気的に接続される外部基板であるＦＰＣ４０および回路基板３０とを備える。

　本実施形態に係るアクティブマトリクス型表示装置１においては、ＦＰＣ４０を介してアクティブマトリクス基板１０と回路基板３０とが電気的に接続されているが、アクティブマトリクス型表示装置１はＦＰＣ４０または回路基板３０とのみ接続されていてもよい。

　本実施形態に係る対向基板２０には、Ｒ(赤)、Ｇ(緑)、Ｂ(青)のカラーフィルタと、これらのカラーフィルタ間の光漏れを防止するブラックマトリクスとを含むカラーフィルタ層が形成されている。また、カラーフィルタ層の上には、共通電極が形成されている。

　アクティブマトリクス基板１０には、アクティブマトリクス基板１０の略中央に位置する表示領域６０と、図１中の下方に位置して複数の入力端子が配置される端子領域６１とが設けられている。端子領域６１は、アクティブマトリクス基板１０と対向基板２０とが図示しない液晶材料を介して互いに貼り合わされた状態において、アクティブマトリクス基板１０における対向基板２０と対向していない領域である。

　アクティブマトリクス基板１０には、少なくとも表示領域６０において互いに平行に延在する複数の第１配線であるソース配線１００と、表示領域６０において互いに平行に延在し、複数のソース配線１００と絶縁膜を介して交差する複数の第２配線であるゲート配線２００とが設けられている。絶縁膜は、ＳｉＮ_xまたはＳｉＯ_xなどの材料から形成されている。

　図１においては、複数のソース配線１００および複数のゲート配線２００の一部のみを図示している。なお、ソース配線１００およびゲート配線２００のそれぞれの数は適宜設定される。

　本実施形態においては、複数のソース配線１００は、ＲＧＢ毎に表示領域６０に形成されている。つまり、表示領域６０には、Ｒ用のソース配線１００、Ｇ用のソース配線１００およびＢ用のソース配線１００が形成されている。ただし、モノクロ用の液晶パネルの場合は、これに限定されない。

　表示領域６０には、複数のソース配線１００および複数のゲート配線２００以外に、蓄積容量配線が形成されている。蓄積容量配線は、複数のゲート配線２００に平行になるように、表示領域６０に形成されている。

　複数のソース配線１００と複数のゲート配線２００との交差部分には、図示しないＴＦＴまたはＭＩＭ(Metal　insulator　Metal)などのスイッチング素子、および、このスイッチング素子に接続される図示しない画素電極(Ｒ，ＧまたはＢ)などが形成されている。

　端子領域６１は、複数のソース配線１００の一端側(図中の下方側)の表示領域６０の外側に位置している。端子領域６１内の表示領域６０側に、ドライバ５０からの信号を複数のソース配線１００にそれぞれ送る複数の第１送信端子である複数の右側ソース端子１１０および複数の左側ソース端子１２０が設けられている。複数の右側ソース端子１１０および複数の左側ソース端子１２０は、複数のゲート配線２００の延在方向に並んでいる。

　ドライバ５０を端子領域６１に接続するためには、ＣＯＧ(Chip　On　Glass)方式で接続することができる。ドライバ５０には、ゲート配線２００に信号を供給する第１駆動回路および第２駆動回路が設けられている。

　第１駆動回路は、複数の第２引出配線２５０に電気的に接続され、複数のゲート配線２００の少なくとも一部に信号を供給する。第２駆動回路は、複数の第３引出配線２６０に電気的に接続され、複数のゲート配線２００の残部の少なくとも一部に信号を供給する。ただし、第１駆動回路および第２駆動回路の形態はこれに限られず、少なくとも一方がアクティブマトリクス基板１０にモノリシックに形成されていてもよい。

　また、端子領域６１内の表示領域６０側に、ドライバ５０からの信号を複数のゲート配線２００にそれぞれ送る複数の第２送信端子である複数の右側ゲート端子２１０および複数の左側ゲート端子２２０が設けられている。複数の右側ゲート端子２１０および複数の左側ゲート端子２２０は、複数のゲート配線２００の延在方向に並んでいる。

　複数の右側ソース端子１１０および複数の左側ソース端子１２０と、複数のソース配線１００の一端側とは、複数の第１引出配線である複数の右側第１引出配線１７０および複数の左側第１引出配線１８０によりそれぞれ接続されている。なお、説明の便宜上、右側ソース端子１１０と左側ソース端子１２０とを分けて説明するが、右側ソース端子１１０および左側ソース端子１２０は機能的に同一の端子である。

　具体的には、１つの右側ソース端子１１０と１本のソース配線１００とが１対１で対応するように、複数の右側ソース端子１１０と複数のソース配線１００とが、複数の右側第１引出配線１７０により接続されている。

　また、１つの左側ソース端子１２０と１本のソース配線１００とが１対１で対応するように、複数の左側ソース端子１２０と複数のソース配線１００とが、複数の左側第１引出配線１８０により接続されている。

　複数の右側ゲート端子２１０と、複数のゲート配線２００の一部の一端側とは、複数の第２引出配線２５０によりそれぞれ接続されている。複数の左側ゲート端子２２０と、複数の第２引出配線２５０に接続されていない複数のゲート配線２００の残部の他端側とは、複数の第３引出配線２６０によりそれぞれ接続されている。

　本実施形態においては、複数のゲート配線２００の一部と、複数のゲート配線２００の残部とは、１本毎に交互に、かつ互いに平行となるように形成されている。ただし、ゲート配線と引き出し配線の接続構成は上記したものに限られず、たとえば、複数のゲート配線２００の一部を表示領域６０の上半分に位置するゲート配線とし、複数のゲート配線２００の残部を表示領域６０の下半分に位置するゲート配線としてもよい。

　１つの右側ゲート端子２１０と１本のゲート配線２００とが１対１で対応するように、複数の右側ゲート端子２１０と複数のゲート配線２００とが、複数の第２引出配線２５０により接続されている。

　また、１つの左側ゲート端子２２０と１本のゲート配線２００とが１対１で対応するように、複数の左側ゲート端子２２０と複数のゲート配線２００とが、複数の第３引出配線２６０により接続されている。

　端子領域６１内の表示領域６０側とは反対側に、ドライバ５０に対して信号を出力する複数の出力端子５００が設けられている。複数の出力端子５００は、複数のゲート配線２００の延在方向に並んでいる。

　端子領域６１内において複数の出力端子５００から見て表示領域６０側とは反対側に、ＦＰＣ４０または回路基板３０から信号が入力される複数の入力端子４１０を含む端子群４００が設けられている。複数の入力端子４１０は、複数のゲート配線２００の延在方向に並んでいる。

　端子群４００は、複数の右側ソース端子１１０および複数の左側ソース端子１２０を経由する信号を入力するための複数の第１共通配線用端子４４０，４５０，４６０を含む。

　具体的には、図１中の左から順に、第１共通配線用端子４４０および第１共通配線用端子４５０、間に複数の入力端子４１０を挟んで、第１共通配線用端子４６０が設けられている。

　また、端子群４００は、第２引出配線２５０に接続された右側ゲート端子２１０を経由する信号を入力するための複数の第２共通配線用端子４７０を含む。さらに、端子群４００は、第３引出配線２６０に接続された左側ゲート端子２２０を経由する信号を入力するための複数の第３共通配線用端子４８０を含む。

　複数の第１共通配線用端子４４０，４５０，４６０は、複数の第１共通配線１３０とそれぞれ接続されている。複数の第１共通配線１３０の各々は、複数の右側ソース端子１１０および複数の左側ソース端子１２０と、複数の出力端子５００との間を区切るように延在する第１延在部１３１を有する。

　複数の第２共通配線用端子４７０は、複数の第２共通配線２３０とそれぞれ接続されている。複数の第２共通配線２３０の各々は、複数の右側ゲート端子２１０と複数の出力端子５００との間を区切るように延在する第２延在部２３１を有する。

　複数の第３共通配線用端子４８０は、複数の第３共通配線２４０とそれぞれ接続されている。複数の第３共通配線２４０の各々は、複数の左側ゲート端子２２０と複数の出力端子５００との間を区切るように延在する第３延在部２４１を有する。

　また、端子群４００は、複数の出力端子５００とそれぞれ接続された複数の入力端子４１０，４２０，４３０を含む。

　図２は、本実施形態に係るアクティブマトリクス型表示装置における端子領域の一部を示す一部拡大図である。

　図１，２に示すように、本実施形態においては、３本の第１共通配線１３０を設け、複数の第１共通配線用端子４４０，４５０，４６０のそれぞれに１本の第１共通配線１３０を接続している。

　具体的には、赤画素用共通配線１３０Ｒと第１共通配線用端子４４０とを接続している。緑画素用共通配線１３０Ｇと第１共通配線用端子４５０とを接続している。青画素用共通配線１３０Ｂと第１共通配線用端子４６０とを接続している。

　３本の第２共通配線２３０を設け、３つの第２共通配線用端子４７０のそれぞれに１本の第２共通配線２３０を接続している。３本の第３共通配線２４０を設け、３つの第３共通配線用端子４８０のそれぞれに１本の第３共通配線２４０を接続している。

　複数の右側ソース端子１１０および複数の左側ソース端子１２０の各々と、複数の第１共通配線１３０の第１延在部１３１との間に、複数の接続用配線である複数の第１接続用配線９００が設けられている。表示領域６０の画像検査前においては、複数の第１接続用配線９００と複数の第１共通配線１３０とは、電気的に接続されている。

　複数の右側ゲート端子２１０の各々と、複数の第２共通配線２３０の第２延在部２３１との間に、複数の接続用配線である複数の第２接続用配線９１０が設けられている。表示領域６０の画像検査前においては、複数の第２接続用配線９１０と複数の第２共通配線２３０とは、電気的に接続されている。

　複数の左側ゲート端子２２０の各々と、複数の第３共通配線２４０の第３延在部２４１との間に、複数の接続用配線である複数の第３接続用配線９２０が設けられている。表示領域６０の画像検査前においては、複数の第３接続用配線９２０と複数の第３共通配線２４０とは、電気的に接続されている。

　本実施形態においては、３つの右側ソース端子１１０のそれぞれと接続された３本の第１接続用配線９００が、それぞれ異なる第１共通配線１３０に接続されている。３つの左側ソース端子１２０のそれぞれと接続された３本の第１接続用配線９００が、それぞれ異なる第１共通配線１３０に接続されている。

　３本の第１共通配線１３０は、接続された３つの第１共通配線用端子４４０，４５０，４６０のそれぞれから複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　３つの右側ゲート端子２１０のそれぞれと接続された３本の第２接続用配線９１０が、それぞれ異なる第２共通配線２３０に接続されている。３つの左側ゲート端子２２０のそれぞれと接続された３本の第３接続用配線９２０が、それぞれ異なる第３共通配線２４０に接続されている。

　３本の第２共通配線２３０は、接続された３つの第２共通配線用端子４７０のそれぞれから複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　３本の第３共通配線２４０は、接続された３つの第３共通配線用端子４８０のそれぞれから複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　複数の右側ソース端子１１０および複数の左側ソース端子１２０と複数の出力端子５００との間で、第２共通配線２３０と絶縁膜を介して交差し、かつ、複数の第１接続用配線９００と絶縁膜を介して交差する第１予備配線７００が設けられている。絶縁膜は、ゲート絶縁膜と同じ材料で形成され、たとえば、ＳｉＮ_xまたはＳｉＯ_xなどの材料から形成されている。

　本実施形態においては、１本の第１予備配線７００が設けられており、１本の第１予備配線７００は、交差している１本の第２共通配線２３０の第２延在部２３１から複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　複数のソース配線１００は、各々の他端側(図１中の上方側)の部分であって表示領域６０の外側に位置する複数の冗長部１０１を有する。アクティブマトリクス基板１０には、複数の冗長部１０１のいずれかと絶縁膜を介して交差し、複数の第２引出配線２５０と第２共通配線用端子４７０とを電気的に接続する経路の外側に位置して、第２共通配線用端子４７０と電気的に接続可能な第２予備配線７１０が形成されている。すなわち、第２予備配線７１０は、平面視において複数の第２引出配線２５０および第１駆動回路の外側に位置している。

　本実施形態においては、第２予備配線７１０は、１本の第２共通配線２３０と接続されている。また、第２予備配線７１０は、全てのソース配線１００の冗長部１０１と絶縁膜を介して交差している。

　また、複数の右側ソース端子１１０および複数の左側ソース端子１２０と複数の出力端子５００との間で、第３共通配線２４０と絶縁膜を介して交差し、かつ、複数の第１接続用配線９００のいずれかと絶縁膜を介して交差する第３予備配線７９０が設けられている。

　本実施形態においては、１本の第３予備配線７９０が設けられており、１本の第３予備配線７９０は、交差している１本の第３共通配線２４０の第３延在部２４１から複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　アクティブマトリクス基板１０には、複数の冗長部１０１のいずれかと絶縁膜を介して交差し、複数の第３引出配線２６０と第３共通配線用端子４８０とを電気的に接続する経路の外側に位置して、第３共通配線用端子４８０と電気的に接続可能な第４予備配線７２０が形成されている。すなわち、第４予備配線７２０は、平面視において複数の第３引出配線２６０および第２駆動回路の外側に位置している。

　本実施形態においては、１本の第４予備配線７２０は、１本の第３共通配線２４０と接続されている。また、１本の第４予備配線７２０は、全てのソース配線１００の冗長部１０１と絶縁膜を介して交差している。

　表示領域６０を囲むように、補助容量配線６００が設けられている。補助容量配線６００には、トランスファーパッド６１０が接続されている。

　第２予備配線７１０および第４予備配線７２０を囲むように、共通電極用配線３００が設けられている。共通電極用配線３００には、端子群４００に含まれる共通電極端子が接続されている。また、共通電極用配線３００には、トランスファーパッド３１０がさらに接続されている。

　トランスファーパッド３１０は、対向基板２０に形成されている図示しない共通電極に接続されている。これにより、対向基板２０に形成されている共通電極には、共通電極端子から共通電圧を印加することが可能になる。なお、共通電極は必ずしも対向基板２０に設けられていなくてもよく、たとえば、水平電界を利用した液晶装置においては、共通電極はアクティブマトリクス基板１０に設けられる。

　以下、本実施形態に係るアクティブマトリクス型表示装置の液晶パネルを製造する方法ついて説明する。なお、以下の説明では、液晶パネルの電気的な接続状態を検査する検査工程について詳細に説明する。

　まず、透明なガラス基板上に、導電膜、絶縁膜、保護膜、配向膜などの薄膜を積層し、アクティブマトリクス基板１０として切り出されるべきアクティブマトリクス基板領域が複数形成されるアクティブマトリクス基板用のベース基板を製造する。

　次に、透明なガラス基板上に、ブラックマトリクス、カラーフィルタ、導電膜、配向膜などの薄膜を積層し、対向基板２０として切り出されるべき対向基板領域が複数形成される対向基板用のベース基板を製造する。両方のベース基板のうちの一方のベース基板にシール材を塗布する。シール材を塗布した後、両方のベース基板を互いに貼り合わせる。

　貼り合わされた両方のベース基板は、アクティブマトリクス基板１０と対向基板２０とを有する液晶パネルが所定の枚数形成されるマザー基板として切断される。すなわち、図１に示す液晶パネルは、液晶材料を注入した後のマザー基板として切断した液晶パネルの１つを示している。したがって、図示していないが、図１の液晶パネルのたとえば左右には他の液晶パネルが存在している。

　マザー基板として切断された液晶パネルの個々に、アクティブマトリクス基板１０と対向基板２０との間に形成される注入口を介して、たとえば、真空注入方式を用いることにより液晶材料を注入する。なお、真空注入方式に代えて、滴下注入方式を用いることにより液晶材料を注入してもよい。この場合、注入口は不要であり、注入口部分を封止する工程も不要である。

　端子領域６１にドライバ５０を取り付ける前に、液晶パネルの電気的な接続状態を検査する検査工程が行われる。検査工程においては、液晶パネルのアクティブマトリクス基板１０における配線の断線、短絡または画素電極の欠陥などを検査する。

　検査方法として、複数の第１共通配線用端子４４０，４５０，４６０、複数の第２共通配線用端子４７０および複数の第３共通配線用端子４８０の各々に、たとえば、検査用プローブを接触させ、所定の電圧を印加する。なお、検査用プローブを複数の第１共通配線用端子４４０，４５０，４６０、複数の第２共通配線用端子４７０および複数の第３共通配線用端子４８０に接触させる順番については、特に限定されない。

　これにより、複数のゲート配線２００の各々に、走査信号として機能する検査信号が入力される。なお、この検査信号は、各画素が有するスイッチング素子を一定期間オンさせる信号である。また、複数のソース配線１００の各々に、ソース信号として機能する検査信号が入力される。なお、この検査信号は、各画素領域の液晶を所望の方向に配向させる信号である。

　このため、各画素のスイッチング素子がオン状態になり、各画素電極にソース信号として機能する検査信号が入力されて共通電極に共通信号が入力されることで、液晶層に所定の電圧が印加されて液晶の分子配列方向が制御され、たとえば、液晶パネルの背面からバックライトのような照射手段にて光を照射すると、アクティブマトリクス基板１０の表示領域６０に対応する液晶パネルの表示画面に画像が表示されるようになる。

　したがって、液晶パネルの表示画面上で、たとえば、検査員の目視検査により、液晶パネルのアクティブマトリクス基板１０における配線の断線および短絡を検査することができる。なお、検査員の目視検査に代えてまたは加えて、画像認識装置を用いてもよいし、配線の断線および短絡を電気的に検出する検出装置などを用いて検査してもよい。

　図３は、本実施形態に係るアクティブマトリクス型表示装置の液晶パネルのソース配線に断線箇所が生じている状態を示す平面図である。図４は、本実施形態に係るアクティブマトリクス型表示装置の液晶パネルにレーザ光を照射した状態を示す平面図である。図５は、本実施形態に係るアクティブマトリクス型表示装置の液晶パネルにレーザ光を照射して形成された断線部を示す一部平面図である。

　図３に示すように、１本のソース配線１００の途中に断線箇所７０が生じている場合、第１共通配線用端子４５０に検査用プローブなどを接触させて検査信号を入力しても、断線箇所７０より先に位置する部分(図中の上方の部分)のソース配線１００には検査信号が流れない。

　そこで、レーザ光を照射してリペアを行なうリペア工程が行なわれる。図４に示すように、断線箇所７０を有するソース配線１００と電気的に接続されている第１接続用配線９００と第３予備配線７９０との交差位置をターゲット８０としてレーザ光を照射する。このターゲット８０にレーザ光が照射されることにより、互いの間に介在している部分の絶縁膜が除去されるとともに、第３予備配線７９０と第１接続用配線９００とが溶融結合して電気的に接続される。

　同様に、第１接続用配線９００と電気的に接続された第３予備配線７９０と第３共通配線２４０との交差位置をターゲット８０としてレーザ光を照射する。このターゲット８０にレーザ光が照射されることにより、互いの間に介在している部分の絶縁膜が除去されるとともに、第３予備配線７９０と第３共通配線２４０とが溶融結合して電気的に接続される。

　第３予備配線７９０と電気的に接続された第３共通配線２４０は、第３共通配線用端子４８０に接続されている。第３共通配線用端子４８０に接続されている第３共通配線２４０と接続されている第４予備配線７２０とソース配線１００の冗長部１０１との交差位置をターゲット８０としてレーザ光を照射する。このターゲット８０にレーザ光が照射されることにより、互いの間に介在している部分の絶縁膜が除去されるとともに、第４予備配線７２０とソース配線１００の冗長部１０１とが溶融結合して電気的に接続される。

　上記のように３箇所のターゲット８０にレーザ光が照射されることにより、断線箇所７０を有するソース配線１００には、第３共通配線用端子４８０から入力される検査信号がこのソース配線１００の一端側および他端側の両方から送られるようになる。

　よって、ドライバ５０の実装後には、断線箇所７０を有するソース配線１００には、左側ソース端子１２０から入力されるドライバ５０の信号がこのソース配線１００の一端側および他端側の両方から送られるようになる。

　なお、このリペア工程は、画素不良のリペア工程であるトリミングまたは黒点化などと同工程で行なうことができるため、特別な追加工程にはならない。

　上記の検査工程終了後に、複数の第１接続用配線９００、複数の第２接続用配線９１０および複数の第３接続用配線９２０を切断する切断工程が行なわれる。本実施形態においては、リペア工程後に切断工程を行なったが、検査工程終了後においてリペア工程より前に切断工程を行なってもよい。

　切断工程においては、図４の矢印９０で示す向きにレーザ光を走査しつつ照射することにより、複数の第１接続用配線９００、複数の第２接続用配線９１０および複数の第３接続用配線９２０を切断する。

　これにより、複数の右側ソース端子１１０と複数の第１共通配線１３０とが電気的に導通しなくなる。複数の左側ソース端子１２０と複数の第１共通配線１３０とが電気的に導通しなくなる。複数の右側ゲート端子２１０と複数の第２共通配線２３０とが電気的に導通しなくなる。複数の左側ゲート端子２２０と複数の第３共通配線２４０とが電気的に導通しなくなる。

　その結果、複数の第１接続用配線９００の各々は途中に、複数の右側ソース端子１１０および複数の左側ソース端子１２０と、複数の第１共通配線１３０との間の電気的接続を阻害する第１阻害部である断線部９１を有する。

　同様に、複数の第２接続用配線９１０の各々は途中に、複数の右側ゲート端子２１０と複数の第２共通配線２３０との間の電気的接続を阻害する第２阻害部である断線部９１を有する。複数の第３接続用配線９２０の各々は途中に、複数の左側ゲート端子２２０と複数の第３共通配線２４０との間の電気的接続を阻害する第３阻害部である断線部９１を有する。

　第１予備配線７００と複数の第１接続用配線９００とが交差している複数の交差部９０１は、複数の第１接続用配線９００の各々において、断線部９１より複数の右側ソース端子１１０および複数の左側ソース端子１２０側に位置している。

　第３予備配線７９０と複数の第１接続用配線９００とが交差している複数の交差部９０４は、複数の第１接続用配線９００の各々において、断線部９１より複数の右側ソース端子１１０および複数の左側ソース端子１２０側に位置している。

　切断工程の終了後、マザー基板から個々の液晶パネルを切り出す。切り出した液晶パネルに偏光板などの光学フィルムを貼り付けた後、端子領域６１に、複数のソース配線１００および複数のゲート配線２００を駆動制御するドライバ５０を実装する実装工程が行なわれる。

　これにより、液晶パネルが製造される。なお、液晶パネルを製造する方法は、上記の方法に限定されるものではない。たとえば、モノクロ用の液晶パネルでは、対向基板２０にカラーフィルタを積層しなくてもよい。また、個々の液晶パネルを切り出した後に検査工程、実装工程を行なってもよい。

　上記の構成により、図４中の矢印９０の向きにレーザ光を走査して照射することにより全ての第１接続用配線９００、第２接続用配線９１０および第３接続用配線９２０を切断しても、第３予備配線７９０と第１接続用配線９００との電気的接続は維持される。

　よって、切断工程においてレーザスキップする必要がないため、簡易にリペアすることができる。また、切断後の第１接続用配線９００の一部をリペア用経路の一部として有効利用することにより、実装されるドライバ５０に入出力端子間を接続する経路を形成する必要がないため、実装されるドライバ５０の構成を簡略化できる。さらに、検査信号の入力経路として利用した共通配線を、リペア用経路の一部として有効利用することにより、リペア用経路を配置する領域が大きくならないようにすることができる。

　また、本実施形態に係るアクティブマトリクス基板１０においては、第３予備配線７９０および第４予備配線７２０を用いてリペア用経路を構成している。そのため、第３引出配線２６０とリペア用経路とが交差していない。よって、リペア用経路の負荷容量を低減してリペア用経路を流れる信号の遅延を低減することができる。

　なお、断線箇所を有するソース配線１００の位置によって、リペア用経路として第１予備配線７００および第２予備配線７１０を用いてもよい。

　具体的には、複数のソース配線１００のうちの断線箇所を有するソース配線１００と接続された第１接続用配線９００は、この第１接続用配線９００に交差する第１予備配線７００と、互いの間に介在している部分の絶縁膜が除去されて電気的に接続される。

　第１接続用配線９００と電気的に接続された第１予備配線７００は、この第１予備配線７００に交差する第２共通配線２３０と、互いの間に介在している部分の絶縁膜が除去されて電気的に接続される。

　第１予備配線７００と電気的に接続された第２共通配線２３０に接続されている第２共通配線用端子４７０は、第２予備配線７１０と電気的に接続される。第２共通配線用端子４７０と電気的に接続されている第２予備配線７１０は、複数の冗長部１０１のいずれかと、互いの間に介在している部分の絶縁膜が除去されて電気的に接続される。

　複数のソース配線１００のうち第１予備配線７００と接続された第１接続用配線９００と電気的に接続されているソース配線１００には、右側ソース端子１１０から入力されるドライバ５０の信号がソース配線１００の一端側および他端側の両方から送られる。

　この場合、第２引出配線２５０とリペア用経路とが交差していない。よって、リペア用経路の負荷容量を低減してリペア用経路を流れる信号の遅延を低減することができる。

　なお、本実施形態においては、阻害部として断線部９１を設けたが、阻害部の構成はこれに限られず、たとえば、第１接続用配線９００に接続したスイッチング素子を阻害部としてもよい。

　さらに、端子領域６１内においてドライバ５０が実装される実装領域に第１予備配線７００および第３予備配線７９０を設けているため、第１予備配線７００および第３予備配線７９０を設けるためのスペースを別途確保する必要がなく、液晶パネルが大型化することを抑制することができる。

　また、アクティブマトリクス基板１０の外部に予備配線を設けていないため、ＦＰＣ４０および回路基板３０に予備配線を設ける工程が必要なく、廉価にアクティブマトリクス型表示装置１を作製することができる。

　なお、アクティブマトリクス型表示装置１は、ソース配線１００とゲート配線２００とが互いに入れ替わった構成を有していてもよい。本実施形態においては、第２引出配線２５０および第３引出配線２６０を両方設けたが、どちらか一方のみでもよい。

　また、本実施形態においては、３本の第１共通配線１３０を設けたが、第１共通配線１３０は１本以上設けられていればよい。また、本実施形態においては、１本の第１予備配線７００を設けたが、第１予備配線７００は１本以上設けられていればよく、第１予備配線７００の数を第１共通配線１３０の数と同一にしてもよい。

　さらに、本実施形態においては、第２予備配線７１０と第２共通配線２３０とが接続されていたが、第２予備配線７１０と第２共通配線２３０とが絶縁膜を介して交差していてもよい。この場合、第２予備配線７１０と第２共通配線２３０との交差位置をターゲット８０としてレーザ光を照射する。このターゲット８０にレーザ光が照射されることにより、互いの間に介在している部分の絶縁膜が除去されるとともに、第２予備配線７１０と第２共通配線２３０とが溶融結合して電気的に接続される。このようにしても、リペアを行なうことができる。

　本実施形態においては、アクティブマトリクス基板１０上の複数の引き出し配線を絶縁膜を間に挟んで、ゲート層とソース／ドレイン層とに分けて形成している。そのため、同一層上に全ての配線を形成した場合に比較して、平面視において隣接する引き出し配線同士の間隔を狭くすることができる。よって、アクティブマトリクス基板１０における引き出し配線の配置領域を縮小することができるため、アクティブマトリクス型表示装置１の小型化を図ることができる。

　なお、本発明は、断線のリペア以外の目的にも用いることができる。たとえば、パネル製造工程における配線抵抗管理および不良解析の際に用いることができる。配線抵抗の測定およびドライバの出力信号を確認する際、特定の配線を予備配線に接続した状態で共通配線用端子にプローブを接触させることにより、容易に配線抵抗またはドライバの出力信号を測定することができる。

　また、複数のゲート配線または複数のソース配線を、接続配線を介して共通配線に接続することにより、ゲート配線およびソース配線の帯電を分散することができ、静電気対策を講じることができる。

　さらに、本実施形態に係るアクティブマトリクス型表示装置には、リペア工程が行なわれたものだけに限られず、リペア工程が行なわれていないものも含まれる。

　以下、本発明の実施形態２に係るアクティブマトリクス型表示装置について説明する。なお、本実施形態に係るアクティブマトリクス型表示装置２は、予備配線の数のみ実施形態１に係るアクティブマトリクス型表示装置１と異なるため、他の構成については説明を繰り返さない。

　(実施形態２)
　図６は、本発明の実施形態２に係るアクティブマトリクス型表示装置の構成を示す平面図である。図７は、本実施形態に係るアクティブマトリクス型表示装置における端子領域の一部を示す一部拡大図である。図８は、図７のＶＩＩＩ部の部分拡大図である。図９は、本実施形態に係るアクティブマトリクス型表示装置における端子領域の一部を示す一部平面図である。

　図６～９においては、ＴＦＴのゲート電極層に形成されている配線を実線で、ＴＦＴのソース／ドレイン電極層に形成されている配線を点線で示している。なお、図６は第１、第２、第３阻害部を形成する前の状態を示している。第１、第２、第３阻害部は、実施形態１に係るアクティブマトリクス型表示装置１と同様の位置に形成される。

　図６～９に示すように、本発明の実施形態２に係るアクティブマトリクス型表示装置２においては、第１予備配線および第２予備配線がそれぞれ１本ずつ設けられ、第３予備配線および第４予備配線がそれぞれ２本ずつ設けられている。

　具体的には、第３予備配線として、左側に位置する左側第３予備配線７９１および右側に位置する右側第３予備配線７９２が設けられている。左側第３予備配線７９１は、３本の第３共通配線２４０のうち第３延在部２４１が最も上方に位置している第３共通配線２４０に絶縁膜を介して交差している。右側第３予備配線７９２は、３本の第３共通配線２４０のうち第３延在部２４１が中間に位置している第３共通配線２４０に絶縁膜を介して交差している。

　第４予備配線として、左側に位置する左側第４予備配線７２１および右側に位置する右側第４予備配線７２２が設けられている。左側第４予備配線７２１は、３本の第３共通配線２４０のうち第３延在部２４１が最も上方に位置している第３共通配線２４０に接続されている。右側第４予備配線７２２は、３本の第３共通配線２４０のうち第３延在部２４１が中間に位置している第３共通配線２４０に接続されている。

　図７，８に示すように、右側第４予備配線７２２と第３共通配線２４０とを接続するために、右側第４予備配線７２２が、左側第４予備配線７２１と接続された第３共通配線２４０の第３延在部２４１を跨ぐように形成されている。

　そのために、右側第４予備配線７２２は、第３共通配線２４０の第３延在部２４１を互いの間に挟むように形成されたコンタクトホール７２３，７２４により、ＴＦＴのゲート電極層からＴＦＴのソース／ドレイン電極層を介して、再びＴＦＴのゲート電極層に配設されている。

　また、左側第４予備配線７２１と接続された第３共通配線２４０の第３延在部２４１の長さを、右側第４予備配線７２２と接続された第３共通配線２４０の第３延在部２４１の長さと略同一にしている。

　このようにすることにより、左側第４予備配線７２１と接続された第３共通配線２４０の第３延在部２４１と右側第３予備配線７９２とを交差させることなく、右側第３予備配線７９２と第３共通配線２４０とを接続することができる。

　上記の構成により、実施形態１に係るアクティブマトリクス型表示装置１より多くソース配線１００のリペアを行なうことができるとともに、リペア用経路の負荷容量を低減してリペア用経路を流れる信号の遅延を低減することができる。

　以下、本発明の実施形態３に係るアクティブマトリクス型表示装置について説明する。なお、本実施形態に係るアクティブマトリクス型表示装置３は、予備配線の配置のみ実施形態１に係るアクティブマトリクス型表示装置１と異なるため、他の構成については説明を繰り返さない。

　(実施形態３)
　図１０は、本発明の実施形態３に係るアクティブマトリクス型表示装置の構成を示す平面図である。図１１は、本実施形態に係るアクティブマトリクス型表示装置の構成を示す部分平面拡大図である。

　図１０，１１においては、ＴＦＴのゲート電極層に形成されている配線を実線で、ＴＦＴのソース／ドレイン電極層に形成されている配線を点線で示している。なお、図１０，１１は第１、第２、第３阻害部を形成する前の状態を示している。第１、第２、第３阻害部は、実施形態１に係るアクティブマトリクス型表示装置１と同様の位置に形成される。

　図１０，１１に示すように、本発明の実施形態３に係るアクティブマトリクス型表示装置３においては、複数のソース配線１００が２つの群に分けられている。具体的には、図中の右側に位置する右側ソース配線群１０２および左側に位置する左側ソース配線群１０３が設けられている。

　右側ソース配線群１０２に含まれる複数のソース配線１００は、複数の右側第１引出配線１７０にそれぞれ接続されている。複数の右側第１引出配線１７０は、複数の右側ソース端子１１０にそれぞれ接続されている。

　左側ソース配線群１０３に含まれる複数のソース配線１００は、複数の左側第１引出配線１８０にそれぞれ接続されている。複数の左側第１引出配線１８０は、複数の左側ソース端子１２０にそれぞれ接続されている。

　複数の第１接続用配線９００は、右側に位置する右側第１接続用配線群９０２および左側に位置する左側第１接続用配線群９０３を含む。

　第１予備配線７３０は、交差している第２共通配線２３０の第２延在部２３１から複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　第３予備配線７４０は、交差している第３共通配線２４０の第３延在部２４１から複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　第１予備配線７３０は、右側第１接続用配線群９０２とのみ交差している。すなわち、第１予備配線７３０は、左側第１接続用配線群９０３とは交差していない。第３予備配線７４０は、左側第１接続用配線群９０３とのみ交差している。すなわち、第３予備配線７４０は、右側第１接続用配線群９０２とは交差していない。

　第２予備配線７６０は、冗長部１０１において、右側ソース配線群１０２に含まれる複数のソース配線１００とのみ交差している。第４予備配線７７０は、冗長部１０１において、左側ソース配線群１０３に含まれる複数のソース配線１００とのみ交差している。

　すなわち、第２予備配線７６０および第４予備配線７７０が、複数の冗長部１０１のそれぞれに対して重複しないように絶縁膜を介して交差している。

　本実施形態においては、第１予備配線７００と複数の第１接続用配線９００との交差部９０１の数を少なくすることができる。第３予備配線７４０と複数の第１接続用配線９００との交差部９０４の数を少なくすることができる。また、第２予備配線７６０および第４予備配線７７０と複数のソース配線１００との交差部の数を少なくすることができる。その結果、リペア経路の負荷容量を低減してリペア用経路を流れる信号の遅延を低減することができる。

　実施形態１に係るアクティブマトリクス型表示装置１のように、第２予備配線７１０および第４予備配線７２０と全てのソース配線１００の冗長部１０１とを交差するようにした場合に比べて、本実施形態では配線の形成領域を低減できる。その結果、パネルの外形を小型化できるとともに、切断工程のレーザ照射領域を広く確保することができる。

　以下、本実施形態３の変形例に係るアクティブマトリクス型表示装置３ａについて説明する。

　図１２は、本実施形態の変形例に係るアクティブマトリクス型表示装置の構成を示す平面図である。図１３は、本変形例に係るアクティブマトリクス型表示装置の構成を示す部分平面拡大図である。

　図１２，１３においては、ＴＦＴのゲート電極層に形成されている配線を実線で、ＴＦＴのソース／ドレイン電極層に形成されている配線を点線で示している。なお、図１２，１３は第１、第２、第３阻害部を形成する前の状態を示している。第１、第２、第３阻害部は、実施形態１に係るアクティブマトリクス型表示装置３と同様の位置に形成される。

　本変形例に係るアクティブマトリクス型表示装置３ａは、予備配線の数のみ実施形態３に係るアクティブマトリクス型表示装置３と異なるため、他の構成については説明を繰り返さない。

　図１２，１３に示すように、本変形例に係るアクティブマトリクス型表示装置３ａにおいては、第１予備配線および第２予備配線がそれぞれ３本ずつ設けられ、第３予備配線および第４予備配線がそれぞれ３本ずつ設けられている。

　具体的には、第１予備配線として、右側に位置する右側第１予備配線７３１、左側に位置する左側第１予備配線７３３、および、右側第１予備配線７３１と左側第１予備配線７３３との間に位置する中側第１予備配線７３２が設けられている。

　右側第１予備配線７３１、左側第１予備配線７３３および中側第１予備配線７３２は、交差している３本の第２共通配線２３０の第２延在部２３１のそれぞれから複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　右側第１予備配線７３１、左側第１予備配線７３３および中側第１予備配線７３２は、右側第１接続用配線群９０２とのみ交差している。すなわち、右側第１予備配線７３１、左側第１予備配線７３３および中側第１予備配線７３２は、左側第１接続用配線群９０３とは交差していない。

　また、３本の第２共通配線２３０の第２延在部２３１の長さは略同一にされている。このようにすることにより、右側第１予備配線７３１、右側第１予備配線７３３および中側第１予備配線７３２を、それぞれ１本の第２共通配線２３０とのみ絶縁膜を介して交差させることができる。

　すなわち、３本の第２共通配線２３０の第２延在部２３１の端部がずれて位置している箇所に、右側第１予備配線７３１、右側第１予備配線７３３および中側第１予備配線７３２をそれぞれ交差させている。

　第３予備配線として、左側に位置する左側第３予備配線７４１、右側に位置する右側第３予備配線７４３、および、左側第３予備配線７４１と右側第１予備配線７４３との間に位置する中側第３予備配線７４２が設けられている。

　左側第３予備配線７４１、右側第３予備配線７４３および中側第３予備配線７４２は、交差している３本の第３共通配線２４０の第３延在部２４１のそれぞれから複数のソース配線１００の延在方向に延びたあと、複数のゲート配線２００の延在方向に向きを変えて延びている。

　左側第３予備配線７４１、右側第３予備配線７４３および中側第３予備配線７４２は、左側第１接続用配線群９０３とのみ交差している。すなわち、左側第３予備配線７４１、右側第３予備配線７４３および中側第３予備配線７４２は、右側第１接続用配線群９０２とは交差していない。

　また、３本の第３共通配線２４０の第３延在部２４１の長さは略同一にされている。このようにすることにより、左側第３予備配線７４１、右側第３予備配線７４３および中側第３予備配線７４２を、それぞれ１本の第３共通配線２４０とのみ絶縁膜を介して交差させることができる。

　すなわち、３本の第３共通配線２４０の第３延在部２４１の端部がずれて位置している箇所において、左側第３予備配線７４１、右側第３予備配線７４３および中側第３予備配線７４２をそれぞれ交差させている。

　第２予備配線として、右側に位置する右側第２予備配線７６１、左側に位置する左側第２予備配線７６３、および、右側第２予備配線７６１と左側第２予備配線７６３との間に位置する中側第２予備配線７６２が設けられている。

　右側第２予備配線７６１、左側第２予備配線７６３および中側第２予備配線７６２は、それぞれ３本の第２共通配線２３０のうちの１本とのみ接続されている。接続形態は、実施形態２において説明したコンタクトホールによる接続である。

　右側第２予備配線７６１、左側第２予備配線７６３および中側第２予備配線７６２は、冗長部１０１において、右側ソース配線群１０２に含まれる複数のソース配線１００とのみ交差している。

　第４予備配線として、左側に位置する左側第４予備配線７７１、右側に位置する右側第４予備配線７７３、および、左側第４予備配線７７１と右側第４予備配線７７３との間に位置する中側第４予備配線７７２が設けられている。

　左側第４予備配線７７１、右側第４予備配線７７３および中側第４予備配線７７２は、それぞれ３本の第３共通配線２４０のうちの１本とのみ接続されている。接続形態は、実施形態２において説明したコンタクトホールによる接続である。

　左側第４予備配線７７１、右側第４予備配線７７３および中側第４予備配線７７２は、冗長部１０１において、左側ソース配線群１０３に含まれる複数のソース配線１００とのみ交差している。

　すなわち、右側第２予備配線７６１、左側第２予備配線７６３および中側第２予備配線７６２と、左側第４予備配線７７１、右側第４予備配線７７３および中側第４予備配線７７２とが、複数の冗長部１０１のそれぞれに対して重複しないように絶縁膜を介して交差している。

　上記の構成により、実施形態３に係るアクティブマトリクス型表示装置３より多くソース配線１００のリペアを行なうことができる。

　以下、本発明の実施形態４に係るアクティブマトリクス型表示装置について説明する。なお、本実施形態に係るアクティブマトリクス型表示装置４は、ゲート配線のリペアが可能である点のみ実施形態１に係るアクティブマトリクス型表示装置１と異なるため、他の構成については説明を繰り返さない。

　(実施形態４)
　図１４は、本発明の実施形態４に係るアクティブマトリクス型表示装置の構成を示す平面図である。図１４においては、ＴＦＴのゲート電極層に形成されている配線を実線で、ＴＦＴのソース／ドレイン電極層に形成されている配線を点線で示している。

　図１４に示すように、本発明の実施形態４に係るアクティブマトリクス型表示装置４には、アクティブマトリクス基板１０１０と、アクティブマトリクス基板１０１０に対向する対向基板１０２０とを備えている。アクティブマトリクス基板１０１０と対向基板１０２０との間には、図示しない液晶材料が挟持されている。

　また、アクティブマトリクス型表示装置４は、アクティブマトリクス基板１０１０に実装されるドライバ１０５０と、アクティブマトリクス基板１０１０に電気的に接続される外部基板であるＦＰＣ１０４０および回路基板１０３０とを備える。

　本実施形態に係るアクティブマトリクス型表示装置４においては、ＦＰＣ１０４０を介してアクティブマトリクス基板１０１０と回路基板１０３０とが電気的に接続されているが、アクティブマトリクス基板１０１０はＦＰＣ１０４０または回路基板１０３０とのみ接続されていてもよい。

　アクティブマトリクス基板１０１０には、アクティブマトリクス基板１０１０の略中央に位置する表示領域１０６０と、図１４中の右側に位置して複数の入力端子が配置される端子領域１０６１とが設けられている。端子領域１０６１は、アクティブマトリクス基板１０１０と対向基板１０２０とが図示しない液晶材料を介して互いに貼り合わされた状態において、アクティブマトリクス基板１０１０における対向基板１０２０と対向していない領域である。

　アクティブマトリクス基板１０１０には、少なくとも表示領域１０６０において互いに平行に延在する複数の第１配線であるゲート配線１１００と、表示領域１０６０において互いに平行に延在し、複数のゲート配線１１００と絶縁膜を介して交差する複数の第２配線であるソース配線１２００とが設けられている。絶縁膜は、ＳｉＮ_xまたはＳｉＯ_xなどの材料から形成されている。

　図１４においては、複数のゲート配線１１００および複数のソース配線１２００の一部のみを図示している。なお、ゲート配線１１００およびソース配線１２００のそれぞれの数は適宜設定される。

　表示領域１０６０には、複数のゲート配線１１００および複数のソース配線１２００以外に、蓄積容量配線が形成されている。蓄積容量配線は、複数のゲート配線１１００に平行になるように、表示領域１０６０に形成されている。

　複数のゲート配線１１００と複数のソース配線１２００との交差部分には、図示しないＴＦＴまたはＭＩＭ(Metal　insulator　Metal)などのスイッチング素子、および、このスイッチング素子に接続される図示しない画素電極(Ｒ，ＧまたはＢ)などが形成されている。

　端子領域１０６１は、複数のゲート配線１１００の一端側(図中の右側)の表示領域１０６０の外側に位置している。端子領域１０６１内の表示領域１０６０側に、ドライバ１０５０からの信号を複数のゲート配線１１００にそれぞれ送る複数の第１送信端子である複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０が設けられている。複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０は、複数のソース配線１２００の延在方向に並んでいる。

　ドライバ１０５０を端子領域１０６１に接続するためには、ＣＯＧ(Chip　On　Glass)方式で接続することができる。ドライバ１０５０には、ソース配線１２００に信号を供給する第１駆動回路および第２駆動回路が設けられている。

　第１駆動回路は、複数の第２引出配線１２５０に電気的に接続され、複数のソース配線１２００の少なくとも一部に信号を供給する。第２駆動回路は、複数の第３引出配線１２６０に電気的に接続され、複数のソース配線１２００の残部の少なくとも一部に信号を供給する。ただし、第１駆動回路および第２駆動回路の形態はこれに限られず、少なくとも一方がアクティブマトリクス基板１０１０にモノリシックに形成されていてもよい。

　また、端子領域１０６１内の表示領域１０６０側に、ドライバ１０５０からの信号を複数のソース配線１２００にそれぞれ送る複数の第２送信端子である複数の上側ソース端子１２１０および複数の下側ソース端子１２２０が設けられている。複数の上側ソース端子１２１０および複数の下側ソース端子１２２０は、複数のソース配線１２００の延在方向に並んでいる。

　複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０と、複数のゲート配線１１００の一端側とは、複数の第１引出配線である複数の上側第１引出配線１１７０および複数の下側第１引出配線１１８０によりそれぞれ接続されている。なお、説明の便宜上、上側ゲート端子１１１０と下側ゲート端子１１２０とを分けて説明するが、上側ゲート端子１１１０および下側ゲート端子１１２０は機能的に同一の端子である。

　具体的には、１つの上側ゲート端子１１１０と１本のゲート配線１１００とが１対１で対応するように、複数の上側ゲート端子１１１０と複数のゲート配線１１００とが、複数の上側第１引出配線１１７０により接続されている。

　また、１つの下側ゲート端子１１２０と１本のゲート配線１１００とが１対１で対応するように、複数の下側ゲート端子１１２０と複数のゲート配線１１００とが、複数の下側第１引出配線１１８０により接続されている。

　複数の上側ソース端子１２１０と、複数のソース配線１２００の一部の一端側とは、複数の第２引出配線１２５０によりそれぞれ接続されている。複数の下側ソース端子１２２０と、複数の第２引出配線１２５０に接続されていない複数のソース配線１２００の残部の他端側とは、複数の第３引出配線１２６０によりそれぞれ接続されている。

　本実施形態においては、複数のソース配線１２００の一部と、複数のソース配線１２００の残部とは、１本毎に交互に、かつ互いに平行となるように形成されている。ただし、ゲート配線と引き出し配線の接続構成は上記したものに限られず、たとえば、複数のソース配線１２００の一部を表示領域１０６０の左半分に位置するソース配線とし、複数のソース配線１２００の残部を表示領域１０６０の右半分に位置するソース配線としてもよい。

　１つの上側ソース端子１２１０と１本のソース配線１２００とが１対１で対応するように、複数の上側ソース端子１２１０と複数のソース配線１２００とが、複数の第２引出配線１２５０により接続されている。

　また、１つの下側ソース端子１２２０と１本のソース配線１２００とが１対１で対応するように、複数の下側ソース端子１２２０と複数のソース配線１２００とが、複数の第３引出配線１２６０により接続されている。

　端子領域１０６１内の表示領域１０６０側とは反対側に、ドライバ１０５０に対して信号を出力する複数の出力端子１５００が設けられている。複数の出力端子１５００は、複数のソース配線１２００の延在方向に並んでいる。

　端子領域１０６１内において複数の出力端子１５００から見て表示領域１０６０側とは反対側に、ＦＰＣ１０４０または回路基板１０３０から信号が入力される複数の入力端子１４１０を含む端子群１４００が設けられている。複数の入力端子１４１０は、複数のソース配線１２００の延在方向に並んでいる。

　端子群１４００は、複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０を経由する信号を入力するための複数の第１共通配線用端子１４４０，１４５０，１４６０を含む。

　具体的には、図１中の下から順に、第１共通配線用端子１４４０および第１共通配線用端子１４５０、間に複数の入力端子１４１０を挟んで、第１共通配線用端子１４６０が設けられている。

　また、端子群１４００は、第２引出配線１２５０に接続された上側ソース端子１２１０を経由する信号を入力するための複数の第２共通配線用端子１４７０を含む。さらに、端子群１４００は、第３引出配線１２６０に接続された下側ソース端子１２２０を経由する信号を入力するための複数の第３共通配線用端子１４８０を含む。

　複数の第１共通配線用端子１４４０，１４５０，１４６０は、複数の第１共通配線１１３０とそれぞれ接続されている。複数の第１共通配線１１３０の各々は、複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０と、複数の出力端子１５００との間を区切るように延在する第１延在部１１３１を有する。

　複数の第２共通配線用端子１４７０は、複数の第２共通配線１２３０とそれぞれ接続されている。複数の第２共通配線１２３０の各々は、複数の上側ソース端子１２１０と複数の出力端子１５００との間を区切るように延在する第２延在部１２３１を有する。

　複数の第３共通配線用端子１４８０は、複数の第３共通配線１２４０とそれぞれ接続されている。複数の第３共通配線１２４０の各々は、複数の下側ソース端子１２２０と複数の出力端子１５００との間を区切るように延在する第３延在部１２４１を有する。

　また、端子群１４００は、複数の出力端子１５００とそれぞれ接続された複数の入力端子１４１０，１４２０，１４３０を含む。

　本実施形態においては、３本の第１共通配線１１３０を設け、複数の第１共通配線用端子１４４０，１４５０，１４６０のそれぞれに１本の第１共通配線１１３０を接続している。

　３本の第２共通配線１２３０を設け、３つの第２共通配線用端子１４７０のそれぞれに１本の第２共通配線１２３０を接続している。３本の第３共通配線１２４０を設け、３つの第３共通配線用端子１４８０のそれぞれに１本の第３共通配線１２４０を接続している。

　複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０の各々と、複数の第１共通配線１１３０の第１延在部１１３１との間に、複数の接続用配線である複数の第１接続用配線１９００が設けられている。表示領域１０６０の画像検査前においては、複数の第１接続用配線１９００と複数の第１共通配線１１３０とは、電気的に接続されている。

　複数の上側ソース端子１２１０の各々と、複数の第２共通配線１２３０の第２延在部１２３１との間に、複数の接続用配線である複数の第２接続用配線１９１０が設けられている。表示領域１０６０の画像検査前においては、複数の第２接続用配線１９１０と複数の第２共通配線１２３０とは、電気的に接続されている。

　複数の下側ソース端子１２２０の各々と、複数の第３共通配線１２４０の第３延在部１２４１との間に、複数の接続用配線である複数の第３接続用配線１９２０が設けられている。表示領域１０６０の画像検査前においては、複数の第３接続用配線１９２０と複数の第３共通配線１２４０とは、電気的に接続されている。

　本実施形態においては、３つの上側ゲート端子１１１０のそれぞれと接続された３本の第１接続用配線１９００が、それぞれ異なる第１共通配線１１３０に接続されている。３つの下側ゲート端子１１２０のそれぞれと接続された３本の第１接続用配線１９００が、それぞれ異なる第１共通配線１１３０に接続されている。

　３本の第１共通配線１１３０は、接続された３つの第１共通配線用端子１４４０，１４５０，１４６０のそれぞれから複数のゲート配線１１００の延在方向に延びたあと、複数のソース配線１２００の延在方向に向きを変えて延びている。

　３つの上側ソース端子１２１０のそれぞれと接続された３本の第２接続用配線１９１０が、それぞれ異なる第２共通配線１２３０に接続されている。３つの下側ソース端子１２２０のそれぞれと接続された３本の第３接続用配線１９２０が、それぞれ異なる第３共通配線１２４０に接続されている。

　３本の第２共通配線１２３０は、接続された３つの第２共通配線用端子１４７０のそれぞれから複数のゲート配線１１００の延在方向に延びたあと、複数のソース配線１２００の延在方向に向きを変えて延びている。

　３本の第３共通配線１２４０は、接続された３つの第３共通配線用端子１４８０のそれぞれから複数のゲート配線１１００の延在方向に延びたあと、複数のソース配線１２００の延在方向に向きを変えて延びている。

　複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０と複数の出力端子１５００との間で、第２共通配線１２３０と絶縁膜を介して交差し、かつ、複数の第１接続用配線１９００と絶縁膜を介して交差する第１予備配線１７００が設けられている。絶縁膜は、ゲート絶縁膜と同じ材料で形成され、たとえば、ＳｉＮ_xまたはＳｉＯ_xなどの材料から形成されている。

　本実施形態においては、１本の第１予備配線１７００が設けられており、１本の第１予備配線１７００は、交差している１本の第２共通配線１２３０の第２延在部１２３１から複数のゲート配線１１００の延在方向に延びたあと、複数のソース配線１２００の延在方向に向きを変えて延びている。

　複数のゲート配線１１００は、各々の他端側(図１４中の左側)の部分であって表示領域１０６０の外側に位置する複数の冗長部１１０１を有する。アクティブマトリクス基板１０１０には、複数の冗長部１１０１のいずれかと絶縁膜を介して交差し、複数の第２引出配線１２５０と第２共通配線用端子１４７０とを電気的に接続する経路の外側に位置して、第２共通配線用端子１４７０と電気的に接続可能な第２予備配線１７１０が形成されている。すなわち、第２予備配線１７１０は、平面視において複数の第２引出配線１２５０および第１駆動回路の外側に位置している。

　本実施形態においては、第２予備配線１７１０は、１本の第２共通配線１２３０と接続されている。また、第２予備配線１７１０は、全てのゲート配線１１００の冗長部１１０１と絶縁膜を介して交差している。

　また、複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０と複数の出力端子１５００との間で、第３共通配線１２４０と絶縁膜を介して交差し、かつ、複数の第１接続用配線１９００のいずれかと絶縁膜を介して交差する第３予備配線１７９０が設けられている。

　本実施形態においては、１本の第３予備配線１７９０が設けられており、１本の第３予備配線１７９０は、交差している１本の第３共通配線１２４０の第３延在部１２４１から複数のゲート配線１１００の延在方向に延びたあと、複数のソース配線１２００の延在方向に向きを変えて延びている。

　アクティブマトリクス基板１０１０には、複数の冗長部１１０１のいずれかと絶縁膜を介して交差し、複数の第３引出配線１２６０と第３共通配線用端子１４８０とを電気的に接続する経路の外側に位置して、第３共通配線用端子１４８０と電気的に接続可能な第４予備配線１７２０が形成されている。すなわち、第４予備配線１７２０は、平面視において複数の第３引出配線１２６０および第２駆動回路の外側に位置している。

　本実施形態においては、１本の第４予備配線１７２０は、１本の第３共通配線１２４０と接続されている。また、１本の第４予備配線１７２０は、全てのゲート配線１１００の冗長部１１０１と絶縁膜を介して交差している。

　表示領域１０６０を囲むように、補助容量配線１６００が設けられている。補助容量配線１６００には、トランスファーパッド１６１０が接続されている。

　第２予備配線１７１０および第４予備配線１７２０を囲むように、共通電極用配線１３００が設けられている。共通電極用配線１３００には、端子群１４００に含まれる共通電極端子が接続されている。また、共通電極用配線１３００には、トランスファーパッド１３１０がさらに接続されている。

　トランスファーパッド１３１０は、対向基板１０２０に形成されている図示しない共通電極に接続されている。これにより、対向基板１０２０に形成されている共通電極には、共通電極端子から共通電圧を印加することが可能になる。なお、共通電極は必ずしも対向基板１０２０に設けられていなくてもよく、たとえば、水平電界を利用した液晶装置においては、共通電極はアクティブマトリクス基板１０１０に設けられる。

　上記の構成において、レーザ光の照射によるリペア工程が行なわれた後、第１接続用配線１９００、第２接続用配線１９１０および第３接続用配線１９２０にレーザ光を照射して阻害部である断線部を形成する。

　このとき、第１予備配線１７００と複数の第１接続用配線１９００とが交差している複数の交差部１９０１は、複数の第１接続用配線１９００の各々において形成された断線部より複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０側に位置している。

　第３予備配線１７９０と複数の第１接続用配線１９００とが交差している複数の交差部１９０４は、複数の第１接続用配線１９００の各々において形成された断線部より複数の上側ゲート端子１１１０および複数の下側ゲート端子１１２０側に位置している。

　上記の構成により、ゲート配線１１００のリペアを行なうことができる。デジタルスチルカメラおよびプリンタなどの製品に用いられる液晶モジュールでは、本実施形態のように、ゲート配線１１００の信号入力側にドライバ１０５０を実装する場合がある。このような構成においても、本発明は適用可能である。

　また、上記の実施形態の各構成において互いに組み合わせ可能な構成を適宜組み合わせることは、本発明において当然に想定している。

　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１，２，３，３ａ，４　アクティブマトリクス型表示装置、１０，１０１０　アクティブマトリクス基板、２０，１０２０　対向基板、３０，１０３０　回路基板、５０，１０５０　ドライバ、６０，１０６０　表示領域、６１，１０６１　端子領域、７０　断線箇所、８０　ターゲット、９１　断線部、１００，１２００　ソース配線、１０１，１１０１　冗長部、１０２　右側ソース配線群、１０３　左側ソース配線群、１１０　右側ソース端子、１２０　左側ソース端子、１３０，１１３０　第１共通配線、１３０Ｂ　青画素用共通配線、１３０Ｇ　緑画素用共通配線、１３０Ｒ　赤画素用共通配線、１３１，１１３１　第１延在部、１７０，１８０，１１７０，１１８０　第１引出配線、２００，１１００　ゲート配線、２１０　右側ゲート端子、２２０　左側ゲート端子、２３０，１２３０　第２共通配線、２３１，１２３１　第２延在部、２４０，１２４０　第３共通配線、２４１，１２４１　第３延在部、２５０，１２５０　第２引出配線、２６０，１２６０　第３引出配線、３００，１３００　共通電極用配線、３１０，６１０，１３１０，１６１０　トランスファーパッド、４００，１４００　端子群、４１０，４２０，４３０，１４１０，１４２０，１４３０　入力端子、４４０，４５０，４６０，１４４０，１４５０，１４６０　第１共通配線用端子、４７０，１４７０　第２共通配線用端子、４８０，１４８０　第３共通配線用端子、５００，１５００　出力端子、６００，１６００　補助容量配線、７００，７３０，７３１，７３２，７３３，７４３，１７００　第１予備配線、７１０，７６０，７６１，７６２，７６３，１７１０　第２予備配線、７２０，７２１，７２２，７７０，７７１，７７２，７７３，１７２０　第４予備配線、７２３，７２４　コンタクトホール、７４０，７４１，７４２，７４３，７９０，７９１，７９２，１７９０　第３予備配線、９００，１９００　第１接続用配線、９０１，９０４，１９０１，１９０４　交差部、９０２，９０３　第１接続用配線群、９１０，１９１０　第２接続用配線、９２０，１９２０　第３接続用配線、１１１０　上側ゲート端子、１１２０　下側ゲート端子、１２１０　上側ソース端子、１２２０　下側ソース端子。

Claims

　アクティブマトリクス基板(１０)と、
　前記アクティブマトリクス基板(１０)に実装されるドライバ(５０)と、
　前記アクティブマトリクス基板(１０)に電気的に接続される外部基板(３０，４０)と
を備えるアクティブマトリクス型表示装置であって、
　前記アクティブマトリクス基板(１０)は、
　少なくとも表示領域(６０)において互いに平行に延在する複数の第１配線(１００)と、
　前記表示領域(６０)において互いに平行に延在し、前記複数の第１配線(１００)と絶縁膜を介して交差する複数の第２配線(２００)と、
　前記複数の第１配線(１００)の一端側の前記表示領域(６０)の外側に位置する端子領域(６１)内の前記表示領域(６０)側に位置し、前記複数の第２配線(２００)の延在方向に並び、前記ドライバ(５０)からの信号を前記複数の第１配線(１００)にそれぞれ送る複数の第１送信端子(１１０，１２０)と、
　前記複数の第１配線(１００)の一端側の前記表示領域(６０)の外側に位置する端子領域(６１)内の前記表示領域(６０)側に位置し、前記複数の第２配線(２００)の延在方向に並び、前記ドライバ(５０)からの信号を前記複数の第２配線(２００)にそれぞれ送る複数の第２送信端子(２１０，２２０)と、
　前記複数の第１配線(１００)の一端側と前記複数の第１送信端子(１１０，１２０)とをそれぞれ接続する複数の第１引出配線(１７０，１８０)と、
　前記複数の第２配線(２００)の少なくとも一部の一端側と該一端側に位置する前記第２送信端子(２１０)とをそれぞれ接続する複数の第２引出配線(２５０)と、
　前記複数の第２引出配線(２５０)に電気的に接続され、前記複数の第２配線(２００)の少なくとも一部に信号を供給する第１駆動回路(５０)と、
　前記端子領域(６１)内の前記表示領域(６０)側とは反対側に位置し、前記ドライバ(５０)に対して信号を出力する複数の出力端子(５００)と、
　前記端子領域(６１)内において前記複数の出力端子(５００)から見て前記表示領域(６０)側とは反対側に位置し、前記外部基板(３０，４０)から信号が入力される複数の入力端子(４１０)を含む端子群(４００)と、
　前記端子群(４００)に含まれ、前記複数の第１送信端子(１１０，１２０)を経由する信号を入力するための第１共通配線用端子(４４０，４５０，４６０)と、
　前記端子群(４００)に含まれ、前記第２引出配線(２５０)に接続された前記複数の第２送信端子(２１０)を経由する信号を入力するための第２共通配線用端子(４７０)と、
　前記第１共通配線用端子(４４０，４５０，４６０)と接続され、前記複数の第１送信端子(１１０，１２０)と前記複数の出力端子(５００)との間を区切るように延在する第１延在部(１３１)を有する第１共通配線(１３０)と、
　前記第２共通配線用端子(４７０)と接続され、前記第２引出配線(２５０)に接続された前記複数の第２送信端子(２１０)と前記複数の出力端子(５００)との間を区切るように延在する第２延在部(２３１)を有する第２共通配線(２３０)と、
　前記複数の第１送信端子(１１０，１２０)の各々と前記第１共通配線(１３０)の前記第１延在部(１３１)との間に設けられた複数の第１接続用配線(９００)と、
　前記第２引出配線(２５０)に接続された前記複数の第２送信端子(２１０)の各々と前記第２共通配線(２３０)の前記第２延在部(２３１)との間に設けられた複数の第２接続用配線(９１０)と、
　前記第２共通配線(２３０)と絶縁膜を介して交差し、かつ、前記複数の第１接続用配線(９００)のいずれかと絶縁膜を介して交差する第１予備配線(７００)と、
　前記複数の第１配線(１００)の各々の他端側の部分であって前記表示領域(６０)の外側に位置する複数の冗長部(１０１)のいずれかと絶縁膜を介して交差し、平面視において前記複数の第２引出配線(２５０)および前記第１駆動回路(５０)の外側に位置して、前記第２共通配線(２３０)と電気的に接続可能な第２予備配線(７１０)とを有し、
　前記複数の第１接続用配線(９００)の各々は途中に、前記複数の第１送信端子(１１０，１２０)と前記第１共通配線(１３０)との間の電気的接続を阻害する第１阻害部を有し、
　前記複数の第２接続用配線(９１０)の各々は途中に、前記第２引出配線(２５０)に接続された前記複数の第２送信端子(２１０)と前記第２共通配線(２３０)との間の電気的接続を阻害する第２阻害部を有し、
　前記第１予備配線(７００)と前記複数の第１接続用配線(９００)とが交差している複数の交差部(９０１)は、前記複数の第１接続用配線(９００)の各々において前記第１阻害部より前記複数の第１送信端子(１１０，１２０)側に位置している、アクティブマトリクス型表示装置。
　前記アクティブマトリクス基板(１０)は、
　前記複数の第２引出配線(２５０)に接続されていない前記複数の第２配線(２００)の残部の少なくとも一部の他端側に接続された複数の第３引出配線(２６０)と、
　前記複数の第３引出配線(２６０)に電気的に接続され、前記複数の第２配線(２００)の残部の少なくとも一部に信号を供給する第２駆動回路(５０)と、
　前記端子群(４００)に含まれ、前記第３引出配線(２６０)に接続された前記複数の第２送信端子(２２０)を経由する信号を入力するための第３共通配線用端子(４８０)と、
　前記第３共通配線用端子(４８０)と接続され、前記第３引出配線(２６０)に接続された前記複数の第２送信端子(２２０)と前記複数の出力端子(５００)との間を区切るように延在する第３延在部(２４１)を有する第３共通配線(２４０)と、
　前記第３引出配線(２６０)に接続された前記複数の第２送信端子(２２０)の各々と前記第３共通配線(２４０)の前記第３延在部(２４１)との間に設けられた複数の第３接続用配線(９２０)と、
　前記第３共通配線(２４０)と絶縁膜を介して交差し、かつ、前記複数の第１接続用配線(９００)のいずれかと絶縁膜を介して交差する第３予備配線(７９０)と、
　前記複数の第１配線(１００)の各々の他端側の部分であって前記表示領域(６０)の外側に位置する複数の冗長部(１０１)のいずれかと絶縁膜を介して交差し、平面視において前記複数の第３引出配線(２６０)および前記第２駆動回路(５０)の外側に位置して、前記第３共通配線(２４０)と電気的に接続可能な第４予備配線(７２０)とをさらに有し、
　前記複数の第３接続用配線(９２０)の各々は途中に、前記第３引出配線(２６０)に接続された前記複数の第２送信端子(２２０)と前記第３共通配線(２４０)との間の電気的接続を阻害する第３阻害部を有する、請求項１に記載のアクティブマトリクス型表示装置。
　前記アクティブマトリクス基板(１０)は、前記第１共通配線用端子(４４０，４５０，４６０)および前記第１共通配線(１３０)を各々複数有し、
　複数の前記第１共通配線(１３０)はそれぞれ、複数の前記第１共通配線用端子(４４０，４５０，４６０)と接続され、前記複数の第１送信端子(１１０，１２０)と前記複数の出力端子(５００)との間を区切るように延在する前記第１延在部(１３１)を有する、請求項１または２に記載のアクティブマトリクス型表示装置。
　前記第２予備配線(７１０)は、前記第２共通配線(２３０)と接続または絶縁膜を介して交差している、請求項１から３のいずれかに記載のアクティブマトリクス型表示装置。
　前記第１阻害部は、前記複数の第１接続用配線(９００)の各々の途中に断線部(９１)が設けられることにより構成されている、請求項１から４のいずれかに記載のアクティブマトリクス型表示装置。
　前記複数の第１配線(１００)のうちの断線箇所を有する第１配線(１００)と接続された第１接続用配線(９００)は、該第１接続用配線(９００)に交差する前記第１予備配線(７００)と、互いの間に介在している部分の前記絶縁膜が除去されて電気的に接続されており、
　前記第１接続用配線(９００)と電気的に接続された第１予備配線(７００)は、該第１予備配線(７００)に交差する前記第２共通配線(２３０)と、互いの間に介在している部分の前記絶縁膜が除去されて電気的に接続されており、
　前記第１予備配線(７００)と電気的に接続された前記第２共通配線(２３０)は、前記第２予備配線(７１０)と電気的に接続されており、
　前記第２予備配線(７１０)は、前記複数の冗長部(１０１)のいずれかと、互いの間に介在している部分の前記絶縁膜が除去されて電気的に接続されており、
　前記複数の第１配線(１００)のうち前記第１予備配線(７００)と接続された前記第１接続用配線(９００)と電気的に接続されている第１配線(１００)には、前記第１送信端子(１１０，１２０)から入力される前記ドライバ(５０)の信号が前記第１配線(１００)の一端側および他端側の両方から送られる、請求項１から５のいずれかに記載のアクティブマトリクス型表示装置。
　前記複数の第１配線(１００)のうちの断線箇所を有する第１配線(１００)と接続された第１接続用配線(９００)は、該第１接続用配線(９００)に交差する前記第３予備配線(７９０)と、互いの間に介在している部分の前記絶縁膜が除去されて電気的に接続されており、
　前記第１接続用配線(９００)と電気的に接続された第３予備配線(７９０)は、該第３予備配線(７９０)に交差する前記第３共通配線(２４０)と、互いの間に介在している部分の前記絶縁膜が除去されて電気的に接続されており、
　前記第３予備配線(７９０)と電気的に接続された前記第３共通配線(２４０)は、前記第４予備配線(７２０)と電気的に接続されており、
　前記第４予備配線(７２０)は、前記複数の冗長部(１０１)のいずれかと、互いの間に介在している部分の前記絶縁膜が除去されて電気的に接続されており、
　前記複数の第１配線(１００)のうち前記第３予備配線(７９０)と接続された前記第１接続用配線(９００)と電気的に接続されている第１配線(１００)には、前記第１送信端子(１１０，１２０)から入力される前記ドライバ(５０)の信号が前記第１配線(１００)の一端側および他端側の両方から送られる、請求項２に記載のアクティブマトリクス型表示装置。
　前記第２予備配線(７６０)および前記第４予備配線(７７０)が、前記複数の冗長部(１０１)のそれぞれに対して重複しないように接続または絶縁膜を介して交差している、請求項２または請求項７に記載のアクティブマトリクス型表示装置。