WO2012176914A1 - 基板処理時間設定方法及び記憶媒体 - Google Patents

基板処理時間設定方法及び記憶媒体 Download PDF

Info

Publication number
WO2012176914A1
WO2012176914A1 PCT/JP2012/066090 JP2012066090W WO2012176914A1 WO 2012176914 A1 WO2012176914 A1 WO 2012176914A1 JP 2012066090 W JP2012066090 W JP 2012066090W WO 2012176914 A1 WO2012176914 A1 WO 2012176914A1
Authority
WO
WIPO (PCT)
Prior art keywords
time
lot
substrate processing
standby time
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/066090
Other languages
English (en)
French (fr)
Inventor
真士 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US14/122,987 priority Critical patent/US9389607B2/en
Priority to KR1020137034014A priority patent/KR101723264B1/ko
Publication of WO2012176914A1 publication Critical patent/WO2012176914A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0612—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31429—Predict end of job execution, schedule new job beforehand
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Definitions

  • the present invention relates to a substrate processing time setting method and a storage medium.
  • a substrate processing apparatus that performs plasma processing, for example, dry etching processing or film forming processing, on a semiconductor device wafer (hereinafter simply referred to as “wafer”) as a substrate
  • a lot of wafers for example, 25 wafers
  • the wafer is taken out from the supplied carrier, and each wafer is subjected to plasma processing in a single wafer.
  • the substrate processing apparatus responsible for the latter half of the semiconductor device manufacturing process may be in a standby (idle) state until the end of the plasma processing of all wafers in one lot in the substrate processing apparatus responsible for the first half.
  • the idle state plasma processing is not performed in the process module of the substrate processing apparatus, so that the state in the processing chamber of the process module changes from a state optimal for predetermined plasma processing. If the idle state is too long, the state in the processing chamber may change to a state inappropriate for the predetermined plasma processing, so that the carrier of the next lot is supplied and the predetermined plasma processing is performed on each wafer of the carrier. Before, the dummy wafer is carried into the processing chamber, and the dummy wafer is subjected to a dummy processing similar to the predetermined plasma processing, and the state in the processing chamber is changed to a state suitable for the predetermined plasma processing. Further, whether or not to execute the dummy process is determined based on whether or not the time when the idle state is exceeded exceeds a predetermined time (see, for example, Patent Document 1).
  • An object of the present invention is to provide a substrate processing time setting method and a storage medium that can eliminate dummy processing as much as possible.
  • a substrate processing time setting method in a substrate processing apparatus for performing predetermined processing on a single wafer on one lot of substrates including a plurality of substrates In the substrate processing apparatus, a first supply time for calculating a second lot supplied to the substrate processing apparatus after the supply of the first lot including the substrate that is currently subjected to the predetermined processing is calculated.
  • a second calculation step for calculating an expected end time of the predetermined process for all the substrates of the first lot, the calculated expected supply time, and the calculated expected end time
  • a determination step for determining whether or not the waiting time is longer than a reference waiting time that requires dummy processing, and when the calculated expected waiting time is equal to or greater than the reference waiting time, the unprocessed in the first lot
  • an additional setting step of additionally setting an auxiliary waiting time during the predetermined processing of each of the substrates.
  • a substrate processing time setting method is provided.
  • the auxiliary waiting time when the auxiliary waiting time is additionally set in the additional setting step, the waiting time continues after the completion of the predetermined processing of all the substrates of the first lot.
  • all the auxiliary standby times set are the same length.
  • the first calculation step is executed to execute the substrate processing. It is preferable to calculate the expected supply time of the second lot supplied to the apparatus.
  • the length of the auxiliary standby time is preferably shorter than the reference standby time.
  • a computer storing a program for causing a computer to execute a substrate processing time setting method in a substrate processing apparatus for performing predetermined processing on a single wafer on a lot of substrates including a plurality of substrates.
  • the substrate processing time setting method supplies the substrate processing apparatus with the first lot including the substrate that is currently performing the predetermined processing in the substrate processing apparatus.
  • the substrate processing time setting method may include the predetermined processing for all the substrates in the first lot when the auxiliary waiting time is additionally set in the additional setting step. Another determination step for determining whether or not another standby time that is a standby time following the end of the process is longer than the reference standby time, and when the other standby time is equal to or greater than the reference standby time, the addition It is preferable to further include a deletion step of deleting the auxiliary waiting time set as described above.
  • the expected supply time of the second lot to be supplied to the substrate processing apparatus after the supply of the first lot including the substrate currently undergoing the predetermined processing in the substrate processing apparatus, and the first lot Based on the expected end time of the predetermined processing of all the substrates, an expected standby time that is a standby time after completion of the predetermined processing of all the substrates in the first lot in the substrate processing apparatus is calculated and calculated. If the expected standby time is equal to or greater than the reference standby time that requires dummy processing, the auxiliary standby time is additionally set during the predetermined processing of each unprocessed substrate in the first lot. The end time of the predetermined processing for all the substrates in the lot can be delayed, so that the actual waiting time can be made shorter than the reference waiting time. As a result, dummy processing can be eliminated as much as possible.
  • FIG. 1 is a plan view for explaining a substrate processing apparatus and related apparatuses for executing a substrate processing time setting method according to the present embodiment.
  • FIG. 1 in a clean room 10 of a semiconductor device manufacturing factory, there are six substrate processing apparatuses 11, a stocker 13 that stocks a large number of carriers 12, and guides 14 that connect the vicinity of each substrate processing apparatus 11 and the stocker 13. And an automatic material handling system (AMHS) 15 such as an OHT (Overhead Hoist Transport).
  • AMHS automatic material handling system
  • each substrate processing apparatus 11, stocker 13 and AMHS 15 are communicably connected to a host computer (not shown) by wire or wirelessly.
  • One carrier 12 accommodates one lot of wafers composed of a plurality of, for example, 25 wafers.
  • Each carrier 12 is transported between the stocker 13 and each substrate processing apparatus 11 by the AMHS 15 and, when loaded into each substrate processing apparatus 11, plasma processing is performed on each wafer accommodated in the carrier 12 by the substrate processing apparatus 11, for example, Then, a dry etching process or a film forming process is performed.
  • Each substrate processing apparatus 11 takes out a wafer from three load ports 16 that receive the loaded carrier 12, and the carrier 12 received in the load port 16, and accommodates the wafer subjected to plasma processing in the carrier 12.
  • a process module 18 for accommodating each wafer in a processing chamber and performing plasma processing on the wafer, and a controller (not shown) for controlling the operation of each module.
  • the wafer is transferred from the load port 16 through the loader module 17 and the transfer module 19 to the process chamber of the process module 18 in a single wafer.
  • the wafer is transferred from the processing chamber of the process module 18 to the load port 16 via the transfer module 19 and the loader module 17 in a single wafer, and then accommodated in the carrier 12.
  • the carrier 12 When each wafer is subjected to plasma processing and one lot of processed wafers are stored in the carrier 12, the carrier 12 is unloaded from the substrate processing apparatus 11, and then the next plasma processing is performed on each wafer by the AMHS 15. It is carried into the substrate processing apparatus 11 to be applied. Therefore, in the same substrate processing apparatus 11, the same plasma processing is repeatedly performed on each wafer of a plurality of lots.
  • each process module 18 of the substrate processing apparatus 11 does not perform the plasma processing on the wafer and enters a standby (idle) state.
  • FIG. 2 is a time chart for explaining idle time.
  • the horizontal direction corresponds to the passage of time.
  • the carrier 12 containing the wafer of the next lot is carried into the substrate processing apparatus 11 by the AMHS 15 (indicated by “carrying in the next lot C” in the drawing), but each wafer of the next lot is immediately subjected to plasma processing.
  • the controller of the substrate processing apparatus 11 informs the host computer of the identification number of the carrier 12 loaded, and inquires about the contents of the plasma processing to be performed on each wafer of the carrier 12 (indicated by “CID confirmation” in the figure). .
  • the host computer determines the contents of the plasma processing corresponding to the contacted identification number, contacts the controller of the substrate processing apparatus 11 (indicated by “determined PJ etc.” in the figure), and the contents of the plasma processing, etc.
  • the controller that has received the communication controls the operation of each module and first carries the first wafer of the next lot from the carrier 12 into the processing chamber of the process module 18 to perform plasma processing on the wafer.
  • the processing and the loading / unloading of wafers between the processing chambers of the carrier 12 through the process module 18 are repeated.
  • each process module of the substrate processing apparatus 11 is the time from when the carrier 12 containing the processed wafer of this lot is unloaded until the first wafer of the next lot is subjected to plasma processing.
  • the time when 18 does not perform plasma processing on the wafer is defined as “idle time” (standby time).
  • the state in the processing chamber changes from the state optimal for the plasma processing.
  • the longer the idle time the more the state in the processing chamber becomes inappropriate for the plasma processing. Approaching. Therefore, when the idle time is longer than the time (hereinafter referred to as “dummy processing required idle time”) (reference standby time) during which the state in the processing chamber changes to a state inappropriate for plasma processing, In order to change the state to a state suitable for plasma processing, dummy processing is performed in the processing chamber of each process module 18.
  • FIG. 3 is a time chart for explaining the dummy processing.
  • the horizontal direction corresponds to the passage of time.
  • the idle time is longer than the idle time required for the dummy processing.
  • the carrier 12 containing the wafer of the next lot is loaded into the substrate processing apparatus 11, it is immediately subjected to CID confirmation, PJ determination, and the like.
  • a dummy wafer that is not used for manufacturing a semiconductor device is carried into the processing chamber of each process module 18 from the outside of the substrate processing apparatus 11 (“Dummy loading” in the figure).
  • the dummy process having the content similar to the content of the plasma process received from the host computer is applied to the loaded dummy wafer (indicated by “dummy process” in the figure). Thereby, the state in the processing chamber changes to a state suitable for plasma processing.
  • the first wafer of the next lot is carried into the processing chamber of the process module 18 and subjected to plasma processing. Thereafter, the plasma processing of each wafer and the wafer between the carrier 12 and the processing chamber of the process module 18 are performed. Is repeatedly carried in and out.
  • the dummy process is an essentially unnecessary process, and there is a possibility that the throughput is lowered and the cost is increased.
  • various processing times in the lot are set so as to minimize the idle time that continues after the plasma processing of all the wafers in the lot.
  • FIG. 4 is a flowchart showing an idle time addition process as a substrate processing time setting method according to the present embodiment.
  • the expected end time of the plasma processing of all wafers in the next lot in the other substrate processing apparatus 11 that performs the plasma processing of the previous process on each wafer before the plasma processing performed on each wafer by the substrate processing apparatus 11. Is calculated by the controller of another substrate processing apparatus 11 and communicated to the host computer.
  • the host computer calculates the estimated supply time of the next lot to the substrate processing apparatus 11 based on the predicted completion time in the other substrate processing apparatus 11 (step S41) (first calculation step).
  • the calculated expected supply time is notified to the controller of the substrate processing apparatus 11.
  • the controller of the substrate processing apparatus 11 calculates the expected end time of plasma processing for all wafers in the lot (step S42) (second calculation step), and further receives the estimated supply time and calculation of the received next lot. Based on the estimated plasma processing end time of the lot, the expected idle time (expected standby time) following the completion of the plasma processing for all the wafers in the lot is calculated (step S43) (third step).
  • FIG. 5 is a time chart for explaining the expected idle time.
  • the horizontal direction corresponds to the passage of time.
  • the carrier 12 containing the processed wafer of this lot is unloaded when it is assumed that dummy processing is not performed regardless of the supply time of the second lot. This corresponds to the time from when the first wafer of the next lot is subjected to plasma processing.
  • the controller of the substrate processing apparatus 11 determines whether or not the expected idle time is longer than the idle time required for dummy processing (step S44) (determination step).
  • step S44 if the expected idle time is shorter than the idle time required for dummy processing, for example, as shown in FIG. 2, the controller of the substrate processing apparatus 11 sets the plasma processing start time of each unprocessed wafer in this lot, This process is terminated without changing the start time of loading / unloading of each wafer.
  • the expected idle time is equal to or longer than the idle time required for dummy processing, as shown in FIG. 6, during the plasma processing of each unprocessed wafer of this lot, more specifically, the plasma of a certain unprocessed wafer.
  • the next unprocessed wafer is loaded into the processing chamber of the process module 18 (“loading” in the drawing).
  • a supplementary idle time (auxiliary standby time) is additionally set (step S45) (additional setting step).
  • the auxiliary idle time is set by the number obtained by subtracting 1 from the number of unprocessed wafers in this lot.
  • Each auxiliary idle time has the same length and is set shorter than the idle time required for dummy processing.
  • each auxiliary idle time is the time when the carrier 12 containing the plasma-processed wafer of this lot is carried out when the auxiliary idle time is added and set (the right end of “carrying out this lot C” in the figure). Is set so as not to be later than the expected supply time of the next lot (the left end of “next lot C loading” in the figure).
  • step S45 the idle time after the plasma processing of all the wafers in this lot when the auxiliary idle time is additionally set in step S45 (hereinafter referred to as “actual idle time”) (other standby time)
  • step S46 the controller of the substrate processing apparatus 11 determines whether or not the calculated actual idle time is longer than the dummy processing-required idle time (step S46) (other determination step).
  • step S46 if the actual idle time is shorter than the idle time required for the dummy process, this process is terminated. On the other hand, if the actual idle time is equal to or greater than the idle time necessary for the dummy process, it is added in step S45. All the auxiliary idle times set in the above are deleted (step S47) (deletion step), and as shown in FIG. 3, the idle time is returned to a state longer than the dummy process required idle time, and this process is terminated.
  • the auxiliary idle time is additionally set during the plasma process for each unprocessed wafer in this lot.
  • the plasma processing end time of all the wafers in this lot can be delayed, so that the actual idle time can be made shorter than the dummy processing required idle time.
  • dummy processing can be eliminated as much as possible.
  • each auxiliary idle time is additionally set in step S45 of FIG. 4, if the actual idle time is equal to or longer than the idle time required for dummy processing, it is necessary to execute dummy processing. That is, dummy processing is further executed after waiting for each auxiliary idle time, and the processing time is unnecessarily extended.
  • the actual idle time is equal to or longer than the dummy process-required idle time, all the auxiliary idle times set in step S45 are deleted. As a result, it is possible to prevent further dummy processing from being performed after waiting for each auxiliary idle time, thereby preventing unnecessary increase in processing time.
  • each auxiliary idle time set additionally has the same length.
  • each auxiliary idle time does not have to be the same length, and each auxiliary idle time is an idle that requires dummy processing. If the actual idle time is shorter than the time required for dummy processing, the length of each auxiliary idle time can be freely set. For example, as shown in FIG. 7, the auxiliary idle time may be set to be shorter as the last wafer of this lot is approached. In this case, since the total amount of idle time immediately before the plasma processing of the first wafer of the next lot can be reduced, the plasma processing can be more stably performed on the first wafer of the next lot.
  • the controller of the other substrate processing apparatus 11 makes all of the next lots in the other substrate processing apparatus 11 when the plasma processing (other predetermined processing) of the first wafer of the next lot is completed.
  • the estimated end time of the plasma processing of the wafer is calculated and notified to the host computer, and the host computer calculates the estimated supply time of the next lot to the substrate processing apparatus 11 based on the notified estimated end time. Also good. Thereby, it is possible to quickly calculate the expected idle time and determine whether or not the calculated expected idle time is equal to or greater than the dummy process required idle time. As a result, the auxiliary idle time can be additionally set with a time margin.
  • the host computer calculates the expected supply time of the next lot to the substrate processing apparatus 11, but the controller of the substrate processing apparatus 11 performs the other substrate processing from the controller of the other substrate processing apparatus 11.
  • the expected supply time of plasma processing in the apparatus 11 may be directly received, and the expected supply time may be calculated based on the expected completion time.
  • the controller of the substrate processing apparatus 11 calculates the expected idle time, but the host computer receives the expected end time of the plasma processing of all wafers of this lot from the controller of the substrate processing apparatus 11.
  • the estimated idle time may be calculated based on the estimated end time and the estimated supply time of the next lot, and the host computer may determine whether the estimated idle time is longer than the idle time required for dummy processing. Good.
  • An object of the present invention is to supply a computer or the like a storage medium that records a software program that implements the functions of the above-described embodiments, and the computer CPU reads and executes the program stored in the storage medium. Is also achieved.
  • the program itself read from the storage medium realizes the functions of the above-described embodiment, and the program and the storage medium storing the program constitute the present invention.
  • Examples of storage media for supplying the program include RAM, NV-RAM, floppy (registered trademark) disk, hard disk, magneto-optical disk, CD-ROM, CD-R, CD-RW, DVD (DVD-). Any optical disc such as ROM, DVD-RAM, DVD-RW, DVD + RW), magnetic tape, non-volatile memory card, other ROM, or the like may be used.
  • the program may be supplied to the computer by downloading it from another computer or database (not shown) connected to the Internet, a commercial network, a local area network, or the like.
  • the function expansion board or This includes a case where the CPU or the like provided in the function expansion unit performs part or all of the actual processing and the functions of the above-described embodiments are realized by the processing.
  • the form of the program may be in the form of object code, a program executed by an interpreter, script data supplied to the OS, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　ダミー処理を極力廃止することができる基板処理時間設定方法を提供する。他の基板処理装置１１におけるプラズマ処理の終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻が算出され、本ロットの全てのウエハのプラズマ処理の終了予想時刻が算出され、次ロットの供給予想時刻及び本ロットのプラズマ処理の終了予想時刻に基づいて、本ロットの全てのウエハのプラズマ処理の終了後に続く予想アイドル時間が算出され、予想アイドル時間がダミー処理必要アイドル時間以上である場合、本ロットの未処理の各ウエハのプラズマ処理の間に補助アイドル時間が追加されて設定される。

Description

基板処理時間設定方法及び記憶媒体
　本発明は、基板処理時間設定方法及び記憶媒体に関する。
　基板としての半導体デバイス用ウエハ（以下、単に「ウエハ」という）にプラズマ処理、例えば、ドライエッチング処理や成膜処理を施す基板処理装置では、複数枚、例えば２５枚のウエハからなる１ロットのウエハが１つの容器（キャリア）に収容されて供給される。また、基板処理装置では供給されたキャリアからウエハが取り出されて枚葉で各ウエハにプラズマ処理が施される。
　半導体デバイスを製造するためには、ウエハに何種類ものプラズマ処理を施す必要があり、１つの基板処理装置だけでは必要な全てのプラズマ処理をウエハに施すことができない。したがって、ある基板処理装置においてウエハに何種類かのプラズマ処理を施した後、他の基板処理装置において当該ウエハに他の何種類かのプラズマ処理を施している。各ウエハは基板処理装置間を移動する際、キャリアに収容されてロット単位で移動される。
　各基板処理装置がウエハに施す所定のプラズマ処理の種類は異なるため、各基板処理装置において所定のプラズマ処理を１ロットの全てのウエハへ施すために要する時間は異なる。したがって、半導体デバイスの製造工程のうち後半の工程を受け持つ基板処理装置が、前半の工程を受け持つ基板処理装置における１ロットの全てのウエハのプラズマ処理の終了まで待機（アイドル）状態となることがある。
　アイドル状態の間、基板処理装置のプロセスモジュールではプラズマ処理が行われないため、プロセスモジュールの処理室内の状態が所定のプラズマ処理に最適な状態から変化する。アイドル状態が余りに長いと処理室内の状態が所定のプラズマ処理に不適切な状態にまで変化することがあるため、次のロットのキャリアが供給されて当該キャリアの各ウエハに所定のプラズマ処理を施す前に、ダミーウエハを処理室内に搬入して該ダミーウエハに所定のプラズマ処理に類似するダミー処理を施し、処理室内の状態を所定のプラズマ処理に適した状態へ変化させる。また、ダミー処理を実行するか否かは、アイドル状態となる時間が所定の時間を超えるか否かに基づいて判断される（例えば、特許文献１参照。）。
特開２００６−１２１０３０号公報
　しかしながら、ダミー処理は本質的に不必要な処理であるため、例え、実行回数が少なくてもスループットを低下させるという問題があり、また、ダミー処理にはダミーウエハが必要となるため、コストの増加を招くという問題がある。
　本発明の目的は、ダミー処理を極力廃止することができる基板処理時間設定方法及び記憶媒体を提供することにある。
　上記目的を達成するために、本発明の第１の態様によれば、複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法であって、前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする基板処理時間設定方法が提供される。
　本発明の第１の態様において、前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することが好ましい。
　本発明の第１の態様において、前記設定される全ての前記補助待機時間は同じ長さであることが好ましい。
　本発明の第１の態様において、他の基板処理装置において前記第２のロットにおける最初の前記基板の他の所定の処理が終了した際に、前記第１の算出ステップを実行して前記基板処理装置に供給される第２のロットの供給予想時刻を算出することが好ましい。
　本発明の第１の態様において、前記補助待機時間の長さは前記基準待機時間よりも短いことが好ましい。
　本発明の第２の態様によれば、複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記基板処理時間設定方法は、前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有する記憶媒体が提供される。
　本発明の第２の態様において、前記基板処理時間設定方法は、前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することが好ましい。
　本発明によれば、基板処理装置において現在、所定の処理を施している基板を含む第１のロットの供給後に基板処理装置に供給される第２のロットの供給予想時刻、及び第１のロットの全ての基板の所定の処理の終了予想時刻に基づいて、基板処理装置における第１のロットの全ての基板の所定の処理の終了後に続く待機時間である予想待機時間が算出され、算出された予想待機時間がダミー処理を必要とする基準待機時間以上である場合、第１のロットにおける未処理の各基板の所定の処理の間に補助待機時間が追加されて設定されるので、第１のロットの全ての基板の所定の処理の終了時刻を遅らせることができ、もって、実際の待機時間を基準待機時間よりも短くすることができる。その結果、ダミー処理を極力廃止することができる。
本発明の実施の形態に係る基板処理時間設定方法を実行する基板処理装置及び関連装置を説明するための平面図である。 アイドル時間を説明するためのタイムチャートである。 ダミー処理を説明するためのタイムチャートである。 本実施の形態に係る基板処理時間設定方法としてのアイドル時間追加処理を示すフローチャートである。 予想アイドル時間を説明するためのタイムチャートである。 補助アイドル時間の追加設定を説明するためのタイムチャートである。 補助アイドル時間の追加設定の変形例を説明するためのタイムチャートである。
　以下、本発明の実施の形態について図面を参照しながら説明する。
　図１は、本実施の形態に係る基板処理時間設定方法を実行する基板処理装置及び関連装置を説明するための平面図である。
　図１において、半導体デバイス製造工場のクリーンルーム１０内には、６つの基板処理装置１１と、多数のキャリア１２をストックするストッカー１３と、各基板処理装置１１及びストッカー１３の近傍を結ぶガイド１４に沿って移動するＯＨＴ（Ｏｖｅｒｈｅａｄ　Ｈｏｉｓｔ　Ｔｒａｎｓｐｏｒｔ）等のＡＭＨＳ（Ａｕｔｏｍａｔｅｄ　Ｍａｔｅｒｉａｌ　Ｈａｎｄｉｎｇ　Ｓｙｓｔｅｍ）１５とが配置されている。また、各基板処理装置１１、ストッカー１３及びＡＭＨＳ１５は有線又は無線によってホストコンピュータ（図示しない）と通信可能に接続されている。
　１つのキャリア１２は、複数枚、例えば、２５枚のウエハからなる１ロットのウエハを収容する。各キャリア１２はＡＭＨＳ１５によってストッカー１３及び各基板処理装置１１の間を搬送され、各基板処理装置１１へ搬入された際、当該基板処理装置１１によってキャリア１２に収容された各ウエハにプラズマ処理、例えば、ドライエッチング処理や成膜処理が施される。
　各基板処理装置１１は、搬入されたキャリア１２を受け入れる３つのロードポート１６と、該ロードポート１６に受け入れられたキャリア１２からウエハを取り出し、且つプラズマ処理が施されたウエハをキャリア１２へ収容する１つのローダーモジュール１７と、該ローダーモジュール１７に接続されて設けられ、ローダーモジュール１７及び後述のプロセスモジュール１８の間でウエハを搬送するトランスファモジュール１９と、該トランスファモジュール１９の周りを囲むように設けられ、各ウエハを処理室に収容して該ウエハにプラズマ処理を施すプロセスモジュール１８と、各モジュールの動作を制御するコントローラ（図示しない）とを備える。
　基板処理装置１１では、未処理のウエハがキャリア１２から取り出された後、ロードポート１６からローダーモジュール１７及びトランスファモジュール１９を経由してプロセスモジュール１８の処理室へ枚葉で搬送され、処理済みのウエハがプロセスモジュール１８の処理室からトランスファモジュール１９及びローダーモジュール１７を経由してロードポート１６へ枚葉で搬送された後、キャリア１２へ収容される。
　各ウエハにプラズマ処理が施されてキャリア１２に１ロットの処理済みのウエハが収容されると、当該キャリア１２は基板処理装置１１から搬出され、その後、ＡＭＨＳ１５によって次工程のプラズマ処理を各ウエハに施す基板処理装置１１へ搬入される。したがって、一の基板処理装置１１においては複数のロットの各ウエハに同じプラズマ処理を繰り返して施す。
　しかしながら、各基板処理装置１１がウエハに施すプラズマ処理の種類は異なるため、各基板処理装置１１においてプラズマ処理を１ロットの全てのウエハへ施すために要する時間は異なり、現在、プラズマ処理を施しているウエハを含むロット（以下、「本ロット」という。）（第１のロット）の全てのウエハのプラズマ処理が終了した後であっても、本ロットの次に供給されるべきロット（以下、「次ロット」という。）（第２のロット）が供給されていないことがある。このような場合、本ロットの全てのウエハのプラズマ処理の終了後、基板処理装置１１の各プロセスモジュール１８はウエハにプラズマ処理を施さず、待機（アイドル）状態となる。
　図２は、アイドル時間を説明するためのタイムチャートである。なお、図２において横方向が時間の経過に対応する。
　図２では、ある基板処理装置１１において、本ロットでは各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入（図中「入替」で示す。）が繰り返されて本ロットの全てのウエハにプラズマ処理が施された後、１ロットの処理済みのウエハを収容したキャリア１２が基板処理装置１１からＡＭＨＳ１５によって搬出される（図中「本ロットＣ搬出」で示す。）。
　その後、次ロットのウエハを収容したキャリア１２がＡＭＨＳ１５によって当該基板処理装置１１へ搬入される（図中「次ロットＣ搬入」で示す。）が、直ちに次ロットの各ウエハへプラズマ処理が施されず、まず、基板処理装置１１のコントローラが搬入されたキャリア１２の識別番号をホストコンピュータに連絡して、当該キャリア１２の各ウエハに施すプラズマ処理の内容を問い合わせる（図中「ＣＩＤ確認」で示す。）。
　次いで、ホストコンピュータは連絡された識別番号に対応するプラズマ処理の内容等を決定し、基板処理装置１１のコントローラへ連絡し（図中「ＰＪ等決定」で示す。）、プラズマ処理の内容等の連絡を受けたコントローラは、各モジュールの動作を制御してまず次ロットの最初のウエハをキャリア１２からプロセスモジュール１８の処理室へ搬入して当該ウエハにプラズマ処理を施し、その後、各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入（図中「入替」で示す。）が繰り返される。
　本実施の形態では、本ロットの処理済みのウエハを収容したキャリア１２が搬出された後から次ロットの最初のウエハにプラズマ処理が施されるまでの時間である基板処理装置１１の各プロセスモジュール１８がウエハにプラズマ処理を施さない時間を「アイドル時間」（待機時間）と定義する。
　アイドル時間では各プロセスモジュール１８においてプラズマ処理が実行されないため、処理室内の状態がプラズマ処理に最適な状態から変化していき、アイドル時間が長いほど処理室内の状態はプラズマ処理に不適切な状態へ近づいていく。したがって、アイドル時間が、処理室内の状態がプラズマ処理に不適切な状態まで変化してしまう時間（以下、「ダミー処理必要アイドル時間」という。）（基準待機時間）よりも長いときには、処理室内の状態をプラズマ処理に適した状態に変化させるために各プロセスモジュール１８の処理室においてダミー処理を行う。
　図３は、ダミー処理を説明するためのタイムチャートである。なお、図３においても横方向が時間の経過に対応する。
　図３では、アイドル時間がダミー処理必要アイドル時間より長いが、このような場合、次ロットのウエハを収容したキャリア１２が基板処理装置１１へ搬入された後、ＣＩＤ確認やＰＪ等決定を経て直ちに次ロットの最初のウエハへプラズマ処理を施すことなく、まず、半導体デバイスの製造に用いられないダミーウエハを基板処理装置１１の外部から各プロセスモジュール１８の処理室へ搬入し（図中「ダミー搬入」で示す。）、ホストコンピュータから連絡を受けたプラズマ処理の内容と類似する内容のダミー処理を搬入されたダミーウエハへ施す（図中「ダミー処理」で示す。）。これにより、処理室内の状態がプラズマ処理に適した状態に変化する。
　次いで、次ロットの最初のウエハがプロセスモジュール１８の処理室へ搬入されて当該ウエハにプラズマ処理が施され、その後、各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入が繰り返される。
　ところで、上述したように、ダミー処理は本質的に不必要な処理であり、スループットを低下させるとともにコストの増加を招くという虞がある。
　本実施の形態では、これに対応して、本ロットの全てのウエハのプラズマ処理の終了後に続くアイドル時間を極力短くするように、本ロットにおける各種処理の時間を設定する。
　図４は、本実施の形態に係る基板処理時間設定方法としてのアイドル時間追加処理を示すフローチャートである。
　図４において、まず、当該基板処理装置１１が各ウエハに施すプラズマ処理よりも前工程のプラズマ処理を各ウエハに施す他の基板処理装置１１における次ロットの全てのウエハのプラズマ処理の終了予想時刻を、他の基板処理装置１１のコントローラが算出してホストコンピュータへ連絡する。
　次いで、ホストコンピュータは連絡された他の基板処理装置１１における終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻を算出し（ステップＳ４１）（第１の算出ステップ）、該算出された供給予想時刻を当該基板処理装置１１のコントローラへ連絡する。
　次いで、当該基板処理装置１１のコントローラは本ロットの全てのウエハのプラズマ処理の終了予想時刻を算出し（ステップＳ４２）（第２の算出ステップ）、さらに、受信した次ロットの供給予想時刻及び算出された本ロットのプラズマ処理の終了予想時刻に基づいて、本ロットの全てのウエハのプラズマ処理の終了後に続く予想アイドル時間（予想待機時間）を算出する（ステップＳ４３）（第３のステップ）。
　図５は、予想アイドル時間を説明するためのタイムチャートである。なお、図５においても横方向が時間の経過に対応する。
　図５に示すように、「予想アイドル時間」は第２のロットの供給時刻にかかわらずにダミー処理を行わないと仮定した場合における、本ロットの処理済みのウエハを収容したキャリア１２が搬出された後から次ロットの最初のウエハにプラズマ処理が施されるまでの時間に該当する。
　図４に戻り、当該基板処理装置１１のコントローラは、予想アイドル時間がダミー処理必要アイドル時間よりも長いか否かを判定する（ステップＳ４４）（判定ステップ）。
　ステップＳ４４の判定の結果、予想アイドル時間がダミー処理必要アイドル時間より短い場合、例えば、図２に示すように、基板処理装置１１のコントローラは本ロットの未処理の各ウエハのプラズマ処理開始時刻や各ウエハの搬出入の開始時刻を変更することなく、本処理を終了する。
　一方、予想アイドル時間がダミー処理必要アイドル時間以上である場合、図６に示すように、本ロットの未処理の各ウエハのプラズマ処理の間、より具体的には、ある未処理のウエハのプラズマ処理が終了してプロセスモジュール１８の処理室から搬出された（図中「搬出」で示す。）後、次の未処理のウエハがプロセスモジュール１８の処理室へ搬入される（図中「搬入」で示す。）までの間に補助アイドル時間（補助待機時間）を追加して設定する（ステップＳ４５）（追加設定ステップ）。補助アイドル時間は本ロットの未処理のウエハの枚数から１を引いた数だけ設定される。各補助アイドル時間は同じ長さであり、ダミー処理必要アイドル時間よりも短く設定される。また、各補助アイドル時間は、当該補助アイドル時間を追加して設定した際における本ロットのプラズマ処理済みのウエハを収容したキャリア１２が搬出される時刻（図中「本ロットＣ搬出」の右端）が次ロットの供給予想時刻（図中「次ロットＣ搬入」の左端）よりも遅くならないように設定される。
　次いで、ステップＳ４５で補助アイドル時間が追加して設定された際における本ロットの全てのウエハのプラズマ処理の終了後のアイドル時間（以下、「実際のアイドル時間」という。）（他の待機時間）を算出し、基板処理装置１１のコントローラは、算出された実際のアイドル時間がダミー処理必要アイドル時間よりも長いか否かを判定する（ステップＳ４６）（他の判定ステップ）。
　ステップＳ４６の判定の結果、実際のアイドル時間がダミー処理必要アイドル時間より短い場合は、本処理を終了し、一方、実際のアイドル時間がダミー処理必要アイドル時間以上である場合、ステップＳ４５で追加して設定された各補助アイドル時間を全て削除し（ステップＳ４７）（削除ステップ）、図３に示すように、アイドル時間をダミー処理必要アイドル時間より長い状態に戻して本処理を終了する。
　図４の処理によれば、予想アイドル時間がダミー処理必要アイドル時間以上である場合、本ロットの未処理の各ウエハのプラズマ処理の間に補助アイドル時間が追加されて設定されるので、図６に示すように、本ロットの全てのウエハのプラズマ処理の終了時刻を遅らせることができ、もって、実際のアイドル時間をダミー処理必要アイドル時間よりも短くすることができる。その結果、ダミー処理を極力廃止することができる。
　また、図４の処理では、補助アイドル時間の長さはダミー処理必要アイドル時間よりも短いので、本ロットの各ウエハのプラズマ処理においてダミー処理が必要となるのを確実に防止することができる。
　ところで、図４のステップＳ４５で各補助アイドル時間が追加設定された場合において実際のアイドル時間がダミー処理必要アイドル時間以上であれば、やはりダミー処理を実行する必要がある。すなわち、各補助アイドル時間を待機した上でさらにダミー処理を実行することになり、無駄に処理時間が延びる。これに対応して図４の処理では、実際のアイドル時間がダミー処理必要アイドル時間以上である場合、ステップＳ４５で追加して設定された各補助アイドル時間を全て削除する。これにより、各補助アイドル時間を待機した上でさらにダミー処理が行われるのを防止することができ、もって、無駄に処理時間が延びるのを防止することができる。
　上述した図４の処理では、追加して設定される各補助アイドル時間が同じ長さであったが、各補助アイドル時間は同じ長さである必要はなく、各補助アイドル時間がダミー処理必要アイドル時間よりも短く、且つ実際のアイドル時間がダミー処理必要アイドル時間よりも短くなれば、各補助アイドル時間の長さを自由に設定することができる。例えば、図７に示すように、本ロットの最後のウエハに近づくほど補助アイドル時間が短くなるように設定してもよい。この場合、次ロットの最初のウエハのプラズマ処理の直前におけるアイドル時間の合計量を少なくすることができるので、次ロットの最初のウエハへより安定的にプラズマ処理を施すことができる。
　また、図４の処理において他の基板処理装置１１のコントローラは、次ロットの最初のウエハのプラズマ処理（他の所定の処理）が終了した際に、他の基板処理装置１１における次ロットの全てのウエハのプラズマ処理の終了予想時刻を算出してホストコンピュータへ連絡し、該ホストコンピュータは連絡された終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻を算出してもよい。これにより、予想アイドル時間の算出、並びに算出された予想アイドル時間がダミー処理必要アイドル時間以上であるか否かの判定を早く行うことができる。その結果、補助アイドル時間を時間的余裕をもって追加して設定することができる。
　また、図４の処理では、ホストコンピュータが次ロットの当該基板処理装置１１への供給予想時刻を算出したが、他の基板処理装置１１のコントローラから当該基板処理装置１１のコントローラが他の基板処理装置１１におけるプラズマ処理の終了予想時刻を直接受信して該終了予想時刻に基づいて上記供給予想時刻を算出してもよい。さらに、図４の処理では、当該基板処理装置１１のコントローラが予想アイドル時間を算出したが、ホストコンピュータが当該基板処理装置１１のコントローラから本ロットの全てのウエハのプラズマ処理の終了予想時刻を受信し、該終了予想時刻及び次ロットの供給予想時刻に基づいて予想アイドル時間を算出してもよく、予想アイドル時間がダミー処理必要アイドル時間よりも長いか否かの判定もホストコンピュータが行ってもよい。
　以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
　本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムを記録した記憶媒体を、コンピュータ等に供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムを読み出して実行することによっても達成される。
　この場合、記憶媒体から読み出されたプログラム自体が上述した実施の形態の機能を実現することになり、プログラム及びそのプログラムを記憶した記憶媒体は本発明を構成することになる。
　また、プログラムを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムを記憶できるものであればよい。或いは、上記プログラムは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
　また、コンピュータのＣＰＵが読み出したプログラムを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
　更に、記憶媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
　上記プログラムの形態は、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
１１　基板処理装置
１２　キャリア
１８　プロセスモジュール

Claims (7)

  1. 　複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法であって、
    　前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、
    　前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、
    　前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、
    　前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、
    　前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする基板処理時間設定方法。
  2. 　前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、
    　前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする請求項１記載の基板処理時間設定方法。
  3. 　前記設定される全ての前記補助待機時間は同じ長さであることを特徴とする請求項１記載の基板処理時間設定方法。
  4. 　他の基板処理装置において前記第２のロットにおける最初の前記基板の他の所定の処理が終了した際に、前記第１の算出ステップを実行して前記基板処理装置に供給される第２のロットの供給予想時刻を算出することを特徴とする請求項１記載の基板処理時間設定方法。
  5. 前記補助待機時間の長さは前記基準待機時間よりも短いことを特徴とする請求項１記載の基板処理時間設定方法。
  6. 　複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記基板処理時間設定方法は、
    　前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、
    　前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、
    　前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、
    　前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、
    　前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする記憶媒体。
  7. 　前記基板処理時間設定方法は、
    　前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、
    　前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする請求項６記載の記憶媒体。
PCT/JP2012/066090 2011-06-24 2012-06-18 基板処理時間設定方法及び記憶媒体 Ceased WO2012176914A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/122,987 US9389607B2 (en) 2011-06-24 2012-06-18 Method for setting substrate-treatment time, and storage medium
KR1020137034014A KR101723264B1 (ko) 2011-06-24 2012-06-18 기판 처리 시간 설정 방법 및 기억 매체

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011140459A JP5813389B2 (ja) 2011-06-24 2011-06-24 基板処理時間設定方法及び記憶媒体
JP2011-140459 2011-06-24

Publications (1)

Publication Number Publication Date
WO2012176914A1 true WO2012176914A1 (ja) 2012-12-27

Family

ID=47422741

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/066090 Ceased WO2012176914A1 (ja) 2011-06-24 2012-06-18 基板処理時間設定方法及び記憶媒体

Country Status (5)

Country Link
US (1) US9389607B2 (ja)
JP (1) JP5813389B2 (ja)
KR (1) KR101723264B1 (ja)
TW (1) TWI538080B (ja)
WO (1) WO2012176914A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置
JP6244131B2 (ja) * 2013-07-29 2017-12-06 株式会社日立国際電気 基板処理装置及びその制御方法、並びにプログラム
JP2016103496A (ja) * 2014-11-27 2016-06-02 株式会社日立ハイテクノロジーズ プラズマ処理装置
DE102015211941A1 (de) * 2015-06-26 2016-12-29 Zf Friedrichshafen Ag Verfahren und Vorrichtung zur Reduzierung eines Energiebedarfs einer Werkzeugmaschine und Werkzeugmaschinensystem
US10438828B2 (en) 2016-10-03 2019-10-08 Applied Materials, Inc. Methods and apparatus to prevent interference between processing chambers
JP7013618B2 (ja) 2020-02-03 2022-01-31 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
JP7638733B2 (ja) * 2021-03-03 2025-03-04 東京エレクトロン株式会社 表示方法、制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326731A (ja) * 1996-12-19 1998-12-08 Applied Materials Inc 全プロセス集積化用プロセスレシピと調整レシピのチャンバ間同期化
JP2001351964A (ja) * 2000-06-09 2001-12-21 Nec Corp 半導体製造ラインの搬送制御システム及び方法並びに記録媒体
JP2011091334A (ja) * 2009-10-26 2011-05-06 Ulvac Japan Ltd 基板処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660582B2 (ja) * 2000-12-04 2005-06-15 株式会社日立製作所 プラズマエッチング処理装置
US7139631B2 (en) * 2003-03-12 2006-11-21 Asml Holding N.V. Method and system to compensate for scanner system timing variability in a semiconductor wafer fabrication system
JP5080724B2 (ja) 2004-03-05 2012-11-21 東京エレクトロン株式会社 基板処理装置、基板処理方法、及びプログラム
US20050233477A1 (en) 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
JP4353903B2 (ja) * 2005-01-07 2009-10-28 東京エレクトロン株式会社 クラスタツールの処理システム
JP4646941B2 (ja) * 2007-03-30 2011-03-09 東京エレクトロン株式会社 基板処理装置及びその処理室内の状態安定化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326731A (ja) * 1996-12-19 1998-12-08 Applied Materials Inc 全プロセス集積化用プロセスレシピと調整レシピのチャンバ間同期化
JP2001351964A (ja) * 2000-06-09 2001-12-21 Nec Corp 半導体製造ラインの搬送制御システム及び方法並びに記録媒体
JP2011091334A (ja) * 2009-10-26 2011-05-06 Ulvac Japan Ltd 基板処理装置

Also Published As

Publication number Publication date
KR101723264B1 (ko) 2017-04-04
KR20140031949A (ko) 2014-03-13
US20140188267A1 (en) 2014-07-03
TW201316428A (zh) 2013-04-16
JP2013008834A (ja) 2013-01-10
JP5813389B2 (ja) 2015-11-17
TWI538080B (zh) 2016-06-11
US9389607B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
JP5813389B2 (ja) 基板処理時間設定方法及び記憶媒体
JP5392190B2 (ja) 基板処理システム及び基板処理方法
US6351686B1 (en) Semiconductor device manufacturing apparatus and control method thereof
JP5187274B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP7803631B2 (ja) 基板処理システム、基板処理方法及び記録媒体
KR102738840B1 (ko) 도포, 현상 장치 및 도포, 현상 방법
US10133264B2 (en) Method of performing aging for a process chamber
JP5223778B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
WO2017038237A1 (ja) 保管装置および保管方法
CN101540274B (zh) 基板处理系统的洗净方法和基板处理系统
CN115910844A (zh) 基板处理装置、半导体器件的制造方法以及记录介质
JP2007335626A (ja) 基板処理システムおよび基板搬送方法
JP2009026916A (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
KR102243966B1 (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
KR102172308B1 (ko) 도포, 현상 장치, 도포, 현상 방법 및 기억 매체
JP4584872B2 (ja) 基板処理システムおよび基板搬送方法
JP6113670B2 (ja) 基板処理装置、その運用方法及び記憶媒体
US20080202260A1 (en) Scheduling method and program for a substrate treating apparatus
JP2017117930A (ja) 処理システム及び処理プログラム
TW201703178A (zh) 控制傳送至半導體機台的方法、裝置及系統
TWI626703B (zh) 轉移系統
JP5348290B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
TW201423888A (zh) 處理方法及處理裝置
JP2000344342A (ja) 基板処理装置
JP2004356606A (ja) 製造装置及び製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12802312

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14122987

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20137034014

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12802312

Country of ref document: EP

Kind code of ref document: A1