JP5080724B2 - 基板処理装置、基板処理方法、及びプログラム - Google Patents

基板処理装置、基板処理方法、及びプログラム Download PDF

Info

Publication number
JP5080724B2
JP5080724B2 JP2005047362A JP2005047362A JP5080724B2 JP 5080724 B2 JP5080724 B2 JP 5080724B2 JP 2005047362 A JP2005047362 A JP 2005047362A JP 2005047362 A JP2005047362 A JP 2005047362A JP 5080724 B2 JP5080724 B2 JP 5080724B2
Authority
JP
Japan
Prior art keywords
substrate
processing
dummy
execution
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005047362A
Other languages
English (en)
Other versions
JP2006121030A (ja
Inventor
悟史 山崎
充 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005047362A priority Critical patent/JP5080724B2/ja
Priority to US11/072,521 priority patent/US20050233477A1/en
Publication of JP2006121030A publication Critical patent/JP2006121030A/ja
Priority to US13/034,170 priority patent/US8785216B2/en
Application granted granted Critical
Publication of JP5080724B2 publication Critical patent/JP5080724B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

本発明は、基板処理装置、基板処理方法、及びプログラムに関し、特に、ダミー処理を実行可能な基板処理装置、基板処理方法、及びプログラムに関する。
半導体チップを製造するプラズマプロセスでは、プラズマ・容器内壁相互作用を利用して薄膜のエッチングや該エッチングされた薄膜上に金属を堆積させるCVD(Chemical Vapor Deposition)を行っている。容器内では、高周波などにより大きなエネルギーが印加されるので容器内壁とプラズマの相互作用は、以下のような大きな問題を引き起こしている。
プラズマCVDは、基板上に薄膜を成長させるプロセスであるが、当然ながら容器内壁にも薄膜が堆積してくる。一方、エッチングプロセスでは、化学反応によって基板に形成されている膜を反応させて削っていくが、その反応生成物がプラズマで分解されて容器内壁に付着する。このように、プラズマプロセスを続ける間に容器内壁は汚染され、プラズマ内の化学反応にも影響を及ぼしプロセスの再現性が劣化する。
従って、半導体チップの量産工場では、半導体チップの製造装置(基板処理装置)が備える真空容器のクリーニングを定期的に行うことで半導体チップの製造装置の稼働率を向上させており、加えて、真空容器の内壁の状態を一定に保つためにクリーニング後のシーズニング(エージング)も行っている。このシーズニング及び半導体チップの製造装置の暖気運転を行うと共に、ロットに含まれている基板の処理条件を設定するために、プラズマプロセスを含む製品処理の実行前に非製品基板に対して予めダミー処理を行う機能が半導体チップの製造装置には備えられている。
従来、このダミー処理は、人為的な操作ミスを防止するために、オンライン制御によりダミー処理及び製品処理のタイミングをシーケンスとして一括して管理する自動処理が行われている。
上記自動処理の第1の方法では、ダミー処理用のレシピ(Dummy recipe)を製品処理用のレシピにリンク(登録)させること(ダミー処理用レシピリンク機能)により、ロットに対する製品処理前に非製品基板を毎回ダミー処理している(例えば、特許文献1)。
上記自動処理の第2の方法では、保守管理機能により設定された処理室操作パラメータ、例えば処理室(プロセスチャンバ)におけるRF(radio frequency)電力の累積放電時間や、処理された基板の枚数に基づいてクリーニングの周期的な間隔を決定している(例えば、特許文献2)。
特開2001−176763号公報 米国特許第6168672号明細書
しかしながら、上記第1及び第2の自動処理方法では、同一の処理条件で連続的にロットを製品処理する場合等の、処理室内の処理雰囲気(状態)が安定しているときであっても、毎回又は周期的に非製品基板がダミー処理されることになり、非製品基板を無駄に使用するだけでなく、スループット(処理能力)が低下して製品基板の生産性が悪化する。
また、処理室内の処理雰囲気(状態)が安定しない場合には、何度もダミー処理をする必要がある。
本発明の目的は、製品基板の生産性を向上させることができる基板処理装置、基板処理方法、及びプログラムを提供することにある。
上述の目的を達成するために、請求項1記載の基板処理装置は、被処理体としての基板に対して所定の処理を実行するための少なくとも1つの処理室と、前記処理室内において製品基板に対する加工処理の実行前に該加工処理の条件を整えるために非製品基板に対して実行される処理であるダミー処理を前記非製品基板に対して実行するダミー処理手段と、前記ダミー処理の実行が必要か否かを判別する判別手段とを備える基板処理装置において、前記ダミー処理を実行するための条件であるダミー処理実行要件を設定するダミー処理実行要件設定手段と、前記加工処理の実行終了時を計時開始基準時刻とした前記処理室の放置時間として、前記処理室内の状態が安定に維持可能な時間を設定する放置時間設定手段とを備え、前記判別手段は、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合において、前記放置時間としてゼロ以外の所定時間が設定されているときに、予め設定されている前記ダミー処理実行要件を判定するダミー処理改善手段を有し、前記判別手段は、前記非製品基板が存在しない場合又は前記非製品基板に対する前記ダミー処理の実行が指定されていない場合には、前記放置時間が設定されているか否かに関係なく前記ダミー処理を実行しないとの判別を行い、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合に、前記放置時間がゼロに設定されているときには前記ダミー処理を実行するとの判別を行い、前記放置時間が前記ゼロ以外の所定時間に設定されているときには前記ダミー処理改善手段が前記ダミー処理実行要件が満たされず且つ前記ゼロ以外の所定時間に設定された前記放置時間が経過していないと判定したときに前記ダミー処理実行しないとの判別を行うことを特徴とする。
請求項記載の基板処理装置は、請求項1記載の基板処理装置において、前記ダミー処理実行要件は、前記処理室がオフラインであることを含むことを特徴とする。
請求項記載の基板処理装置は、請求項1記載の基板処理装置において、前記ダミー処理実行要件は、前記基板が電源オンの後における最初の処理すべき基板から成ることを含むことを特徴とする。
請求項記載の基板処理装置は、請求項1記載の基板処理装置において、前記ダミー処理実行要件は、前記基板よりも以前に処理された基板がオフラインで処理されたことを含むことを特徴とする。
請求項記載の基板処理装置は、請求項1記載の基板処理装置において、前記ダミー処理実行要件は、前記基板が前記処理室のメンテナンス後における最初の処理すべき基板から成ることを含むことを特徴とする。
請求項記載の基板処理装置は、請求項1記載の基板処理装置において、前記ダミー処理実行要件は、前記基板よりも以前に処理実行中の基板に対して、実行中の処理を強制終了するアボート処理が実行されたことを含むことを特徴とする。
請求項7記載の基板処理装置は、請求項1乃至6のいずれか1項に記載の基板処理装置において、前記ダミー処理手段は、前記判別手段により前記処理室内の状態が安定でないと判別されたときは前記ダミー処理を1回実行することを特徴とする。
請求項記載の基板処理装置は、請求項記載の基板処理装置において、前記実行されるダミー処理は、前記基板に対して実行される前記加工処理よりも処理時間が長いことを特徴とする。
請求項記載の基板処理装置は、請求項記載の基板処理装置において、前記実行されるダミー処理は、前記基板に対して実行される前記加工処理よりもその処理に必要なパワーの設定値が高いことを特徴とする。
請求項10記載の基板処理装置は、請求項1乃至のいずれか1項に記載の基板処理装置において、前記判別手段は、前記基板を含むロット毎に前記判別を行うことを特徴とする。
請求項11記載の基板処理装置は、請求項1乃至10のいずれか1項に記載の基板処理装置において、前記基板よりも以前に処理実行中の基板に対して、実行中の処理を強制終了するアボート処理が実行された後に前記基板に対して前記アボート処理を実行するか否かの設定を許容するアボート処理設定手段を備えることを特徴とする。
請求項12記載の基板処理装置は、請求項1乃至11のいずれか1項に記載の基板処理装置において、前記ダミー処理の実行を省略したか否かを示すログを記録するログ記録手段を備えることを特徴とする。
上記目的を達成するために、請求項13記載の基板処理方法は、被処理体としての基板に対して所定の処理を実行するための少なくとも1つの処理室を備える基板処理装置の基板処理方法であって、前記処理室内において製品基板に対する加工処理の実行前に該加工処理の条件を整えるために非製品基板に対して実行される処理であるダミー処理を実行するダミー処理ステップと、前記ダミー処理の実行が必要か否かを判別する判別ステップと、前記ダミー処理を実行するための条件であるダミー処理実行要件を設定するダミー処理実行要件設定ステップと、前記加工処理の実行終了時を計時開始基準時刻とした前記処理室の放置時間として、前記処理室内の状態が安定に維持可能な時間を設定する放置時間設定ステップと、を有し、 前記判別ステップは、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合において、前記放置時間としてゼロ以外の所定時間が設定されているときに、予め設定されている前記ダミー処理実行要件を判定するダミー処理改善を含み、前記判別ステップでは、前記非製品基板が存在しない場合又は前記非製品基板に対する前記ダミー処理の実行が指定されていない場合には、前記放置時間が設定されているか否かに関係なく前記ダミー処理を実行しないとの判別を行い、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合に、前記放置時間がゼロに設定されているときには前記ダミー処理を実行するとの判別を行い、前記放置時間が前記ゼロ以外の所定時間に設定されているときには前記ダミー処理改善手段が前記ダミー処理実行要件が満たされず、且つ、前記ゼロ以外の所定時間に設定された前記放置時間が経過していないと判定したときに前記ダミー処理実行しないとの判別を行うことを特徴とする。
請求項14記載の基板処理方法は、請求項13記載の基板処理方法において、前記ダミー処理実行要件は、前記処理室がオフラインであることを含むことを特徴とする。
請求項15記載の基板処理方法は、請求項13記載の基板処理方法において、前記ダミー処理実行要件は、前記基板が電源オンの後における最初の処理すべき基板から成ることを含むことを特徴とする。
請求項16記載の基板処理方法は、請求項13記載の基板処理方法において、前記ダミー処理実行要件は、前記基板よりも以前に処理された基板がオフラインで処理されたことを含むことを特徴とする。
請求項17記載の基板処理方法は、請求項13記載の基板処理方法において、前記ダミー処理実行要件は、前記基板が前記処理室のメンテナンス後における最初の処理すべき基板から成ることを含むことを特徴とする。
請求項18記載の基板処理方法は、請求項13記載の基板処理方法において、前記ダミー処理実行要件は、前記基板よりも以前に処理実行中の基板に対して、実行中の処理を強制終了するアボート処理が実行されたことを含むことを特徴とする。
請求項19記載の基板処理方法は、請求項13乃至18のいずれか1項に記載の基板処理方法において、前記ダミー処理ステップでは、前記判別ステップにおいて前記処理室内の状態が安定でないと判別されたときは前記ダミー処理を1回実行することを特徴とする。
請求項20記載の基板処理方法は、請求項19記載の基板処理方法において、前記実行されるダミー処理は、前記基板に対して実行される前記加工処理よりも処理時間が長いことを特徴とする。
請求項21記載の基板処理方法は、請求項19記載の基板処理方法において、前記実行されるダミー処理は、前記基板に対して実行される前記加工処理よりもその処理に必要なパワーの設定値が高いことを特徴とする。
請求項22記載の基板処理方法は、請求項13乃至21のいずれか1項に記載の基板処理方法において、前記判別ステップでは、前記基板を含むロット毎に前記判別を行うことを特徴とする。
請求項23記載の基板処理方法は、請求項13乃至22のいずれか1項に記載の基板処理方法において、前記基板よりも以前に処理実行中の基板に対して、実行中の処理を強制終了するアボート処理が実行された後に前記基板に対して前記アボート処理を実行するか否かの設定を許容するアボート処理設定ステップを有することを特徴とする。
請求項24記載の基板処理方法は、請求項13乃至23のいずれか1項に記載の基板処理方法において、前記ダミー処理の実行を省略したか否かを示すログを記録するログ記録ステップを有することを特徴とする。
上記目的を達成するために、請求項25記載のプログラムは、被処理体としての基板に対して所定の処理を実行するための少なくとも1つの処理室を備える基板処理装置の基板処理方法をコンピュータに実行させるプログラムであって、前記基板処理方法は、前記処理室内において製品基板に対する加工処理の実行前に該加工処理の条件を整えるために非製品基板に対して実行される処理であるダミー処理を実行するダミー処理ステップと、
前記ダミー処理の実行が必要か否かを判別する判別ステップと、前記ダミー処理を実行するための条件であるダミー処理実行要件を設定するダミー処理実行要件設定ステップと、前記加工処理の実行終了時を計時開始基準時刻とした前記処理室の放置時間として、前記処理室内の状態が安定に維持可能な時間を設定する放置時間設定ステップと、を有し、前記判別ステップは、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合において、前記放置時間としてゼロ以外の所定時間が設定されているときに、予め設定されている前記ダミー処理実行要件を判定するダミー処理改善を含み、前記判別ステップでは、前記非製品基板が存在しない場合又は前記非製品基板に対する前記ダミー処理の実行が指定されていない場合には、前記放置時間が設定されているか否かに関係なく前記ダミー処理を実行しないとの判別を行い、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合に、前記放置時間がゼロに設定されているときには前記ダミー処理を実行するとの判別を行い、前記放置時間が前記ゼロ以外の所定時間に設定されているときには前記ダミー処理改善手段が前記ダミー処理実行要件が満たされず、且つ、前記ゼロ以外の所定時間に設定された前記放置時間が経過していないと判定したときに前記ダミー処理実行しないとの判別を行うことを特徴とする。
請求項1記載の基板処理装置、請求項13記載の基板処理方法、又は請求項25記載のプログラムによれば、処理室内の状態が安定であると判別されたときはダミー処理の実行を省略するので、製品基板の生産性を向上させることができる。また、加工処理の実行終了時を計時開始基準時刻とした処理室の放置時間が所定時間内にあるときは処理室内の状態が安定であると判別するので、より確実に製品基板の生産性を向上させることができる。更に、予め設定されているダミー処理実行要件に基づいて、ダミー処理の実行が不要か否かの判別を確実に行うことができる
請求項記載の基板処理装置又は請求項14記載の基板処理方法によれば、処理室がオフラインであることをダミー処理実行要件とするので、その場合には、ダミー処理を確実に実行することができる。
請求項記載の基板処理装置又は請求項15記載の基板処理方法によれば、基板が電源オンの後における最初の処理すべき基板から成ることをダミー処理実行要件とするので、その場合には、ダミー処理を確実に実行することができる。
請求項記載の基板処理装置又は請求項16記載の基板処理方法によれば、以前に処理された基板がオフラインで処理されたことをダミー処理実行要件とするので、その場合には、ダミー処理を確実に実行することができる。
請求項記載の基板処理装置又は請求項17記載の基板処理方法によれば、基板が処理室のメンテナンス後における最初の処理すべき基板から成ることをダミー処理実行要件とするので、その場合には、ダミー処理を確実に実行することができる。
請求項記載の基板処理装置又は請求項18記載の基板処理方法によれば、以前に処理実行の基板に対してアボート処理が実行されたことをダミー処理実行要件とするので、その場合には、ダミー処理を確実に実行することができる。
請求項記載の基板処理装置又は請求項19記載の基板処理方法によれば、処理室内の状態が安定でないと判別されたときはダミー処理を1回実行するので、製品基板の生産性を向上させることができる。
請求項記載の基板処理装置又は請求項20記載の基板処理方法によれば、基板に対して実行される上記加工処理よりも処理時間が長くなるようにダミー処理を実行するので、1回のダミー処理で確実に処理室内の状態を安定させることができる。
請求項記載の基板処理装置又は請求項21記載の基板処理方法によれば、基板に対して実行される上記加工処理よりもその処理に必要なパワーの設定値が高くなるようにダミー処理を実行するので、1回のダミー処理で確実に処理室内の状態を安定させることができる。
請求項10記載の基板処理装置又は請求項22記載の基板処理方法によれば、基板を含むロット毎に処理室内の状態が安定であるか否かを判別するので、ロット毎に製品基板の生産性を向上させることができる。
請求項11記載の基板処理装置又は請求項23記載の基板処理方法によれば、以前に処理実行の基板に対してアボート処理が実行された後の基板に対してアボート処理を実行するか否かの設定を許容するので、基板に対してアボート処理を実行することが設定されたときは、処理室内の状態が安定であるか否かを判別するのを不要にして、スループットを向上させることができる。
請求項12記載の基板処理装置又は請求項24記載の基板処理方法によれば、ダミー処理の実行を省略したか否かを示すログを記録するので、容易にログ情報を収集してユーザの利便性を向上させることができる。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
図1は、本発明の実施の形態に係る基板処理装置を含む基板処理システムの構成を概略的に示すブロック図である。
図1に示す基板処理システム1000は、少なくとも1台の基板処理装置としてのエッチング処理装置100と、エッチング処理装置100に半導体基板(以下、単に「基板」という)を収納した後述するカセットを搬送するための自動搬送装置(AGV:Auto Guided Vehicle)と、該AGV及びエッチング処理装置100にネットワークを介して接続されたホストコンピュータ200とを備える。
ホストコンピュータ200には、後述する搬送レシピ、製品処理用レシピ、及びダミー処理用レシピがプログラムとして予め登録されており、オンラインのホストコンピュータ200による無人制御に基づいて、エッチング処理装置100は、ダミー処理用の非製品基板、並びに製品処理が未処理の基板及び処理済みの基板を搬送する工程や、後述するダミー処理や後述するエッチング処理(製品処理)における各工程を自動的に実行するように構成されている。
図2は、図1におけるエッチング処理装置100の構成を概略的に示す上面図である。
図2において、エッチング処理装置100は、AGVから搬送されたカセットが載置されるカセットチャンバ(C/C)101,102と、カセットチャンバ101,102に隣接し、且つ後述する旋回型アーム103が内部に配設されているトランスファチャンバ(T/C)104と、トランスファチャンバ104に隣接するプリアライメント部(P/A:Pre-Alignment section)105と、トランスファチャンバ104に隣接するプロセスチャンバ(P/C)106,107とを備える。
カセットには、ダミー処理用の非製品基板、並びに製品処理が未処理の基板及び処理済みの基板(W)が収納されている。非製品基板は、カセットの最下段に例えば3枚収納されている。トランスファチャンバ104内の旋回型アーム103は、カセットチャンバ101,102、プリアライメント部105、プロセスチャンバ106,107の各間で基板を1枚ずつ搬送可能に構成されている。
プロセスチャンバ106,107では、ホストコンピュータ200に予め設定されている製品処理用レシピに基づいて真空の処理雰囲気下でプラズマを発生させる。プラズマは、プロセスチャンバが備える互いに平行な上部電極板及び下部電極板(不図示)間に高周波(RF:radio frequency)電力を印加することにより発生させることができる。
エッチング処理装置100は、後述するエッチング条件に基づいてプロセスチャンバ106,107内に発生させたプラズマを含む処理雰囲気下で基板にエッチング処理を施す。ダミー処理は、基板に対するエッチング処理の実行前に処理雰囲気、特に温度や圧力を安定化させるために実行されたり、該装置の稼働テスト及び暖機運転や、クリーニング及びクリーニング後のシーズニング(エージング)を目的として実行されたりする。また、ダミー処理は、上記カセットに収納されているロット中の基板の処理条件を設定するためにも実行される。
図3は、図1におけるホストコンピュータ200に予め登録されている製品処理用レシピを説明するために用いられる図である。
図3に示すように、製品処理用レシピは、ホストコンピュータ200の表示画面を介してホストコンピュータ200に設定され、後述する搬送レシピにリンク(登録)される。製品処理用レシピは、プロセスチャンバ106,107のそれぞれに対応して設けられており、詳細なエッチング条件等が入力される。エッチング条件には、エッチング処理(メインステップ)の処理時間、プロセスガス、例えばフッ化炭素(CF系)ガス、フッ素化炭化水素(CHF系)ガス、臭化水素(HBr)ガス、塩素(Cl2)ガス、アルゴン(Ar)ガス、一酸化炭素(CO)ガス、及び酸素(O2)ガスの供給流量の値、プロセスガスの混合比、プロセスチャンバ内の圧力の値、上部電極板及び下部電極板間の距離、上部電極板及び下部電極板に印加すべき電力値、排気時間を意味するレジデンスタイム(residence time)τ、基板温度等がある。
以下、エッチング処理装置100における基板搬送動作を説明する。この基板搬送動作は、ホストコンピュータ200に予め設定されている搬送レシピに基づいて実行される。
まず、旋回型アーム103は、カセットに収納された製品処理が未処理の基板又はダミー処理用の非製品基板をプリアライメント部105へ搬入する。プリアライメント部105で、その外周に設けられたフラットな面であるオリフラ(オリエンテーション・フラット:Orientation flat)がプリアライメント(位置決め)された基板は、プロセスチャンバ106,107のいずれか一方に搬入される。エッチング処理済みの基板は、カセットチャンバ101,102のいずれか一方のカセットに、例えば処理前の収納位置と同じ位置に搬入される。
図4は、図1におけるホストコンピュータ200に予め登録されている搬送レシピを説明するために用いられる図である。
図4に示すように、搬送レシピは、カセットチャンバ101,102のそれぞれに対応して設けられており、ホストコンピュータ200の表示画面を介してホストコンピュータ200に指定される。搬送レシピとしては、例えば、旋回型アーム103が搬出すべき基板が、製品処理が未処理の基板及びダミー処理用の非製品基板のいずれであるのか、基板を搬出又は搬入すべきカセットがカセットチャンバ101,102のいずれのカセットであるのか、基板を搬入すべきプロセスチャンバがプロセスチャンバ106,107のいずれであるのか等が指定される。
図5は、図4の搬送レシピの表示画面において設定可能なダミー処理を説明するために用いられる図である。
図4及び図5に示すように、ホストコンピュータ200の搬送レシピの表示画面には、ダミー処理の設定を変更可能にするためのリンクボタン400が設けられており、リンクボタン400を介してダミー処理の実行の可否、及び実行時に使用すべき非製品基板の枚数を設定することが可能である(ダミー処理用レシピリンク機能)。搬送レシピの表示画面にリンクボタン400が設けられているので、搬送レシピと共にダミー処理用レシピの設定を容易に変更することができ、人為的な操作ミスの発生を防止することができる。
図5の表示画面でダミー処理実行が設定された場合には、カセットに収納されているロットに対するエッチング処理の実行前に、設定された枚数だけダミー処理が実行される。
図5の表示画面で設定されるダミー処理は、さらにその詳細な実行要件を設定することができる(図7)。
図6は、図1におけるホストコンピュータ200の表示画面に、製品処理されるロットの搬送スタート前に表示されるスタート確認画面を示す図である。
図6に示すように、本スタート確認画面でも、設定されているダミー処理を行うか否かの設定を変更することが可能である(ロット安定ダミー処理機能)。また、設定されているダミー処理の設定を変更することも可能である。これにより、ダミー処理の設定漏れ、設定値の入力ミス、選択肢(ボタン)の選択ミス等の人為的な操作ミスの発生を防止することができる。
図7は、図5の表示画面において設定されるダミー処理の詳細な実行要件を説明するために用いられる図である。
図7に示すホストコンピュータ200の表示画面では、エッチング処理装置100の構成パラメータの設定値を変更することが可能である。なお、構成パラメータの各設定値は、エッチング処理装置100のプロセスチャンバ106,107がアイドルタイムにあるときに変更可能である。
上記構成パラメータの項目に含まれるパラメータ600、即ちプロセスチャンバ106,107の各放置時間である「チャンバ放置時間」の設定値を変更することにより、ダミー処理の詳細な実行要件が決定される。
パラメータ600の初期設定値は、時間「00:00:00」であり、時間「00:00:00」が設定されている場合には、ホストコンピュータ200は、従来のダミー処理と同様に、ロットに対するエッチング処理の実行前に非製品基板に対してダミー処理が毎回実行されるようにエッチング処理装置100を制御する。
パラメータ600の設定値として所定時間を入力すると、ホストコンピュータ200は、上記メインステップ、即ちロットに対するエッチング処理の実行終了時を計時開始基準時刻として該入力された所定時間を計時する。該所定時間が経過すると従来のダミー処理と同様に、ロットに対するエッチング処理の実行前に非製品基板に対してダミー処理が毎回実行され、該所定時間が経過する前に次回のロット(以下、「後ロット」という)に対するエッチング処理の実行が開始される場合には従来のダミー処理と同様に実行されるはずであったダミー処理が省略される(ダミー処理改善機能)。
パラメータ600の設定値の下限値は、ダミー処理改善機能の無効を示す時間「00:00:00」を除くと、例えば15分程度が好ましい。パラメータ600の設定値の下限値を15分程度とすることにより、連続的に搬送されるロット間の時間よりもチャンバ放置時間を長くすることができる。なお、連続的に搬送されるロット間の時間よりも短いチャンバ放置時間、例えば1秒を設定することも可能であるが、連続的にロットが搬送される場合にはダミー処理改善機能が作動することなく非製品基板に対してダミー処理が実行される。
また、パラメータ600の設定値の上限値は、ユーザが前回のロット(以下、「前ロット」という)に対する製品処理で使用したプロセスチャンバ内の処理雰囲気、特に温度や圧力が安定な状態が維持可能な時間、例えば3時間程度が好ましく、1時間程度であるとより好ましい。即ち、パラメータ600の上限値は、経験的に決定されるものであるから、温度や圧力に限られず、前ロットに対する製品処理の時間、エッチングレート(etch rate)、選択比、均一性等に基づいてパラメータ600の設定値の上限値を決定してもよい。
上述したようなダミー処理実行が必要であるか否かの判別は、具体的には以下のように実行される。
図8は、図1におけるホストコンピュータ200において実行される基板処理制御処理のフローチャートである。
図8において、まず、ステップS800では、カセットに収納されている非製品基板が有るか否かを判別し、非製品基板が有る場合には、カセットに収納されているロットに対するエッチング処理の実行前に非製品基板に対するダミー処理の実行が指定されているか否かを判別する(ステップS801)。非製品基板が無い場合、又はダミー処理の実行が指定されていない場合には、後述するステップS810の処理に進む。
ステップS801の判別の結果、ダミー処理の実行が指定されているときは、ダミー処理改善機能が無効であるか否かを判別する(ステップS802)。具体的には、パラメータ600の設定値が「00:00:00」であるか否かを判別する。ダミー処理改善機能が有効である、即ちパラメータ600の設定値が「00:00:00」でないときは、プロセスチャンバ106,107がオンラインであるか否か(即ち、ホストコンピュータ200と接続されているか否か)を判別し(ステップS803)、オンラインであるときは、電源がオフからオンになった後であって、最初のロットの最初の処理すべき基板に対するエッチング処理の実行を開始する前であるか否かを判別する(ステップS804)。
ステップS804の判別の結果、電源オン後最初のロットの最初の基板でないときは、前ロットがオフラインでエッチング処理されたか否かを判別し(ステップS805)、前ロットがオンラインでエッチング処理されたときは、プロセスチャンバ(P/C)106,107がメンテナンスされた後にエッチング処理された基板又はダミー処理された非製品基板が有るか否かを判別し(ステップS806)、メンテナンス後にエッチング処理された基板又はダミー処理された非製品基板が有るときは、前ロットが後述するアボート機能によりアボート処理されたか否かを判別する(ステップS807)。アボート機能とは、連続的にロットが搬送される場合において、前ロットに対するエッチング処理実行中にエラーが発生したときに、基板の搬送やエッチング処理の実行を強制終了する機能である。連続的に搬送されるロットのうち、前ロットがアボート処理された場合には、後ロットも自動的にアボートされる。
ステップS807の判別の結果、アボート処理されたロットが無いときは、ステップS808の処理に進み、パラメータ600、即ち「チャンバ放置時間」に設定された所定時間が、前ロットのメインステップ(エッチング処理)実行終了時を計時開始基準時刻として経過(タイムアウト)したか否かを判別する(ステップS808)。
なお、上記ステップS808におけるチャンバ放置時間の計時開始前には、製品処理用レシピが実行されて、まず、上部電極板及び下部電極板にRF電力が印加された時に、不図示のタイマの値を「0」にセットし、次いで、メインステップ(図3参照、例えば、STEP1〜STEP24;尚、図3にはSTEP1〜STEP6のみが表示されている)の実行中には、セットされたタイマの値「0」が保持され、この保持がメインステップ終了と同時に解除される。タイマの値「0」の保持が解除された後に、メインステップを再試行するための再試行処理が行われると、RF電力の再印加が行われてタイマの値が「0」に再設定されるが、上記アボート処理により強制終了、即ち中断された場合には、タイマの値は「0」に再設定されない。
ステップS802〜S808の判別の結果、ダミー処理実行要件を満たす場合には、即ち、ダミー処理改善機能が無効であるとき(ステップS802でNO)、プロセスチャンバ106,107がオフラインであるとき(ステップS803でNO)、電源オン後最初のロットであるとき(ステップS804でYES)、前ロットがオフラインであるとき(ステップS805でYES)、メンテナンス後に処理された基板が無いとき(ステップS806でYES)、アボート処理されたロットがあるとき(ステップS807でYES)、又はチャンバ放置時間がタイムアウトしたとき(ステップS808でYES)は、ステップS809で非製品基板に後述する図10のダミー処理を施し、後述するステップS810の処理に進み、ロットに含まれる全ての基板に製品処理(エッチング処理)を施して、本処理を終了する。これにより、ダミー処理を実行すべきイレギュラーな状況の後には、ステップS810の製品処理実行前に毎回ダミー処理を1〜3枚の非製品基板に対して実行するので、プロセスチャンバ106,107内の処理雰囲気を確実に安定化させることができる。
また、ステップS808の判別の結果、チャンバ放置時間がタイムアウトしなかったときは、前ロットに対するエッチング処理で使用されたプロセスチャンバ内の処理雰囲気が安定状態にある(維持されている)ことから、ステップS809のダミー処理をスキップ(省略)してステップS810に進む。ステップS810では、ロットに含まれる全ての基板にエッチング処理(製品処理)を施して、本処理を終了する。
図8の処理によれば、チャンバ放置時間がタイムアウトしなかったときは(ステップS808でNO)、前ロットに対する製品処理で使用されたプロセスチャンバ内の処理雰囲気が安定状態にあると判別して、ステップS809のダミー処理を省略し、ロットの基板にエッチング処理を施す(ステップS810)ので、非製品基板の消費量を抑制することができると共に、製品基板の生産性を向上させることができる。
なお、図8のステップS804〜S808の各判別処理において、プロセスチャンバ106,107の少なくとも一方が、「YES」と判別すべき対象のプロセスチャンバである場合には、ステップS809の処理に進む。
図8のステップS800〜S808の判別処理は、ロットに含まれる最初の基板の搬送が開始可能な状態にあるときになされるのが好ましい。
以下、本実施の形態に係る基板処理方法の第1の変形例を説明する。
本変形例では、基板処理システムは、上記ステップS807で判断されるアボート処理で後ロットが自動的にアボートされるか否かを設定可能に構成されている。それは、具体的には、ホストコンピュータ200で設定変更可能な構成パラメータに応じて設定されると共に、前ロット及び後ロットがアボートされたか否かは、全処理のログであるプロセスログに記録される(後述する図9(a)参照)。
したがって、前ロットと後ロットとが共通するトランスファチャンバ104を介して製品処理される場合(図2)であっても、後ロットに対して自動的にアボート処理を実行することなく製品処理を実行するように設定することができる。この場合には、上記ステップS807で前ロットに対してアボート処理が実行されていると判別され、ステップS809でダミー処理を毎回実行するので、上記ステップS808におけるチャンバ放置時間に基づくダミー処理の実行が必要か否かの判別処理を不要にすることができる(パラメータ600「チャンバ放置時間」強制終了オプション)。
以下、本実施の形態に係る基板処理方法の第2の変形例を説明する。
本変形例では、基板処理システムでは、非製品基板に対するダミー処理の実施結果が、ホストコンピュータ200に、全処理のログであるプロセスログ、又はダミー処理ログとして記録される。
図9(a)は、ホストコンピュータ200に記録されたプロセスログの一例を示す図であり、図9(b)は、非製品基板に対するダミー処理の実施結果であるダミー処理ログの一例を示す部分図である。
図9(a)に示すようなプロセスログには、ロット単位で全処理が記録されており、各ロットにおいて、上記アボート処理の実行の有無、エラー処理された基板(エラー基板)の有無が最も左側の列に表示される。例えば、アボート処理の実行が有った場合には「■」、無かった場合には「○」が、エラー基板が無かった場合には「○」、有った場合には「▼」が表示される。即ち、正常に処理が終了した場合には「○」が表示される。図9(a)の例では、全てのジョブが正常に処理終了したので、「○」のみが表示されている。
また、図9(a)において、ロット名に「−ST」が含まれるロットは、ダミー処理レシピリンク機能又はロット安定ダミー処理機能に基づいてダミー処理された非製品基板から成るロットである。ロット名に「−PL」が含まれるロットは、プラズマクリーニング用レシピリンク機能に基づいてダミー処理された非製品基板から成るロットである。
図9(a)の表示画面において、ロットを選択した状態で基板(ウェーハ)一覧ボタンを押下することにより図9(b)に示すような表示画面に遷移する。
図9(b)は、図9(a)において、ロット名に「−ST」が含まれるロットが選択された場合における当該ロットに含まれる基板を一覧するための表示画面である。図9(b)に示すように、3枚の非製品基板には、互いに異なるダミースロット番号「−Dx」が付与されており、ダミー処理がどの非製品基板に施されたのかや、どの非製品基板に対してダミー処理の実行が省略されたか否かがユーザに視認可能になっている。これにより、エッチング処理装置100にトラブルが発生したとき等にプロセスログ及びダミー処理ログからログ情報を収集することができる。
近年では、半導体デバイスの加工部分の微細化に伴い、プラズマエッチング装置には、CD(微小寸法:Critical dimension)形状制御性に優れ、かつ安定した加工性能が要求されている。例えば、基板上の絶縁膜に形成される線幅が90nm程度の半導体デバイスを製造するために、絶縁膜エッチングには、(1)エッチングによって形成された線状の溝のアスペクト比が20以上のHARC(High Aspect Ratio Contact)形状制御が高度であること、(2)ゲート用のフッ化アルゴン(ArF)・ハードマスクエッチングでのCD制御性が高度であること、及び(3)チップ製造工程中に基板の希望する箇所に金属を埋め込むダマシンプロセスにおいて用いられるパラメータk値が2.5以下のLow-k材料に対応できるほどに高い加工性などがニーズとして要求されている。また、これらのニーズは非常に高度化しており、例えば上記線幅が65nm以下であることなどが要求されている。
したがって、プラズマエッチング装置は、従来よりも高度でかつ繊細に温度を制御し、制御した温度を安定に維持することによって、プロセスチャンバ内の処理雰囲気の安定状態をより高くして、より優れたCD形状制御性を実現する必要がある。例えば、直径300mmの基板に対して、90nm程度の線幅でエッチング処理を行うためには、プロセスチャンバ内の温度雰囲気が115〜121℃の間で安定状態にあることが要求される。
上記温度雰囲気を安定化させるためには、通常、非製品基板を2〜3枚使用する、即ちダミー処理を2〜3回行う必要がある。ダミー処理を1回実行しただけでは、プロセスチャンバ内の温度が104〜110℃程度にしか到達せず温度雰囲気が安定状態になく、その後の製品処理でロット中の最初に処理された1〜2枚の基板が製品基板からスペックアウトするからである。
そこで、本発明者らは、製品処理用レシピと同様の通常ダミー処理用レシピ(ダミー処理の通常モード)において、温度雰囲気の安定状態に最も寄与するステップ、即ち最も高温で処理を行うメインステップの設定を一部変更したダミー処理用の動作モード、即ち後述する長時間モード及びハイパワーモードを用意し、これらの少なくとも一方のモードでステップS809のダミー処理をエッチング処理装置100に実行させることにより、ダミー処理の実行回数が1回であっても温度雰囲気の安定状態を高めることができることを見出した。これにより、ダミー処理の実行回数、即ちダミー処理に要する時間を従来よりも低減させることができると共に、非製品基板又は製品処理においてスペックアウトされる基板の枚数を従来よりも低減させることができ、もってエッチング処理装置100のスループット、ひいては生産性を向上させることができる。
上記長時間モードでは、メインステップ(エッチング処理)の処理時間が通常モードよりも長時間化される。例えば、ダミー処理の通常モードで設定されているメインステップの処理時間である5分間が7分間に変更される。
上記長時間モードには、基板の直径やプロセスガスの種類などに応じて、経験的又は実験的に予め決定されたメインステップの処理時間を設定することが好ましい。また、該処理時間は、処理雰囲気、例えば、上部電極に配置されたクリーニングプレート(不図示)で測定されるプロセスチャンバ106,107の中心部(Center)、中央部(Middle)、及び端部(Edge)の温度に応じて決定されてもよい。なお、該処理時間は、長すぎると無駄なエネルギーを消費することになるので、通常の2倍までの間で設定されることが好ましい。
また、上記ハイパワーモードでは、メインステップにおいてRF電力を発生させるために印加されるパワーが通常モードよりもハイパワー化される。
上記ハイパワーモードには、長時間モードと同様に、基板の直径やプロセスガスの種類などに応じて、経験的又は実験的に予め決定されたRF電力のパワーの設定値を設定することが好ましい。また、該RF電力のパワーの設定値は、処理雰囲気に応じて決定されることが好ましい。なお、該RF電力のパワーの設定値は、高すぎると無駄なエネルギーを消費することになるので、通常の2倍までの間で設定されることが好ましい。
図10は、図8のステップS809で実行されるダミー処理を詳細に示すフローチャートである。
図10において、まず、ステップS1001では、ダミー処理用の動作モードを変更するか否かを判別する。動作モードとしては、上記ステップS810の製品処理と同様の処理をダミー処理として実行する通常モードに加えて、上記ハイパワーモード、及び長時間モードがある。なお、上記通常モードが、通常選択すべき動作モードとして標準設定として設定されている。
ステップS1001におけるハイパワーモード又は長時間モードへの変更は、プロセスチャンバ内の処理雰囲気が安定状態にないとき、例えば図7におけるパラメータ600、即ち「チャンバ放置時間」が1時間以上に設定されており、その時間が上記ステップS808でタイムアウトしたときに行われることが好ましい。また、ハイパワーモード又は長時間モードへの変更は、処理雰囲気に高い安定状態が要求されているとき、例えば、直径が300mm以上の基板を処理するときや、基板に対するエッチングの線幅が90nm以下であるときに行われることが好ましい。
ダミー処理用の動作モードを変更するときは(ステップS1001でYES)、ハイパワーモード及び長時間モードのいずれか一方を選択して(ステップS1002又はステップS1003でYES、及びステップS1004)、ステップS1005に進む。ステップS1005では、選択されたハイパワーモード及び長時間モードのいずれか一方を標準設定として設定するか否かを判別し、標準設定として設定する場合には、ステップS1006に進み、標準設定として設定しないときは、ステップS1006をスキップしてステップS1007に進む。
一方、動作モードを変更しない場合(ステップS1001でNO)、又はハイパワーモード及び長時間モードのいずれも選択されなかった場合(ステップS1002及びステップS1003でNO)には、標準設定である通常モードを選択し(ステップS1006)、ステップS1007に進む。また、選択されたハイパワーモード及び長時間モードのいずれか一方を標準設定として設定した場合(ステップS1002又はステップS1003でYES、及びステップS1005でYES)には、当該標準設定として設定したダミー処理用の動作モードを選択し(ステップS1006)、ステップS1007に進む。
ステップS1007では、選択されたダミー処理用の動作モードで非製品基板にダミー処理を施す。即ち、選択された動作モードがハイパワーモード及び長時間モードのいずれか一方であるときは、該動作モードでダミー処理を1枚の非製品基板にだけ実行し、選択された動作モードが通常モードであるときは、通常モードでダミー処理を、少なくとも1枚、例えば3枚の非製品基板に実行する。
図10の処理によれば、ステップS810の製品処理に要求される処理雰囲気の安定状態の高さに応じてダミー処理用の動作モードをハイパワーモード又は長時間モードに変更し(ステップS1004)、該変更した動作モードでダミー処理を1回実行するのみなので、エッチング処理装置100の生産性を向上させることができる。
なお、上記動作モードには、ハイパワーモード及び長時間モードのいずれか一方がなくてもよく、また、双方のレシピを組み合わせたモードをさらに設けてもよい。また、動作モードに対応するプログラムは、各動作モードに対応して個別に用意されていてもよいし、通常モードに対応するプログラムと、当該プログラムをハイパワーモード及び長時間モードに合わせて変更するプログラムとを用意してもよい。
また、上記図10の処理では、動作モードを変更することにしたが、これに代えて、通常ダミー処理用レシピにおけるメインステップの処理時間及びRF電力のパワーの設定値をユーザが変更可能なように構成されていてもよい。
なお、上記実施の形態において、プロセスガスの種類によっては処理雰囲気を製品化処理にふさわしくないような雰囲気に変化させることがあるので、上記ダミー処理用レシピには、メインステップの後に、例えば酸素(O2)単ガスを用いたドライクリーニングを行うためのステップが必要に応じて追加されることが好ましい。上記製品処理にふさわしくない雰囲気としては、例えば、C46ガスを含むプロセスガスによって基板上に堆積物(パーティクル)が発生しやすいような雰囲気がある。
また、本実施の形態に係る基板処理装置としては、図2に示すエッチング処理装置100に限られることはなく、以下のようなものであってもよい。
図11は、本実施の形態に係る基板処理装置の第1の変形例の構成を概略的に示す図である。
図11において、本実施の形態に係る基板処理装置の第1の変形例としての基板処理装置100’は、基板Wにプラズマを用いた反応性イオンエッチング(RIE)処理を施すプロセスチャンバ(P/C)を含む第1のプロセスシップ111と、該第1のプロセスシップ111と平行に配置され、RIE処理が施された基板WにCOR(Chemical Oxide Removal)処理及びPHT(Post Heat Treatment)処理を施すプロセスチャンバ(P/C)を含む第2のプロセスシップ112と、第1のプロセスシップ111及び第2のプロセスシップ112がそれぞれ接続された矩形状の共通搬送室(T/C)としてのローダーユニット113と、ローダーユニット113に接続された3つのフープ載置台115と、ローダーユニット113に接続され、搬入された基板Wの位置をプリアライメントするプリアライメント部(P/A)としてのオリエンタ116と、ローダーユニット113に接続された基板Wの表面状態を計測する第1及び第2のIMS(Integrated metrology system、Therma-Wave社製)117,118と、ローダーユニット113に接続されたオペレーションコントローラ88とを備える。各フープ載置台115には、ダミー処理用の非製品基板を含む25枚の基板Wを収容可能な容器としてのフープ(Front Opening Unified Pod)114が載置される。
図12は、本実施の形態に係る基板処理装置の第2の変形例の構成を概略的に示す図である。
図12において、本実施の形態に係る基板処理装置の第2の変形例としての基板処理装置100”は、基板Wに対して枚葉毎に成膜処理、拡散処理、エッチング処理等の各種処理を施すプロセスチャンバ(P/C)を含む基板処理部202と、基板Wを格納すると共に基板処理部202において処理された基板Wを格納する基板格納部3と、基板処理部202と基板格納部3との間において基板Wを搬送するトランスファチャンバ(T/C)203とを備える。基板処理部202は、T/C203に連結された6つのP/C6A〜6Fを有する。
基板格納部3は、4つのフープ10A〜10Dを載置可能なフープ載置台11と、T/C203に連結された2つのロードロック室(L/L室)9A,9Bと、フープ載置台11とL/L室9A,9Bとの間に配置された大気搬送系のローダーユニット12と、基板Wの位置決め(プリアライメント)を行うプリアライメント部(P/A)としてのとしてのオリエンタ18と、L/L室9A,9Bの下方であってローダーユニット12の前側側面に夫々取り付けられている2つの非製品基板用フープ(不図示)とを有する。各フープ10A〜10Dは、例えば、25枚の基板Wを収容し、各非製品基板用フープは、基板処理装置100”の試運転時等に使用するダミー処理用の非製品基板Wを所定枚数収する。
上述のように、本第2の変形例に係る基板処理装置100”によれば、図2のエッチング処理装置100よりも多い6個のP/C6A〜6Fを備えるので、同時に基板Wの基板処理をより多く実行することができ、基板処理装置の基板処理効率を向上させることができる。
さらに、上述した実施の形態では、処理される基板が半導体基板であったが、処理される基板はこれに限られず、例えば、LCDやFPD(Flat Panel Display)等のガラス基板であってもよい。
本発明は、上述した実施の形態の機能を実現するソフトウェアのプログラムをコンピュータ又はCPUに供給し、そのコンピュータ又はCPUが該供給されたプログラムを読出して実行することによって、達成することができる。
また、上記プログラムは、上述した実施の形態の機能をコンピュータで実現することができればよく、その形態は、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給されるスクリプトデータ等の形態を有するものでもよい。
また、本発明の目的は、実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
又、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD−ROM、DVD−RAM、DVD−RW、DVD+RW、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。または、上記プログラムは、又はインターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることにより供給される。
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
以上が本発明の実施の形態の説明であるが、本発明は、これら実施の形態の構成に限られるものではなく、特許請求の範囲で示した機能、または実施の形態の構成が持つ機能が達成できる構成であればどのようなものであっても適用可能である。
本発明の実施の形態に係る基板処理装置は、例えば、プラズマエッチング処理装置を含む半導体基板プロセス装置や半導体チップ製造装置等に適用することができる。
本発明の実施の形態に係る基板処理装置を含む基板処理システムの構成を概略的に示すブロック図である。 図1におけるエッチング処理装置の構成を概略的に示す上面図である。 図1におけるホストコンピュータに予め登録されている製品処理用レシピを説明するために用いられる図である。 図1におけるホストコンピュータに予め登録されている搬送レシピを説明するために用いられる図である。 図4の搬送レシピの表示画面において設定可能なダミー処理を説明するために用いられる図である。 図1におけるホストコンピュータの表示画面に、製品処理されるロットの搬送スタート前に表示されるスタート確認画面を示す図である。 図5において設定されるダミー処理の詳細な実行要件を説明するために用いられる図である。 図1におけるホストコンピュータにおいて実行される基板処理制御処理のフローチャートである。 (a)は、ホストコンピュータに記録されたプロセスログの一例を示す図であり、(b)は、非製品基板に対するダミー処理の実施結果であるダミー処理ログの一例を示す部分図である。 図8のステップS809で実行されるダミー処理を詳細に示すフローチャートである。 本実施の形態に係る基板処理装置の第1の変形例の構成を概略的に示す図である。 本実施の形態に係る基板処理装置の第2の変形例の構成を概略的に示す図である。
符号の説明
100 エッチング処理装置
100’,100” 基板処理装置
101,102 カセットチャンバ
103 旋回型アーム
104 トランスファチャンバ
106,107 プロセスチャンバ
200 ホストコンピュータ
1000 基板処理システム

Claims (25)

  1. 被処理体としての基板に対して所定の処理を実行するための少なくとも1つの処理室と、前記処理室内において製品基板に対する加工処理の実行前に該加工処理の条件を整えるために非製品基板に対して実行される処理であるダミー処理を前記非製品基板に対して実行するダミー処理手段と、前記ダミー処理の実行が必要か否かを判別する判別手段とを備える基板処理装置において、
    前記ダミー処理を実行するための条件であるダミー処理実行要件を設定するダミー処理実行要件設定手段と、
    前記加工処理の実行終了時を計時開始基準時刻とした前記処理室の放置時間として、前記処理室内の状態が安定に維持可能な時間を設定する放置時間設定手段とを備え、
    前記判別手段は、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合において、前記放置時間としてゼロ以外の所定時間が設定されているときに、予め設定されている前記ダミー処理実行要件を判定するダミー処理改善手段を有し、
    前記判別手段は、
    前記非製品基板が存在しない場合又は前記非製品基板に対する前記ダミー処理の実行が指定されていない場合には、前記放置時間が設定されているか否かに関係なく前記ダミー処理を実行しないとの判別を行い、
    前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合に、前記放置時間がゼロに設定されているときには前記ダミー処理を実行するとの判別を行い、前記放置時間が前記ゼロ以外の所定時間に設定されているときには前記ダミー処理改善手段が前記ダミー処理実行要件が満たされず且つ前記ゼロ以外の所定時間に設定された前記放置時間が経過していないと判定したときに前記ダミー処理実行しないとの判別を行うことを特徴とする基板処理装置。
  2. 前記ダミー処理実行要件は、前記処理室がオフラインであることを含むことを特徴とすることを特徴とする請求項1記載の基板処理装置。
  3. 前記ダミー処理実行要件は、前記基板が電源オンの後における最初の処理すべき基板から成ることを含むことを特徴とする請求項1記載の基板処理装置。
  4. 前記ダミー処理実行要件は、前記基板よりも以前に処理された基板がオフラインで処理されたことを含むことを特徴とする請求項1記載の基板処理装置。
  5. 前記ダミー処理実行要件は、前記基板が前記処理室のメンテナンス後における最初の処理すべき基板から成ることを含むことを特徴とする請求項1記載の基板処理装置。
  6. 前記ダミー処理実行要件は、前記基板よりも以前に処理実行中の基板に対して、実行中の処理を強制終了するアボート処理が実行されたことを含むことを特徴とする請求項1記載の基板処理装置。
  7. 前記ダミー処理手段は、前記判別手段により前記処理室内の状態が安定でないと判別されたときは前記ダミー処理を1回実行することを特徴とする請求項1乃至6のいずれか1項に記載の基板処理装置。
  8. 前記実行されるダミー処理は、前記基板に対して実行される前記加工処理よりも処理時間が長いことを特徴とする請求項7記載の基板処理装置。
  9. 前記実行されるダミー処理は、前記基板に対して実行される前記加工処理よりもその処理に必要なパワーの設定値が高いことを特徴とする請求項7記載の基板処理装置。
  10. 前記判別手段は、前記基板を含むロット毎に前記判別を行うことを特徴とする請求項1乃至9のいずれか1項に記載の基板処理装置。
  11. 前記基板よりも以前に処理実行中の基板に対して、実行中の処理を強制終了するアボート処理が実行された後に前記基板に対して前記アボート処理を実行するか否かの設定を許容するアボート処理設定手段を備えることを特徴とする請求項1乃至10のいずれか1項に記載の基板処理装置。
  12. 前記ダミー処理の実行を省略したか否かを示すログを記録するログ記録手段を備えることを特徴とする請求項1乃至11のいずれか1項に記載の基板処理装置。
  13. 被処理体としての基板に対して所定の処理を実行するための少なくとも1つの処理室を備える基板処理装置の基板処理方法であって、
    前記処理室内において製品基板に対する加工処理の実行前に該加工処理の条件を整えるために非製品基板に対して実行される処理であるダミー処理を実行するダミー処理ステップと、
    前記ダミー処理の実行が必要か否かを判別する判別ステップと、
    前記ダミー処理を実行するための条件であるダミー処理実行要件を設定するダミー処理実行要件設定ステップと、
    前記加工処理の実行終了時を計時開始基準時刻とした前記処理室の放置時間として、前記処理室内の状態が安定に維持可能な時間を設定する放置時間設定ステップと、を有し、 前記判別ステップは、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合において、前記放置時間としてゼロ以外の所定時間が設定されているときに、予め設定されている前記ダミー処理実行要件を判定するダミー処理改善を含み、
    前記判別ステップでは、
    前記非製品基板が存在しない場合又は前記非製品基板に対する前記ダミー処理の実行が指定されていない場合には、前記放置時間が設定されているか否かに関係なく前記ダミー処理を実行しないとの判別を行い、
    前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合に、前記放置時間がゼロに設定されているときには前記ダミー処理を実行するとの判別を行い、前記放置時間が前記ゼロ以外の所定時間に設定されているときには前記ダミー処理改善手段が前記ダミー処理実行要件が満たされず、且つ、前記ゼロ以外の所定時間に設定された前記放置時間が経過していないと判定したときに前記ダミー処理実行しないとの判別を行うことを特徴とする基板処理方法。
  14. 前記ダミー処理実行要件は、前記処理室がオフラインであることを含むことを特徴とする請求項13記載の基板処理方法。
  15. 前記ダミー処理実行要件は、前記基板が電源オンの後における最初の処理すべき基板から成ることを含むことを特徴とする請求項13記載の基板処理方法。
  16. 前記ダミー処理実行要件は、前記基板よりも以前に処理された基板がオフラインで処理されたことを含むことを特徴とする請求項13記載の基板処理方法。
  17. 前記ダミー処理実行要件は、前記基板が前記処理室のメンテナンス後における最初の処理すべき基板から成ることを含むことを特徴とする請求項13記載の基板処理方法。
  18. 前記ダミー処理実行要件は、前記基板よりも以前に処理実行中の基板に対して、実行中の処理を強制終了するアボート処理が実行されたことを含むことを特徴とする請求項13記載の基板処理方法。
  19. 前記ダミー処理ステップでは、前記判別ステップにおいて前記処理室内の状態が安定でないと判別されたときは前記ダミー処理を1回実行することを特徴とする請求項13乃至18のいずれか1項に記載の基板処理方法。
  20. 前記実行されるダミー処理は、前記基板に対して実行される前記加工処理よりも処理時間が長いことを特徴とする請求項19記載の基板処理方法。
  21. 前記実行されるダミー処理は、前記基板に対して実行される前記加工処理よりもその処理に必要なパワーの設定値が高いことを特徴とする請求項19記載の基板処理方法。
  22. 前記判別ステップでは、前記基板を含むロット毎に前記判別を行うことを特徴とする請求項13乃至21のいずれか1項に記載の基板処理方法。
  23. 前記基板よりも以前に処理実行中の基板に対して、実行中の処理を強制終了するアボート処理が実行された後に前記基板に対して前記アボート処理を実行するか否かの設定を許容するアボート処理設定ステップを有することを特徴とする請求項13乃至22のいずれか1項に記載の基板処理方法。
  24. 前記ダミー処理の実行を省略したか否かを示すログを記録するログ記録ステップを有することを特徴とする請求項13乃至23のいずれか1項に記載の基板処理方法。
  25. 被処理体としての基板に対して所定の処理を実行するための少なくとも1つの処理室を備える基板処理装置の基板処理方法をコンピュータに実行させるプログラムであって、
    前記基板処理方法は、
    前記処理室内において製品基板に対する加工処理の実行前に該加工処理の条件を整えるために非製品基板に対して実行される処理であるダミー処理を実行するダミー処理ステップと、
    前記ダミー処理の実行が必要か否かを判別する判別ステップと、
    前記ダミー処理を実行するための条件であるダミー処理実行要件を設定するダミー処理実行要件設定ステップと、
    前記加工処理の実行終了時を計時開始基準時刻とした前記処理室の放置時間として、前記処理室内の状態が安定に維持可能な時間を設定する放置時間設定ステップと、を有し、
    前記判別ステップは、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合において、前記放置時間としてゼロ以外の所定時間が設定されているときに、予め設定されている前記ダミー処理実行要件を判定するダミー処理改善を含み、
    前記判別ステップでは、前記非製品基板が存在しない場合又は前記非製品基板に対する前記ダミー処理の実行が指定されていない場合には、前記放置時間が設定されているか否かに関係なく前記ダミー処理を実行しないとの判別を行い、前記非製品基板が存在し且つ前記非製品基板に対する前記ダミー処理の実行が指定されている場合に、前記放置時間がゼロに設定されているときには前記ダミー処理を実行するとの判別を行い、前記放置時間が前記ゼロ以外の所定時間に設定されているときには前記ダミー処理改善手段が前記ダミー処理実行要件が満たされず、且つ、前記ゼロ以外の所定時間に設定された前記放置時間が経過していないと判定したときに前記ダミー処理実行しないとの判別を行うことを特徴とするプログラム。
JP2005047362A 2004-03-05 2005-02-23 基板処理装置、基板処理方法、及びプログラム Expired - Fee Related JP5080724B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005047362A JP5080724B2 (ja) 2004-03-05 2005-02-23 基板処理装置、基板処理方法、及びプログラム
US11/072,521 US20050233477A1 (en) 2004-03-05 2005-03-07 Substrate processing apparatus, substrate processing method, and program for implementing the method
US13/034,170 US8785216B2 (en) 2004-03-05 2011-02-24 Substrate processing apparatus, substrate processing method, and program for implementing the method

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004062982 2004-03-05
JP2004062982 2004-03-05
JP2004277774 2004-09-24
JP2004277774 2004-09-24
JP2005047362A JP5080724B2 (ja) 2004-03-05 2005-02-23 基板処理装置、基板処理方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2006121030A JP2006121030A (ja) 2006-05-11
JP5080724B2 true JP5080724B2 (ja) 2012-11-21

Family

ID=36538590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005047362A Expired - Fee Related JP5080724B2 (ja) 2004-03-05 2005-02-23 基板処理装置、基板処理方法、及びプログラム

Country Status (1)

Country Link
JP (1) JP5080724B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP2008288282A (ja) * 2007-05-15 2008-11-27 Hitachi Kokusai Electric Inc 基板処理装置
US9312155B2 (en) * 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
JP5813389B2 (ja) 2011-06-24 2015-11-17 東京エレクトロン株式会社 基板処理時間設定方法及び記憶媒体
JP5997542B2 (ja) * 2012-08-13 2016-09-28 東京エレクトロン株式会社 真空処理装置及び真空処理方法
JP6383522B2 (ja) * 2013-01-30 2018-08-29 株式会社日立ハイテクノロジーズ 異物を発塵させる装置および発塵要因分析装置
CN104233202B (zh) * 2013-06-06 2016-07-13 北大方正集团有限公司 一种金属薄膜的制作方法及装置
JP2014225707A (ja) * 2014-09-01 2014-12-04 東京エレクトロン株式会社 基板処理装置
JP7487024B2 (ja) 2020-06-30 2024-05-20 株式会社Screenホールディングス 基板処理方法および基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61247015A (ja) * 1985-04-24 1986-11-04 Nec Corp 薄膜形成装置
JP2001044090A (ja) * 1999-08-03 2001-02-16 Hitachi Kokusai Electric Inc 半導体製造設備及び保守方法
JP3660582B2 (ja) * 2000-12-04 2005-06-15 株式会社日立製作所 プラズマエッチング処理装置
JP2002190468A (ja) * 2000-12-20 2002-07-05 Sharp Corp プラズマエッチング方法
JP3897566B2 (ja) * 2001-10-26 2007-03-28 松下電器産業株式会社 プラズマ処理方法
JP4132898B2 (ja) * 2002-03-19 2008-08-13 富士通株式会社 ドライクリーニング方法
TWI328164B (en) * 2002-05-29 2010-08-01 Tokyo Electron Ltd Method and apparatus for monitoring tool performance
JP3612526B2 (ja) * 2002-06-21 2005-01-19 株式会社日立ハイテクノロジーズ プラズマ処理装置のシーズニング方法

Also Published As

Publication number Publication date
JP2006121030A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
US8785216B2 (en) Substrate processing apparatus, substrate processing method, and program for implementing the method
JP5080724B2 (ja) 基板処理装置、基板処理方法、及びプログラム
CN100373545C (zh) 基板处理装置、基板处理方法及程序
US6566270B1 (en) Integration of silicon etch and chamber cleaning processes
KR101643830B1 (ko) 결합된 실리콘 산화물 에칭 및 오염 제거 프로세스
US7402523B2 (en) Etching method
JP4854317B2 (ja) 基板処理方法
TWI453787B (zh) Substrate processing device, substrate processing condition review method
CN100388429C (zh) 去除光刻胶和蚀刻残留物的方法
US20110035957A1 (en) Gas processing apparatus, gas processing method, and storage medium
JP2004507086A (ja) 基板の処理方法及び処理システム
US7326358B2 (en) Plasma processing method and apparatus, and storage medium
JP2010245512A (ja) 基板のエッチング方法及びシステム
JP4817991B2 (ja) 基板処理方法
US20040200498A1 (en) Method and apparatus for cleaning a substrate processing chamber
US20090135381A1 (en) Apparatus for processing substrate and method of doing the same
US8034720B2 (en) Substrate processing method and substrate processing apparatus
JP4895256B2 (ja) 基板の表面処理方法
JP5102467B2 (ja) 基板処理方法
JP2008117867A (ja) 基板処理方法及び基板処理システム
JP5107842B2 (ja) 基板処理方法
JP2011530170A (ja) チャンバのプラズマ洗浄プロセス方法
US20170185077A1 (en) Processing system and processing program
WO2009122764A1 (ja) ホール形成方法、ホール形成装置及びプログラム
US20060093969A1 (en) Method of processing substrate and chemical used in the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5080724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees