WO2012147784A1 - アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ - Google Patents

アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ Download PDF

Info

Publication number
WO2012147784A1
WO2012147784A1 PCT/JP2012/061075 JP2012061075W WO2012147784A1 WO 2012147784 A1 WO2012147784 A1 WO 2012147784A1 JP 2012061075 W JP2012061075 W JP 2012061075W WO 2012147784 A1 WO2012147784 A1 WO 2012147784A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
current
signal
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/061075
Other languages
English (en)
French (fr)
Inventor
永田　洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to CN201280020445.5A priority Critical patent/CN103493366B/zh
Priority to US14/114,109 priority patent/US9396362B2/en
Priority to JP2013512402A priority patent/JP5956983B2/ja
Publication of WO2012147784A1 publication Critical patent/WO2012147784A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5776—Signal processing not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors

Definitions

  • the present invention relates to an analog multiplication circuit using a multiplication core such as a Gilbert multiplication core, a detection circuit and a variable gain amplifier to which the analog multiplication circuit is applied, and a physical quantity sensor such as a vibration type angular velocity sensor using the detection circuit.
  • a multiplication core such as a Gilbert multiplication core
  • a detection circuit and a variable gain amplifier to which the analog multiplication circuit is applied
  • a physical quantity sensor such as a vibration type angular velocity sensor using the detection circuit.
  • a detection circuit In a physical quantity sensor represented by a vibration type angular velocity sensor, a detection circuit is generally required to detect an output signal of the sensor element and take out a signal component.
  • a detection circuit a detection circuit using a Gilbert multiplier which is an analog multiplication circuit is known (for example, Patent Document 1).
  • the Gilbert multiplier (Gilbert multiplier core) generally comprises a bi-differential circuit formed by four bipolar transistors and outputs a signal proportional to the product of two input signals.
  • Gilbert multipliers using bipolar transistors have the problem of non-linearity resulting from the exponential characteristics of the bipolar transistors. Therefore, there is also known an analog multiplication circuit provided with a circuit for performing preprocessing for suppressing and linearizing non-linear components in the Gilbert multiplication core (for example, Non-Patent Document 1).
  • the analog multiplication circuit 100 is configured of a Gilbert multiplication core 101 and a linearization circuit 102.
  • the Gilbert multiplication core 101 comprises a bi-differential circuit formed by four bipolar transistors consisting of a pair of bipolar transistors Q1 and Q2 and a pair of bipolar transistors Q3 and Q4.
  • the Gilbert multiplication core 101 is composed of a first input signal input to a first input terminal pair consisting of Ta and Tb which is an emitter common connection point of the transistor pair, and Tc and Td which is a base common connection point respectively.
  • An output signal of a differential current proportional to the product of the second input signal input to the second input terminal pair is output from the output terminal pair consisting of Te and Tf, which is a collector common connection point.
  • the linearization circuit 102 performs preprocessing for suppressing and linearizing the non-linear components generated from the exponential characteristics of the bipolar transistors Q1 to Q4 constituting the Gilbert multiplication core 101 by the inverse hyperbolic function (tanh -1 ). It is a conversion circuit.
  • the linearization circuit 102 is a diode-connected (that is, a base and a collector are directly connected) linear between each terminal of the second input terminal pair Tc, Td of the Gilbert multiplication core 101 and a negative power supply (-V).
  • a pair of bipolar transistors Q5 and Q6, which are n-channel transistors, are connected in the forward direction with respect to the direction in which the current flows.
  • the input signal Vy is converted by the VI conversion circuit 110 to a positive and negative current signal (conversion coefficient K1) It is converted into a differential current consisting of + K1 ⁇ Vy) and ( ⁇ K1 ⁇ Vy).
  • the differential current is added with a bias current I 0 by the constant current sources 2 a and 2 b to each of the components, to be a differential current (I 0 ⁇ K 1 ⁇ V y) including the bias current.
  • the two input terminals Tc and Td are input.
  • the input signal Vx is converted by the VI conversion circuit 120 into a differential current consisting of positive and negative current signals (+ K2 ⁇ Vx) and ( ⁇ K2 ⁇ Vx) with a conversion coefficient K2.
  • the differential current is added with a bias current Ib by the constant current sources 2c and 2d to the respective components thereof to be a differential current (Ib ⁇ K2 ⁇ Vx) including the bias current, and the first input of the Gilbert multiplication core 101 Input to the terminal pair Ta, Tb.
  • a differential current I4 (corresponding positive / negative current) is output from the output terminal pair Te, Tf of the Gilbert multiplication core 101 as a multiplication result.
  • Vout Vx ⁇ Vy. In this way, the product of two input signals can be obtained.
  • the lateral PNP transistor with relatively inferior characteristics or standard CMOS process may be used.
  • FIG. 10 is a schematic cross-sectional view showing an example of a lateral bipolar transistor manufactured by such a CMOS process.
  • the lateral bipolar transistor 5 is formed on the surface of the p-type semiconductor substrate 50.
  • An n-well 51 is formed on the surface side of the p-type semiconductor substrate 50, and an n-rich portion 52 and two p-rich portions 53 and 54 are formed near the surface of the n-well 51.
  • the base B is formed in the n-rich portion 52, the emitter E is formed in one p-rich portion 53, and the lateral collector (normal collector) C is formed in the other p-rich portion 54.
  • PNP lateral bipolar is formed.
  • the transistor 5 is configured. However, in this device structure, the p-type semiconductor substrate 50 itself becomes a parasitic collector and functions as a vertical collector C ′ of the transistor 5.
  • the lateral bipolar transistor 5 is represented by a circuit symbol diagram as shown in FIG. 11, and an unnecessary current (parasitic collector current) I C 'flows through the vertical collector C'.
  • the manufacturing error accounts for the absolute value of the current amplification factor ⁇ .
  • the ratio increases, and the current amplification factor ⁇ tends to fluctuate due to the influence of the manufacturing error.
  • the current amplification factor ⁇ also fluctuates with temperature.
  • the multiplication core is a Gilbert multiplication core, but also in an analog multiplication circuit using a multiplication core consisting of a differential transistor pair consisting of a pair of emitter-coupled bipolar transistors. .
  • a multiplication core consisting of a differential transistor pair consisting of a pair of emitter-coupled bipolar transistors.
  • the present invention has been made to solve the above-mentioned problems, and lateral bipolar transistors manufactured by a CMOS process, bipolar junction transistors whose characteristics are not sufficiently good, etc. are used as bipolar transistors constituting a multiplication core.
  • An object of the present invention is to prevent the deterioration of the calculation accuracy of an analog multiplication circuit by the multiplication core even when used.
  • the detection accuracy of a detection circuit using an analog multiplication circuit having a multiplication core and the detection accuracy of a physical quantity sensor using the detection circuit are not reduced, or a variable gain amplifier using an analog multiplication circuit Another object is to prevent the amplification accuracy from being reduced.
  • the analog multiplication circuit has at least one differential transistor pair consisting of a pair of emitter-coupled bipolar transistors, and the coupled emitter of the differential transistor pair is the first.
  • a multiplying core having an input terminal, the two bases of the differential transistor pair as a second input terminal pair, and a collector of the differential transistor pair as an output terminal pair, and the second input terminal pair
  • a linearization circuit having a linearization transistor pair consisting of a pair of bipolar transistors with emitters connected, and connecting each base and collector of the linearization transistor pair to a predetermined power supply, and the differential transistor pair A correction current is added to the second input terminal pair according to the current amplification factor of each bipolar transistor.
  • a generation circuit characterized by comprising a.
  • the correction current generation circuit includes a first replica transistor that is a replica of each bipolar transistor of the differential transistor pair, and the first bias transistor is supplied with a predetermined bias current to the emitter of the first replica transistor.
  • the correction current may be generated based on the current obtained from the collector of the replica transistor.
  • the correction current generation circuit further includes a second replica transistor that is a replica of each bipolar transistor of the linearization transistor pair, and the emitter of the second replica transistor is connected to the base of the first replica transistor.
  • the collector and the base of the second replica transistor may be connected to a predetermined power supply.
  • the multiplication core has two of the above differential transistor pairs, the coupled emitter of each of the two differential transistor pairs is taken as a first input terminal pair, and two bases are connected between the two differential transistor pairs. Are coupled to each other to form the second input terminal pair, and two collectors may be coupled to each other between the two differential transistor pairs to form the output terminal pair.
  • the correction current generation circuit is a replica of the multiplication core and the linearization circuit, and first and second replica input terminals that are replicas of the first and second input terminals and the output terminal, and A replica multiplication unit having a replica output terminal, a comparison circuit comparing a trial output signal according to the output from the replica output terminal with an expected signal and outputting a comparison result signal, and the first and second replica input terminals A setting circuit for inputting a signal corresponding to a predetermined spare input value to the comparator and inputting the expectation signal corresponding to a predetermined expected value representing the product of the input values to the comparison circuit; And a correction current output circuit that generates a replica correction current that is a replica of the correction current and is added to the second replica input terminal pair, and the correction current output circuit It may be one that the trial output signal increases or decreases the correction current and the replica correction current in accordance with the comparison result signal so as to be equal to the expected signal.
  • a variable gain amplifier includes any one of the above analog multiplication circuits in which the multiplication core has one of the above differential transistor pairs, a DC control signal is inputted to the first input terminal, and the second input is An input signal is input to the terminal, and a variable signal is obtained based on the output signal of the output terminal.
  • a detection circuit includes any one of the above-mentioned analog multiplication circuits in which the multiplication core has two of the above-mentioned differential transistor pairs, and the amplitude at either the first input terminal or the second input terminal A constant alternating signal is input, a detected signal is input to the other, and a detected signal is obtained based on an output signal of the output terminal.
  • a physical quantity sensor comprises a vibrator for converting a physical quantity applied from the outside into an electric signal, a reference signal generation circuit for outputting a reference signal, and an oscillation circuit for oscillating the vibrator based on the reference signal. And a detection circuit for detecting an output signal from the vibrator based on an oscillation signal from the oscillation circuit.
  • the detection circuit is the detection circuit according to the present invention, the alternating signal is the oscillation signal, and the detection signal is an output signal from the vibrator.
  • the correction current generation circuit may generate the correction current based on the reference signal.
  • the correction current generation circuit generates a correction current that increases according to ⁇ , and adds the correction current to one input signal of the multiplication core to thereby bias the one input signal of the multiplication core.
  • the current component (I 0 ) is corrected to the current ( ⁇ I 0 ) multiplied by the current amplification factor ( ⁇ ).
  • Vout K ⁇ (Vx ⁇ Vy / I 0 ), and the output voltage Vout which is the multiplication result is not influenced by the current amplification factor ⁇ , and the multiplication is always performed with high accuracy. be able to.
  • the detection circuit according to the present invention performs detection by analog multiplication using the alternating signal and the target signal as two input signals using the analog multiplication circuit according to the present invention, high-accuracy detection can always be performed.
  • the variable gain amplifier according to the present invention can always perform variable amplification with high accuracy because it obtains a variable signal based on an output signal by analog multiplication of a control signal and an input signal using the analog multiplication circuit according to the present invention.
  • a physical quantity sensor uses the detection circuit according to the present invention as an output signal according to a physical quantity externally applied by a vibrator as a target signal, and uses an oscillation signal for vibrating the vibrator as the alternating signal. Since the target signal is detected to detect the physical quantity, the physical quantity can always be detected with high accuracy.
  • FIG. 5 is a circuit diagram showing a configuration example of a correction current generation circuit in FIG. 3;
  • FIG. 4 is a circuit diagram showing a configuration example of first and second VI conversion circuits in FIG. 3;
  • FIG. 5 is a circuit diagram showing another example of an analog multiplication circuit according to the present invention and an embodiment of a variable gain amplifier. It is a block diagram of the analog multiplication circuit shown in FIG. FIG.
  • FIG. 6 is a schematic block diagram illustrating yet another example embodiment of an analog multiplier circuit according to the present invention. It is a circuit diagram showing an example of the analog multiplication circuit which used the conventional Gilbert multiplication core.
  • FIG. 2 is a schematic cross-sectional view showing an example of a lateral bipolar transistor manufactured by a CMOS process. It is a circuit symbol figure for demonstrating the current amplification factor of the lateral bipolar transistor produced by CMOS process.
  • FIG. 1 First, one embodiment of an analog multiplication circuit and a detection circuit according to the present invention will be described with reference to FIG. In addition, in FIG. 1, the same code
  • the analog multiplication circuit 1 shown in FIG. 1 includes an analog multiplication unit 100A and a correction current generation circuit 3.
  • the configuration of the analog multiplication unit 100A includes a Gilbert multiplication core 101 and a linearization circuit 102, like the conventional analog multiplication circuit 100 described with reference to FIG.
  • the four bipolar transistors Q1 to Q4 constituting the Gilbert multiplication core 101 of the analog multiplication unit 100A use lateral bipolar transistors manufactured by the CMOS process described in FIG. 10, bipolar junction transistors having poor characteristics, etc. doing.
  • the bipolar transistors constituting the analog multiplication circuit 1 be elements of the same structure manufactured by the same manufacturing process, and have the same characteristics as possible.
  • This can be realized by a known semiconductor layout technology, that is, a method of arranging many transistor elements of the same size and using adjacent elements among them.
  • the absolute value of the transistor element characteristics and the amount of temperature change differ depending on the chip due to the error of the semiconductor manufacturing process, the relative positions of the elements used in the circuit can be considered by considering the geometrical arrangement in the chip in this way. Characteristics can be matched with high accuracy.
  • the Gilbert multiplication core 101 has two differential transistor pairs each consisting of a pair of bipolar transistors emitter-coupled, and the coupled emitters of the two differential transistor pairs are taken as first input terminal pairs Ta and Tb. , The two differential transistor pairs are mutually coupled to each other to form second input terminal pairs Tc and Td, and the two differential transistor pairs are mutually coupled to each other between two collectors to be an output terminal It is the multiplication core which made the pair Te and Tf.
  • the linearization circuit 102 has a linearization transistor pair consisting of bipolar transistors Q5 and Q6 whose emitters are respectively connected to the second input terminal pair Tc and Td of the differential transistor pair, and each of the linearization transistor pairs is It is an IV conversion circuit in which the base and each collector are connected to a predetermined power supply.
  • the correction current generation circuit 3 is a circuit that generates a correction current in which the correction current corresponding to the current amplification factor ⁇ of each bipolar transistor Q1 to Q4 of the differential transistor pair is added to the second input terminal pair Tc and Td. .
  • Voltage signal Vy which is an alternating signal having a constant amplitude is input to the VI conversion circuit 110 of the analog multiplication circuit shown in FIG. 1, and the amplitude changes at the same frequency as the voltage signal Vy to the VI conversion circuit 120.
  • the analog multiplication circuit 1 can constitute a detection circuit.
  • the analog multiplication circuit 1 outputs a voltage signal from the IV conversion circuit 150 as a detection signal according to the amplitude of the voltage signal Vx which is a detection signal.
  • bipolar transistors hereinafter, “bipolar transistors” will be simply referred to as “transistors”) Q1 to Q4 forming the bi-differential circuit of the Gilbert multiplication core 101 will be specifically described.
  • the Gilbert multiplication core 101 is composed of a first differential transistor pair 101a consisting of a pair of transistors Q1 and Q2 and a second differential transistor pair 101b consisting of a pair of transistors Q3 and Q4.
  • the emitters of the transistors Q1 and Q2 are commonly connected to form one input terminal Ta of the first input terminal pair, and the emitters of the transistors Q3 and Q4 are commonly connected to each other to form the other of the first input terminal pair.
  • Form the input terminal Tb of The bases of the transistors Q1 and Q4 are commonly connected to form one input terminal Tc of the second input terminal pair, and the bases of the transistors Q2 and Q3 are commonly connected to form the other input of the second input terminal pair.
  • the terminal Td is formed.
  • collectors of the transistors Q1 and Q3 are commonly connected to form one output terminal Te of the output terminal pair, and the collectors of the transistors Q2 and Q4 are commonly connected to form the other output terminal Tf of the output terminal pair doing.
  • ⁇ I C / I E
  • Is a circuit that generates a correction current of
  • the transistors Q 1 to Q forming the Gilbert multiplication core 101 at the output voltage Vout of the Gilbert multiplication core 101 Remove the influence of the current amplification factor ⁇ of Q4.
  • the transistor Q7 is a first replica transistor which is a bipolar transistor having the same current amplification factor ⁇ as the transistors Q1 to Q4 constituting the Gilbert multiplication core 101.
  • the emitter of the transistor Q7 is connected to a positive power supply (+ V) through a constant current source 301, and the collector is connected to a negative power supply (-V) through a constant current source 302.
  • a transistor Q8 diode-connected between the base of the transistor Q7 and the negative power supply (-V) is connected in the forward direction with respect to the direction in which the current flows.
  • the transistor Q8 is preferably a second replica transistor that is a bipolar transistor having the same structure and characteristics as the transistors Q5 and Q6 that constitute the linearization circuit 102 of the analog multiplication unit 100A.
  • the transistor element can also be realized by applying the above-described semiconductor layout technology.
  • connection point p between the base of the transistor Q7 and the emitter of the transistor Q8 is connected to a positive power supply (+ V) through the constant current source 303, and the connection point q between the collector of the transistor Q7 and the constant current source 302 is It is connected to a positive power supply (+ V) through a diode-connected P-channel MOS transistor (hereinafter abbreviated as “PMOS”) 304.
  • PMOS diode-connected P-channel MOS transistor
  • the PMOS 305 is current-mirror connected to the PMOS 304 (that is, the gates and sources of the PMOS 304 and 305 are connected in common).
  • the drain of the PMOS 305 is connected to a negative power supply (-V) via a diode-connected N-channel MOS transistor (hereinafter abbreviated as "NMOS") 306.
  • NMOS diode-connected N-channel MOS transistor
  • Two NMOSs 307 and 308 are current-mirror connected to the NMOS 306 (that is, the gates and sources of the NMOSs 306 to 308 are commonly connected). These current mirror circuits may be cascoded to increase the accuracy of the current copy.
  • the respective drains of the two NMOSs 307 and 308 are connected to a positive power supply (+ V) via constant current sources 309 and 310 for supplying a constant current I 0 , respectively.
  • the correction current output lines 311 and 312 are drawn from the connection points g and h of the drains of the NMOSs 307 and 308 and the constant current sources 309 and 310, respectively.
  • the correction current output line 311 is connected to a connection point r between the input terminal Td of the Gilbert multiplication core 101 of the analog multiplication unit 100A, the emitter of the transistor Q5, and the positive output line of the VI conversion circuit 110.
  • the correction current output line 312 is connected to a connection point s between the input terminal Tc of the Gilbert multiplication core 101, the emitter of the transistor Q6, and the negative output line of the VI conversion circuit 110.
  • the constant current source 301 flows a second input terminal pair Tc of the Gilbert multiplier core 101, a constant current I 0 corresponding to the bias current of the differential current input to Td to the emitter of the transistor Q7, the thereby Gilbert multiplier core
  • the current paths of the replicas of the current paths of the 101 transistors Q1 to Q4 are formed.
  • the constant current I 0 a constant current source 303 corresponding to the bias current to flow to the emitter of diode-connected transistor Q8, thereby a replica of the current path of the transistors Q5, Q6 of the current path of the linearization circuit 102 It is formed.
  • the emitter of the transistor Q7 is constant current flows I 0. Meanwhile, the current flowing in the collector of the transistor Q7, the constant current I 0, the base current and 10, reduced by the current amount flowing through the vertical collector C 'as described in FIG. 11, the current amplification factor at that time ⁇ current alpha ⁇ I 0 is the collector current in accordance with the flows into the connection point q. Since a constant current I 0 flows from the connection point q to the negative power supply (-V) by the constant current source 302, a current (1- ⁇ ) ⁇ I 0 is transmitted through the PMOS 304 from the positive power supply (+ V) to the connection point q. Flow.
  • This current (1 ⁇ ) ⁇ I 0 is copied to the PMOS 305 which is current-mirror connected to the PMOS 304, and the current (1 ⁇ ) ⁇ I 0 flows also in the PMOS 305 and the NMOS 306 connected in series therewith. It is copied to the NMOSs 307 and 308, which are current-mirror connected to the NMOS 306, and the current (1- ⁇ ) ⁇ I 0 also flows through them.
  • the current ⁇ ⁇ I 0 which is the two correction currents, flows into the above-mentioned connection points r and s of the analog multiplication unit 100A by the correction current output lines 311 and 312, and is output from the VI conversion circuit 110 ⁇ K1 -It is added to Vy.
  • the differential current flowing from the connection points r and s to the transistors Q5 and Q6 of the linearization circuit 102 becomes ⁇ ⁇ I 0 ⁇ K1 ⁇ Vy.
  • a constant current I 0 which is a bias current of a differential current for input to each input terminal Tc, Td of the second input terminal pair of the Gilbert multiplication core 101 is a current ⁇ ⁇ I multiplied by a current amplification factor ⁇ It is corrected to 0 .
  • the differential current ( ⁇ ⁇ I 0 ⁇ K1 ⁇ Vy) is converted by the linearization circuit 102 into a voltage signal Vi given by the following equation, and is input to each input terminal Tc, Td of the second input terminal pair Be done.
  • Vi 2 ⁇ V T ⁇ tan h -1 (K 1 ⁇ V y / ( ⁇ ⁇ I 0 ))
  • Vout K ⁇ ⁇ Vx ⁇ Vy / ( ⁇ ⁇ I 0 ) ⁇ ⁇ ⁇
  • Vout K ⁇ (Vx ⁇ Vy / I 0 )
  • the output voltage Vout which is the multiplication result is not influenced by the current amplification factor ⁇ , and the multiplication can always be performed with high accuracy.
  • the voltage signal (output voltage Vout) output from the IV conversion circuit 150 corresponds to the amplitude of the voltage signal Vx which is a detected signal.
  • the detection signal can be accurately obtained without being affected by the current amplification factor ⁇ of the transistors Q1 to Q4 constituting the Gilbert multiplication core 101.
  • each bipolar transistor Q1 to Q8 in this analog multiplication circuit 1 uses all PNP type, the operation principle is the same even if the NPN type bipolar transistor is used, only the direction of the current is reversed. It is the same.
  • FIG. 2 to FIG. 5 An embodiment of a physical quantity sensor and a detection circuit according to the present invention using the above-described analog multiplication circuit will be described with reference to FIGS.
  • FIG. 2 First, the entire configuration of an embodiment of the physical quantity sensor according to the present invention will be described with reference to FIG.
  • the physical quantity sensor shown in FIG. 2 is a vibration-type angular velocity sensor composed of a sensor element 10, an oscillation circuit 20, a detection circuit 30, and a reference signal generation circuit 40.
  • the sensor element 10 is, for example, a gyro vibrator for detecting a rotational angular velocity, in which a metal electrode is disposed on the surface of a piezoelectric material formed in a tuning fork shape, and includes a drive unit 11 and a detection unit 12.
  • the sensor element 10 is driven to oscillate by the oscillation circuit 20, and when a rotational angular velocity is received during its oscillation, the sensor section 10 outputs a weak alternating current signal as the sensor element output S12 from the detection unit 12.
  • the reference signal generation circuit 40 is a circuit that generates a reference signal for an AGC control circuit described later, and here is a constant voltage circuit that generates a reference signal S41 that is a substantially constant voltage that does not depend on ambient temperature or power supply voltage. Use.
  • the oscillation circuit 20 forms an oscillation loop for the sensor element 10 by the monitor circuit 21 and the variable gain amplifier 22 and is an oscillation circuit having a so-called AGC function. Therefore, the oscillation circuit 20 includes the AGC control circuit 23, and has a function of controlling the gain of the variable gain amplifier 22 so that the effective value of the excitation current of the sensor element 10 becomes equal to the reference signal S41.
  • the oscillation circuit 20 converts the excitation current of the sensor element 10 into a voltage signal by the monitor circuit 21.
  • oscillation control of the sensor element 10 is performed by the AGC control circuit 23, and the oscillation signal S21 output from the monitor circuit 21 becomes an AC signal having an amplitude based on the reference signal S41.
  • the oscillation signal S21 is also used as a signal used for multiplication in the detection circuit 32 described later.
  • the detection circuit 30 is configured of an amplification circuit 31, a detection circuit 32, and a filter circuit 33.
  • the amplification circuit 31 amplifies a sensor element output S12, which is an output signal from the detection unit 12 of the sensor element 10.
  • the detection circuit 32 detects an angular velocity signal component included in the amplified signal S31 which is an output signal of the amplification circuit 31.
  • the filter circuit 33 amplifies and smoothes the output signal S32 of the detection circuit 32 (that is, the detection signal), and outputs the amplified signal as an output signal S30 of the physical quantity sensor.
  • the detection circuit 32 includes an analog multiplication circuit which analogically multiplies the amplification signal S31 which is an output signal of the amplification circuit 31 and the above-mentioned oscillation signal S21, and utilizes the above-mentioned analog multiplication circuit.
  • the oscillation circuit 20 and the detection circuit 30 are integrated circuits that operate by being connected to a positive power supply (+ V) and a negative power supply (-V), and can be configured on the same semiconductor substrate.
  • trigonometric function means that the above multiplication yields two components of a signal of twice the frequency of the original signal and a DC signal. It is understood from the nature.
  • a DC signal of magnitude A ⁇ B / 2 can be obtained.
  • the oscillation signal S21 and the amplification signal S31 are both signals of the same frequency. For example, if a signal in which A is substantially constant and a signal in which B is proportional to the rotational angular velocity to be applied are selected, and a calculation operation represented by the above equation is performed, a signal proportional to the rotational angular velocity is obtained.
  • Be The detection circuit 32 described next performs detection using this principle.
  • FIG. 3 Next, the configuration of the detection circuit 32 in the physical quantity sensor shown in FIG. 2 will be described using FIG. In FIG. 3, parts corresponding to those in FIGS. 1 and 9 are denoted with the same reference numerals, and redundant description thereof will be omitted.
  • the detection circuit 32 is an analog multiplication including first, second and third V-I conversion circuits 110, 120 and 130, constant current sources 2c and 2d, an analog multiplication unit 100A and a correction current generation circuit 300.
  • a circuit 1A, an IV conversion circuit 150, and a phase shift circuit 160 are provided.
  • the detection circuit 32 includes a first VI conversion circuit 110 and a second VI conversion circuit 120 (VI conversion circuit in FIG. 1 for converting the oscillation signal S21 and the amplification signal S31 into current signals, respectively. (Same as 110, 120).
  • the output format of these VI conversion circuits is that of differential output. The configuration of the first and second V-I conversion circuits 110 and 120 will be described later.
  • the oscillation signal S21 is input to the first VI conversion circuit 110 via the phase shift circuit 160. This is to align the phases of the signals to be multiplied, as in the multiplication detection equation described above.
  • the signal phase-adjusted by the phase shift circuit 160 is represented as an oscillation signal S21 '.
  • the oscillation signal S21 ' is a sine wave alternating signal whose amplitude is controlled to be constant by the operation of the AGC control circuit 23 described above, and corresponds to the input signal according to the voltage signal Vy in FIGS.
  • the voltage value of the oscillation signal S21 ' is represented as Vy.
  • the first VI conversion circuit 110 converts the oscillation signal S21 'of the voltage value Vy into a differential current ( ⁇ K1 ⁇ Vy) with a conversion coefficient K1 and outputs it.
  • the amplified signal S31 input to the second VI conversion circuit 120 is a sine wave to-be-detected signal vibrating at the same frequency as the oscillation signal S21 'which is an alternating signal, and is determined by the voltage signal Vx in FIGS. Since the voltage corresponds to the input signal, the voltage value of the amplified signal S31 is represented as Vx in the symbol indicating the value of the differential current below.
  • the second VI conversion circuit 120 converts the amplified signal S31 of the voltage value Vx into a differential current ( ⁇ K2 ⁇ Vx) with a conversion coefficient K2 and outputs it.
  • the constant current sources 2c and 2d add a bias current Ib to the differential current (. +-. K2.Vx) output from the second V-I conversion circuit 120 to generate a differential current (Ib. ⁇ .K2) including the bias current. ⁇ Set to Vx).
  • constant current sources 2c and 2d are shown separately from the second V-I conversion circuit 120 for convenience of explanation, these constant current sources may be provided in the second V-I conversion circuit 120. These constant current sources may be referred to as a VI conversion circuit which converts an input signal into a differential current including a bias current.
  • the output current Ir is equivalent to the constant current I 0 by the constant current source 301 and the like in the correction current generating circuit 3 in FIG. 1, changes according to a voltage value Vr of the reference signal S41.
  • the correction current generation circuit 300 biases one input signal so that the multiplication result does not change even if the current amplification factor ⁇ of the bipolar transistors Q1 to Q4 constituting the Gilbert multiplication core 101 changes due to temperature or the like. It is a circuit for correcting the current value.
  • the correction current generation circuit 300 in this embodiment has a current amplification factor ⁇ equal to the current amplification factor ⁇ of the bipolar transistors Q1 to Q4 constituting the Gilbert multiplication core 101 in the output current Ir of the third V-I conversion circuit 130.
  • the corrected current ⁇ ⁇ Ir is output from the corrected current output lines 321 and 322 and added to the connection points r and s of the analog multiplication unit 100A. The details will be described later with reference to FIG.
  • the IV conversion circuit 150 is a circuit that converts the output signal I4 by the differential current from the analog multiplication unit 100A of the analog multiplication circuit 1A into a voltage signal with a conversion coefficient K5.
  • the IV conversion circuit 150 shown in FIG. 3 converts a differential current input into a single-phase current signal by a so-called folded cascode circuit of PMOS 151A, 151B, 152A, 152B and NMOS 153A, 153B, 154A, 154B, and further converts it.
  • An IV conversion is performed by the resistor 156 and the operational amplifier 155 to output the output voltage Vout according to the amplitude of the signal to be detected.
  • reference signal S41 (voltage value) is used as a bias current to be added to the differential current ( ⁇ K1 ⁇ Vy) obtained by converting the input signal by voltage signal Vy which is oscillation signal S21 ′ by first VI conversion circuit 110.
  • the reason for using the current ( ⁇ ⁇ Ir) according to Vr) will be described.
  • an alternating signal having the same frequency as the detected signal and having a constant amplitude is required.
  • AGC control is performed in which the excitation level of the oscillator is controlled to a constant level based on a reference signal using a constant voltage circuit or the like, so the controlled oscillation signal is It is used as an alternating signal for multiplication.
  • the reference signal changes with temperature change.
  • the amplified signal S31 obtained by amplifying the sensor element output S12 which is a detected signal is also proportional to the excitation level of the sensor element 10 which is a vibrating body in addition to the angular velocity, so the detected signal (amplified signal S31) and the oscillation signal are simply used.
  • the oscillation signal S21 'obtained by phase-adjusting S21 is multiplied, a component obtained by squaring the reference signal S41 appears in the detection output signal (output voltage Vout). Therefore, a large error occurs in the detection output signal due to the error of the reference signal. This becomes an obstacle to achieving high accuracy in a wide operating temperature range, which is required for physical quantity sensors in recent years.
  • the third V-I conversion circuit 130 which receives the reference signal S41 as described above, the output current Ir thereof and one of the input signals of the analog multiplication unit 100A. And a summing circuit for summing the differential current ( ⁇ K1 ⁇ Vy). This reduces the fluctuation of the output signal due to the voltage fluctuation of the reference signal.
  • the analog multiplication unit corrects the current ⁇ ⁇ Ir obtained by correcting the output current Ir by the correction current generation circuit 300. It is considered as the addition current to one input signal of 100A.
  • the negative output current (inverted output current) (-K1.Vy) of the first V-I conversion circuit 110 is applied to the emitter of the other transistor Q6 constituting the linearization circuit 102 as well as the reference signal S41.
  • the above-described addition circuit corresponds to a portion that generates a sum of each output current of the first V-I conversion circuit 110 and each output current of the correction current generation circuit 300.
  • the connection at the connection point r between the output terminals of the VI conversion circuit 110 and the correction current generation circuit 300 and the connection point s corresponds to the addition circuit. This is because the addition of current signals can be performed by wire connection.
  • the transistors Q5 and Q6 are both diode-connected, and their bases and collectors are connected to a negative power supply (-V).
  • the emitter of the transistor Q5 is connected to an input terminal Tc in which the bases of the transistors Q1 and Q4 of the Gilbert multiplication core 101 are connected to each other.
  • the emitter of the transistor Q6 is connected to the input terminal Td in which the bases of the transistors Q2 and Q3 of the Gilbert multiplication core 101 are connected to each other.
  • the current (Ib-K2 ⁇ Vx) to which the bias current Ib is added is configured to flow.
  • the bias current Ib is generated by constant current sources 2c and 2d which are bias current sources.
  • the bias current Ib and the output current Ir of the VI conversion circuits 120 and 130 are provided for the purpose of preventing the current flowing through the bipolar transistor of the multiplication core from becoming negative and cutting off regardless of whether the input signal is positive or negative. In addition to the output current. Therefore, the value of the bias current Ib is set according to the range of the detected signal which is the input signal, that is, the voltage signal Vx.
  • An output terminal pair that outputs a signal I4 is configured.
  • the IV conversion circuit 150 converts the differential current output from the output terminal pair Te, Tf into a voltage signal as described above, and outputs an output voltage Vout.
  • FIG. 4 The configuration and operation of the correction current generation circuit 300 in FIG. 3 will be described with reference to FIG.
  • the correction current generation circuit 300 shown in FIG. 4 has a basic configuration in common with that of the correction current generation circuit 3 in FIG. 1, and the same reference numerals are given to the common portions, and detailed descriptions thereof will be omitted. Do.
  • the output current Ir of the third V-I conversion circuit 130 is replaced with the constant current I 0 by the constant current source 301 in the correction current generation circuit 3 of FIG. Flow to the emitter.
  • the base of the transistor Q7 is connected to the connection point p between the emitter of the diode-connected transistor Q8, which is a second replica transistor, and the constant current source 303, as in the correction current generation circuit 3.
  • the difference from the correction current generation circuit 3 is that the PMOS 304 and PMOS 305 connected in the current mirror in the correction current generation circuit 3 in FIG. 1 are changed to a cascoded current mirror circuit to improve the accuracy of current copy. .
  • the current mirror circuit cascode-connects the PMOS 315A, 316A and the NMOS 317A between the positive power supply (+ V) and the connection point q between the collector of the transistor Q7 and the constant current source 302, and cascode connection to each of these MOS transistors
  • the PMOSs 315B and 352B and the NMOS 317B are connected in a current mirror manner.
  • the source of the NMOS 317 B is connected to the negative power supply ( ⁇ V) through the NMOS 306.
  • the NMOSs 307 and 308 are current-mirror connected to the NMOS 306.
  • the correction current output lines 321 and 322 are drawn from the connection point g of the drain of the NMOS 307 and the constant current source 309 and the connection point h of the drain of the NMOS 308 and the constant current source 310, respectively.
  • the collector current of ⁇ ⁇ Ir according to the current amplification factor ⁇ ( ⁇ ⁇ 1) of the transistor Q7 is Flow.
  • the collector current flows into a connection point q between the collector of the transistor Q7 and the source of the NMOS 317A, and a constant current I 0 flows from the connection point q to the negative power supply (-V).
  • the current (I 0 - ⁇ ⁇ Ir) flows in the series circuit of the NMOS 317A.
  • PMOS315B, 316B and NMOS317B, 306 also the same amount of current (I 0 - ⁇ ⁇ Ir) flows in the series circuit of, NMOS306 and is current-mirror-connected, current to NMOS307,308 (I 0 - ⁇ ⁇ Ir) flows.
  • VI conversion circuit 110 and the second VI conversion circuit 120 used for the detection circuit 32 shown in FIG. 3 will be described with reference to FIG.
  • These VI conversion circuits are transconductance amplifiers having the same configuration and utilizing MOS transistors and resistance elements, and PMOS 201 to 207, NMOS 211 to 217, conversion resistor 220, and tail current source 230. It is composed of
  • the gate terminal of the PMOS 202 is the input terminal IN of the VI conversion circuit.
  • the PMOSs 201 and 202, the NMOSs 211 and 212, and the tail current source 230 form a differential pair circuit with the PMOSs 201 and 202 as input elements and the NMOSs 211 and 212 as load elements.
  • the gate terminal of the PMOS 202 corresponds to the non-inversion input terminal of the differential pair circuit
  • the gate terminal of the PMOS 201 corresponds to the inversion input terminal
  • the bias current is supplied to the differential pair circuit by the tail current source 230.
  • the NMOS 211 and the NMOS 212 are respectively diode-connected, and the current value flowing to the NMOS 212 is copied to the NMOS 214 by a predetermined value times the current mirror, and the current value flowing to the NMOS 211 is copied to the PMOS 204 via the NMOS 213 and the PMOS 203 by a predetermined value .
  • the drain terminals of the PMOS 204 and the NMOS 214 are connected to each other, and the gate terminal of the PMOS 201 corresponding to the inverting input terminal and one end of the conversion resistor 220 are connected to this terminal.
  • the other end of the conversion resistor 220 is grounded to the signal ground.
  • the conversion resistor 220 is formed of a linear resistive element such as a polysilicon resistor.
  • the current value flowing to the PMOS 204 is copied to the PMOS 207 by current mirror connection
  • the current value flowing to the NMOS 214 is copied to the NMOS 217 by current mirror connection.
  • the drain terminals of the PMOS 207 and the NMOS 217 are connected to each other, and the output terminal IOUT is provided at the connection point.
  • the current value flowing to the NMOS 211 is copied to the NMOS 216 by a predetermined value multiple by a current mirror, and the current value flowing to the NMOS 212 is copied to the PMOS 206 via the NMOS 215 and the PMOS 205 by a predetermined value.
  • the drain terminals of the PMOS 206 and the NMOS 216 are connected to each other, and the inverting output terminal IOUTB is provided at the connection point.
  • the PMOSs 201 to 204 and the NMOSs 211 to 214 operate as voltage followers in which one end on the non-ground side of the conversion resistor 220 is regarded as an output, and the same signal as the signal input to the input terminal IN is the conversion resistor. It appears at one end of 220. Further, the current flowing to the conversion resistor 220 is copied by the remaining MOS transistors, and a current obtained by dividing the input signal voltage by the resistance value of the conversion resistor 220 is output from the output terminal IOUT. Then, from the inverting output terminal IOUTB, a current whose absolute value is equal to that of the current output from the output terminal IOUT and whose direction is opposite to that of the current is output.
  • K in the above equation is a conversion coefficient (different from K in the equation of the output voltage Vout in FIGS. 9 and 1), and is the inverse of the resistance value of the conversion resistor 220.
  • this conversion coefficient is K1
  • this conversion coefficient is K2.
  • the double sign “ ⁇ ” corresponds to the output current of the output terminal (positive output terminal) and the inverting output terminal (negative output terminal), respectively.
  • the V-I conversion circuit described here is a configuration used for the first V-I conversion circuit 110 and the second V-I conversion circuit 120 in FIG. Although the configuration of the third VI conversion circuit 130 is not particularly shown, a single-ended output eliminates the need for a circuit for copying the current value flowing through the PMOS 207 and the NMOS 217 by current mirror connection and the inverting output terminal IOUTB.
  • the reference signal generation circuit 40 When positive and negative power supply voltages are applied to the physical quantity sensor shown in FIG. 2, the reference signal generation circuit 40 outputs the reference signal S41, and the oscillation circuit 20 drives the sensor unit 10 with a predetermined current value based on the reference signal S41. AC drive. At that time, since AGC control is performed, an alternating voltage having an amplitude based on the reference signal S41 is output as the oscillation signal S21.
  • the detection circuit 30 When the rotational angular velocity is applied to the physical quantity sensor in this state, an AC signal having an amplitude corresponding to the rotational angular velocity appears at the sensor element output S12.
  • the detection circuit 30 amplifies this sensor element output S12 and converts it into a voltage signal, and inputs it to the detection circuit 32 as an amplified signal S31.
  • the reference signal S41 and the oscillation signal S21 are further input to the detection circuit 32.
  • the detection circuit 32 performs analog multiplication detection as described below, and smoothing processing is performed by the filter circuit 33 at the next stage. As a result, the physical quantity sensor outputs from the filter circuit 33 an output signal S30 of a voltage proportional to the applied rotational angular velocity.
  • the voltage value of the oscillation signal S21 'obtained by phase-adjusting the oscillation signal S21 by the phase shift circuit 160 is Vy
  • the voltage value of the amplification signal S31 is Vx
  • the voltage value of the reference signal S41 is Vr.
  • Vy and Vx are sinusoidal signals (expressed in the form of A ⁇ sin ⁇ ) at the same frequency and in the same phase.
  • the double sign “ ⁇ ” corresponds to positive and negative of the differential current signal.
  • I4 ⁇ (K1 ⁇ K2) ⁇ (Vx ⁇ Vy) / ( ⁇ ⁇ Ir) ⁇ ⁇ ⁇
  • the current amplification factor ⁇ of the bipolar transistors Q1 to Q4 constituting the Gilbert multiplication core 101 is canceled by the numerator and the denominator, so that the influence is eliminated. Therefore, even if using a transistor such as a lateral bipolar transistor manufactured by a CMOS process in which current amplification factor ⁇ fluctuates due to temperature etc. for these elements, accurate detection output can be obtained without being affected by it. Can.
  • Vout ⁇ 2 ⁇ (R3 ⁇ R5 ⁇ K1 ⁇ K2) ⁇ (Vx ⁇ Vy) ⁇ / Vr
  • Vy in the above equation is the voltage value of the oscillation signal S21 ', it is the same as the voltage value of the oscillation signal S21.
  • the oscillation signal S21 is a signal whose oscillation amplitude is controlled by the AGC control circuit 23 in FIG. 2 and depends (proportional) on the voltage value Vr of the reference signal S41 which is the reference of AGC control (Vy ⁇ Vr).
  • Vx is a voltage value of an amplified signal S31 obtained by amplifying the angular velocity signal obtained from the detection unit 12 of the sensor element 10. Therefore, this amplified signal S31 is proportional to the intensity of the applied angular velocity, but also proportional to the intensity for exciting the drive portion 11 of the sensor element 10 to detect the angular velocity. That is, it is also proportional to the voltage value Vr of the reference signal S41 (Vx ⁇ Vr).
  • the output signal S30 of the physical quantity sensor in which the output voltage Vout is smoothed by the filter circuit 33 shown in FIG. 2 is also simply proportional to the voltage value Vr.
  • the physical quantity sensor of this embodiment has an advantage of using analog multiplication detection in addition to the characteristic. There is. That is, since the signal component to be detected in the physical quantity sensor of this embodiment is only the same frequency component as the oscillation frequency, noise having other frequency components due to external vibration etc. is temporarily included in the detected signal Also, the noise component is frequency-converted to a frequency sufficiently higher than DC by analog multiplication detection, and can be easily removed by the filter circuit 33 at the next stage.
  • K1, K2, K3 included as a factor in the K 0 is a conversion coefficient of each V-I conversion circuit 110, 120 and 130, the transform coefficient as in this embodiment, the conversion resistor by linear resistance element
  • the resistance based on the resistance value it is also possible to offset the temperature coefficient, the semiconductor process fluctuation, and the like between the conversion coefficient K3 and the conversion coefficient K1 or K2.
  • the temperature coefficient and the semiconductor process fluctuation are offset between the resistance value R5 and the conversion factor K2 or K1. Will also be possible.
  • Vout 2 ⁇ ⁇ (R3 ⁇ R5) / (R1 ⁇ R2) ⁇ ⁇ ⁇ (Vx ⁇ Vy) / Vr ⁇
  • the configuration in which the component of the reference signal is added to the input of the analog multiplication circuit is a method of current addition in which the current signal generated by the VI conversion from the reference signal and the input signal of multiplication is added.
  • the same effect as that of the present embodiment can be obtained by adding a reference signal and an input signal of multiplication in the state of a voltage signal and then performing a voltage addition method in which a VI conversion is performed.
  • the addition of voltage signals can be performed by a well-known voltage addition circuit using an operational amplifier and a resistor.
  • the reference signal used for AGC control is a voltage signal, but if the reference signal is a current signal, it is apparent that the third VI conversion circuit 130 is unnecessary. is there.
  • the reference signal is added to the oscillation signal obtained from the drive circuit of the sensor element which is one of the two input signals to be multiplied, but the opposite may be applied. That is, the reference signal may be added to the amplified signal obtained by amplifying the sensor element output which is the other of the two input signals, and the added signal and the oscillation signal may be input to the multiplication core.
  • the same operation as the above embodiment is performed. This is also apparent from the fact that the multiplication order is interchangeable.
  • the current ⁇ ⁇ I 0 which is two correction currents in FIG.
  • the correction current generation circuit 3 can also be used.
  • the output voltage Vout which is the multiplication result of the voltage signals Vx and Vy is not influenced by the current amplification factor ⁇ . Then, a detection signal according to the amplitude of the voltage signal Vx which is a detection signal can be accurately obtained without being affected by the current amplification factor ⁇ of the transistors Q1 to Q4 constituting the Gilbert multiplication core 101.
  • FIG. 6 Another Example of Analog Multiplication Circuit and Embodiment of Variable Gain Amplifier: FIG. 6
  • FIG. 6 parts corresponding to FIG. 3 are given the same reference numerals, and the description thereof will be omitted.
  • the analog multiplication circuit 1B in this embodiment includes an analog multiplication unit 100B and a correction current generation circuit 3.
  • the analog multiplication unit 100 B is configured of a multiplication core 105 and a linearization circuit 102.
  • the multiplication core 105 is a differential transistor pair consisting of transistors Q1 and Q2 which are a pair of emitter-coupled bipolar transistors, and the coupled emitter of the differential transistor pair is the first input terminal Ta, and the bases of these transistors are Let Tc be a second input terminal pair Tc, Td, and let the collectors of those transistors be an output terminal pair Te, Tf.
  • the multiplication core 105 is not a Gilbert multiplication core.
  • the correction current generation circuit 3 is the same circuit as the correction current generation circuit 3 described with reference to FIG. 1 and has a constant current I 0 as a first replica transistor having the same characteristics as the transistors Q1 and Q2 constituting the multiplication core 105. It corrects with the current amplification factor ⁇ of Q7, and outputs two systems of correction current (which also serves as a bias current) ⁇ ⁇ I 0 .
  • variable gain amplifier 42 of this embodiment is configured to receive the gain of the input signal Si (voltage value Vy) input to the second input terminal 43 and the DC control signal Sc (voltage value input to the first input terminal 44. It is a circuit controlled according to Vx).
  • an IV conversion circuit 150 for converting an output signal into a voltage signal.
  • the second VI conversion circuit 120A is a circuit obtained by removing the inversion output terminal IOUTB and the circuit for generating the inversion output current from the VI conversion circuit shown in FIG.
  • the output current Ix from the second V-I conversion circuit 120 A is input to the first input terminal of the multiplication core 105.
  • the differential current ( ⁇ Iy) from the first VI conversion circuit 110 and the current ⁇ ⁇ I 0 that is the correction current from the correction current generation circuit 300A are added, and the differential current of the addition result is a linearization circuit
  • the signal is converted into a differential signal having a voltage difference corresponding to the voltage signal Vi by 102, and the differential signal is input to the second input terminal pair of the multiplication core 105.
  • the IV conversion circuit 150 provides, as an output voltage Vout, a voltage signal obtained by amplifying the input signal Si with a gain controlled by the control signal Sc.
  • the voltage difference applied to the second input terminal pair Tc, Td formed of the bases of the transistors Q1, Q2 is Vi.
  • the base current of the transistor Q1 is I B1
  • the collector current is I C1
  • the base current of the transistor Q2 is I B2
  • the collector current is I C2
  • the following equation is established.
  • V T is a so-called heat voltage.
  • the output current Ix flowing into the first input terminal Ta of the multiplier core 105 from the second V-I converting circuit 120A is the sum of the emitter currents I E1, I E2 of the transistors Q1, Q2, the following equation To establish.
  • the transistors Q5 and Q6 of the linearization circuit 102 are diode-connected, assuming that the emitter voltage of the transistor Q5 is V1 and the inter-emitter voltage of the transistor Q6 is V2, the following equation is established. Is is a so-called reverse saturation current.
  • the output voltage Vout of the IV conversion circuit 150 is obtained by the following equation, where R5 is the resistance value of the conversion resistor 156.
  • the output voltage Vout is proportional to Vx ⁇ Vy. That is, the output voltage Vout which is the multiplication result of the voltage signals Vx and Vy is not influenced by the current amplification factor ⁇ of the transistors Q1 and Q2 constituting the multiplication core 105, and the multiplication can always be performed with high accuracy.
  • the output voltage Vout which is a voltage signal obtained by amplifying the input signal Si by the gain controlled by the control signal Sc, is equal to the current amplification factor ⁇ of the transistors Q1 and Q2 constituting the multiplication core 105. It can be obtained precisely without being affected.
  • variable gain amplifier 42 as the variable gain amplifier 22 of the oscillation circuit 20 in the physical quantity sensor shown in FIG.
  • the analog multiplication circuit As described above, the analog multiplication circuit according to the present invention generates the correction current which increases according to the current amplification factor ⁇ of the transistor of the analog multiplication section by the correction current generation circuit, and the correction current is used as one of the multiplication cores. It has a feature related to the circuit configuration in that it is added to the input signal, so that even if the current amplification factor ⁇ of the transistor that constitutes the analog multiplication unit fluctuates due to temperature etc., the multiplication result is not affected by the fluctuation can get.
  • FIG. 7 is a block diagram of the analog multiplication circuit shown in FIG.
  • the correction current generation circuit 3 increases according to ⁇ using the transistor Q7 which is a replica transistor of the transistors Q1 to Q4 and the transistor Q8 which is a replica transistor of the transistors Q5 and Q6. Generate ⁇ ⁇ I 0 as a correction current.
  • the circuit configuration of such a correction current generation circuit 3 is an example of a circuit that generates a correction current, and the analog multiplication circuit according to the present invention generates another correction current that increases according to the current amplification factor ⁇ .
  • a correction current generation circuit can also be used.
  • FIG. 8 is a schematic block diagram of an example of an analog multiplication circuit using a correction current generation circuit having a circuit configuration different from that of the correction current generation circuit 3.
  • the same components as those described above are denoted by the same reference numerals, and redundant description thereof will be omitted.
  • the correction current generation circuit 400 of this embodiment includes a replica multiplication core 401, a replica linearization circuit 402, a first input current generation circuit 403, a second input current generation circuit 404, an IV conversion circuit 405, and a comparator 406. , And an expected signal input circuit 407 and a correction current output circuit 408.
  • the replica multiplication core 401 is a replica of the multiplication core 105 and has the same circuit configuration as the multiplication core 105, and the first and second input terminal pairs of the multiplication core 105 and the first and second corresponding to the output terminal pair. , And a replica output terminal pair. Also, the transistors forming the replica multiplication core 401 are replica transistors having the same current amplification factor ⁇ as the transistors Q1 to Q4 forming the multiplication core 105.
  • the replica linearization circuit 402 is a replica of the linearization circuit 102. That is, replica linearization circuit 402 is diode-connected (ie, the base and the collector are directly connected) between each terminal of the second replica input terminal pair of replica multiplication core 401 and the negative power supply (-V). 2.) A pair of bipolar transistors, which are linearizing transistors, are connected in the forward direction with respect to the direction in which the current flows. The pair of bipolar transistors constituting the replica linearization circuit 402 are replica transistors having the same characteristics as the transistors Q5 and Q6 constituting the linearization circuit 102.
  • the replica multiplication core 401 and the replica linearization circuit 402 constitute an analog multiplication unit 410 (replica multiplication unit) which is a replica of the analog multiplication unit 100A.
  • the first input current generation circuit 403, the second input current generation circuit 404, and the expectation signal input circuit 407 input signals corresponding to a predetermined spare input value to the first and second replica input terminals respectively, and A setting circuit is configured to input an expected signal corresponding to a predetermined expected value representing the product of the input values to the comparator 406.
  • the first input current generation circuit 403 can be a VI conversion circuit that converts a predetermined input voltage Vu1 into a differential current, and the differential current is a second replica input terminal of the replica multiplication core 401 Supplied in pairs.
  • the second input current generation circuit 404 can be a VI conversion circuit that converts a predetermined input voltage Vu2 into a differential current, and the differential current is a first replica of the replica multiplication core 401. It is supplied to the input terminal pair.
  • the VI conversion circuits constituting the first and second input current generation circuits 403 and 404 have the same circuit configuration as the VI conversion circuits 110 and 120, respectively.
  • the first and second input current generation circuits 403 and 404 receive the input voltages Vu1 and Vu2 from the outside.
  • the first and second input current generation circuits 403 and 404 may generate predetermined input voltages Vu1 and Vu2 inside them, and convert the voltages into VI.
  • the expectation signal input circuit 407 inputs, to the comparator 406, an expectation signal corresponding to the product of the input values represented by the input voltages Vu1 and Vu2.
  • the expectation signal is a signal representing the expected value of the output value given by the replica multiplication core 401 to the input voltages Vu1 and Vu2.
  • the expectation signal input circuit 407 is a terminal connected to the input of the comparator 406 and externally applied with the voltage Vs.
  • the voltage Vs is generated by a user or the like based on the input voltages Vu1 and Vu2, and is applied to the terminal.
  • the expectation signal input circuit 407 may be a circuit that generates the voltage Vs based on a signal input from the outside. Further, the expectation signal input circuit 407 may be a circuit that internally generates, as an expectation signal, a voltage Vs that is predetermined corresponding to the predetermined input voltages Vu1 and Vu2.
  • the IV conversion circuit 405 and the comparator 406 compare the trial output signal corresponding to the differential current output by the replica multiplication core 401 as the multiplication result of the input values represented by the input voltages Vu1 and Vu2 with the expected signal and compare the comparison result
  • the comparator circuit which outputs a signal is comprised.
  • the IV conversion circuit 405 converts the differential current output from the replica multiplication core 401 into a voltage Vu 3 which is a trial output signal, and inputs it to the comparator 406.
  • the comparator 406 compares the voltage Vu3 with the voltage Vs, and outputs a comparison result signal indicating the magnitude relationship between them.
  • the correction current output circuit 408 generates a correction current I CR1 and a replica correction current I CR2 which is a replica of the correction current.
  • the correction current I CR1 is a correction current to be added to the second input terminal pair of the multiplication core 105 as in the above-described embodiment.
  • replica correction current I CR2 is added to the second replica input terminal pair of replica multiplication core 401. Two systems each of the correction current I CR1 and the replica correction current I CR2 are generated, and the current values of the four systems are identical.
  • the correction current output circuit 408 increases or decreases the replica correction current I CR2 according to the comparison result signal so as to equalize the voltage Vu3 as the trial output signal to the voltage Vs as the expectation signal, and the same as the replica correction current I CR2 A magnitude correction current I CR1 is generated.
  • the correction current generation circuit 400 is an analog multiplication that is a replica of the analog multiplication unit 100A, even if the current amplification factor ⁇ of the transistor of the analog multiplication unit 100A including the multiplication core 105 and the linearization circuit 102 changes.
  • a feedback control is performed on replica correction current I CR2 so that unit 410 gives a correct result, and the result of the feedback control is added as the correction current I CR1 to the second input terminal pair of multiplication core 105, thereby obtaining analog multiplication unit 100A.
  • the correction current generation circuit 400 of this embodiment can obtain a multiplication result from which the influence of fluctuation other than the current amplification factor ⁇ is removed.
  • the analog multiplication circuit shown in FIG. 8 can also be used, for example, in a detection circuit of a physical quantity sensor as shown in FIG.
  • the detection circuit of FIG. 2 by setting the correction current to a current value proportional to the voltage value Vr of the reference signal, the output voltage when the voltage values of the voltage signals Vx and Vy are proportional to the voltage value Vr of the reference signal It has been described above that the Vr dependence of Vout can be reduced (it remains proportional to Vr).
  • correction current output circuit 408 corrects the voltage proportional to voltage value Vr. The current is output, thereby obtaining the above-described effect of suppressing the occurrence of the fluctuation of the reference signal in the output voltage Vout of the physical quantity sensor.
  • the analog multiplication circuit according to the present invention can also be used as a general detection circuit or a detection circuit in a physical quantity sensor other than an angular velocity sensor.
  • the input of the reference signal as in the embodiment shown in FIG. 3 may be unnecessary, and in this case, the third V-I conversion circuit 130 is not necessary. Therefore, a detection circuit as shown in FIG. 1 or 6 may be used.
  • the analog multiplication circuit, the detection circuit, the physical quantity sensor or the variable gain amplifier according to the present invention is extremely effective when used for the vibration type angle sensor as described above. Further, the analog multiplication circuit and the detection circuit and the physical quantity sensor or the variable gain amplifier according to the present invention can be used also for various physical quantity sensors other than the angular velocity sensor, such as an acceleration sensor and a magnetic sensor.
  • the detection circuit using the analog multiplication circuit according to the present invention can also be used for various detection circuits such as a detection circuit in a reception IC that receives a radio wave signal at standard time in a radio wave clock, and is not limited to a synchronous detection circuit and heterodyne detection. It can also be used for circuits.
  • analog multiplication circuit can of course be used for pure arithmetic applications that output the product of two signals, and can also be used for frequency multipliers and phase comparators for PLL circuits.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　ギルバート乗算コアを構成するバイポーラトランジスタの特性が悪くても、演算精度が悪化しないようにする。　ギルバート乗算コア１０１とその線形化回路１０２とを備えたアナログ乗算部１００Ａと、補正電流生成回路３とからなる。その補正電流生成回路３は、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１～Ｑ４と同じ電流増幅率αを持つ第１のレプリカトランジスタであるバイポーラトランジスタＱ７のエミッタに、定電流源３０１によってバイアス電流である定電流Ｉ０を流し、そのコレクタ側にα・Ｉ０の電流を生成する。その電流をＭＯＳトランジスタ３０５～３０８を介して補正電流である電流α・Ｉ０として出力し、ギルバート乗算コア１０１の一方の入力信号±Ｋ１・Ｖｙに対してそれぞれ加算して、そのバイアス電流成分である定電流Ｉ０を電流α・Ｉ０に補正することにより、乗算結果である出力信号における電流増幅率αの影響を除去する。

Description

アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ
　この発明は、ギルバート乗算コア等の乗算コアを用いたアナログ乗算回路と、それを応用した検波回路及び可変ゲインアンプと、その検波回路を使用した振動型角速度センサ等の物理量センサに関するものである。
　振動型角速度センサに代表される物理量センサにおいては、一般にそのセンサ素子の出力信号を検波して信号成分を取り出すために検波回路が必要である。そのような検波回路として、アナログ乗算回路であるギルバート乗算器を用いた検波回路が知られている（例えば、特許文献１）。
　ギルバート乗算器（ギルバート乗算コア）は、一般に４個のバイポーラトランジスタにより形成された双差動回路を備え、２つの入力信号の積に比例した信号を出力する。バイポーラトランジスタを用いたギルバート乗算器には、バイポーラトランジスタの指数特性から生じる非線形性の問題がある。そのため、ギルバート乗算コアにおける非線形成分を抑圧して線形化するための前処理を行う回路を設けたアナログ乗算回路も知られている（例えば、非特許文献１）。
　このような従来のギルバート乗算コアを用いたアナログ乗算回路の一例を、図９によって説明する。このアナログ乗算回路１００は、ギルバート乗算コア１０１と線形化回路１０２とによって構成されている。
　ギルバート乗算コア１０１は、一対のバイポーラトランジスタＱ１，Ｑ２と一対のバイポーラトランジスタＱ３，Ｑ４とからなる４個のバイポーラトランジスタによって形成された双差動回路を備える。ギルバート乗算コア１０１はそれぞれ前記トランジスタ対のエミッタ共通接続点であるＴａ，Ｔｂからなる第１の入力端子対に入力される第１の入力信号と、それぞれベース共通接続点であるＴｃ，Ｔｄからなる第２の入力端子対に入力される第２の入力信号との積に比例した差動電流による出力信号を、それぞれコレクタ共通接続点であるＴｅ，Ｔｆからなる出力端子対から出力する。
　線形化回路１０２は、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１～Ｑ４の指数特性から生じる非線形成分を逆双曲線関数（tanh－１）によって抑圧して線形化するための前処理を行うＩ－Ｖ変換回路である。線形化回路１０２はギルバート乗算コア１０１の第２の入力端子対Ｔｃ，Ｔｄの各端子と負電源（－Ｖ）との間に、それぞれダイオード接続した（すなわちベースとコレクタとを直接接続した）線形化トランジスタである一対のバイポーラトランジスタＱ５，Ｑ６を電流が流れる向きに対して順方向に接続して構成される。
　このアナログ乗算回路１００によって、いずれも電圧信号である２つの入力信号ＶｙとＶｘとの積を得る際には、入力信号ＶｙをＶ－Ｉ変換回路１１０によって、変換係数Ｋ１で正負の電流信号（＋Ｋ１・Ｖｙ）と（－Ｋ１・Ｖｙ）とからなる差動電流に変換する。その差動電流はその成分それぞれに定電流源２ａ，２ｂによってバイアス電流Ｉ０を加えられて、バイアス電流を含む差動電流（Ｉ０±Ｋ１・Ｖｙ）とされ、これがギルバート乗算コア１０１の第２の入力端子対Ｔｃ，Ｔｄに入力される。その際、差動電流（Ｉ０±Ｋ１・Ｖｙ）は線形化回路１０２により次式で表される差動電圧信号Ｖｉに変換されてギルバート乗算コア１０１に入力される。ＶＴはいわゆる熱電圧である。
　　　　　　Ｖｉ＝２・ＶＴ・tanh－１（Ｋ１・Ｖｙ／Ｉ０）
　一方、入力信号Ｖｘは、Ｖ－Ｉ変換回路１２０によって、変換係数Ｋ２で正負の電流信号（＋Ｋ２・Ｖｘ）と（－Ｋ２・Ｖｘ）とからなる差動電流に変換される。その差動電流はその成分それぞれに定電流源２ｃ，２ｄによってバイアス電流Ｉｂを加えられて、バイアス電流を含む差動電流（Ｉｂ±Ｋ２・Ｖｘ）とされ、ギルバート乗算コア１０１の第１の入力端子対Ｔａ，Ｔｂに入力される。
　それによって、ギルバート乗算コア１０１の出力端子対Ｔｅ，Ｔｆから乗算結果として差動電流Ｉ４（対応する正負の電流）が出力される。Ｉ－Ｖ変換回路１５０は当該差動電流Ｉ４を変換係数Ｋ５で電圧に変換して次式で表される出力電圧Ｖout を出力する。
　　　　　　Ｖout＝２・Ｋ１・Ｋ２・Ｋ５・（Ｖｘ・Ｖｙ／Ｉ０）
　上式の右辺の係数“２”は正負の成分それぞれを変換することにより電圧が２倍となることに対応する因子である。この因子“２”及び変換係数Ｋ１，Ｋ２，Ｋ５をまとめてＫとすれば、上の式は次のように書き直せる。なお、バイアス電流Ｉｂはキャンセルされるので最終的なＶoutの式には表れない。
　　　　　　Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）
　Ｉ０は定電流源によるバイアス電流であるから、出力電圧Ｖout は２つの入力信号の積Ｖｘ・Ｖｙに比例する。Ｋ／Ｉ０＝１になるように設定すれば、Ｖout＝Ｖｘ・Ｖｙとなる。このようにして、２つの入力信号の積を得ることができる。
特開２００５－１９１８４０号公報
ANALYSIS　AND　DESIGN　OF　ANALOG　INTEGRATED　CIRCUIT（2nd Edition）　Paul　R.　Gray　/　Robert　G.　Meyer,　John　Wiley　and　Sons,　Inc.　1984　（p.596－600）
　このようなアナログ乗算回路による乗算結果は、ギルバート乗算コアを構成するバイポーラトランジスタの電流増幅率α（α=コレクタ電流ＩＣ／エミッタ電流ＩＥ）の影響を受け、α（α＜１）に応じて低下し、Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）・αとなる。
　しかし、通常このような乗算回路には性能のよいバイポーラ・ジャンクショントランジスタが使用される。そのようなトランジスタでは、僅かなベース電流分がロスになるだけなので、α＝ＩＣ／ＩＥは極めて１に近い。また、αの値が製造プロセスや環境温度によってあまり変動しないため、一定の係数と見做すことができる。よってこの場合には乗算結果におけるαの影響は殆ど問題にならない。
　しかし、用途によって、信号処理の帯域や雑音特性などの都合で、あるいは周辺回路のＣＭＯＳ素子と共通の基板に同時に作製したい場合など、比較的特性の劣るラテラルＰＮＰトランジスタや、標準的なＣＭＯＳプロセスによって作製したラテラル・バイポーラトランジスタが使用されることがある。
　図１０に、そのようなＣＭＯＳプロセスによって作製されるラテラル・バイポーラトランジスタの一例を模式的断面図で示す。
　このラテラル・バイポーラトランジスタ５はｐ型半導体基板５０の表面に形成される。ｐ型半導体基板５０の表面側にｎウェル５１が形成され、さらにそのｎウェル５１の表面付近にｎリッチ部５２と２箇所のｐリッチ部５３，５４とが形成される。そのｎリッチ部５２にベースＢ、一方のｐリッチ部５３にエミッタＥ、他方のｐリッチ部５４にラテラルコレクタ（正規のコレクタ）Ｃの各電極が形成され、これによって、ＰＮＰ型のラテラル・バイポーラトランジスタ５が構成される。しかし、この素子構造では、p型半導体基板５０自体が寄生コレクタとなり、トランジスタ５のバーチカルコレクタＣ′として機能してしまう。
　そのため、このラテラル・バイポーラトランジスタ５を回路記号図で表すと図１１に示すようになり、バーチカルコレクタＣ′に不要な電流（寄生コレクタ電流）ＩＣ′が流れる。電流ＩＣ′の量、あるいは電流ＩＣ′とラテラルコレクタＣに流れるコレクタ電流ＩＣとの比率は、ＣＭＯＳプロセス及び環境温度などに依存して変動するため、電流増幅率α＝ＩＣ／ＩＥも変動する。ｎ型半導体基板上にＮＰＮ型のラテラル・バイポーラトランジスタを形成した場合も同様である。
　すなわち、このようなＣＭＯＳプロセスによって作製したラテラル・バイポーラトランジスタは電流増幅特性が充分でない、つまり電流増幅率αの１からの低下量が大きくなるため、電流増幅率αの絶対値に占める製造誤差の割合が大きくなり、電流増幅率αは製造誤差の影響により変動しやすくなる。さらに電流増幅率αは温度によっても変動してしまう。これらの変動は制御困難である。
　そのため、このようなラテラル・バイポーラトランジスタを前述したようなアナログ乗算回路のギルバート乗算コアを構成するバイポーラトランジスタとして使用した場合、電流増幅率αによる乗算係数が予測不能に変動し、その結果として演算精度が悪化するという問題があった。
　一般的なバイポーラ・ジャンクショントランジスタを使用した場合でも、電流増幅特性が充分でないもの（特性があまりよくないもの）であると、電流増幅率αが温度等に依存して変動し、同様の問題が発生する。
　このようなアナログ乗算回路を検波回路として使用した場合には検波精度が低下し、その検波回路を使用した振動型角速度センサ等の物理量センサにおいては、角速度等の物理量の検出精度が低下することになる。
　なお、この問題は乗算コアがギルバート乗算コアである場合に限らず、エミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対からなる乗算コアを用いたアナログ乗算回路においても、同様な問題が発生する。それを、可変ゲインアンプとして使用する場合には、意図しないゲイン変動が生じる等の問題が生じることになる。
　この発明は上記の問題を解決するためになされたものであり、ＣＭＯＳプロセスによって作製したラテラル・バイポーラトランジスタや特性が充分にはよくはないバイポーラ・ジャンクショントランジスタ等を、乗算コアを構成するバイポーラトランジスタとして使用した場合でも、その乗算コアによるアナログ乗算回路の演算精度が悪化しないようにすることを目的とする。
　また、乗算コアを備えたアナログ乗算回路を使用する検波回路の検波精度、及びその検波回路を使用した物理量センサの検出精度も低下しないようにすること、あるいはアナログ乗算回路を使用する可変ゲインアンプの増幅精度が低下しないようにすることも目的とする。
　この発明によるアナログ乗算回路は、上記の目的を達成するため、エミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対を少なくとも１つ有し、その差動トランジスタ対の結合されたエミッタを第１の入力端子とし、上記差動トランジスタ対の２つのベースを第２の入力端子対とし、上記差動トランジスタ対の２つのコレクタを出力端子対とする乗算コアと、上記第２の入力端子対にそれぞれエミッタが接続された一対のバイポーラトランジスタからなる線形化トランジスタ対を有し、その線形化トランジスタ対の各ベースと各コレクタとをそれぞれ所定の電源に接続した線形化回路と、上記差動トランジスタ対の各バイポーラトランジスタの電流増幅率に応じた補正電流を上記第２の入力端子対に加算する補正電流生成回路と、を備えたことを特徴とする。
　上記補正電流生成回路は、上記差動トランジスタ対の各バイポーラトランジスタのレプリカである第１のレプリカトランジスタを有し、その第１のレプリカトランジスタのエミッタへ所定のバイアス電流を流すことで上記第１のレプリカトランジスタのコレクタから得られる電流に基づいて上記補正電流を生成するとよい。
　上記補正電流生成回路はさらに、上記線形化トランジスタ対の各バイポーラトランジスタのレプリカである第２のレプリカトランジスタを有し、その第２のレプリカトランジスタのエミッタを上記第１のレプリカトランジスタのベースに接続し、上記第２のレプリカトランジスタのコレクタとベースをそれぞれ所定の電源に接続するとなおよい。
　上記乗算コアは２つの上記差動トランジスタ対を有し、その２つの差動トランジスタ対それぞれの結合されたエミッタを第１の入力端子対とし、２つの差動トランジスタ対相互間で２つのベース同士を互いに結合して上記第２の入力端子対とし、２つの差動トランジスタ対相互間で２つのコレクタ同士を互いに結合して上記出力端子対とするとよい。
　上記補正電流生成回路は、前記乗算コア及び前記線形化回路のレプリカであり、前記第１及び第２の入力端子、並びに前記出力端子それぞれのレプリカである第１及び第２のレプリカ入力端子、並びにレプリカ出力端子を有するレプリカ乗算部と、前記レプリカ出力端子からの出力に応じた試行出力信号を期待信号と比較し比較結果信号を出力する比較回路と、前記第１及び第２のレプリカ入力端子それぞれに所定の予備入力値に応じた信号を入力し、かつ当該入力値の積を表す所定の期待値に応じた前記期待信号を前記比較回路に入力する前記する設定回路と、前記補正電流と当該補正電流のレプリカであり前記第２のレプリカ入力端子対に加算されるレプリカ補正電流とを生成する補正電流出力回路と、を備え、前記補正電流出力回路は、前記試行出力信号が前記期待信号と等しくなるように前記比較結果信号に応じて前記補正電流及び前記レプリカ補正電流を増減するものであってもよい。
　この発明による可変ゲインアンプは、上記乗算コアが１つの上記差動トランジスタ対を有する上記いずれかのアナログ乗算回路を備え、上記第１の入力端子に直流制御信号を入力し、上記第２の入力端子に入力信号を入力し、上記出力端子の出力信号に基づいて可変信号を得るようにしたことを特徴とする。
　この発明による検波回路は、上記乗算コアが２つの上記差動トランジスタ対を有する上記いずれかのアナログ乗算回路を備え、上記第１の入力端子又は上記第２の入力端子のいずれか一方に振幅が一定な交番信号を入力し、他方に被検波信号を入力し、上記出力端子の出力信号に基づいて検波信号を得ることを特徴とする。
　この発明による物理量センサは、外部から印加された物理量を電気信号に変換する振動子と、参照信号を出力する参照信号生成回路と、その参照信号に基づいて上記振動子を発振させる発振回路と、その発振回路からの発振信号に基づいて上記振動子からの出力信号を検波する検波回路とを有する。
　そして、その検波回路がこの発明による上記検波回路であって、上記交番信号が上記発振信号であり、上記被検波信号が上記振動子からの出力信号である。
　この物理量センサにおいて、前記補正電流生成回路は、前記参照信号に基づいて前記補正電流を生成するとなおよい。
　乗算コアを構成するバイポーラトランジスタの電流増幅率（α）が予測不能に変動する場合、その乗算コアによって２つの入力信号ＶｘとＶｙとを乗算した出力電圧Ｖoutは、Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）・αとなる。この発明によるアナログ乗算回路は、補正電流生成回路によりαに応じて増加する補正電流を生成し、当該補正電流を乗算コアの一方の入力信号に加えることで、乗算コアの一方の入力信号のバイアス電流成分（Ｉ０）を、電流増幅率（α）を乗じた電流（αＩ０）に補正する。これにより、乗算コアによって２つの入力信号ＶｘとＶｙとを乗算した出力電圧Ｖoutは、Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／（α・Ｉ０））・αとなる。
　従って、分母と分子のαが相殺され、Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）となり、乗算結果である出力電圧Ｖoutは、電流増幅率αの影響を受けなくなり、常に精度よく乗算を行うことができる。
　この発明による検波回路は、この発明によるアナログ乗算回路を使用して、交番信号と対象信号とを２つの入力信号とするアナログ乗算によって検波を行うため、常に高精度な検波を行うことができる。この発明による可変ゲインアンプは、この発明によるアナログ乗算回路を使用して、制御信号と入力信号とのアナログ乗算による出力信号に基づいて可変信号を得るため、常に精度よく可変増幅することができる。
　この発明による物理量センサは、この発明による上記検波回路を使用して、振動子による外部から印加された物理量に応じた出力信号を対象信号とし、振動子を振動させる発振信号を上記交番信号として、上記対象信号を検波して物理量を検出するので、常に高精度で物理量を検出することができる。
この発明によるアナログ乗算回路及び検波回路の一実施形態を示す回路図である。 この発明による物理量センサの一実施形態の全体構成を示すブロック図である。 図２に示した物理量センサの検波回路の構成例を示す回路図である。 図３における補正電流生成回路の構成例を示す回路図である。 図３における第１、第２のＶ－Ｉ変換回路の構成例を示す回路図である。 この発明によるアナログ乗算回路の他の例及び可変ゲインアンプの実施形態を示す回路図である。 図１に示したアナログ乗算回路のブロック図である。 この発明によるアナログ乗算回路のさらに他の例の実施形態を示す概略のブロック図である。 従来のギルバート乗算コアを用いたアナログ乗算回路の一例を示す回路図である。 ＣＭＯＳプロセスによって作製されるラテラル・バイポーラトランジスタの一例を示す模式的断面図である。 ＣＭＯＳプロセスによって作製されるラテラル・バイポーラトランジスタの電流増幅率を説明するための回路記号図である。
　以下、この発明によるアナログ乗算回路、検波回路及び物理量センサの各実施形態を、添付図面の図１～図５を用いて説明する。
〔アナログ乗算回路の実施形態：図１〕
　先ず、この発明によるアナログ乗算回路及び検波回路の一実施形態を図１によって説明する。なお、図１において、前述した図９と対応する部分には同一の符号を付してあり、それらの重複する説明は省略する。
　この図１に示すアナログ乗算回路１は、アナログ乗算部１００Ａと補正電流生成回路３とからなる。そのアナログ乗算部１００Ａの構成は、図９によって説明した従来のアナログ乗算回路１００と同じく、ギルバート乗算コア１０１と線形化回路１０２とを備えている。このアナログ乗算部１００Ａのギルバート乗算コア１０１を構成する４個のバイポーラトランジスタＱ１～Ｑ４は、図１０によって説明したＣＭＯＳプロセスによって作製したラテラル・バイポーラトランジスタや特性があまりよくないバイポーラ・ジャンクショントランジスタ等を使用している。
　但し、アナログ乗算回路１を構成するバイポーラトランジスタは同じ製造プロセスで作製した同じ構造の素子で、なるべく特性が揃ったものであることが望ましい。これは周知の半導体レイアウト技術、すなわち、同一寸法のトランジスタ素子を多数配置し、そのうちの隣り合う素子同士を使用するといった手法により実現することが可能である。半導体製造プロセスの誤差によって、トランジスタ素子特性の絶対値や温度変化量はチップ毎に異なるが、このようにチップ内の幾何学的な配置を考慮することで、回路内で使用する素子同士の相対的な特性は高い精度で一致させることが可能となる。
　ギルバート乗算コア１０１は、それぞれエミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対を２組有し、その２つの差動トランジスタ対それぞれの結合されたエミッタを第１の入力端子対Ｔａ，Ｔｂとし、２つの差動トランジスタ対相互間で２つのベース同士を互いに結合して第２の入力端子対Ｔｃ，Ｔｄとし、２つの差動トランジスタ対相互間で２つのコレクタ同士を互いに結合して出力端子対Ｔｅ，Ｔｆとした乗算コアである。
　線形化回路１０２は、上記差動トランジスタ対の第２の入力端子対Ｔｃ，Ｔｄにそれぞれエミッタが接続されたバイポーラトランジスタＱ５，Ｑ６からなる線形化トランジスタ対を有し、その線形化トランジスタ対の各ベースと各コレクタとをそれぞれ所定の電源に接続したＩ－Ｖ変換回路である。
　補正電流生成回路３は、上記差動トランジスタ対の各バイポーラトランジスタＱ１～Ｑ４の電流増幅率αに応じた補正電流を第２の入力端子対Ｔｃ，Ｔｄに加算する補正電流を生成する回路である。
　この図１に示すアナログ乗算回路の、Ｖ－Ｉ変換回路１１０に振幅が一定な交番信号である電圧信号Ｖｙを入力し、Ｖ－Ｉ変換回路１２０に電圧信号Ｖｙと同じ周波数で振幅が変化する被検波信号である電圧信号Ｖｘを入力することで、アナログ乗算回路１により検波回路を構成することができる。
　アナログ乗算回路１は被検波信号である電圧信号Ｖｘの振幅に応じた検波信号としてＩ－Ｖ変換回路１５０から電圧信号を出力する。
　ここで、ギルバート乗算コア１０１の双差動回路を形成する４個のバイポーラトランジスタ（以下「バイポーラトランジスタ」を単に「トランジスタ」と称す）Ｑ１～Ｑ４の接続関係を具体的に説明する。
　このギルバート乗算コア１０１は、一対のトランジスタＱ１，Ｑ２からなる第１の差動トランジスタ対１０１ａと、一対のトランジスタＱ３，Ｑ４からなる第２の差動トランジスタ対１０１ｂとによって構成されている。
　そして、トランジスタＱ１及びＱ２のエミッタ同士が共通接続されて第１の入力端子対の一方の入力端子Ｔａを形成し、トランジスタＱ３及びＱ４のエミッタ同士が共通接続されて第１の入力端子対の他方の入力端子Ｔｂを形成する。トランジスタＱ１及びＱ４のベース同士が共通接続されて第２の入力端子対の一方の入力端子Ｔｃを形成し、トランジスタＱ２及びＱ３のベース同士が共通接続されて第２の入力端子対の他方の入力端子Ｔｄを形成する。
　さらに、トランジスタＱ１及びＱ３のコレクタ同士が共通接続されて出力端子対の一方の出力端子Ｔｅを形成し、トランジスタＱ２及びＱ４のコレクタ同士が共通接続されて出力端子対の他方の出力端子Ｔｆを形成している。
　補正電流生成回路３は、ギルバート乗算コア１０１を構成するトランジスタＱ１～Ｑ４と同じ電流増幅率α（α＝ＩＣ／ＩＥ）を持つトランジスタＱ７と、そのトランジスタＱ７にバイアス電流を与える回路とによって、ギルバート乗算コア１０１の一方の入力信号（入力端子Ｔｃ，Ｔｄ側の入力信号）のバイアス電流成分である定電流Ｉ０を、上記電流増幅率αを乗じた電流α・Ｉ０に補正するための補正電流を生成する回路である。
　その補正電流生成回路３が生成した補正電流によってギルバート乗算コア１０１の２つの入力信号のうち一方を補正することにより、ギルバート乗算コア１０１の出力電圧Ｖoutにおける、ギルバート乗算コア１０１を構成するトランジスタＱ１～Ｑ４の電流増幅率αの影響を除去する。
　補正電流生成回路３についてさらに詳しく説明すると、トランジスタＱ７は、ギルバート乗算コア１０１を構成するトランジスタＱ１～Ｑ４と同じ電流増幅率αを持つバイポーラトランジスタである第１のレプリカトランジスタである。トランジスタＱ７のエミッタは定電流源３０１を通して正電源（＋Ｖ）に接続され、コレクタは定電流源３０２を通して負電源（－Ｖ）に接続される。また、トランジスタＱ７のベースと負電源（－Ｖ）との間にダイオード接続したトランジスタＱ８が、電流が流れる向きに対して順方向に接続されている。
　そのトランジスタＱ８は、アナログ乗算部１００Ａの線形化回路１０２を構成するトランジスタＱ５，Ｑ６と同じ構造及び特性のバイポーラトランジスタである第２のレプリカトランジスタであるのが望ましい。このトランジスタ素子についても、前述した半導体レイアウト技術を適用することによって実現することが可能である。
　さらに、トランジスタＱ７のべースとトランジスタＱ８のエミッタとの接続点ｐを、定電流源３０３を通して正電源（＋Ｖ）に接続し、トランジスタＱ７のコレクタと定電流源３０２との接続点ｑを、ダイオード接続したＰチャネルＭＯＳトランジスタ（以下「ＰＭＯＳ」と略称する）３０４を介して正電源（＋Ｖ）に接続している。
　そのＰＭＯＳ３０４には、ＰＭＯＳ３０５がカレントミラー接続されている（すなわち、ＰＭＯＳ３０４，３０５のゲート同士及びソース同士がそれぞれ共通に接続されている）。ＰＭＯＳ３０５のドレインは、ダイオード接続されたＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」と略称する）３０６を介して負電源（－Ｖ）に接続される。ＮＭＯＳ３０６には、２個のＮＭＯＳ３０７，３０８がそれぞれカレントミラー接続されている（すなわち、ＮＭＯＳ３０６～３０８のゲート同士及びソース同士がそれぞれ共通に接続されている）。これらのカレントミラー回路は、電流コピーの精度を高めるためにカスコード化してもよい。
　その２個のＮＭＯＳ３０７，３０８の各ドレインが、それぞれ定電流Ｉ０を流す定電流源３０９，３１０を介して正電源（＋Ｖ）に接続されている。そのＮＭＯＳ３０７，３０８それぞれのドレインと定電流源３０９，３１０との接続点ｇ，ｈから、それぞれ補正電流出力線３１１，３１２を引き出している。その補正電流出力線３１１は、アナログ乗算部１００Ａのギルバート乗算コア１０１の入力端子ＴｄとトランジスタＱ５のエミッタ及びＶ－Ｉ変換回路１１０の正側出力ラインとの接続点ｒに接続される。補正電流出力線３１２は、同様にギルバート乗算コア１０１の入力端子ＴｃとトランジスタＱ６のエミッタ及びＶ－Ｉ変換回路１１０の負側出力ラインとの接続点ｓに接続される。
　定電流源３０１は、ギルバート乗算コア１０１の第２の入力端子対Ｔｃ，Ｔｄに入力される差動電流のバイアス電流に相当する定電流Ｉ０をトランジスタＱ７のエミッタに流し、これによりギルバート乗算コア１０１のトランジスタＱ１～Ｑ４の電流経路のレプリカの電流経路を形成している。
　また、定電流源３０３も上記バイアス電流に相当する定電流Ｉ０を、ダイオード接続されたトランジスタＱ８のエミッタに流し、これにより線形化回路１０２のトランジスタＱ５，Ｑ６の電流経路のレプリカの電流経路を形成している。
　この補正電流生成回路３によれば、トランジスタＱ７のエミッタには定電流Ｉ０が流れる。一方、トランジスタＱ７のコレクタに流れる電流は、定電流Ｉ０から、ベース電流及び図１０、図１１で説明したようなバーチカルコレクタＣ′に流れる電流分だけ減少して、そのときの電流増幅率αに応じたコレクタ電流である電流α・Ｉ０が接続点ｑに流れ込む。接続点ｑから負電源（－Ｖ）へは定電流源３０２によって定電流Ｉ０が流されるので、正電源（＋Ｖ）から接続点ｑへは、ＰＭＯＳ３０４を通して電流（１－α）・Ｉ０が流れる。
　この電流（１－α）・Ｉ０がＰＭＯＳ３０４にカレントミラー接続されたＰＭＯＳ３０５にコピーされ、ＰＭＯＳ３０５及びそれに直列に接続されたＮＭＯＳ３０６にも電流（１－α）・Ｉ０が流れる。それが、ＮＭＯＳ３０６にカレントミラー接続されたＮＭＯＳ３０７，３０８にコピーされて、それらにも電流（１－α）・Ｉ０が流れる。
　そのＮＭＯＳ３０７，３０８それぞれのドレインと定電流源３０９，３１０との接続点ｇ，ｈには、それぞれ定電流源３０９，３１０から定電流Ｉ０が流れ込んでいるため、補正電流出力線３１１，３１２には、Ｉ０－（１－α）・Ｉ０＝α・Ｉ０の補正電流が出力される。
　この２つの補正電流である電流α・Ｉ０は補正電流出力線３１１，３１２によってアナログ乗算部１００Ａの前述した接続点ｒ，ｓにそれぞれ流入され、Ｖ－Ｉ変換回路１１０から出力される±Ｋ１・Ｖｙに加算される。
　それによって、接続点ｒ，ｓから線形化回路１０２のトランジスタＱ５，Ｑ６に流れ込む差動電流は、α・Ｉ０±Ｋ１・Ｖｙになる。
　すなわち、ギルバート乗算コア１０１の第２の入力端子対の各入力端子Ｔｃ，Ｔｄへの入力用の差動電流のバイアス電流である定電流Ｉ０が、電流増幅率αを乗じた電流α・Ｉ０に補正される。
　この差動電流（α・Ｉ０±Ｋ１・Ｖｙ）が、線形化回路１０２によって、次式で与えられる電圧信号Ｖｉに変換されて、第２の入力端子対の各入力端子Ｔｃ，Ｔｄに入力される。
　　　Ｖｉ＝２・ＶＴ・tanh－１（Ｋ１・Ｖｙ／（α・Ｉ０））
　すると、ギルバート乗算コア１０１によって電圧信号ＶｘとＶｙとを乗算したとき、出力端子Ｔｅ，Ｔｆから出力される差動電流をＩ－Ｖ変換回路１５０によって電圧信号に変換した出力電圧Ｖoutは、「発明が解決しようとする課題」の項に記載した次式においてＩ０をα・Ｉ０に置き換えた式で表される。
　　　Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）・α
　具体的には、上の式におけるＩ０をα・Ｉ０に置き換えると次式が得られる。
　　　Ｖout＝Ｋ・｛Ｖｘ・Ｖｙ／（α・Ｉ０）｝・α
　右辺の分母と分子のαは相殺されるので、
　　　Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）
となり、乗算結果である出力電圧Ｖoutは、電流増幅率αの影響を受けなくなり、常に精度よく乗算を行うことができる。
　なお、上記の各式におけるＫは、背景技術の項で説明したように、Ｖ－Ｉ変換回路１１０及び１２０の変換係数をそれぞれＫ１，Ｋ２とし、Ｉ－Ｖ変換回路１５０の変換係数をＫ５とすると、次式で表される一定の係数である。
　　　Ｋ＝２・Ｋ２・Ｋ２・Ｋ５
　この実施形態の検波回路では、電圧信号Ｖｙは振幅が一定であるから、Ｉ－Ｖ変換回路１５０が出力する電圧信号（出力電圧Ｖout）として、被検波信号である電圧信号Ｖｘの振幅に応じた検波信号を、ギルバート乗算コア１０１を構成するトランジスタＱ１～Ｑ４の電流増幅率αの影響を受けることなく精度よく得ることができる。
　アナログ乗算部１００Ａのその他の機能は、図９によって説明したアナログ乗算回路１００の機能と同じであるから、説明を省略する。なお、このアナログ乗算回路１における各バイポーラトランジスタＱ１～Ｑ８は、全てＰＮＰ型を使用しているが、ＮＰＮ型のバイポーラトランジスタを使用しても、電流の向きが反対になるだけでその動作原理は同じである。
〔物理量センサと検波回路の実施形態：図２～図５〕
　次に、上述したアナログ乗算回路を使用したこの発明による物理量センサと検波回路の実施形態について、図２～図５を用いて説明する。
（１）全体構成説明：図２
　まず、図２によって、この発明による物理量センサの一実施形態の全体構成について説明する。図２に示す物理量センサは、センサ素子１０と、発振回路２０と、検出回路３０と、参照信号生成回路４０とによって構成した振動型の角速度センサである。
　センサ素子１０は、例えば音叉形状に形成した圧電材料の表面に金属電極を配置して構成した、回転角速度を検知するジャイロ振動子であり、駆動部１１と検出部１２とを備えている。このセンサ素子１０は、発振回路２０によって発振駆動され、その振動中に回転角速度を受けると、微弱な交流信号をセンサ素子出力Ｓ１２として検出部１２から出力する。
　参照信号生成回路４０は、後述のＡＧＣ制御回路のための基準信号を生成する回路であり、ここでは周囲温度や電源電圧に依存しないほぼ一定の電圧である参照信号Ｓ４１を生成する定電圧回路を用いる。
　発振回路２０は、センサ素子１０に対し、モニタ回路２１及び可変ゲインアンプ２２によって発振ループを形成しており、いわゆるＡＧＣ機能を有する発振回路である。そのため、この発振回路２０はＡＧＣ制御回路２３を備えており、センサ素子１０の励振電流の実効値が参照信号Ｓ４１と等しくなるように可変ゲインアンプ２２のゲインを制御する機能を有している。また発振回路２０はセンサ素子１０の励振電流を、モニタ回路２１により電圧信号に変換する。
　この構成では、ＡＧＣ制御回路２３によってセンサ素子１０の発振制御がなされ、モニタ回路２１が出力する発振信号Ｓ２１は、参照信号Ｓ４１に基づいた振幅を有する交流信号となる。この発振信号Ｓ２１は、後述する検波回路３２での乗算に用いる信号としても利用される。
　検出回路３０は、増幅回路３１と、検波回路３２と、フィルタ回路３３とによって構成されている。増幅回路３１はセンサ素子１０の検出部１２からの出力信号であるセンサ素子出力Ｓ１２を増幅する。検波回路３２は増幅回路３１の出力信号である増幅信号Ｓ３１に含まれる角速度信号成分を検波する。フィルタ回路３３は検波回路３２の出力信号Ｓ３２（つまり、検波信号）を増幅及び平滑化して、物理量センサの出力信号Ｓ３０として出力する。これらのうち検波回路３２は、増幅回路３１の出力信号である増幅信号Ｓ３１と前述の発振信号Ｓ２１とをアナログ的に乗算するアナログ乗算回路を備えており、上述のアナログ乗算回路を利用する。
　発振回路２０及び検出回路３０は、正電源（＋Ｖ）と負電源（－Ｖ）とに接続することにより動作する集積回路であり、同一の半導体基板上に構成することが可能である。
　ここで、検波回路３２による乗算検波について簡単に説明する。一般に、振幅がそれぞれＡ、Ｂである同じ周波数かつ同じ位相の正弦波同士を乗算すると次式のようになる。
（Ａ・ｓｉｎθ）・（Ｂ・ｓｉｎθ）＝Ａ・Ｂ・（１－ｃｏｓ２θ）／２
　θは時間に比例した位相角（θ＝ω・ｔ）とみなせば、上記の乗算からは元の信号の２倍の周波数の信号と直流信号との２つの成分が得られることが三角関数の性質から理解される。この信号を低周波のみを通過するフィルタ回路３３を通すことによってＡ・Ｂ／２という大きさの直流信号が得られる。発振信号Ｓ２１と増幅信号Ｓ３１とはいずれも同じ周波数の信号である。例えば、Ａがほぼ一定である信号と、Ｂが印加される回転角速度に比例するような信号とを選び、前式で表されるような演算操作を行えば、回転角速度に比例した信号が得られる。次に説明する検波回路３２は、この原理を用いて検波を行うものである。
（２）検波回路の構成の説明：図３
　次に、図２に示した物理量センサにおける検波回路３２の構成について図３を用いて説明する。なお、この図３において、図１及び図９と対応する部分には同一の符号を付してあり、それらについての重複する説明は省略する。
　この検波回路３２は、第１、第２、第３のＶ－Ｉ変換回路１１０，１２０，１３０と、定電流源２ｃ，２ｄと、アナログ乗算部１００Ａ及び補正電流生成回路３００を備えたアナログ乗算回路１Ａと、Ｉ－Ｖ変換回路１５０と、移相回路１６０とによって構成されている。
　この検波回路３２は、発振信号Ｓ２１及び増幅信号Ｓ３１をそれぞれ電流信号へ変換するための第１のＶ－Ｉ変換回路１１０及び第２のＶ－Ｉ変換回路１２０（図１におけるＶ－Ｉ変換回路１１０，１２０と同じ）を備えている。これらのＶ－Ｉ変換回路には出力形式が差動出力のものを用いる。この第１、第２のＶ－Ｉ変換回路１１０，１２０の構成については後述する。
　第１のＶ－Ｉ変換回路１１０には、発振信号Ｓ２１を移相回路１６０を介して入力している。これは先に示した乗算検波の式のように、乗算する信号同士の位相を揃えるためである。その移相回路１６０によって位相調整した信号を発振信号Ｓ２１′と表している。この発振信号Ｓ２１′は前述のＡＧＣ制御回路２３の動作によって振幅が一定に制御された正弦波の交番信号であり、図１及び図９における電圧信号Ｖｙによる入力信号に相当するので、図３及び以下の説明における差動電流の値を示す記号中では、この発振信号Ｓ２１′の電圧値をＶｙと表す。
　第１のＶ－Ｉ変換回路１１０は、その電圧値Ｖｙの発振信号Ｓ２１′を変換係数Ｋ１で、差動電流（±Ｋ１・Ｖｙ）に変換して出力する。
　第２のＶ－Ｉ変換回路１２０に入力する増幅信号Ｓ３１は、交番信号である発振信号Ｓ２１′と同じ周波数で振動する正弦波の被検波信号であり、図１及び図９における電圧信号Ｖｘによる入力信号に相当するので、以下の差動電流の値を示す記号中ではこの増幅信号Ｓ３１の電圧値をＶｘと表す。
　第２のＶ－Ｉ変換回路１２０は、その電圧値Ｖｘの増幅信号Ｓ３１を変換係数Ｋ２で、差動電流（±Ｋ２・Ｖｘ）に変換して出力する。
　なお、定電流源２ｃ，２ｄは、第２のＶ－Ｉ変換回路１２０が出力する差動電流（±Ｋ２・Ｖｘ）にバイアス電流Ｉｂを加えて、バイアス電流を含む差動電流（Ｉｂ±Ｋ２・Ｖｘ）にする。
　説明の便宜上これらの定電流源２ｃ，２ｄを、第２のＶ－Ｉ変換回路１２０と別に示しているが、これら定電流源は第２のＶ－Ｉ変換回路１２０内に設けてもよいし、これらの定電流源を含めて、それぞれ入力信号をバイアス電流を含む差動電流に変換するＶ－Ｉ変換回路と称してもよい。
　第３のＶ－Ｉ変換回路１３０は、参照信号Ｓ４１（電圧値をＶｒとする）を変換係数Ｋ３で出力電流Ｉｒ（Ｉｒ＝Ｋ３・Ｖｒ＞０）に変換する回路である。この出力電流Ｉｒは、図１における補正電流生成回路３内の定電流源３０１等による定電流Ｉ０に相当するが、参照信号Ｓ４１の電圧値Ｖｒに応じて変化する。
　補正電流生成回路３００は前述したように、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１～Ｑ４の電流増幅率αが温度等によって変動しても乗算結果が変動しないように、一方の入力信号のバイアス電流値を補正するための回路である。
　この実施形態における補正電流生成回路３００は、第３のＶ－Ｉ変換回路１３０の出力電流Ｉｒに、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１～Ｑ４の電流増幅率αと同等の電流増幅率αを乗じて補正した電流α・Ｉｒを、補正電流出力線３２１，３２２から出力し、アナログ乗算部１００Ａの接続点ｒ，ｓに加える。その詳細については、図４によって後述する。
　Ｉ－Ｖ変換回路１５０は、アナログ乗算回路１Ａのアナログ乗算部１００Ａからの差動電流による出力信号Ｉ４を変換係数Ｋ５で電圧信号に変換する回路である。図３に示すＩ－Ｖ変換回路１５０は、ＰＭＯＳ１５１Ａ，１５１Ｂ，１５２Ａ，１５２ＢとＮＭＯＳ１５３Ａ，１５３Ｂ，１５４Ａ，１５４Ｂによる、いわゆる折り返しカスコード回路により差動電流入力を単相の電流信号に変換し、さらに変換抵抗１５６とオペアンプ１５５とによりＩ－Ｖ変換して、被検波信号の振幅に応じた出力電圧Ｖoutを出力する構成にしている。変換抵抗１５６はポリシリコン抵抗などの線形抵抗素子で構成する。その抵抗値をＲ５とすると、Ｋ５＝Ｒ５である。
　ここで、発振信号Ｓ２１′である電圧信号Ｖｙによる入力信号を第１のＶ－Ｉ変換回路１１０によって変換した差動電流（±Ｋ１・Ｖｙ）に加算するバイアス電流として、参照信号Ｓ４１（電圧値Ｖｒ）に応じた電流（α・Ｉｒ）を使用する理由を説明する。
　アナログ乗算による検波をするためには、被検波信号と同一周波数でかつ振幅が一定の交番信号が必要である。振動型の物理量センサにおいては、振動体の励振レベルを、定電圧回路などを使った参照信号に基づいて一定レベルに制御する、いわゆるＡＧＣ制御が行われているため、その制御された発振信号を乗算用の交番信号として用いている。しかし、実際には参照信号は温度変化によって変化する。
　被検波信号であるセンサ素子出力Ｓ１２を増幅した増幅信号Ｓ３１は、角速度のほかに振動体であるセンサ素子１０の励振レベルにも比例するため、単純に被検波信号（増幅信号Ｓ３１）と発振信号Ｓ２１を位相調整した発振信号Ｓ２１′とを乗算すると、参照信号Ｓ４１が二乗された成分が検波出力信号（出力電圧Ｖout）に現れることになる。よって、参照信号の誤差に起因して検波出力信号に大きな誤差が生じることとなる。これは近年物理量センサに求められている、広い使用温度範囲での高精度化を実現するうえで妨げになってしまう。
　そこで、この物理量センサではこの問題を解決するため、上述のように参照信号Ｓ４１を入力とする第３のＶ－Ｉ変換回路１３０と、その出力電流Ｉｒをアナログ乗算部１００Ａの一方の入力信号となる差動電流（±Ｋ１・Ｖｙ）に加算する加算回路とを設ける。これによって、参照信号の電圧変動による出力信号の変動が低減される。
　この実施形態ではさらに、ギルバート乗算コア１０１を構成するトランジスタＱ１～Ｑ４の電流増幅率αの影響を除去するために、出力電流Ｉｒを補正電流生成回路３００によって補正した電流α・Ｉｒをアナログ乗算部１００Ａの一方の入力信号への加算電流としている。
　そのため、アナログ乗算部１００Ａの線形化回路１０２を構成する一方のトランジスタＱ５のエミッタには、第１のＶ－Ｉ変換回路１１０の正の出力電流（＋Ｋ１・Ｖｙ）に参照信号Ｓ４１をもとに生成した電流α・Ｉｒを加えた電流（α・Ｉｒ＋Ｋ１・Ｖｙ）が流れ込む構成となっている。
　同様に、線形化回路１０２を構成する他方のトランジスタＱ６のエミッタには、第１のＶ－Ｉ変換回路１１０の負の出力電流（反転出力電流）（－Ｋ１・Ｖｙ）に参照信号Ｓ４１をもとに生成した電流α・Ｉｒを加えた電流（α・Ｉｒ－Ｋ１・Ｖｙ）が流れ込む構成になっている。
　この実施形態において、上述の加算回路は、第１のＶ－Ｉ変換回路１１０の各出力電流と補正電流生成回路３００の各出力電流とのそれぞれの和を生成する部分に相当し、第１のＶ－Ｉ変換回路１１０と補正電流生成回路３００との各出力端子同士の接続点ｒと接続点ｓとにおける結線が当該加算回路に相当する。これは、電流信号の加算は結線によって行えるためである。
　トランジスタＱ５とトランジスタＱ６はいずれもダイオード接続となっており、これらのベース及びコレクタは負電源（－Ｖ）に接続している。
　トランジスタＱ５のエミッタは、ギルバート乗算コア１０１のトランジスタＱ１及びＱ４のベース同士を接続した入力端子Ｔｃに接続している。またトランジスタＱ６のエミッタは、ギルバート乗算コア１０１のトランジスタＱ２及びＱ３のベース同士を接続した入力端子Ｔｄに接続している。
　一方、ギルバート乗算コア１０１のトランジスタＱ１及びＱ２のエミッタ同士が接続した入力端子Ｔａには、第２のＶ－Ｉ変換回路１２０の正の出力電流（＋Ｋ２・Ｖｘ）にバイアス電流Ｉｂを加えた電流（Ｉｂ＋Ｋ２・Ｖｘ）が流れ込む構成になっている。同様に、ギルバート乗算コア１０１のトランジスタＱ３及びＱ４のエミッタ同士が接続した入力端子Ｔｂには、第２のＶ－Ｉ変換回路１２０の負の出力電流（反転出力電流）（－Ｋ２・Ｖｘ）にバイアス電流Ｉｂを加えた電流（Ｉｂ－Ｋ２・Ｖｘ）が流れ込む構成になっている。バイアス電流Ｉｂは、バイアス電流源である定電流源２ｃ，２ｄにより生成される。
　バイアス電流Ｉｂ、出力電流Ｉｒは、入力信号が正負のいずれの値をとっても、乗算コアのバイポーラトランジスタに流れる電流が負になってカットオフしないようにする目的でＶ－Ｉ変換回路１２０，１３０の出力電流に加えている。よって、バイアス電流Ｉｂの値は入力信号である被検波信号すなわち電圧信号Ｖｘの範囲に応じて設定される。
　ギルバート乗算コア１０１のトランジスタＱ１及びＱ３のコレクタ同士が接続した出力端子Ｔｅと、トランジスタＱ２及びＱ４のコレクタ同士が接続した出力端子Ｔｆとが、発振信号Ｓ２１′と増幅信号Ｓ３１との乗算結果の出力信号Ｉ４を出力する出力端子対を構成している。Ｉ－Ｖ変換回路１５０は出力端子対Ｔｅ，Ｔｆから出力される差動電流を、前述したように電圧信号に変換して出力電圧Ｖoutを出力する。
（３）補正電流生成回路の説明：図４
　図３における補正電流生成回路３００の構成及びその動作を図４によって説明する。
　この図４に示す補正電流生成回路３００は、図１における補正電流生成回路３と基本的な構成は共通しており、共通する部分には同一の符号を付し、それらの詳細な説明は省略する。
　この補正電流生成回路３００は、前述したように、第３のＶ－Ｉ変換回路１３０が参照信号Ｓ４１（電圧値Ｖｒ）を電流信号に変換した正の出力電流Ｉｒを入力される。第３のＶ－Ｉ変換回路１３０の変換係数をＫ３とすると、Ｉｒ＝Ｋ３・Ｖｒである。
　そして、この第３のＶ－Ｉ変換回路１３０の出力電流Ｉｒを、図１の補正電流生成回路３における定電流源３０１による定電流Ｉ０に代えて、第１のレプリカトランジスタであるトランジスタＱ７のエミッタに流す。そのトランジスタＱ７のベースは、補正電流生成回路３と同様に、第２のレプリカトランジスタであるダイオード接続されたトランジスタＱ８のエミッタと定電流源３０３との接続点ｐに接続されている。
　さらに、図１の補正電流生成回路３におけるカレントミラー接続したＰＭＯＳ３０４及びＰＭＯＳ３０５を、電流コピーの精度を高めるためにカスコード化したカレントミラー回路に変えた点が、補正電流生成回路３と異なるだけである。
　そのカレントミラー回路は、正電源（＋Ｖ）と、トランジスタＱ７のコレクタと定電流源３０２との接続点ｑとの間に、ＰＭＯＳ３１５Ａ，３１６Ａ及びＮＭＯＳ３１７Ａをカスコード接続し、それらＭＯＳトランジスタそれぞれに、カスコード接続したＰＭＯＳ３１５Ｂ，３５２Ｂ及びＮＭＯＳ３１７Ｂをカレントミラー接続して構成している。
　そのＮＭＯＳ３１７ＢのソースがＮＭＯＳ３０６を介して負電源（－Ｖ）に接続されている。そのＮＭＯＳ３０６にはＮＭＯＳ３０７，３０８がカレントミラー接続される。
　そして、ＮＭＯＳ３０７のドレインと定電流源３０９との接続点ｇと、ＮＭＯＳ３０８のドレインと定電流源３１０との接続点ｈから、それぞれ補正電流出力線３２１，３２２が引き出される。
　この補正電流生成回路３００において、第１のレプリカトランジスタであるトランジスタＱ７のエミッタに出力電流Ｉｒを流すと、そのトランジスタＱ７の電流増幅率α（α＜１）に応じたα・Ｉｒのコレクタ電流が流れる。当該コレクタ電流はトランジスタＱ７のコレクタとＮＭＯＳ３１７Ａのソースとの接続点ｑに流れ込み、また接続点ｑから負電源（－Ｖ）へは定電流源３０２によって定電流Ｉ０が流されるので、ＰＭＯＳ３１５Ａ，３１６Ａ及びＮＭＯＳ３１７Ａの直列回路には、電流（Ｉ０－α・Ｉｒ）が流れる。それによって、ＰＭＯＳ３１５Ｂ，３１６Ｂ及びＮＭＯＳ３１７Ｂ，３０６の直列回路にも同量の電流（Ｉ０－α・Ｉｒ）が流れ、ＮＭＯＳ３０６とカレントミラー接続された、ＮＭＯＳ３０７，３０８にも電流（Ｉ０－α・Ｉｒ）が流れる。
　ＮＭＯＳ３０７，３０８それぞれのドレインと定電流源３０９，３１０との接続点ｇ，ｈには、それぞれ定電流源３０９，３１０から定電流Ｉ０が流れ込んでいるため、補正電流出力線３２１，３２２に出力される電流はそれぞれ、Ｉ０－（Ｉ０－α・Ｉｒ）＝α・Ｉｒとなる。これら電流が補正電流兼バイアス電流としてアナログ乗算部１００Ａへ供給される。
（４）Ｖ－Ｉ変換回路の構成の説明：図５
　次に、図３に示した検波回路３２に用いる第１のＶ－Ｉ変換回路１１０及び第２のＶ－Ｉ変換回路１２０の構成について、図５によって説明する。これらのＶ－Ｉ変換回路は互いに同じ構成であって、ＭＯＳトランジスタと抵抗素子とを利用したトランスコンダクタンスアンプであり、ＰＭＯＳ２０１～２０７と、ＮＭＯＳ２１１～２１７と、変換抵抗２２０と、テール電流源２３０とによって構成されている。
　ＰＭＯＳ２０２のゲート端子はＶ－Ｉ変換回路の入力端子ＩＮである。ＰＭＯＳ２０１，２０２、ＮＭＯＳ２１１，２１２及びテール電流源２３０は、ＰＭＯＳ２０１，２０２を入力素子とし、ＮＭＯＳ２１１，２１２をそれぞれ負荷素子とした差動対回路を構成する。ＰＭＯＳ２０２のゲート端子はその差動対回路の非反転入力端子、またＰＭＯＳ２０１のゲート端子は反転入力端子に相当し、この差動対回路へのバイアス電流供給をテール電流源２３０によって行う。
　ＮＭＯＳ２１１とＮＭＯＳ２１２は、それぞれダイオード接続とし、ＮＭＯＳ２１２へ流れた電流値はカレントミラーでＮＭＯＳ２１４へ所定値倍コピーされ、またＮＭＯＳ２１１へ流れた電流値はＮＭＯＳ２１３，ＰＭＯＳ２０３を介してＰＭＯＳ２０４へ所定値倍コピーされる。ＰＭＯＳ２０４及びＮＭＯＳ２１４のドレイン端子同士が接続され、この端子に反転入力端子に相当するＰＭＯＳ２０１のゲート端子と変換抵抗２２０の一端とを接続する。変換抵抗２２０の他端は信号グラウンドに接地する。なお、変換抵抗２２０はポリシリコン抵抗などの線形抵抗素子で構成する。
　さらに、ＰＭＯＳ２０４に流れる電流値はカレントミラー接続でＰＭＯＳ２０７へコピーされ、ＮＭＯＳ２１４に流れる電流値はカレントミラー接続でＮＭＯＳ２１７へコピーされる。ＰＭＯＳ２０７及びＮＭＯＳ２１７のドレイン端子同士が接続されて、その接続点に出力端子ＩＯＵＴが設けられる。
　ＮＭＯＳ２１１へ流れた電流値はカレントミラーでＮＭＯＳ２１６へ所定値倍コピーされ、またＮＭＯＳ２１２へ流れた電流値はＮＭＯＳ２１５，ＰＭＯＳ２０５を介してＰＭＯＳ２０６へ所定値倍コピーされる。ＰＭＯＳ２０６及びＮＭＯＳ２１６のドレイン端子同士が接続されて、その接続点に反転出力端子ＩＯＵＴＢが設けられる。
　このように接続することによって、ＰＭＯＳ２０１～２０４及びＮＭＯＳ２１１～２１４は、変換抵抗２２０の非接地側の一端を出力と見立てた電圧フォロワとして動作し、入力端子ＩＮへ入力した信号と同じ信号が変換抵抗２２０の一端に現れる。さらに変換抵抗２２０へ流れる電流は残りのＭＯＳトランジスタによってコピーされ、出力端子ＩＯＵＴからは入力信号電圧を変換抵抗２２０の抵抗値で除した値の電流が出力される。そして反転出力端子ＩＯＵＴＢからは、出力端子ＩＯＵＴから出力される電流とは絶対値が等しく方向が逆の電流が出力される。
　このＶ－Ｉ変換回路は、入力電圧をＶ、出力電流をＩとした場合には次の関係が成り立つように動作する。
　　Ｉ＝±Ｋ・Ｖ
　上式におけるＫは変換係数であり（図９及び図１における出力電圧Ｖoutの式におけるＫとは異なる）、変換抵抗２２０の抵抗値の逆数となる。図３における第１のＶ－Ｉ変換回路１１０ではこの変換係数をＫ１とし、第２のＶ－Ｉ変換回路１２０ではこの変換係数をＫ２としている。複号“±”は、それぞれ出力端子（正出力端子）と反転出力端子（負出力端子）の出力電流に相当する。
　ここで説明したＶ－Ｉ変換回路は、図３における第１のＶ－Ｉ変換回路１１０及び第２のＶ－Ｉ変換回路１２０に用いる構成である。第３のＶ－Ｉ変換回路１３０の構成については特に図示はしないが、シングルエンド出力なのでＰＭＯＳ２０７及びＮＭＯＳ２１７に流れる電流値をカレントミラー接続でコピーする回路と、反転出力端子ＩＯＵＴＢは不要になる。
（５）物理量センサの動作説明：図２及び図３
　次に、図２及び図３を用いてこの実施形態の物理量センサの動作について説明する。
　図２に示した物理量センサに正負の電源電圧を印加すると、参照信号生成回路４０は参照信号Ｓ４１を出力し、発振回路２０は参照信号Ｓ４１に基づく所定の電流値でセンサ素子１０の駆動部１１を交流駆動する。その際ＡＧＣ制御がなされるため、発振信号Ｓ２１には参照信号Ｓ４１に基づく振幅を有した交流電圧が出力される。
　この状態で物理量センサに回転角速度を印加すると、回転角速度に応じた振幅を持つ交流信号がセンサ素子出力Ｓ１２に現れる。検出回路３０はこのセンサ素子出力Ｓ１２を増幅しつつ電圧信号に変換し、増幅信号Ｓ３１として検波回路３２へ入力する。検波回路３２にはさらに参照信号Ｓ４１と発振信号Ｓ２１とが入力されている。検波回路３２は次に述べるようにアナログ乗算検波を行い、次段のフィルタ回路３３によって平滑化処理がなされる。結果として物理量センサは、印加した回転角速度に比例した電圧の出力信号Ｓ３０をフィルタ回路３３から出力する。
　ここで、この実施形態の物理量センサの検波回路３２の動作について図３を用いて説明する。発振信号Ｓ２１を移相回路１６０により位相調整した発振信号Ｓ２１′の電圧値をＶｙ、増幅信号Ｓ３１の電圧値をＶｘ、参照信号Ｓ４１の電圧値をＶｒとする。ＶｙとＶｘは同じ周波数で且つ同じ位相の正弦波信号（Ａ・ｓｉｎθの形式で表される）である。
　参照信号Ｓ４１の電圧値Ｖｒと第３のＶ－Ｉ変換回路１３０の出力電流Ｉｒとの関係は、第３のＶ－Ｉ変換回路１３０の変換係数をＫ３（変換抵抗の抵抗値をＲ３とするとＫ３＝１／Ｒ３）とすると、次式で表すことができる。
　　　Ｉｒ＝Ｋ３・Ｖｒ＝Ｖｒ／Ｒ３
　また、第１のＶ－Ｉ変換回路１１０の変換係数をＫ１（図５に示した変換抵抗２２０の抵抗値をＲ１とすると、Ｋ１＝１／Ｒ１）とし、第２のＶ－Ｉ変換回路１２０の変換係数をＫ２（図５に示した変換抵抗２２０の抵抗値をＲ２とすると、Ｋ２＝１／Ｒ２）として、アナログ乗算部１００Ａの第１の入力端子対Ｔａ，Ｔｂに流れ込む電流信号をＩ１とし、第２の入力端子対Ｔｃ，Ｔｄに接続された線形化回路１０２のトランジスタＱ５，Ｑ６に流れ込む電流信号をＩ２とすると、それらの電流信号Ｉ１，Ｉ２は次式のようになる。
　　　Ｉ１＝Ｉｂ±Ｋ２・Ｖｘ
　　　Ｉ２＝α・Ｉｒ±Ｋ１・Ｖｙ
　なお複号“±”は、差動電流信号の正負それぞれに相当する。
　さらに、アナログ乗算部１００Ａの出力電流をＩ４とすると、Ｉ４は次式のようになる。
　　Ｉ４＝｛（Ｋ１・Ｋ２）・（Ｖｘ・Ｖｙ）／（α・Ｉｒ）｝・α
　ここでＩ－Ｖ変換回路１５０の変換係数をＫ５（図３に示した変換抵抗１５６の抵抗値をＲ５とするとＫ５＝Ｒ５）とすると、Ｉ－Ｖ変換回路１５０の出力信号Ｓ３２（つまり、検波出力信号）である出力電圧Ｖoutは次式のようになる。
　　Ｖout＝｛２・Ｒ５・（Ｋ１・Ｋ２）・（Ｖｘ・Ｖｙ）／（α・Ｉｒ）｝・α
　　　　＝｛２・Ｒ５・（Ｋ１・Ｋ２）・（Ｖｘ・Ｖｙ）｝／Ｉｒ
　この式が示すように、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１～Ｑ４の電流増幅率αは、分子と分母で相殺されるためその影響が無くなる。従って、これらの素子に、ＣＭＯＳプロセスで製造したラテラル・バイポーラトランジスタのような電流増幅率αが温度等によって変動するトランジスタを使用しても、その影響を受けずに精度のよい検波出力を得ることができる。
　また、前述したように、Ｉｒ＝Ｖｒ／Ｒ３であるから、上式におけるＩｒにＶｒ／Ｒ３を代入すると、出力電圧Ｖoutは次式になる。
　　Ｖout ＝｛２・（Ｒ３・Ｒ５・Ｋ１・Ｋ２）・（Ｖｘ・Ｖｙ）｝／Ｖｒ
　この式において、Ｒ３，Ｒ５，Ｋ１，Ｋ２の積は一定であるから、２・（Ｒ３・Ｒ５・Ｋ１・Ｋ２）＝Ｋ０（一定の係数）とおくと、出力電圧Ｖoutは次式で表される。
　　Ｖout ＝Ｋ０・（Ｖｘ・Ｖｙ）／Ｖｒ
　上式中のＶｙは、発振信号Ｓ２１′の電圧値であるから発振信号Ｓ２１の電圧値と同じである。発振信号Ｓ２１は、図２におけるＡＧＣ制御回路２３により発振振幅の制御がなされた信号であり、ＡＧＣ制御の基準である参照信号Ｓ４１の電圧値Ｖｒに依存（比例）する（Ｖｙ∝Ｖｒ）。
　また、Ｖｘは、センサ素子１０の検出部１２から得られた角速度信号を増幅した増幅信号Ｓ３１の電圧値である。従って、この増幅信号Ｓ３１は、印加された角速度の強さに比例するが、角速度を検知するためにセンサ素子１０の駆動部１１を励振する強さにも比例する。すなわち参照信号Ｓ４１の電圧値Ｖｒにも比例する（Ｖｘ∝Ｖｒ）。
　そのため、Ｉ－Ｖ変換回路１５０の出力信号Ｓ３２である出力電圧Ｖoutを表す上式に含まれる積Ｋ・（Ｖｘ・Ｖｙ）は、印加された角速度に比例し、かつ参照信号Ｓ４１の電圧値Ｖｒの二乗に比例することになる。しかし、この実施形態では、上述したようにＶout＝Ｋ・（Ｖｘ・Ｖｙ）／Ｖｒになるので、分母のＶｒによってＶｘ・Ｖｙの一方のＶｒ比例分が相殺され、出力電圧Ｖoutは参照信号Ｓ４１の電圧値Ｖｒに比例するだけになる。
　この出力電圧Ｖoutを図２に示したフィルタ回路３３で平滑化した、物理量センサの出力信号Ｓ３０も同様に電圧値Ｖｒに単純に比例する。
　すなわち、この実施形態によれば、物理量センサの出力信号Ｓ３０の参照信号Ｓ４１に対する依存性を１次程度に抑えることができることが分かる。この特性自体は、従来のスイッチによる検波回路を用いた物理量センサと同様の性質であるが、この実施形態の物理量センサは当該特性に加えて、アナログ乗算検波を用いたことによる利点を有している。すなわち、この実施形態の物理量センサにおいて検波対象とする信号成分は発振周波数と同じ周波数成分のみであるので、外部振動等に起因するそれ以外の周波数成分をもつノイズが仮に被検波信号に含まれたとしても、当該ノイズ成分はアナログ乗算検波により直流よりも充分高い周波数に周波数変換され、次段のフィルタ回路３３により容易に除去可能である。
　従って、物理量センサにこの実施形態に示したようなアナログ乗算回路による検波回路を採用することにより、参照電圧の変動による出力信号の影響が小さく、かつ外来振動によるノイズにも強い高精度の物理量センサを実現することが可能になる。
　さらに、Ｋ０に因子として含まれるＫ１、Ｋ２、Ｋ３は各Ｖ－Ｉ変換回路１１０，１２０，１３０における変換係数であり、この実施形態のようにこの変換係数を、線形抵抗素子による変換抵抗の抵抗値を元に決定する構成としておくことで、変換係数Ｋ３と変換係数Ｋ１又はＫ２との間で温度係数や半導体プロセス変動などを相殺することも可能になる。同様に、Ｉ－Ｖ変換回路１５０を構成する変換抵抗１５６にも同じ線形抵抗素子を用いることによって、その抵抗値Ｒ５と変換係数Ｋ２又はＫ１との間で温度係数や半導体プロセス変動を相殺することも可能になる。
　第１のＶ－Ｉ変換回路１１０、第２のＶ－Ｉ変換回路１２０及び第３のＶ－Ｉ変換回路１３０それぞれに用いる変換抵抗の値Ｒ１、Ｒ２及びＲ３を用いると、出力電圧Ｖoutを表す上の式は次のように書き直される。
　　Ｖout ＝２・｛（Ｒ３・Ｒ５）／（Ｒ１・Ｒ２）｝・｛（Ｖｘ・Ｖｙ）／Ｖｒ｝
　上式から、第１～第３のＶ－Ｉ変換回路１１０，１２０，１３０及びＩ－Ｖ変換回路１５０の変換抵抗として全て同一の材質からなる線形抵抗素子を用いることによって、Ｖ－Ｉ変換回路１１０，１２０，１３０及びＩ－Ｖ変換回路１５０で生じる変換誤差を相殺する効果が得られることが分かる。
　なお、この実施形態では、参照信号の成分をアナログ乗算回路の入力へ加算する構成を、参照信号及び乗算の入力信号からＶ－Ｉ変換により生成された電流信号を加算する電流加算の方式としたが、これに限定されない。参照信号及び乗算の入力信号を電圧信号の状態で加算を行い、その後にＶ－Ｉ変換する電圧加算の方式にしても、本実施形態と同様な効果が得られる。電圧信号の加算は、オペアンプと抵抗素子とを使ったよく知られた電圧加算回路によって行うことができる。
　また、この実施形態では、ＡＧＣ制御に用いる参照信号を電圧信号であると仮定したが、参照信号が電流信号である場合は、第３のＶ－Ｉ変換回路１３０が不要であることは明らかである。
　この実施形態では、乗算される２つの入力信号の一方であるセンサ素子の駆動回路から得られる発振信号に対して参照信号を加算したが、これとは逆でもよい。すなわち、２つの入力信号の他方であるセンサ素子出力を増幅した増幅信号に対して参照信号を加算し、その加算信号と発振信号とを乗算コアへ入力するように構成してもよく、そのようにしても上述の実施形態と同様の動作をする。これは乗算順序が交換可能であることからも明らかである。
　なお、図３によって説明した検波回路３２において、第３のＶ－Ｉ変換回路１３０と補正電流生成回路３００とに代えて、図１における２系統の補正電流である電流α・Ｉ０を出力する補正電流生成回路３を用いることもできる。
　その場合は、Ｉ－Ｖ変換回路１５０の出力電圧Ｖoutは次式によって得られる。
　　Ｖout＝２・α・Ｒ５・Ｋ１・Ｋ２・Ｖｘ・Ｖｙ／（α・Ｉ０）
　　　　＝２・Ｒ５・Ｋ１・Ｋ２・Ｖｘ・Ｖｙ／Ｉ０
　この場合も、電圧信号ＶｘとＶｙとの乗算結果である出力電圧Ｖoutは、電流増幅率αの影響を受けなくなる。そして、被検波信号である電圧信号Ｖｘの振幅に応じた検波信号を、ギルバート乗算コア１０１を構成するトランジスタＱ１～Ｑ４の電流増幅率αの影響を受けることなく精度よく得ることができる。
〔アナログ乗算回路の他の例と可変ゲインアンプの実施形態：図６〕
　次に、この発明によるアナログ乗算回路の他の例と、このアナログ乗算回路を備える可変ゲインアンプの実施形態を図６によって説明する。この図６において、図３と対応する部分には同一の符号を付してあり、それらの説明は省略する。
　この実施形態におけるアナログ乗算回路１Ｂは、アナログ乗算部１００Ｂと補正電流生成回路３とからなる。そのアナログ乗算部１００Ｂは、乗算コア１０５と線形化回路１０２とによって構成されている。
　乗算コア１０５は、エミッタ結合した一対のバイポーラトランジスタであるトランジスタＱ１，Ｑ２からなる差動トランジスタ対であり、その差動トランジスタ対の結合されたエミッタを第１の入力端子Ｔａとし、それらトランジスタのベースを第２の入力端子対Ｔｃ，Ｔｄとし、それらトランジスタのコレクタを出力端子対Ｔｅ，Ｔｆとする。この乗算コア１０５はギルバート乗算コアではない。
　補正電流生成回路３は、図１で説明した補正電流生成回路３と同じ回路であり、定電流Ｉ０を、乗算コア１０５を構成するトランジスタＱ１，Ｑ２と同じ特性を有する第１のレプリカのトランジスタＱ７の電流増幅率αによって補正して、２系統の補正電流（バイアス電流を兼ねる）α・Ｉ０を出力する。
　この実施形態の可変ゲインアンプ４２は、第２の入力端子４３に入力される入力信号Ｓｉ（電圧値Ｖｙ）のゲインを、第１の入力端子４４に入力される直流の制御信号Ｓｃ（電圧値Ｖｘ）に応じて制御する回路である。
　そのため、上述したアナログ乗算回路１Ｂに加えて、入力信号Ｓｉ（電圧値Ｖｙ）を±Ｉｙ＝±Ｋ１・Ｖｙで表される差動電流（±Ｉｙ）に変換する第１のＶ－Ｉ変換回路１１０と、制御信号Ｓｃ（電圧値Ｖｘ）をＩｘ＝Ｋ２・Ｖｘで表される正のみの出力電流Ｉｘに変換する第２のＶ－Ｉ変換回路１２０Ａと、アナログ乗算回路１Ｂにおける乗算コア１０５の出力信号を電圧信号に変換するＩ－Ｖ変換回路１５０とを備えている。
　第２のＶ－Ｉ変換回路１２０Ａは、図５に示したＶ－Ｉ変換回路から、反転出力端子ＩＯＵＴＢとその反転出力電流を生成するための回路を除いた回路である。
　第２のＶ－Ｉ変換回路１２０Ａからの出力電流Ｉｘは乗算コア１０５の第１の入力端子に入力される。第１のＶ－Ｉ変換回路１１０からの差動電流（±Ｉｙ）と補正電流生成回路３００Ａからの補正電流である電流α・Ｉ０とは加算され、加算結果の差動電流は線形化回路１０２によって電圧信号Ｖｉ分の電圧差を有する差動信号に変換され、当該差動信号は乗算コア１０５の第２の入力端子対に入力される。Ｉ－Ｖ変換回路１５０は出力電圧Ｖoutとして、入力信号Ｓｉを制御信号Ｓｃによって制御されたゲインで増幅した電圧信号を与える。
　以下にこの実施形態の作用をさらに詳細に説明する。
　乗算コア１０５において、トランジスタＱ１，Ｑ２のベースからなる第２の入力端子対Ｔｃ，Ｔｄに印加される電圧差はＶｉである。トランジスタＱ１のべース電流をＩＢ１、コレクタ電流をＩＣ１とし、トランジスタＱ２のべース電流をＩＢ２、コレクタ電流をＩＣ２とすると、次式が成立する。ＶＴはいわゆる熱電圧である。
Figure JPOXMLDOC01-appb-M000001
　また、第２のＶ－Ｉ変換回路１２０Ａから乗算コア１０５の第１の入力端子Ｔａに流れ込む出力電流Ｉｘは、トランジスタＱ１，Ｑ２のエミッタ電流ＩＥ１，ＩＥ２の和であるから、次式が成立する。
Figure JPOXMLDOC01-appb-M000002
　よって、出力電流ΔＩは、次式により得られる。
Figure JPOXMLDOC01-appb-M000003
　一方、線形化回路１０２のトランジスタＱ５，Ｑ６はそれぞれダイオード接続されているので、トランジスタＱ５のエミッタ電圧をＶ１、トランジスタＱ６のエミッタ間電圧をＶ２とすると次式が成立する。Ｉｓはいわゆる逆方向飽和電流である。
Figure JPOXMLDOC01-appb-M000004
　この式からＶｉについての次式が得られる。
Figure JPOXMLDOC01-appb-M000005
　これらの結果から、Ｉ－Ｖ変換回路１５０の出力電圧Ｖoutは、変換抵抗１５６の抵抗値をＲ５とすると、次式によって得られる。
Figure JPOXMLDOC01-appb-M000006
　この式の右辺の最後の変形において、電流増幅率αは分子と分母で相殺されて無くなる。
　Ｉｘ＝Ｋ２・Ｖｘ、Ｉｙ＝Ｋ１・Ｖｙであるから、上の式はさらに以下のように書き直せる。
　　　Ｖout＝Ｒ５・Ｋ１・Ｋ２・Ｖｘ・Ｖｙ／Ｉ０
　Ｒ５・Ｋ１・Ｋ２は一定であり、Ｉ０は定電流であるから、出力電圧ＶoutはＶｘ・Ｖｙに比例する。すなわち、電圧信号ＶｘとＶｙの乗算結果である出力電圧Ｖoutは、乗算コア１０５を構成するトランジスタＱ１，Ｑ２の電流増幅率αの影響を受けず、常に精度よく乗算を行うことができる。
　この実施形態の可変ゲインアンプ４２では、入力信号Ｓｉを制御信号Ｓｃによって制御されたゲインで増幅した電圧信号である出力電圧Ｖoutを、乗算コア１０５を構成するトランジスタＱ１，Ｑ２の電流増幅率αの影響を受けることなく精度よく得ることができる。
　可変ゲインアンプ４２を、図２に示した物理量センサにおける発振回路２０の可変ゲインアンプ２２として使用することも可能である。
〔アナログ乗算回路のさらに他の例の実施形態：図８〕
　既に述べたように、本発明によるアナログ乗算回路は、補正電流生成回路により、アナログ乗算部のトランジスタの電流増幅率αに応じて増加する補正電流を生成し、当該補正電流を乗算コアの一方の入力信号に加える点に回路構成に関する特徴を有し、これにより、アナログ乗算部を構成するトランジスタの電流増幅率αが温度等で変動しても、乗算結果が当該変動の影響を受けなくなる効果が得られる。
　図７は図１に示したアナログ乗算回路のブロック図である。上述したように、当該アナログ乗算回路１において補正電流生成回路３は、トランジスタＱ１～Ｑ４のレプリカトランジスタであるトランジスタＱ７やトランジスタＱ５，Ｑ６のレプリカトランジスタであるトランジスタＱ８を用いて、αに応じて増加する補正電流としてα・Ｉ０を生成する。このような補正電流生成回路３の回路構成は、補正電流を生成する回路の一例であり、本発明に係るアナログ乗算回路は、電流増幅率αに応じて増加する補正電流を生成する、他の補正電流生成回路を用いることもできる。
　図８は補正電流生成回路３とは異なる回路構成を有する補正電流生成回路を用いたアナログ乗算回路の一例の概略のブロック図である。図８において、上述したものと同一の構成要素には同一の符号を付し、それらについての重複する説明は省略する。
　この実施形態の補正電流生成回路４００は、レプリカ乗算コア４０１、レプリカ線形化回路４０２、第１の入力電流生成回路４０３、第２の入力電流生成回路４０４、Ｉ－Ｖ変換回路４０５、比較器４０６、期待信号入力回路４０７及び補正電流出力回路４０８を備える。
　レプリカ乗算コア４０１は乗算コア１０５のレプリカであり、乗算コア１０５と同じ回路構成であり、乗算コア１０５の第１及び第２の入力端子対、並びに出力端子対に対応して第１及び第２のレプリカ入力端子対、並びにレプリカ出力端子対を有する。また、レプリカ乗算コア４０１を構成するトランジスタは、乗算コア１０５を構成するトランジスタＱ１～Ｑ４と同じ電流増幅率αを持つレプリカトランジスタである。
　レプリカ線形化回路４０２は線形化回路１０２のレプリカである。すなわち、レプリカ線形化回路４０２は、レプリカ乗算コア４０１の第２のレプリカ入力端子対の各端子と負電源（－Ｖ）との間に、それぞれダイオード接続した（すなわちベースとコレクタとを直接接続した）線形化トランジスタである一対のバイポーラトランジスタを電流が流れる向きに対して順方向に接続して構成される。レプリカ線形化回路４０２を構成するそれら一対のバイポーラトランジスタは線形化回路１０２を構成するトランジスタＱ５，Ｑ６と同じ特性のレプリカトランジスタである。
　レプリカ乗算コア４０１とレプリカ線形化回路４０２はアナログ乗算部１００Ａのレプリカであるアナログ乗算部４１０（レプリカ乗算部）を構成する。
　第１の入力電流生成回路４０３、第２の入力電流生成回路４０４及び期待信号入力回路４０７は、第１及び第２のレプリカ入力端子それぞれに所定の予備入力値に応じた信号を入力し、かつ当該入力値の積を表す所定の期待値に応じた期待信号を比較器４０６に入力する設定回路を構成する。
　例えば、第１の入力電流生成回路４０３は所定の入力電圧Ｖｕ１を差動電流に変換するＶ－Ｉ変換回路とすることができ、当該差動電流はレプリカ乗算コア４０１の第２のレプリカ入力端子対に供給される。同様に例えば、第２の入力電流生成回路４０４は所定の入力電圧Ｖｕ２を差動電流に変換するＶ－Ｉ変換回路とすることができ、当該差動電流はレプリカ乗算コア４０１の第１のレプリカ入力端子対に供給される。
　第１及び第２の入力電流生成回路４０３，４０４を構成するＶ－Ｉ変換回路はそれぞれＶ－Ｉ変換回路１１０，１２０と同じ回路構成とするのが好適である。例えば、第１及び第２の入力電流生成回路４０３，４０４は入力電圧Ｖｕ１,Ｖｕ２を外部から入力される。また、第１及び第２の入力電流生成回路４０３，４０４はそれらの内部にて、予め定められた入力電圧Ｖｕ１,Ｖｕ２を生成し、それら電圧をＶ－Ｉ変換してもよい。
　期待信号入力回路４０７は入力電圧Ｖｕ１,Ｖｕ２が表す入力値同士の積に応じた期待信号を比較器４０６に入力する。期待信号は、入力電圧Ｖｕ１,Ｖｕ２に対してレプリカ乗算コア４０１が与える出力値の期待値を表す信号である。例えば、図８に示す補正電流生成回路４００において、期待信号入力回路４０７は、比較器４０６の入力に接続され電圧Ｖｓを外部から印加される端子である。この場合、電圧Ｖｓは入力電圧Ｖｕ１,Ｖｕ２に基づいてユーザ等により生成され、当該端子に印加される。また、期待信号入力回路４０７は外部から入力される信号に基づいて電圧Ｖｓを生成する回路であってもよい。また、期待信号入力回路４０７はその内部にて、予め定められた入力電圧Ｖｕ１,Ｖｕ２に対応して予め定められた電圧Ｖｓを期待信号として生成する回路であってもよい。
　Ｉ－Ｖ変換回路４０５及び比較器４０６は、レプリカ乗算コア４０１が入力電圧Ｖｕ１,Ｖｕ２が表す入力値同士の乗算結果として出力する差動電流に応じた試行出力信号を期待信号と比較し比較結果信号を出力する比較回路を構成する。
　Ｉ－Ｖ変換回路４０５はレプリカ乗算コア４０１から出力される差動電流を試行出力信号である電圧Ｖｕ３に変換して、比較器４０６に入力する。比較器４０６は電圧Ｖｕ３を電圧Ｖｓと比較し、それらの大小関係を示す比較結果信号を出力する。
　補正電流出力回路４０８は補正電流ＩＣＲ１と当該補正電流のレプリカであるレプリカ補正電流ＩＣＲ２とを生成する。補正電流ＩＣＲ１は上述の実施形態と同様、乗算コア１０５の第２の入力端子対に加算される補正電流である。一方、レプリカ補正電流ＩＣＲ２はレプリカ乗算コア４０１の第２のレプリカ入力端子対に加算される。補正電流ＩＣＲ１及びレプリカ補正電流ＩＣＲ２それぞれ２系統ずつ生成され、それら合わせて４系統の電流値は同一である。
　補正電流出力回路４０８は、試行出力信号である電圧Ｖｕ３を期待信号である電圧Ｖｓに等しくするように比較結果信号に応じてレプリカ補正電流ＩＣＲ２を増減すると共に、そのレプリカ補正電流ＩＣＲ２と同じ大きさの補正電流ＩＣＲ１を生成する。
　この実施形態では、補正電流生成回路４００は、乗算コア１０５及び線形化回路１０２からなるアナログ乗算部１００Ａのトランジスタの電流増幅率αに変動が生じても、アナログ乗算部１００Ａのレプリカであるアナログ乗算部４１０が正しい結果を与えるようにレプリカ補正電流ＩＣＲ２をフィードバック制御し、そのフィードバック制御の結果を補正電流ＩＣＲ１として乗算コア１０５の第２の入力端子対に加算することで、アナログ乗算部１００Ａも正しい乗算結果を与えるように調整される。
　なお、アナログ乗算部１００Ａに生じる電流増幅率α以外の変動もアナログ乗算部４１０に同様に生じる。よって、この実施形態の補正電流生成回路４００は電流増幅率α以外の変動の影響を除去した乗算結果を得ることが可能である。
　図８に示すアナログ乗算回路を例えば、図２に示したような物理量センサの検波回路に用いることもできる。図２の検波回路によれば、補正電流を参照信号の電圧値Ｖｒに比例する電流値とすることで、電圧信号Ｖｘ，Ｖｙの電圧値が参照信号の電圧値Ｖｒに比例する場合の出力電圧ＶoutのＶｒ依存性を弱める（Ｖｒに対する比例に留める）ことができることを上に説明した。図８に示す補正電流生成回路４００において電圧Ｖｓ及び入力電圧Ｖｕ１,Ｖｕ２を電圧値Ｖｒに比例する電圧値を有する電圧信号にすることで、補正電流出力回路４０８からは電圧値Ｖｒに比例する補正電流が出力され、これにより、物理量センサの出力電圧Ｖoutに参照信号の変動分が現れることを抑制する上述の効果が得られる。
　以上、この発明の好ましい実施形態について説明したが、この発明はこれらに限定されるものではなく、各実施形態の構成を適宜追加又は省略したり、変更したりすることができることは勿論である。また、矛盾しない範囲で各実施形態の構成を組合せることもできる。
　この発明によるアナログ乗算回路は一般的な検波回路や、角速度センサ以外の物理量センサにおける検波回路にも使用できる。それらの検波回路では、図３に示した実施形態におけるような参照信号の入力を不要とする場合があり、その場合、第３のＶ－Ｉ変換回路１３０は不要になる。従って、図１又は図６に示したような検波回路を使用すればよい。
　この発明によるアナログ乗算回路と検波回路及び物理量センサあるいは可変ゲインアンプは、上述したように振動型の角度センサに使用して極めて有効である。また、この発明によるアナログ乗算回路と検波回路及び物理量センサあるいは可変ゲインアンプは、加速度センサや磁気センサなど、角速度センサ以外の各種の物理量センサにも使用できる。また、この発明によるアナログ乗算回路を用いた検波回路は、電波時計において標準時の電波信号を受信する受信ＩＣ中の検波回路など、各種の検波回路にも使用でき、同期検波回路に限らずヘテロダイン検波回路にも使用できる。
　さらに、この発明によるアナログ乗算回路は、２つの信号の積を出力する純粋な算術用途にも勿論使用できるし、周波数逓倍器やＰＬＬ回路の位相比較器などにも使用できる。

Claims (9)

  1. 　エミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対を少なくとも１つ有し、前記差動トランジスタ対の結合されたエミッタを第１の入力端子とし、前記差動トランジスタ対の２つのベースを第２の入力端子対とし、前記差動トランジスタ対の２つのコレクタを出力端子対とする乗算コアと、
    　前記第２の入力端子対にそれぞれエミッタが接続された一対のバイポーラトランジスタからなる線形化トランジスタ対を有し、前記線形化トランジスタ対の各ベース及び各コレクタをそれぞれ所定の電源に接続した線形化回路と、
    　前記差動トランジスタ対の各バイポーラトランジスタの電流増幅率に応じた補正電流を前記第２の入力端子対に加算する補正電流生成回路と、
    　を備えたことを特徴とするアナログ乗算回路。
  2. 　前記補正電流生成回路は、前記差動トランジスタ対の各バイポーラトランジスタのレプリカである第１のレプリカトランジスタを有し、前記第１のレプリカトランジスタのエミッタへ所定のバイアス電流を流すことで前記第１のレプリカトランジスタのコレクタから得られる電流に基づいて前記補正電流を生成すること、
    　を特徴とする請求項１に記載のアナログ乗算回路。
  3. 　前記補正電流生成回路は、前記線形化トランジスタ対の各バイポーラトランジスタのレプリカである第２のレプリカトランジスタを有し、
    　前記第２のレプリカトランジスタのエミッタを前記第１のレプリカトランジスタのベースに接続し、前記第２のレプリカトランジスタのコレクタとベースをそれぞれ所定の電源に接続したこと、
    　を特徴とする請求項２に記載のアナログ乗算回路。
  4. 　前記補正電流生成回路は、
    　前記乗算コア及び前記線形化回路のレプリカであり、前記第１及び第２の入力端子、並びに前記出力端子それぞれのレプリカである第１及び第２のレプリカ入力端子、並びにレプリカ出力端子を有するレプリカ乗算部と、
    　前記レプリカ出力端子からの出力に応じた試行出力信号を期待信号と比較し比較結果信号を出力する比較回路と、
    　前記第１及び第２のレプリカ入力端子それぞれに所定の予備入力値に応じた信号を入力し、かつ当該入力値の積を表す所定の期待値に応じた前記期待信号を前記比較回路に入力する前記する設定回路と、
    　前記補正電流と当該補正電流のレプリカ電流であり前記第２のレプリカ入力端子対に加算されるレプリカ補正電流とを生成する補正電流出力回路と、
    　を備え、
    　前記補正電流出力回路は、前記試行出力信号が前記期待信号と等しくなるように前記比較結果信号に応じて前記補正電流及び前記レプリカ補正電流を増減すること、
    　を特徴とする請求項１に記載のアナログ乗算回路。
  5. 　前記乗算コアは２つの前記差動トランジスタ対を有し、２つの前記差動トランジスタ対それぞれの結合されたエミッタを前記第１の入力端子対とし、２つの前記差動トランジスタ対相互間で２つのベース同士を互いに結合して前記第２の入力端子対とし、２つの前記差動トランジスタ対相互間で２つのコレクタ同士を互いに結合して前記出力端子対とすること、
    　を特徴とする請求項１から請求項４のいずれか一項に記載のアナログ乗算回路。
  6. 　請求項１から請求項４のいずれか一項に記載のアナログ乗算回路を備え、
    　前記第１の入力端子に直流制御信号を入力し、
    　前記第２の入力端子に入力信号を入力し、
    　前記出力端子の出力信号に基づいて可変信号を得ること、
    　を特徴とする可変ゲインアンプ。
  7. 　請求項５に記載のアナログ乗算回路を備え、
    　前記第１の入力端子又は前記第２の入力端子のいずれか一方に振幅が一定な交番信号を入力し、他方に被検波信号を入力し、
    　前記出力端子の出力信号に基づいて検波信号を得ること、
    　を特徴とする検波回路。
  8. 　外部から印加された物理量を電気信号に変換する振動子と、参照信号を出力する参照信号生成回路と、前記参照信号に基づいて前記振動子を発振させる発振回路と、該発振回路からの発振信号に基づいて前記振動子からの出力信号を検波する検波回路と、を有する物理量センサにおいて、
    　前記検波回路が請求項７に記載の検波回路であって、前記交番信号が前記発振信号であり、前記被検波信号が前記振動子からの出力信号であること、
    　を特徴とする物理量センサ。
  9. 　前記補正電流生成回路は、前記参照信号に基づいて前記補正電流を生成すること、
    　を特徴とする請求項８に記載の物理量センサ。
PCT/JP2012/061075 2011-04-25 2012-04-25 アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ Ceased WO2012147784A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280020445.5A CN103493366B (zh) 2011-04-25 2012-04-25 模拟乘法电路、可变增益放大器、检波电路和物理量传感器
US14/114,109 US9396362B2 (en) 2011-04-25 2012-04-25 Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor
JP2013512402A JP5956983B2 (ja) 2011-04-25 2012-04-25 アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-097012 2011-04-25
JP2011097012 2011-04-25

Publications (1)

Publication Number Publication Date
WO2012147784A1 true WO2012147784A1 (ja) 2012-11-01

Family

ID=47072302

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/061075 Ceased WO2012147784A1 (ja) 2011-04-25 2012-04-25 アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ

Country Status (4)

Country Link
US (1) US9396362B2 (ja)
JP (1) JP5956983B2 (ja)
CN (1) CN103493366B (ja)
WO (1) WO2012147784A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6464526B2 (ja) * 2015-07-01 2019-02-06 パナソニックＩｐマネジメント株式会社 高周波出力制御回路
US9735738B2 (en) * 2016-01-06 2017-08-15 Analog Devices Global Low-voltage low-power variable gain amplifier
US11309738B2 (en) * 2018-08-01 2022-04-19 Integrated Device Technology, Inc. Recovery of modulation amplitude in wireless charger tx demodulation
JP6521207B1 (ja) * 2018-11-08 2019-05-29 Tdk株式会社 積和演算器、積和演算方法、論理演算デバイスおよびニューロモーフィックデバイス
CN111751577A (zh) * 2019-03-29 2020-10-09 中国科学院物理研究所 音叉型原子力显微镜探头和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338313A (ja) * 1986-08-02 1988-02-18 Sony Corp 増幅回路
JP2005512384A (ja) * 2001-11-28 2005-04-28 ティーティーピーコム リミテッド Ｒｆ送信機電力制御システム
JP2007081530A (ja) * 2005-09-12 2007-03-29 Citizen Watch Co Ltd 増幅回路及びそれを用いた物理量センサ
JP2008219116A (ja) * 2007-02-28 2008-09-18 Sony Corp ゲイン補正回路、位相同期回路及びフィルタ回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2603968B2 (ja) * 1987-10-12 1997-04-23 株式会社東芝 線形差動増幅回路
US5182477A (en) * 1990-03-22 1993-01-26 Silicon Systems, Inc. Bipolar tunable transconductance element
US5712810A (en) * 1994-06-13 1998-01-27 Nec Corporation Analog multiplier and multiplier core circuit used therefor
US5831468A (en) * 1994-11-30 1998-11-03 Nec Corporation Multiplier core circuit using quadritail cell for low-voltage operation on a semiconductor integrated circuit device
US5668750A (en) * 1995-07-28 1997-09-16 Nec Corporation Bipolar multiplier with wide input voltage range using multitail cell
US5684431A (en) * 1995-12-13 1997-11-04 Analog Devices Differential-input single-supply variable gain amplifier having linear-in-dB gain control
US5912834A (en) * 1996-04-12 1999-06-15 Nec Corporation Bipolar translinear four-quadrant analog multiplier
JPH1012627A (ja) 1996-06-19 1998-01-16 Nissan Motor Co Ltd 半導体装置
US6456142B1 (en) * 2000-11-28 2002-09-24 Analog Devices, Inc. Circuit having dual feedback multipliers
DE10134754A1 (de) * 2001-07-17 2003-02-06 Infineon Technologies Ag Multipliziererschaltung
US7310656B1 (en) * 2002-12-02 2007-12-18 Analog Devices, Inc. Grounded emitter logarithmic circuit
JP4324463B2 (ja) 2003-12-25 2009-09-02 シャープ株式会社 検波回路装置およびそれを用いた信号検波回路システム
CN201007707Y (zh) * 2006-10-31 2008-01-16 上海化工研究院 红外光谱仪非线性校正电路
CN103140737B (zh) * 2010-09-30 2015-09-16 西铁城控股株式会社 物理量传感器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338313A (ja) * 1986-08-02 1988-02-18 Sony Corp 増幅回路
JP2005512384A (ja) * 2001-11-28 2005-04-28 ティーティーピーコム リミテッド Ｒｆ送信機電力制御システム
JP2007081530A (ja) * 2005-09-12 2007-03-29 Citizen Watch Co Ltd 増幅回路及びそれを用いた物理量センサ
JP2008219116A (ja) * 2007-02-28 2008-09-18 Sony Corp ゲイン補正回路、位相同期回路及びフィルタ回路

Also Published As

Publication number Publication date
JP5956983B2 (ja) 2016-07-27
CN103493366B (zh) 2016-08-24
US20140047920A1 (en) 2014-02-20
US9396362B2 (en) 2016-07-19
JPWO2012147784A1 (ja) 2014-07-28
CN103493366A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN106716149B (zh) 霍尔电动势信号检测电路以及电流传感器
JP5774016B2 (ja) 物理量センサ
CN205195662U (zh) 共模反馈电路和信号处理电路
CN102323847B (zh) 基于温度补偿的电压基准电路
JP5956983B2 (ja) アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ
US8240204B2 (en) Synchronous detection circuit, sensing circuit, physical quantity measuring device, gyro sensor, and electronic apparatus
CN102393785B (zh) 一种低失调带隙基准电压源
US7750743B2 (en) Compensating quantity-providing circuit, stress-compensating circuit, stress-compensated circuit, apparatus for providing a compensating quantity, method for providing a compensating quantity and ring oscillator
CN104949767A (zh) 温度测量装置、集成电路及温度测量方法
JP2006086857A (ja) 移相装置
JPH10303664A (ja) 可変利得増幅器
JP2008017354A (ja) オフセット電圧補正回路
JP6099465B2 (ja) アクティブバラン
US8922279B2 (en) Voltage controlled variable gain amplifier circuit
JP3578136B2 (ja) 掛け算器
CN103095306B (zh) 对数/反对数转换电路
JP3442613B2 (ja) 可変利得増幅器
Revanna et al. Low frequency CMOS sinusoidal oscillator for impedance spectroscopy
JP6000884B2 (ja) 演算増幅回路
JP2004064262A (ja) 差動増幅回路及び電波時計用受信回路
JP2012211809A (ja) 物理量センサ
Brkic et al. One solution for CMOS precision rectifier
JP5658074B2 (ja) トランスリニア回路
CN120177864A (zh) 一种功率检测器及微波雷达
JP2009152859A (ja) 半導体集積回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12777142

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013512402

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14114109

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12777142

Country of ref document: EP

Kind code of ref document: A1