JP2012211809A - 物理量センサ - Google Patents

Abstract

【課題】振動型ジャイロスコープにおいて、励振レベルを定める参照電圧の誤差や外来振動の影響を受けにくくして精度の向上を図る。
【解決手段】同期検波回路７２は、センサ素子の検出信号に基づく信号Ｘ、駆動回路からの発振信号Ｙ、及び参照電圧生成回路からの参照電圧Ｖrefを入力される。Ｖ／Ｉ変換回路１１０ａ，１１０ｂ，１１０ｃはそれぞれ信号Ｘ，Ｙ，Ｖrefを入力され、それら電圧信号Ｘ，Ｙ，Ｖrefを電流信号Ｉx，Ｉy，Ｉrefに変換してトランスリニア回路１１２へ入力する。トランスリニア回路１１２は（Ｉx・Ｉy／Ｉref）を演算することにより信号Ｘに対する同期検波を行い、演算結果の電流信号Ｉoutを出力する。当該Ｉoutに基づいて検波出力を得て、角速度信号を生成する。
【選択図】図３

Description

本発明は、センサ部における振動に応じて物理量を検出する物理量センサに関し、特にセンサ部の出力信号に対する検波処理に関する。

現在、角速度センサとして圧電振動子等を用いた振動型ジャイロスコープが広く用いられている。振動型ジャイロスコープは振動する物体に加わるコリオリの力から角速度を検出するものであり、駆動回路が生成する発振信号で振動子を励振駆動する。振動子は発振信号に応じた周波数の検出信号を出力する。コリオリの力が振動物体の速度に比例することから、検出信号の振幅は角速度に応じて変化する。そこで、検出回路は検出信号を同期検波し、角速度に応じた出力信号を抽出する。

図１０，図１１は従来の同期検波方式を採用する振動型ジャイロスコープ２のブロック構成図であり、圧電振動子を用いたセンサ素子４と、センサ素子４を駆動する発振信号Ｓ０１を生成する駆動回路６と、センサ素子４からの検出信号Ｓ０２を同期検波して角速度に比例した直流電圧信号の角速度信号Ｓ０３を抽出する検出回路８とからなる。

駆動回路６はＡＧＣ（Automatic Gain Control：自動利得制御）アンプ１０を用いて発振ループを構成する。ＡＧＣアンプ１０は参照電圧生成回路１２から参照電圧Ｖrefを入力され、当該Ｖrefに応じた励振レベルに発振信号Ｓ０１を制御する。

図１０に示す構成では、駆動回路６からの発振信号Ｓ０１とセンサ素子４からの検出信号Ｓ０２とを位相調整して乗算回路１４で乗算し、その乗算後の信号からＬＰＦ（Low Pass Filter：低域通過フィルタ）１６で角速度信号Ｓ０３を抽出する（特許文献１）。

図１１に示す構成では、検出回路８は増幅回路２０ａ，２０ｂを備える。増幅回路２０ａは検出信号Ｓ０２の増幅信号（Ｘ）を出力し、増幅回路２０ｂは極性を反転させた増幅信号（−Ｘ）を出力する。整流検波回路２２は、発振信号Ｓ０１と同じ周波数でスイッチング動作して２つの増幅回路２０の出力（Ｘ），（−Ｘ）を交互に出力することにより整流された信号｜Ｘ｜を生成する。ＬＰＦ１６は整流信号｜Ｘ｜を平滑化して角速度信号Ｓ０４を抽出する（特許文献２）。

特開昭６３−２４１３０８号公報 特開２００９−２２９４４７号公報

検出信号Ｓ０２は発振信号Ｓ０１によるセンサ素子４の励振レベルに比例する。発振信号Ｓ０１の励振レベルはＶrefに基本的に比例する。つまり、図１０に示す同期検波の方式では、乗算回路１４に入力される検出信号Ｓ０２及び発振信号Ｓ０１は共に参照電圧Ｖrefに比例し、乗算回路１４の出力信号はＶrefの二乗に比例する。よって、角速度信号Ｓ０３の検出感度はＶrefの二乗に比例する。これはＶrefの誤差が倍増して角速度信号Ｓ０３に伝搬するという問題を生じる。

一方、図１１に示す方式の整流検波回路２２での処理は、検波出力Ｓ０２に矩形波を乗算することに相当する。発振信号Ｓ０１の周波数をｆで表すと、矩形波はｆの奇数倍の周波数（以下、ｆoddと表す。）の成分を含む。ここで、例えば、電子回路における電気信号の振動エネルギーの一部は基板の機械的振動に変換され得るので、ジャイロスコープが搭載される基板に形成された回路に周波数ｆoddの電気信号が存在すると、センサ素子４の振動子は当該電気信号に起因した機械的な外来振動により高次の振動モードを励起され、検出信号Ｓ０２に周波数ｆoddのノイズ成分が現れる。矩形波を乗じる整流検波回路２２の検波処理は当該ノイズ成分も検波して出力する。その結果、角速度信号Ｓ０３の精度がノイズの影響を受けて低下するという問題があった。

本発明は上記問題点を解決するためになされたものであり、参照電圧の誤差や外来振動の影響を受けにくくして精度の向上を図れる物理量センサを提供することを目的とする。

本発明に係る物理量センサは、参照信号により定まる強度で励振された状態にて励振強度に応じた検出感度で目的物理量を検出し検出信号を出力するセンサ部と、発振信号により前記センサ部を励振駆動する駆動回路と、同期検波回路によって前記検出信号を前記発振信号で同期検波し、検波出力から前記目的物理量に応じた出力信号を生成する検出回路と、を有し、前記同期検波回路は、前記検出信号に応じた電流信号Ｉx、前記発振信号に応じた電流信号Ｉy及び前記参照信号に応じた参照電流Ｉrefを入力され、（Ｉx・Ｉy／Ｉref）に応じた電流信号Ｉoutを生成するトランスリニア回路を有し、前記電流信号Ｉoutに基づいて前記検波出力を得る。

他の本発明に係る物理量センサにおいては、前記駆動回路は、参照電圧を入力され、前記発振信号の振幅を前記参照電圧に応じた大きさに制御する増幅部を有し、前記検出回路は、前記参照電圧をその大きさに応じた前記参照電流Ｉrefに変換する電圧−電流変換回路を有する。

他の本発明に係る物理量センサにおいては、前記駆動回路は、参照信号として参照電圧を入力され、前記発振信号の振幅を前記参照電圧に応じた大きさに制御する増幅部を有し、前記検出回路は、前記参照電圧をその大きさに応じた前記参照電流Ｉrefに変換する電圧−電流変換回路を有する。

上記本発明に係る物理量センサにおいて、前記トランスリニア回路は、第１乃至第３の入力トランジスタ及び１個の出力トランジスタと、前記４個のトランジスタのベース及びエミッタを辿るループであって、当該ループ上における前記トランジスタのベース−エミッタ接合が形成するダイオードの向きが前記第１及び第２の入力トランジスタと前記第３の入力トランジスタ及び前記出力トランジスタとで逆向きとなるトランスリニアループを形成する電気的な接続手段と、前記第１、第２及び第３の入力トランジスタのコレクタ又はエミッタに接続され、前記第１の入力トランジスタに前記電流Ｉxに応じた電流を供給し、前記第２の入力トランジスタに前記電流Ｉyに応じた電流を供給し、前記第３の入力トランジスタに前記電流Ｉrefに応じた電流を供給する電流入力手段と、前記出力トランジスタのコレクタに生じる電流を前記電流信号Ｉoutとして取り出す電流出力手段と、を有する構成とすることができる。

また上記本発明に係る物理量センサにおいて、前記トランスリニア回路は、第１乃至第３の入力トランジスタ及び１個の出力トランジスタと、前記４個のトランジスタのベース及びエミッタを辿るループであって、当該ループ上における前記トランジスタのベース−エミッタ接合が形成するダイオードの向きが前記第１及び第２の入力トランジスタと前記第３の入力トランジスタ及び前記出力トランジスタとで逆向きとなるトランスリニアループを形成する電気的な接続手段と、前記第１、第２及び第３の入力トランジスタのコレクタ又はエミッタに接続され、前記第１の入力トランジスタに電流（Ｉx＋Ｉref）に応じた電流を供給し、前記第２の入力トランジスタに電流（Ｉy＋Ｉref）に応じた電流を供給し、前記第３の入力トランジスタに前記電流Ｉrefに応じた電流を供給する電流入力手段と、前記出力トランジスタのコレクタに生じる電流を取り出し、電流（Ｉx＋Ｉy＋Ｉref）と合成して前記電流信号Ｉoutとする電流出力手段と、を有する構成とすることができる。

さらに上記本発明に係る物理量センサにおいて、前記トランスリニア回路は、第１乃至第３の入力トランジスタ及び１個の出力トランジスタと、前記４個のトランジスタのベース及びエミッタを辿るループであって、当該ループ上における前記トランジスタのベース−エミッタ接合が形成するダイオードの向きが前記第１及び第２の入力トランジスタと前記第３の入力トランジスタ及び前記出力トランジスタとで逆向きとなるトランスリニアループを形成する電気的な接続手段と、前記第１、第２及び第３の入力トランジスタのエミッタに接続され、前記第１の入力トランジスタに前記電流Ｉxに応じた電流を供給し、前記第２の入力トランジスタに前記電流Ｉyに応じた電流を供給し、前記第３の入力トランジスタに前記電流Ｉrefに応じた電流を供給する電流入力手段と、前記出力トランジスタのエミッタに接続され、制御信号に応じて当該エミッタに発生する電流及び電位を調節する調節手段と、前記出力トランジスタのエミッタに生じる電流を前記電流信号Ｉoutとして取り出す電流出力手段と、を有し、前記接続手段は、入力端子を前記トランスリニアループ上にて前記ダイオードの向きが正方向である前記トランジスタのエミッタと、逆方向である前記トランジスタのエミッタとに接続され、かつ出力端子を前記調節手段に接続されて、当該エミッタ間を仮想短絡により電位平衡させる演算増幅器を有する構成とすることができる。

また上記本発明に係る物理量センサにおいて、前記トランスリニア回路は、第１乃至第３の入力トランジスタ及び１個の出力トランジスタと、前記４個のトランジスタのベース及びエミッタを辿るループであって、当該ループ上における前記トランジスタのベース−エミッタ接合が形成するダイオードの向きが前記第１及び第２の入力トランジスタと前記第３の入力トランジスタ及び前記出力トランジスタとで逆向きとなるトランスリニアループを形成する電気的な接続手段と、前記第１、第２及び第３の入力トランジスタのエミッタに接続され、前記第１の入力トランジスタに電流（Ｉx＋Ｉref）に応じた電流を供給し、前記第２の入力トランジスタに電流（Ｉy＋Ｉref）に応じた電流を供給し、前記第３の入力トランジスタに前記電流Ｉrefに応じた電流を供給する電流入力手段と、前記出力トランジスタのエミッタに接続され、制御信号に応じて当該エミッタに発生する電流及び電位を調節する調節手段と、前記出力トランジスタのエミッタに前記調節手段と並列に接続され、電流（Ｉx＋Ｉy）に応じた電流を供給する電流供給手段と、前記調節手段に流れる電流を取り出し、前記電流Ｉrefと合成して前記電流信号Ｉoutとする電流出力手段と、を有し、前記接続手段は、入力端子を前記トランスリニアループ上にて前記ダイオードの向きが正方向である前記トランジスタのエミッタと、逆方向である前記トランジスタのエミッタとに接続され、かつ出力端子を前記調節手段に接続されて、当該エミッタ間を仮想短絡により電位平衡させる演算増幅器を有する構成とすることができる。

本発明による物理量センサは、センサ部の検出信号に矩形波ではなく発振信号を乗じて検波するので外来振動によるノイズを検出しにくく、かつ出力信号の感度は参照電圧Ｖrefに対して比例するに留まるので従来の発振信号を乗じた検波よりも参照電圧の誤差の影響を受けにくい。よって本発明によれば、振動に応じて物理量を検出する物理量センサの精度向上が図れる。

本発明の実施形態に係る物理量センサである振動型のジャイロスコープの概略のブロック構成図である。 ＡＧＣ部の構成例を示す概略の模式的な回路図である。 本発明の実施形態における同期検波回路の概略のブロック構成図である。 同期検波回路に用いるトランスリニア回路の一例の基本構成を示す回路図である。 図４に示すトランスリニア回路を４象限動作可能とした構成を示す回路図である。 ＣＭＯＳプロセスを用いてｎ型半導体基板に形成されるバイポーラトランジスタの構造を示す模式的な断面図である。 同期検波回路に用いるトランスリニア回路の他の例の基本構成を示す回路図である。 図７に示すトランスリニア回路を４象限動作可能とした構成を示す回路図である。 図７及び図８に示すトランスリニア回路の変形例を示す回路図である。 従来の同期検波方式を説明する振動型ジャイロスコープのブロック構成図である。 従来の他の同期検波方式を説明する振動型ジャイロスコープのブロック構成図である。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。

図１は実施形態に係る物理量センサである振動型のジャイロスコープ３０の概略のブロック構成図である。ジャイロスコープ３０は、センサ素子３２、駆動回路３４、及び検出回路３６を含んで構成される。

センサ素子３２は、水晶等の圧電体からなる振動子４０、互いに対をなす駆動電極４２，４４、及び互いに対をなす検出電極４６，４８からなる。駆動電極４２，４４は駆動回路３４からの発振信号を振動子４０に印加して、逆圧電効果により振動子４０を励振する。励振された振動子４０は角速度が加わるとコリオリ力により振動を生じ、圧電効果により電荷を生じる。検出電極４６，４８は当該振動により生じた電荷を電流として取り出し、検出回路３６へ出力する。

駆動回路３４は電流電圧変換回路（以下、Ｉ／Ｖ変換回路）５０及び増幅部５２を有し、振動子４０と共に帰還型発振回路を構成し所定周波数の発振信号である駆動信号を生成する。駆動回路３４は駆動信号Ｓ１を振動子４０の駆動電極４２に印加し、振動子４０の振動に応じて駆動電極４４から流れ出す電流をモニタして、駆動信号の振幅をフィードバック制御する。

Ｉ／Ｖ変換回路５０は、駆動電極４４から流れ出す帰還電流Ｓ２を入力され、電流電圧変換を行って増幅部５２へ帰還信号Ｓ３として出力する。

増幅部５２は可変利得増幅回路５４及び自動利得制御（ＡＧＣ）部５６を備える。

ＡＧＣ部５６は帰還信号Ｓ３の振幅に応じた直流のモニタ電圧Ｖiを生成し、モニタ電圧Ｖiと参照信号とに基づいて、発振回路の励振レベルを安定させるように可変利得増幅回路５４の利得を制御する信号Ｓ４を生成する。本実施形態のＡＧＣ部５６は、参照信号として参照電圧生成回路５８から入力される参照電圧Ｖrefを用い、モニタ電圧Ｖiと参照電圧Ｖrefとの差に基づいて信号Ｓ４を生成する。なお、参照信号として電流信号を用いる構成とすることもでき、その場合、当該電流信号を発振信号の振幅に応じた参照電流Ｉrefとして、後述する同期検波回路７２にて利用することができる。

可変利得増幅回路５４はＡＧＣ部５６からの制御信号Ｓ４によって利得を制御され、当該利得で帰還信号Ｓ３を増幅する。

検出回路３６は、検出増幅部７０、同期検波回路７２、増幅回路７４及びＬＰＦ７６を有し、センサ素子３２が出力する検出信号Ｓ５，Ｓ６を信号処理して、検出対象とする物理量である角速度に応じた出力信号を生成する。

検出増幅部７０は、検出電極４６，４８に接続され、それらから入力される検出信号Ｓ５，Ｓ６をそれぞれ電圧値に変換する。また、検出増幅部７０は差動増幅回路を備え、電圧に変換された検出信号Ｓ５，Ｓ６に対して差動増幅を行う。

同期検波回路７２は検出増幅部７０の出力信号Ｓ７（増幅信号Ｘ）を入力され、駆動回路３４の発振信号Ｙに基づいて同期検波を行い、検波出力Ｓ８を生成する。本実施形態では駆動回路３４の発振信号ＹとしてＩ／Ｖ変換回路５０から出力される帰還信号Ｓ３を用い、当該信号Ｓ３を位相調整して同期検波回路７２に入力する。同期検波回路７２は後述するように、参照電圧生成回路５８から入力される参照電圧Ｖrefを利用する。

増幅回路７４は同期検波回路７２の検波出力Ｓ８を増幅して出力する。ＬＰＦ７６は増幅回路７４の出力信号から高周波成分をカットして、振動子４０に印加される角速度に応じた電気信号である角速度出力Ｓ９を抽出し出力端子７８から出力する。

駆動回路３４、検出回路３６はシリコン基板等を用いたＩＣとして形成される。当該ＩＣには、上述した出力端子７８の他に、駆動回路３４を駆動電極４２，４４に接続するための端子（又はパッド）８０，８２及び、検出回路３６を検出電極４６，４８に接続するための端子（又はパッド）８４，８６が設けられる。また、参照電圧Ｖrefを入力するための制御端子８８も設けられる。

参照電圧生成回路５８は、電源電圧から電圧供給を受け、当該電源電圧に依存しない参照電圧Ｖrefを生成する。

図２はＡＧＣ部５６の構成例を示す概略の模式的な回路図である。ＡＧＣ部５６は実効値回路１００及び制御電圧生成回路１０２を有する。実効値回路１００は、帰還信号Ｓ３を入力され、その振幅に応じた直流のモニタ電圧Ｖiとして、帰還信号Ｓ３の実効値電圧を生成する。制御電圧生成回路１０２はモニタ電圧Ｖiと参照電圧Ｖrefとの差に基づいて制御信号Ｓ４を生成する。制御電圧生成回路１０２は例えば、演算増幅器１０４を用いた反転増幅回路からなる。演算増幅器１０４の反転入力端子（−）は、実効値回路１００との間に入力抵抗Ｒiを接続され、演算増幅器１０４の出力端子との間に帰還抵抗Ｒfを接続され、また参照電圧Ｖrefの入力端子との間に抵抗Ｒrefを接続される。演算増幅器１０４の非反転入力端子（＋）は接地される。演算増幅器１０４の出力端子から出力される制御信号Ｓ４の電圧をＶoと表すと、反転入力端子（−）でのキルヒホッフの電流保存則から次式が成り立つ。
Ｖi／Ｒi＋Ｖref／Ｒref＝−Ｖo／Ｒf ・・・（１）

通常、ＲfはＲi、Ｒrefに比べて十分に大きいことから（１）式の右辺を０と見なせば、（１）式は、励振レベルを示すモニタ電圧Ｖiが実質的に｜Ｖref｜に比例し、発振回路の励振レベルがＶrefを基準として設定されることを示している。

なお、参照信号として参照電流（Ｉrefとする）を用いる場合の制御電圧生成回路１０２の構成は、図２に示す、演算増幅器１０４の反転入力端子（−）に抵抗Ｒrefを介して参照電圧Ｖrefを印加する構成に代えて、反転入力端子（−）に参照電流Ｉrefを供給する構成とする。Ｉrefは反転入力端子（−）から引き込む向きに供給し、実効値回路１００から反転入力端子（−）に流れ込む電流を相殺するように構成する。

上述のように参照電圧生成回路５８は参照電圧Ｖrefを一定に保つように設計されるが、実際にはＶrefは温度や電源電圧の変動や回路の経年変化などに起因して変化する。この参照電圧Ｖrefの変動は、駆動信号の信号レベルを変動させ、それに応じてセンサ素子３２の検出信号Ｓ５，Ｓ６の信号レベルが変化し、さらには角速度出力Ｓ９の信号レベルが変化する。本実施形態の同期検波回路７２は、この基準信号であるべき参照電圧Ｖrefや参照電流といった参照信号の変動によって生じる角速度出力Ｓ９の変動を低減する。

図３は同期検波回路７２の概略のブロック構成図である。同期検波回路７２は電圧−電流変換回路（以下、Ｖ／Ｉ変換回路）１１０ａ，１１０ｂ，１１０ｃ、トランスリニア回路１１２、及びＩ／Ｖ変換回路１１４を有する。

既に述べたように、同期検波回路７２は検出増幅部７０からの増幅信号Ｘ、駆動回路３４からの発振信号Ｙ、及び参照電圧生成回路５８からの参照電圧Ｖrefを入力される。Ｖ／Ｉ変換回路１１０ａ，１１０ｂ，１１０ｃはそれぞれ信号Ｘ，Ｙ，Ｖrefを入力され、それら電圧信号Ｘ，Ｙ，Ｖrefを電流信号Ｉx，Ｉy，Ｉrefに変換してトランスリニア回路１１２へ入力する。

トランスリニア回路１１２はトランスリニア原理を用いたアナログ回路である。トランスリニア原理とは、複数のトランジスタのベース・エミッタを一巡するように結合したループにおいて、時計回り方向（ＣＷ）の極性の半導体接合の数と、反時計回り方向（ＣＣＷ）の極性の半導体接合の数が同数である場合には、ベース電流が時計回り方向に流れるトランジスタのコレクタ電流の積とベース電流が反時計回り方向に流れるトランジスタのコレクタ電流の積とが等しくなる、というものである。

トランスリニア回路によってアナログ信号を用いた乗算、除算等を行うことができる。本実施形態のトランスリニア回路１１２は、センサ素子３２の検出信号に応じた電流信号Ｉx、駆動回路３４の発振信号に応じた電流信号Ｉy及び発振信号の振幅に応じた参照電流Ｉrefを入力され、次式で表される出力電流Ｉoutを生成して出力する。
Ｉout＝Ｉx・Ｉy／Ｉref ・・・（２）

Ｉ／Ｖ変換回路１１４はトランスリニア回路１１２の出力電流Ｉoutを電圧信号Ｖoutに変換し検波出力Ｓ８として増幅回路７４へ出力する。

図４はトランスリニア回路１１２の一例を示す概略の回路図である。トランスリニア回路１１２は電源Ｖ_＋，Ｖ₋を供給されて動作する。それら電源の電位はＶ_＋＞Ｖ₋とする。トランスリニア回路１１２は４つのトランジスタＱ１〜Ｑ４からなるトランスリニアループを有する。図４の構成ではトランジスタＱ１〜Ｑ３はトランスリニア回路１１２の外部から入力電流を供給される入力トランジスタであり、Ｑ４は出力電流を発生する出力トランジスタである。この例では各トランジスタはｎｐｎ型としている。トランジスタＱ１，Ｑ３のエミッタはそれぞれ電流Ｉx，Ｉrefを供給する電流源Ｉ１，Ｉ３に接続される。トランジスタＱ２，Ｑ４のエミッタは電源Ｖ₋に接続される。また、Ｑ１，Ｑ３のコレクタは電源Ｖ_＋に接続され、Ｑ２のコレクタは電流Ｉyを供給する電流源Ｉ２に接続される。Ｑ４のコレクタはＩ／Ｖ変換回路１１４の入力端に接続される。Ｑ４に流れる電流をＩoutとする。さらに、Ｑ１及びＱ３のベースが共に電源Ｖ_＋に接続され、Ｑ１のエミッタとＱ２のベースが接続され、Ｑ３のエミッタとＱ４のベースが接続され、また、Ｑ２のエミッタとＱ４のエミッタが既に述べたように共に電源Ｖ₋に接続され、これらのベース及びエミッタの接続によりトランスリニアループが形成される。当該ループにおいて、ベース−エミッタ接合の向きはＱ１，Ｑ２の組とＱ３，Ｑ４の組とで逆であるので、トランスリニア原理により上記（２）式が成り立つ。

図１０の従来のジャイロスコープ２の乗算回路１４に関して説明したように、積（Ｉx・Ｉy）はＶrefの二乗に比例するが、本実施形態の同期検波回路７２は、トランスリニア回路１１２を用いて、Ｖrefに比例するＩrefで除算した結果をＩoutとして取り出す。すなわち、ＩoutはＶrefに単純に（つまり一乗で）比例する。よって、このＩoutに基づいて得られる角速度出力Ｓ９は図１０の乗算回路１４を用いた同期検波による角速度出力よりも参照電圧Ｖrefの誤差の影響を受けにくい。

また、トランスリニア回路１１２で電流信号Ｉxに乗算される電流Ｉyは発振信号の波形に従って変化する信号である。すなわち、Ｉyは基本的には基本振動モードの正弦波に応じた波形であり、同期検波回路７２は高次振動モードの成分を検出しにくいので角速度出力Ｓ９は外来振動の影響を受けにくい。

このように、トランスリニア回路１１２を用いた同期検波回路７２は、参照電圧Ｖrefの誤差の影響を低減し、かつ高次振動モードによるノイズを低減できるので、角速度出力の精度向上が図れる。

さて、実際には同期検波回路７２は４象限動作可能に構成される。すなわち、増幅信号Ｘ及び発振信号Ｙの符号にかかわらずトランジスタＱ１，Ｑ２のコレクタ電流の向きは一定として、同期検波回路７２を信号Ｘ，Ｙの位相にかかわらず常時動作させる。

図５は、図４に示すトランスリニア回路１１２を４象限動作可能とした構成を示す回路図である。図５に示すトランスリニア回路１１２のトランスリニアループの回路構成は図４に示すものと同じであり、図４に示す構成との相違点はＶ／Ｉ変換回路１１０ａ〜１１０ｃにて生成される入力電流Ｉx，Ｉy，Ｉrefのトランスリニア回路１１２への入力の仕方、及びＩ／Ｖ変換回路１１４への電流Ｉoutの出力の仕方にある。Ｑ１のエミッタに接続する電流源Ｉ１は（Ｉx＋Ｉref）を供給し、Ｑ２のコレクタに接続する電流源Ｉ２は（Ｉy＋Ｉref）を供給する。４象限動作させるために、Ｉrefは（Ｉx＋Ｉref）＞０及び（Ｉy＋Ｉref）＞０となるように設定される。Ｑ３のエミッタに接続する電流源Ｉ３は図４と同様、Ｉrefを供給する。各入力電流（Ｉx＋Ｉref），（Ｉy＋Ｉref）及びＩrefはＶ／Ｉ変換回路１１０ａ〜１１０ｃの出力電流を用いて生成され、例えば、カレントミラー回路を用いて電流源Ｉ１〜Ｉ３の位置に複製される。

Ｑ４のコレクタ電流をＩηと表すとトランスリニア原理により次式が成り立つ。
（Ｉx＋Ｉref）・（Ｉy＋Ｉref）＝Ｉη・Ｉref ・・・（３）

（２）式及び（３）式から次式が導かれる。
Ｉη＝Ｉout＋Ｉx＋Ｉy＋Ｉref ・・・（４）

すなわち、Ｉηは（２）式で示すＩoutに電流（Ｉx＋Ｉy＋Ｉref）が重畳された電流となる。そこで、Ｉ／Ｖ変換回路１１４に、電流Ｉηを引き込むＱ４のコレクタと、電流（Ｉx＋Ｉy＋Ｉref）を供給する電流源Ｉ４とを接続する。これによりＩ／Ｖ変換回路１１４の入力端子にてＩηから重畳分の電流（Ｉx＋Ｉy＋Ｉref）が相殺され、Ｉ／Ｖ変換回路１１４の出力端子にはＩoutに応じた電圧信号Ｖoutが得られる。よって、図５の構成により、図４の回路に関して説明した本発明の効果を有する同期検波回路７２を実現できる。

次にトランスリニア回路１１２の他の例を説明する。この例のトランスリニア回路１１２は、検出回路３６を構成するＩＣをＣＭＯＳプロセスで製造する場合に好適な構成を有している。本構成では、トランスリニア回路１１２を構成するバイポーラトランジスタをＣＭＯＳプロセスで形成する。

図６は、当該バイポーラトランジスタの構造を示す模式図であり、半導体基板に垂直な断面が示されている。図６にはＩＣを形成する半導体基板が、ｎ型不純物を導入されｎ型導電性（第１導電型）を与えられたｎ型サブストレート（以下、ｎ−ｓｕｂ）２００である例を示している。ｎ−ｓｕｂ２００の表面にｐ型不純物を導入されｐ型導電性（第２導電型）とされた半導体領域であるｐウェル（ｐ−ｗｅｌｌ）２０２が形成される。さらにｐウェル２０２内にｎ型領域２０４が形成される。これによりｎ−ｓｕｂ２００をコレクタ（Ｃ）、ｐウェル２０２をベース（Ｂ）、ｎ型領域２０４をエミッタ（Ｅ）とするｎｐｎ型トランジスタが形成される。ちなみに、ＣＭＯＳプロセスにおいてｐウェル２０２はｎ型ＭＯＳトランジスタのチャネルとなる領域を形成する工程により形成され、具体的にはｐウェル２０２を形成する領域に開口を有するマスクをフォトレジスト等で形成してｐ型不純物をイオン注入・熱拡散することにより形成される。ｎ型領域２０４はｎチャネルＭＯＳトランジスタのソース、ドレインの拡散層領域を形成する工程により形成され、具体的にはマスクを形成した後、ｎ型不純物をイオン注入して形成される。このＣＭＯＳプロセスで形成されるバイポーラトランジスタはコレクタが基板電位Ｖsubに固定される。ｎ型基板に対してはＶsubは正電位Ｖ_＋とすることができる。

図７はＣＭＯＳプロセスで作られる上述のバイポーラトランジスタを用いたトランスリニア回路１１２の一例の基本構成を示す回路図である。このトランスリニア回路１１２は図４の構成と同様、４つのトランジスタＱ１〜Ｑ４からなるトランスリニアループを有する。各トランジスタＱ１〜Ｑ４のコレクタは上述のようにｎ−ｓｕｂ２００であり、共通の電位Ｖsubに設定される。そのため、各トランジスタＱ１〜Ｑ４のコレクタは入力電流の供給や出力電流の取り出しには利用することができない点で、図４の構成にはない制約を課される。

トランスリニア回路１１２は、トランジスタＱ１〜Ｑ３のエミッタに入力電流を供給する電流供給手段として、電流源Ｉ１〜Ｉ３を有する。図７に示す回路では、電流源Ｉ１〜Ｉ３はそれぞれＶ／Ｉ変換回路１１０ａ，１１０ｂ，１１０ｃの出力電流を用いて電流Ｉx，Ｉy，ＩrefをトランジスタＱ１〜Ｑ３のエミッタに供給する。ここでは電流源Ｉ１〜Ｉ３はベースからエミッタへ向かうように入力電流を供給する。例えば、Ｖ／Ｉ変換回路１１０ｃが生成する電流ＩrefがＶ／Ｉ変換回路１１０ｃへ流れ込む向きである場合には、電流源Ｉ３としてＱ３のエミッタにＶ／Ｉ変換回路１１０ｃの出力端を接続すればよい。一方、ＩrefがＶ／Ｉ変換回路１１０ｃから流れ出る向きである場合には、当該電流を例えば、カレントミラー回路を用いて、Ｑ３のエミッタと所定の負電圧の電源Ｖ₋とを結ぶ経路に複製する。他の入力電流Ｉx，Ｉyについても同様に構成される。

トランスリニア回路１１２はトランジスタＱ４のエミッタに生じる電流を出力電流Ｉoutとして取り出す。ＩoutはＩ／Ｖ変換回路１１４に入力される。

Ｑ１及びＱ３のベースはｎ−ｓｕｂ２００に接続され、Ｑ１のエミッタとＱ２のベースが例えば基板上に形成される配線により接続され、Ｑ３のエミッタとＱ４のベースが同様に配線により接続される。ここで、トランスループを完成するには、Ｑ２のエミッタとＱ４のエミッタとを接続し同電位とする必要がある。しかし、Ｑ２のエミッタは入力電流Ｉyを供給する電流供給手段に接続され、Ｑ４のエミッタは出力電流Ｉoutを取り出す電流出力手段に接続されるので単純にＱ２，Ｑ４のエミッタ間を接続することができない。本トランスリニア回路１１２はこの部分の接続手段を演算増幅器２１０を用いた回路で構成する。

具体的には、演算増幅器２１０は反転入力端子（−）をＱ２のエミッタに接続され、非反転入力端子（＋）をＱ４のエミッタに接続される。また、ｎチャネルＭＯＳトランジスタＭ１をＱ４のエミッタと電源Ｖ₋との間に接続する。Ｍ１はドレインをＱ４のエミッタに、またソースを電源Ｖ₋に接続され、ゲートを演算増幅器２１０の出力端子に接続される。演算増幅器２１０は、Ｑ２，Ｑ４のエミッタ間を仮想短絡して電位平衡させると共に、Ｍ１を制御してトランスリニアループに関して上記（２）式が成立するようにＱ４のエミッタ電位を設定する。Ｑ４のエミッタから流れ出してＭ１のドレイン−ソース間に流れる電流Ｉoutは、演算増幅器２１０の出力電圧によりＭ１と同様にゲート電位を制御されるｎチャネルＭＯＳトランジスタＭ２に複製される。Ｍ２はソースを電源Ｖ₋に接続され、ドレインをＩ／Ｖ変換回路１１４に接続される。Ｉ／Ｖ変換回路１１４は複製されたＩoutを電圧信号Ｖoutに変換し検波出力Ｓ８として増幅回路７４へ出力する。

図８は、図７に示すトランスリニア回路１１２を４象限動作可能とした構成を示す回路図である。図４の回路に対する図５の回路と同様、図７の回路に対する図８の回路の相違点は、Ｖ／Ｉ変換回路１１０ａ〜１１０ｃにて生成される入力電流Ｉx，Ｉy，Ｉrefのトランスリニア回路１１２への入力の仕方、及びＩ／Ｖ変換回路１１４への電流Ｉoutの出力の仕方にある。Ｑ１のエミッタに接続する電流源Ｉ１は（Ｉx＋Ｉref）を供給し、Ｑ２のコレクタに接続する電流源Ｉ２は（Ｉy＋Ｉref）を供給する。４象限動作させるために、Ｉrefは（Ｉx＋Ｉref）＞０及び（Ｉy＋Ｉref）＞０となるように設定される。Ｑ３のエミッタに接続する電流源Ｉ３は図７と同様、Ｉrefを供給する。各入力電流（Ｉx＋Ｉref），（Ｉy＋Ｉref）及びＩrefはＶ／Ｉ変換回路１１０ａ〜１１０ｃの出力電流を用いて生成され、例えば、カレントミラー回路を用いて電流源Ｉ１〜Ｉ３の位置に複製される。この回路では図５の回路と同様、Ｑ４のコレクタ電流Ｉηについて（４）式が成り立つ。

Ｑ３のエミッタと電源Ｖ₋との間にはトランジスタＭ１に並列に電流源Ｉ５が接続される。電流源Ｉ５は電流（Ｉx＋Ｉy）をトランジスタＱ４のエミッタに供給する。電流源Ｉ５は電流源Ｉ１〜Ｉ３と同様、Ｑ４のベースからエミッタへ向かうように電流を供給する。これにより、Ｍ１は演算増幅器２１０によって電流（Ｉout＋Ｉref）を流すように制御される。なお、Ｉrefを加算することにより（Ｉout＋Ｉref）＞０とすることができ、Ｉoutの極性にかかわらずＭ１にＩoutに応じて変化する電流が流れ、４象限動作を可能にできる。Ｍ１の電流はＭ２に複製され、Ｍ２はＩ／Ｖ変換回路１１４の入力端子から電流（Ｉout＋Ｉref）を引き込む。Ｉ／Ｖ変換回路１１４の入力端子はトランジスタＭ２に加え、電流Ｉrefを当該入力端子に送り込む電流源Ｉ４を接続される。Ｉ／Ｖ変換回路１１４は、トランジスタＭ２による電流と電流源Ｉ４による電流とを合成して得られる電流Ｉoutを入力され、その出力端子にＩoutに応じた電圧信号Ｖoutを出力する。

ここで、トランスリニアループを構成するトランジスタ群の中で、出力電流を得るトランジスタは自由に選択できる。例えば、図７及び図８の回路構成ではＱ１〜Ｑ３に入力電流を供給し、Ｑ４から出力電流を取り出したが、当該回路のＱ１〜Ｑ４のうちＱ３から出力電流を取り出す構成とすることもできる。図９は当該構成のトランスリニア回路１１２の回路図であり、図８の構成と同様、４象限動作可能な構成を示している。図９の回路では、図８の回路においてＱ４のエミッタに接続されていた電流源Ｉ５及びトランジスタＭ１がＱ３のエミッタに接続され、また、図８の回路においてＱ３のエミッタに接続されていた電流源Ｉ３がＱ４のエミッタに接続される。この回路においても、Ｑ２，Ｑ４のエミッタ間に接続された演算増幅器２１０は、それらエミッタを同電位に設定すると共に、これにより完成されるトランスリニアループにおけるトランスリニア原理が成立するようにＭ１を制御する。よって、Ｑ３のコレクタ電流Ｉηについて（４）式が成り立ち、図８の回路と同様にしてＩ／Ｖ変換回路１１４からＶoutを得ることができる。

上述のように、図７〜図９の構成によっても、図４の回路に関して説明した本発明の効果を有する同期検波回路７２を実現できる。

なお、本発明は、上述した実施形態に限定されるものではなく、種々の変形が可能である。例えば、図７〜図９のトランスリニア回路１１２はｎ型基板上に形成するｎｐｎ型トランジスタを用いた例を説明したが、ＣＭＯＳプロセスを用いて同様に、ｐ型基板上にｐｎｐ型トランジスタを形成でき、当該ｐｎｐ型トランジスタを用いてトランスリニア回路１１２を構成することができる。

上述の実施形態は圧電効果により駆動され角速度を検知する振動型ジャイロスコープであったが、本発明は他の駆動方式の振動型ジャイロスコープにも適用することができる。また、本発明に係る物理量センサの検出対象とする物理量は角速度には限定されず、例えば、振動型加速度センサに本発明を適用することもできる。

３０ ジャイロスコープ、３２ センサ素子、３４ 駆動回路、３６ 検出回路、４０ 振動子、４２，４４ 駆動電極、４６，４８ 検出電極、５０，１１４ Ｉ／Ｖ変換回路、５２ 増幅部、５４ 可変利得増幅回路、５６ ＡＧＣ部、５８ 参照電圧生成回路、７０ 検出増幅部、７２ 同期検波回路、７４ 増幅回路、７６ ＬＰＦ、７８ 出力端子、８８ 制御端子、１００ 実効値回路、１０２ 制御電圧生成回路、１０４，２１０ 演算増幅器、１１０ａ，１１０ｂ，１１０ｃ Ｖ／Ｉ変換回路、１１２ トランスリニア回路、２００ ｎ型サブストレート、２０２ ｐウェル、２０４ ｎ型領域。

Claims (6)

1. 参照信号により定まる強度で励振された状態にて励振強度に応じた検出感度で目的物理量を検出し検出信号を出力するセンサ部と、
   発振信号により前記センサ部を励振駆動する駆動回路と、
   同期検波回路によって前記検出信号を前記発振信号で同期検波し、検波出力から前記目的物理量に応じた出力信号を生成する検出回路と、
   を有し、
   前記同期検波回路は、前記検出信号に応じた電流信号Ｉx、前記発振信号に応じた電流信号Ｉy及び前記参照信号に応じた参照電流Ｉrefを入力され、（Ｉx・Ｉy／Ｉref）に応じた電流信号Ｉoutを生成するトランスリニア回路を有し、前記電流信号Ｉoutに基づいて前記検波出力を得ること、を特徴とする物理量センサ。
2. 請求項１に記載の物理量センサにおいて、
   前記駆動回路は、参照信号として参照電圧を入力され、前記発振信号の振幅を前記参照電圧に応じた大きさに制御する増幅部を有し、
   前記検出回路は、前記参照電圧をその大きさに応じた前記参照電流Ｉrefに変換する電圧−電流変換回路を有すること、
   を特徴とする物理量センサ。
3. 請求項１又は請求項２に記載の物理量センサにおいて、
   前記トランスリニア回路は、
   第１乃至第３の入力トランジスタ及び１個の出力トランジスタと、
   前記４個のトランジスタのベース及びエミッタを辿るループであって、当該ループ上における前記トランジスタのベース−エミッタ接合が形成するダイオードの向きが前記第１及び第２の入力トランジスタと前記第３の入力トランジスタ及び前記出力トランジスタとで逆向きとなるトランスリニアループを形成する電気的な接続手段と、
   前記第１、第２及び第３の入力トランジスタのコレクタ又はエミッタに接続され、前記第１の入力トランジスタに前記電流Ｉxに応じた電流を供給し、前記第２の入力トランジスタに前記電流Ｉyに応じた電流を供給し、前記第３の入力トランジスタに前記電流Ｉrefに応じた電流を供給する電流入力手段と、
   前記出力トランジスタのコレクタに生じる電流を前記電流信号Ｉoutとして取り出す電流出力手段と、
   を有することを特徴とする物理量センサ。
4. 請求項１又は請求項２に記載の物理量センサにおいて、
   前記トランスリニア回路は、
   第１乃至第３の入力トランジスタ及び１個の出力トランジスタと、
   前記４個のトランジスタのベース及びエミッタを辿るループであって、当該ループ上における前記トランジスタのベース−エミッタ接合が形成するダイオードの向きが前記第１及び第２の入力トランジスタと前記第３の入力トランジスタ及び前記出力トランジスタとで逆向きとなるトランスリニアループを形成する電気的な接続手段と、
   前記第１、第２及び第３の入力トランジスタのコレクタ又はエミッタに接続され、前記第１の入力トランジスタに電流（Ｉx＋Ｉref）に応じた電流を供給し、前記第２の入力トランジスタに電流（Ｉy＋Ｉref）に応じた電流を供給し、前記第３の入力トランジスタに前記電流Ｉrefに応じた電流を供給する電流入力手段と、
   前記出力トランジスタのコレクタに生じる電流を取り出し、電流（Ｉx＋Ｉy＋Ｉref）と合成して前記電流信号Ｉoutとする電流出力手段と、
   を有することを特徴とする物理量センサ。
5. 請求項１又は請求項２に記載の物理量センサにおいて、
   前記トランスリニア回路は、
   第１乃至第３の入力トランジスタ及び１個の出力トランジスタと、
   前記４個のトランジスタのベース及びエミッタを辿るループであって、当該ループ上における前記トランジスタのベース−エミッタ接合が形成するダイオードの向きが前記第１及び第２の入力トランジスタと前記第３の入力トランジスタ及び前記出力トランジスタとで逆向きとなるトランスリニアループを形成する電気的な接続手段と、
   前記第１、第２及び第３の入力トランジスタのエミッタに接続され、前記第１の入力トランジスタに前記電流Ｉxに応じた電流を供給し、前記第２の入力トランジスタに前記電流Ｉyに応じた電流を供給し、前記第３の入力トランジスタに前記電流Ｉrefに応じた電流を供給する電流入力手段と、
   前記出力トランジスタのエミッタに接続され、制御信号に応じて当該エミッタに発生する電流及び電位を調節する調節手段と、
   前記出力トランジスタのエミッタに生じる電流を前記電流信号Ｉoutとして取り出す電流出力手段と、
   を有し、
   前記接続手段は、入力端子を前記トランスリニアループ上にて前記ダイオードの向きが正方向である前記トランジスタのエミッタと、逆方向である前記トランジスタのエミッタとに接続され、かつ出力端子を前記調節手段に接続されて、当該エミッタ間を仮想短絡により電位平衡させる演算増幅器を有すること、
   を特徴とする物理量センサ。
6. 請求項１又は請求項２に記載の物理量センサにおいて、
   前記トランスリニア回路は、
   第１乃至第３の入力トランジスタ及び１個の出力トランジスタと、
   前記４個のトランジスタのベース及びエミッタを辿るループであって、当該ループ上における前記トランジスタのベース−エミッタ接合が形成するダイオードの向きが前記第１及び第２の入力トランジスタと前記第３の入力トランジスタ及び前記出力トランジスタとで逆向きとなるトランスリニアループを形成する電気的な接続手段と、
   前記第１、第２及び第３の入力トランジスタのエミッタに接続され、前記第１の入力トランジスタに電流（Ｉx＋Ｉref）に応じた電流を供給し、前記第２の入力トランジスタに電流（Ｉy＋Ｉref）に応じた電流を供給し、前記第３の入力トランジスタに前記電流Ｉrefに応じた電流を供給する電流入力手段と、
   前記出力トランジスタのエミッタに接続され、制御信号に応じて当該エミッタに発生する電流及び電位を調節する調節手段と、
   前記出力トランジスタのエミッタに前記調節手段と並列に接続され、電流（Ｉx＋Ｉy）に応じた電流を供給する電流供給手段と、
   前記調節手段に流れる電流を取り出し、前記電流Ｉrefと合成して前記電流信号Ｉoutとする電流出力手段と、
   を有し、
   前記接続手段は、入力端子を前記トランスリニアループ上にて前記ダイオードの向きが正方向である前記トランジスタのエミッタと、逆方向である前記トランジスタのエミッタとに接続され、かつ出力端子を前記調節手段に接続されて、当該エミッタ間を仮想短絡により電位平衡させる演算増幅器を有すること、
   を特徴とする物理量センサ。

Images