JPS6338313A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS6338313A JPS6338313A JP61182349A JP18234986A JPS6338313A JP S6338313 A JPS6338313 A JP S6338313A JP 61182349 A JP61182349 A JP 61182349A JP 18234986 A JP18234986 A JP 18234986A JP S6338313 A JPS6338313 A JP S6338313A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- pair
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 16
- 238000003199 nucleic acid amplification method Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100027969 Caenorhabditis elegans old-1 gene Proteins 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はIl’1幅回路に関Jる。
この発明は、1・)ンジスタの対数特性を用いた線形回
路において、所定の電流泡1を設4する、−とにより、
電流増幅率が小さく(b4・11j1−が低1・しない
ようにしたものである。
路において、所定の電流泡1を設4する、−とにより、
電流増幅率が小さく(b4・11j1−が低1・しない
ようにしたものである。
利得Mi制御回路や乗算回路などに好適な増11i旧1
り路として1特公昭48−20932号公報1に示され
ているものがある。これは、i−ランジスタの対数持重
を用いた線形回路であるが、例えば第べ図の、1、・)
に構成される。
り路として1特公昭48−20932号公報1に示され
ているものがある。これは、i−ランジスタの対数持重
を用いた線形回路であるが、例えば第べ図の、1、・)
に構成される。
ずなわら、同図におい゛(、トランジスタ(、l・、1
Q6と接地との間に定電流111i1 (l n +
にl 12が接続されるとともに、そのエミッタ間に抵
抗器IR+が接続されて差動アンプ(1)が構成され、
トランジスタQ6.Q6のベースが入力電流’I’+、
F21こ接続される。また、所定の電位点、例えば
電源端イT6とトランジスタQ5.(よ6の二ルクタと
の間に、ダイオード接続された1−ランシスタ(ユ、
、 (1,、のベース・エミッタ間が接続される。
Q6と接地との間に定電流111i1 (l n +
にl 12が接続されるとともに、そのエミッタ間に抵
抗器IR+が接続されて差動アンプ(1)が構成され、
トランジスタQ6.Q6のベースが入力電流’I’+、
F21こ接続される。また、所定の電位点、例えば
電源端イT6とトランジスタQ5.(よ6の二ルクタと
の間に、ダイオード接続された1−ランシスタ(ユ、
、 (1,、のベース・エミッタ間が接続される。
さらに、トランジスタ(ユ」、(ゴ4のエミッタが匂−
いに接続されるとともに、その:[ミッタと接地との間
に、定電流源Q13が接続され”ζ差動アンプ(2)が
構成され、そのベースがトランジスタQ2゜Qrのエミ
ッタに接続され、トランジスタQ3゜04のコレクタが
出力電流T 3 、 T 4に接続される。
いに接続されるとともに、その:[ミッタと接地との間
に、定電流源Q13が接続され”ζ差動アンプ(2)が
構成され、そのベースがトランジスタQ2゜Qrのエミ
ッタに接続され、トランジスタQ3゜04のコレクタが
出力電流T 3 、 T 4に接続される。
なお、定電流源Q、i、Q12には定電流IIが流れ、
定電流源Q13には定電流212が流れるものとする。
定電流源Q13には定電流212が流れるものとする。
すると、PN接合について一般に、
Ip =Is−exp (VF/VT)Ip:PN接
合の順方向電流 Is :PN接合の逆方向飽和電流 Vr:PN接合の順方向電圧 VT−KT/q であるから、トランジスタロj(j=1〜4)について VBEI −VT 7!n((r+ +i1 +
1B4)/ +5)Vt+t2 =VT An((I
t −it +1B3)/l5)VHi3−VT
/n ((+2 +i2) / 1q)VRE4 =
VT 6n((I2−12)/ Is)・・・・ (
i) VBij:)ランジスタfljのベース・エミッタ間電
圧 11 :人力fd号雷電流交流分) 12 1出力信号電流(交流分) iR3,iR4:)ランジスクQ3.IQ4のベースの
(H号電流 が成立する。また、 VREI −VB!:2 V Rt 3
V R+: 4 ” (ii)も成
立する。
合の順方向電流 Is :PN接合の逆方向飽和電流 Vr:PN接合の順方向電圧 VT−KT/q であるから、トランジスタロj(j=1〜4)について VBEI −VT 7!n((r+ +i1 +
1B4)/ +5)Vt+t2 =VT An((I
t −it +1B3)/l5)VHi3−VT
/n ((+2 +i2) / 1q)VRE4 =
VT 6n((I2−12)/ Is)・・・・ (
i) VBij:)ランジスタfljのベース・エミッタ間電
圧 11 :人力fd号雷電流交流分) 12 1出力信号電流(交流分) iR3,iR4:)ランジスクQ3.IQ4のベースの
(H号電流 が成立する。また、 VREI −VB!:2 V Rt 3
V R+: 4 ” (ii)も成
立する。
したがって、(i)、 (ii)代からIH−it
+iBg +2−itが得られる。
+iBg +2−itが得られる。
そして、ここで、
1Bi= (124−12)/ (1+β)itn−(
12+2)/ (14β) ・・・・(iv ) B:トランジスタ(ユ3.Q4の電流 増幅率 Cあるから、(iii>、 (iv)式から■う となる。
12+2)/ (14β) ・・・・(iv ) B:トランジスタ(ユ3.Q4の電流 増幅率 Cあるから、(iii>、 (iv)式から■う となる。
そして、今、?Lj流増幅率βが十分に大きいとすれば
、(v)式は、 12−it ・12 / 11 ・=・(vi)と
なり、 12/ it = 12 / TI ・・” (v
i)となる。
、(v)式は、 12−it ・12 / 11 ・=・(vi)と
なり、 12/ it = 12 / TI ・・” (v
i)となる。
したがって、この回路は、電流利得^1=i2/11が
(vii)式で示される電流アンプとして働く。
(vii)式で示される電流アンプとして働く。
そして、このとき、例えば電流212を制御すれば、電
流利得旧を制御でき、あるいは電流2+2が別の入力電
流であれば、電流12が電流11と電流I2との乗算出
力となる。
流利得旧を制御でき、あるいは電流2+2が別の入力電
流であれば、電流12が電流11と電流I2との乗算出
力となる。
また、トランジスタQ 3 + Q 4の負萄抵抗を値
R2とすれば、この回路は、電圧利得が(2R2I2)
/ (RI II >の電)七了ンブとして慢1く。
R2とすれば、この回路は、電圧利得が(2R2I2)
/ (RI II >の電)七了ンブとして慢1く。
とごろで、」二連の回路をディスクリ−1一部品で構成
した場合には、I・ランジスタQa、C^4として電流
増幅率βの大きいもの、例えばβ−・200へ・300
のものを使用でき、したがって、(vi )式が成立す
る。
した場合には、I・ランジスタQa、C^4として電流
増幅率βの大きいもの、例えばβ−・200へ・300
のものを使用でき、したがって、(vi )式が成立す
る。
ところが、上述の回路をICで構成L7た場合には、一
般にトランジスタQ3.Q4の電流119幅率βがβ−
20〜30と小さくなるので、(vi)式は成立せず、
電流利得Atは、(v)式から、八i=i 2 /i
j ■? となり、電流利得^iが低トシてしまう。しかも、電流
増幅率βは温度依存性があり、温度が低くなると下がる
傾向があるので、なおさら電流利得^iは低ドしてしま
う。また、温度変化に対する電流利得信の変化が顕著に
なっ”ζしま・)。
般にトランジスタQ3.Q4の電流119幅率βがβ−
20〜30と小さくなるので、(vi)式は成立せず、
電流利得Atは、(v)式から、八i=i 2 /i
j ■? となり、電流利得^iが低トシてしまう。しかも、電流
増幅率βは温度依存性があり、温度が低くなると下がる
傾向があるので、なおさら電流利得^iは低ドしてしま
う。また、温度変化に対する電流利得信の変化が顕著に
なっ”ζしま・)。
この発明は、このような間lI!!1+:、jを解決し
ようとするものである。
ようとするものである。
〔問題11人を解決するだめの手段〕
今、(vii )式について考えると、その分母の第2
項である212/(]+β)は、トランジスタQ3 。
項である212/(]+β)は、トランジスタQ3 。
Q4のベースに流れる直流電流である。
したがって、このベース電流に相当する電流を、外部か
ら′11:人ずれば、電流増幅率βにかかわらず(vi
)式が成立するごとになる。
ら′11:人ずれば、電流増幅率βにかかわらず(vi
)式が成立するごとになる。
すなわち、例えば第3図に示すように、トランジスタQ
3 、Q4のベースに吐き出し型の定電流源Q211Q
22を接続し、これから定電流I3を出力したとすると
、 VREL −■y nn((It +11 13+ (
T2−+2)/ (1+β))/l5)VBi2−Vv
1n((1+ it 13+ (■ 2
→ +2 > / < 1 + β ))/l
5)VRE3−VTAn((12+i2)/l5)VR
E4−Vt7!n((12+2>/Is)・・・・(i
に) が成)fする。
3 、Q4のベースに吐き出し型の定電流源Q211Q
22を接続し、これから定電流I3を出力したとすると
、 VREL −■y nn((It +11 13+ (
T2−+2)/ (1+β))/l5)VBi2−Vv
1n((1+ it 13+ (■ 2
→ +2 > / < 1 + β ))/l
5)VRE3−VTAn((12+i2)/l5)VR
E4−Vt7!n((12+2>/Is)・・・・(i
に) が成)fする。
したがって、(vii ) 、 (vii )式から
(114h −h )(]lβ))(+2−+2)
+2 +−+2(1l−it −13) (
1,40))([2412) +2−:yl
つ 13 =212 / (]+β)・・・・(x+)であ
れば、(x)式は(vl)式に一致し、したがって、(
vii )式でボずように電流増幅率βにかかわらず所
定の電流利得Aiを得ることができる。
(114h −h )(]lβ))(+2−+2)
+2 +−+2(1l−it −13) (
1,40))([2412) +2−:yl
つ 13 =212 / (]+β)・・・・(x+)であ
れば、(x)式は(vl)式に一致し、したがって、(
vii )式でボずように電流増幅率βにかかわらず所
定の電流利得Aiを得ることができる。
そして、(×1)式でボされる電流I3は、トランジス
タQ3 、Q4のベース電流(直流分)である。
タQ3 、Q4のベース電流(直流分)である。
この発明は、以上のような点に着1」シたものである。
トランジスタQ3 、Q4のベース電流がキャンセルさ
れて(vii )式が成)fする。
れて(vii )式が成)fする。
第1図において、定電流源Q H、Q +2がエミッタ
接地のトランジスタQ 111 Q 12により構成さ
れるとともに、これらトランジスタQ n、 + Q
12とトランジスタQ14とにより接地を基準電位点と
し、かつ、トランジスタQ14を入力側としてカレント
ミラー回路(1’l)が構成され、抵抗器Rttにより
定電流■1が設定される。
接地のトランジスタQ 111 Q 12により構成さ
れるとともに、これらトランジスタQ n、 + Q
12とトランジスタQ14とにより接地を基準電位点と
し、かつ、トランジスタQ14を入力側としてカレント
ミラー回路(1’l)が構成され、抵抗器Rttにより
定電流■1が設定される。
また、定電流源Qt3がエミッタ接地のトランジスタQ
Bi 、 Q sg2により構成されるとともに、こ
れらトランジスタQ +311 Q 132とトランジ
スタQ15とにより接地を基準電位点とし、かつ、トラ
ンジスタQIGを入力側としてカレントミラー回路(1
2)が構成され、抵抗器R12により定電流2■2が設
定される。
Bi 、 Q sg2により構成されるとともに、こ
れらトランジスタQ +311 Q 132とトランジ
スタQ15とにより接地を基準電位点とし、かつ、トラ
ンジスタQIGを入力側としてカレントミラー回路(1
2)が構成され、抵抗器R12により定電流2■2が設
定される。
さらに、定電流源Q 211 Q 22としてトランジ
スタQ211Q22が設けられ、それらのコレクタがト
ランジスタQ3 、Q4のベースに接続されるととに、
これらトランジスタQ 211 Q 22とトランジス
タQ23とにより電流T5の電位を基準電位点とし、か
つ、トランジスタQ23を入力側としてカレントミラー
回路(13)が構成される。
スタQ211Q22が設けられ、それらのコレクタがト
ランジスタQ3 、Q4のベースに接続されるととに、
これらトランジスタQ 211 Q 22とトランジス
タQ23とにより電流T5の電位を基準電位点とし、か
つ、トランジスタQ23を入力側としてカレントミラー
回路(13)が構成される。
そして、トランジスタQ23のコレクタがトシンジスタ
Q24のベースに接続され、1−ランジスタQ)4の:
】レクタが電流T5に接続されるととも、そのエミッタ
がトランジスタQ2r 、 C’:L 2Gのコレクタ
に接続される。このトランジスタ(:l z5. (l
ysもトランジスタQ 1311 Q 132と同(
φにトシンジスタ(λI6を入力端とし、かつ、接地を
J&準電位貞とし゛ζカレントミラー回路(12)を構
成し′(いるものである。
Q24のベースに接続され、1−ランジスタQ)4の:
】レクタが電流T5に接続されるととも、そのエミッタ
がトランジスタQ2r 、 C’:L 2Gのコレクタ
に接続される。このトランジスタ(:l z5. (l
ysもトランジスタQ 1311 Q 132と同(
φにトシンジスタ(λI6を入力端とし、かつ、接地を
J&準電位貞とし゛ζカレントミラー回路(12)を構
成し′(いるものである。
なお、トランジスタQ24の電流増幅率βは、トランジ
スタQ3 、Q4の電流増幅率βに等しくされる。
スタQ3 、Q4の電流増幅率βに等しくされる。
このような構成によれば、l・ランジスタQ25゜Q2
Gのコレクタ電流の和は、トランジスタQ 1311Q
132のコレクタ電流の和に等しくなり、212となる
。したがって、トランジスタ(,12,のエミッタ電流
が212となるので、このI・ランジスタ(ユ24のベ
ース電流IBは、 Tg =212 / (1+β) ・・・・(%、
1)となる。
Gのコレクタ電流の和は、トランジスタQ 1311Q
132のコレクタ電流の和に等しくなり、212となる
。したがって、トランジスタ(,12,のエミッタ電流
が212となるので、このI・ランジスタ(ユ24のベ
ース電流IBは、 Tg =212 / (1+β) ・・・・(%、
1)となる。
そして、トランジスタQ24のベース電流は、カレン1
−ミラー回路(13)の入力側のトランジスタQ23を
流れるので、1−ランジスタQ21 、 Q22のコレ
クタ電流I〕は、(×++ )式から13 =212
/ (1+β) ・・・・(顧++)となる。
−ミラー回路(13)の入力側のトランジスタQ23を
流れるので、1−ランジスタQ21 、 Q22のコレ
クタ電流I〕は、(×++ )式から13 =212
/ (1+β) ・・・・(顧++)となる。
そして、この(x+++ )式は、(×、)式にほかな
らないので、トランジスタQ3 + Q4 + Q24
の電流増幅率βにかかわらず、(x)式は(vi )式
に一牧し、したがって、電流増幅率βにかかわらず、(
vi )式が成立する。
らないので、トランジスタQ3 + Q4 + Q24
の電流増幅率βにかかわらず、(x)式は(vi )式
に一牧し、したがって、電流増幅率βにかかわらず、(
vi )式が成立する。
こうして、この発明によれば、トランジスタQ3.Q4
の電流増幅率βにかかわらず、八i=I 2 /It でボされる一定の電流利得^iを得ることができる。
の電流増幅率βにかかわらず、八i=I 2 /It でボされる一定の電流利得^iを得ることができる。
したがって、この回路をIc化した場合でも、あるいは
さらに電流増幅率βに温度依存性があっても所定値の安
定な電流利得Aiを得ることができる。
さらに電流増幅率βに温度依存性があっても所定値の安
定な電流利得Aiを得ることができる。
第2図にボず例におい′(は、2つの入力信号を加算し
た出力が得られるようにした場合である。
た出力が得られるようにした場合である。
すなわち、トランジスタQv 、 Qe 、定電流源Q
31 、 Q 32及び抵抗器R3により差−リフア
ンプ(3)が構成され、トランジスタQv 、Qsのベ
ースカ別の入力電流Tv、T8に接続され、その−lレ
クタがトランジスタQ4 、Q〕のベースに接続される
。
31 、 Q 32及び抵抗器R3により差−リフア
ンプ(3)が構成され、トランジスタQv 、Qsのベ
ースカ別の入力電流Tv、T8に接続され、その−lレ
クタがトランジスタQ4 、Q〕のベースに接続される
。
また、トランジスタC,141、Q42により、I・ラ
ンジスタQ43を入力側、I・ランジスタQ41 、
Q42を出力側、トランジスタQ44をバッファとし7
、かつ、電流T5の電位を基準電位点としてカレン1−
ミラー回路(14)が構成され、(・ランジスタ(14
1+ Q42のコレクタがトランジスタQ3 、 に1
4のベースに接続される。さらに、l−ランジスタQ4
1の二ルクタが定電流源Q45及びトランジスタQ4?
のベースに接続されるとともに、I−ランシスタ(ゴ1
7のコレクタが電流T5に接続され、そのエミッタが定
電流源Q4Gに接続される。
ンジスタQ43を入力側、I・ランジスタQ41 、
Q42を出力側、トランジスタQ44をバッファとし7
、かつ、電流T5の電位を基準電位点としてカレン1−
ミラー回路(14)が構成され、(・ランジスタ(14
1+ Q42のコレクタがトランジスタQ3 、 に1
4のベースに接続される。さらに、l−ランジスタQ4
1の二ルクタが定電流源Q45及びトランジスタQ4?
のベースに接続されるとともに、I−ランシスタ(ゴ1
7のコレクタが電流T5に接続され、そのエミッタが定
電流源Q4Gに接続される。
したがって、トランジスタCa1.02には、電流T1
.I2の人力信号による信号電流と、電流一1’t 、
I8の入力信号による信号電流との和の信号電流が流
れるので、電流T3 + I4にはその和の信号電流の
増重1出力が取り出される。
.I2の人力信号による信号電流と、電流一1’t 、
I8の入力信号による信号電流との和の信号電流が流
れるので、電流T3 + I4にはその和の信号電流の
増重1出力が取り出される。
そして、この場合、
とすれば、
Vhg+ =Vy #n ((II +L −
Is ÷b −Ts /(1+ β)+([2−
+2) /(1+β))/Is)Vow2−VT I
ln ((II ++4 −Is −it −
16/(1+ β)+(+2 +i2) /(1+β)
)/Is)vHg* −Vt 7!n ((I2
千i2 ) / +5)VRE4 = Vt 7!
n ((+2−+2) / Is)・・・・(xIv) である。
Is ÷b −Ts /(1+ β)+([2−
+2) /(1+β))/Is)Vow2−VT I
ln ((II ++4 −Is −it −
16/(1+ β)+(+2 +i2) /(1+β)
)/Is)vHg* −Vt 7!n ((I2
千i2 ) / +5)VRE4 = Vt 7!
n ((+2−+2) / Is)・・・・(xIv) である。
したがって、この(xIv)式と(11)式とがら(1
+ +L+ −Is +i+ ) (1+β))(I2
4e−+2)となるので、これを変形して、 したがって、この(xvi)式において1g =2h
−(xvii)であれば、電流利得^i
は(xvi)式から^1=i2/it =+2/ (II +14 II;)となる。
+ +L+ −Is +i+ ) (1+β))(I2
4e−+2)となるので、これを変形して、 したがって、この(xvi)式において1g =2h
−(xvii)であれば、電流利得^i
は(xvi)式から^1=i2/it =+2/ (II +14 II;)となる。
そして、(x vi )式が成立するには、定電流源Q
46 、 Q 13を例えば第1図のカレン2ラ一回
路のように構成すればよい。
46 、 Q 13を例えば第1図のカレン2ラ一回
路のように構成すればよい。
また、電流Tv 、Teの人力信号についても同様とな
る。
る。
したがって、この場合にも、トランジスタQ3 。
Q4の電流増幅率βにかかわらず所定値の安定な電流利
得^iを得ることができるもととに、2つの人力信号の
加算信号を得ることができる。
得^iを得ることができるもととに、2つの人力信号の
加算信号を得ることができる。
この発明によれば、トランジスタQ31 Q4の電流増
幅率βにかかわらず、 八i=+ 2 /+ 1 で示される一定の電流利得^iを得ることができる。
幅率βにかかわらず、 八i=+ 2 /+ 1 で示される一定の電流利得^iを得ることができる。
したがって、この回路をIC化した場合でも、あるいは
さらに電流増幅率βに温度依存性があっても所定値の安
定な電流利得Aiを得ることができる。
さらに電流増幅率βに温度依存性があっても所定値の安
定な電流利得Aiを得ることができる。
第1図、第2図はこの発明の一例の接続図、第3図、第
4図はその説明のための図である。 (1)〜(3)は差動アンプ、(11)〜(14)はカ
レントミラーIn回路である。
4図はその説明のための図である。 (1)〜(3)は差動アンプ、(11)〜(14)はカ
レントミラーIn回路である。
Claims (1)
- 【特許請求の範囲】 1対のダイオードが、差動アンプを構成する1対のトラ
ンジスタのベースに接続され、 上記1対のダイオードに差動の入力電流が供給されて上
記差動アンプから上記入力電流の増幅出力が取り出され
るとともに、 上記1対のトランジスタのベースに1対の電流源が接続
され、 この1対の電流源の電流が、上記1対のトランジスタの
ベース電流に実質的に等しくなるように選定された増幅
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61182349A JPH0828627B2 (ja) | 1986-08-02 | 1986-08-02 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61182349A JPH0828627B2 (ja) | 1986-08-02 | 1986-08-02 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6338313A true JPS6338313A (ja) | 1988-02-18 |
JPH0828627B2 JPH0828627B2 (ja) | 1996-03-21 |
Family
ID=16116757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61182349A Expired - Lifetime JPH0828627B2 (ja) | 1986-08-02 | 1986-08-02 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0828627B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047729A (en) * | 1989-12-01 | 1991-09-10 | Deutsche Itt Industries Gmbh | Transconductance amplifier |
JPH0474927A (ja) * | 1990-07-16 | 1992-03-10 | Tokimec Inc | ジャイロ装置 |
WO2012147784A1 (ja) * | 2011-04-25 | 2012-11-01 | シチズンホールディングス株式会社 | アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745706A (en) * | 1980-09-02 | 1982-03-15 | Mitsubishi Electric Corp | Comparison circuit |
-
1986
- 1986-08-02 JP JP61182349A patent/JPH0828627B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745706A (en) * | 1980-09-02 | 1982-03-15 | Mitsubishi Electric Corp | Comparison circuit |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047729A (en) * | 1989-12-01 | 1991-09-10 | Deutsche Itt Industries Gmbh | Transconductance amplifier |
JPH0474927A (ja) * | 1990-07-16 | 1992-03-10 | Tokimec Inc | ジャイロ装置 |
WO2012147784A1 (ja) * | 2011-04-25 | 2012-11-01 | シチズンホールディングス株式会社 | アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ |
CN103493366A (zh) * | 2011-04-25 | 2014-01-01 | 西铁城控股株式会社 | 模拟乘法电路、可变增益放大器、检波电路和物理量传感器 |
US9396362B2 (en) | 2011-04-25 | 2016-07-19 | Citizen Holdings Co., Ltd. | Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor |
JP5956983B2 (ja) * | 2011-04-25 | 2016-07-27 | シチズンホールディングス株式会社 | アナログ乗算回路、可変ゲインアンプ、検波回路及び物理量センサ |
CN103493366B (zh) * | 2011-04-25 | 2016-08-24 | 西铁城控股株式会社 | 模拟乘法电路、可变增益放大器、检波电路和物理量传感器 |
Also Published As
Publication number | Publication date |
---|---|
JPH0828627B2 (ja) | 1996-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4563632A (en) | Monolithically integratable constant-current generating circuit with low supply voltage | |
JP2837080B2 (ja) | 乗算回路 | |
KR940007974B1 (ko) | 전자회로 | |
JPH069326B2 (ja) | カレントミラー回路 | |
US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
JPS6155288B2 (ja) | ||
JPS6338313A (ja) | 増幅回路 | |
US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
JPS6154286B2 (ja) | ||
JPS5857814A (ja) | 電子インピ−ダンス装置 | |
KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
JPS6221059Y2 (ja) | ||
JPH0476714A (ja) | 定電圧発生回路 | |
JP3391293B2 (ja) | n乗回路 | |
JPS5927487B2 (ja) | バイアス電圧発生回路 | |
JPS6143295Y2 (ja) | ||
JPS6216015Y2 (ja) | ||
JP3294355B2 (ja) | 電流源回路 | |
JPH02101809A (ja) | 電流増幅装置 | |
JPS6134617A (ja) | 基準電圧発生回路 | |
JPS5835612A (ja) | 安定化電源回路 | |
JPH0363847B2 (ja) | ||
JPS59119910A (ja) | レベルシフト回路付増幅器 | |
JPS6338315A (ja) | 利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |