JP4324463B2 - 検波回路装置およびそれを用いた信号検波回路システム - Google Patents
検波回路装置およびそれを用いた信号検波回路システム Download PDFInfo
- Publication number
- JP4324463B2 JP4324463B2 JP2003429656A JP2003429656A JP4324463B2 JP 4324463 B2 JP4324463 B2 JP 4324463B2 JP 2003429656 A JP2003429656 A JP 2003429656A JP 2003429656 A JP2003429656 A JP 2003429656A JP 4324463 B2 JP4324463 B2 JP 4324463B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input terminal
- transistor
- component
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この発明は、直交信号のレベルを検出する検波回路装置およびそれを用いた信号検波回路システムに関する。
従来、直交信号のレベルを検出する検波回路装置を用いた信号検波回路システムとしては図６に示すものがある。この信号検波回路システムは、図６に示すように、入力ブロック１０１から出力された直交信号が、出力ブロック１０２に入力される。そして、上記出力ブロック１０２以降の各回路(図示せず)が歪まないようにするため、入力ブロック１０１の出力レベルを検波回路装置１０３で検波し、その検波回路装置１０３の出力を受けた制御回路１０４によって、入力ブロック１０１の出力レベルの制御を行う。
図７に上記検波回路装置１０３に用いられる乗算回路の回路構成を示す(例えば、特開平５−３６６７号公報(特許文献１)参照)。この乗算回路１１０は、図７に示すように、定電流源Ｉ101,Ｉ102、トランジスタＱ101およびＱ102で構成されるレベルシフト回路と、トランジスタＱ103〜Ｑ108,定電流源Ｉ103および抵抗Ｒ101〜Ｒ102からなるギルバ−トセル乗算器１１１で構成されている。図７において、１１２A,１１２Bは入力端子、１１３A,１１３Bは出力端子、１１４は電源端子である。上記ギルバ−トセル乗算器１１１の第１の非反転入力端子１１５A,第１の反転入力端子１１５Bと第２の非反転入力端子１１６A,第２の反転入力端子１１６Bに同一信号を入力することで検波機能を実現している。上記入力端子１１２に入力される差動信号を、
Ｖin＝Ａ・cos(ωt＋α) ……… (式１)
とおく。ここで、ωは角周波数、αは位相、Ａは振幅すなわち入力信号の交流電圧レベルを示す。そうすると出力端子１１３A,１１３Bから出力される差動信号Ｖoutmixは、
Ｖoutmix ≒ Ｖin×Ｖin
で表され、
Ｖin×Ｖin＝ Ａ2・cos2(ωt＋α)
＝ (Ａ2／２)・｛１＋cos(２ωt＋２α)｝ ……… (式２)
となる。即ち、出力端子１１３A,１１３Bで出力される信号のＤＣ成分が、入力信号の交流電圧レベルに関する情報を示す。
Ｖin＝Ａ・cos(ωt＋α) ……… (式１)
とおく。ここで、ωは角周波数、αは位相、Ａは振幅すなわち入力信号の交流電圧レベルを示す。そうすると出力端子１１３A,１１３Bから出力される差動信号Ｖoutmixは、
Ｖoutmix ≒ Ｖin×Ｖin
で表され、
Ｖin×Ｖin＝ Ａ2・cos2(ωt＋α)
＝ (Ａ2／２)・｛１＋cos(２ωt＋２α)｝ ……… (式２)
となる。即ち、出力端子１１３A,１１３Bで出力される信号のＤＣ成分が、入力信号の交流電圧レベルに関する情報を示す。
直交信号のレベルを抽出するには、図７の乗算回路１１０を２つ使って図８のように構成される。図８において、図６および図７と同一機能のものは同一の参照番号を付している。
図８に示すように、検波回路装置１０３はＩ信号(In−phase signal)用乗算回路１１０-１、Ｑ信号(Quadrature signal)用乗算回路１１０-２、合成処理回路１１７から構成される。Ｉ信号用乗算回路１１０-１とＱ信号用乗算回路１１０-２は、図７に示す乗算回路１１０である。図８において、１１１は乗算器、１１２-１A,１１２-１Bは乗算回路１１０-１の入力端子、１１２-２A,１１２-Ｂは乗算回路１１０-２の入力端子、１１３-１A,１１３-１Bは乗算回路１１０-１の出力端子、１１３-２A,１１３-２Bは乗算回路１１０-２の出力端子、１１８A,１１８BはＩ信号入力端子、１１９A,１１９BはＱ信号入力端子、１２０A,１２０Bは出力端子である。
上記Ｉ信号入力端子１１８A,１１８Bに入力される差動信号Ｖin_I、Ｑ信号入力端子１１９A,１１９Bに入力される差動信号Ｖin_Qを、
Ｖin_I＝Ａi・cos(ωt) ……… (式３a)
Ｖin_Q＝Ａq・sin(ωt) ……… (式３b)
とする。ここで、ωは角周波数、Ａi, Ａqは振幅すなわち入力信号の交流電圧レベルを示す。そうすると出力端子１１３-１A,１１３-１Bから出力される差動信号Ｖout_Iは、
Ｖout_I ≒ Ｖin_I×Ｖin_I
で表され、
Ｖin_I×Ｖin_I＝Ａi2・cos2(ωt)
＝(Ａi2／２)・｛１＋cos(２ωt)｝ ……… (式４a)
となり、出力端子１１３-２A,１１３-２Bで出力される差動信号Ｖout_Qは、
Ｖout_Q ≒ Ｖin_Q×Ｖin_Q
で表され、
Ｖin_Q×Ｖin_Q＝Ａi2・sin2(ωt)
＝(Ａq2／２)・｛１−cos(２ωt)｝ ……… (式４b)
となる。出力端子１１３-１A,１１３-１Bおよび出力端子１１３-２A,１１３-２Bの信号は合成処理回路１１７で処理される。ＫiおよびＫqを係数として、合成処理回路１１７の伝達関数を、
Ｋi×Ｖout_I+Ｋq×Ｖout_Q ……… (式５)
とおくと、出力端子１２０から出力される差動信号Ｖoutは、
Ｖout ≒ (Ｋi・Ａi2＋Ｋq・Ａq2)／２
で表され、
(Ｋi・Ａi2＋Ｋq・Ａq2)／２
＝＋(Ｋi・Ａi2−Ｋq・Ａq2)／２・cos(２ωt) ……… (式６)
となる。即ち、出力端子１２０A,１２０Bで出力される信号のＤＣ成分が、直交信号レベルに関する情報を示す。これを図６の制御回路１０４に入力し、入力ブロック１０１から入力される信号のレベル制御を行う。
Ｖin_I＝Ａi・cos(ωt) ……… (式３a)
Ｖin_Q＝Ａq・sin(ωt) ……… (式３b)
とする。ここで、ωは角周波数、Ａi, Ａqは振幅すなわち入力信号の交流電圧レベルを示す。そうすると出力端子１１３-１A,１１３-１Bから出力される差動信号Ｖout_Iは、
Ｖout_I ≒ Ｖin_I×Ｖin_I
で表され、
Ｖin_I×Ｖin_I＝Ａi2・cos2(ωt)
＝(Ａi2／２)・｛１＋cos(２ωt)｝ ……… (式４a)
となり、出力端子１１３-２A,１１３-２Bで出力される差動信号Ｖout_Qは、
Ｖout_Q ≒ Ｖin_Q×Ｖin_Q
で表され、
Ｖin_Q×Ｖin_Q＝Ａi2・sin2(ωt)
＝(Ａq2／２)・｛１−cos(２ωt)｝ ……… (式４b)
となる。出力端子１１３-１A,１１３-１Bおよび出力端子１１３-２A,１１３-２Bの信号は合成処理回路１１７で処理される。ＫiおよびＫqを係数として、合成処理回路１１７の伝達関数を、
Ｋi×Ｖout_I+Ｋq×Ｖout_Q ……… (式５)
とおくと、出力端子１２０から出力される差動信号Ｖoutは、
Ｖout ≒ (Ｋi・Ａi2＋Ｋq・Ａq2)／２
で表され、
(Ｋi・Ａi2＋Ｋq・Ａq2)／２
＝＋(Ｋi・Ａi2−Ｋq・Ａq2)／２・cos(２ωt) ……… (式６)
となる。即ち、出力端子１２０A,１２０Bで出力される信号のＤＣ成分が、直交信号レベルに関する情報を示す。これを図６の制御回路１０４に入力し、入力ブロック１０１から入力される信号のレベル制御を行う。
しかしながら、従来の検波回路装置は、直交信号のＩ信号用およびＱ信号用の各々の乗算回路が必要であり、また合成処理回路が必要となるため、回路規模が増大するという問題がある。
特開平５−３６６７号公報（図４）
そこで、この発明の目的は、回路規模を増大せず、簡単な構成で直交信号レベルに関する情報を抽出できる検波回路装置およびそれを用いた信号検波回路システムを提供することにある。
上記目的を達成するため、この発明の検波回路装置は、
直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子と上記第２の非反転入力端子に、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力され、
上記第１の反転入力端子と上記第２の反転入力端子に、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力されることを特徴とする。
直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子と上記第２の非反転入力端子に、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力され、
上記第１の反転入力端子と上記第２の反転入力端子に、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力されることを特徴とする。
上記構成の検波回路装置によれば、１つの乗算器によって、第１の信号と第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する。この直交信号のレベルを表す直流成分を含む信号を用いることによって、回路規模を増大することなしに簡単な構成で直交信号のレベルに関する情報を抽出できる。
また、例えば、上記直交信号のＩ成分を表す差動信号の非反転信号と、上記直交信号のＱ成分を表す差動信号の非反転信号とを上記乗算器により乗算することによって、上記直交信号のレベルを表す直流成分を含む信号が得られ、直交信号のレベルに関する情報を抽出できる。また、次の組み合わせにおいても同様に直交信号のレベルを表す直流成分を含む信号が得られる。
・直交信号のＩ成分を表す差動信号の反転信号と直交信号のＱ成分を表す差動信号の反転信号
・直交信号のＩ成分を表す差動信号の非反転信号と直交信号のＱ成分を表す差動信号の反転信号
・直交信号のＩ成分を表す差動信号の反転信号と直交信号のＱ成分を表す差動信号の非反転信号
・直交信号のＩ成分を表す差動信号の反転信号と直交信号のＱ成分を表す差動信号の反転信号
・直交信号のＩ成分を表す差動信号の非反転信号と直交信号のＱ成分を表す差動信号の反転信号
・直交信号のＩ成分を表す差動信号の反転信号と直交信号のＱ成分を表す差動信号の非反転信号
また、簡単な構成で、上記第１の信号と第２の信号とを乗算して、直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器乗算器が得られる。
また、この発明の検波回路装置は、
直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子と上記第２の反転入力端子に、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力され、
上記第１の反転入力端子と上記第２の非反転入力端子に、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力されることを特徴とする。
直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子と上記第２の反転入力端子に、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力され、
上記第１の反転入力端子と上記第２の非反転入力端子に、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力されることを特徴とする。
また、この発明の検波回路装置は、
直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか一方の非反転信号を入力し、
上記第１の反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか他方の非反転信号を入力し、
上記第２の非反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか一方の反転信号を入力し、
上記第２の反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか他方の反転信号を入力することを特徴とする。
直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか一方の非反転信号を入力し、
上記第１の反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか他方の非反転信号を入力し、
上記第２の非反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか一方の反転信号を入力し、
上記第２の反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか他方の反転信号を入力することを特徴とする。
また、一実施形態の検波回路装置は、上記第１の抵抗素子が、上記第３および第５のトランジスタの共通接続されたコレクタにコレクタおよびベースが接続され、エミッタが電源に接続された第７のトランジスタであり、上記第２の抵抗素子が、上記第４および第６のトランジスタの共通接続されたコレクタにコレクタが接続され、ベースが上記第７のトランジスタのベースに接続され、エミッタが電源に接続された第８のトランジスタであることを特徴とする。
上記実施形態の検波回路装置によれば、検波回路装置の入出力の利得を増加させ、入力レベルの変化に対する出力値の変化が大きくなり、入力レベルの変化を判断しやすくなる。
また、この発明の信号検波回路システムは、上記のいずれか１つの検波回路装置を、直交信号のレベルの検出を行う機能ブロックとして用いたことを特徴とする。
上記信号検波回路システムによれば、上記検波回路装置を直交信号のレベルの検出を行う機能ブロックとして用いることによって、低コストで直交信号のレベル制御が可能な信号検波回路システムを実現できる。
以上より明らかなように、この発明の検波回路装置によれば、回路規模を増大せず、簡単な構成で直交信号レベルに関する情報を抽出する検波回路装置を構成することができる。
また、この発明の信号検波回路システムによれば、上記検波回路装置を用いることによって、直交信号のレベル制御が容易にできる低コストな信号検波回路システムを実現できる。
以下、この発明の検波回路装置およびそれを用いた信号検波回路システムを図示の実施の形態により詳細に説明する。
(第１実施形態)
図１はこの発明の第１実施形態の検波回路装置を用いた信号検波回路システムの構成を示す概略ブロック図である。
図１はこの発明の第１実施形態の検波回路装置を用いた信号検波回路システムの構成を示す概略ブロック図である。
この第１実施形態の信号検波回路システムは、図１に示すように、直交信号のＩ成分,Ｑ成分を表す差動信号が出力される入力ブロック１と、上記入力ブロック１からの直交信号のＩ成分,Ｑ成分を表す差動信号が入力される出力ブロック２と、上記入力ブロック１からの直交信号のＩ成分,Ｑ成分を表す差動信号のレベルを検出する検波回路装置３と、上記検波回路装置３により検出された直交信号のＩ成分,Ｑ成分を表す差動信号のレベルを表す信号に基づいて、入力ブロック１の出力レベルを制御する制御回路４とを備えている。上記制御回路４によって入力ブロック１の出力レベルを制御することにより、出力ブロック２以降の各回路(図示せず)が歪まないようにしている。
また、図２は上記検波回路装置３の構成を示す概略構成図である。図２において、３５は乗算器３０を有する乗算回路、３１A,３１Bは乗算器３５の第１の非反転入力端子と第１の反転入力端子、３２A,３２Bは乗算器３５の第２の非反転入力端子と第２の反転入力端子である。そして、Ｉ信号入力端子１８を第１の反転入力端子３１Aと第２の非反転入力端子３２Aに接続し、Ｑ信号入力端子１９を第１の反転入力端子３１Bと第２の反転入力端子３２Bに接続する。
上記構成の検波回路装置において、入力ブロック１(図１に示す)から出力される第１の信号としての直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方をＩ信号入力端子１８に入力し、第２の信号としての直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方をＱ信号入力端子１９に入力する。
例えば、表１のような入力を行う。
また、図２において、Ｉ信号入力端子１８を第１の反転入力端子３１Aと第２の反転入力端子３２Bに接続し、Ｑ信号入力端子１９を第１の反転入力端子３１Bと第２の非反転入力端子３２Aに接続して、第２の非反転入力端子３２Aと第２の反転入力端子３２Bの入力を入れ換えた場合、表２のような入力を行う。
上記表１,表２で「Ｉ+」および「Ｉ-」は直交信号のＩ成分を表す差動信号の非反転信号および反転信号を夫々表し、「Ｑ+」および「Ｑ-」は直交信号のＱ成分を表す差動信号の非反転信号および反転信号を夫々表す。
例えば、上記表１の方法１aの接続の場合は、直交信号のＩ成分を表す差動信号および直交信号のＱ成分を表す差動信号を(式３a,b)とすると、第１の非反転入力端子３１A,第１の反転入力端子３１Bに入力される信号Ｖin１および第２の非反転入力端子３２A,第２の反転入力端子３２Bに入力される信号Ｖin２は、
Ｖin１ ＝ Ａi／２・cos(ωt)−Ａq／２・sin(ωt) ……… (式７a)
Ｖin２ ＝ Ａi／２・cos(ωt)−Ａq／２・sin(ωt) ……… (式７b)
従って、出力端子２０A,２０Bからの出力信号Ｖoutは、
Ｖout ≒ Ｖin１×Ｖin２
で表され、
Ｖin１×Ｖin２ ＝ (Ａi2＋Ａq2)／８
＋(Ａi2−Ａq2)／８・cos(２ωt)
−(Ａi・Ａq)／４・sin(２ωt) ……… (式８)
となる。即ち、出力端子２０A,２０Bから出力される出力信号のＤＣ成分から直交信号レベルに関する情報を得ることができる。
Ｖin１ ＝ Ａi／２・cos(ωt)−Ａq／２・sin(ωt) ……… (式７a)
Ｖin２ ＝ Ａi／２・cos(ωt)−Ａq／２・sin(ωt) ……… (式７b)
従って、出力端子２０A,２０Bからの出力信号Ｖoutは、
Ｖout ≒ Ｖin１×Ｖin２
で表され、
Ｖin１×Ｖin２ ＝ (Ａi2＋Ａq2)／８
＋(Ａi2−Ａq2)／８・cos(２ωt)
−(Ａi・Ａq)／４・sin(２ωt) ……… (式８)
となる。即ち、出力端子２０A,２０Bから出力される出力信号のＤＣ成分から直交信号レベルに関する情報を得ることができる。
以上の構成によって、検波回路装置の乗算器は１つでよく、また合成処理回路も不要なので、回路規模を増大せずに直交信号レベルに関する情報を抽出することができる。
上記接続例以外でも上記構成であれば、同様にして出力端子２０A,２０Bからの出力信号ＶoutのＤＣ成分は、
ＶoutのＤＣ成分 ≒ ±(Ａi2＋Ａq2)／８ ……… (式９)
となるので、出力端子２０A,２０Bから出力される信号のＤＣ成分から直交信号レベルに関する情報を得ることができる。
ＶoutのＤＣ成分 ≒ ±(Ａi2＋Ａq2)／８ ……… (式９)
となるので、出力端子２０A,２０Bから出力される信号のＤＣ成分から直交信号レベルに関する情報を得ることができる。
(第２実施形態)
図３はこの発明の第２実施形態の検波回路装置の構成を示す概略構成図である。この第２実施形態の検波回路装置は、信号入力端子の接続を除いて第１実施形態の検波回路装置と同一の構成をしている。
図３はこの発明の第２実施形態の検波回路装置の構成を示す概略構成図である。この第２実施形態の検波回路装置は、信号入力端子の接続を除いて第１実施形態の検波回路装置と同一の構成をしている。
図３に示すように、Ｉ信号入力端子１８A,１８Bは、第１の非反転入力端子３１A,第１の反転入力端子３１Bに接続し、Ｑ信号入力端子１９A,１９Bは第２の非反転入力端子３２A,第２の反転入力端子３２Bに接続している。図１に示す信号検波回路システムの入力ブロック１から出力される直交信号のＩ成分,Ｑ成分を表す差動信号を、Ｉ信号入力端子１８A,１８BおよびＱ信号入力端子１９A,１９Bに入力している。
詳しくは、第１の信号入力用のＩ信号入力端子１８Aに、直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか一方の非反転信号を入力し、第１の信号入力用のＩ信号入力端子１８Bに残る一方を入力する。また、第２の信号入力用のＱ信号入力端子１９Aに、直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか一方の反転信号を入力し、第２の信号入力用のＱ信号入力端子１９Bに残る一方を入力する。
例えば、表３のような入力を行う。
上記表３で「Ｉ+」および「Ｉ-」は直交信号のＩ成分を表す差動信号の非反転信号および反転信号を夫々表し、「Ｑ+」および「Ｑ-」は直交信号のＱ成分を表す差動信号の非反転信号および反転信号を夫々表す。
例えば、表２の方法２aの接続の場合は、第１の非反転入力端子３１A,第１の反転入力端子３１Bに入力される信号Ｖin１および第２の非反転入力端子３２A,第２の反転入力端子３２に入力される信号Ｖin２は、
Ｖin１ ＝ Ａi／２・cos(ωt)−Ａq／２・sin(ωt) ……… (式１０a)
Ｖin２ ＝ −｛Ａi／２・cos(ωt)−Ａq／２・sin(ωt)｝ … (式１０b)
従って、出力端子２０A,２０Bの出力信号Ｖoutは、
Ｖout ≒ Ｖin１×Ｖin２
で表され、
Ｖin１×Ｖin２＝ −(Ａi2＋Ａq2)／８
−(Ａi2−Ａq2)／８・cos(２ωt)
＋(Ａi・Ａq)／４・sin(２ωt) ……… (式１１)
即ち、出力端子２０A,２０Bで出力される信号のＤＣ成分から直交信号レベルに関する情報を得ることができる。入力ブロック１から出力される直交信号の非反転信号・反転信号の全てを検波回路装置３に入力しているので、検波回路装置３の入力端子に接続されるブロックの負荷バランスが崩れることがない。
Ｖin１ ＝ Ａi／２・cos(ωt)−Ａq／２・sin(ωt) ……… (式１０a)
Ｖin２ ＝ −｛Ａi／２・cos(ωt)−Ａq／２・sin(ωt)｝ … (式１０b)
従って、出力端子２０A,２０Bの出力信号Ｖoutは、
Ｖout ≒ Ｖin１×Ｖin２
で表され、
Ｖin１×Ｖin２＝ −(Ａi2＋Ａq2)／８
−(Ａi2−Ａq2)／８・cos(２ωt)
＋(Ａi・Ａq)／４・sin(２ωt) ……… (式１１)
即ち、出力端子２０A,２０Bで出力される信号のＤＣ成分から直交信号レベルに関する情報を得ることができる。入力ブロック１から出力される直交信号の非反転信号・反転信号の全てを検波回路装置３に入力しているので、検波回路装置３の入力端子に接続されるブロックの負荷バランスが崩れることがない。
上記接続例以外でも上記した構成であれば、同様にして出力端子２０A,２０Bの出力信号ＶoutのＤＣ成分は、
ＶoutのＤＣ成分 ≒ ±(Ａi2＋Ａq2)／８ ……… (式１２)
となるので、出力端子２０A,２０Bで出力される信号のＤＣ成分から直交信号レベルに関する情報を得ることができる。
ＶoutのＤＣ成分 ≒ ±(Ａi2＋Ａq2)／８ ……… (式１２)
となるので、出力端子２０A,２０Bで出力される信号のＤＣ成分から直交信号レベルに関する情報を得ることができる。
(第３実施形態)
図４にこの発明の第３実施形態の検波回路装置の乗算回路３５の具体的な構成を説明する回路図を示している。
図４にこの発明の第３実施形態の検波回路装置の乗算回路３５の具体的な構成を説明する回路図を示している。
図４に示すように、第２の非反転入力端子３２Aに第１のレベルシフト回路３７の入力端子を接続し、第２の反転入力端子３２Bに第２のレベルシフト回路３８の入力端子を接続している。上記第１のレベルシフト回路３７の出力端子に第１のトランジスタＱ1のベースを接続し、第２のレベルシフト回路３８の出力端子に第２のトランジスタＱ2のベースを接続している。エミッタが共通接続された第１,第２のトランジスタＱ1,Ｑ2のエミッタとグランドとの間に定電流源Ｉ1を接続している。また、上記第１のトランジスタＱ1のコレクタに第３,第４のトランジスタＱ3,Ｑ4のエミッタを接続している。上記第３のトランジスタＱ3のベースに第１の非反転入力端子３１Aを接続し、第４のトランジスタＱ4のベースに第１の反転入力端子３１Bを接続している。また、上記第２のトランジスタＱ2のコレクタに第５,第６のトランジスタＱ5,Ｑ6のエミッタを接続している。上記第５のトランジスタＱ5のベースに第１の非反転入力端子３１Aを接続し、第６のトランジスタＱ6のベースに第１の反転入力端子３１Bを接続している。上記第３,第５のトランジスタＱ3,Ｑ5の共通接続されたコレクタと電源端子３６との間に、第１の抵抗素子の一例としての抵抗Ｒ1を接続している。上記第４,第６のトランジスタＱ4,Ｑ6の共通接続されたコレクタと電源端子３６との間に、第２の抵抗素子の一例としての抵抗Ｒ2を接続している。
そして、上記第３,第５のトランジスタＱ3,Ｑ5の共通接続されたコレクタと抵抗Ｒ1との間の接続点および上記第４,第６のトランジスタＱ4,Ｑ6の共通接続されたコレクタと抵抗Ｒ2との間の接続点から直交信号のレベルを表す直流成分を含む信号が出力される。
上記トランジスタＱ1〜Ｑ6,定電流源Ｉ1および抵抗Ｒ1,Ｒ2でギルバ−トセル乗算器を構成している。
なお、第１,第２の抵抗素子の一例としての抵抗Ｒ1,Ｒ2のかわりに能動素子で負荷を構成してもよく、トランジスタはバイポ−ラトランジスタであってもＦＥＴ(電界効果トランジスタ)であっても、その混載であってもよい。
例えば、図４に示す抵抗Ｒ1,Ｒ2の代わりに、図５に示すように、第７,第８のトランジスタＱ7,Ｑ8を用いてもよい。詳しくは、第３,第５のトランジスタＱ3,Ｑ5の共通接続されたコレクタに、第７のトランジスタＱ7のコレクタおよびベースを接続し、第７のトランジスタＱ7のエミッタに電源端３６を接続し、第４,第６のトランジスタＱ4,Ｑ6の共通接続されたコレクタに、第８のトランジスタＱ8のコレクタを接続し、第８のトランジスタＱ8のエミッタに電源端子３６を接続する。そして、上記第７のトランジスタＱ7のベースに第８のトランジスタＱ8のベースを接続している。
上記第１〜第３実施形態では、乗算器としてギルバートセル乗算器を用いた検波回路装置について説明したが、乗算器はこれに限らず、２つの差動信号を乗算可能な乗算器であればよい。
また、この発明の検波回路装置は、チューナや送信装置および受信装置などの信号検波回路システムに適用することができる。
１…入力ブロック
２…出力ブロック
３…検波回路装置
４…制御回路
２０A,２０B…出力端子
３０…乗算器
３５…乗算回路
３１A…第１の非反転入力端子
３１B…第１の反転入力端子
３２A…第２の非反転入力端子
３２B…第２の反転入力端子
１８,１８A,１８B…Ｉ信号入力端子
１９,１９A,１９B…Ｑ信号入力端子
３６…電源端子
３７…第１のレベルシフト回路
３８…第２のレベルシフト回路
Ｑ1…第１のトランジスタ
Ｑ2…第２のトランジスタ
Ｑ3…第３のトランジスタ
Ｑ4…第４のトランジスタ
Ｑ5…第５のトランジスタ
Ｑ6…第６のトランジスタ
Ｑ7…第７のトランジスタ
Ｑ8…第８のトランジスタ
Ｉ1…定電流源
２…出力ブロック
３…検波回路装置
４…制御回路
２０A,２０B…出力端子
３０…乗算器
３５…乗算回路
３１A…第１の非反転入力端子
３１B…第１の反転入力端子
３２A…第２の非反転入力端子
３２B…第２の反転入力端子
１８,１８A,１８B…Ｉ信号入力端子
１９,１９A,１９B…Ｑ信号入力端子
３６…電源端子
３７…第１のレベルシフト回路
３８…第２のレベルシフト回路
Ｑ1…第１のトランジスタ
Ｑ2…第２のトランジスタ
Ｑ3…第３のトランジスタ
Ｑ4…第４のトランジスタ
Ｑ5…第５のトランジスタ
Ｑ6…第６のトランジスタ
Ｑ7…第７のトランジスタ
Ｑ8…第８のトランジスタ
Ｉ1…定電流源
Claims (5)
- 直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子と上記第２の非反転入力端子に、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力され、
上記第１の反転入力端子と上記第２の反転入力端子に、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力されることを特徴とする検波回路装置。 - 直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子と上記第２の反転入力端子に、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力され、
上記第１の反転入力端子と上記第２の非反転入力端子に、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号が入力されることを特徴とする検波回路装置。 - 直交関係にある第１の信号と第２の信号からなる直交信号のレベルを検出する検波回路装置であって、
上記第１の信号と上記第２の信号とを乗算して、上記直交信号のレベルを表す直流成分を含む信号を出力する１つの乗算器を備え、
上記第１の信号が、上記直交信号のＩ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記第２の信号が、上記直交信号のＱ成分を表す差動信号の非反転信号または反転信号のいずれか一方の信号であり、
上記乗算器が、レベルシフト回路とギルバ−トセル乗算器で構成され、
上記乗算器が、
エミッタが共通接続された第１および第２のトランジスタと、
上記第１および第２のトランジスタのエミッタに接続された定電流源と、
上記第１のトランジスタのコレクタにエミッタが夫々接続され、一方のベースに第１の非反転入力端子が接続された第３のトランジスタおよびベースに第１の反転入力端子が接続された第４のトランジスタと、
上記第２のトランジスタのコレクタにエミッタが夫々接続され、ベースに上記第１の反転入力端子が接続された第５のトランジスタおよびベースに上記第１の非反転入力端子が接続された第６のトランジスタと、
上記第３および第５のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第１の抵抗素子と、
上記第４および第６のトランジスタの共通接続されたコレクタに一端が接続され、他端に電源が接続された第２の抵抗素子と、
上記第１のトランジスタのベースに出力端子が接続され、入力端子が第２の非反転入力端子に接続された第１のレベルシフト回路と、
上記第２のトランジスタのベースに出力端子が接続され、入力端子が第２の反転入力端子に接続された第２のレベルシフト回路とを有し、
上記第３および第５のトランジスタの共通接続されたコレクタと第１の抵抗素子との間の接続点および上記第４および第６のトランジスタの共通接続されたコレクタと第２の抵抗素子との間の接続点から上記直交信号のレベルを表す直流成分を含む信号が出力され、
上記第１の非反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか一方の非反転信号を入力し、
上記第１の反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか他方の非反転信号を入力し、
上記第２の非反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか一方の反転信号を入力し、
上記第２の反転入力端子に、上記直交信号のＩ成分を表す差動信号または直交信号のＱ成分を表す差動信号のいずれか他方の反転信号を入力することを特徴とする検波回路装置。 - 請求項１から３までのいずれか１つに記載の検波回路装置において、
上記第１の抵抗素子が、上記第３および第５のトランジスタの共通接続されたコレクタにコレクタおよびベースが接続され、エミッタが電源に接続された第７のトランジスタであり、
上記第２の抵抗素子が、上記第４および第６のトランジスタの共通接続されたコレクタにコレクタが接続され、ベースが上記第７のトランジスタのベースに接続され、エミッタが電源に接続された第８のトランジスタであることを特徴とする検波回路装置。 - 請求項１乃至４のいずれか１つに記載の検波回路装置を、直交信号のレベルの検出を行う機能ブロックとして用いたことを特徴とする信号検波回路システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003429656A JP4324463B2 (ja) | 2003-12-25 | 2003-12-25 | 検波回路装置およびそれを用いた信号検波回路システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003429656A JP4324463B2 (ja) | 2003-12-25 | 2003-12-25 | 検波回路装置およびそれを用いた信号検波回路システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005191840A JP2005191840A (ja) | 2005-07-14 |
| JP4324463B2 true JP4324463B2 (ja) | 2009-09-02 |
Family
ID=34788249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003429656A Expired - Fee Related JP4324463B2 (ja) | 2003-12-25 | 2003-12-25 | 検波回路装置およびそれを用いた信号検波回路システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4324463B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130173196A1 (en) * | 2010-09-30 | 2013-07-04 | Citizen Finetech Miyota Co., Ltd. | Physical quantity sensor |
| CN103493366B (zh) | 2011-04-25 | 2016-08-24 | 西铁城控股株式会社 | 模拟乘法电路、可变增益放大器、检波电路和物理量传感器 |
-
2003
- 2003-12-25 JP JP2003429656A patent/JP4324463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005191840A (ja) | 2005-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5999804A (en) | Low noise quadrature mixer circuit | |
| US20080233906A1 (en) | Frequency converter, radio receiver | |
| US20120105033A1 (en) | Light amount detecting apparatus, and light amount information processing apparatus | |
| EP0623993B1 (en) | Four quadrant multiplier circuit and a receiver including such a circuit | |
| TWI479853B (zh) | 訊號處理裝置與訊號處理方法 | |
| JP4324463B2 (ja) | 検波回路装置およびそれを用いた信号検波回路システム | |
| US8643526B1 (en) | Data acquisition system | |
| JPH0955627A (ja) | 逓倍回路 | |
| JP2000209047A (ja) | 限られた出力ダイナミックレンジを有する高ゲインの増幅器 | |
| US20040132423A1 (en) | Mixer and frequency conversion apparatus for improving phase-mismatching | |
| US5198781A (en) | Custom integrated circuit composed of a combination of analog circuit cells designed to operate in current mode | |
| JP2009049771A (ja) | 変復調装置及び変復調方法 | |
| JPH0856129A (ja) | 電圧／電流変換回路 | |
| US20090278600A1 (en) | Electronic circuit and electronic device | |
| Ferreira et al. | Analog integrated lock-in amplifier for optical sensors | |
| US7689181B2 (en) | Circuit arrangement for regulating a DC signal component and mobile radio transmitter | |
| JP4937366B2 (ja) | 増幅器、及び通信装置 | |
| JP2007318645A (ja) | 減算回路 | |
| US10924309B2 (en) | Phase error reduction in a receiver | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| US6703886B2 (en) | Circuit arrangement for rectifying a signal | |
| KR100190536B1 (ko) | 신호진폭검출기 | |
| JP2009239602A (ja) | 差動増幅器、ローカルバッファ回路及び無線通信装置 | |
| KR100339929B1 (ko) | 4-쿼드런트승산기회로및주파수변조수신기 | |
| JP2006237701A (ja) | 多機能電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |