JP2006237701A - 多機能電子回路 - Google Patents

Abstract

【課題】ギルバートセルを用いた乗算回路を簡素な構成で増幅回路として使用可能にした多機能電子回路を得ること。
【解決手段】乗算回路１は、３つの差動対トランジスタ「１２，１３」「１４，１５」「１６，１７」を備えたギルバートセルを用いて構成されている。切替回路２では、電流源３１，３２は、ＯＮ動作とＯＦＦ動作とを互いに逆の関係で行うように制御される。電流源３１がＯＮ動作すると、３つの差動対トランジスタ「１２，１３」「１４，１５」「１６，１７」は「ＩＮ１×ＩＮ２＝ＯＵＴ」を得る乗算動作が可能な状態になる。電流源３２がＯＮ動作すると、接続点Ａから接地ＧＮＤに向かうバイアス電流路が形成され、差動対トランジスタ「１２，１３」は「ＩＮ１を増幅したＯＵＴ」を得る増幅動作が可能な状態になる。
【選択図】 図１

Description

この発明は、単一の回路構成で乗算動作と増幅動作とが可能な多機能電子回路に関するものである。

例えば、通信装置の無線周波段では、アップコンバートやダウンコンバートの周波数変換を行う乗算回路が使用され、また送受信信号の増幅を行う増幅回路が使用される。この場合、小型化を図るために、一つの集積回路に乗算回路と増幅回路とを組み込み、両者を切り替えて使用する方法も採用されているが、乗算回路が３つの差動対トランジスタを備えるギルバートセルを用いて構成されるので、そのような乗算回路が持つ差動対トランジスタに増幅動作を行わせるようにしたいわゆる多機能電子回路が提案されている（例えば特許文献１）。

すなわち、特許文献１では、エミッタを互いに接続した一対のトランジスタよりなる第１，第２の差動対と、前記第１，第２の差動対にそれぞれ接続され、エミッタを抵抗を介して互いに接続した一対のトランジスタよりなる第３の差動対と、前記第３の差動対を構成するトランジスタのエミッタにそれぞれ接続された第１，第２の定電流源とを備え、前記第１，第２の差動対のトランジスタのベースに供給する第２の信号と、前記第３の差動対に供給する第２の信号を混合した第３の信号を出力する二重平衡変調器において、前記第３の差動対を構成するトランジスタのうちの一方をオフにして該第３の差動対を不平衡にするとともに、オフにしたトランジスタのエミッタに接続した定電流源の動作を停止するようにした二重平衡変調器が開示されている。

特開平１１−３０８０５４号公報

しかしながら、特許文献１に示す技術では、乗算動作と増幅動作とを切り替える制御回路が複雑化することが想定されるので、この制御回路を含めると回路規模が増大する。

この発明は、上記に鑑みてなされたものであり、ギルバートセルを用いた乗算回路を簡素な構成で増幅回路として使用可能にした多機能電子回路を得ることを目的とする。

上述した目的を達成するために、この発明は、エミッタ電極同士が直接接続される２つのトランジスタからなる第１及び第２の差動対と、互いのベース電極が第１の入力端子対を構成し、各コレクタ電極が前記第１及び第２の差動対における直接接続エミッタ電極にそれぞれ接続され、エミッタ電極同士が抵抗素子を介して接続される２つのトランジスタからなる第３の差動対と、前記第３の差動対における２つのトランジスタの各エミッタ電極と接地との間に介在する第１及び第２のバイアス電流源とを備え、前記第１及び第２の差動対の間では、第１及び第２の差動対における一方のトランジスタのベース電極同士が共通に第２の入力端子対の一方の入力端子を構成し、第１及び第２の差動対における他方のトランジスタのベース電極同士が共通に前記第２の入力端子対の他方の入力端子を構成し、第１の差動対における一方のトランジスタのコレクタ電極と第２の差動対における他方のトランジスタのコレクタ電極とが共通に出力端子対の一方の出力端子を構成するとともに負荷を介して電源に接続され、第１の差動対における他方のトランジスタのコレクタ電極と第２の差動対における一方のトランジスタのコレクタ電極とが共通に出力端子対の他方の出力端子を構成するとともに負荷を介して電源に接続される乗算回路と、前記第１の差動対における共通接続エミッタ電極と接地との接続とその解除を切り替えて行う切替制御と、前記第１及び第２のバイアス電流源にオン動作とオフ動作とを切り替えて行わせる切替制御とを互いに逆の関係で実行する切替回路とを備えたことを特徴とする。

この発明によれば、切替回路は、前記第１の差動対における共通接続エミッタ電極を、前記第１及び第２のバイアス電流源をオフ動作させるときは接地に接続し、前記第１及び第２のバイアス電流源をオン動作させるときは接地との接続を解除する。これによって、上段に配置される第１及び第２の差動対と下段に配置される第３の差動対とを用いた乗算動作と第１の差動対を用いた増幅動作とを切り替えることができる。

この発明によれば、ギルバートセルを用いた乗算回路を、簡素な構成の切替回路を設けるだけで、増幅回路として使用可能にすることができるという効果を奏する。

以下に図面を参照して、この発明にかかる多機能電子回路の好適な実施の形態を詳細に説明する。

実施の形態１．
図１は、この発明の実施の形態１による多機能電子回路の構成を示す回路図である。図１に示すように、この実施の形態１による多機能電子回路は、ギルバートセルを用いた乗算回路１に切替回路２が追加されている。

図１において、乗算回路１は、３つの差動対トランジスタ「１２，１３」「１４，１５」「１６，１７」を備えている。また、第１の入力信号ＩＮ１が印加される一対の入力端子Ｔ１，Ｔ２と、第２の入力信号ＩＮ２が印加される一対の入力端子Ｔ３，Ｔ４と、一対の出力端子Ｔ５，Ｔ６とを備えている。

第１の差動対を構成するＮＰＮトランジスタ１２，１３及び第２の差動対を構成するＮＰＮトランジスタ１４，１５は、それぞれ、エミッタ電極が直接接続されている。ＮＰＮトランジスタ１２，１３と、ＮＰＮトランジスタ１４，１５との間では、ＮＰＮトランジスタ１２，１５のベース電極が直接接続され、入力端子Ｔ２に接続され、またＮＰＮトランジスタ１３，１４のベース電極が直接接続され、入力端子Ｔ１に接続されている。ＮＰＮトランジスタ１２，１４のコレクタ電極は直接接続され、抵抗素子１０を介して電源ＶＣＣに接続されるとともに、出力端子Ｔ６に接続されている。ＮＰＮトランジスタ１３，１５のコレクタ電極は直接接続され、抵抗素子１１を介して電源ＶＣＣに接続されるとともに、出力端子Ｔ５に接続されている。

そして、第３の差動対を構成するＮＰＮトランジスタ１６，１７では、ＮＰＮトランジスタ１６のコレクタ電極がＮＰＮトランジスタ１２，１３の直接接続されたエミッタ電極に接続され、ＮＰＮトランジスタ１７のコレクタ電極がＮＰＮトランジスタ１４，１５の直接接続されたエミッタ電極に接続されている。ＮＰＮトランジスタ１６のベース電極は入力端子Ｔ３に接続され、ＮＰＮトランジスタ１７のベース電極は入力端子Ｔ４に接続されている。ＮＰＮトランジスタ１６，１７のエミッタ電極同士は抵抗素子１８を介して互いに接続されている。

さらに、ＮＰＮトランジスタ１６のエミッタ電極はＮＰＮトランジスタ１９のコレクタ電極に接続され、ＮＰＮトランジスタ１９のエミッタ電極は抵抗素子２１を介して接地ＧＮＤに接続されている。ＮＰＮトランジスタ１７のエミッタ電極はＮＰＮトランジスタ２０のコレクタ電極に接続され、ＮＰＮトランジスタ２０のエミッタ電極は抵抗素子２２を介して接地ＧＮＤに接続されている。ＮＰＮトランジスタ１９，２０は、それぞれバイアス電流源を構成している。

以上に示した、第１の入力信号ＩＮ１が互いに逆相の関係で入力され、エミッタ電極同士が直接接続され、コレクタ電極が交差接続される２つの差動対トランジスタ「１２，１３」「１４，１５」と、第２の入力信号ＩＮ２が入力される差動対トランジスタ「１６，１７」とを直列に接続した構成が、ギルバートセルと称される回路部分である。

次に、切替回路２は、電源ＶＣＣ側に並列に設けた電流源３１，３２と、電流源３１，３２によって動作が制御されるダイオード接続のＮＰＮトランジスタ３３，３５、及びＮＰＮトランジスタ３６を備えた簡素な構成である。ここで、電流源３１，３２は、ＯＮ動作とＯＦＦ動作とを互いに逆の関係で行うように制御される。

ダイオード接続のＮＰＮトランジスタ３３のベース・コレクタ電極は、電流源３１に接続されるとともに、ＮＰＮトランジスタ１９，２０の各ベース電極に接続されている。また、ダイオード接続のＮＰＮトランジスタ３３のエミッタ電極は抵抗素子３４を介して接地ＧＮＤに接続されている。

ダイオード接続のＮＰＮトランジスタ３５のベース・コレクタ電極は、電流源３２に接続されるとともに、ＮＰＮトランジスタ３６のベース電極に接続されている。そして、ＮＰＮトランジスタ３６のコレクタ電極は、ＮＰＮトランジスタ１２，１３の直接接続エミッタ電極とＮＰＮトランジスタ１６のコレクタ電極との接続点Ａに接続されている。ダイオード接続のＮＰＮトランジスタ３５のエミッタ電極とＮＰＮトランジスタ３６のエミッタ電極は、それぞれ抵抗素子３７，３８を介して接地ＧＮＤに接続されている。

以下、図１を参照して、実施の形態１による多機能電子回路の動作について説明する。まず、乗算動作を行わせる場合、電流源３１をＯＮ動作させ、電流源３２をＯＦＦ動作させる。この場合は、トランジスタ３５，３６は動作しない。電流源３１がＯＮ動作状態になると、ダイオード接続のＮＰＮトランジスタ３３がＯＮ動作し、ＮＰＮトランジスタ１９，２０のベース電極に適宜なベース電流が供給されるので、ＮＰＮトランジスタ１９，２０がバイアス電流源として作動する。これによって、３つの差動対トランジスタ「１２，１３」「１４，１５」「１６，１７」では、「ＩＮ１×ＩＮ２＝ＯＵＴ」を得る乗算動作が可能な状態になる。

次に、増幅動作を行わせる場合、電流源３１をＯＦＦ動作させ、電流源３２をＯＮ動作させる。この場合は、ダイオード接続のトランジスタ３３からＮＰＮトランジスタ１９，２０へのベース電流供給はないので、ＮＰＮトランジスタ１９，２０は動作停止状態になり、３つの差動対トランジスタ「１２，１３」「１４，１５」「１６，１７」に動作停止状態に遷移する。

しかし、電流源３１がＯＮ動作状態になると、ダイオード接続のＮＰＮトランジスタ３５がＯＮ動作し、ＮＰＮトランジスタ３６のベース電極に適宜なベース電流が供給されるので、ＮＰＮトランジスタ３６がＯＮ動作状態になる。これによって、接続点ＰがＮＰＮトランジスタ３６，抵抗素子３８を介して接地ＧＮＤに接続されるので、ＮＰＮトランジスタ１２，１３のバイアス電流が、接続点ＰからＮＰＮトランジスタ３６，抵抗素子３８を介して接地ＧＮＤに流れる。つまり、ＮＰＮトランジスタ１２，１３は、「ＩＮ１を増幅したＯＵＴ」を得る増幅動作が可能な状態となる。

このように、実施の形態１によれば、ギルバートセルを用いた乗算回路において、上段に配置される２つの差動対の一方における共通接続エミッタ電極と接地との接離制御と、３つの差動対に共通のバイアス電流源にオン動作とオフ動作とを切り替えて行わせる切替制御とを互いに逆の関係で実行するという簡素な構成の切替回路を設けるだけで、増幅回路として使用することができる。したがって、回路規模を増大させることなく、乗算動作と増幅動作が行える多機能電子回路が得られる。

実施の形態２．
図２は、この発明の実施の形態２による多機能電子回路を示す回路図である。なお、図２では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態２に関わる部分を中心に説明する。

図２に示すように、この実施の形態２では、図１（実施の形態１）に示した構成において、第２の差動対を構成するＮＰＮトランジスタ１４，１５の直接接続エミッタ電極とＮＰＮトランジスタ１７のコレクタ電極との接続端と接地ＧＮＤとの間に、バランス回路４０が設けられている。

バランス回路４０は、ＮＰＮトランジスタ３６に対応するＮＰＮトランジスタ４１と、抵抗素子３８に対応する抵抗素子４２とで構成されている。すなわち、ＮＰＮトランジスタ４１は、コレクタ電極がＮＰＮトランジスタ１４，１５の直接接続エミッタ電極とＮＰＮトランジスタ１７のコレクタ電極との接続端に接続され、ベース電極が接地ＧＮＤに接続されている。

このように、この実施の形態２によれば、第２の差動対を構成する２つのトランジスタの共通接続エミッタ電極と接地との間に、第１の差動対を構成する２つのトランジスタの共通接続エミッタ電極と接地との間に配置される素子構造に近似する素子構造が配置したので、第１の差動対を増幅回路として使用する切替回路を設けた場合に、高周波に対して第１の差動対と第２の差動対との間のバランス取ることができる。したがって、高周波での安定した多機能回路動作を行わせることができる。

以上のように、この発明にかかる多機能電子回路は、ギルバートセルを用いた乗算回路を簡素な構成で増幅回路として使用可能にするのに有用である。

この発明の実施の形態１による多機能電子回路を示す回路図である。 この発明の実施の形態２による多機能電子回路を示す回路図である。

符号の説明

１ 乗算回路
２ 切替回路
１２，１３ 第１の差動対を構成するＮＰＮトランジスタ
１４，１５ 第２の差動対を構成するＮＰＮトランジスタ
１６，１７ 第３の差動対を構成するＮＰＮトランジスタ
１９，２０ 第１及び第２のバイアス電流源を構成するＮＰＮトランジスタ
３１，３２ 第１及び第２の電流源
３３ 第１及び第２のバイアス電流源を制御するＮＰＮトランジスタ
３５，３６ 接続端Ａと接地との接離を制御するＮＰＮトランジスタ
４０ バランス回路

Claims (3)

1. エミッタ電極同士が直接接続される２つのトランジスタからなる第１及び第２の差動対と、互いのベース電極が第１の入力端子対を構成し、各コレクタ電極が前記第１及び第２の差動対における直接接続エミッタ電極にそれぞれ接続され、エミッタ電極同士が抵抗素子を介して接続される２つのトランジスタからなる第３の差動対と、前記第３の差動対における２つのトランジスタの各エミッタ電極と接地との間に介在する第１及び第２のバイアス電流源とを備え、前記第１及び第２の差動対の間では、第１及び第２の差動対における一方のトランジスタのベース電極同士が共通に第２の入力端子対の一方の入力端子を構成し、第１及び第２の差動対における他方のトランジスタのベース電極同士が共通に前記第２の入力端子対の他方の入力端子を構成し、第１の差動対における一方のトランジスタのコレクタ電極と第２の差動対における他方のトランジスタのコレクタ電極とが共通に出力端子対の一方の出力端子を構成するとともに負荷を介して電源に接続され、第１の差動対における他方のトランジスタのコレクタ電極と第２の差動対における一方のトランジスタのコレクタ電極とが共通に出力端子対の他方の出力端子を構成するとともに負荷を介して電源に接続される乗算回路と、
   前記第１の差動対における共通接続エミッタ電極と接地との接続とその解除を切り替えて行う切替制御と、前記第１及び第２のバイアス電流源にオン動作とオフ動作とを切り替えて行わせる切替制御とを互いに逆の関係で実行する切替回路と、
   を備えたことを特徴とする多機能電子回路。
2. 前記切替回路は、
   オン動作とオフ動作とを互いに逆の関係で行うように制御される第１及び第２の電流源と、
   前記第１の電流源のオン動作とオフ動作に応答して前記第１及び第２のバイアス電流源のオン動作とオフ動作を制御するトランジスタと、
   前記第２の電流源のオン動作とオフ動作に応答して前記第１の差動対における共通接続エミッタ電極と接地との間を接離するトランジスタと、
   を備えていることを特徴とする請求項１に記載の多機能電子回路。
3. 前記第２の差動対における共通接続エミッタ電極と接地との間には、前記切替回路において前記第１の差動対における共通接続エミッタ電極と接地との間に配置される素子構造に近似する素子構造が配置されている、ことを特徴とする請求項１に記載の多機能電子回路。
   
   

Images