RU2419194C1

RU2419194C1 - Каскодный усилитель с парафазным выходом

Info

Publication number: RU2419194C1
Application number: RU2009149715/09A
Authority: RU
Inventors: Николай Николаевич Прокопенко (RU); Николай Николаевич Прокопенко; Петр Сергеевич Будяков (RU); Петр Сергеевич Будяков; Виталий Николаевич Гришков (BY); Виталий Николаевич Гришков
Priority date: 2009-12-30
Filing date: 2009-12-30
Publication date: 2011-05-20

Abstract

Изобретение относится к области радиотехники и связи для усиления аналоговых сигналов в структуре аналоговых микросхем различного функционального назначения (например, СВЧ-усилителях, фазорасщепителях сигналов и т.п.). Технический результат: получение двух выходных противофазных напряжений, пропорциональных входному напряжению u_вх. Каскодный усилитель содержит первый (1) и второй (2) входные транзисторы (Т), эмиттеры которых подключены к шине источника питания (3), источник входного сигнала (4), связанный с базой Т (1), первый (5) и второй (6) выходные Т с объединенными базами, коллекторы которых соединены с первой (7) и второй (8) цепями нагрузки, а эмиттеры подключены к коллекторам соответствующих Т (1) и Т (2). В схему введены первый (9) и второй (10) дополнительные Т, базы которых подключены к базам соответствующих Т (1) и Т (2), эмиттеры связаны с шиной источника питания (3), коллекторы объединены и через согласующий двухполюсник (11) связаны с объединенными базами Т (5) и Т (6), которые подключены к дополнительному источнику опорного тока (12), причем эмиттер Т (5) связан с базой Т (1) через первый (13) дополнительный резистор, а эмиттер Т (6) связан с базой Т (2) через второй (14) дополнительный резистор. 7 ил.

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, СВЧ-усилителях, фазорасщипителях сигналов и т.п.).

Широкое применение СВЧ дифференциальных сигналов в современной микроэлектронике позволяет снизить влияние синфазных помех, нелинейных искажений четного порядка, повысить качество обработки сигналов при низких значениях напряжения питания. Применение дифференциальных сигналов часто сопровождается необходимостью преобразования их в однофазный сигнал и обратно, так как большинство периферийных устройств могут работать лишь с однофазными сигналами. Для выполнения таких преобразований служат специальные симметрирующие устройства, так называемые балуны (balanced to unbalanced). Балуны наиболее часто применяются при построении усилителей мощности, смесителей и аналоговых перемножителей. Заявляемое устройство может быть отнесено к данному классу транзисторных каскадов, выполняющих функции не только фазорасщепителей, но и усиления сигналов.

Известны схемы каскодных усилителей с парафазным выходом, в которых эмиттеры входных транзисторов подключены к общей шине источника питания [1-12]. Однако они не обеспечивают преобразование однофазного сигнала в два противофазных и в этом смысле являются псевдодифференциальными усилителями, требующими два противофазных входных напряжения.

Ближайшим прототипом заявляемого устройства является каскодный усилитель, описанный в патентной заявке США 2005/0174175 (фиг.1), содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых подключены к шине источника питания 3, источник входного сигнала 4, связанный с базой первого 1 входного транзистора, первый 5 и второй 6 выходные транзисторы с объеденными базами, коллекторы которых соединены с первой 7 и второй 8 цепями нагрузки, а эмиттеры подключены к коллекторам соответствующих первого 1 и второго 2 входных транзисторов.

Существенный недостаток известного устройства состоит в том, что оно не обеспечивает преобразование однофазного входного сигнала u_вх в два противофазных, т.е. не является классическим дифференциальным усилителем, для которого напряжения на каждом из выходах пропорционального u_вх.

Основная задача предлагаемого изобретения состоит в получении двух выходных противофазных напряжений, пропорциональных входному напряжению u_вх.

Поставленная задача достигается тем, что в каскодном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, эмиттеры которых подключены к шине источника питания 3, источник входного сигнала 4, связанный с базой первого 1 входного транзистора, первый 5 и второй 6 выходные транзисторы с объединенными базами, коллекторы которых соединены с первой 7 и второй 8 цепями нагрузки, а эмиттеры подключены к коллекторам соответствующих первого 1 и второго 2 входных транзисторов, предусмотрены новые элементы и связи - в схему введены первый 9 и второй 10 дополнительные транзисторы, базы которых подключены к базам соответствующих первого 1 и второго 2 входных транзисторов, эмиттеры связаны с шиной источника питания 3, коллекторы объединены и через согласующий двухполюсник 11 связаны с объединенными базами первого 5 и второго 6 выходных транзисторов, которые подключены к дополнительному источнику опорного тока 12, причем эмиттер первого выходного транзистора 5 связан с базой первого входного транзистора 1 через первый 13 дополнительный резистор, а эмиттер второго выходного транзистора 6 связан с базой второго входного транзистора 2 через второй дополнительный резистор 14.

Схема заявляемого устройства, соответствующего формуле изобретения, показана на фиг.2.

На фиг.3 показана схема заявляемого КУ (фиг.2) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.4 - зависимость его разности фаз между каналами и К_у от частоты.

На фиг.5 показана схема фиг.2 в среде компьютерного моделирования Cadense на моделях интегральных транзисторов IHP, а на фиг.6 - зависимость коэффициентов усиления для диффренциального выхода, а также для первого (out1) и второго (out2) выходов от частоты. График фиг.7 показывает зависимость фазового сдвига для первого и второго выходов от частоты.

Каскодный усилитель с парафазным выходом фиг.2 содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых подключены к шине источника питания 3, источник входного сигнала 4, связанный с базой первого 1 входного транзистора, первый 5 и второй 6 выходные транзисторы с объединенными базами, коллекторы которых соединены с первой 7 и второй 8 цепями нагрузки, а эмиттеры подключены к коллекторам соответствующих первого 1 и второго 2 входных транзисторов, отличается тем, что в схему введены первый 9 и второй 10 дополнительные транзисторы, базы которых подключены к базам соответствующих первого 1 и второго 2 входных транзисторов, эмиттеры связаны с шиной источника питания 3, коллекторы объединены и через согласующий двухполюсник 11 связаны с объединенными базами первого 5 и второго 6 выходных транзисторов, которые подключены к дополнительному источнику опорного тока 12, причем эмиттер первого 5 выходного транзистора связан с базой первого 1 входного транзистора через первый 13 дополнительный резистор, а эмиттер второго 6 выходного транзистора связан с базой второго 2 входного транзистора через второй 14 дополнительный резистор. Источник входного сигнала 4 соединен с базой первого 1 входного транзистора 1 через первый 15 разделительный конденсатор. Аналогично второй источник сигнала может подключаться к схеме через второй 16 разделительный конденсатор.

Рассмотрим работу устройства фиг.2.

Статический режим схемы фиг.2 устанавливается дополнительным источником опорного тока 12 (I₁₂):

Рассмотрим вначале работу схемы фиг.2 при подаче на левый вход (Вх.1) положительной полуволны входного сигнала u_вх. Изменение u_вх. приводит к увеличению эмиттерных токов транзисторов 1, 9, 5:

где r_эi - сопротивление эмиттерных переходов транзисторов 1 и 9.

При этом передачей u_вх в эмиттер транзистора 5 можно пренебречь, особенно при относительно больших сопротивлениях дополнительного резистора 13.

Как следствие, уменьшается напряжение на дополнительном источнике опорного тока 12 u₁₂≈u₉≈u_э5, которое передается в эмиттер транзистора 6 и далее через второй дополнительный резистор 14 на базу транзистора 2:

Напряжение u_б2 запирает транзисторы 2 и 10 так, что приращения токов i_э9+i_э10=0, т.е. в схеме фиг.2:

Таким образом, в схеме фиг.2 токи коллекторов транзисторов 5 и 6 противофазны: i_к5≈i_э1, i_к6≈i_э2.

Следовательно, противофазны и выходные напряжения u_вых.1 и u_вых.2.

Данные теоретические выводы соответствуют результатам компьютерного моделирования схем фиг.3 и 5, представленных графиками фиг.4-7.

Таким образом, заявляемое устройство выполняет функции СВЧ-усилителя, обеспечивающего преобразование в диапазоне частот до 12÷18 ГТц. однофазного сигнала в два противофазных. Данная функция в усилителе - прототипе не реализуется.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патентная заявка США № 2005/0174175 fig 2 - прототип.

2. Патент EP № 1480333.

3. Патент WO № 03/084054.

4. Патент США № 6682223.

5. Патент США № 6615547.

6. Патентная заявка США № 2006/0049874.

7. Патентная заявка США № 2006/0071712 A.

8. Патент США № 5990741, fig 3.

9. Патентная заявка США № 2005/134387.

10. Патент США № 7088185.

11. Патентная заявка США № 2007/0290754, fig 1.

12. Патентная заявка США № 2008/0309411, fig 1.

Claims

Каскодный усилитель с парафазным выходом, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых подключены к шине источника питания (3), источник входного сигнала (4), связанный с базой первого (1) входного транзистора, первый (5) и второй (6) выходные транзисторы с объединенными базами, коллекторы которых соединены с первой (7) и второй (8) цепями нагрузки, а эмиттеры подключены к коллекторам соответствующих первого (1) и второго (2) входных транзисторов, отличающийся тем, что в схему введены первый (9) и второй (10) дополнительные транзисторы, базы которых подключены к базам соответствующих первого (1) и второго (2) входных транзисторов, эмиттеры связаны с шиной источника питания (3), коллекторы объединены и через согласующий двухполюсник (11) связаны с объединенными базами первого (5) и второго (6) выходных транзисторов, которые подключены к дополнительному источнику опорного тока (12), причем эмиттер первого (5) выходного транзистора связан с базой первого (1) входного транзистора через первый (13) дополнительный резистор, а эмиттер второго (6) выходного транзистора связан с базой второго (2) входного транзистора через второй (14) дополнительный резистор.