WO2012137546A1 - パワースイッチのウェハ試験方法 - Google Patents

パワースイッチのウェハ試験方法 Download PDF

Info

Publication number
WO2012137546A1
WO2012137546A1 PCT/JP2012/053786 JP2012053786W WO2012137546A1 WO 2012137546 A1 WO2012137546 A1 WO 2012137546A1 JP 2012053786 W JP2012053786 W JP 2012053786W WO 2012137546 A1 WO2012137546 A1 WO 2012137546A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
igbt
terminal
main
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/053786
Other languages
English (en)
French (fr)
Inventor
佐藤　茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to US14/009,347 priority Critical patent/US9541599B2/en
Priority to CN201280017290.XA priority patent/CN103460367B/zh
Priority to JP2013508788A priority patent/JP5720775B2/ja
Publication of WO2012137546A1 publication Critical patent/WO2012137546A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers

Definitions

  • the present invention relates to a wafer test method for a power switch integrated and formed on a semiconductor substrate.
  • a power switch integrated and formed on a semiconductor substrate is used in, for example, an internal combustion engine ignition system of an automobile.
  • FIG. 4 shows a configuration example of an internal combustion engine ignition system using a power switch.
  • the internal combustion engine ignition system shown in FIG. 4 includes a power switch 11, an engine control unit (hereinafter referred to as ECU (Electronic Control Unit)) 15, a battery power supply 16, an ignition coil 17, and a spark plug 18. It is configured.
  • ECU Engine Control Unit
  • the primary current flowing through the primary side coil of the ignition coil 17 connected to the battery power source 16 is controlled by the power switch 11 to turn on (conduct) and off (shut off), thereby inducing a high voltage in the secondary side coil and igniting.
  • a spark discharge is generated by the plug 18.
  • the on / off of the power switch 11 is controlled by an on / off signal from the ECU 15.
  • the power switch 11 shown in FIG. 4 includes a power switch unit 10 and a control unit 14, and is connected to a collector terminal (hereinafter referred to as a C terminal) 4 that is connected to the primary coil of the ignition coil 17 and the ECU 15. It has a gate terminal 8 and an emitter terminal 9 connected to a ground potential (hereinafter referred to as GND).
  • the power switch unit 10 includes a main IGBT (Insulated Gate Bipolar Transistor) 1, a current detection IGBT 2, and a gate resistance circuit 3.
  • a control unit 14 includes a current detection circuit 12, a gate drive circuit 13, Consists of
  • the power switch 11 shown in FIG. 4 is formed on a separate semiconductor substrate in the case of a one-chip configuration in which the power switch unit 10 and the control unit 14 are integrated on the same semiconductor substrate. There is a case of a two-chip configuration.
  • a gate terminal (hereinafter referred to as G terminal) 5 an emitter terminal (hereinafter referred to as E1 terminal) 6 of the main IGBT 1, and current detection, which are connection points between the power switch unit 10 and the control unit 14.
  • the connection points of the emitter terminal (hereinafter referred to as E2 terminal) 7 of the IGBT 2 for use are connected by connecting means such as wire bonding.
  • the G terminal 5, the E1 terminal 6, and the E2 terminal 7 that are connection points between the power switch unit 10 and the control unit 14 are used as measurement test terminals during the wafer test, respectively.
  • the power switch 11 shown in FIG. 4 is provided with a current limiting function for limiting the primary current for the purpose of preventing the ignition coil 17 from being burned out due to the overcurrent of the primary current and ensuring the spark discharge stability at the start.
  • the current limiting function includes means for detecting the primary current by the current detection IGBT 2 and the current detection circuit 12, and the gate drive circuit 13 and the gate resistance circuit 3 according to the detection result of the primary current by the gates of the main IGBT 1 and the current detection IGBT 2. This is realized by means for controlling the voltage.
  • the primary current that flows through the primary coil of the ignition coil 17 is the main current that flows from the C terminal 4 of the power switch unit 10 to the E1 terminal 6 and the emitter terminal 9 of the main IGBT 1 and the C terminal of the power switch unit 10. 4 and the detection current flowing through the path of the E2 terminal 7 of the current detection IGBT 2, the current detection circuit 12, and the emitter terminal 9.
  • the current ratio (main current flowing in the main IGBT 1 / detected current flowing in the current detecting IGBT 2) is normally set to 100 or more.
  • Patent Document 1 discloses a technique for adjusting the reference voltage of the current control unit based on the measurement results of the main current and the detected current in order to match the current ratio (main current / detected current), which is an important characteristic, with the design value. It is disclosed.
  • the power switch 11 includes the power switch unit 10 and the control unit 14 and is configured by one chip or two chips.
  • the power switch 11 omits the control unit 14 (it is an irrelevant function when measuring the current ratio), and only the power switch unit 10 is explicitly described.
  • FIG. 5 is a wafer test circuit for measuring the main current flowing through the main IGBT 1 of the power switch unit 10 in the power switch 11 and is composed of the power switch unit 10, the tester 20, and the tester prober 21.
  • the tester prober 21 has a tester prober stage 22 for setting the test wafer of the power switch unit 10 and a probe card 23 for connecting each measurement terminal of the tester 20 to each terminal of the test wafer of the power switch unit 10. Yes.
  • the EV_t terminal of the tester 20 is connected to the EV_p terminal of the probe card 23, and the E1 terminal (pad) 6 on the wafer of the power switch unit 10 is connected with the probe connected to the EV_p terminal of the probe card 23.
  • the E1 terminal 6 is set to a reference potential (usually GND).
  • the GV_t terminal of the tester 20 is connected to the GV_p terminal of the probe card 23, and the G terminal (pad) on the wafer of the power switch unit 10 is connected with the probe connected to the GV_p terminal of the probe card 23. 5 and a constant voltage Vo (V) that turns on the main IGBT 1 is applied.
  • the CI_t terminal of the tester 20 is connected to the stage 22 of the tester prober (CI_s is added as a terminal name), and is connected to the C terminal 4 on the back surface of the wafer of the power switch unit 10 (the back surface electrode of the wafer).
  • CI_s is added as a terminal name
  • the C terminal 4 Corresponds to the C terminal 4
  • a constant current Io (A) is applied to the main IGBT1.
  • the main current Im (A) flowing through the main IGBT 1 is measured by connecting the current flowing through the E1 terminal 6 to the EI_t terminal of the tester 20 via the EI_p terminal of the probe card 23.
  • FIG. 6 is a wafer test circuit for measuring the detection current flowing through the current detection IGBT 2 of the power switch unit 10 in the power switch 11, and as in FIG. 5, the power switch unit 10, the tester 20, and the tester prober. 21.
  • the tester prober 21 has a tester prober stage 22 for setting the test wafer of the power switch unit 10 and a probe card 23 for connecting each measurement terminal of the tester 20 to each terminal of the test wafer of the power switch unit 10. Yes.
  • the EV_t terminal of the tester 20 is connected to the EV_p terminal of the probe card 23, and the E2 terminal (pad) 7 on the wafer of the power switch unit 10 is connected with the probe connected to the EV_p terminal of the probe card 23. And the E2 terminal 7 is set to a reference potential (usually GND).
  • the GV_t terminal of the tester 20 is connected to the GV_p terminal of the probe card 23, and the G terminal (pad) on the wafer of the power switch unit 10 is connected with the probe connected to the GV_p terminal of the probe card 23.
  • the CI_t terminal of the tester 20 is connected to the C terminal 4 on the back surface of the wafer of the power switch unit 10 through the stage 22 of the tester prober (the terminal name is CI_s) (the back surface electrode of the wafer is connected). This corresponds to the C terminal 4), and a constant current Io (A) is applied to the current detection IGBT 2.
  • the current flowing through the E2 terminal 7 is connected to the EI_t terminal of the tester 20 via the EI_p terminal of the probe card 23, and the detection current Is (A) flowing through the current detection IGBT 2 is measured.
  • the current ratio (main current / detected current) of the power switch unit 10 in the power switch 11 is obtained by calculating Im (A) / detected current Is (A).
  • the current ratio (main current / detection current) is determined by the layout area ratio on the semiconductor substrate.
  • the main IGBT 1 and the current detection IGBT 2 are simultaneously turned on / off, and therefore the positional relationship (distance) of the layout arrangement of the main IGBT 1 and the current detection IGBT 2 on the semiconductor substrate.
  • the current ratio (main current / detection current) cannot be measured accurately.
  • the current detection circuit 12 of the power switch 11 shown in FIG. 4 includes a sense resistor Rsns (detected by converting the current into a voltage) for detecting the detection current flowing through the current detection IGBT 2. Yes. For this reason, in the actual operation state of the power switch 11, between the G terminal 5, the E1 terminal 6, and the E2 terminal 7 of the main IGBT 1 of the power switch unit 10 and the current detection IGBT 2 by the voltage generated by the sense resistor Rsns. A voltage difference is generated between the voltage and the voltage between the C terminal 4 and the E1 terminal 6 and E2 terminal 7. However, since this voltage difference is not considered in the conventional wafer test method described with reference to FIGS. 5 and 6, the current ratio (main current / detected current) cannot be accurately measured.
  • a sense resistor Rsns detected by converting the current into a voltage
  • the present invention has been made in view of the above-described problems, and the problem to be solved is that the main IGBT, the collector terminal and the gate terminal are connected to the collector terminal and the gate terminal of the main IGBT, respectively.
  • a current ratio between a main current flowing through the main IGBT and a detection current flowing through the current detection IGBT main current / detection current
  • a wafer test method for a power switch includes connecting a resistor between a main IGBT emitter terminal pin and a current detection IGBT emitter terminal pin of a probe card used for a wafer test, A voltage difference is provided between the emitter terminal of the main IGBT and the emitter terminal of the current detection IGBT, and the wafer test is performed with the main IGBT and the current detection IGBT turned on at the same time. / Detection current).
  • the wafer test method for a power switch includes a main IGBT and a current detection IGBT in which a collector terminal and a gate terminal are connected to a collector terminal and a gate terminal of the main IGBT, respectively, and a current value of the main IGBT is detected.
  • a wafer test method for a power switch in which the main IGBT and the current detection IGBT are integrated on the same semiconductor substrate, wherein the emitter current of the current detection IGBT is the emitter of the main IGBT.
  • a resistance means is provided to flow through the terminal, the main IGBT and the current detection IGBT are simultaneously conducted to apply a constant current to the common collector terminal of the main IGBT and the current detection IGBT, and the voltage is obtained from the voltage across the resistance means. From the current flowing through the current detection IGBT and the constant current, the main current of the main IGBT And calculating the current ratio of the detected current of the current detecting IGBT (the main current / detection current).
  • the power switch wafer testing method includes a main IGBT and a current detection IGBT in which a collector terminal and a gate terminal are connected to a collector terminal and a gate terminal of the main IGBT, respectively, and a current value of the main IGBT is detected. And a wafer test method for a power switch in which the main IGBT and the current detection IGBT are integrated on the same semiconductor substrate, wherein the emitter current of the current detection IGBT is the emitter of the main IGBT.
  • a resistance means is provided to flow through the terminal, and the main IGBT and the current detection IGBT are simultaneously conducted to detect a sum current of the main current of the main IGBT and the detection current of the current detection IGBT flowing from the emitter terminal of the main IGBT. And detecting the detection current of the current detecting IGBT from the voltage across the resistance means. , And calculates the current ratio of the detected current of the main current and the current detecting IGBT of the main IGBT (main current / detection current).
  • the resistance means is connected between terminals of a wafer test probe card corresponding to the emitter terminal of the main IGBT and the emitter terminal of the current detection IGBT.
  • a resistor is connected between the emitter terminal pin of the main IGBT of the probe card for wafer measurement and the emitter terminal pin of the current detection IGBT, and the emitter terminal of the main IGBT and the current are connected.
  • the power switch according to the present invention is used in, for example, an internal combustion engine ignition system.
  • the configuration example of the internal combustion engine ignition system is the same as that of FIG. 4 described above, and detailed description thereof is omitted.
  • the configuration of the power switch according to the present invention is the same as that of FIG. 4 described above. That is, the power switch 11 includes a power switch unit 10 including a main IGBT 1, a current detection IGBT 2, and a gate resistor circuit 3, a current detection circuit 12, and a control unit 14 including a gate drive circuit 13. Consists of The power switch 11 has a C terminal 4 connected to the primary coil of the ignition coil 17, a gate terminal 8 connected to the ECU 15, and an emitter terminal 9 connected to GND.
  • the power switch 11 has a single-chip configuration in which the power switch unit 10 and the control unit 14 are integrally formed on the same semiconductor substrate, and a separate semiconductor substrate. There is a case of a two-chip configuration to be formed.
  • the G terminal 5, the E1 terminal 6 and the E2 terminal 7 which are connection points between the power switch unit 10 and the control unit 14 are respectively connected by connection means such as wire bonding in the case of a two-chip configuration, and in the case of a one-chip configuration. Used as a test terminal for measurement during a wafer test.
  • FIG. 1 is a configuration example of a wafer test circuit used in a wafer test method of a current ratio of the power switch 11 according to the present invention (main current flowing in the main IGBT 1 / detected current flowing in the current detecting IGBT 2).
  • the power switch unit 10 and the control unit 14 are configured by one chip or two chips.
  • the power switch 11 is the control unit. 14 is omitted (this is an irrelevant function when measuring the current ratio), and only the power switch unit 10 is clearly shown.
  • the same parts as those in FIGS. 5 and 6 described in the conventional power switch wafer test method are denoted by the same reference numerals, and detailed description thereof is omitted.
  • FIG. 1 shows a wafer test circuit for measuring the current ratio (main current / detected current) of the power switch 11, and is composed of a power switch unit 10, a tester 20, and a tester prober 21.
  • the tester prober 21 includes a tester prober stage 22 for setting a test wafer of the power switch unit 10 and a probe card 23 for connecting each measurement terminal of the tester 20 to each terminal of the test wafer of the power switch unit 10.
  • a resistor R is installed on the probe card 23.
  • the tester 20 includes terminals CI_t, CV_t, GV_t, EI_t, EV_t, and SV_t for applying or measuring a current or voltage.
  • the probe card 23 includes terminals GV_p, EI_p, EV_p, and SV_p corresponding to the terminals of the tester 20.
  • Each terminal of the probe card 23 has a probe and is connected to the G terminal 5, the E1 terminal 6, and the E2 terminal 7 which are pads on the wafer of the power switch unit 10.
  • a resistor R is connected between the EV_p terminal and the SV_p terminal on the probe card 23. The resistor R sets a voltage difference between the E1 terminal 6 of the main IGBT 1 and the E2 terminal 7 of the current detection IGBT 2.
  • the stage 22 of the tester prober is labeled with the CI_s terminal and the CV_s terminal corresponding to the CI_t terminal and the CV_t terminal of the tester 20.
  • C terminal 4 (the back electrode of the wafer corresponds to C terminal 4) is connected.
  • FIG. 2 is a test flowchart showing the procedure of the first wafer test method related to the wafer test method of the power switch 11 according to the present invention.
  • step S01 the EV_t terminal of the tester 20 is connected to the EV_p terminal of the probe card 23, and the power switch unit 10 is connected with the probe connected to the EV_p terminal of the probe card 23.
  • the E1 terminal (pad) 6 on the wafer To the E1 terminal (pad) 6 on the wafer, and the E1 terminal 6 is set to a reference potential.
  • step S02 the GV_t terminal of the tester 20 is connected to the GV_p terminal of the probe card 23, and the G terminal on the wafer of the power switch unit 10 is connected with the probe connected to the GV_p terminal of the probe card 23.
  • a constant voltage Vg (V) is applied so that the main IGBT 1 and the current detection IGBT 2 are simultaneously turned on.
  • step S03 the CI_t terminal of the tester 20 is connected to the C terminal 4 on the back surface of the wafer of the power switch unit 10 through the stage 22 (sign of the CI_s terminal) of the tester prober, and the main IGBT 1 and current detection A constant current X (A) is applied to the IGBT 2 for use.
  • step S04 the SV_t terminal of the tester 20 is connected to the SV_p terminal of the probe card 23, and the E2 terminal on the wafer of the power switch unit 10 is connected with the probe connected to the SV_p terminal of the probe card 23.
  • (Pad) 7 is connected, and the voltage Z (V) of the E2 terminal 7 of the current detection IGBT 2 is measured.
  • the voltage Z (V) is divided into a main current flowing through the main IGBT 1 and a detection current flowing through the current detecting IGBT 2 when the constant current X (A) applied to the C terminal 4 is passed through the resistor R. This is the generated voltage. That is, the voltage Z (V) corresponds to a voltage difference generated by the resistance R between the E1 terminal 6 of the main IGBT 1 and the E2 terminal of the current detection IGBT 2 due to the constant current X (A) applied to the C terminal 4.
  • the wafer test method for the power switch 11 is a power switch wafer test method in which the main IGBT 1 and the current detection IGBT 2 are integrated and formed on the same semiconductor substrate, and the main IGBT 1 A resistor R is connected between the EV_p terminal and the SV_p terminal of the wafer measurement probe card corresponding to the E1 terminal 6 of the current detection IGBT 2 and the E2 terminal 7 of the current detection IGBT 2.
  • the current ratio of the primary current in the same state as the actual operation (Main current flowing through the main IGBT 1 / detected current flowing through the current detecting IGBT 2) can be measured easily and accurately.
  • FIG. 3 is a test flowchart showing the procedure of the second wafer test method related to the wafer test method of the power switch 11 according to the present invention.
  • step S11 the EV_t terminal of the tester 20 is connected to the EV_p terminal of the probe card 23, and the power switch unit 10 is connected with the probe connected to the EV_p terminal of the probe card 23.
  • the E1 terminal (pad) 6 on the wafer To the E1 terminal (pad) 6 on the wafer, and the E1 terminal 6 is set to a reference potential.
  • step S12 the GV_t terminal of the tester 20 is connected to the GV_p terminal of the probe card 23, and the G terminal on the wafer of the power switch unit 10 is connected with the probe connected to the GV_p terminal of the probe card 23.
  • a constant voltage Vg (V) is applied so that the main IGBT 1 and the current detection IGBT 2 are simultaneously turned on.
  • step S13 the CV_t terminal of the tester 20 is connected to the C terminal 4 on the back surface of the wafer of the power switch unit 10 through the stage 22 (reference number of the CV_s terminal) of the tester prober, and the main IGBT 1 and current detection are performed.
  • a constant voltage Vc (V) is applied to the IGBT 2 for use.
  • step S14 the SV_t terminal of the tester 20 is connected to the SV_p terminal of the probe card 23, and the E2 terminal on the wafer of the power switch unit 10 is connected with the probe connected to the SV_p terminal of the probe card 23.
  • (Pad) 7 is connected, and the voltage Z (V) of the E2 terminal 7 of the current detection IGBT 2 is measured.
  • This voltage Z (V) is generated by the constant current Vc (V) applied to the C terminal 4, the main current flows through the main IGBT 1, the detection current flows through the current detection IGBT 2, and this detection current flows through the resistor R.
  • Voltage That is, the voltage Z (V) corresponds to a voltage difference generated by the resistance R between the E1 terminal 6 of the main IGBT 1 and the E2 terminal of the current detection IGBT 2 due to the constant voltage Vc (V) applied to the C terminal 4.
  • step S15 the EI_t terminal of the tester 20 is connected to the EI_p terminal of the probe card 23, and the main current and current detection that have flowed to the main IGBT 1 by the constant voltage Vc (V) applied to the C terminal 4 are detected.
  • the sum current T (A) obtained by adding the detected current flowing through the IGBT 2 is measured.
  • the wafer test method for the power switch 11 is a power switch wafer test method in which the main IGBT 1 and the current detection IGBT 2 are integrated and formed on the same semiconductor substrate, and the main IGBT 1 A resistor R is connected between the EV_p terminal and the SV_p terminal of the wafer measurement probe card corresponding to the E1 terminal 6 of the current detection IGBT 2 and the E2 terminal 7 of the current detection IGBT 2.
  • the current ratio of the primary current in the same state as the actual operation (Main current flowing through the main IGBT 1 / detected current flowing through the current detecting IGBT 2) can be measured easily and accurately.
  • the current ratio (main current / detected current) of the primary current in the wafer test of the power switch according to the present invention is the conventional wafer test method shown in FIGS.
  • the wafer test method according to the present invention shown in FIG. 1 shows the same result as the measurement value of the product assembled in the package. Has been obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　主ＩＧＢＴに流れる主電流と電流検出用ＩＧＢＴに流れる検出電流の電流比を、簡単に実動作状態と同様に測定できるパワースイッチのウェハ試験方法を提供する。　主ＩＧＢＴ（１）の電流値を検出する電流検出用ＩＧＢＴ（２）とが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法において、電流検出用ＩＧＢＴ（２）のエミッタ電流を主ＩＧＢＴ（１）のエミッタ端子（６）に流す抵抗手段を設け、主ＩＧＢＴ（１）と電流検出用ＩＧＢＴ（２）を同時に導通させて主ＩＧＢＴ（１）と電流検出用ＩＧＢＴ（２）の共通コレクタ端子に定電流を印加し、抵抗手段の両端電圧から求めた電流検出用ＩＧＢＴ（２）に流れる電流と定電流とから、主ＩＧＢＴ（１）の主電流と電流検出用ＩＧＢＴ（２）の検出電流の電流比（主電流／検出電流）を算出する。

Description

パワースイッチのウェハ試験方法
　本発明は、半導体基板上に集積形成されたパワースイッチのウェハ試験方法に関する。
　半導体基板上に集積形成されたパワースイッチは、例えば自動車の内燃機関点火システムに用いられている。図４に、パワースイッチを用いた内燃機関点火システムの構成例を示す。
　図４に示した内燃機関点火システムは、パワースイッチ１１と、エンジンコントロールユニット（以下、ＥＣＵ（Electronic Control Unit）という。）１５と、バッテリー電源１６と、点火コイル１７と、点火プラグ１８と、から構成されている。バッテリー電源１６に接続された点火コイル１７の一次側コイルに流れる一次電流を、パワースイッチ１１でオン（導通）・オフ（遮断）制御することにより、二次側コイルに高電圧を誘起させ、点火プラグ１８で火花放電を発生させる。また、パワースイッチ１１のオン・オフは、ＥＣＵ１５からのオン・オフ信号により制御される。
　図４に示したパワースイッチ１１は、パワースイッチ部１０と制御部１４とから構成され、点火コイル１７の一次側コイルと接続するコレクタ端子（以下、Ｃ端子という。）４と、ＥＣＵ１５と接続するゲート端子８と、接地電位（以下、ＧＮＤという。）と接続するエミッタ端子９と、を有する。パワースイッチ部１０は、主ＩＧＢＴ（Insulated Gate Bipolar Transistor）１と、電流検出用ＩＧＢＴ２と、ゲート抵抗回路３と、から構成され、制御部１４は、電流検出回路１２と、ゲート駆動回路１３と、から構成される。
　ここで、図４に示したパワースイッチ１１は、パワースイッチ部１０と制御部１４とが同一の半導体基板上に集積形成される１チップ構成の場合と、それぞれ別々の半導体基板上に形成される２チップ構成の場合とがある。
　２チップ構成の場合は、パワースイッチ部１０と制御部１４との接続点となるゲート端子（以下、Ｇ端子という。）５、主ＩＧＢＴ１のエミッタ端子（以下、Ｅ１端子という。）６および電流検出用ＩＧＢＴ２のエミッタ端子（以下、Ｅ２端子という。）７の接続箇所は、ワイヤーボンディングなどの接続手段でそれぞれ接続して構成する。また、１チップ構成の場合は、パワースイッチ部１０と制御部１４との接続点となるＧ端子５、Ｅ１端子６およびＥ２端子７は、それぞれウェハ試験時の測定用テスト端子として用いられる。
　また、図４に示したパワースイッチ１１は、一次電流の過電流による点火コイル１７の焼損の防止、始動時の火花放電安定性の確保を目的として、一次電流を制限する電流制限機能が設けられている。電流制限機能は、電流検出用ＩＧＢＴ２と電流検出回路１２により一次電流を検出する手段と、一次電流の検出結果に応じてゲート駆動回路１３とゲート抵抗回路３により主ＩＧＢＴ１と電流検出用ＩＧＢＴ２のゲート電圧を制御する手段により実現される。
　ここで、点火コイル１７の一次側コイルに流れる一次電流は、パワースイッチ部１０のＣ端子４から主ＩＧＢＴ１のＥ１端子６、エミッタ端子９の経路を流れる主電流と、パワースイッチ部１０のＣ端子４から電流検出用ＩＧＢＴ２のＥ２端子７、電流検出回路１２、エミッタ端子９の経路を流れる検出電流とに分かれて流れる。そして、この電流比（主ＩＧＢＴ１に流れる主電流／電流検出用ＩＧＢＴ２に流れる検出電流）は通常１００以上に設定される。
　内燃機関点火システムにおいては、このパワースイッチ１１のパワースイッチ部１０に流れる一次電流の電流比（主電流／検出電流）は、一次電流の電流制御機能にとって重要特性であり、パワースイッチ１１の特性試験でも測定されている。特許文献１では、この重要特性となる電流比（主電流／検出電流）を設計値に合せるために、主電流と検出電流の測定結果を基に、電流制御部の基準電圧を調整する技術が開示されている。
　次に、図４に示したパワースイッチ１１における一次電流の電流比（主電流／検出電流）のウェハ試験方法について、図５および図６を用いて従来の一般的な試験回路と試験方法を説明する。ここで、先にも説明したように、パワースイッチ１１は、パワースイッチ部１０と制御部１４とを有し、１チップあるいは２チップで構成されるが、以下のパワースイッチ１１の電流比（主電流／検出電流）のウェハ試験方法の説明では、パワースイッチ１１は制御部１４を省略して（電流比の測定時は無関係の機能である。）パワースイッチ部１０のみ明示して説明する。
　図５は、パワースイッチ１１におけるパワースイッチ部１０の主ＩＧＢＴ１に流れる主電流を測定するためのウェハ試験回路で、パワースイッチ部１０と、テスター２０と、テスタープローバー２１と、から構成される。テスタープローバー２１は、パワースイッチ部１０の試験ウェハをセットするテスタープローバーのステージ２２と、テスター２０の各測定端子をパワースイッチ部１０の試験ウェハの各端子に接続するプローブカード２３とを有している。
　次に、図５に示すウェハ試験回路における主ＩＧＢＴ１の主電流の測定方法を説明する。先ず、テスター２０のＥ－Ｖ＿ｔ端子をプローブカード２３のＥ－Ｖ＿ｐ端子に接続し、プローブカード２３のＥ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＥ１端子（パッド）６に接続し、Ｅ１端子６を基準電位（通常はＧＮＤ）とする。
　次に、テスター２０のＧ－Ｖ＿ｔ端子をプローブカード２３のＧ－Ｖ＿ｐ端子に接続し、プローブカード２３のＧ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＧ端子（パッド）５に接続し、主ＩＧＢＴ１がオンとなる定電圧Ｖｏ（Ｖ）を印加する。更に、テスター２０のＣ－Ｉ＿ｔ端子をテスタープローバーのステージ２２（端子名としてＣ－Ｉ＿ｓを付けた。）に接続し、パワースイッチ部１０のウェハ裏面のＣ端子４に接続し（ウェハの裏面電極がＣ端子４に相当する。）、主ＩＧＢＴ１に定電流Ｉｏ（Ａ）を印加する。そして、Ｅ１端子６に流れる電流をプローブカード２３のＥ－Ｉ＿ｐ端子を介してテスター２０のＥ－Ｉ＿ｔ端子に接続して主ＩＧＢＴ１に流れる主電流Ｉｍ（Ａ）を測定する。
　図６は、パワースイッチ１１におけるパワースイッチ部１０の電流検出用ＩＧＢＴ２に流れる検出電流を測定するためのウェハ試験回路で、図５と同じように、パワースイッチ部１０と、テスター２０と、テスタープローバー２１と、から構成される。テスタープローバー２１は、パワースイッチ部１０の試験ウェハをセットするテスタープローバーのステージ２２と、テスター２０の各測定端子をパワースイッチ部１０の試験ウェハの各端子に接続するプローブカード２３とを有している。
　次に、図６に示すウェハ試験回路における電流検出用ＩＧＢＴ２の検出電流の測定方法について説明する。先ず、テスター２０のＥ－Ｖ＿ｔ端子をプローブカード２３のＥ－Ｖ＿ｐ端子に接続し、プローブカード２３のＥ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＥ２端子（パッド）７に接続し、Ｅ２端子７を基準電位（通常はＧＮＤ）とする。次に、テスター２０のＧ－Ｖ＿ｔ端子をプローブカード２３のＧ－Ｖ＿ｐ端子に接続し、プローブカード２３のＧ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＧ端子（パッド）５に接続し、電流検出用ＩＧＢＴ２がオンとなる定電圧Ｖｏ（Ｖ）を印加する。更に、テスター２０のＣ－Ｉ＿ｔ端子をテスタープローバーのステージ２２（端子名としてＣ－Ｉ＿ｓを付けた。）を介してパワースイッチ部１０のウェハ裏面のＣ端子４に接続し（ウェハの裏面電極がＣ端子４に相当する。）、電流検出用ＩＧＢＴ２に定電流Ｉｏ（Ａ）を印加する。そして、Ｅ２端子７に流れる電流をプローブカード２３のＥ－Ｉ＿ｐ端子を介してテスター２０のＥ－Ｉ＿ｔ端子に接続して電流検出用ＩＧＢＴ２に流れる検出電流Ｉｓ（Ａ）を測定する。
　そして、図５のウェハ試験回路で測定された主ＩＧＢＴ１に流れる主電流Ｉｍ（Ａ）と、図６のウェハ試験回路で測定された電流検出用ＩＧＢＴ２に流れる検出電流Ｉｓ（Ａ）から、主電流Ｉｍ（Ａ）／検出電流Ｉｓ（Ａ）を計算することにより、パワースイッチ１１におけるパワースイッチ部１０の電流比（主電流／検出電流）を求める。
特開平９－２３３６９０号公報
　図５および図６で説明したパワースイッチ１１における一次電流の電流比（主電流／検出電流）のウェハ試験方法では、主ＩＧＢＴ１に流れる主電流と電流検出用ＩＧＢＴ２に流れる検出電流をそれぞれ別々に測定しているため、電流比（主電流／検出電流）は半導体基板上のレイアウト面積比で決まる。しかし、パワースイッチ１１が実動作状態の場合は、主ＩＧＢＴ１と電流検出用ＩＧＢＴ２は同時にオン・オフを行うため、主ＩＧＢＴ１と電流検出用ＩＧＢＴ２の半導体基板上でのレイアウト配置の位置関係（距離）で内部電子状態が異なり、主ＩＧＢＴ１の主電流と電流検出用ＩＧＢＴ２の検出電流を別々に測定する従来のウェハ試験方法では、電流比（主電流／検出電流）を正確に測定することができない。
　また、図４に示したパワースイッチ１１の電流検出回路１２には、電流検出用ＩＧＢＴ２に流れる検出電流を検出するためのセンス抵抗Ｒｓｎｓ（電流を電圧に変換して検出する。）が内蔵されている。このため、パワースイッチ１１の実動作状態においては、このセンス抵抗Ｒｓｎｓで発生する電圧分だけ、パワースイッチ部１０の主ＩＧＢＴ１および電流検出用ＩＧＢＴ２のＧ端子５とＥ１端子６およびＥ２端子７間の電圧、および、Ｃ端子４とＥ１端子６およびＥ２端子７間の電圧、に電圧差が発生する。しかしこの電圧差は、図５および図６で説明した従来のウェハ試験方法では考慮されていないため、電流比（主電流／検出電流）は正確に測定することができない。
　また、このセンス抵抗Ｒｓｎｓによる電圧差を考慮したウェハ試験を実現するためには、多電源・多チャンネルを備えた数１００Ｖ耐圧の専用のテスターが必要となり、ウェハ試験工程のコストアップとなってしまう。
　本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、主ＩＧＢＴと、コレクタ端子およびゲート端子がそれぞれ主ＩＧＢＴのコレクタ端子およびゲート端子に接続されて主ＩＧＢＴの電流値を検出する電流検出用ＩＧＢＴとが同一の半導体基板上に集積形成されたパワースイッチにおいて、主ＩＧＢＴに流れる主電流と電流検出用ＩＧＢＴに流れる検出電流の電流比（主電流／検出電流）を、簡単な方法で実動作状態と同様に試験できるパワースイッチのウェハ試験方法を提供することである。
　上述した課題を解決するため、本発明のパワースイッチのウェハ試験方法は、ウェハ試験に用いるプローブカードの主ＩＧＢＴのエミッタ端子用ピンと電流検出用ＩＧＢＴのエミッタ端子用ピンの間に抵抗を接続し、主ＩＧＢＴのエミッタ端子と電流検出用ＩＧＢＴのエミッタ端子間に電圧差を設け、主ＩＧＢＴと電流検出用ＩＧＢＴを同時にオンさせた状態でウェハ試験を行い、実動作状態と同様の電流比（主電流／検出電流）を得る。
　すなわち、本発明のパワースイッチのウェハ試験方法は、主ＩＧＢＴと、コレクタ端子およびゲート端子がそれぞれ前記主ＩＧＢＴのコレクタ端子およびゲート端子に接続されて前記主ＩＧＢＴの電流値を検出する電流検出用ＩＧＢＴと、を有し、前記主ＩＧＢＴと前記電流検出用ＩＧＢＴが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、前記電流検出用ＩＧＢＴのエミッタ電流を前記主ＩＧＢＴのエミッタ端子に流す抵抗手段を設け、前記主ＩＧＢＴと前記電流検出用ＩＧＢＴを同時に導通させて前記主ＩＧＢＴと前記電流検出用ＩＧＢＴの共通コレクタ端子に定電流を印加し、前記抵抗手段の両端電圧から求めた前記電流検出用ＩＧＢＴに流れる電流と、前記定電流とから、前記主ＩＧＢＴの主電流と前記電流検出用ＩＧＢＴの検出電流の電流比（主電流／検出電流）を算出することを特徴とする。
　また、本発明のパワースイッチのウェハ試験方法は、主ＩＧＢＴと、コレクタ端子およびゲート端子がそれぞれ前記主ＩＧＢＴのコレクタ端子およびゲート端子に接続されて前記主ＩＧＢＴの電流値を検出する電流検出用ＩＧＢＴと、を有し、前記主ＩＧＢＴと前記電流検出用ＩＧＢＴが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、前記電流検出用ＩＧＢＴのエミッタ電流を前記主ＩＧＢＴのエミッタ端子に流す抵抗手段を設け、前記主ＩＧＢＴと前記電流検出用ＩＧＢＴを同時に導通させ、前記主ＩＧＢＴのエミッタ端子から流れる前記主ＩＧＢＴの主電流と前記電流検出用ＩＧＢＴの検出電流の和電流を検出するとともに、前記抵抗手段の両端電圧から前記電流検出用ＩＧＢＴの検出電流を検出して、前記主ＩＧＢＴの主電流と前記電流検出用ＩＧＢＴの検出電流の電流比（主電流／検出電流）を算出することを特徴とする。
　また、本発明のパワースイッチのウェハ試験方法の前記抵抗手段は、前記主ＩＧＢＴのエミッタ端子と前記電流検出用ＩＧＢＴのエミッタ端子に対応するウェハ試験用プローブカードの端子間に接続されることを特徴とする。
　本発明に係るパワースイッチのウェハ試験方法は、ウェハ測定用のプローブカードの主ＩＧＢＴのエミッタ端子用ピンと電流検出用ＩＧＢＴのエミッタ端子用ピンの間に抵抗を接続し、主ＩＧＢＴのエミッタ端子と電流検出用ＩＧＢＴのエミッタ端子間に電圧差を設け、主ＩＧＢＴと電流検出用ＩＧＢＴを同時にオンさせた状態でウェハ試験を行うことにより、簡単に実動作と同じ状態で電流比（主電流／検出電流）を測定することができる。
　本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明に係るパワースイッチの電流比のウェハ試験方法に用いるウェハ試験回路の構成例を示す図である。 本発明に係るパワースイッチのウェハ試験方法に関する第１のウェハ試験方法の手順を示す試験フロー図である。 本発明に係るパワースイッチのウェハ試験方法に関する第２のウェハ試験方法の手順を示す試験フロー図である。 パワースイッチを用いた内燃機関点火システムの構成例を示す図である。 従来のパワースイッチのウェハ試験方法における主電流を測定するためのウェハ試験回路を示す図である。 従来のパワースイッチのウェハ試験方法における検出電流を測定するためのウェハ試験回路を示す図である。
　以下、本発明の実施形態に係るパワースイッチのウェハ試験方法について、図面を参照しながら説明する。
　本発明に係るパワースイッチは、例えば内燃機関点火システムに用いられている。この内燃機関点火システムの構成例は、先に説明した図４と同じ構成であり、詳細な説明は省略する。
　また、本発明に係るパワースイッチの構成も、先に説明した図４と同一の構成である。すなわち、パワースイッチ１１は、主ＩＧＢＴ１と、電流検出用ＩＧＢＴ２と、ゲート抵抗回路３と、を備えるパワースイッチ部１０と、電流検出回路１２と、ゲート駆動回路１３と、を備える制御部１４と、から構成される。そして、パワースイッチ１１は、点火コイル１７の一次側コイルと接続するＣ端子４と、ＥＣＵ１５と接続するゲート端子８と、ＧＮＤと接続するエミッタ端子９と、を有する。
　またパワースイッチ１１は、先に説明した図４と同様に、パワースイッチ部１０と制御部１４とが同一の半導体基板上に集積形成される１チップ構成の場合と、それぞれ別々の半導体基板上に形成される２チップ構成の場合とがある。パワースイッチ部１０と制御部１４との接続箇所となるＧ端子５、Ｅ１端子６およびＥ２端子７は、２チップ構成の場合はワイヤーボンディングなどの接続手段でそれぞれ接続され、１チップ構成の場合はウェハ試験時の測定用テスト端子として用いられる。
　図１は、本発明に係るパワースイッチ１１の電流比（主ＩＧＢＴ１に流れる主電流／電流検出用ＩＧＢＴ２に流れる検出電流）のウェハ試験方法に用いるウェハ試験回路の構成例である。なお、パワースイッチ１１は、先にも説明したように、パワースイッチ部１０と制御部１４が１チップあるいは２チップで構成されるが、図１に示した構成例では、パワースイッチ１１は制御部１４を省略して（電流比の測定時は無関係の機能である。）パワースイッチ部１０のみ明示している。また、従来のパワースイッチのウェハ試験方法で説明した図５および図６と同じ部位には同じ符号を付して、詳細な説明は省略する。
　図１は、パワースイッチ１１の電流比（主電流／検出電流）を測定するためのウェハ試験回路であり、パワースイッチ部１０と、テスター２０と、テスタープローバー２１と、から構成される。テスタープローバー２１は、パワースイッチ部１０の試験ウェハをセットするテスタープローバーのステージ２２と、テスター２０の各測定端子をパワースイッチ部１０の試験ウェハの各端子に接続するプローブカード２３と、を備え、プローブカード２３上には抵抗Ｒが設置されている。
　ここで、テスター２０は、電流または電圧を印加または測定するＣ－Ｉ＿ｔ，Ｃ－Ｖ＿ｔ，Ｇ－Ｖ＿ｔ，Ｅ－Ｉ＿ｔ，Ｅ－Ｖ＿ｔ，Ｓ－Ｖ＿ｔの各端子を備える。また、プローブカード２３は、テスター２０の各端子に対応して、Ｇ－Ｖ＿ｐ，Ｅ－Ｉ＿ｐ，Ｅ－Ｖ＿ｐ，Ｓ－Ｖ＿ｐの各端子を備える。このプローブカード２３の各端子は、それぞれプローブを有し、パワースイッチ部１０のウェハ上のパッドとなるＧ端子５、Ｅ１端子６、Ｅ２端子７と接続する。そして、プローブカード２３上のＥ－Ｖ＿ｐ端子とＳ－Ｖ＿ｐ端子の間には、抵抗Ｒが接続される。この抵抗Ｒにより、主ＩＧＢＴ１のＥ１端子６と電流検出用ＩＧＢＴ２のＥ２端子７との間に電圧差を設定する。なお、テスタープローバーのステージ２２には、テスター２０のＣ－Ｉ＿ｔ端子、Ｃ－Ｖ＿ｔ端子に対応してＣ－Ｉ＿ｓ端子、Ｃ－Ｖ＿ｓ端子の符号を付けており、パワースイッチ部１０のウェハ裏面でＣ端子４（ウェハの裏面電極がＣ端子４に相当する。）と接続される。
　次に、図１に示したウェハ試験回路を用いてパワースイッチ１１の電流比（主電流／検出電流）をウェハ試験する方法について説明する。図２は、本発明に係るパワースイッチ１１のウェハ試験方法に関する第１のウェハ試験方法の手順を示す試験フロー図である。
　図２の試験フローにおいて、先ずステップＳ０１では、テスター２０のＥ－Ｖ＿ｔ端子をプローブカード２３のＥ－Ｖ＿ｐ端子に接続し、プローブカード２３のＥ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＥ１端子（パッド）６に接続し、Ｅ１端子６を基準電位に設定する。
　次にステップＳ０２では、テスター２０のＧ－Ｖ＿ｔ端子をプローブカード２３のＧ－Ｖ＿ｐ端子に接続し、プローブカード２３のＧ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＧ端子（パッド）５に接続し、主ＩＧＢＴ１と電流検出用ＩＧＢＴ２が同時にオンとなる定電圧Ｖｇ（Ｖ）を印加する。
　次にステップＳ０３では、テスター２０のＣ－Ｉ＿ｔ端子をテスタープローバーのステージ２２（Ｃ－Ｉ＿ｓ端子の符号）を介してパワースイッチ部１０のウェハ裏面のＣ端子４に接続し、主ＩＧＢＴ１および電流検出用ＩＧＢＴ２に定電流Ｘ（Ａ）を印加する。
　次にステップＳ０４では、テスター２０のＳ－Ｖ＿ｔ端子をプローブカード２３のＳ－Ｖ＿ｐ端子に接続し、プローブカード２３のＳ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＥ２端子（パッド）７に接続し、電流検出用ＩＧＢＴ２のＥ２端子７の電圧Ｚ（Ｖ）を測定する。この電圧Ｚ（Ｖ）は、Ｃ端子４に印加された定電流Ｘ（Ａ）が主ＩＧＢＴ１に流れる主電流と電流検出用ＩＧＢＴ２に流れる検出電流に分流され、この検出電流が抵抗Ｒを流れて発生した電圧である。すなわち、電圧Ｚ（Ｖ）は、Ｃ端子４に印加された定電流Ｘ（Ａ）による主ＩＧＢＴ１のＥ１端子６と電流検出用ＩＧＢＴ２のＥ２端子間の抵抗Ｒにより発生した電圧差に相当する。
　次にステップＳ０５では、抵抗Ｒの両端で発生した電圧差である電圧Ｚ（Ｖ）より電流検出用ＩＧＢＴ２に流れる検出電流Ｙ（Ａ）を、計算式Ｙ（Ａ）＝Ｚ（Ｖ）／Ｒ（Ω）（抵抗名と抵抗値を同じとした。）より算出する。
　そしてステップＳ０６では、Ｃ端子４に印加された定電流Ｘ（Ａ）と算出された電流検出用ＩＧＢＴ２の検出電流Ｙ（Ａ）よりＩＧＢＴ１の主電流を求め、電流比Ｗ（主電流／検出電流）を計算式Ｗ＝（Ｘ（Ａ）－Ｙ（Ａ））／Ｙ（Ａ）より算出する。
　以上説明したように、本発明に係るパワースイッチ１１のウェハ試験方法は、主ＩＧＢＴ１と電流検出用ＩＧＢＴ２とが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、主ＩＧＢＴ１のＥ１端子６と電流検出用ＩＧＢＴ２のＥ２端子７に対応するウェハ測定用のプローブカードのＥ－Ｖ＿ｐ端子とＳ－Ｖ＿ｐ端子との間に抵抗Ｒを接続し、この抵抗Ｒにより主ＩＧＢＴ１のＥ１端子６と電流検出用ＩＧＢＴ２のＥ２端子間に電圧差を設定し、主ＩＧＢＴ１と電流検出用ＩＧＢＴ２を同時にオンさせた状態でウェハ試験を行うことにより、実動作と同じ状態で一次電流の電流比（主ＩＧＢＴ１に流れる主電流／電流検出用ＩＧＢＴ２に流れる検出電流）を簡単に且つ正確に測定することができる。
　次に、図１に示したウェハ試験回路を用いてパワースイッチ１１の電流比（主電流／検出電流）をウェハ試験する別の方法について説明する。図３は、本発明に係るパワースイッチ１１のウェハ試験方法に関する第２のウェハ試験方法の手順を示す試験フロー図である。
　図３の試験フローにおいて、先ずステップＳ１１では、テスター２０のＥ－Ｖ＿ｔ端子をプローブカード２３のＥ－Ｖ＿ｐ端子に接続し、プローブカード２３のＥ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＥ１端子（パッド）６に接続し、Ｅ１端子６を基準電位に設定する。
　次にステップＳ１２では、テスター２０のＧ－Ｖ＿ｔ端子をプローブカード２３のＧ－Ｖ＿ｐ端子に接続し、プローブカード２３のＧ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＧ端子（パッド）５に接続し、主ＩＧＢＴ１と電流検出用ＩＧＢＴ２が同時にオンとなる定電圧Ｖｇ（Ｖ）を印加する。
　次にステップＳ１３では、テスター２０のＣ－Ｖ＿ｔ端子をテスタープローバーのステージ２２（Ｃ－Ｖ＿ｓ端子の符号）を介してパワースイッチ部１０のウェハ裏面のＣ端子４に接続し、主ＩＧＢＴ１および電流検出用ＩＧＢＴ２に定電圧Ｖｃ（Ｖ）を印加する。
　次にステップＳ１４では、テスター２０のＳ－Ｖ＿ｔ端子をプローブカード２３のＳ－Ｖ＿ｐ端子に接続し、プローブカード２３のＳ－Ｖ＿ｐ端子に接続されたプローブでパワースイッチ部１０のウェハ上のＥ２端子（パッド）７に接続し、電流検出用ＩＧＢＴ２のＥ２端子７の電圧Ｚ（Ｖ）を測定する。この電圧Ｚ（Ｖ）は、Ｃ端子４に印加された定電圧Ｖｃ（Ｖ）により主ＩＧＢＴ１に主電流が流れ電流検出用ＩＧＢＴ２に検出電流が流れ、この検出電流が抵抗Ｒを流れて発生した電圧である。すなわち、電圧Ｚ（Ｖ）は、Ｃ端子４に印加された定電圧Ｖｃ（Ｖ）により主ＩＧＢＴ１のＥ１端子６と電流検出用ＩＧＢＴ２のＥ２端子間の抵抗Ｒにより発生した電圧差に相当する。
　次にステップＳ１５では、テスター２０のＥ－Ｉ＿ｔ端子をプローブカード２３のＥ－Ｉ＿ｐ端子に接続し、Ｃ端子４に印加された定電圧Ｖｃ（Ｖ）により主ＩＧＢＴ１に流れた主電流と電流検出用ＩＧＢＴ２に流れた検出電流とを加算した和電流Ｔ（Ａ）を測定する。
　次にステップＳ１６では、抵抗Ｒの両端で発生した電圧差である電圧Ｚ（Ｖ）より電流検出用ＩＧＢＴ２に流れる検出電流Ｙ（Ａ）を、計算式Ｙ（Ａ）＝Ｚ（Ｖ）／Ｒ（Ω）（抵抗名と抵抗値を同じとした。）より算出する。
　そしてステップＳ１７では、和電流Ｔ（Ａ）と算出された電流検出用ＩＧＢＴ２の検出電流Ｙ（Ａ）よりＩＧＢＴ１の主電流を求め、電流比Ｗ（主電流／検出電流）を計算式Ｗ＝（Ｔ（Ａ）－Ｙ（Ａ））／Ｙ（Ａ）より算出する。
　以上説明したように、本発明に係るパワースイッチ１１のウェハ試験方法は、主ＩＧＢＴ１と電流検出用ＩＧＢＴ２とが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、主ＩＧＢＴ１のＥ１端子６と電流検出用ＩＧＢＴ２のＥ２端子７に対応するウェハ測定用のプローブカードのＥ－Ｖ＿ｐ端子とＳ－Ｖ＿ｐ端子との間に抵抗Ｒを接続し、この抵抗Ｒにより主ＩＧＢＴ１のＥ１端子６と電流検出用ＩＧＢＴ２のＥ２端子間に電圧差を設定し、主ＩＧＢＴ１と電流検出用ＩＧＢＴ２を同時にオンさせた状態でウェハ試験を行うことにより、実動作と同じ状態で一次電流の電流比（主ＩＧＢＴ１に流れる主電流／電流検出用ＩＧＢＴ２に流れる検出電流）を簡単に且つ正確に測定することができる。
　なお、本発明に係るパワースイッチのウェハ試験における一次電流の電流比（主電流／検出電流）は、本発明者の試験測定結果によれば、図５および図６に示した従来のウェハ試験方法ではパッケージに組み立てられた製品の測定値に対し約５倍の差異が発生していたが、図１に示した本発明に係るウェハ試験方法ではパッケージに組み立てられた製品の測定値と同じ結果が得られている。
　以上、本発明の実施形態を説明したが、本発明は、上述した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良や変更が可能である。
　上記については単に本発明の原理を示すものである。更に、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
　１　　主ＩＧＢＴ
　２　　電流検出用ＩＧＢＴ
　３　　ゲート抵抗回路
　４　　コレクタ端子（Ｃ端子）
　５　　ゲート端子（Ｇ端子）
　６　　主ＩＧＢＴ１のエミッタ端子（Ｅ１端子）
　７　　電流検出用ＩＧＢＴ２のエミッタ端子（Ｅ２端子）
　８　　ゲート端子
　９　　エミッタ端子（ＧＮＤ端子）
　１０　　パワースイッチ部
　１１　　パワースイッチ
　１２　　電流検出回路
　１３　　ゲート駆動回路
　１４　　制御部
　１５　　エンジンコントロールユニット（ＥＣＵ）
　１６　　バッテリー電源
　１７　　点火コイル
　１８　　点火プラグ
　２０　　テスター
　２１　　テスタープローバー
　２２　　テスタープローバーのステージ
　２３　　プローブカード
　Ｒ　　抵抗および抵抗値

Claims (4)

  1. 　主ＩＧＢＴと、コレクタ端子およびゲート端子がそれぞれ前記主ＩＧＢＴのコレクタ端子およびゲート端子に接続されて前記主ＩＧＢＴの電流値を検出する電流検出用ＩＧＢＴと、を有し、前記主ＩＧＢＴと前記電流検出用ＩＧＢＴが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、
    　前記電流検出用ＩＧＢＴのエミッタ電流を前記主ＩＧＢＴのエミッタ端子に流す抵抗手段を設け、
    　前記主ＩＧＢＴと前記電流検出用ＩＧＢＴを同時に導通させて前記主ＩＧＢＴと前記電流検出用ＩＧＢＴの共通コレクタ端子に定電流を印加し、
    　前記抵抗手段の両端電圧から求めた前記電流検出用ＩＧＢＴに流れる電流と、前記定電流とから、前記主ＩＧＢＴの主電流と前記電流検出用ＩＧＢＴの検出電流の電流比（主電流／検出電流）を算出することを特徴とするパワースイッチのウェハ試験方法。
  2. 　前記抵抗手段は、前記主ＩＧＢＴのエミッタ端子と前記電流検出用ＩＧＢＴのエミッタ端子に対応するウェハ試験用プローブカードの端子間に接続されることを特徴とする請求の範囲第１項に記載のパワースイッチのウェハ試験方法。
  3. 　主ＩＧＢＴと、コレクタ端子およびゲート端子がそれぞれ前記主ＩＧＢＴのコレクタ端子およびゲート端子に接続されて前記主ＩＧＢＴの電流値を検出する電流検出用ＩＧＢＴと、を有し、前記主ＩＧＢＴと前記電流検出用ＩＧＢＴが同一の半導体基板上に集積形成されたパワースイッチのウェハ試験方法であって、
    　前記電流検出用ＩＧＢＴのエミッタ電流を前記主ＩＧＢＴのエミッタ端子に流す抵抗手段を設け、
    　前記主ＩＧＢＴと前記電流検出用ＩＧＢＴを同時に導通させ、
    　前記主ＩＧＢＴのエミッタ端子から流れる前記主ＩＧＢＴの主電流と前記電流検出用ＩＧＢＴの検出電流の和電流を検出するとともに、前記抵抗手段の両端電圧から前記電流検出用ＩＧＢＴの検出電流を検出して、前記主ＩＧＢＴの主電流と前記電流検出用ＩＧＢＴの検出電流の電流比（主電流／検出電流）を算出することを特徴とするパワースイッチのウェハ試験方法。
  4. 　前記抵抗手段は、前記主ＩＧＢＴのエミッタ端子と前記電流検出用ＩＧＢＴのエミッタ端子に対応するウェハ試験用プローブカードの端子間に接続されることを特徴とする請求の範囲第３項に記載のパワースイッチのウェハ試験方法。
PCT/JP2012/053786 2011-04-04 2012-02-17 パワースイッチのウェハ試験方法 Ceased WO2012137546A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/009,347 US9541599B2 (en) 2011-04-04 2012-02-17 Power switch wafer test method
CN201280017290.XA CN103460367B (zh) 2011-04-04 2012-02-17 功率开关的晶片测试方法
JP2013508788A JP5720775B2 (ja) 2011-04-04 2012-02-17 パワースイッチのウェハ試験方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-082689 2011-04-04
JP2011082689 2011-04-04

Publications (1)

Publication Number Publication Date
WO2012137546A1 true WO2012137546A1 (ja) 2012-10-11

Family

ID=46968950

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/053786 Ceased WO2012137546A1 (ja) 2011-04-04 2012-02-17 パワースイッチのウェハ試験方法

Country Status (4)

Country Link
US (1) US9541599B2 (ja)
JP (1) JP5720775B2 (ja)
CN (1) CN103460367B (ja)
WO (1) WO2012137546A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167374A (zh) * 2013-05-17 2014-11-26 富士电机株式会社 半导体芯片的试验装置以及试验方法
JP2019074043A (ja) * 2017-10-17 2019-05-16 富士電機株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016218662B4 (de) 2016-09-28 2022-01-13 Bayerische Motoren Werke Aktiengesellschaft Testen einer elektrischen Fahrzeug-Komponente
PL234141B1 (pl) * 2017-12-29 2020-01-31 Akademia Morska W Gdyni Sposób i układ do pomiaru własnych i wzajemnych rezystancji termicznych w module elektroizolowanym
DE102020103874B3 (de) * 2020-02-14 2021-06-10 Infineon Technologies Ag Verfahren und schaltung zum überprüfen der funktionsfähigkeit eines transistorbauelements
KR102780349B1 (ko) 2020-05-20 2025-03-12 삼성전자주식회사 프로브 카드 검사 장치
JP7686521B2 (ja) * 2021-09-24 2025-06-02 三菱電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09233690A (ja) * 1996-02-27 1997-09-05 New Japan Radio Co Ltd 出力電流制限回路及び出力電流制限回路における出力電流調整方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799789A (en) * 1980-12-12 1982-06-21 Seiko Instr & Electronics Ltd Semiconductor thermo-sensitive element
JPH07161992A (ja) 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP3156487B2 (ja) 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
FR2872645B1 (fr) * 2004-07-02 2006-09-22 Atmel Corp Dispositif de conversion de puissance avec detecteur efficace de courant de sortie
US7336085B2 (en) * 2006-02-17 2008-02-26 Infineon Technologies Ag Current sensing circuit
JP5010842B2 (ja) * 2006-03-22 2012-08-29 東京エレクトロン株式会社 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
JP2009165285A (ja) * 2008-01-08 2009-07-23 Panasonic Corp 半導体装置
DE112011102926B4 (de) * 2010-09-03 2018-10-11 Mitsubishi Electric Corp. Halbleiterbauteil

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09233690A (ja) * 1996-02-27 1997-09-05 New Japan Radio Co Ltd 出力電流制限回路及び出力電流制限回路における出力電流調整方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167374A (zh) * 2013-05-17 2014-11-26 富士电机株式会社 半导体芯片的试验装置以及试验方法
JP2014225607A (ja) * 2013-05-17 2014-12-04 富士電機株式会社 半導体チップの試験装置および試験方法
CN104167374B (zh) * 2013-05-17 2018-05-01 富士电机株式会社 半导体芯片的试验装置以及试验方法
JP2019074043A (ja) * 2017-10-17 2019-05-16 富士電機株式会社 半導体装置
JP7059564B2 (ja) 2017-10-17 2022-04-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2012137546A1 (ja) 2014-07-28
US20140035611A1 (en) 2014-02-06
JP5720775B2 (ja) 2015-05-20
CN103460367B (zh) 2016-04-06
US9541599B2 (en) 2017-01-10
CN103460367A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5720775B2 (ja) パワースイッチのウェハ試験方法
CN111337808B (zh) 功率半导体器件导通压降的在线测量电路及系统
US10746788B2 (en) Sensing structure of alignment of a probe for testing integrated circuits
CN109425816B (zh) 测试mos功率开关
CN101266267B (zh) 用于确定输出到比较器的输入电压值的方法及光驱动电路
US11513165B2 (en) Power semiconductor module and leakage current test method for the same
CN112582290B (zh) 半导体测试装置、半导体装置的测试方法及半导体装置的制造方法
US9726709B2 (en) Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip
US20210156902A1 (en) Semiconductor chip and circuit and method for electrically testing semiconductor chip
US9880229B2 (en) Measurement of bonding resistances
JPH07245401A (ja) 縦型半導体装置の特性測定方法
TWI674722B (zh) 偵測電路與使用其之開關模組
JP6790974B2 (ja) 半導体素子の検査装置
CN102778628A (zh) 集成电路芯片及其测试方法
JP4373206B2 (ja) 電気的構成素子の動作温度を測定するための装置および方法
CN102998531B (zh) 电阻抗测量装置
CN114070289B (zh) 具有负载电流感测模态的晶体管封装
JP7479498B2 (ja) 半導体試験装置および半導体試験方法
TW552402B (en) Semiconductor chip including a reference element having reference coordinates
JP7479523B2 (ja) 半導体装置
US20250027985A1 (en) Stress calibration method, corresponding electronic device
JP2019086306A (ja) 半導体装置の試験装置
Galarce et al. Failure analysis defect localization of a metal stringer defect on a monolithic step-up DC-DC converter
Fan et al. Novel failure isolation techniques for circuits sensitive to microprobe
CN115097279A (zh) 半导体高压器件的测试结构及晶圆

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280017290.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12767623

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013508788

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14009347

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12767623

Country of ref document: EP

Kind code of ref document: A1