WO2012014675A1 - 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法 - Google Patents

半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法 Download PDF

Info

Publication number
WO2012014675A1
WO2012014675A1 PCT/JP2011/065938 JP2011065938W WO2012014675A1 WO 2012014675 A1 WO2012014675 A1 WO 2012014675A1 JP 2011065938 W JP2011065938 W JP 2011065938W WO 2012014675 A1 WO2012014675 A1 WO 2012014675A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
group iii
iii nitride
layer
manufacturing
Prior art date
Application number
PCT/JP2011/065938
Other languages
English (en)
French (fr)
Inventor
実人 三好
角谷　茂明
幹也 市村
智彦 杉山
田中　光浩
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to EP11812267.0A priority Critical patent/EP2600393A4/en
Priority to CN2011800038060A priority patent/CN102576679A/zh
Priority to JP2012526413A priority patent/JPWO2012014675A1/ja
Publication of WO2012014675A1 publication Critical patent/WO2012014675A1/ja
Priority to US13/415,066 priority patent/US20120168771A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　逆方向漏れ電流が抑制されてなるとともにゲート電極とエピタキシャル基板とのショットキー接合が十分に強化された半導体素子を提供する。下地基板の上にIII族窒化物層群を（０００１）結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、ショットキー性電極と、を備える半導体素子において、エピタキシャル基板が、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｚ１＞０）なる組成の第１のIII族窒化物からなるチャネル層と、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、ｘ２＞０、ｙ２＞０）なる組成の第２のIII族窒化物からなる障壁層と、絶縁性を有する第３のIII族窒化物からなり障壁層に隣接するコンタクト層と、を備え、ショットキー性電極がコンタクト層に接合されてなるようにする。さらにゲート電極形成後に窒素雰囲気かで熱処理を行うようにする。

Description

半導体素子、ＨＥＭＴ素子、および半導体素子の製造方法
　本発明は、半導体素子に関し、特に、III族窒化物半導体により構成される多層構造エピタキシャル基板と金属電極とのショットキーダイオード接合を有する半導体素子に関する。
　窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなる障壁層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。
　ＨＥＭＴ素子用基板の下地基板として、例えばシリコンやＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いることがある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、２次元電子ガスの空間的な閉じ込めを促進する目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。
　チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成するという、最も一般的な構成の窒化物ＨＥＭＴ素子の場合、ＨＥＭＴ素子用基板に内在する二次元電子ガスの濃度は、障壁層を形成するＡｌＧａＮのＡｌＮモル分率の増加に伴い増加することが知られている（例えば、非特許文献２参照）。二次元電子ガス濃度を大幅に増やすことができれば、ＨＥＭＴ素子の可制御電流密度、すなわち取り扱える電力密度を大幅に向上させることが可能と考えられる。
　また、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成したＨＥＭＴ素子のように、ピエゾ分極効果への依存が小さくほぼ自発分極のみにより高い濃度で二次元電子ガスを生成できる歪の少ない構造を有するＨＥＭＴ素子も注目されている（例えば、非特許文献３参照）。
　チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成することにより、ＨＥＭＴ素子を作製する場合、ゲート電極と障壁層との接合はショットキー接合とされるのが一般的である。しかしながら、この場合、ＩｎＡｌＮ層の組成や形成条件によっては、ショットキー接合への逆方向電圧印加の際に、大きな漏れ電流が発生することがある。
　また、III族窒化物半導体を用いてショットキーダイオード接合を有する半導体素子を作製するプロセスにおいては、Ｐｄ、Ｐｔ、Ｎｉなど仕事関数の高い金属材料からなるショットキー電極が半導体層の上に蒸着形成されるが、蒸着後には熱処理を行わないのが一般的である。熱処理を行うと、ショットキー性が損なわれ逆方向漏れ電流が増加してしまうことがあるからである。しかしながら、金属電極を蒸着しただけの状態では、金属／半導体層の良好な電気的接触が得られず、逆方向漏れ電流の増加を招いたり、金属膜が剥がれてしまったりすることがあった。
"Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", TOSHIHIDE KIKKAWA, Jpn. J. Appl. Phys. 44,(2005),4896 "Gallium Nitride Based High Power Heterojuncion Field Effect Transistors: process Development and Present Status at USCB", Stacia Keller, Yi-Feng Wu, Giacinta Parish, Naiqian Ziang, Jane J. Xu, Bernd P. Keller, Steven P. DenBaars, and Umesh K. Mishra, IEEE Trans. Electron Devices 48, (2001), 552 "Can InAlN/GaN be an alternative to high power/high temperature AlGaN/GaN devices?", F. Medjdoub, J.-F. Carlin, M. Gonschorek, E. Feltin, M.A. Py, D. Ducatteau, C. Gaquiere, N. Grandjean, and E. Kohn, IEEE IEDM Tech. Digest in IEEE IEDM 2006, 673
　本発明は、以上の課題に鑑みてなされたものであり、逆方向漏れ電流が抑制されてなるとともにゲート電極とエピタキシャル基板とのショットキー接合が十分に強化された半導体素子を提供することを目的とする。
　上記課題を解決するため、本発明の第１の態様では、下地基板の上にIII族窒化物層群を（０００１）結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、ショットキー性電極と、を備える半導体素子が、前記エピタキシャル基板が、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｚ１＞０）なる組成の第１のIII族窒化物からなるチャネル層と、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、ｘ２＞０、ｙ２＞０）なる組成の第２のIII族窒化物からなる障壁層と、絶縁性を有する第３のIII族窒化物からなり前記障壁層に隣接するコンタクト層と、を備え、前記ショットキー性電極が前記コンタクト層に接合されてなるようにした。
　本発明の第２の態様では、第１の態様に係る半導体素子において、前記第２のIII族窒化物のバンドギャップが前記第１のIII族窒化物のバンドギャップよりも大きいようにした。
　本発明の第３の態様では、第１または第２の態様に係る半導体素子において、前記第３のIII族窒化物のバンドギャップが前記第２のIII族窒化物のバンドギャップよりも大きいようにした。
　本発明の第４の態様では、第１ないし第３のいずれかの態様に係る半導体素子において、前記第３のIII族窒化物がＡｌＮであるようにした。
　本発明の第５の態様では、第１ないし第４のいずれかの態様に係る半導体素子において、前記ショットキー性電極と前記コンタクト層とのショットキー接合が、窒素ガス雰囲気下での熱処理によって強化されてなるようにした。
　本発明の第６の態様では、第５の態様に係る半導体素子が、前記ショットキー性電極と前記コンタクト層との間に前記熱処理により形成された界面層を備えるようにした。
　本発明の第７の態様では、第６の態様に係る半導体素子において、前記界面層が、前記コンタクト層の構成元素と前記ショットキー性電極の構成元素を含んでいるようにした。
　本発明の第８の態様では、第６または第７の態様に係る半導体素子において、前記ショットキー性電極がＮｉ、Ｐｔ、Ｐｄ、Ａｕの少なくとも１つを含んでなり、前記界面層が、前記第３のIII族窒化物にＮｉ、Ｐｔ、Ｐｄ、Ａｕの少なくとも１つが固溶することにより形成されてなるようにした。
　本発明の第９の態様では、第１ないし第８のいずれかの態様に係る半導体素子において、前記コンタクト層の自乗平均表面粗さが０．５ｎｍ以下であるようにした。
　本発明の第１０の態様では、第９の態様に係る半導体素子において、前記コンタクト層の膜厚が０．５ｎｍ以上６ｎｍ以下であるようにした。
　本発明の第１１の態様では、第１ないし第１０のいずれかの態様に係る半導体素子において、前記第２のIII族窒化物が、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、０．１４≦ｘ２≦０．２４）であるようにした。
　本発明の第１２の態様では、第１ないし第１１のいずれかの態様に係る半導体素子において、前記第１のIII族窒化物がＡｌy1Ｇａz1Ｎ（ｙ１＋ｚ１＝１、ｚ１＞０）であるようにした。
　本発明の第１３の態様では、第１２の態様に係る半導体素子において、前記第１のIII族窒化物がＧａＮであるようにした。
　本発明の第１４の態様では、第１２または第１３の態様に係る半導体素子が、前記チャネル層と前記障壁層との間に、Ｉｎx4Ａｌy4Ｇａz4Ｎ（ｘ４＋ｙ４＋ｚ４＝１、ｙ４＞０）なる組成を有し、前記第２のIII族窒化物よりもバンドギャップが大きい第４のIII族窒化物からなるスペーサ層をさらに備えるようにした。
　本発明の第１５の態様では、第１４の態様に係る半導体素子において、前記第４のIII族窒化物がＡｌＮであるようにした。
　本発明の第１６の態様では、第１ないし第１５のいずれかの態様に係る半導体素子において、オーミック性電極が前記ショットキー性電極と同一の前記コンタクト層に接合されてなるようにした。
　本発明の第１７の態様では、第１６の態様に係る半導体素子であるＨＥＭＴ素子において、前記ショットキー性電極がゲート電極であり、前記オーミック性電極がソース電極およびドレイン電極であるようにした。
　本発明の第１８の態様では、下地基板の上にIII族窒化物層群を（０００１）結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、ショットキー性電極と、を備える半導体素子の製造方法が、下地基板の上に、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｚ１＞０）なる組成の第１のIII族窒化物にてチャネル層を形成するチャネル層形成工程と、前記チャネル層の上に、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、ｘ２＞０、ｙ２＞０）なる組成の第２のIII族窒化物にて障壁層を形成する障壁層形成工程と、絶縁性を有する第３のIII族窒化物にてコンタクト層を前記障壁層に隣接形成するコンタクト層形成工程と、前記コンタクト層にショットキー性電極を接合形成するショットキー性電極形成工程と、を備えるようにした。
　本発明の第１９の態様では、第１８の態様に係る半導体素子の製造方法において、前記第２のIII族窒化物のバンドギャップが前記第１のIII族窒化物のバンドギャップよりも大きいようにした。
　本発明の第２０の態様では、第１８または第１９の態様に係る半導体素子の製造方法において、前記第３のIII族窒化物のバンドギャップが前記第２のIII族窒化物のバンドギャップよりも大きいようにした。
　本発明の第２１の態様では、第１８ないし第２０のいずれかの態様に係る半導体素子の製造方法において、前記第３のIII族窒化物がＡｌＮであるようにした。
　本発明の第２２の態様では、第１８ないし第２１のいずれかの態様に係る半導体素子の製造方法が、前記ショットキー性電極が接合形成された半導体素子を窒素ガス雰囲気下で熱処理する熱処理工程、をさらに備えるようにした。
　本発明の第２３の態様では、第２２の態様に係る半導体素子の製造方法において、前記熱処理工程においては、前記ショットキー製電極と前記コンタクト層との間に界面層を形成させるようにした。
　本発明の第２４の態様では、第２３の態様に係る半導体素子の製造方法において、前記界面層が、前記コンタクト層の構成元素と前記ショットキー性電極の構成元素を含んでいるようにした。
　本発明の第２５の態様では、第２３または第２４の態様に係る半導体素子の製造方法において、前記ショットキー性電極形成工程においては、前記ショットキー性電極をＮｉ、Ｐｔ、Ｐｄ、Ａｕの少なくとも１つを含むように形成し、前記熱処理工程において、前記界面層は、前記第３のIII族窒化物にＮｉ、Ｐｔ、Ｐｄ、Ａｕの少なくとも１つが固溶することにより形成されるようにした。
　本発明の第２６の態様では、第１８ないし第２５のいずれかの態様に係る半導体素子の製造方法において、前記第２のIII族窒化物が、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、０．１４≦ｘ２≦０．２４）であるようにした。
　本発明の第２７の態様では、第１８ないし第２６のいずれかの態様に係る半導体素子の製造方法において、前記第１のIII族窒化物がＡｌy1Ｇａz1Ｎ（ｙ１＋ｚ１＝１、ｚ１＞０）であるようにした。
　本発明の第２８の態様では、第２７の態様に係る半導体素子の製造方法において、前記第１のIII族窒化物がＧａＮであるようにした。
　本発明の第２９の態様では、第２７または第２８の態様に係る半導体素子の製造方法にが、前記チャネル層と前記障壁層との間に、Ｉｎx4Ａｌy4Ｇａz4Ｎ（ｘ４＋ｙ４＋ｚ４＝１、ｙ４＞０）なる組成を有し、前記第２のIII族窒化物よりもバンドギャップが大きい第４のIII族窒化物にてスペーサ層を形成するスペーサ層形成工程、をさらに備えるようにした。
　本発明の第３０の態様では、第２９の態様に係る半導体素子の製造方法において、前記第４のIII族窒化物がＡｌＮであるようにした。
　本発明の第３１の態様では、第１８ないし第３０のいずれかの態様に係る半導体素子の製造方法が、前記ショットキー性電極が形成される前記コンタクト層にオーミック性電極を接合形成するオーミック性電極形成工程、をさらに備えるようにした。
　本発明の第１ないし第３１の態様によれば、障壁層の上に絶縁性のコンタクト層を設け、該コンタクト層に対してショットキー接合により電極形成を行い、ＭＩＳ接合を形成することで、障壁層の上に直接にショットキー接合により電極形成を行う場合に比して、逆方向漏れ電流が抑制された半導体素子が実現される。
　また、本発明の第５ないし第８、および第２２ないし第２５の態様によれば、ショットキー接合による電極形成後に窒素雰囲気下で熱処理を行うようにすることで、ショットキー接合電極が強化され、剥離が防止される。これにより、信頼性の高い半導体素子を安定的に得ることができる。
　特に、本発明の第６ないし第８、および第２３ないし第２５の態様によれば、熱処理により界面層が形成されるので、ショットキー接合電極がさらに強化され、剥離が防止される。
本発明の実施の形態に係る半導体素子の一態様であるＨＥＭＴ素子２０の構成を概略的に示す断面模式図である。 コンタクト層６の表面粗さをその厚みに対してプロットした図である。 逆方向漏れ電流をコンタクト層６の厚みに対してプロットした図である。 オーミック性電極におけるコンタクト抵抗をコンタクト層６の厚みに対してプロットした図である。 オージェ電子分光法測定により得られたＨＥＭＴ素子２０のデプスプロファイルを示す図である。
　　＜ＨＥＭＴ素子の構成＞
　図１は、本発明の実施の形態に係る半導体素子の一態様であるＨＥＭＴ素子２０の構成を概略的に示す断面模式図である。ＨＥＭＴ素子２０は、概略、エピタキシャル基板１０の上に、ソース電極７、ドレイン電極８、およびゲート電極９を設けた構成を有する。具体的には、エピタキシャル基板１０は、下地基板１と、バッファ層２と、チャネル層３と、スペーサ層４と、障壁層５と、コンタクト層６とが積層形成された構成を有する。そして、コンタクト層６の上に、ソース電極７、ドレイン電極８、およびゲート電極９が形成されてなる。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。バッファ層２と、チャネル層３と、スペーサ層４と、障壁層５と、コンタクト層６とはいずれも、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いてエピタキシャル形成される（詳細は後述）のが好適な一例である。
　以降においては、各層の形成にＭＯＣＶＤ法を用いる場合を対象に説明を行うが、良好な結晶性を有するように各層を形成できる手法であれば、他のエピタキシャル成長手法、例えば、ＭＢＥ、ＨＶＰＥ、ＬＰＥなど、種々の気相成長法や液相成長法の中から適宜選択した手法を用いてもよいし、異なる成長法を組み合わせて用いる態様であってもよい。
　下地基板１は、その上に結晶性の良好な窒化物半導体層を形成できるものであれば、特段の制限なく用いることができる。単結晶６Ｈ－ＳｉＣ基板を用いるのが好適な一例であるが、サファイア、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライトなどからなる基板を用いる態様であってもよい。
　また、バッファ層２は、その上に形成されるチャネル層３、スペーサ層４、障壁層５、およびコンタクト層６の結晶品質を良好なものとするべく、ＡｌＮにて数百ｎｍ程度の厚みに形成される層である。例えば、２００ｎｍの厚みに形成するのが好適な一例である。
　チャネル層３は、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成のIII族窒化物（第１のIII族窒化物）にて、数μｍ程度の厚みに形成される層である。好ましくは、チャネル層３はＡｌy1Ｇａz1Ｎ（ｙ１＋ｚ１＝１、ｚ１＞０）組成のIII族窒化物にて形成され、より好ましくは、ＧａＮにて形成される。
　一方、障壁層５は、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、ｘ２＞、ｙ２＞０）なる組成を有するIII族窒化物（第２のIII族窒化物）にて、数ｎｍ～数十ｎｍ程度の厚みに形成される層である。好ましくは０．１４≦ｘ２≦０．２４である。ｘ２の値がこの範囲の外にある場合は、障壁層５に作用する歪みが±０．５％を超えることとなり、ショットキー接合の信頼性に及ぼす結晶歪みの影響が大きくなり始めるため好ましくない。
　なお、チャネル層３と障壁層５とは、前者を構成する第１のIII族窒化物のバンドギャップよりも後者を構成する第２のIII族窒化物のバンドギャップの方が大きいという組成範囲をみたして形成される。
　また、コンタクト層６は、絶縁性を有するIII族窒化物（第３のIII族窒化物）にて形成される層である。本実施の形態において、III族窒化物が絶縁性を有するとは、比抵抗が１０8Ωｃｍ以上であることを意味する。係る範囲の比抵抗を有していれば、後述するＭＩＳ接合が好適に形成される。係る比抵抗をみたす限りにおいて、導電性不純物の存在は許容される。コンタクト層６は、第３のIII族窒化物の方が第２のIII族窒化物のバンドギャップよりも大きいという関係をみたすようにその組成が選択される。好ましくは、コンタクト層６はＡｌＮにて形成される。ＨＥＭＴ素子２０が係るコンタクト層６を有することの作用効果については後述する。
　さらに、チャネル層３と障壁層５の間にはスペーサ層４が設けられる。スペーサ層４は、Ｉｎx4Ａｌy4Ｇａz4Ｎ（ｘ４＋ｙ４＋ｚ４＝１）なる組成を有し、少なくともＡｌを含む（ｙ４＞０をみたす）III族窒化物（第４のIII族窒化物）にて、０．５ｎｍ～１．５ｎｍの範囲の厚みで形成される層である。
　このような層構成を有するエピタキシャル基板１０においては、チャネル層３とスペーサ層４の界面に（より詳細には、チャネル層３の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域３ｅが形成される。
　好ましくは、スペーサ層４と障壁層５とはそれぞれ、前者を構成する第４のIII族窒化物のバンドギャップが、後者を構成する第２のIII族窒化物のバンドギャップ以上という組成範囲をみたして形成される。係る場合、合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上する。より好ましくは、スペーサ層４はＡｌＮ（ｘ４＝０、ｙ４＝１、ｚ４＝０）にて形成される。係る場合、スペーサ層４がＡｌとＮの二元系化合物となるので、Ｇａを含む３元系化合物の場合よりもさらに合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上することとなる。なお、係る組成範囲についての議論は、スペーサ層４が不純物を含有することを除外するものではない。
　なお、エピタキシャル基板１０においてスペーサ層４を備えるのは必須の態様ではなく、チャネル層３の上に直接に障壁層５を形成する態様であってもよい。係る場合、チャネル層３と障壁層５の界面に二次元電子ガス領域３ｅが形成される。
　ソース電極７とドレイン電極８とは、それぞれの金属層が十数ｎｍ～百数十ｎｍ程度の厚みを有する多層金属電極であり、コンタクト層６との間にオーミック性接触を有してなる。ソース電極７およびドレイン電極８に用いる金属は、エピタキシャル基板１０に対し（コンタクト層６に対し）良好なオーミック性接触が得られる金属材料にて形成されればよい。Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属電極をソース電極７およびドレイン電極８として形成するのが好適であるが、これに限定されるものでなく、例えばＴｉ／Ａｌ／Ｐｔ／ＡｕあるいはＴｉ／Ａｌなどからなる多層金属電極を形成する態様であってもよい。ソース電極７およびドレイン電極８の形成は、フォトリソグラフィープロセスと真空蒸着法とにより行うことができる。
　一方、ゲート電極９は、一または複数の金属層が十数ｎｍ～百数十ｎｍ程度の厚みを有するように形成されてなる単層または多層の金属電極であり、障壁層５との間にショットキー性接触を有してなる。ゲート電極９は、Ｐｄ、Ｐｔ、Ｎｉ、Ａｕなどの仕事関数が高い金属を形成材料として形成されるのが好適である。あるいは、上述の各金属同士の、あるいは各金属とＡｌなどとの多層金属膜として形成される態様であってもよい。なお、コンタクト層６をＡｌＮにて形成する場合、上記に加えて、Ｔｉ／Ａｌを含む多層金属膜など、III族窒化物半導体との間でオーミック接合をなす場合に用いられる金属材料も、ゲート電極９の形成材料として利用可能である。なぜならば、この場合、バンドギャップが大きいＡｌＮと仕事関数が比較的小さい金属材料とが接合されるので、比較的容易にショットキー性のコンタクトが得られるからである。ゲート電極９の形成は、フォトリソグラフィープロセスと真空蒸着法とにより行うことができる。
　　＜コンタクト層とゲート電極とのショットキー接合＞
　上述のような構成を有するＨＥＭＴ素子２０においては、ゲート電極９と、コンタクト層６と、障壁層５とによって、いわゆるＭＩＳ（metal-insulator-semiconductor）接合が形成されてなる。このようなＭＩＳ接合を有することで、ＨＥＭＴ素子２０は、障壁層５に対して直接にゲート電極９をショットキー接合させた従来のＨＥＭＴ素子よりも、原理上、逆方向漏れ電流が抑制されてなる。具体的な値は各部の組成や厚みなどによっても異なるが、本実施の形態のようにＨＥＭＴ素子２０を構成した場合には、例えば－１００Ｖ印加時の漏れ電流が、障壁層に直接にゲート電極を形成した場合の１／１００から１／１０００程度にまで抑制される。
　なお、コンタクト層６の厚みは、０．５ｎｍ以上６ｎｍ以下とするのが好適である。０．５ｎｍ以上の厚みに形成することで、漏れ電流低減の効果が得られる。また、障壁層５の表面よりもコンタクト層６の表面の方が平坦化される。一方、コンタクト層６の厚みの上限は、オーミック性電極であるソース電極７およびドレイン電極８をコンタクト層６の上に形成することが、コンタクト抵抗に影響を及ぼさない範囲で定めればよい。例えば、コンタクト層６の厚みは、６ｎｍ以下程度とするのが好適である。
　別の見方をすれば、本実施の形態に係るＨＥＭＴ素子２０は、コンタクト層６が障壁層５の上に全面的に形成され、ゲート電極９の直下のみならずソース電極７およびドレイン電極８の直下にまで一様に備わっている点についても特徴的であるといえる。本来的には、ゲート電極９の直下にのみコンタクト層６が存在すれば、逆方向漏れ電流の低減という作用効果が得られるものの、そのような構成を実現するには、フォトリソグラフィープロセスやエッチングプロセスなどが必要となり、コスト高の要因となる。本実施の形態においては、コンタクト層６を障壁層５の上に全面的に形成するのみであり、そうしたプロセスを行わないので、コストを抑制しつつ特性の優れたＨＥＭＴ素子が実現されているともいえる。
　　＜ＨＥＭＴ素子の作製方法＞
　次に、上述のような構成を有するＨＥＭＴ素子２０を作製する方法を説明する。
　まず、エピタキシャル基板１０の作製は、公知のＭＯＣＶＤ炉を用いて行うことができる。具体的には、Ｉｎ、Ａｌ、Ｇａについての有機金属（ＭＯ）原料ガス（ＴＭＩ、ＴＭＡ、ＴＭＧ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなるＭＯＣＶＤ炉を用いる。
　まず、例えば（０００１）面方位の２インチ径の６Ｈ－ＳｉＣ基板などを下地基板１として用意し、該下地基板１を、ＭＯＣＶＤ炉のリアクタ内に設けられたサセプタの上に設置する。リアクタ内を真空ガス置換した後、リアクタ内圧力を５ｋＰａ～５０ｋＰａの間の所定の値に保ちつつ、水素／窒素混合フロー状態の雰囲気を形成した上で、サセプタ加熱によって基板を昇温する。
　サセプタ温度がバッファ層形成温度である９５０℃～１２５０℃の間の所定温度（例えば１０５０℃）に達すると、Ａｌ原料ガスとＮＨ3ガスをリアクタ内に導入し、バッファ層２としてのＡｌＮ層を形成する。
　ＡｌＮ層が形成されると、サセプタ温度を所定のチャネル層形成温度に保ち、チャネル層３の組成に応じた有機金属原料ガスとアンモニアガスをリアクタ内に導入し、チャネル層３としてのＩｎx1Ａｌy1Ｇａz1Ｎ層（ただし、ｘ１＝０、０≦ｙ１≦０．３）を形成する。ここで、チャネル層形成温度Ｔ１は、９５０℃以上１２５０℃以下の温度範囲から、チャネル層３のＡｌＮモル分率ｙ１の値に応じて定められる値である。なお、チャネル層３形成時のリアクタ圧力には特に限定はなく、１０ｋＰａから大気圧（１００ｋＰａ）の範囲から適宜選ぶことができる。
　Ｉｎx1Ａｌy1Ｇａz1Ｎ層が形成されると、次いで、サセプタ温度を保ったまま、リアクタ内を窒素ガス雰囲気に保ち、リアクタ圧力を１０ｋＰａとした後、有機金属原料ガスとアンモニアガスとをリアクタ内に導入して、スペーサ層４としてのＩｎx4Ａｌy4Ｇａz4Ｎ層を所定の厚みに形成する。
　Ｉｎx4Ａｌy4Ｇａz4Ｎ層が形成されると、障壁層５となるＩｎx2Ａｌy2Ｎを形成するために、サセプタ温度を６５０℃以上８００℃以下の所定の障壁層形成温度に保ち、リアクタ内圧力が１ｋＰａ～３０ｋＰａの間の所定の値に保たれるようにする。そして、アンモニアガスと、障壁層５の組成に応じた流量比の有機金属原料ガスとを、いわゆるＶ／III比が３０００以上２００００以下の間の所定の値となるようにリアクタ内に導入する。
　Ｉｎx4Ａｌy4Ｇａz4Ｎ層が形成されると、引き続いて、サセプタ温度を所定のコンタクト層形成温度としたうえで、有機金属原料ガスの流量比をコンタクト層６の組成に応じて調整し、コンタクト層６を所定の厚みに形成する。コンタクト層６が形成されれば、エピタキシャル基板１０が作製されたことになる。なお、上述のように、コンタクト層６は１０8Ωｃｍ以上の比抵抗を有するように形成されればよく、必ずしも高い結晶性を有する必要はないことから、コンタクト層形成温度は、障壁層形成温度と同等程度か、それ以上であればよい。コンタクト層６が十分な結晶性を有し、より高い比抵抗を有するようにするのであれば、コンタクト層形成温度は、１０５０℃～１２００℃程度の温度に定められるのが好ましい。
　エピタキシャル基板１０が形成されると、これを用いてＨＥＭＴ素子が形成される。以降の各工程は、公知の手法で実現されるものである。
　まず、フォトリソグラフィープロセスと真空蒸着法を用いて、コンタクト層６の形成対象個所に、ソース電極７およびドレイン電極８となる多層金属パターンを形成する。
　次いで、ソース電極７およびドレイン電極８のオーミック性を良好なものにするため、これらソース電極７およびドレイン電極８が形成されたエピタキシャル基板１０に対し、６５０℃～１０００℃の所定温度の窒素ガス雰囲気中において、数十秒間の熱処理を施す。
　続いて、フォトリソグラフィープロセスと真空蒸着法を用いて、コンタクト層６の形成対象個所に、ゲート電極９となる多層金属パターンを形成する。
　その後、ダイシングにより所定のサイズにチップ化することで、多数個のＨＥＭＴ素子２０が得られる。得られたＨＥＭＴ素子２０に対しては、適宜にダイボンディングやワイヤボンディングが施される。
　　＜熱処理による電極剥離の抑制＞
　上述した態様にて、逆方向漏れ電流の低減されたＨＥＭＴ素子２０が得られるが、好ましくは、作製過程において、ゲート電極９の接合を強化する（ゲート電極９の剥離を防止する）目的で、ＨＥＭＴ素子２０を対象に、さらに窒素雰囲気下での熱処理が施される。
　具体的には、ゲート電極９の形成までが行われたＨＥＭＴ素子２０を、５００℃～９００℃の間の所定温度の窒素ガス雰囲気中に保持して、数十秒の熱処理を施す。
　１枚の母基板から同時に複数のＨＥＭＴ素子２０を作製するいわゆる多数個取りを行った場合に、ゲート電極９が剥離したＨＥＭＴ素子２０の割合を剥離率とするとき、熱処理を施さない場合の剥離率は、ゲート電極９の形成材料によって異なるが低いものでも３０％程度であり、高いものでは７０％以上にも達する。これに対して、同じ形成材料にてゲート電極９を形成し、熱処理を施した場合には、剥離率はほぼ０％となる。これは、熱処理によって電極金属材料が障壁層５に拡散固溶することで、障壁層５とゲート電極９の接合界面Ｉに形成される界面層が、両者の密着性の向上に寄与するためである。すなわち、上述の熱処理は、当該界面層を形成させる工程であるともいえる。
　一方で、このように熱処理を施した場合においても、逆方向漏れ電流は、熱処理を施さない場合と同程度に抑制されたままである。このことは、熱処理を施すことで、ゲート電極９が障壁層５に対して十分な接合強度にてショットキー接合され、かつ、逆方向漏れ電流の十分に小さいＨＥＭＴ素子２０が、高い歩留まりで得られることを意味している。
　以上、説明したように、本実施の形態によれば、障壁層の上に絶縁性のコンタクト層を設け、該コンタクト層に対してショットキー接合によりゲート電極の形成を行い、ＭＩＳ接合を形成することで、障壁層の上に直接にショットキー接合によりゲート電極の形成を行う場合に比して、逆方向漏れ電流が大きく低減されたＨＥＭＴ素子が実現される。また、ゲート電極形成後に窒素雰囲気下で熱処理を行うようにすることで、ゲート電極の剥離が防止されるので、ショットキー特性の優れたＨＥＭＴ素子を安定的に得ることができる。
　　＜変形例＞
　上述の実施の形態においては、ＨＥＭＴ素子を対象として説明を行っているが、ゲート電極と障壁層との間にＭＩＳ接合を形成する態様は、ショットキー接合を用いる他の電子デバイス、例えば、ショットキーバリアダイオードや、フォトセンサなどにも、同様に適用が可能である。
　（実施例１）
　本実施例においては、上述の実施の形態に係るＨＥＭＴ素子２０として、障壁層５の組成、ゲート電極９の構成、およびゲート電極９の熱処理の有無という３つの作製条件の組み合わせがそれぞれに異なる、２４種類のＨＥＭＴ素子２０を作製した。なお、各種類ともに、１つの母基板から５０個ずつのＨＥＭＴ素子を作製するようにした。そして、得られた各種類のＨＥＭＴ素子２０について、ゲート電極９の剥離率と、逆方向漏れ電流とを評価した。それぞれのＨＥＭＴ素子２０に固有の形成条件と、ゲート電極の剥離率と、－１００Ｖ印加時の逆方向漏れ電流の測定結果とを、表１に一覧にして示す。
　はじめに、それぞれのＨＥＭＴ素子２０のためのエピタキシャル基板１０を作製した。その際、スペーサ層４の形成までは、全てのエピタキシャル基板１０について同一の条件で行った。
　具体的には、まず、下地基板１として（０００１）面方位の２インチ径の６Ｈ－ＳｉＣ基板を複数枚用意した。厚みは３００μｍであった。それぞれの基板について、ＭＯＣＶＤ炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を３０ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって下地基板１を昇温した。
　サセプタ温度が１０５０℃に達すると、ＴＭＡバブリングガスとアンモニアガスをリアクタ内に導入し、バッファ層として厚さ２００ｎｍのＡｌＮ層を形成した。
　続いて、サセプタ温度を所定の温度とし、有機金属原料ガスとしてのＴＭＧバブリングガスとアンモニアガスとを所定の流量比でリアクタ内に導入し、チャネル層３としてのＧａＮ層を２μｍの厚みに形成した。
　チャネル層３が得られると、リアクタ圧力を１０ｋＰａとし、次いでＴＭＡバブリングガスとアンモニアガスをリアクタ内に導入し、スペーサ層４として厚さ１ｎｍのＡｌＮ層を形成した。
　スペーサ層４を形成した後、続いて、障壁層５を形成した。障壁層５の組成は、Ｉｎ0.14Ａｌ0.86Ｎ、Ｉｎ0.18Ａｌ0.82Ｎ、Ｉｎ0.24Ａｌ0.76Ｎの３水準に違えた。なお、サセプタ温度は各々の試料において、７７０℃、７４５℃、７２０℃とした。また、障壁層５の厚みは、いずれも１５ｎｍとした。
　障壁層５の形成後、サセプタ温度を再び１０５０℃とした後、コンタクト層６としてのＡｌＮ層を３ｎｍの厚みに形成した。すなわち、コンタクト層６の形成条件は、全てのＨＥＭＴ素子２０について同じとした。なお、このようにして得られるコンタクト層６の比抵抗は１０15Ωｃｍ程度であり、ＡｌＮ層が絶縁性を有することは、あらかじめ確認されている（以下の実施例でも同様）。
　コンタクト層６が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板１０を取り出した。以上の手順により、それぞれのエピタキシャル基板１０が得られた。
　続いて、コンタクト層６の上面のソース電極７およびドレイン電極８の形成対象箇所に、フォトリソグラフィープロセスと真空蒸着法とを用いて、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／７５／１５／１００ｎｍ）からなる電極パターンを形成した。その後、窒素中で８００℃、３０秒間の熱処理を行った。
　続いて、コンタクト層６の上面のゲート電極９の形成対象個所に、フォトリソグラフィープロセスと真空蒸着法とを用いて、ゲート電極９のパターンを形成した。ゲート電極９としては、Ｎｉ／Ａｕ（膜厚６ｎｍ／１２ｎｍ）、Ｐｄ／Ａｕ（６ｎｍ／１２ｎｍ）、およびＰｔ／Ａｕ（６ｎｍ／１２ｎｍ）の３種類の多層金属電極と、Ａｕのみの単層金属電極（１２ｎｍ）との計４種類を形成した。なお、ゲート電極９は、コンタクト層６との接合部が１ｍｍ×１ｍｍのサイズとなるように形成した。
　ゲート電極９のパターンの形成後、ゲート電極９に対する熱処理を「あり」と定めたＨＥＭＴ素子２０についてのみ、窒素中で６００℃、３０秒間の熱処理を行った。
　最後に、ダイシングによりチップ化することで、５０個のＨＥＭＴ素子２０を得た。
　得られたＨＥＭＴ素子２０について、ゲート電極９の剥離の有無を目視ならびに顕微鏡により評価し、全５０個に対する、ゲート電極９の剥離が認められたＨＥＭＴ素子２０の個数の比として、剥離率を求めた。また、ダイボンディングおよびワイヤボンディングを行ったうえで、－１００Ｖ印加時の逆方向漏れ電流を測定した。これらにより、表１に示す結果が得られた。なお、逆方向漏れ電流については、ゲート電極９が剥離していないＨＥＭＴ素子２０について得られた測定結果の平均値を示している。
　（比較例）
　比較例として、コンタクト層６を設けず、障壁層５の上面に直接にソース電極７、ドレイン電極、およびゲート電極９を形成するようにした他は、実施例１のＨＥＭＴ素子２０と同じ作製条件で、２４種類のＨＥＭＴ素子を作製した。比較例に係るＨＥＭＴ素子についての、固有の形成条件と、剥離率および逆方向漏れ電流の評価結果とを、表２に一覧にして示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　（実施例１と比較例の対比）
　表１および表２に示す結果からは、実施例１に係る全てのＨＥＭＴ素子２０において、その逆方向漏れ電流が、コンタクト層６以外を同一の条件として作製した比較例に係るＨＥＭＴ素子における逆方向漏れ電流の１／１００から１／１０００程度にまで抑制されていることがわかる。係る結果は、コンタクト層６を設けることが逆方向漏れ電流の低減に効果があることを示している。
　また、ゲート電極９の形成材料の種類によって多少の大小はあるものの、ゲート電極９の形成後に熱処理を行っていないＨＥＭＴ素子２０については、実施例１、比較例問わず、比較的高い比率でゲート電極９が剥離していた。剥離率は低くても２０～３０％程度であり、高いものでは７０％超である。これに対して、熱処理を行ったＨＥＭＴ素子２０については、どの電極形成材料を用いた場合も、全く剥離が確認されなかった。
　ただし、比較例においては、熱処理を行わない場合に１０-5～１０-6Ａオーダーである逆方向漏れ電流が、熱処理を行った場合には１０-2～１０-3Ａオーダーと著しく大きくなっていた。
　このことは、コンタクト層６を備えていないＨＥＭＴ素子に対して、ゲート電極形成後に熱処理を行うことは、ゲート電極の剥離防止という効果は得られるものの、逆方向漏れ電流を著しく増大させてしまうため、ショットキー接合特性の優れたＨＥＭＴ素子を得るという目的は達成出来ないことを意味している。
　これに対して、実施例１においては、ゲート電極９の形成材料の種類によらず、熱処理を行わなかったＨＥＭＴ素子２０の逆方向漏れ電流が１０-8～１０-9Ａオーダーと比較例よりも十分に小さく、熱処理を行ったＨＥＭＴ素子２０についてもその値はほとんど変わらなかった。
　以上の結果は、実施例１に係るＨＥＭＴ素子のように、障壁層の上にコンタクト層を設け、コンタクト層に対してゲート電極をショットキー接合してＭＩＳ接合を形成することで、障壁層の上に直接にゲート電極をショットキー接合したＨＥＭＴ素子よりも、逆方向漏れ電流が著しく抑制されたＨＥＭＴ素子が実現可能であること、および、ゲート電極形成後に熱処理を行うことで、ゲート電極の剥離がほぼ確実に防止できることを、指し示している。
　（実施例２）
　本実施例では、コンタクト層６を設けない場合を含め、コンタクト層６の厚みを種々に違えたＨＥＭＴ素子２０を作製した。具体的には、コンタクト層６の厚みを０ｎｍ、０．１ｎｍ、０．５ｎｍ、１．５ｎｍ、３ｎｍ、６ｎｍ、８ｎｍ、１０ｎｍの８水準とする一方、ゲート電極９の形成材料をＮｉ／Ａｕ（膜厚６ｎｍ／１２ｎｍ）のみとし、ゲート電極形成後の熱処理を全て有りとしたほかは、実施例１と同様の手順でＨＥＭＴ素子を作製した。
　なお、係るＨＥＭＴ素子作製の途中、エピタキシャル基板１０が得られた時点で、ＡＦＭ（原子間力顕微鏡）にて、コンタクト層６の表面粗さ（ＲＭＳ値）を測定した。測定範囲は３μｍ×３μｍとした。
　また、得られたＨＥＭＴ素子について、実施例１と同様に逆方向漏れ電流を測定した。
　図２は、コンタクト層６の表面粗さをその厚みに対してプロットした図である。また、図３は、逆方向漏れ電流をコンタクト層６の厚みに対してプロットした図である。
　図２と図３とを対比すると、いずれの場合も、コンタクト層６の厚みが０ｎｍの場合（つまりはコンタクト層６を設けない場合）に値が最大で、コンタクト層６の厚みが０．５ｎｍまでの間で値が急落し、０．５ｎｍ以上では０ｎｍのときよりも小さな値で概ね横ばいとなっている。このことは、コンタクト層６を０．５ｎｍ以上の厚みに形成することで、その表面平坦性が向上し、かつ、係る表面平坦性の優れたコンタクト層６の上にゲート電極９を設けることで、逆方向漏れ電流が低減されることを意味している。
　さらには、それぞれのＨＥＭＴ素子について、オーミック性電極（ソース電極７およびドレイン電極８）におけるコンタクト抵抗を測定した。図４は、得られたコンタクト抵抗をコンタクト層６の厚みに対してプロットした図である。
　図４からは、コンタクト層６の厚みが６ｎｍ以下の範囲ではコンタクト抵抗が１．０×１０-5／Ωｃｍ2以下でほぼ一定であるのに対して、コンタクト層６の厚みが６ｎｍを越えると、コンタクト抵抗が急激に増大することがわかる。係る結果は、オーミック性電極におけるコンタクト抵抗を十分に低い値に保つという観点からは、コンタクト層６の厚みを６ｎｍ以下とするのがよいことを示している。
　（実施例３）
　実施例１に係るＨＥＭＴ素子のうち、障壁層５の組成がいずれもＩｎ0.18Ａｌ0.82Ｎであるものについて、熱処理を行ったものと、熱処理を行わなかったもののそれぞれを対象に、オージェ電子分光法により主要元素のデプスプロファイルを測定した。図５は、係る測定により得られたデプスプロファイルを示す図である。なお、図５においては、熱処理を行ったものを「熱処理後」、熱処理を行わなかったものを「熱処理前」と表記している。図５に示す結果は、熱処理を行うことによって、ゲート電極９を構成する金属元素（Ｎｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ、Ａｕ）がＡｌＮ表面近傍に拡散固溶し、両者の接合界面Ｉに界面層が形成されることを明瞭に示している。この結果は、熱処理によるゲート電極９の剥離防止に界面層の形成が寄与していることを示唆している。
　１　下地基板
　２　バッファ層
　３　チャネル層
　３ｅ　二次元電子ガス領域
　４　スペーサ層
　５　障壁層
　６　コンタクト層
　７　ソース電極
　８　ドレイン電極
　９　ゲート電極
　１０　エピタキシャル基板
　２０　ＨＥＭＴ素子
　Ｉ　接合界面

Claims (31)

  1. 　下地基板の上にIII族窒化物層群を（０００１）結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、
    　ショットキー性電極と、
    を備える半導体素子であって、
    　前記エピタキシャル基板が、
    　　Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｚ１＞０）なる組成の第１のIII族窒化物からなるチャネル層と、
    　　Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、ｘ２＞０、ｙ２＞０）なる組成の第２のIII族窒化物からなる障壁層と、
    　　絶縁性を有する第３のIII族窒化物からなり前記障壁層に隣接するコンタクト層と、
    を備え、
    　前記ショットキー性電極が前記コンタクト層に接合されてなる、
    ことを特徴とする半導体素子。
  2. 　請求項１に記載の半導体素子であって、
    　前記第２のIII族窒化物のバンドギャップが前記第１のIII族窒化物のバンドギャップよりも大きい、
    ことを特徴とする半導体素子。
  3. 　請求項１または請求項２に記載の半導体素子であって、
    　前記第３のIII族窒化物のバンドギャップが前記第２のIII族窒化物のバンドギャップよりも大きい、
    ことを特徴とする半導体素子。
  4. 　請求項１ないし請求項３のいずれかに記載の半導体素子であって、
    　前記第３のIII族窒化物がＡｌＮである、
    ことを特徴とする半導体素子。
  5. 　請求項１ないし請求項４のいずれかに記載の半導体素子であって、
    　前記ショットキー性電極と前記コンタクト層とのショットキー接合が、窒素ガス雰囲気下での熱処理によって強化されてなる、
    ことを特徴とする半導体素子。
  6. 　請求項５に記載の半導体素子であって、
    　前記ショットキー性電極と前記コンタクト層との間に前記熱処理により形成された界面層を備えることを特徴とする半導体素子。
  7. 　請求項６に記載の半導体素子であって、
    　前記界面層が、前記コンタクト層の構成元素と前記ショットキー性電極の構成元素を含んでいることを特徴とする半導体素子。
  8. 　請求項６または請求項７に記載の半導体素子であって、
    　前記ショットキー性電極がＮｉ、Ｐｔ、Ｐｄ、Ａｕの少なくとも１つを含んでなり、
    　前記界面層が、前記第３のIII族窒化物にＮｉ、Ｐｔ、Ｐｄ、Ａｕの少なくとも１つが固溶することにより形成されてなる、
    ことを特徴とする半導体素子。
  9. 　請求項１ないし請求項８のいずれかに記載の半導体素子であって、
    　前記コンタクト層の自乗平均表面粗さが０．５ｎｍ以下である、
    ことを特徴とする半導体素子。
  10. 　請求項９に記載の半導体素子であって、
    　前記コンタクト層の膜厚が０．５ｎｍ以上６ｎｍ以下である、
    ことを特徴とする半導体素子。
  11. 　請求項１ないし請求項１０のいずれかに記載の半導体素子であって、
    　前記第２のIII族窒化物が、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、０．１４≦ｘ２≦０．２４）である、
    ことを特徴とする半導体素子。
  12. 　請求項１ないし請求項１１のいずれかに記載の半導体素子であって、
    　前記第１のIII族窒化物がＡｌy1Ｇａz1Ｎ（ｙ１＋ｚ１＝１、ｚ１＞０）である、
    ことを特徴とする半導体素子。
  13. 　請求項１２に記載の半導体素子であって、
    　前記第１のIII族窒化物がＧａＮである、
    ことを特徴とする半導体素子。
  14. 　請求項１２または請求項１３に記載の半導体素子であって、
    　前記チャネル層と前記障壁層との間に、Ｉｎx4Ａｌy4Ｇａz4Ｎ（ｘ４＋ｙ４＋ｚ４＝１、ｙ４＞０）なる組成を有し、前記第２のIII族窒化物よりもバンドギャップが大きい第４のIII族窒化物からなるスペーサ層をさらに備える、
    ことを特徴とする半導体素子。
  15. 　請求項１４に記載の半導体素子であって、
    　前記第４のIII族窒化物がＡｌＮである、
    ことを特徴とする半導体素子。
  16. 　請求項１ないし請求項１５のいずれかに記載の半導体素子であって、
    　オーミック性電極が前記ショットキー性電極と同一の前記コンタクト層に接合されてなる、
    ことを特徴とする半導体素子。
  17. 　請求項１６に記載の半導体素子であるＨＥＭＴ素子であって、
    　前記ショットキー性電極がゲート電極であり、前記オーミック性電極がソース電極およびドレイン電極である、
    ことを特徴とするＨＥＭＴ素子。
  18. 　下地基板の上にIII族窒化物層群を（０００１）結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、
    　ショットキー性電極と、
    を備える半導体素子の製造方法であって、
    　下地基板の上に、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｚ１＞０）なる組成の第１のIII族窒化物にてチャネル層を形成するチャネル層形成工程と、
    　前記チャネル層の上に、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、ｘ２＞０、ｙ２＞０）なる組成の第２のIII族窒化物にて障壁層を形成する障壁層形成工程と、
    　絶縁性を有する第３のIII族窒化物にてコンタクト層を前記障壁層に隣接形成するコンタクト層形成工程と、
    　前記コンタクト層にショットキー性電極を接合形成するショットキー性電極形成工程と、
    を備えることを特徴とする半導体素子の製造方法。
  19. 　請求項１８に記載の半導体素子の製造方法であって、
    　前記第２のIII族窒化物のバンドギャップが前記第１のIII族窒化物のバンドギャップよりも大きい、
    ことを特徴とする半導体素子の製造方法。
  20. 　請求項１８または請求項１９に記載の半導体素子の製造方法であって、
    　前記第３のIII族窒化物のバンドギャップが前記第２のIII族窒化物のバンドギャップよりも大きい、
    ことを特徴とする半導体素子の製造方法。
  21. 　請求項１８ないし請求項２０のいずれかに記載の半導体素子の製造方法であって、
    　前記第３のIII族窒化物がＡｌＮである、
    ことを特徴とする半導体素子の製造方法。
  22. 　請求項１８ないし請求項２１のいずれかに記載の半導体素子の製造方法であって、
    　前記ショットキー性電極が接合形成された半導体素子を窒素ガス雰囲気下で熱処理する熱処理工程、
    をさらに備えることを特徴とする半導体素子の製造方法。
  23. 　請求項２２に記載の半導体素子の製造方法であって、
    　前記熱処理工程においては、前記ショットキー製電極と前記コンタクト層との間に界面層を形成させる、
    ことを特徴とする半導体素子の製造方法。
  24. 　請求項２３に記載の半導体素子の製造方法であって、
    　前記界面層が、前記コンタクト層の構成元素と前記ショットキー性電極の構成元素を含んでいることを特徴とする半導体素子の製造方法。
  25. 　請求項２３または請求項２４に記載の半導体素子の製造方法であって、
    　前記ショットキー性電極形成工程においては、前記ショットキー性電極をＮｉ、Ｐｔ、Ｐｄ、Ａｕの少なくとも１つを含むように形成し、
    　前記熱処理工程において、前記界面層は、前記第３のIII族窒化物にＮｉ、Ｐｔ、Ｐｄ、Ａｕの少なくとも１つが固溶することにより形成される、
    ことを特徴とする半導体素子の製造方法。
  26. 　請求項１８ないし請求項２５のいずれかに記載の半導体素子の製造方法であって、
    　前記第２のIII族窒化物が、Ｉｎx2Ａｌy2Ｎ（ｘ２＋ｙ２＝１、０．１４≦ｘ２≦０．２４）である、
    ことを特徴とする半導体素子の製造方法。
  27. 　請求項１８ないし請求項２６のいずれかに記載の半導体素子の製造方法であって、
    　前記第１のIII族窒化物がＡｌy1Ｇａz1Ｎ（ｙ１＋ｚ１＝１、ｚ１＞０）である、
    ことを特徴とする半導体素子の製造方法。
  28. 　請求項２７に記載の半導体素子の製造方法であって、
    　前記第１のIII族窒化物がＧａＮである、
    ことを特徴とする半導体素子の製造方法。
  29. 　請求項２７または請求項２８に記載の半導体素子の製造方法であって、
    　前記チャネル層と前記障壁層との間に、Ｉｎx4Ａｌy4Ｇａz4Ｎ（ｘ４＋ｙ４＋ｚ４＝１、ｙ４＞０）なる組成を有し、前記第２のIII族窒化物よりもバンドギャップが大きい第４のIII族窒化物にてスペーサ層を形成するスペーサ層形成工程、
    をさらに備えることを特徴とする半導体素子の製造方法。
  30. 　請求項２９に記載の半導体素子の製造方法であって、
    　前記第４のIII族窒化物がＡｌＮである、
    ことを特徴とする半導体素子の製造方法。
  31. 　請求項１８ないし請求項３０のいずれかに記載の半導体素子の製造方法であって、
    　前記ショットキー性電極が形成される前記コンタクト層にオーミック性電極を接合形成するオーミック性電極形成工程、
    をさらに備えることを特徴とする半導体素子の製造方法。
PCT/JP2011/065938 2010-07-29 2011-07-13 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法 WO2012014675A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11812267.0A EP2600393A4 (en) 2010-07-29 2011-07-13 SEMICONDUCTOR ELEMENT, HIGH-FREQUENCY MOBILITY TRANSISTOR ELEMENT, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
CN2011800038060A CN102576679A (zh) 2010-07-29 2011-07-13 半导体元件、hemt元件以及半导体元件的制造方法
JP2012526413A JPWO2012014675A1 (ja) 2010-07-29 2011-07-13 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US13/415,066 US20120168771A1 (en) 2010-07-29 2012-03-08 Semiconductor element, hemt element, and method of manufacturing semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010170304 2010-07-29
JP2010-170304 2010-07-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/415,066 Continuation US20120168771A1 (en) 2010-07-29 2012-03-08 Semiconductor element, hemt element, and method of manufacturing semiconductor element

Publications (1)

Publication Number Publication Date
WO2012014675A1 true WO2012014675A1 (ja) 2012-02-02

Family

ID=45529891

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/065938 WO2012014675A1 (ja) 2010-07-29 2011-07-13 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20120168771A1 (ja)
EP (1) EP2600393A4 (ja)
JP (1) JPWO2012014675A1 (ja)
CN (1) CN102576679A (ja)
WO (1) WO2012014675A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP2016207748A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN104393038A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 高击穿电压InAlN/AlGaN高电子迁移率晶体管及其制作方法
CN104538302B (zh) * 2014-12-09 2017-05-31 电子科技大学 一种增强型hemt器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2009302370A (ja) * 2008-06-16 2009-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2010045343A (ja) * 2008-07-15 2010-02-25 Imec 半導体デバイス
JP2010109326A (ja) * 2008-09-30 2010-05-13 Ngk Insulators Ltd 受光素子および受光素子の作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924239B2 (ja) * 1991-03-26 1999-07-26 三菱電機株式会社 電界効果トランジスタ
US20050077538A1 (en) * 2003-10-10 2005-04-14 The Regents Of The University Of California Design methodology for multiple channel heterostructures in polar materials
WO2005069388A1 (ja) * 2004-01-20 2005-07-28 Nichia Corporation 半導体発光素子
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US8039740B2 (en) * 2007-06-20 2011-10-18 Rosestreet Labs Energy, Inc. Single P-N junction tandem photovoltaic device
WO2009119356A1 (ja) * 2008-03-24 2009-10-01 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2011077386A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、エピタキシャル基板、及び高電子移動度トランジスタを作製する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2009302370A (ja) * 2008-06-16 2009-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2010045343A (ja) * 2008-07-15 2010-02-25 Imec 半導体デバイス
JP2010109326A (ja) * 2008-09-30 2010-05-13 Ngk Insulators Ltd 受光素子および受光素子の作製方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
F. MEDJDOUB; J.-F. CARLIN; M. GONSCHOREK; E. FELTIN; M.A. PY; D. DUCATTEAU; C. GAQUIERE; N. GRANDJEAN; E. KOHN: "Can InAIN/GaN be an alternative to high power/high temperature AlGaN/GaN devices?", IEEE IEDM TECH. DIGEST IN IEEE IEDM, 2006, pages 673
See also references of EP2600393A4
STACIA KELLER; YI-FENG WU; GIACINTA PARISH; NAIQIAN ZIANG; JANE J. XU; BERND P. KELLER; STEVEN P. DENBAARS; UMESH K. MISHRA: "Gallium Nitride Based High Power Heterojunction Field Effect Transistors: process Development and Present Status at USCB", IEEE TRANS. ELECTRON DEVICES, vol. 48, 2001, pages 552, XP011017534
TOSHIHIDE KIKKAWA: "Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", JPN. J. APPL. PHYS., vol. 44, 2005, pages 4896, XP001502263, DOI: doi:10.1143/JJAP.44.4896

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US9478650B2 (en) 2012-08-10 2016-10-25 Ngk Insulators, Ltd. Semiconductor device, HEMT device, and method of manufacturing semiconductor device
JP2016207748A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
CN102576679A (zh) 2012-07-11
EP2600393A4 (en) 2014-07-02
US20120168771A1 (en) 2012-07-05
EP2600393A1 (en) 2013-06-05
JPWO2012014675A1 (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
JP5782033B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JP5634681B2 (ja) 半導体素子
TWI230978B (en) Semiconductor device and the manufacturing method thereof
WO2014024310A1 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
WO2009119356A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2014053639A (ja) 半導体素子用エピタキシャル基板の作製方法
JP5562579B2 (ja) 半導体素子用エピタキシャル基板の作製方法
WO2012014675A1 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP5308290B2 (ja) 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JP5806545B2 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP2011222969A (ja) 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180003806.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2012526413

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2011812267

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11812267

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE