WO2012005075A1 - 撮像装置および撮像装置の製造方法 - Google Patents

撮像装置および撮像装置の製造方法 Download PDF

Info

Publication number
WO2012005075A1
WO2012005075A1 PCT/JP2011/063104 JP2011063104W WO2012005075A1 WO 2012005075 A1 WO2012005075 A1 WO 2012005075A1 JP 2011063104 W JP2011063104 W JP 2011063104W WO 2012005075 A1 WO2012005075 A1 WO 2012005075A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
substrate
imaging device
wiring
electrode pad
Prior art date
Application number
PCT/JP2011/063104
Other languages
English (en)
French (fr)
Inventor
和洋 吉田
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Priority to EP11803411.5A priority Critical patent/EP2592654A4/en
Publication of WO2012005075A1 publication Critical patent/WO2012005075A1/ja
Priority to US13/734,086 priority patent/US9537023B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only

Definitions

  • the present invention relates to an image pickup apparatus having a semiconductor substrate on which a solid-state image pickup element is disposed and a method for manufacturing the image pickup apparatus, and more particularly to a chip size package type image pickup apparatus and a method for manufacturing the image pickup apparatus.
  • a CSP type semiconductor device includes a semiconductor element disposed on a first main surface of a semiconductor substrate, an electrode pad disposed on the first main surface, and a second main surface of the semiconductor substrate. External connection terminals, a substrate through hole that penetrates the semiconductor substrate from the second main surface and reaches the back surface of the electrode pad, and a back surface that electrically connects the back surface of the electrode pad and the external connection terminal through the substrate through hole Wiring.
  • the CSP type semiconductor device can reduce a space required for mounting such as wire bonding.
  • CSPs having various configurations have also been proposed for image pickup apparatuses having an image pickup element manufactured on a semiconductor substrate such as a CCD image sensor and a CMOS image sensor.
  • a semiconductor substrate made of silicon transmits infrared light.
  • the image sensor senses infrared light as well as visible light. For this reason, not only the incident light from the light receiving unit side (first main surface side) of the image sensor, but also the infrared light incident from the back surface (second main surface) side of the silicon substrate and transmitted through the silicon substrate, There is a possibility that the image sensor outputs an erroneous signal by reaching and sensing the image sensor.
  • Japanese Laid-Open Patent Publication No. 2001-128072 and Japanese Laid-Open Patent Publication No. 2009-099951 propose to provide a light shielding layer on the back surface of a semiconductor substrate constituting an imaging device.
  • An imaging device includes a semiconductor substrate having a first main surface and a second main surface that transmits infrared light, and visible light and infrared light disposed on the first main surface.
  • An image sensor having an image sensing unit that senses light, an electrode pad disposed on the first main surface, and the first main surface connecting the image sensor and the electrode pad.
  • Surface wiring, external connection terminals disposed on the second main surface, The electrode pad and the external connection terminal are connected to the second main surface through a substrate through hole that penetrates the semiconductor substrate from the second main surface and reaches the back surface of the electrode pad. Covering the back surface wiring, a frame-shaped groove portion surrounding the region facing the imaging unit on the second main surface, and a region surrounded by the groove portion on the second main surface; A light shielding layer disposed on the main surface.
  • a method for manufacturing an imaging device wherein the first main surface of a semiconductor substrate that has a first main surface and a second main surface and transmits infrared light includes visible light and the first main surface.
  • the semiconductor substrate is etched from the main surface side, and a substrate through-hole penetrating the semiconductor substrate at a position facing the electrode pad and a groove portion surrounding the region facing the imaging unit in a frame shape are formed simultaneously.
  • a through hole / groove portion forming step, a back surface wiring from the back surface of the electrode pad to the second main surface through the substrate through hole, and a light shielding layer that covers the groove portion and a region surrounded by the groove portion; Are arranged simultaneously on the second main surface.
  • the back wiring / shielding layer disposed step that comprises a.
  • FIG. 4 is a cross-sectional view of the imaging apparatus according to the embodiment, taken along line IV-IV in FIG. 3. It is sectional drawing for demonstrating the manufacturing method of the imaging device of embodiment. It is sectional drawing for demonstrating the manufacturing method of the imaging device of embodiment. It is sectional drawing for demonstrating the manufacturing method of the imaging device of embodiment. It is sectional drawing for demonstrating the manufacturing method of the imaging device of embodiment. It is sectional drawing for demonstrating the manufacturing method of the imaging device of embodiment. It is sectional drawing for demonstrating the manufacturing method of the imaging device of embodiment. It is sectional drawing for demonstrating the manufacturing method of the imaging device of embodiment. It is sectional drawing for demonstrating the manufacturing method of the imaging device of embodiment.
  • the imaging device 1 As shown in FIGS. 1 to 4, the imaging device 1 is bonded to a silicon substrate 11 that is a semiconductor substrate that transmits infrared light, and a first main surface 11A of the silicon substrate 11 via an adhesive layer 15. And a glass substrate 16 which is a transparent substrate.
  • An image sensor 13 is disposed on the first main surface 11A of the silicon substrate 11.
  • the imaging element 13 includes an imaging unit 13A and a peripheral circuit unit 13B disposed around the imaging unit 13A.
  • the image sensor 13 senses not only visible light but also infrared light having a wavelength of 820 to 1170 nm, for example.
  • the imaging unit 13A includes a light receiving region in which a plurality of photodiodes are disposed, a color filter disposed on the light receiving region, and a microlens disposed on the color filter.
  • the peripheral circuit unit 13B is a driving / signal processing circuit having a shift register, an output amplifier, an A / D converter, a memory circuit, and the like.
  • a plurality of electrode pads 14 made of a conductive film such as aluminum are disposed around the image pickup device 13, and each electrode pad 14 is connected to the image pickup device via a respective surface (maintenance) wiring 12. 13 is electrically connected.
  • the electrode pads 14 and the surface wiring 12 are insulated from the silicon substrate 11 by an insulating layer (not shown) such as silicon oxide.
  • a substrate through hole (hereinafter also referred to as “through hole”) 18 penetrating the silicon substrate 11 is formed under each electrode pad 14.
  • the through hole 18 passes through the silicon substrate 11, but the opening on the first main surface 11 ⁇ / b> A side is a via hole covered with the electrode pad 14.
  • the cross-sectional shape of the through-hole 18 is such that the taper shape in which the opening of the first main surface 11A (front surface) is smaller than the opening of the second main surface (back surface) 11B forms the back surface wiring 19 described later on the wall surface. It is preferable because it is easy to form a film.
  • the through hole 18 may have a cylindrical shape or a quadrangular prism shape in which the opening of the first main surface 11A is the same size as the opening of the second main surface 11B.
  • An insulating layer such as silicon oxide is formed in the through hole 18, the groove portion 21, and the second main surface 11B.
  • the insulating layer on the bottom surface 15B of the through hole 18 is partially removed so that the electrode pad 14 is exposed.
  • a back surface wiring 19 reaching the second main surface 11B is disposed inside the through hole 18, that is, the bottom surface 18B and the wall surface 18A where the back surface of the electrode pad 14 is exposed.
  • the back surface wiring 19 is made of a conductive film such as aluminum or copper.
  • a convex external connection terminal hereinafter also referred to as “external terminal” 20 made of a gold bump, a solder ball or the like for electrical connection with the outside. Is arranged.
  • the trench-shaped groove part 21 is formed in the 2nd main surface 11B so that the circumference
  • the cross-sectional shape of the groove 21 is preferably a tapered shape in which the opening or bottom surface of the first main surface 11A is smaller than the opening of the second main surface 11B in the same manner as the through hole 18. This is because the light shielding layer 22 is easily disposed on the wall surface.
  • the groove portion 21 has the same depth as the thickness of the silicon substrate 11, that is, the groove portion 21 penetrates the silicon substrate 11, in other words, from the first main surface 11 ⁇ / b> A to the bottom surface of the groove portion 21. It is particularly preferable that the thickness of the silicon substrate 11 is 0 ⁇ m.
  • the groove 21 has a depth of 50 to 100%, preferably 70 to 100% of the thickness of the silicon substrate 11, light incident on the image sensor 13 from the side surface 11C can be blocked. That is, when the thickness of the silicon substrate 11 is 50 ⁇ m, the depth of the groove 21 is 25 to 50 ⁇ m, preferably 35 to 50 ⁇ m, and particularly preferably 50 ⁇ m. For example, if the thickness of the silicon substrate 11 from the first main surface 11A to the bottom surface of the groove portion 21, in other words, the distance between the bottom surface of the groove portion 21 and the first main surface 11A is 10 ⁇ m or less, the side surface 11C The amount of infrared light incident on the image sensor 13 can be blocked to a level that does not cause a problem.
  • the formation position of the groove portion 21 is preferably 20 ⁇ m to 200 ⁇ m on the inner side wall 21A of the groove portion 21 having a tapered cross section from the outer periphery of the imaging portion 13A. If it is more than the said range, there is no possibility that formation of the groove part 21 will have a bad influence on 13 A of imaging parts, and if it is less than the said range, there will be no trouble in size reduction of the imaging device 1.
  • a light shielding layer 22 for blocking infrared light that adversely affects the image sensor 13 is disposed on the second main surface 11B surrounded by the side walls 21A and 21B of the groove portion 21 and the groove portion 21, a light shielding layer 22 for blocking infrared light that adversely affects the image sensor 13 is disposed. Yes.
  • the light shielding layer 22 disposed on the side walls (wall surfaces) 21A and 21B of the groove portion 21 blocks infrared light incident from the side surface 11C of the silicon substrate 11 and is disposed on the second main surface 11B. 22 blocks infrared light incident from the second major surface 11B.
  • the light shielding layer 22 has a function of blocking infrared light that is transmitted through the silicon substrate 11 and detected by the imaging device 13. That is, the light shielding layer 22 is infrared light having a wavelength that passes through the silicon substrate 11 and blocks infrared light having a wavelength that is detected by the imaging element 13. For example, if the light shielding layer 22 has a transmittance of 5% or less for infrared light having a wavelength of 820 to 1170 nm, it can prevent adverse effects due to infrared light.
  • the material of the light shielding layer 22 examples include a light shielding material, for example, a metal such as aluminum or copper, or an epoxy resin containing a light shielding substance such as carbon particles or pigment.
  • a metal which is the same material as the back surface wiring 19 is particularly preferable. This is because the light shielding layer 22 and the back surface wiring 19 can be disposed simultaneously.
  • the thickness of the light shielding layer 22 is preferably 0.2 to 5 ⁇ m.
  • the light shielding layer 22 only needs to cover at least the side wall 21 ⁇ / b> A inside the groove 21 (on the side of the image sensor 13) in order to block infrared light from the side surface 11 ⁇ / b> C from reaching the image sensor 13. It is not necessary to cover up to 21B.
  • the light shielding layer 22 may cover the side wall 21 ⁇ / b> A and the side wall 21 ⁇ / b> B, and the inside of the groove 21 may be filled with the light shielding layer 22.
  • FIGS. 5A to 5E are schematic views showing a cross-sectional structure for explaining the manufacturing method of the imaging apparatus of the present embodiment.
  • FIG. 5A A silicon substrate 11 made of a flat single crystal silicon having a first main surface 11A on which the image sensor 13 is disposed and a second main surface 11B opposite to the first main surface 11A is manufactured.
  • the imaging unit 13A of the imaging device 13 is a CCD image sensor or a CMOS image sensor that senses visible light and infrared light.
  • 5A shows an example in which the image pickup device 13 is provided inside the silicon substrate 11, but the image pickup device 13 provided separately from the silicon substrate 11 is provided on the silicon substrate 11. May be.
  • the peripheral circuit portion 13B of the imaging element 13 is electrically connected to the electrode pad 14 via the surface wiring 12 (not shown in FIG. 5A and the like).
  • the surface wiring 12 may be a multilayer wiring layer.
  • the multilayer wiring layer is arranged by repeatedly conducting a conductor layer made of aluminum, conductor layer patterning, an interlayer insulating layer made of a silicon oxide film, etc., and a planarization treatment by CMP (chemical mechanical polishing). It is a three-dimensional wiring layer formed by a plurality of conductor wiring layers provided and insulated by a plurality of interlayer insulating layers.
  • the interlayer insulating layer silicon nitride, polyimide, or various known low-k materials can be used.
  • a protective film having an inspection opening in the electrode pad 14 may be disposed on the first main surface 11A.
  • a part of the surface wiring 12 may be used as the electrode pad 14.
  • an element substrate 1A having a plurality of surface wirings 12 connected to the imaging element 13 and electrode pads 14 connected to the imaging element 13 via the plurality of surface wirings 12 is prepared.
  • FIG. 5B A glass substrate 16 that protects the imaging element 13 and the like is bonded to the first main surface 11A of the element substrate 1A via the adhesive layer 15. That is, the glass substrate 16 is bonded to the silicon substrate 11 so as to cover the first main surface 11A via the adhesive layer 15 made of an epoxy resin or the like. It is desirable that the transparent substrate and the adhesive layer 15 have a transmittance of 90% or more in the wavelength region of the light imaged by the image sensor 13.
  • the glass substrate 16 functions as a holding member for the element substrate 1A in the through hole / groove portion forming step, and also has a function of protecting the imaging element 13 and the like in the manufacturing step. That is, the imaging device to which the transparent substrate is bonded has high reliability, and the manufacturing method of the imaging device including the transparent substrate bonding step has a high manufacturing yield.
  • the adhesive layer 15 is not disposed on the light receiving region of the image sensor 13, and an air layer may be provided between the glass substrate 16 and the light receiving region.
  • an etch mask layer having an opening 18 ⁇ / b> C at a position facing the respective electrode pads 14 on the second main surface 11 ⁇ / b> B and a frame-shaped opening 21 ⁇ / b> C at a position surrounding the image sensor 13. 17 is disposed.
  • the etch mask layer 17 is a hard mask such as a silicon oxide film or a soft mask such as a photoresist.
  • the silicon substrate 11 is etched from the 2nd main surface 11B side, and the several through-hole 18 and the groove part 21 are formed simultaneously.
  • the through hole 18 and the groove portion 21 have a tapered shape in which the opening of the second main surface 11B is larger than the opening or the bottom surface of the first main surface.
  • the silicon oxide insulating layer under the electrode pad 14 is hardly etched.
  • the insulating layer becomes an etching stop layer. That is, as shown in FIG. 5D, the through hole 18 penetrates the silicon substrate 11, but the opening on the first main surface 11 A side is formed as a via hole covered with the electrode pad 14.
  • the groove portion 21 does not penetrate the silicon substrate 11 even if etching is performed at the same time.
  • the groove 21 may penetrate the silicon substrate 11 by adjusting the opening width.
  • the tapered through-hole 18 and the groove 21 are formed by using a single crystal silicon (100) substrate as the silicon substrate 11 and performing a wet etching process with an alkaline solution such as KOH or TMAH, thereby performing an etching rate in the ⁇ 100> direction.
  • an alkaline solution such as KOH or TMAH
  • the tapered through hole 18 and the groove 21 may be formed by using a dry etching process such as ICP-RIE.
  • a dry etching process such as ICP-RIE.
  • ICP-RIE dry etching process
  • the gas flow ratio of SF 6 and C 4 F 8 By appropriately adjusting the gas flow ratio of SF 6 and C 4 F 8 , A tapered through-hole having a desired wall inclination angle can be formed.
  • anisotropic wet etching is used, the inclination angle is uniquely determined to be 54.7 degrees with respect to the etching starting main surface.
  • the dry etching process a through hole having a tapered shape with a steep slope of 54.7 degrees can be formed, so that it is possible to cope with a case where the pitch (arrangement interval) of the electrode pads is narrow. .
  • FIG. 5E An insulating layer (not shown) such as silicon oxide is disposed on the through hole 18, the groove portion 21, and the second main surface 11 ⁇ / b> B from the second main surface 11 ⁇ / b> B side. After the insulating layer is partially removed so that the electrode pad 14 on the bottom surface 18B of the through hole 18 is exposed, the back surface wiring 19 and the light shielding layer 22 are simultaneously disposed. That is, a conductive film such as aluminum or copper is formed on the second main surface 11B by sputtering or vapor deposition.
  • the external terminal arranging step is performed.
  • the imaging apparatus 1 has a frame portion 21 formed from the second main surface 11B side in a frame shape so as to surround the periphery of the opposed region of the imaging element 13, and the first portion surrounded by the groove portion 21. And a light shielding layer 22 covering the region of the two main surfaces 11B.
  • the light shielding layer disposed in the groove portion 21 blocks light incident on the imaging element 13 from the side surface 11 ⁇ / b> C of the silicon substrate 11.
  • the light shielding layer covering the region of the second main surface 11B surrounded by the groove portion 21 blocks light incidence from the second main surface 11B to the image sensor 13.
  • the imaging device 1 since the imaging device 1 does not generate an erroneous signal of the imaging device 13 due to light incident on the imaging device 13 from the second main surface 11B of the silicon substrate 11 and the side surface 11C of the silicon substrate 11, the imaging operation is not performed. stable.
  • the light shielding layer 22 and the back surface wiring 19 can be simultaneously disposed of the same material, there is no need to newly provide a step of disposing the light shielding layer 22.
  • the groove portion 21 can be formed at the same time when the through hole 18 is formed, it is not necessary to newly provide a step for forming the groove portion.
  • the imaging device 1 manufactured by the above manufacturing method has a stable imaging operation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　撮像装置１は、シリコン基板１１の第１の主面１１Ａに配設された赤外光を感知する撮像素子１３と、第１の主面１１Ａに配設された電極パッド１４と、撮像素子１３と電極パッド１４とを接続する表面配線１２と、シリコン基板１１の第２の主面１１Ｂに配設された外部接続端子２０と、第２の主面１１Ｂ側からシリコン基板１１を貫通し電極パッド１４の裏面に達する基板貫通孔１８を介して電極パッド１４と外部接続端子２０とを接続する裏面配線１９と、撮像素子１３を囲む溝部２１と溝部２１に囲まれた領域とを覆う第２の主面１１Ｂに配設された遮光層２２と、を具備する。

Description

撮像装置および撮像装置の製造方法
　本発明は、固体撮像素子が配設された半導体基板を有する撮像装置および前記撮像装置の製造方法に関し、特にチップサイズパッケージ型の撮像装置および前記撮像装置の製造方法に関する。
　電子機器の小型化／薄型化とともに半導体装置の高密度実装の要求が強くなっている。この要求に伴い、半導体ベアチップまたはチップサイズパッケージ（ＣＳＰ）型の半導体装置を、配線板に直接実装する、いわゆるチップ実装技術が提案されている。例えば、ＣＳＰ型半導体装置は、半導体基板の第１の主面に配設された半導体素子と、第１の主面に配設された電極パッドと、半導体基板の第２の主面に配設された外部接続端子と、第２の主面から半導体基板を貫通し電極パッド裏面に到達する基板貫通孔と、基板貫通孔を介して電極パッド裏面と外部接続端子とを電気的に接続する裏面配線と、を有している。ＣＳＰ型半導体装置は、ワイヤボンディング等の実装に必要なスペースを削減することができる。
　ＣＣＤイメージセンサおよびＣＭＯＳイメージセンサ等の半導体基板に作製された撮像素子を有する撮像装置でも種々の構成のＣＳＰ化が提案されている。しかし、半導体基板の内部を透過した光が撮像素子に悪影響を及ぼすことがある。例えばシリコンからなる半導体基板は、赤外光を透過する。そして、撮像素子は赤外光も可視光と同様に感知する。このため、撮像素子の受光部側（第１の主面側）からの入射光だけでなく、シリコン基板の裏面（第２の主面）側から入射しシリコン基板を透過した赤外光が、撮像素子に到達して感知されることにより、撮像素子が誤信号を出力するおそれがあった。
　このため、例えば、日本国特開２００１－１２８０７２号公報および日本国特開２００９－０９９５９１号公報には、撮像装置を構成する半導体基板の裏面に、遮光層を設けることが提案されている。
　しかし、公知の撮像装置では、半導体基板の側面から入射した光が撮像素子の誤信号の原因となり、撮像動作が不安定となるおそれがあった。
　本発明は、撮像動作が安定した撮像装置および前記撮像装置の製造方法を提供することを目的とする。
　実施形態の撮像装置は、第１の主面と第２の主面とを有する、赤外光を透過する半導体基板と、前記第１の主面に配設された、可視光および前記赤外光を感知する撮像部を有する撮像素子と、前記第１の主面に配設された電極パッドと、前記撮像素子と前記電極パッドとを接続する、前記第１の主面に配設された表面配線と、前記第２の主面に配設された外部接続端子と、
　前記第２の主面から前記半導体基板を貫通し前記電極パッド裏面に達する基板貫通孔を介して、前記電極パッドと前記外部接続端子とを接続する、前記第２の主面に配設された裏面配線と、前記第２の主面の、前記撮像部と対向する領域を囲む額縁状の溝部と、前記第２の主面の、前記溝部に囲まれた領域と、を覆う、前記第２の主面に配設された遮光層と、を具備する。
　また別の実施形態の撮像装置の製造方法は、第１の主面と第２の主面とを有し、赤外光を透過する半導体基板の前記第１の主面に、可視光および前記赤外光を感知する撮像部を有する撮像素子と、電極パッドと、前記撮像素子と前記電極パッドとを接続する表面配線と、を有する撮像素子基板を作製する素子基板作製ステップと、第２の主面側から前記半導体基板をエッチングし、前記電極パッドと対向する位置にある前記半導体基板を貫通する基板貫通孔と、前記撮像部と対向する領域を額縁状に囲む溝部と、を同時に形成する貫通孔／溝部形成ステップと、前記基板貫通孔を介して、前記電極パッドの裏面から前記第２の主面に至る裏面配線と、前記溝部と前記溝部に囲まれた領域とを覆う遮光層と、を前記第２の主面に、同時に配設する裏面配線／遮光層配設ステップと、を具備する。
実施形態の撮像装置を第１の主面側から見た斜視図である。 実施形態の撮像装置を第２の主面側から見た斜視図である。 実施形態の撮像装置を第１の主面側から見た平面図である。 実施形態の撮像装置の図３におけるＩＶ－ＩＶ線に沿った断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。
　本発明を、実施形態の撮像装置１を例に説明する。図１～図４に示すように、撮像装置１は、赤外光を透過する半導体基板であるシリコン基板１１と、シリコン基板１１の第１の主面１１Ａに接着層１５を介して接合された透明基板であるガラス基板１６と、を有する。
　シリコン基板１１の第１の主面１１Ａには撮像素子１３が配設されている。撮像素子１３は、撮像部１３Ａと、撮像部１３Ａの周囲に配設された周辺回路部１３Ｂと、を有する。撮像素子１３は、可視光だけでなく、例えば、波長８２０～１１７０ｎｍの赤外光も感知する。
　撮像部１３Ａは、複数のフォトダイオードが配設された受光領域と、受光領域上に配設されたカラーフィルタおよびカラーフィルタ上に配設されたマイクロレンズと、を有する。
　周辺回路部１３Ｂは、シフトレジスタ、出力アンプ、Ａ／Ｄ変換器およびメモリー回路等を有する駆動用／信号処理用の回路である。
　撮像素子１３の周辺には、アルミニウム等の導電膜からなる複数の電極パッド１４が配設されており、それぞれの電極パッド１４は、それぞれの表面（おもてめん）配線１２を介して撮像素子１３と電気的に接続されている。なお電極パッド１４および表面配線１２とシリコン基板１１との間は酸化シリコン等の絶縁層（不図示）により絶縁されている。
　そして、それぞれの電極パッド１４の下には、シリコン基板１１を貫通する基板貫通孔（以下「貫通孔」ともいう）１８が形成されている。なお、貫通孔１８はシリコン基板１１を貫通しているが、第１の主面１１Ａ側の開口は電極パッド１４により覆われているビアホールである。
　貫通孔１８の断面形状は、第１の主面１１Ａ（おもて面）の開口が第２の主面（裏面）１１Ｂの開口よりも小さいテーパー形状が、後述する裏面配線１９を壁面に成膜しやすいため好ましい。しかし、貫通孔１８は第１の主面１１Ａの開口が第２の主面１１Ｂの開口と同じサイズの円柱形状または四角柱形状等でも良い。
　貫通孔１８、溝部２１および第２の主面１１Ｂには酸化シリコン等の絶縁層（不図示）が形成される。なお、貫通孔１８の底面１５Ｂ上の絶縁層は電極パッド１４が露出するように部分的に除去される。貫通孔１８の内部、すなわち、電極パッド１４の裏面が露出している底面１８Ｂおよび壁面１８Ａには、第２の主面１１Ｂに到る裏面配線１９が配設されている。なお、裏面配線１９はアルミニウムまたは銅等の導電膜からなる。第２の主面１１Ｂ上の裏面配線１９上には、外部との電気的接続を行うための金バンプまたはハンダボール等からなる凸形状の外部接続端子（以下、「外部端子」ともいう）２０が配設されている。
　そして、撮像装置１では、第２の主面１１Ｂに、撮像素子１３の周囲を囲むように、トレンチ状の溝部２１が形成されている。すなわち、溝部２１は第１の主面１１Ａに配設された撮像素子１３の直下の第２の主面１１Ｂの領域を、取り囲むように額縁状に形成されている。なお、溝部２１は、少なくとも撮像素子１３の撮像部１３Ａを取り囲んでいればよい。
　溝部２１の断面形状は、貫通孔１８と同様に第１の主面１１Ａの開口または底面が第２の主面１１Ｂの開口よりも小さいテーパー形状が好ましい。壁面に遮光層２２を配設しやすいためである。
　ここで、溝部２１は、深さがシリコン基板１１の厚さと同じであること、すなわち、溝部２１は、シリコン基板１１を貫通していること、言い換えれば第１の主面１１Ａから溝部２１の底面までのシリコン基板１１の厚みが０μｍであること、が特に好ましい。
　しかし、溝部２１は深さが、シリコン基板１１の厚さの５０～１００％、好ましくは７０～１００％であれば、側面１１Ｃから撮像素子１３に入射する光を遮断することができる。すなわち、シリコン基板１１の厚さが５０μｍの場合には、溝部２１の深さは、２５～５０μｍ、好ましくは３５～５０μｍ、特に好ましくは５０μｍである。例えば、第１の主面１１Ａから溝部２１の底面までのシリコン基板１１の厚み、言い換えれば、溝部２１の底面と第１の主面１１Ａとの間の距離が、１０μｍ以下であれば側面１１Ｃから撮像素子１３に入射する赤外光の光量を、問題が生じないレベルまで遮断することができる。
　溝部２１の形成位置は、断面がテーパー形状の溝部２１の内側の側壁２１Ａが撮像部１３Ａの外周から２０μｍ～２００μｍが好ましい。前記範囲以上であれば、溝部２１の形成が撮像部１３Ａに悪影響を及ぼすおそれがなく、前記範囲以下であれば撮像装置１の小型化に支障がない。
　そして、溝部２１の側壁２１Ａ、２１Ｂおよび溝部２１に囲まれた第２の主面１１Ｂ上には、撮像素子１３に悪影響を及ぼす赤外光を遮断するための、遮光層２２が配設されている。溝部２１の側壁（壁面）２１Ａ、２１Ｂに配設された遮光層２２は、シリコン基板１１の側面１１Ｃから入射する赤外光を遮断し、第２の主面１１Ｂ上に配設された遮光層２２は、第２の主面１１Ｂから入射する赤外光を遮断する。
　遮光層２２は、シリコン基板１１を透過し撮像素子１３により検出される赤外光を遮断する機能を有する。すなわち、遮光層２２は、シリコン基板１１を透過する波長の赤外光であり、かつ、撮像素子１３が検出する波長の赤外光を遮断する。遮光層２２は、例えば、波長８２０～１１７０ｎｍの赤外光の透過率５％以下であれば、赤外光による悪影響を防止できる。
　遮光層２２の材料としては、遮光可能な材料、例えば、アルミニウムもしくは銅等の金属、または、カーボン粒子もしくは顔料等の遮光物質を含むエポキシ樹脂などが挙げられる。なお、遮光層２２の材料としては、裏面配線１９と同じ材料である金属が特に好ましい。遮光層２２と裏面配線１９とを同時に配設できるためである。
　例えば、０．５μmのアルミニウム膜の前記赤外光透過率は０．１％であるために、遮光層２２の厚さは０．２～５μｍが好ましい。
　遮光層２２は、側面１１Ｃからの赤外光が撮像素子１３に到達するのを遮断するために、少なくとも、溝部２１内側（撮像素子１３側）の側壁２１Ａを覆っていればよく、外側の側壁２１Ｂまで覆っている必要はない。もちろん、遮光層２２が側壁２１Ａおよび側壁２１Ｂを覆っていてもよく、溝部２１の内部が遮光層２２で充填されていてもよい。
　次に、図５Ａ～図５Ｅを用いて、本実施形態の撮像装置１の製造方法について説明する。図５Ａ～図５Ｅは本実施形態の撮像装置の製造方法を説明するための、断面構造を示す模式図である。
＜素子基板作製ステップ＞　図５Ａ
　撮像素子１３が配設された第１の主面１１Ａと、第１の主面１１Ａと対向する第２の主面１１Ｂと、を有する平板の単結晶シリコンからなるシリコン基板１１が作製される。
　撮像素子１３の撮像部１３Ａは、可視光および赤外光を感知するＣＣＤイメージセンサまたはＣＭＯＳイメージセンサ等である。なお、図５Ａにおいてはシリコン基板１１の内部に撮像素子１３が配設されている例を示しているが、シリコン基板１１とは別に配設された撮像素子１３が、シリコン基板１１上に配設されていてもよい。
　撮像素子１３の周辺回路部１３Ｂは、表面配線１２（図５Ａ等では不図示）を介して電極パッド１４と電気的に接続されている。表面配線１２は、多層配線層であってもよい。多層配線層は、例えば、アルミニウムからなる導体層配設、導体層パターニング、シリコン酸化膜等からなる層間絶縁層配設、ＣＭＰ（ケミカルメカニカルポリシング）による平坦化処理、を順に繰り返し行うこと等により配設され、複数の層間絶縁層により絶縁された複数の導体配線層からなる立体配線層である。層間絶縁層はシリコン窒化物、ポリイミド、または公知の各種Ｌｏｗ－ｋ材料を用いることができる。
　さらに、図示しないが、電極パッド１４部分に検査のための開口を有する保護膜が、第１の主面１１Ａに配設されていてもよい。また表面配線１２の一部を電極パッド１４として用いてもよい。
　以上のステップにより、撮像素子１３と接続された複数の表面配線１２と、複数の表面配線１２を介して撮像素子１３と接続された電極パッド１４と、を有する素子基板１Ａが準備される。
＜透明基板接合ステップ＞　図５Ｂ
　接着層１５を介して、素子基板１Ａの第１の主面１１Ａに、撮像素子１３等を保護するガラス基板１６が接合される。すなわち、ガラス基板１６は、エポキシ樹脂等からなる接着層１５を介して第１の主面１１Ａを覆うようにシリコン基板１１に貼り合わされる。透明基板および接着層１５は、撮像素子１３が撮像する光の波長領域において９０％以上の透過率を有することが望ましい。
　ガラス基板１６は、貫通孔／溝部形成ステップにおいて素子基板１Ａの保持部材として機能するとともに、製造ステップにおいても撮像素子１３等を保護する機能も有している。すなわち、透明基板が接合された撮像装置は信頼性が高く、透明基板接合ステップを具備する撮像装置の製造方法は製造歩留まりが高い。
　なお、撮像素子１３の受光領域上には接着層１５を配設しないで、ガラス基板１６と受光領域との間を空気層としてもよい。
＜貫通孔／溝部形成ステップ＞　図５Ｃ、図５Ｄ
　次に、図５Ｃに示すように、第２の主面１１Ｂの、それぞれの電極パッド１４と対向する位置に開口１８Ｃを、撮像素子１３を囲む位置に額縁状の開口２１Ｃ、を有するエッチマスク層１７が配設される。エッチマスク層１７は、例えばシリコン酸化膜のようなハードマスク、またはフォトレジストのようなソフトマスクである。
　そして、図５Ｄに示すように、第２の主面１１Ｂ側からシリコン基板１１をエッチングし、複数の貫通孔１８と、溝部２１と、が同時に形成される。貫通孔１８および溝部２１は、第２の主面１１Ｂの開口が、第１の主面の開口または底面よりも大きいテーパー形状を有する。
　なお、単結晶シリコン／酸化シリコンに対してエッチング選択比の大きなエッチング方法、例えばＴＭＡＨ溶液によるウエットエッチング処理を用いて単結晶シリコンをエッチングすると、電極パッド１４下の酸化シリコン絶縁層は殆どエッチングされないため、絶縁層がエッチングストップ層となる。すなわち、図５Ｄに示すように、貫通孔１８はシリコン基板１１を貫通しているが、第１の主面１１Ａ側の開口は電極パッド１４により覆われているビアホールとして形成される。
　ここで、開口２１Ｃの幅を開口１８Ｃの幅よりも狭くすると、同時にエッチング処理を行っても、溝部２１はシリコン基板１１を貫通しない。もちろん、開口幅を調整することにより、溝部２１がシリコン基板１１を貫通するようにしてもよい。
　テーパー状の貫通孔１８および溝部２１は、例えば、シリコン基板１１として単結晶シリコン（１００）基板を用い、ＫＯＨまたはＴＭＡＨ等のアルカリ溶液でウエットエッチング処理を行うことにより、＜１００＞方向のエッチング速度が＜１１１＞方向のエッチング速度より相対的に早い、異方性エッチングとなるため、容易に形成することができる。
　また、テーパー形状の貫通孔１８および溝部２１の形成には、ＩＣＰ－ＲＩＥ等のドライエッチング処理を用いてもよく、例えば、ＳＦ６およびＣ４Ｆ８のガス流量比を適宜調整することにより、所望の壁面傾斜角度を有するテーパー形状の貫通孔等を形成できる。異方性ウエットエッチングを用いた場合には傾斜角度はエッチング開始主面に対して５４．７度と一義的に決まってしまう。これに対してドライエッチング処理を用いた場合には、５４．７度より急勾配のテーパー形状の貫通孔が形成できるため、電極パッドのピッチ（配置間隔）が狭い場合にも対応が可能である。
＜裏面配線／遮光層配設ステップ＞　図５Ｅ　
　第２の主面１１Ｂ側から、貫通孔１８、溝部２１、および第２の主面１１Ｂに酸化シリコン等の絶縁層（不図示）が、配設される。貫通孔１８の底面１８Ｂの電極パッド１４が露出するように絶縁層を部分的に除去した後に、裏面配線１９と、遮光層２２と、が同時に配設される。すなわち、第２の主面１１Ｂにスパッタ法または蒸着法により、アルミニウムもしくは銅等の導電膜が成膜される。
　次に、フォトレジストでカバーされた裏面配線１９および遮光層２２以外の導電膜が除去される。
　そして、第２の主面１１Ｂ側を、外部端子配設領域に開口を有する保護膜（不図示）で覆う保護層配設ステップと、銅、はんだ等からなるバンプ等の外部端子２０を配設する外部端子配設ステップとが行われる。
　なお、説明を簡単にするために。１個の撮像装置１を製造する場合を例に説明したが、ウエハープロセスにより多数の撮像装置１を一括して製造し、最終ステップにおいて個々の撮像装置に分割することが量産性の観点から好ましい。
　以上の説明のように、撮像装置１は、撮像素子１３の対向領域の周囲を囲むように額縁状に、第２の主面１１Ｂ側から形成された溝部２１と、溝部２１に囲まれた第２の主面１１Ｂの領域と、を覆う遮光層２２とを有する。なお貫通孔を有するシリコン基板１１であっても、側面から入射する光の一部は貫通孔の間を通過するために、撮像素子に入射し誤信号となる恐れがあった。しかし、撮像装置１では、溝部２１に配設された遮光層が、シリコン基板１１の側面１１Ｃから撮像素子１３への光入射を遮断する。また溝部２１に囲まれた第２の主面１１Ｂの領域を覆う遮光層が、第２の主面１１Ｂから撮像素子１３への光入射を遮断する。
　このため、撮像装置１は、シリコン基板１１の第２の主面１１Ｂおよびシリコン基板１１の側面１１Ｃから撮像素子１３へ入射する光による、撮像素子１３の誤信号の発生がないため、撮像動作が安定している。
　さらに、遮光層２２と、裏面配線１９とを、同一の材料により、同時に配設可能なため、遮光層２２を配設するステップを新たに設ける必要がない。
　さらに、貫通孔１８の形成時に、溝部２１を同時に形成可能なため、溝部形成のステップを新たに設ける必要がない。
　すなわち、上記の製造方法により製造された撮像装置１は、撮像動作が安定している。
　本発明は上述した実施形態または変形例等に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等ができる。
　本出願は、２０１０年７月５日に日本国に出願された特願２０１０－１５３４６２号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

Claims (16)

  1. 　第１の主面と第２の主面とを有する、赤外光を透過する半導体基板と、
    　前記第１の主面に配設された、可視光および前記赤外光を感知する撮像部を有する撮像素子と、
    　前記第１の主面に配設された電極パッドと、
    　前記撮像素子と前記電極パッドとを接続する、前記第１の主面に配設された表面配線と、
    　前記第２の主面に配設された外部接続端子と、
    　前記第２の主面から前記半導体基板を貫通し前記電極パッド裏面に達する基板貫通孔を介して、前記電極パッドと前記外部接続端子とを接続する、前記第２の主面に配設された裏面配線と、
    　前記第２の主面の、前記撮像部と対向する領域を囲む額縁状の溝部と、前記第２の主面の、前記溝部に囲まれた領域と、を覆う、前記第２の主面に配設された遮光層と、を具備することを特徴とする撮像装置。
  2. 　前記溝部の深さが、前記半導体基板の厚さの５０％～１００％であることを特徴とする請求項１に記載の撮像装置。
  3. 　前記半導体基板の、前記溝部の底面から前記第１の主面までの厚さが、１０μｍ以下であることを特徴とする請求項２に記載の撮像装置。
  4. 　前記遮光層と前記裏面配線とは、同一材料からなることを特徴とする請求項３に記載の撮像装置。
  5. 　前記遮光層と前記裏面配線とは、同時に成膜されることを特徴とする請求項４に記載の撮像装置。
  6. 　前記遮光層と前記裏面配線とは、赤外光透過率が、５％以下の金属からなることを特徴とする請求項５に記載の撮像装置。
  7. 　前記基板貫通孔と前記溝部とは、同時に形成されることを特徴とする請求項６に記載の撮像装置。
  8. 　前記基板貫通孔は前記第１の主面の開口が前記第２の主面の開口よりも小さいテーパー形状であり、かつ、前記溝部は前記第１の主面の開口または底面が前記第２の主面の開口よりも小さいテーパー形状であることを特徴とする請求項７に記載の撮像装置。
  9. 　前記半導体基板の前記第１の主面に透明基板が接合されていることを特徴とする請求項８に記載の撮像装置。
  10. 　第１の主面と第２の主面とを有し、赤外光を透過する半導体基板の前記第１の主面に、可視光および前記赤外光を感知する撮像部を有する撮像素子と、電極パッドと、前記撮像素子と前記電極パッドとを接続する表面配線と、を有する撮像素子基板を作製する素子基板作製ステップと、
    　第２の主面側から前記半導体基板をエッチングし、前記電極パッドと対向する位置にある前記半導体基板を貫通する基板貫通孔と、前記撮像部と対向する領域を額縁状に囲む溝部と、を同時に形成する貫通孔／溝部形成ステップと、
    　前記基板貫通孔を介して、前記電極パッドの裏面から前記第２の主面に至る裏面配線と、前記溝部と前記溝部に囲まれた領域とを覆う遮光層と、を前記第２の主面に、同時に配設する裏面配線／遮光層配設ステップと、
    を具備することを特徴とする撮像装置の製造方法。
  11. 　前記溝部の深さが、前記半導体基板の厚さの５０％～１００％であることを特徴とする請求項１０に記載の撮像装置の製造方法。
  12. 　半導体基板の、前記溝部の底面から前記第１の主面までの厚さが、１０μｍ以下であることを特徴とする請求項１１に記載の撮像装置の製造方法。
  13. 　前記遮光層と前記裏面配線とが、赤外光透過率が、５％以下の金属からなることを特徴とする請求項１２に記載の撮像装置の製造方法
  14. 　前記基板貫通孔は前記第１の主面の開口が前記第２の主面の開口よりも小さいテーパー形状であり、かつ、前記溝部は前記第１の主面の開口または底面が前記第２の主面の開口よりも小さいテーパー形状であることを特徴とする請求項１３に記載の撮像装置の製造方法
  15. 　前記半導体基板の前記第１の主面に透明基板を接合する透明基板接合ステップを、前記貫通孔／溝部形成ステップの前に具備することを特徴とする請求項１４に記載の撮像装置の製造方法
  16. 　前記裏面配線上に外部接続端子を配設する外部接続端子配設ステップを、前記裏面配線／遮光層配設ステップの後に具備することを特徴とする請求項１５に記載の撮像装置の製造方法。
PCT/JP2011/063104 2010-07-05 2011-06-08 撮像装置および撮像装置の製造方法 WO2012005075A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP11803411.5A EP2592654A4 (en) 2010-07-05 2011-06-08 IMAGING DEVICE AND METHOD FOR MANUFACTURING IMAGING DEVICE
US13/734,086 US9537023B2 (en) 2010-07-05 2013-01-04 Image pickup apparatus and image pickup apparatus manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010153462A JP5450295B2 (ja) 2010-07-05 2010-07-05 撮像装置および撮像装置の製造方法
JP2010-153462 2010-07-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/734,086 Continuation US9537023B2 (en) 2010-07-05 2013-01-04 Image pickup apparatus and image pickup apparatus manufacturing method

Publications (1)

Publication Number Publication Date
WO2012005075A1 true WO2012005075A1 (ja) 2012-01-12

Family

ID=45441061

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/063104 WO2012005075A1 (ja) 2010-07-05 2011-06-08 撮像装置および撮像装置の製造方法

Country Status (4)

Country Link
US (1) US9537023B2 (ja)
EP (1) EP2592654A4 (ja)
JP (1) JP5450295B2 (ja)
WO (1) WO2012005075A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113132570A (zh) * 2019-12-31 2021-07-16 中芯集成电路（宁波）有限公司 成像模组、电子设备
US11322538B2 (en) 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
JP6146976B2 (ja) 2012-09-24 2017-06-14 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
JP2014135326A (ja) 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
JP2015185754A (ja) * 2014-03-25 2015-10-22 株式会社東芝 半導体装置
JP6191728B2 (ja) * 2015-08-10 2017-09-06 大日本印刷株式会社 イメージセンサモジュール
US20180301488A1 (en) * 2015-10-28 2018-10-18 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and packaging method
JP2018148183A (ja) 2017-03-09 2018-09-20 株式会社東芝 光検出器および放射線検出器
US10879415B2 (en) 2017-06-23 2020-12-29 Kabushiki Kaisha Toshiba Photodetector, photodetection system, lidar apparatus, vehicle, and method of manufacturing photodetector
US20190058081A1 (en) * 2017-08-18 2019-02-21 Khaled Ahmed Micro light-emitting diode (led) display and assembly apparatus
JP2019047037A (ja) 2017-09-05 2019-03-22 株式会社東芝 光検出器
JP6862386B2 (ja) 2018-03-22 2021-04-21 株式会社東芝 光検出器、ライダー装置、及び光検出器の製造方法
JP7376057B2 (ja) * 2018-10-02 2023-11-08 ｉ－ＰＲＯ株式会社 内視鏡

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001128072A (ja) 1999-10-29 2001-05-11 Sony Corp 撮像素子、撮像装置、カメラモジュール及びカメラシステム
JP2008288309A (ja) * 2007-05-16 2008-11-27 Sony Corp 半導体装置及びその製造方法
JP2009099591A (ja) 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP2010114199A (ja) * 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2010153462A (ja) 2008-12-24 2010-07-08 Nec Tokin Corp 電磁干渉抑制体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375757B1 (en) 1999-09-03 2008-05-20 Sony Corporation Imaging element, imaging device, camera module and camera system
JP3887162B2 (ja) * 2000-10-19 2007-02-28 富士通株式会社 撮像用半導体装置
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
US8278152B2 (en) * 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
US8274101B2 (en) * 2009-10-20 2012-09-25 Omnivision Technologies, Inc. CMOS image sensor with heat management structures
TWI546910B (zh) * 2010-02-26 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP2012033583A (ja) * 2010-07-29 2012-02-16 Sony Corp 固体撮像素子及びその製造方法、並びに撮像装置
KR20130011419A (ko) * 2011-07-21 2013-01-30 삼성전자주식회사 후면 조명 구조의 이미지 센서의 제조 방법
US20130200396A1 (en) * 2012-02-06 2013-08-08 Omnivision Technologies, Inc. Prevention of light leakage in backside illuminated imaging sensors
US8772898B2 (en) * 2012-02-09 2014-07-08 Omnivision Technologies, Inc. Lateral light shield in backside illuminated imaging sensors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001128072A (ja) 1999-10-29 2001-05-11 Sony Corp 撮像素子、撮像装置、カメラモジュール及びカメラシステム
JP2008288309A (ja) * 2007-05-16 2008-11-27 Sony Corp 半導体装置及びその製造方法
JP2009099591A (ja) 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP2010114199A (ja) * 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2010153462A (ja) 2008-12-24 2010-07-08 Nec Tokin Corp 電磁干渉抑制体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2592654A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322538B2 (en) 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device
US11769784B2 (en) 2017-02-22 2023-09-26 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device
CN113132570A (zh) * 2019-12-31 2021-07-16 中芯集成电路（宁波）有限公司 成像模组、电子设备
CN113132570B (zh) * 2019-12-31 2023-03-10 中芯集成电路（宁波）有限公司 成像模组、电子设备

Also Published As

Publication number Publication date
JP2012015470A (ja) 2012-01-19
EP2592654A4 (en) 2014-03-19
US20130119501A1 (en) 2013-05-16
EP2592654A1 (en) 2013-05-15
JP5450295B2 (ja) 2014-03-26
US9537023B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
JP5450295B2 (ja) 撮像装置および撮像装置の製造方法
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US9373653B2 (en) Stepped package for image sensor
TWI475680B (zh) 低輪廓影像感測器封裝體及方法
JP4160083B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
US9520322B2 (en) Semiconductor device and method for manufacturing same
US7180149B2 (en) Semiconductor package with through-hole
TWI573253B (zh) 具暴露感測器陣列之感測器封裝體及其製作方法
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
US9455358B2 (en) Image pickup module and image pickup unit
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
TWI533444B (zh) 無蓋式感測器模組及其製造方法
US20150325557A1 (en) Chip package and method for forming the same
JP2006190956A (ja) イメージ・センサ用ｆｂｇａ及びｃｏｂパッケージ構造
US20110169118A1 (en) Optical device, method of manufacturing the same, and electronic apparatus
KR100867508B1 (ko) 이미지 센서의 웨이퍼 레벨 패키징 방법
JP2010186947A (ja) 固体撮像装置
JP2010186870A (ja) 半導体装置
JP2009267122A (ja) 半導体装置
TWI525805B (zh) 低輪廓影像感測器
WO2020003796A1 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
TWI520322B (zh) 低輪廓感測器模組及其製造方法
JP6682327B2 (ja) 電子デバイス、その製造方法及びカメラ
US20180226442A1 (en) Image sensor and manufacturing method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11803411

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011803411

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE