WO2011158947A1 - 電力変換装置、電力変換制御装置、電力変換方法及びプログラム - Google Patents

電力変換装置、電力変換制御装置、電力変換方法及びプログラム Download PDF

Info

Publication number
WO2011158947A1
WO2011158947A1 PCT/JP2011/063983 JP2011063983W WO2011158947A1 WO 2011158947 A1 WO2011158947 A1 WO 2011158947A1 JP 2011063983 W JP2011063983 W JP 2011063983W WO 2011158947 A1 WO2011158947 A1 WO 2011158947A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
switch
current path
switches
load
Prior art date
Application number
PCT/JP2011/063983
Other languages
English (en)
French (fr)
Inventor
高範 磯部
紀之 風間
洋平 大谷
隆一 嶋田
Original Assignee
株式会社MERSTech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社MERSTech filed Critical 株式会社MERSTech
Publication of WO2011158947A1 publication Critical patent/WO2011158947A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4826Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode operating from a resonant DC source, i.e. the DC input voltage varies periodically, e.g. resonant DC-link inverters

Definitions

  • the present invention relates to a power conversion device, a power conversion control device, a power conversion method, and a program.
  • Patent Document 1 discloses a low-loss AC / DC power converter that can supply DC power from a DC voltage source to a load.
  • This AC / DC power converter is connected between an AC power source and a DC load, and includes a MERS (Magnetic Energy Recovery Switch).
  • MERS Magnetic Energy Recovery Switch
  • a MERS reverse-conducting semiconductor switch is turned on / off to generate a pulsed DC voltage in a capacitor included in the MERS, and this capacitor functions as a DC voltage source.
  • Non-Patent Document 1 a series circuit of a power source and an inductor is connected between AC terminals of MERS, a pulsed DC voltage is generated in a capacitor included in MERS, and this pulsed DC voltage is converted into a three-phase inverter. It is disclosed that the load can be supplied via
  • the maximum value of the voltage applied to the semiconductor switching elements constituting the MERS or the inverter tends to increase, and the withstand voltage of these semiconductor switching elements needs to be increased.
  • the semiconductor switching element is generally larger as the withstand voltage is larger, this tendency also causes a decrease in transportability and economy of the entire system.
  • a high withstand voltage or large semiconductor switching element generally has a large power loss, the use of a high withstand voltage semiconductor switching element leads to an increase in the power loss of the entire system.
  • the present invention has been made in view of the above-described problems, and provides a power conversion device, a power conversion control device, a power conversion method, and a program that enable power supply with small fluctuations in the peak value of a voltage supplied to a load.
  • the purpose is to provide.
  • a power conversion device includes: A power converter connected between a power source and a load, Each switch has a current path, and is a switch for turning on and off each current path in response to a control signal supplied to each one, and each current path is substantially conducted in both directions when turned on, A plurality of switches that conduct substantially only in one direction from the predetermined end to the other end of the current path when turned off, and a capacitor connected to at least a part of the plurality of switches, each of the plurality of switches
  • the magnetic energy regenerative switch converts the electric power supplied from the power source to the load by charging or discharging the capacitor with the magnetic energy generated in a predetermined reactor as electrostatic energy by turning each current path on or off.
  • a load current detector that detects the amount of load current flowing from the magnetic energy regeneration switch to the load and generates a signal indicating the detected amount of the load current
  • a controller that controls each of the plurality of switches and turns on or off each current path of each of the plurality of switches, thereby charging / discharging the capacitor and causing the magnetic energy regeneration switch to perform power conversion;
  • the control unit acquires the signal generated by the load current detection unit, and based on the amount of the load current indicated by the signal, turns off the current path that is on among the current paths of the plurality of switches. And determining the target timing to be turned off, and turning off the on-state current path at the determined target timing, thereby controlling the maximum value of the voltage across the capacitor.
  • a power conversion control device provides: Each switch has a current path, and is a switch for turning on and off each current path in response to a control signal supplied to each one, and each current path is substantially conducted in both directions when turned on, A plurality of switches that conduct substantially only in one direction from the predetermined end to the other end of the current path when turned off, and a capacitor connected to at least a part of the plurality of switches, each of the plurality of switches By turning each current path on or off, the magnetic energy generated in a predetermined reactor is charged and discharged to the capacitor as electrostatic energy, and a magnetic energy regenerative switch that converts the power supplied from the power source to the load is controlled.
  • a power conversion control device A control unit that controls each of the plurality of switches and turns each current path of each of the plurality of switches on or off, thereby charging and discharging the capacitor and causing the magnetic energy regeneration switch to perform power conversion; Prepared, The control unit determines a target timing for turning off the current path that is turned on among the current paths of the plurality of switches based on the amount of load current flowing to the load, and at the determined target timing, The maximum value of the voltage across the capacitor is controlled by turning off the current path that is on.
  • a power conversion method includes: Each switch has a current path, and is a switch for turning on and off each current path in response to a control signal supplied to each one, and each current path is substantially conducted in both directions when turned on, A plurality of switches that conduct substantially only in one direction from the predetermined end to the other end of the current path when turned off, and a capacitor connected to at least a part of the plurality of switches, each of the plurality of switches By turning each current path on or off, the magnetic energy generated in a predetermined reactor is charged and discharged to the capacitor as electrostatic energy, and a magnetic energy regenerative switch that converts the power supplied from the power source to the load is controlled.
  • Power conversion method A control step of controlling each of the plurality of switches and turning on or off each current path of each of the plurality of switches to charge and discharge the capacitor and cause the magnetic energy regeneration switch to perform power conversion.
  • the control step determines a target timing for turning off an on-current path among the current paths of the plurality of switches based on an amount of load current flowing to the load, and the determined target timing is used to determine the target timing. Controlling the maximum value of the voltage across the capacitor by turning off the current path that is on.
  • the control step determines a target timing for turning off an on-current path among the current paths of the plurality of switches based on an amount of load current flowing to the load, and the determined target timing is used to determine the target timing. Controlling the maximum value of the voltage across the capacitor by turning off the current path that is on.
  • a power conversion control device provides: Each switch is provided with a current path, and turns on and off each current path in response to a control signal supplied to each. When each switch is turned on, it substantially conducts in both directions and is turned off.
  • the first to fourth switches that conduct substantially only in one direction from the predetermined end of the current path to one end of the current path, and one end of the one end of the current path of the first switch and the third switch A capacitor connected to the one end of the current path and the other end connected to the other end of the current path of the second switch and the other end of the current path of the fourth switch; and an external single-phase AC power source
  • one end of the series circuit is connected to the other end of the current path of the first switch and the one end of the current path of the fourth switch, and the other end of the series circuit is the second circuit.
  • a power conversion control device for controlling a power conversion device comprising: a load current detection unit that detects a load current flowing to a load and generates a signal indicating the detected amount of the load current; When the one end of the series circuit is at a higher potential than the other end at the first timing when substantially no current flows through the reactor, the current paths of the first and second switches are turned on, and When control signals for turning off the current paths of the third and fourth switches are supplied to the control terminals of the first to fourth switches, and the one end of the series circuit is at a lower potential than the other end.
  • each control signal for turning off the current paths of the first and second switches and turning on the current paths of the third and fourth switches to the control terminals of the first to fourth switches supplies each control signal for turning off the current paths of the first and second switches and turning on the current paths of the third and fourth switches to the control terminals of the first to fourth switches.
  • the control signals for turning off the current paths of the first to fourth switches are supplied to the control terminals of the first to fourth switches at a second timing when the capacitor has substantially completed discharging. Equipped with a control unit to supply
  • the controller is The signal generated by the load current detection unit is acquired, and each current path of the first to fourth switches is set to make the maximum value of the voltage across the capacitor substantially equal to a predetermined target value.
  • a target timing determining unit that determines a target timing to be turned off based on the amount of the load current indicated by the signal;
  • the control signal for turning off each current path of the first to fourth switches is supplied with the target timing determined by the target timing determination unit as the second timing.
  • a power conversion control device provides: Each switch is provided with a current path, and turns on and off each current path in response to a control signal supplied to each. When each switch is turned on, it substantially conducts in both directions and is turned off. First to sixth switches that conduct substantially only in one direction from the predetermined end of the current path to one end of the current path, and the one end of each of the current paths of the second, fourth, and sixth switches.
  • the other end is connected to the other end of each of the current paths of the first, third and fifth switches, and one end is connected to the first pole of an external three-phase AC power source,
  • a first reactor having the other end connected to the one end of the current path of the first switch and the other end of the current path of the second switch, and a second pole of the external three-phase AC power source at one end
  • the other end is connected to the one end of the current path of the third switch and the first switch
  • a second reactor connected to the other end of the current path of the switch, one end connected to the third pole of the external three-phase AC power source, and the other end to the one end of the current path of the fifth switch
  • a third reactor connected to the other end of the current path of the sixth switch, and a magnetic energy regenerative switch for supplying power to an external load connected between both ends of the capacitor
  • a power conversion control device that controls a power conversion device that includes a load current detection unit that detects the amount of load current flowing from the magnetic energy regeneration switch to the load and
  • a control signal to be supplied to each control terminal of each switch, and when the voltage of the pole is negative with respect to the reference potential, the current of the switch in which the one end of the current path is connected to the reactor A control signal for turning on the path and turning off the current path of the switch, to which the other end of the current path is connected to the reactor, is supplied to each control terminal of the switch, and the capacitor is substantially discharged.
  • a control unit for supplying to the control terminal of the first to sixth of the first to sixth switch control signals for turning off the respective current path of the switch The controller is The signal generated by the load current detection unit is acquired, and each current path of the first to sixth switches is set to make the maximum value of the voltage across the capacitor substantially equal to a predetermined target value.
  • a target timing determining unit that determines a target timing to be turned off based on the amount of the load current indicated by the signal;
  • the control signal for turning off each current path of the first to sixth switches is supplied with the target timing determined by the target timing determination unit as the second timing.
  • a power conversion control device provides: Each switch is provided with a current path, and turns on and off each current path in response to a control signal supplied to each. When each switch is turned on, it substantially conducts in both directions and is turned off. A first switch and a second switch that conduct substantially only in one direction from the predetermined end to the other end of the current path, respectively, and each current path is in one direction from the predetermined end to the other end. First and second rectifier elements that are substantially conductive only to one end, one end of which is connected to the one end of the current path of the first switch and the one end of the first rectifier element, and the other end of the second rectifier element.
  • a reactor connected to the other end of the current path of the second switch and the other end of the first rectifying element, and connected between both ends of the capacitor.
  • a magnetic energy regenerative switch for supplying power to the external load to be detected, and a load current for detecting the amount of load current flowing from the magnetic energy regenerative switch to the load and generating a signal indicating the detected amount of the load current
  • a power conversion control device for controlling a power conversion device comprising a detection unit, A control signal for turning on the current paths of the first and second switches is supplied to the control terminals of the first and second switches at a first timing when substantially no current flows through the reactor. The control signal for turning off the current paths of the first and second switches at the second timing when the capacitor has substantially completed discharging is supplied to the control terminals of the first and second switches.
  • a controller for supplying The controller is The signal generated by the load current detection unit is acquired, and the current paths of the first and second switches are set to make the maximum value of the voltage across the capacitor substantially equal to a predetermined target value.
  • a target timing determining unit that determines a target timing to be turned off based on the amount of the load current indicated by the signal; The control signal for turning off each current path of the first and second switches is supplied with the target timing determined by the target timing determination unit as the second timing.
  • the present invention it is possible to provide a power conversion device, a power conversion control device, a power conversion method, and a program that enable power supply with small fluctuations in the peak value of the voltage supplied to the load.
  • FIG. 1 is a circuit diagram showing a configuration of a DC / AC converter according to a first embodiment of the present invention. It is a graph which shows the example of the content of a characteristic table. It is a figure for demonstrating the operation
  • (A) to (c) are the time change of the link voltage generated by the MERS of the DC / AC converter of FIG. 1, the time change of the current flowing through the reactor of the MERS, and the transition of the logic state of the gate signals SGG1 and SGG2. It is a figure for demonstrating the relationship of three.
  • (A)-(f) is a figure which shows the transition of the logic state of the gate signal supplied to the DC / AC converter circuit of the DC / AC converter of FIG. It is a figure for demonstrating operation
  • a DC / AC converter 10A includes a MERS (Magnetic Energy Recovery Switch) 100, a DC / AC conversion circuit 200, a current detection unit 300a, And a control unit 400.
  • MERS Magnetic Energy Recovery Switch
  • the MERS 100 is, for example, a full bridge type MERS as shown in FIG. 1 and converts a DC voltage by performing an operation described later.
  • the MERS 100 shown in FIG. 1 includes four reverse conducting semiconductor switches SW1 to SW4, a capacitor CM, and a reactor Lac.
  • the reverse conducting semiconductor switch SW1 is composed of a reverse conducting portion D1 and a switch portion S1.
  • the reverse conduction type semiconductor switch SW2 is composed of a reverse direction conduction part D2 and a switch part S2
  • the reverse conduction type semiconductor switch SW3 is composed of a reverse direction conduction part D3 and a switch part S3
  • the reverse conduction type semiconductor switch SW4 is composed of It is comprised from the reverse direction conduction
  • Each of the switch units S1 to S4 is, for example, a MOSFET (Metal-Oxide-Silicon Field Effect Transistor), an insulated gate bipolar transistor (IGBT: Insulated Gate Bipolar Transistor), a gate turn-off thyristor (GTO: Gate-Turn-Off-thyristor) It consists of a semiconductor switching element, and each has a current path and a control end. When a later-described ON signal is supplied to each control terminal, the current path is conducted, and when an OFF signal is supplied, the current path is interrupted.
  • MOSFET Metal-Oxide-Silicon Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • GTO Gate-Turn-Off-thyristor
  • Each of the reverse direction conducting portions D1 to D4 is formed of a rectifying element such as a diode, for example, and includes a current path that conducts current only in one direction.
  • This diode may be, for example, a parasitic diode of a semiconductor switch constituting the switch unit.
  • each reverse conducting portion is composed of a diode and each switch portion is composed of an n-channel MOSFET.
  • the drain-source of this MOSFET forms a current path of the switch part, and the gate forms the control end.
  • each of the reverse conducting semiconductor switches has the current flowing in the direction from the drain to the source (forward direction) of the switch unit to the value of the signal applied to the gate of the switch unit. Turn on / off accordingly.
  • the current in the direction from the source to the drain (reverse direction) of the switch unit is always kept on as a result of the reverse direction conduction unit ensuring the bypass of this current.
  • the drains of the switch units S2 and S4 are both connected to one end of the capacitor CM to form the positive output DCOUT + of the DC output terminal.
  • Each source of the switch units S1 and S3 is connected to the other end of the capacitor CM to form a negative output DCOUT ⁇ of the DC output terminal.
  • the source of the switch unit S4 is connected to the drain of the switch unit S1 and one end of the reactor Lac, and the other end of the reactor Lac forms the input terminal AT1.
  • the source of the switch unit S2 is connected to the drain of the switch unit S3 to form the input terminal AT2.
  • the input terminal AT1 is connected to the positive electrode of an external power source VS composed of a DC voltage source, and the input terminal AT2 is connected to the negative electrode of the power source VS. As a result of this connection, the power supply VS and the reactor Lac form a series circuit.
  • Each gate (in order, G1, G2, G3, and G4) of the switch units S1, S2, S3, and S4 constitutes a control end of the MERS 100, and all are connected to the control unit 400.
  • the DC / AC conversion circuit 200 includes six reverse conducting semiconductor switches SWU to SWZ.
  • the reverse conducting semiconductor switches SWU to SWZ have substantially the same configuration as the reverse conducting semiconductor switch SW1. That is, the reverse conduction type semiconductor switch SWU includes a reverse direction conduction unit DU and a switch unit SU. Similarly, the reverse conduction type semiconductor switch SWV includes a reverse direction conduction unit DV and a switch unit SV.
  • the type semiconductor switch SWW is composed of a reverse conduction unit DW and a switch unit SW
  • the reverse conduction type semiconductor switch SWX is composed of a reverse direction conduction unit DX and a switch unit SX
  • the reverse conduction type semiconductor switch SWY is a reverse conduction unit DY.
  • the reverse conducting semiconductor switch SWZ is composed of a reverse conducting portion DZ and a switch portion SZ.
  • Each of the switch units SU to SZ is made of a semiconductor switching element such as a MOSFET, for example, and each of the reverse conduction parts DU to DZ is made of, for example, a parasitic diode or other rectifier element of a semiconductor switch constituting the switch unit.
  • each reverse conducting semiconductor switch constituting the DC / AC converter circuit 200 has a reverse conducting portion made of a diode and the switch portion is made of an n-channel MOSFET.
  • the anode of the direction conduction part is connected to the source of the switch part, and the cathode of the reverse direction conduction part is connected to the drain of the switch part.
  • the gates of the switch units SU, SV, SW, SX, SY, and SZ (in order, GU, GV, GW, GX, GY, and GZ) form the control end of the DC / AC converter circuit 200, all of which are control units. 400 is connected.
  • the drains of the switch units SU, SV, and SW are connected to each other to form a positive electrode DC + of a DC input terminal.
  • the sources of the switch units SX, SY, and SZ are connected to each other to form a negative electrode DC ⁇ of the DC input terminal.
  • the positive electrode DC + of the DC input terminal is connected to the positive electrode DCOUT + of the DC output terminal of the MERS 100, and the negative electrode DC ⁇ is connected to the negative electrode DCOUT ⁇ of the DC output terminal.
  • the source of the switch unit SU is connected to the drain of the switch unit SX to form an AC output terminal ACU.
  • the source of the switch unit SV is connected to the drain of the switch unit SY to form an AC output terminal ACV.
  • the source of the switch unit SW is connected to the drain of the switch unit SZ to form an AC output terminal ACW.
  • AC output terminal ACU is connected to, for example, one end of external inductive load LD1
  • AC output terminal ACV is connected to, for example, one end of external inductive load LD2
  • AC output terminal ACW is, for example, an external inductive load.
  • the inductive loads LD1, LD2, and LD3 are each composed of an input end of each phase of a three-phase load LD as shown in the figure.
  • Load LD consists of a three-phase motor, for example.
  • Inductive loads LD1, LD2, and LD3 are represented as, for example, a series circuit of an inductor L1 and a resistor R1, a series circuit of an inductor L2 and a resistor R2, and a series circuit of an inductor L3 and a resistor R3, respectively, as shown in the figure. It is something that can be done.
  • the current detection unit 300a is formed of a known electric circuit that can detect an instantaneous value of a direct current, for example, and continues the current flowing from the direct current output terminal DCOUT + of the MERS 100 to the direct current alternating current conversion circuit 200, that is, the value of the load current i dc. And a signal representing the value of the detected load current i dc is generated and continuously supplied to the controller 400.
  • the reference symbol “i dc ” of the load current may be expressed as “I dc ”.
  • the current detection part 300a when the current detection part 300a is what flows the electric current for detection to the electric current path with which it is provided, for example, between DC output terminal DCOUT + and DC input terminal DC + of a DC / AC conversion circuit, or DC output terminal
  • the DCOUT ⁇ and the DC input terminal DC ⁇ of the DC / AC converter circuit may be connected to each other via the current path of the current detection unit 300a instead of being directly connected to each other.
  • the DC output terminal DCOUT Detecting the value of the current flowing out to ⁇ is also included in detecting the current flowing into the DC / AC conversion circuit 200 from the DC output terminal DCOUT +.
  • the control unit 400 includes, for example, a computer including a processor 401 such as a CPU (Central Processing Unit) and a storage device 402 such as a RAM (Random Access Memory) and a ROM (Read Only Memory).
  • a program stored in advance in its own storage device is read and executed by its own processor, the gates G1, G2, G3, G4, GU, GV, Processing for supplying gate signals SGG1, SGG2, SGG3, SGG4, SGGU, SGGV, SGGW, SGGX, SGGY, SGGZ to GW, GX, GY, GZ, respectively, is performed.
  • Each gate signal is a signal for instructing on or off of a semiconductor switch including a gate to which the gate signal is supplied.
  • the gate signal (ON signal) when instructing ON takes a voltage (high level voltage) sufficient to turn on the semiconductor switch
  • the gate signal (OFF signal) when instructing OFF is A voltage (low level voltage) sufficient to turn off the semiconductor switch is taken.
  • control unit 400 includes an A / D (Analog-to-Digital) converter 403 for converting, for example, a signal supplied from the current detection unit 300a into a digital signal.
  • a / D Analog-to-Digital
  • the control unit 400 does not need to include the A / D converter 403 described above.
  • the storage device of the control unit 400 determines, based on the value of the load current i dc , the duty ratio d that the gate signals SGG1 and SGG2 should take when the control unit 400 causes the MERS 100 to execute a cycle described later.
  • a characteristic table which is a table for storing the data, is stored in advance.
  • the characteristic table indicates that “the value of the load current i dc ” and “the voltage (link voltage) v C between both ends of the capacitor CM when the load current i dc takes this value are one cycle to be described later.
  • this target value is referred to as V p * )
  • V p * a predetermined target value
  • FIG. Corresponding relationship as shown in FIG. 2.
  • substantially equal includes not only “substantially equal” but also simply “equal” (hereinafter the same).
  • the term “substantially equal” can be replaced with the expression “equal” (hereinafter the same).
  • the control unit 400 supplies the gate signals SGG1 to SGG4 in a pattern as described below, thereby giving the MERS 100 one cycle from time t1 to time t5 described later at a predetermined frequency f.
  • the operations described as 1] to [5] are periodically performed.
  • the frequency f is one cycle time length (1 / f), that is, (t5 ⁇ t1) longer than the half cycle of the resonance period of the circuit when the capacitor CM and the reactor Lac form a series resonance circuit. It is assumed that the frequency is selected as follows.
  • the control unit 400 switches the gate signals SGG1 and SGG2 to the on signal while keeping the gate signals SGG3 and SGG4 at the off signal. .
  • the reverse conducting semiconductor switches SW1 and SW2 are turned on, and the reverse conducting semiconductor switches SW3 and SW4 are kept off.
  • FIG. 3A a current flowing from the positive electrode of the power source VS through the input terminal AT1 and the reactor Lac, through the current path of the reverse conducting semiconductor switch SW1 that is turned on, to the negative electrode of the capacitor CM. Arise.
  • the current that flows out from the positive electrode of the capacitor CM flows in the forward direction through the current path of the reverse conducting semiconductor switch SW2 that is turned on, passes through the input terminal AT2, and flows into the negative electrode of the power source VS.
  • the link voltage v C decreases as shown in FIG. 4A, for example.
  • the current ILac flows through the reactor Lac as shown in FIG. 4B, and the accumulation of magnetic energy starts.
  • the link voltage v C is applied between the DC output terminals DCOUT + and DCOUT ⁇ , and the electrostatic energy accumulated in the capacitor CM is applied to the inductive loads LD1 to LD3 via the DC / AC conversion circuit 200. Is also supplied as current.
  • control unit 400 completes the process of determining the time t3 of the currently proceeding cycle (current cycle) until, for example, the time t2 of the current cycle arrives. This process is performed, for example, according to the procedure described below.
  • the control unit 400 acquires a signal supplied from the current detection unit 300a as representing the value of the load current i dc at that time,
  • the value of the load current i dc is specified based on this signal by performing A / D conversion or the like.
  • the predetermined time described above may be, for example, the time t1 or t2 of the current cycle, or may be the time t4 in the cycle immediately before the current cycle.
  • control unit 400 searches the specific table using the specified value of the load current i dc as a search key, and sets the duty ratio (duty to be taken by the gate signals SGG1 and SGG2) associated with the value of the load current i dc.
  • the ratio d) is specified.
  • the control unit 400 switches the gate signals SGG1 and SGG2 to the off signal while keeping the gate signals SGG3 and SGG4 at the off signal, as shown in FIG. 4C. .
  • the reverse conducting semiconductor switches SW1 and SW2 are switched off, and the reverse conducting semiconductor switches SW3 and SW4 are kept off.
  • each current flowing in the forward direction through the reverse conduction type semiconductor switches SW1 and SW2 is cut off, and the reverse conduction that is turned off from the reactor Lac by the magnetic energy accumulated in the reactor Lac as shown in FIG. 3C. Current flows into the positive electrode of the capacitor CM through the type semiconductor switch SW4 in the reverse direction.
  • the capacitor CM accumulates the magnetic energy accumulated in the reactor Lac as electrostatic energy in the form of electric charges, and the link voltage v C increases.
  • the current flowing from the negative electrode of the capacitor CM flows through the reverse conducting semiconductor switch SW3 which is turned off to the input terminal AT2 through the reverse direction.
  • the link voltage v C is applied between the DC output terminals DCOUT + and DCOUT ⁇ , and the electrostatic energy accumulated in the capacitor CM is inductive load via the DC / AC conversion circuit 200 using the capacitor CM as a DC voltage source. Also supplied to LD1 to LD3.
  • the control unit 400 changes the gate signals SGG1 and SGG2 while keeping the gate signals SGG3 and SGG4 to the off signal, similarly to the time t1. Switch to on signal. As a result, the MERS 100 starts again the same operation (the operation [1]) as the operation at the time t1.
  • the capacitor CM has a link that is a pulse voltage that oscillates between the peak and approximately 0 as shown in FIG.
  • the voltage v C is repeatedly generated.
  • the link voltage v C is applied between the DC output terminals DCOUT + and DCOUT ⁇ , and power is supplied from the capacitor CM to the external inductive loads LD1 to LD3 via the DC / AC conversion circuit 200.
  • the MERS 100 completes one charge / discharge of the capacitor CM, and the magnetic energy accumulated in the reactor Lac is transferred to the capacitor CM as electrostatic energy in the form of electric charge. The effect of recovering and returning the energy recovered by the capacitor CM back to the reactor Lac is realized.
  • the capacitor CM forms a series resonance circuit with the reactor Lac. Therefore, the time from the time t3 when the current ILac of the reactor Lac starts flowing from the state where no charge is accumulated in the capacitor CM to the time t4 when the current ILac ends flowing and the accumulation of the electric charge in the capacitor CM is completed is the series resonance. This is approximately one quarter of the resonance period of the circuit.
  • switching from ON to OFF of the semiconductor switches S1 and S2 at time t3 is switching in a state where the voltage between both ends of these current paths is substantially zero, and switching that occurs during the state transition of the semiconductor switch due to switching. Switching with little loss, that is, soft switching.
  • the switching from the OFF state to the ON state of the reverse conducting semiconductor switches SW1 and SW2 at time t5 is performed in a state where the current flowing through these current paths is substantially zero during the state transition by the switching of the semiconductor switches S1 and S2. Therefore, this switching is also soft switching.
  • the link voltage v C is substantially 0 because the time length of one cycle of the gate signal is set to be longer than the half period of the resonance period of the series resonance circuit formed by the capacitor CM and the reactor Lac. After this, the time for switching the gate signal from the on signal to the off signal is secured, and the time for switching the reverse conducting semiconductor switch from off to on in a state where almost no current flows through the reactor Lac is secured. Therefore, soft switching is ensured.
  • the control unit 400 supplies the gate signals SGGU to SGGZ to the gates GU to GZ of the reverse conducting semiconductor switches SWU to SWZ constituting the DC / AC conversion circuit 200, respectively.
  • the gate signals SGGU to SGGZ have a pulse pattern including a multi-pulse subjected to pulse width modulation used for a current type inverter as shown in FIG. 5, for example.
  • the gate signal SGGU is a periodic signal.
  • the gate signal SGGU has a period in which the ON signal is continuously maintained for about one-third period, and switching between the ON signal and the OFF signal is intermittent immediately before and after this period.
  • Period in other words, a period including a large number of ON signal pulses, hereinafter referred to as a “multi-pulse period” for about one-sixth period.
  • the remaining one-third period is a period for keeping the off signal continuously.
  • the gate signal SGGV corresponds to a signal obtained by delaying the phase of the gate signal SGGU by (2 ⁇ / 3) radians
  • the gate signal SGGW corresponds to a signal obtained by delaying the phase of the gate signal SGGU by (4 ⁇ / 3) radians.
  • the gate signal SGGX corresponds to the inverted signal of the gate signal SGGU
  • the gate signal SGGG corresponds to the inverted signal of the gate signal SGGGV
  • the gate signal SGGX similarly inverts the gate signal SGGW. It corresponds to a thing.
  • the pulse width modulation is performed so that the current supplied to the inductive loads LD1 to LD3 is approximately a sinusoidal three-phase AC current in the width of each pulse in the multi-pulse interval. It has been added. However, in order for the reverse conducting semiconductor switches SWU to SWZ to realize soft switching, it is preferable that the switching of the gate signals SGGU to SGGZ is performed in a period in which the link voltage v C which is a pulse voltage is substantially zero.
  • the modulation of the width of the pulses included in the signals SGGU to SGGZ is preferably applied in such a manner that the width of each pulse is an integral multiple of the period of the pulse formed by the link voltage v C.
  • the pair of gate signals SGGU and SGGX, the pair of gate signals SGGV and SGGY, and the pair of gate signals SGGW and SGGZ are in reverse phase with each other, so that the reverse conducting semiconductor switches SWU and SWX are simultaneously turned on. Similarly, it is possible to prevent the reverse conducting semiconductor switches SWV and SWY from being turned on simultaneously and the reverse conducting semiconductor switches SWW and SWZ from being simultaneously turned on. As a result, it is possible to prevent the capacitor CM of the MERS 100 from being short-circuited via the DC / AC conversion circuit 200.
  • FIGS. 6A to 6D The arrows shown in FIGS. 6A, 6B, 6C, and 6D indicate the positive direction in which the current flows.
  • the reverse conducting semiconductor switch SWU When only one of the reverse conducting semiconductor switches SWU, SWV and SWW, for example, the reverse conducting semiconductor switch SWU is turned on as shown in FIG. 6A, for the six reverse conducting semiconductor switches as a whole, This means that the reverse conducting semiconductor switches SWU, SWY and SWZ are turned on, and the reverse conducting semiconductor switches SWX, SWV and SWW are turned off. In this case, the current flows as shown in FIG. 6A, for example. That is, since the link voltage v C of the capacitor CM is applied between the DC input terminals DC + and DC ⁇ , the current flowing from the DC input terminal DC + (that is, the load current i dc ) is reversed as illustrated.
  • the reverse conducting semiconductor switches SWU, SWV, and SWW are all turned off, the reverse conducting semiconductor switches SWX, SWY, and SWZ are turned on.
  • the current flows as shown in FIG. 6C, for example. That is, in this case, the load current i dc is not supplied.
  • magnetic energy is stored in the inductive loads LD1 to LD3 because current is supplied until the supply of the load current i dc stops. For this reason, when the supply of the load current i dc stops, currents resulting from these magnetic energies flow as currents i U to i W.
  • current i U inductive load LD1 is causing branches to current i V and i W in the common contact of the inductive load LD1, LD2 and LD3.
  • the current i V sequentially passes through the current path of the inductive load LD2, the AC output terminal ACV, and the reverse conducting semiconductor switch SWY, and further passes through the current path of the reverse conducting semiconductor switch SWX in the reverse direction, to the AC output terminal ACU. And flows into the inductive load LD1.
  • current i U inductive load LD1 is causing branches to current i V and i W in the common contact of the inductive load LD1, LD2 and LD3, the current i V is the inductive load LD2 and It passes through the current path of the reverse conducting semiconductor switch SWV in the reverse direction through the AC output terminal ACV, and further flows into the inductive load LD1 through the current path of the reverse conducting semiconductor switch SWU and the AC output terminal ACU.
  • Current i W passes through an inductive load LD3 and AC output terminal ACW, passes through the current path of the reverse conducting semiconductor switch SWW backwards joined to the current i V, the current path of the reverse conducting semiconductor switches SWU and It flows into the inductive load LD1 through the AC output terminal ACU.
  • the gates GU to GZ of the DC / AC converter circuit 200 performing the above-described operation are connected to the gates GU to GZ as shown in FIG.
  • gate signals SGGU to SGGZ having a pulse pattern By supplying gate signals SGGU to SGGZ having a pulse pattern, a three-phase alternating current flows through the inductive loads LD1 to LD3.
  • the timing t3 when the timing t3 is set with the duty ratio value d of the gate signals SGG1 and SGG2 being constant, there are factors such as low power factor of the inductive loads LD1 to LD3.
  • the link voltage v C causes pulsation.
  • the DC / AC converter 10A according to the present embodiment suppresses this pulsation of the link voltage v C by changing the duty ratio value d for each cycle.
  • FIGS. 7A to 7C the current of the reverse conducting semiconductor switch SWU, SWV or SWW of the DC-AC converter circuit 200 is shown.
  • the difference between the timing when the path turns on and the timing when the positive current flows through the inductive load connected to the current path increases as the power factor of the inductive loads LD1 to LD3 decreases.
  • the section in which the gate signal includes multiple pulses is illustrated as an ON signal.
  • the load current i dc is the sum of the currents flowing through the reverse conducting semiconductor switches SWU, SWV, or SWW that are turned on.
  • FIG. 8 shows an actual measurement example when the duty ratio d of the gate signals SGG1 and SGG2 is both fixed to 0.4.
  • the voltage of the power source VS is 50 V
  • the inductance of the reactor Lac is 100 ⁇ H
  • the capacitance of the capacitor CM is 0.69 ⁇ F
  • the frequency of the gate signals SGG1 and SGG2 is 19.2 kHz
  • the frequencies of the currents i U , i V and i W are all 50 Hz
  • the inductances of the inductors L1 to L3 are all 24 mH
  • the resistance values of R1 to R3 are all 15 ⁇ .
  • the semiconductor switch and other components that constitute the MERS have a voltage that is applied to each of them when the link voltage v C takes the maximum voltage that can be taken suddenly by pulsation. It will be necessary to select under the condition that the rated voltage is not exceeded. Therefore, the MERS has an adverse effect that the whole is composed of high withstand voltage or large parts. In addition, since such components generally have a large power loss, there is also a problem that the loss of the entire DC / AC converter is increased.
  • DC / AC converter 10A in FIG. 1 measures the value of load current i dc before time t2 of the current cycle, and calculates the value of duty ratio d associated with the obtained measured value from the characteristic table. Find out.
  • the value of the load current i dc, the peak value of the link voltage v C when the load current i dc takes the value takes in one cycle is approximately equal to the target value V p * (Peak In order to ensure that the duty ratio d is a value that should be taken in order to make the value equal to the target value V p * .
  • the peak value that the link voltage v C takes in the current cycle under the condition that the value of the load current i dc in the current cycle can be regarded as substantially equal to the actual measurement value is substantially equal to the target value V p * . Therefore, the duty ratio d is a value to be taken. Therefore, if the contents of the characteristic table are appropriate including the setting of the target value V p * , the link voltage v C is kept constant, and therefore the pulsation of the link voltage v C is suppressed, resulting from the pulsation. The above adverse effects are avoided.
  • the load current value of i dc can be regarded as equal to the measured value substantially past the load current i dc at the present cycle" of the above assumptions, for example, DC-AC converting retroactively from the time t2 the current cycle If the load current i dc is actually measured within the period up to the time when the reverse conducting semiconductor switch of the circuit 200 last switched, it can be said that it is true. On the other hand, when the value of the load current i dc is actually measured before this period, it is generally difficult to regard the above assumption as correct.
  • the control unit 400 is configured to cause the reverse conducting semiconductor switch of the DC / AC converter circuit 200 to perform switching at a timing that substantially coincides with the time t3, it goes back from the time t2 of the current cycle. If the load current i dc is actually measured within the period up to the time t3 of the immediately preceding cycle, the above assumption can be regarded as correct.
  • the configuration of the DC / AC converter 10A is not limited to the above.
  • the MERS 100 and the DC / AC conversion circuit 200 may not necessarily perform soft switching.
  • one end of the reactor Lac may be connected to the source of the switch unit S2 and the drain of the switch unit S3.
  • the other end of the reactor Lac forms the input terminal AT2
  • the connection point between the source of the switch unit S4 and the drain of the switch unit S1 forms the input terminal AT1.
  • the power supply VS and the reactor Lac form a series circuit.
  • the control unit 400 stores the characteristic table in advance and refers to it in order to determine the time t3. However, the control unit 400 does not need to store the characteristic table. For example, the control unit 400 determines the threshold value of the input current I in flowing from the power source VS to the MERS 100 based on the parameter including the actual measurement value of the load current i dc , and The pulsation of the link voltage v C can also be suppressed by monitoring I in and setting the time point at which this threshold is reached as time t3. Below, the 2nd Embodiment of this invention which has such a structure is described.
  • the DC / AC converter 10B according to the second embodiment has substantially the same configuration as the DC / AC converter 10A according to the first embodiment.
  • the DC / AC converter 10B of FIG. 9 further includes a current detection unit 300b, while the control unit 400 does not need to store a characteristic table.
  • the current detection unit 300b only needs to be formed of a known electric circuit or the like that can detect an instantaneous value of an alternating current, and a current that flows from the power source VS to the MERS 100 (or a current that flows from the MERS 100 to the power source VS), that is, an input current.
  • the value of I in is continuously detected, and a signal representing the detected value of the input current I in is continuously supplied to the control unit 400.
  • the current detection unit 300b allows the current to be detected to flow in a current path provided therein, for example, between the power source VS and the reactor Lac, between the reactor Lac and the input terminal AT1, or at the input terminal
  • the AT2 and the power source VS may be connected to each other via the current path of the current detection unit 300b.
  • the operation of the DC / AC converter 10B of FIG. 9 is substantially the same as that of the DC / AC converter 10A of the first embodiment.
  • the control unit 400 replaces the process performed by the DC / AC converter 10A of the first embodiment as the process for determining the time t3 while performing the operations [1] to [5] described above. The process described below is performed.
  • the control unit 400 determines the time t3 of the current cycle, and is a period immediately before the time t2 of the current cycle, in which the supply of the load current i dc is performed without changing stepwise (for example, From the time t3 of the cycle immediately before the current cycle to the time t2 of the current cycle, however, the reverse conducting semiconductor switch of the DC / AC converter circuit 200 performs switching at a timing that substantially coincides with the time t3. In the case of.), The value of the load current i dc is acquired from the current detection unit 300a at a certain point in time.
  • the control unit 400 performs processing for specifying the value I off * shown in Equation 1 by, for example, time t2 of the current cycle. Specifically, for example, the control unit 400 stores in advance a value corresponding to the first term on the right side of Equation 1, and adds this value to the acquired value of the load current i dc to obtain the value I off *.
  • C is the capacitance of the capacitor CM
  • L is the inductance of the reactor Lac
  • E is the voltage of the power source VS.
  • the left side of the value I off * is a threshold of the input current I in, for example, as shown in FIG. 10, by the time when the input current I in has reached the rises and the value I off * and t3 the current cycle For example, the peak value of the link voltage v C in the current cycle is calculated to be equal to the target value V p * .
  • the control unit 400 When the threshold I off * of the input current I in to be applied in the current cycle is determined, the control unit 400 repeatedly acquires a signal continuously supplied from the current detection unit 300b, and based on this signal, the input current I in The process of determining whether or not the specified value is smaller than the value I off * is repeated. If it is determined that the value of the specified input current I in is not smaller than the value I off *, the time when the determination is performed is determined as the time t3 of the current cycle, and the reverse conduction type that is currently turned on of the MERS 100 is immediately determined. The gate signal supplied to the gate of the semiconductor switch is switched from the on signal to the off signal.
  • the DC / AC converter 10B of FIG. 9 can also set the target value V p * of the peak value of the link voltage v C as appropriate, for example, FIG.
  • the link voltage v C is kept constant to suppress the pulsation and avoid the adverse effects caused by the pulsation. Note that the measurement conditions in the actual measurement example shown in FIG. 11 are substantially the same as those in the actual measurement example in FIG. 8 except for the timing setting at time t3.
  • the configuration of the DC / AC converter 10B is not limited to the above.
  • the MERS 100 and the DC / AC conversion circuit 200 do not necessarily perform soft switching.
  • control unit 400 stores in advance data indicating each value of the inductance L of the reactor Lac, the capacitance C of the capacitor CM, the voltage E of the power source VS, and the above-described target value V p * , or not illustrated.
  • a process may be performed in which the value of the first term on the right side of Formula 1 is calculated based on the values indicated by these data, obtained from the outside via a known interface circuit.
  • control part 400 does not need to consist of computers, for example, may be comprised from the electronic circuit for exclusive use which performs the control mentioned above.
  • the control unit 400 includes an A / D converter 410, a DSP (Digital Signal Processor) controller 420, a D / A (Digital-to-Analog) converter 430, and a comparator. 440 and a gate logic circuit 450 may be included.
  • the A / D converter 410 acquires the signal supplied from the current detection unit 300a, converts it into a digital signal indicating the value of the load current i dc , and supplies the digital signal to the DSP controller 420.
  • the DSP controller 420 holds data specifying the transition timing of the gate signals SGG1 to SGG4 for each of the times t1, t2, t4, and t5, and also specifies data specifying the timing of the transition of each gate signal SGGU to SGGZ. Hold. Then, a signal representing these stored data is supplied to the gate logic circuit 450. These data may be stored in advance in the DSP controller 420 itself or a memory (not shown) connected to the DSP controller 420, or may be acquired from the outside via, for example, a well-known interface circuit (not shown).
  • the DSP controller 420 also holds data representing the value of the first term on the right side of Equation 1 described above. (This data may also be stored in advance or acquired from the outside.) Then, based on the signal indicating the value of the load current i dc supplied from the A / D converter 410, the value I Processing for determining off * is performed, a digital signal indicating the determined value Ioff * is generated, and supplied to the D / A converter 430.
  • the DSP controller 420 stores in advance data indicating values of the inductance L, capacitance C, voltage E, and target value V p * , respectively, or obtains them from the outside, and based on the values indicated by these data You may perform the process which calculates the value of the 1st term
  • the D / A converter 430 acquires a digital signal indicating the value I off * from the DSP controller 420, converts this signal into an analog signal, and supplies the analog signal to the comparator 440.
  • the comparator 440 acquires a signal indicating the value of the input current I in from the current detection unit 300b, and acquires an analog signal indicating the value I off * from the D / A converter 430. Then, a determination is made as to which of these two signals is larger, a signal indicating the determination result is generated, and the signal is supplied to the gate logic circuit 450.
  • the gate logic circuit 450 obtains a signal supplied from the DSP controller 420, generates gate signals SGG1 to SGG4 and SGGU to SGGZ having timings indicated by the signal, and supplies each of the reverse conducting semiconductor switches. To supply.
  • the gate logic circuit 450 determines the time t3 of each cycle based on the signal supplied from the comparator 440. That is, the gate logic circuit 450 continuously acquires the signal supplied from the comparator 440, and based on this signal, continuously determines which of the value of the input current I in and the value I off * is greater. it allows the value of the input current I in is, detects the timing of changes from the values I off * smaller state value I off * greater state. And if the said timing is detected, the process which changes the logic state of gate signal SGG1 and SGG2 from an ON signal to an OFF signal will be performed as the said timing is the time t3.
  • the current detection unit 300a detects the current flowing from the MERS 100 to the DC / AC conversion circuit 200. However, in these embodiments, the current detection unit 300a detects any two values of the currents i U , i V or i W of each phase of the load LD3, and the control unit 400 The value of the current i U , i V or i W detected when the reverse conduction type semiconductor switch of the conversion circuit 200 is in a predetermined state, and each reverse conduction type semiconductor of the DC / AC conversion circuit 200 at the time t3 of the current cycle Based on the information indicating the on / off state of the switch, a value (predicted value) that the load current i dc should take is calculated at time t3 of the current cycle, and the calculated value is an actual measurement value of the load current i dc. As a thing, you may take the structure which performs the above
  • a current detector 300a generates a signal indicating these values by detecting the value of current i U and i V, it may be supplied to the control unit 400.
  • the control unit 400 always holds the relationship between the load current i dc current i U and i V, i.e. according to the relationship shown below (a) ⁇ (f), the load current i at time t3 the current cycle
  • a process for determining the time t3 by calculating the predicted value of dc and assuming that the obtained predicted value is the value of the load current i dc at the time t3 of the current cycle may be performed.
  • the pulse patterns of the gate signals SGGU to SGGZ are such that, for example, as shown in FIG. 5, three reverse conducting semiconductor switches SWU, SWV and SWV are not turned on simultaneously, and the reverse conducting semiconductor switches SWU and SWX are also simultaneously turned Assume that the pulse pattern is such that the reverse conducting semiconductor switches SWV and SWY are not turned on at the same time, and the reverse conducting semiconductor switches SWW and SWZ are not turned on at the same time.
  • (A) reverse conducting semiconductor switch SWU, SWV and the value of i U period only reverse conducting semiconductor switch SWU is on of the three SWV is as the value of the load current i dc.
  • the value of i V period only three reverse conducting semiconductor switch SWV among those listed (b) (a) is on equal to the value of the load current i dc.
  • control unit 400 executes, for example, a first program that determines the transition timing of the gate signals SGG1 to SGG4 and a second program that determines the transition timing of the gate signals SGGU to SGGZ. Data indicating the transition timing of the gate signals SGGU to SGGZ determined in advance by the processing of the second program may be generated, and this data may be transferred to the processing of the first program.
  • the load current i dc causes a larger pulsation as the load power factor of the load LD is lower. This pulsation is caused by the switching of the reverse conducting semiconductor switch of the DC / AC converter circuit 200 to change the current path inside the DC / AC converter circuit 200.
  • the current detection unit 300a detects any two values of the currents i U , i V or i W instead of the load current i dc , and the control unit 400 determines the current cycle time based on these values. If the configuration for calculating the value of the load current i dc at t3 is taken, the time point at which the value of the current i U , i V or i W is detected is taken as the time point within the last few cycles before time t2 of the current cycle, As the value of the load current i dc at time t3 of the current cycle, a predicted value that does not deviate from the actual value can be obtained.
  • the process for determining the time t3 of the current cycle is performed by the method of the first or second embodiment using the predicted value as the value of the load current i dc (that is, the characteristic table using, for example, the predicted value as a search key).
  • the threshold value I off * is determined by substituting the predicted value into Equation 1) to regulate the peak value of the link voltage v C to a value substantially equal to the target value V p *. it can.
  • the embodiments of the present invention are not limited to the above.
  • the load connected between the DC output terminals DCOUT + and DCOUT ⁇ of the MERS 100 is arbitrary, and the load does not necessarily have to be connected via the DC / AC conversion circuit 200.
  • the reverse conduction type semiconductor switches SW3 and SW4 of the MERS 100 only need to have a reverse direction conduction part, and do not need to have a switch part.
  • the control unit 400 does not need to generate the gate signals SGG3 and SGG4.
  • the gates G3 and G4 may be connected to an arbitrary voltage source that supplies an off voltage in order to always turn off the reverse conducting semiconductor switches SW3 and SW4. Also in this case, the control unit 400 does not need to generate the gate signals SGG3 and SGG4.
  • the power source VS may be a single-phase AC voltage source.
  • the control unit 400 in a period in which the one connected to the reactor Lac among the two poles of the power supply VS is higher than the other, the control unit 400 periodically performs the operations [1] to [5] described above on the MERS 100. To do.
  • control unit 400 keeps gate signals SGG1 and SGG2 off, while gate signals SGG3 and SGG4 By transitioning the logic state so as to take substantially the same transition as the gate signals SGG1 and SGG2 during the operations of [1] to [5], the MERS 100 is changed from time t1 ′ to time t5 ′ described later. As one cycle, the operations described as [1 ′] to [5 ′] below are periodically performed at the frequency f described above.
  • the control unit 400 switches the gate signals SGG3 and SGG4 to the on signal while keeping the gate signals SGG1 and SGG2 at the off signal.
  • the reverse conducting semiconductor switches SW3 and SW4 are turned on, and the reverse conducting semiconductor switches SW1 and SW2 are kept off.
  • a current flows from the power source VS through the input terminal AT2 to the negative electrode of the capacitor CM through the current path of the reverse conducting semiconductor switch SW3.
  • the current flowing out from the positive electrode of the capacitor CM flows into the power supply VS through the input terminal AT1 through the current path of the reverse conducting semiconductor switch SW4 and the reactor Lac.
  • the control unit 400 performs, for example, the current cycle time t2 ′ by the substantially same procedure as the procedure for determining the time t3 described in the description of the first or second embodiment.
  • the cycle time t3 ′ is determined.
  • the control unit 400 determines the value on the left side of Equation 1. as things I off * is the threshold of the input current (-I in), performs processing so as to t3 'of the current cycle when the input current (-I in) has reached a raised to a value I off * Shall.
  • the control unit 400 switches the gate signals SGG3 and SGG4 to the off signal while keeping the gate signals SGG1 and SGG2 at the off signal. Then, each current flowing in the forward direction through the reverse conducting semiconductor switches SW3 and SW4 is cut off, and flows into the positive electrode of the capacitor CM through the current path of the reverse conducting semiconductor switch SW2 by the magnetic energy accumulated in the reactor Lac. Current is generated. Electrostatic energy accumulates as charges in the capacitor CM. On the other hand, the current flowing from the negative electrode of the capacitor CM flows to the input terminal AT1 through the current path of the reverse conducting semiconductor switch SW1.
  • the initial state in [1 ′] is assumed to be substantially the same as the initial state in [1] described above, except that the polarity of the voltage generated between both poles of the power supply VS is reversed.
  • the control unit 400 determines, for example, between the two poles of the power supply VS in order to determine which of the above operations [1] to [5] or [1 ′] to [5 ′] is to be performed by the MERS 100.
  • a known electric circuit that detects the polarity of the voltage and generates a signal indicating the detection result may be provided.
  • control unit 400 is simply connected to at least one pole of the power supply VS and obtained by dividing the voltage of the connected pole with respect to a reference potential (not shown) or a voltage dividing resistor (not shown).
  • the detected voltage may be treated as a signal indicating the polarity detection result.
  • control unit 400 determines whether the one connected to reactor Lac is higher than the other of the two poles of power supply VS.
  • the MERS 100 may perform the operations [1] to [5] while the potential is high, and may perform the operations [1 ′] to [5 ′] while the potential is low.
  • the power source VS may consist of a three-phase AC voltage source.
  • MERS100 should just have the structure shown, for example in FIG.
  • the MERS 100 shown in FIG. 14 includes four reverse conducting semiconductor switches SW1 to SW6, a capacitor CM, and reactors Lac1 to Lac3.
  • Each of the reverse conducting semiconductor switches SW1 to SW6 has substantially the same configuration as the reverse conducting semiconductor switch SW1 of FIG. That is, the reverse conduction type semiconductor switch SW1 of FIG. 14 includes a reverse direction conduction part D1 and a switch part S1, and similarly, the reverse conduction type semiconductor switch SW2 includes a reverse direction conduction part D2 and a switch part S2.
  • the reverse conducting semiconductor switch SWW is composed of the reverse conducting portion D3 and the switch portion S3
  • the reverse conducting semiconductor switch SW4 is composed of the reverse conducting portion D4 and the switch portion S4
  • the reverse conducting semiconductor switch SW5 is the reverse direction.
  • the reverse conducting semiconductor switch SW6 is composed of a reverse conducting portion D6 and a switch portion S6.
  • Each of the switch portions S1 to S6 is made of a semiconductor switching element such as a MOSFET, and the reverse conducting portions D1 to D6 are all made of a parasitic diode of a semiconductor switch constituting the switch portion or other rectifying element.
  • each reverse conducting semiconductor switch constituting the MERS 100 of FIG. 14 will also be described as having a reverse conducting portion made of a diode and a switch portion made of an n-channel MOSFET.
  • the anode of the conduction part is connected to the source of the switch part, and the cathode of the reverse direction conduction part is connected to the drain of the switch part.
  • reactors Lac1 to Lac3 are assumed to be substantially equal to each other.
  • the reactors Lac1 and Lac3 form a series circuit via the power source VS, and the reactors Lac2 and Lac3 also form a series circuit via the power source VS.
  • any two of reactors Lac1 to Lac3 form a series circuit while MERS 100 in FIG. 14 is controlled as shown in (1) to (3) described later.
  • the series circuit and the capacitor CM form a series resonance circuit. Therefore, when the capacitance of the capacitor CM is equal to that in FIG. 1 and that in FIG.
  • the inductances of the reactors Lac1 to Lac3 in FIG. 14 are all half of the inductance of the reactor Lac in FIG. If so, the resonance frequency of the series resonance circuit in the configuration of FIG. 14 is substantially equal to the resonance frequency of the series resonance circuit formed by the reactor Lac and the capacitor CM in the configuration of FIG.
  • the drains of the switch units S1, S3, and S5 are all connected to one end of the capacitor CM to form the positive DCOUT + of the DC output terminal.
  • Each source of the switch units S2, S4, and S6 is connected to the other end of the capacitor CM to form a negative output DCOUT ⁇ of the DC output terminal.
  • the source of the switch unit S1 is connected to the drain of the switch unit S2 and one end of the reactor Lac1, and the other end of the reactor Lac1 forms the input terminal AT1.
  • the source of the switch unit S3 is connected to the drain of the switch unit S4 and one end of the reactor Lac2, and the other end of the reactor Lac2 forms the input terminal AT2.
  • the source of the switch unit S5 is connected to the drain of the switch unit S6 and one end of the reactor Lac3, and the other end of the reactor Lac3 forms the input terminal AT3.
  • Input terminals AT1 to AT3 are connected one-to-one to each pole of an external power supply VS composed of a three-phase AC voltage source.
  • the gates (in turn, G1, G2, G3, G4, G5, and G6) of the switch units S1, S2, S3, S4, S5, and S6 that form the control end of the MERS 100 in FIG. 14 are all connected to the control unit 400. ing.
  • the control unit 400 performs processing for supplying gate signals SGG1, SGG2, SGG3, SGG4, SGG5, and SGG6 to the gates G1, G2, G3, G4, G5, and G6, respectively.
  • the control unit 400 may switch the pulse pattern as shown in FIG. 15, for example, according to the voltage of each pole of the power supply VS (voltage with respect to a reference potential not shown). That is, the control unit 400 (1)
  • the voltage at the input terminal AT1 has changed in the same manner as the voltage at the input terminal AT1 when a single-phase AC voltage source is connected to the MERS 100 in FIG.
  • the gate signal SGG1 is generated and supplied so as to perform substantially the same state transition as the state transition of the reverse conducting semiconductor switches SW3 and SW4 in FIG. Further, for the reverse conducting semiconductor switch SW2 of FIG.
  • the gate signal is changed so as to perform substantially the same state transition as the state transition of the reverse conducting semiconductor switches SW1 and SW2 of FIG. SGG2 is generated and supplied.
  • the corresponding gate signal is maintained as an off signal during a period of “OFF” in the column indicating the state of each gate signal in FIG.
  • the corresponding gate signal is changed so as to cause the supply destination of the gate signal to perform the above-described state transition of turning on at time t1 and turning off at time t3.
  • the gate signal is generated and supplied so as to be turned off.
  • the voltage at the input terminal AT2 has changed in the same manner as the voltage at the input terminal AT1 when a single-phase AC voltage source is connected to the MERS 100 in FIG.
  • the gate signal SGG3 is generated and supplied so as to perform substantially the same state transition as the state transition of the reverse conducting semiconductor switches SW3 and SW4 in FIG.
  • the gate signal is set so as to perform substantially the same state transition as the state transition of the reverse conducting semiconductor switches SW1 and SW2 of FIG. SGG4 is generated and supplied.
  • the voltage at the input terminal AT3 has changed in the same manner as the voltage at the input terminal AT1 when a single-phase AC voltage source is connected to the MERS 100 in FIG.
  • the gate signal SGG5 is generated and supplied so as to perform substantially the same state transition as the state transition of the reverse conducting semiconductor switches SW3 and SW4 in FIG. Further, for the reverse conducting semiconductor switch SW6 of FIG. 14, the gate signal is set so as to perform substantially the same state transition as the state transition of the reverse conducting semiconductor switches SW1 and SW2 of FIG. 1 under this assumption. SGG6 is generated and supplied.
  • the MERS 100 in FIG. 14 is a period during which, for example, the reverse conducting semiconductor switches SW1, SW3, and SW6 are kept off. In the period (shown as “ ⁇ ” in FIG. 15), the operations described below as [1 ′′] to [5 ′′] are performed.
  • the reactor Lac2, and the reverse conducting semiconductor switch SW4 (forward direction) are sequentially generated, and a current flows into the negative electrode of the capacitor CM.
  • the current that flows out from the positive electrode of the capacitor CM flows through the reverse conducting semiconductor switch SW5 (forward direction) and the reactor Lac3 in this order to the input terminal AT3 and into the power supply VS.
  • the link voltage v C decreases, while magnetic energy starts to be accumulated in the reactors Lac1 to Lac3.
  • the current flowing from the input terminal AT3 to the reactor Lac3 sequentially passes through the reverse conducting semiconductor switches SW5 (reverse direction) and SW1 (forward direction).
  • a route a route that passes through reverse-conducting semiconductor switches SW5 (reverse direction) and SW3 (forward direction) in turn, a route that passes through reverse-conducting semiconductor switches SW6 (forward direction) and SW2 (reverse direction), and a reverse conduction type
  • the route passes through the semiconductor switches SW6 (forward direction) and SW4 (reverse direction) in order, and flows to the input terminals AT1 and AT2.
  • magnetic energy is accumulated in the reactors Lac1 to Lac3, while the link voltage v C remains substantially zero from time t2 to time t3.
  • the reverse conducting semiconductor switches SW1, SW3, and SW6 are also turned off while the reverse conducting semiconductor switches SW2, SW4, and SW5 are kept off. . Then, the currents flowing in the forward direction through the reverse conducting semiconductor switches SW1, SW3, and SW6 are cut off, and the positive terminal of the capacitor CM is sequentially passed from the input terminal AT3 through the reactor Lac3 and the reverse conducting semiconductor switch SW5 (reverse direction). As a result, a current flows into the link voltage v C.
  • the current flowing from the negative electrode of the capacitor CM branches into two routes flowing through the reverse conducting semiconductor switches SW2 (reverse direction) and SW4 (reverse direction), the former passing through the reactor Lac1 to the input terminal AT1, and the latter being the reactor. It flows to the input terminal AT2 via Lac2.
  • the link voltage v C which is a pulse voltage that oscillates from the peak to approximately 0, is also repeatedly generated in the capacitor CM of FIG.
  • the target value V p * of the peak value of the link voltage v C is not necessarily fixed, and the target value V p * itself may be a target of control or change. Therefore, for example, the control unit 400 acquires data indicating the target value V p * from the outside (or stores the data indicating the target value V p * in a rewritable manner, and responds to an instruction supplied from the outside. Data may be rewritten), and the processing for obtaining the threshold value I off * may be performed assuming that the value indicated by the data is the value of the target value V p * . Further, a program having the target value V p * as a variable may be executed, and the target value V p * may be changed over time according to the processing of the program. In addition, the control unit 400 may acquire the characteristic table from the outside, store it in a rewritable manner, and use it for the above-described processing for specifying the duty ratio d.
  • the control unit 400 performs control to change the target value V p * with time
  • the DC / AC converters 10A and 10B can change the peak value V p of the link voltage v C with time. It is possible to perform so-called PAM (Pulse Amplitude Modulation) on the link voltage v C.
  • PAM Pulse Amplitude Modulation
  • the control unit 400 determines, for example, whether or not the value indicated by the signal supplied by the current detection unit 300a is lower than a predetermined value.
  • the times t1 and t1 ' may be determined so that the timing of' is delayed from their default values.
  • the width delayed from the default value may be, for example, a predetermined time length, or may be a time length substantially proportional to the difference between the value indicated by the signal supplied from the current detection unit 300a and the predetermined value.
  • the control unit 400 stores, for example, data indicating default values of timings at times t1 and t1 ′ in advance, and the values indicated by the data are default values of timings at times t1 and t1 ′. As a result, the times t1 and t1 ′ may be determined.
  • the control unit 400 determines only the timing for turning off each reverse conducting semiconductor switch based on the value of the load current i dc (the amount of load current) detected by the current detection unit 300a. In addition to turning off each reverse conducting semiconductor switch, the timing for turning on each reverse conducting semiconductor switch is also determined based on the value of the load current i dc , and turning on and off each reverse conducting switch at the determined timing. , The duty ratio of the control signal supplied to each reverse conducting semiconductor switch may be changed (that is, the maximum value of the voltage across the capacitor CM may be controlled). In this case, for example, the control unit 400 determines the turn-on timing and the turn-off timing so that the duty ratio obtained by referring to the characteristic table is obtained.
  • control unit 400 may determine the timing using a predetermined formula stored by the control unit 400 based on the duty ratio, or the control unit 400 may use the duty ratio as a key.
  • a table to be stored for example, a table in which the duty ratio is associated with each timing
  • the timing for turning on and the timing for turning off are determined, and switching between on and off is performed at the determined timing.
  • the control unit 400 compares the value of the load current i dc, stores a table associating the timing for turning on and off the respective reverse conducting semiconductor switches, the value of the load current i dc of current detector 300a detects the in the key by referring to the table, the may identify the timing for turning on and off the respective reverse conducting semiconductor switches corresponding to the value of the load current i dc that key.
  • the ON timing variable soft switching in a wider load current range may be realized.
  • the peak voltage for producing the same load voltage may be lowered.
  • control unit 400 may be configured by a dedicated electronic circuit including a comparator, a flip-flop, a timer, and the like.
  • control unit 400 in each of the above embodiments can also be realized using a normal computer system.
  • a program for executing the above-described processing performed by the control unit 400 is stored in a CD-ROM (Compact Disk Read-Only Memory), a DVD (Digital Versatile Disk), or other computer-readable recording medium and distributed.
  • control part 400 can be comprised by installing this program in a computer.
  • the program may be stored in a disk device or the like included in a predetermined server device on a communication network such as the Internet, and may be downloaded onto a computer by being superimposed on a carrier wave, for example.
  • the above-described processing can also be achieved by starting and executing a program while transferring it via a communication network.
  • OS Operating System
  • only the part other than the OS may be stored in a medium and distributed. Alternatively, it may be downloaded to a computer.
  • 10A, 10B Power conversion device VS Power supply LD Load LD1-LD3 Inductive load Lac, Lac1-Lac3 Reactor 100 MERS 200 DC converter circuit 300a, 300b Current detector 400 Controllers AT1 to AT3 Input terminals DCOUT +, DCOUT ⁇ DC output terminals DC +, DC ⁇ DC input terminals ACU to ACW AC output terminals SW1 to SW6, SWU to SWZ Reverse conducting semiconductor Switch CM Capacitors S1 to S6, SU to SZ Switch part D1 to D6, DU to DZ Reverse conducting part G1 to G6, GU to GZ Gate SGG1 to SGG6, SGGU to SGGZ Gate signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

 電源VSに接続されたMERS(磁気エネルギー回生スイッチ)(100)から電力を供給する装置について、MERS(100)から負荷へと流れる負荷電流を電流検出部(300a)が検出する。制御部(400)は、MERS(100)のキャパシタ(CM)の充電を開始するための経路を形成するためにMERS(100)の逆導通型半導体スイッチをオフするタイミングを、検出した負荷電流の量に基づいて決定する。制御部(400)は、決定した前記目標タイミングでMERS(100)の逆導通型半導体スイッチをオフすることによって、キャパシタ(CM)の両端間の電圧の最大値を制御する。

Description

電力変換装置、電力変換制御装置、電力変換方法及びプログラム
 本発明は、電力変換装置、電力変換制御装置、電力変換方法及びプログラムに関する。
 直流電圧源から直流電力を負荷に供給できる低損失な交流/直流電力変換装置として、たとえば特許文献1に開示されているものがある。
 この交流/直流電力変換装置は、交流電源と直流負荷との間に接続されるものであり、MERS(磁気エネルギー回生スイッチ:Magnetic Energy Recovery Switch)を備える。
 この交流/直流電力変換装置は、MERSの逆導通型半導体スイッチをオン・オフすることで、MERSが備えるキャパシタにパルス状の直流電圧を発生させ、このキャパシタが直流電圧源として機能する。
 この交流/直流電力変換装置の直流端子間に、直流電力を交流電力に変換するインバータを介して交流負荷を接続すると、この交流負荷に交流電力を供給することができる。
 例えば、非特許文献1には、MERSの交流端子間に電源とインダクタの直列回路を接続し、MERSが備えるキャパシタにパルス状の直流電圧を発生させ、このパルス状の直流電圧を、3相インバータを介して負荷に供給できることが開示されている。
特開2008-193817号公報
磯部高範、外3名、"MERSパルスリンク方式による平滑キャパシタのないソフトスイッチングAC/AC変換の基礎検討"、2009年10月29日、 電子材料・電子デバイス・半導体電力変換合同研究会資料、東京工業大学、EFM-09-046/EDD-09-080/SPC-09-147
 しかしながら、非特許文献1の回路の負荷として三相モータなどの誘導性負荷を接続した場合、MERSのキャパシタに発生するパルス状の直流電圧のピーク値の変動が大きくなるという問題があった。
 ピークの変動が大きいと、変動が小さい場合に比べ、同じ電力を供給するにしても誘導性負荷に印加される電圧の最大値が大きくなる傾向が生じる。そのため、誘導性負荷の耐電圧を大きくする必要がある。耐電圧が大きいとその誘導性負荷は大きくなり、システム全体として運搬性に乏しく、また経済性にも乏しくなる。
 また、ピークの変動が大きいと、MERSあるいはインバータを構成する半導体スイッチング素子に印加される電圧の最大値も大きくなる傾向が生じることになり、これらの半導体スイッチング素子の耐電圧も大きくする必要が生じる。半導体スイッチング素子は一般に耐電圧が大きいほど大型であるから、この傾向もまたシステム全体としての運搬性、経済性の低下をもたらす。また、高耐圧ないし大型の半導体スイッチング素子は一般に電力損失が大きいから、高耐圧の半導体スイッチング素子を用いることにより、システム全体としての電力損失の増大ももたらされる。
 本発明は、上述の問題点に鑑みてなされたもので、負荷に供給される電圧のピーク値の変動が小さい電力供給を可能にする電力変換装置、電力変換制御装置、電力変換方法及びプログラムを提供することを目的とする。
 上記目的を達成するため、本発明の第1の観点に係る電力変換装置は、
 電源と負荷との間に接続される電力変換装置であって、
 それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたときに双方向に実質的に導通させ、オフしたときに電流路の所定の一端から他端の一方向にのみ実質的に導通させる複数のスイッチと、前記複数のスイッチの少なくとも一部に接続されたキャパシタと、を備え、複数のスイッチそれぞれが各電流路をオン又はオフすることによって、所定のリアクトルに発生した前記磁気エネルギーを静電エネルギーとして前記キャパシタに充放電させ、前記電源から前記負荷に供給される電力を変換する磁気エネルギー回生スイッチと、
 前記磁気エネルギー回生スイッチから前記負荷へと流れる負荷電流の量を検出し、検出した当該負荷電流の量を示す信号を生成する負荷電流検出部と、
 前記複数のスイッチそれぞれを制御し、前記複数のスイッチそれぞれの各電流路をオン又はオフさせることで、前記キャパシタの充放電を行わせて前記磁気エネルギー回生スイッチに電力の変換を行わせる制御部と、を備え、
 前記制御部は、前記負荷電流検出部が生成した前記信号を取得し、当該信号が示す前記負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオンしている電流路をオフする目標タイミングを決定し、決定した前記目標タイミングで前記オンしている電流路をオフすることによって、前記キャパシタの両端間の電圧の最大値を制御する。
 上記目的を達成するため、本発明の第2の観点に係る電力変換制御装置は、
 それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたときに双方向に実質的に導通させ、オフしたときに電流路の所定の一端から他端の一方向にのみ実質的に導通させる複数のスイッチと、前記複数のスイッチの少なくとも一部に接続されたキャパシタと、を備え、複数のスイッチそれぞれが各電流路をオン又はオフすることによって、所定のリアクトルに発生した前記磁気エネルギーを静電エネルギーとして前記キャパシタに充放電させ、電源から負荷に供給される電力を変換する磁気エネルギー回生スイッチを制御する電力変換制御装置であって、
 前記複数のスイッチそれぞれを制御し、前記複数のスイッチそれぞれの各電流路をオン又はオフさせることで、前記キャパシタの充放電を行わせて前記磁気エネルギー回生スイッチに電力の変換を行わせる制御部を備え、
 前記制御部は、前記負荷へと流れる負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオンしている電流路をオフする目標タイミングを決定し、決定した前記目標タイミングで前記オンしている電流路をオフすることによって、前記キャパシタの両端間の電圧の最大値を制御する。
 上記目的を達成するため、本発明の第3の観点に係る電力変換方法は、
 それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたときに双方向に実質的に導通させ、オフしたときに電流路の所定の一端から他端の一方向にのみ実質的に導通させる複数のスイッチと、前記複数のスイッチの少なくとも一部に接続されたキャパシタと、を備え、複数のスイッチそれぞれが各電流路をオン又はオフすることによって、所定のリアクトルに発生した前記磁気エネルギーを静電エネルギーとして前記キャパシタに充放電させ、電源から負荷に供給される電力を変換する磁気エネルギー回生スイッチを制御する電力変換方法であって、
 前記複数のスイッチそれぞれを制御し、前記複数のスイッチそれぞれの各電流路をオン又はオフさせることで、前記キャパシタの充放電を行わせて前記磁気エネルギー回生スイッチに電力の変換を行わせる制御ステップを有し、
 前記制御ステップは、前記負荷へと流れる負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオンしている電流路をオフする目標タイミングを決定し、決定した前記目標タイミングで前記オンしている電流路をオフすることによって、前記キャパシタの両端間の電圧の最大値を制御することを含む。
 上記目的を達成するため、本発明の第4の観点に係るプログラムは、
 それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたときに双方向に実質的に導通させ、オフしたときに電流路の所定の一端から他端の一方向にのみ実質的に導通させる複数のスイッチと、前記複数のスイッチの少なくとも一部に接続されたキャパシタと、を備え、複数のスイッチそれぞれが各電流路をオン又はオフすることによって、所定のリアクトルに発生した前記磁気エネルギーを静電エネルギーとして前記キャパシタに充放電させ、電源から負荷に供給される電力を変換する磁気エネルギー回生スイッチを制御するコンピュータに、
 前記複数のスイッチそれぞれを制御し、前記複数のスイッチそれぞれの各電流路をオン又はオフさせることで、前記キャパシタの充放電を行わせて前記磁気エネルギー回生スイッチに電力の変換を行わせる制御ステップを行わせ、
 前記制御ステップは、前記負荷へと流れる負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオンしている電流路をオフする目標タイミングを決定し、決定した前記目標タイミングで前記オンしている電流路をオフすることによって、前記キャパシタの両端間の電圧の最大値を制御することを含む。
 上記目的を達成するため、本発明の第5の観点に係る電力変換制御装置は、
 それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたとき双方向に実質的に導通させ、オフしたとき電流路の所定の一端から他端の一方向にのみ実質的に導通させる第1乃至第4のスイッチと、一端が前記第1のスイッチの電流路の前記一端及び前記第3のスイッチの電流路の前記一端に接続され、他端が前記第2のスイッチの電流路の前記他端及び前記第4のスイッチの電流路の前記他端に接続されたキャパシタと、外部の単相交流電源と直列回路をなし、当該直列回路の一端が前記第1のスイッチの電流路の前記他端及び前記第4のスイッチの電流路の前記一端に接続され、当該直列回路の他端が前記第2のスイッチの電流路の前記一端及び前記第3のスイッチの電流路の前記他端に接続されるリアクトルと、より構成され、前記キャパシタの両端間に接続される外部の負荷に電力を供給する磁気エネルギー回生スイッチと、前記磁気エネルギー回生スイッチから前記負荷へと流れる負荷電流の量を検出し、検出した当該負荷電流の量を示す信号を生成する負荷電流検出部と、からなる電力変換装置を制御する電力変換制御装置であって、
 前記リアクトルに実質的に電流が流れていない第1のタイミングで、前記直列回路の前記一端が前記他端より高電位であるときは前記第1及び第2のスイッチの各電流路をオンさせ前記第3及び第4のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給し、前記直列回路の前記一端が前記他端より低電位であるときは前記第1及び第2のスイッチの各電流路をオフさせ前記第3及び第4のスイッチの各電流路をオンさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1乃至第4のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給する制御部を備え、
 前記制御部は、
 前記負荷電流検出部が生成した前記信号を取得し、前記キャパシタの両端間の電圧の最大値を所定の目標値に実質的に等しくするために前記第1乃至第4のスイッチの各電流路をオフさせる目標タイミングを、当該信号が示す前記負荷電流の量に基づいて決定する目標タイミング決定部を備え、
 前記目標タイミング決定部が決定した当該目標タイミングを前記第2のタイミングとして、前記第1乃至第4のスイッチの各電流路をオフさせる前記制御信号を供給する。
 上記目的を達成するため、本発明の第6の観点に係る電力変換制御装置は、
 それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたとき双方向に実質的に導通させ、オフしたとき電流路の所定の一端から他端の一方向にのみ実質的に導通させる第1乃至第6のスイッチと、一端が前記第2、第4及び第6のスイッチの各電流路の前記一端に接続され、他端が前記第1、第3及び第5のスイッチの各電流路の前記他端に接続されたキャパシタと、一端が外部の三相交流電源の第1の極に接続され、他端が前記第1のスイッチの電流路の前記一端及び前記第2のスイッチの電流路の前記他端に接続された第1のリアクトルと、一端が外部の三相交流電源の第2の極に接続され、他端が前記第3のスイッチの電流路の前記一端及び前記第4のスイッチの電流路の前記他端に接続された第2のリアクトルと、一端が外部の三相交流電源の第3の極に接続され、他端が前記第5のスイッチの電流路の前記一端及び前記第6のスイッチの電流路の前記他端に接続された第3のリアクトルと、より構成され、前記キャパシタの両端間に接続される外部の負荷に電力を供給する磁気エネルギー回生スイッチと、前記磁気エネルギー回生スイッチから前記負荷へと流れる負荷電流の量を検出し、検出した当該負荷電流の量を示す信号を生成する負荷電流検出部と、からなる電力変換装置を制御する電力変換制御装置であって、
 前記第1乃至第3のリアクトルに実質的に電流が流れていない第1のタイミングで、前記三相交流電源のそれぞれの極につき、当該極の電圧が所定の基準電位に対して正であるときは、当該極に接続された前記リアクトルに電流路の前記一端が接続されている前記スイッチの電流路をオフさせ当該リアクトルに電流路の前記他端が接続されている前記スイッチの電流路をオンさせる制御信号を、各該スイッチの各制御端に供給し、当該極の電圧が前記基準電位に対して負であるときは、当該リアクトルに電流路の前記一端が接続されている前記スイッチの電流路をオンさせ当該リアクトルに電流路の前記他端が接続されている前記スイッチの電流路をオフさせる制御信号を、各該スイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1乃至第6のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第6のスイッチの各制御端に供給する制御部を備え、
 前記制御部は、
 前記負荷電流検出部が生成した前記信号を取得し、前記キャパシタの両端間の電圧の最大値を所定の目標値に実質的に等しくするために前記第1乃至第6のスイッチの各電流路をオフさせる目標タイミングを、当該信号が示す前記負荷電流の量に基づいて決定する目標タイミング決定部を備え、
 前記目標タイミング決定部が決定した当該目標タイミングを前記第2のタイミングとして、前記第1乃至第6のスイッチの各電流路をオフさせる前記制御信号を供給する。
 上記目的を達成するため、本発明の第7の観点に係る電力変換制御装置は、
 それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたとき双方向に実質的に導通させ、オフしたとき電流路の所定の一端から他端の一方向にのみ実質的に導通させる第1及び第2のスイッチと、それぞれ電流路を備え、各自の電流路が所定の一端から他端の一方向にのみ実質的に導通する第1及び第2の整流素子と、一端が前記第1のスイッチの電流路の前記一端及び前記第1の整流素子の前記一端に接続され、他端が前記第2のスイッチの電流路の前記他端及び前記第2の整流素子の前記他端に接続されたキャパシタと、外部の電源と直列回路をなし、当該直列回路の一端が前記第1のスイッチの電流路の前記他端及び前記第2の整流素子の前記一端に接続され、当該直列回路の他端が前記第2のスイッチの電流路の前記一端及び前記第1の整流素子の前記他端に接続されるリアクトルと、より構成され、前記キャパシタの両端間に接続される外部の負荷に電力を供給する磁気エネルギー回生スイッチと、前記磁気エネルギー回生スイッチから前記負荷へと流れる負荷電流の量を検出し、検出した当該負荷電流の量を示す信号を生成する負荷電流検出部と、からなる電力変換装置を制御する電力変換制御装置であって、
 前記リアクトルに実質的に電流が流れていない第1のタイミングで、前記第1及び第2のスイッチの各電流路をオンさせる制御信号を前記第1及び第2のスイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1及び第2のスイッチの各電流路をオフさせる制御信号を前記第1及び第2のスイッチの各制御端に供給する制御部を備え、
 前記制御部は、
 前記負荷電流検出部が生成した前記信号を取得し、前記キャパシタの両端間の電圧の最大値を所定の目標値に実質的に等しくするために前記第1及び第2のスイッチの各電流路をオフさせる目標タイミングを、当該信号が示す前記負荷電流の量に基づいて決定する目標タイミング決定部を備え、
 前記目標タイミング決定部が決定した当該目標タイミングを前記第2のタイミングとして、前記第1及び第2のスイッチの各電流路をオフさせる前記制御信号を供給する。
 本発明によれば、負荷に供給される電圧のピーク値の変動が小さい電力供給を可能にする電力変換装置、電力変換制御装置、電力変換方法及びプログラムを提供できる。
本発明の第1の実施の形態に係るDC/ACコンバータの構成を示す回路図である。 特性テーブルの内容の例を示すグラフである。 図1に示すMERSの時刻t1からt2までの期間の動作を説明するための図である。 図1に示すMERSの時刻t2からt3までの期間の動作を説明するための図である。 図1に示すMERSの時刻t3からt4までの期間の動作を説明するための図である。 図1に示すMERSの時刻t4からt5までの期間の動作を説明するための図である。 (a)~(c)は、図1のDC/ACコンバータのMERSが発生するリンク電圧の時間変化、当該MERSのリアクトルに流れる電流の時間変化、並びにゲート信号SGG1及びSGG2の論理状態の遷移の三者の関係を説明するための図である。 (a)~(f)は、図1のDC/ACコンバータの直流交流変換回路に供給されるゲート信号の論理状態の遷移を示す図である。 図1に示す直流交流変換回路の逆導通型半導体スイッチSWU、SWV及びSWWのうち1個のみがオンした場合の動作を説明するための図である。 図1に示す直流交流変換回路の逆導通型半導体スイッチSWU、SWV及びSWWのうち2個のみがオンした場合の動作を説明するための図である。 図1に示す直流交流変換回路の逆導通型半導体スイッチSWU、SWV及びSWWがすべてオフした場合の動作を説明するための図である。 図1に示す直流交流変換回路の逆導通型半導体スイッチSWU、SWV及びSWWがすべてオンした場合の動作を説明するための図である。 (a)~(c)は、誘導性負荷の力率が低いほどMERSの負荷電流のステップ状の変動が大きくなることを説明するための図である。 リンク電圧に脈動が生じている状態の例を示すグラフである。 本発明の第2の実施の形態に係るDC/ACコンバータの構成を示す回路図である。 リンク電圧のピーク値、入力電流とゲート信号の遷移のタイミングとの関係を説明するための図である。 リンク電圧の脈動が解消された状態の例を示すグラフである。 図9のDC/ACコンバータの制御部の変形例の構成を示す図である。 負荷電流を検出するための構成の変形例を示す回路図である。 MERSの変形例を示す回路図である。 図14に示すMERSに供給するゲート信号の論理状態の遷移の態様を電源の電圧との関係で説明するための図である。 図14に示すMERSの時刻t1からt2までの期間の動作を説明するための図である。 図14に示すMERSの時刻t2からt3までの期間の動作を説明するための図である。 図14に示すMERSの時刻t3からt4までの期間の動作を説明するための図である。 図14に示すMERSの時刻t4からt5までの期間の動作を説明するための図である。
 以下、本発明の実施の形態を、DC/ACコンバータ(直流/交流変換器)を例として、図面を参照しつつ説明する。
(第1の実施の形態)
 本発明の実施の形態に係るDC/ACコンバータ10Aは、図1に示すように、MERS(磁気エネルギー回生スイッチ:Magnetic Energy Recovery Switch)100と、直流交流変換回路200と、電流検出部300aと、制御部400とから構成されている。
 MERS100は、たとえば図1に示すようなフルブリッジ型MERSであり、後述する動作を行うことにより、直流電圧の変換を行うものである。図1のMERS100は、4個の逆導通型半導体スイッチSW1~SW4と、キャパシタCMと、リアクトルLacとから構成されている。
 逆導通型半導体スイッチSW1は、逆方向導通部D1及びスイッチ部S1から構成されている。同様に、逆導通型半導体スイッチSW2は逆方向導通部D2及びスイッチ部S2から構成され、逆導通型半導体スイッチSW3は逆方向導通部D3及びスイッチ部S3から構成され、逆導通型半導体スイッチSW4は逆方向導通部D4及びスイッチ部S4から構成されている。
 スイッチ部S1~S4はいずれも、たとえばMOSFET(Metal-Oxide-Silicon Field Effect Transistor)、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)、ゲートターンオフサイリスタ(GTO:Gate Turn-Off thyristor)あるいはその他の半導体スイッチング素子からなり、それぞれ電流路と制御端とを備えている。そして、各自の制御端に後述のオン信号が供給されると電流路を導通させ、オフ信号が供給されると電流路を遮断する。
 逆方向導通部D1~D4はいずれも、たとえばダイオード等の整流素子からなり、電流を一方向にのみ導通させる電流路を備える。このダイオードはたとえば、スイッチ部を構成する半導体スイッチの寄生ダイオードであってもよい。
 以下では、各逆方向導通部はいずれもダイオードからなり、各スイッチ部はいずれもnチャネルMOSFETからなるものとして説明する。この場合、このMOSFETのドレイン-ソース間がスイッチ部の電流路をなし、ゲートが制御端をなすものである。
 それぞれの逆導通型半導体スイッチにつき、逆方向導通部のアノードはスイッチ部のソースに接続されており、逆方向導通部のカソードはスイッチ部のドレインに接続されており、スイッチ部の電流路と逆方向導通部の電流路とが、合わせて逆導通型半導体スイッチの電流路をなす。
 このような接続関係をとる結果、各逆導通型半導体スイッチはいずれも、スイッチ部のドレインからソースに向かう方向(順方向)に流れる電流を、当該スイッチ部のゲートに印加される信号の値に応じてオン/オフする。一方、当該スイッチ部のソースからドレインに向かう方向(逆方向)の電流については、逆方向導通部がこの電流のバイパスを確保する結果、常にオン状態を保つ。
 スイッチ部S2及びS4の各ドレインはいずれもキャパシタCMの一端に接続されて、直流出力端子の正極DCOUT+をなしている。スイッチ部S1及びS3の各ソースはいずれもキャパシタCMの他端に接続されて、直流出力端子の負極DCOUT-をなしている。
 スイッチ部S4のソースは、スイッチ部S1のドレインとリアクトルLacの一端とに接続されており、リアクトルLacの他端は、入力端子AT1をなしている。スイッチ部S2のソースはスイッチ部S3のドレインに接続されて入力端子AT2をなしている。
 入力端子AT1は、直流電圧源からなる外部の電源VSの正極に接続され、入力端子AT2は、電源VSの負極に接続される。なお、このように接続される結果、電源VSとリアクトルLacとが直列回路を形成することになる。
 スイッチ部S1,S2,S3及びS4の各ゲート(順に、G1,G2,G3及びG4)は、MERS100の制御端をなすもので、いずれも制御部400に接続されている。
 直流交流変換回路200は、6個の逆導通型半導体スイッチSWU~SWZから構成されている。
 逆導通型半導体スイッチSWU~SWZはいずれも、逆導通型半導体スイッチSW1と実質的に同一の構成を有する。
 すなわち、逆導通型半導体スイッチSWUは、逆方向導通部DU及びスイッチ部SUから構成されており、同様に、逆導通型半導体スイッチSWVは逆方向導通部DV及びスイッチ部SVから構成され、逆導通型半導体スイッチSWWは逆方向導通部DW及びスイッチ部SWから構成され、逆導通型半導体スイッチSWXは逆方向導通部DX及びスイッチ部SXから構成され、逆導通型半導体スイッチSWYは逆方向導通部DY及びスイッチ部SYから構成され、逆導通型半導体スイッチSWZは逆方向導通部DZ及びスイッチ部SZから構成されている。スイッチ部SU~SZはいずれも、たとえばMOSFET等の半導体スイッチング素子からなり、逆方向導通部DU~DZはいずれも、たとえばスイッチ部を構成する半導体スイッチの寄生ダイオードあるいはその他の整流素子からなる。以下、直流交流変換回路200を構成する各逆導通型半導体スイッチもその逆方向導通部はダイオードからなり、スイッチ部はnチャネルMOSFETからなるものとして説明すると、それぞれの逆導通型半導体スイッチにつき、逆方向導通部のアノードはスイッチ部のソースに接続されており、逆方向導通部のカソードはスイッチ部のドレインに接続されている。
 スイッチ部SU,SV,SW,SX,SY及びSZの各ゲート(順に、GU,GV,GW,GX,GY及びGZ)は、直流交流変換回路200の制御端をなすもので、いずれも制御部400に接続されている。
 スイッチ部SU,SV及びSWの各ドレインは互いに接続されて、直流入力端子の正極DC+をなしている。スイッチ部SX,SY及びSZの各ソースは互いに接続されて、直流入力端子の負極DC-をなしている。そして、直流入力端子の正極DC+は、MERS100の直流出力端子の正極DCOUT+に接続され、負極DC-は、当該直流出力端子の負極DCOUT-に接続される。
 スイッチ部SUのソースはスイッチ部SXのドレインに接続されて交流出力端子ACUをなしている。スイッチ部SVのソースはスイッチ部SYのドレインに接続されて交流出力端子ACVをなしている。スイッチ部SWのソースはスイッチ部SZのドレインに接続されて交流出力端子ACWをなしている。
 交流出力端子ACUは、たとえば外部の誘導性負荷LD1の一端に接続され、交流出力端子ACVは、たとえば外部の誘導性負荷LD2の一端に接続され、交流出力端子ACWは、たとえば外部の誘導性負荷LD3の一端に接続される。誘導性負荷LD1、LD2及びLD3の各他端は互いに接続されているものとする。
 なお、誘導性負荷LD1,LD2及びLD3は、たとえば図示するように、三相の負荷LDの各相の入力端からなっている。負荷LDは、たとえば三相モータからなる。誘導性負荷LD1,LD2及びLD3は、たとえば、図示するようにそれぞれ、インダクタL1と抵抗R1との直列回路、インダクタL2と抵抗R2との直列回路、インダクタL3と抵抗R3との直列回路、として表すことができるものである。
 電流検出部300aは、たとえば直流電流の瞬時値を検出可能な公知の電気回路からなっており、MERS100の直流出力端子DCOUT+から直流交流変換回路200へと流れる電流すなわち負荷電流idcの値を継続的に検出し、検出した負荷電流idcの値を表す信号を生成して、制御部400へと継続的に供給する。(なお、本願明細書及び図面において、負荷電流の参照符号「idc」は「Idc」と表記する場合もある。)
 なお、電流検出部300aが、検出対象の電流を自己の備える電流路に流すものである場合、たとえば、直流出力端子DCOUT+と直流交流変換回路の直流入力端子DC+との間、又は、直流出力端子DCOUT-と直流交流変換回路の直流入力端子DC-との間は、互いに直接接続される代わりに、電流検出部300aの電流路を介して互いに接続されていればよい。また、直流交流変換回路200から直流出力端子DCOUT-へと流れ出す電流の値は直流出力端子DCOUT+から直流交流変換回路200へと流れ込む電流の値に等しいから、直流交流変換回路200から直流出力端子DCOUT-へと流れ出す電流の値を検出することも、直流出力端子DCOUT+から直流交流変換回路200へと流れ込む電流を検出することに含まれる。
 制御部400は、たとえば、CPU(Central Processing Unit)等のプロセッサ401と、RAM(Random Access Memory)やROM(Read Only Memory)等の記憶装置402とを備えたコンピュータから構成されている。
 制御部400、たとえば自己の記憶装置が予め記憶するプログラムを自己のプロセッサが読み出して実行することにより、後述する処理、たとえば、後述するパターンに従い、ゲートG1,G2,G3,G4,GU,GV,GW,GX,GY,GZに、それぞれ、ゲート信号SGG1,SGG2,SGG3,SGG4,SGGU,SGGV,SGGW,SGGX,SGGY,SGGZを供給する処理を行う。
 それぞれのゲート信号は、当該ゲート信号の供給先であるゲートを備える半導体スイッチのオン又はオフを指示する信号である。たとえば、オンを指示するときの当該ゲート信号(オン信号)は、当該半導体スイッチをオンさせるに足る電圧(ハイレベル電圧)をとり、オフを指示するときの当該ゲート信号(オフ信号)は、当該半導体スイッチをオフさせるに足る電圧(ローレベル電圧)をとる。
 また、制御部400は、たとえば電流検出部300aが供給する信号をデジタル信号に変換するためのA/D(Analog-to-Digital)コンバータ403を備えている。ただし、電流検出部300aが負荷電流idcの値を示す信号をデジタル形式で供給するものである場合、制御部400は上述のA/Dコンバータ403を備えている必要はない。
 一方で制御部400の記憶装置は、制御部400がMERS100に後述のサイクルを実行させる際にゲート信号SGG1及びSGG2がとるべきデューティー比dの値を負荷電流idcの値に基づいて決定するためのデータを格納するテーブルである特性テーブルを、予め記憶する。
 特性テーブルは、具体的には、「負荷電流idcの値」と、「負荷電流idcが当該値をとるときに、キャパシタCMの両端間の電圧(リンク電圧)vが後述する1サイクル内でとるピーク値が所定の目標値(以下、この目標値をV とする)に実質的に等しくなるようにするためにデューティー比dがとるべき値」との対応関係(たとえば、図2に示すような対応関係)を指定するデータからなるものである。なお、「実質的に等しい」とは、「略等しい」場合のほか、単に「等しい」場合も含む(以下、同じ)。「実質的に等しい」とは、単に「等しい」という表現に置き換えることもできる(以下、同じ)。実質的に同一などの表現についても適宜同じである。
図2に示すグラフは、負荷電流のidcの値が1.7アンペア未満のときデューティー比dがとるべき値がほぼ(0.0696idc+0.1536)に等しく、電流のidcの値が1.7アンペア以上のときデューティー比dがとるべき値がほぼ(0.2329idc+0.067)に等しい、という場合を例示するものである。
(第1の実施の形態:MERSの動作)
 次に、上記構成のDC/ACコンバータ10Aの動作を説明する。
 まず、図3A~図3D及び図4を参照して、MERS100の動作を説明する。以下では、キャパシタCMには、直流出力端子DCOUT+に接続されている側の端が他端に対して正電圧になるように電荷が蓄積されていて、逆導通型半導体スイッチSW1~SW4がいずれもオフである状態(すなわち図3Dに示す状態)が説明上の初期状態であるとして説明する。
 この初期状態から、制御部400は、ゲート信号SGG1~SGG4を以下述べるようなパターンで供給することによって、MERS100に、後述する時刻t1からt5までを1サイクルとして、所定の周波数fで、以下[1]~[5]として述べる動作を周期的に行わせる。周波数fは、1サイクルの時間長(1/f)すなわち(t5-t1)が、キャパシタCMとリアクトルLacとが直列共振回路を形成したとした場合の当該回路の共振周期の半周期分より長くなるような周波数に選ばれているものとする。
[1] 初期状態から、まず時刻t1において、制御部400は、図4(c)に示すように、ゲート信号SGG3及びSGG4をオフ信号に保ったまま、ゲート信号SGG1及びSGG2をオン信号に切り替える。この結果、逆導通型半導体スイッチSW1及びSW2はオンに切り替わり、逆導通型半導体スイッチSW3及びSW4はオフを保持する。
 すると、図3Aに示すように、電源VSの正極から入力端子AT1、リアクトルLacを通り、オンしている逆導通型半導体スイッチSW1の電流路を順方向に経てキャパシタCMの負極へと流れ込む電流が生じる。一方、キャパシタCMの正極から流れ出す電流は、オンしている逆導通型半導体スイッチSW2の電流路を順方向に経て入力端子AT2を通り、電源VSの負極に流れ込む。このようにしてキャパシタCMの放電が進む結果、リンク電圧vは、たとえば図4(a)に示すように低下していく。これに対しリアクトルLacには、図4(b)に示すように電流ILacが流れ、磁気エネルギーの蓄積が始まる。
 一方、リンク電圧vは直流出力端子DCOUT+とDCOUT-との間に印加されており、キャパシタCMに蓄積されている静電エネルギーは、直流交流変換回路200を介して誘導性負荷LD1~LD3にも電流として供給される。
[2] キャパシタCMの電荷がすべて放電され、図4(a)に示すようにリンク電圧vが略0となる時刻t2に至ると、図3Bに示すように、電流が、入力端子AT1からリアクトルLacを通ったのち、オフしている逆導通型半導体スイッチSW4とオンしている逆導通型半導体スイッチSW2の各電流路を順に通るルートと、オンしている逆導通型半導体スイッチSW1とオフしている逆導通型半導体スイッチSW3の各電流路を順に通るルートと、の2つに分岐して入力端子AT2へ流れる。リアクトルLacにはこの電流が電流ILacとして流れることによって更に磁気エネルギーが蓄積される。一方、たとえば図4(a)に示すように、時刻t2から時刻t3に至るまでの間キャパシタCMは充電されず、リンク電圧vは略0のまま変化しない。
 一方、制御部400は、現在進行しているサイクル(現サイクル)の時刻t3を決定する処理を、たとえば、現サイクルの時刻t2が到来するまでに完了させる。この処理は、たとえば以下説明する手順で行う。
 すなわち、まず制御部400は、現サイクルとの関係で決まる所定の時刻になると、当該時刻の負荷電流idcの値を表すものとして電流検出部300aより供給された信号を取得し、この信号をA/D変換する等して、この信号に基づき負荷電流idcの値を特定する。なお、上述の所定の時刻は、たとえば現サイクルの時刻t1あるいはt2であればよいし、また、現サイクルの直前のサイクルにおける時刻t4でもよい。
 次に、制御部400は、特定した負荷電流idcの値を検索キーとして特定テーブルを検索し、負荷電流idcの当該値に対応付けられたデューティー比(ゲート信号SGG1及びSGG2が取るべきデューティー比)dの値を特定する。
 そして制御部400は、特定されたデューティー比dの値に基づいて、現サイクルの時刻t3を決定する。具体的には、たとえば、デューティー比dの値が{(t3-t1)/(t5-t1)}であることから、1サイクルの長さ(t5-t1)が既定値であることを前提として、t3=t1+{d・(t5-t1)}としてt3の時刻を決定することができる。
[3] そして制御部400は、決定した時刻t3が到来すると、図4(c)に示すように、ゲート信号SGG3及びSGG4をオフ信号に保ったまま、ゲート信号SGG1及びSGG2をオフ信号に切り替える。この結果、逆導通型半導体スイッチSW1及びSW2はオフに切り替わり、逆導通型半導体スイッチSW3及びSW4はオフを保持する。
 すると、逆導通型半導体スイッチSW1及びSW2を順方向に流れていた各電流は遮断され、リアクトルLacに蓄積された磁気エネルギーによって、図3Cに示すように、リアクトルLacから、オフしている逆導通型半導体スイッチSW4を逆方向に経てキャパシタCMの正極に流入する電流が生じる。これによりキャパシタCMは、リアクトルLacに蓄積された磁気エネルギーを、電荷の形で静電エネルギーとして蓄積し、リンク電圧vが上昇する。一方、キャパシタCMの負極から流れる電流は、オフしている逆導通型半導体スイッチSW3を逆方向を経て入力端子AT2へと流れる。
 一方、リンク電圧vは直流出力端子DCOUT+とDCOUT-との間に印加され、キャパシタCMに蓄積される静電エネルギーは、キャパシタCMを直流電圧源として直流交流変換回路200を介して誘導性負荷LD1~LD3にも供給される。
[4] その後、リアクトルLacに蓄積されていた磁気エネルギーが尽き、図4(b)に示すように電流ILacが流れなくなる時刻t4に至ると、図3Dに示すように、入力端子AT1から入力端子AT2へ流れる電流は消滅する。この間もリンク電圧vは直流出力端子DCOUT+とDCOUT-との間に印加され、キャパシタCMが蓄積している静電エネルギーは、直流交流変換回路200を介して誘導性負荷LD1~LD3に供給される。
[5] そして、次サイクルにおける時刻t1に相当する時刻t5に至ると、制御部400は、時刻t1におけると同様に、ゲート信号SGG3及びSGG4をオフ信号に保ったまま、ゲート信号SGG1及びSGG2をオン信号に切り替える。この結果、MERS100は時刻t1における動作と同様の動作([1]の動作)を再び開始する。
 このように、[1]~[5]として説明した動作が繰り返される結果、キャパシタCMには、図4(a)に示すような、ピークから略0までの間で振動するパルス電圧であるリンク電圧vが繰り返し発生する。このリンク電圧vは直流出力端子DCOUT+とDCOUT-との間に印加され、キャパシタCMから直流交流変換回路200を介して外部の誘導性負荷LD1~LD3へと電力が供給される。時刻t1からt5までの1サイクルの間に、MERS100は、キャパシタCMに1回の充放電を完了させ、リアクトルLacに蓄積されていた磁気エネルギーを、キャパシタCMに、電荷の形で静電エネルギーとして回収させ、キャパシタCMが回収したエネルギーを再びリアクトルLacに戻す、という効果を実現させる。
 なお、上記時刻t3からt4までの期間は、キャパシタCMは、リアクトルLacと直列共振回路を形成している。そのため、キャパシタCMに電荷が蓄積していない状態からリアクトルLacの電流ILacが流れ始める時刻t3から、電流ILacが流れ終わりキャパシタCMへの電荷の蓄積が完了する時刻t4までの時間は、当該直列共振回路の共振周期の略4分の1になる。
 なお、図4(a)及び(c)に示すように、ゲート信号SGG1及びSGG2がオン信号からオフ信号に切り替わる時刻t3の直後では、キャパシタCMはほぼ完全に放電された状態にある。このため、逆導通型半導体スイッチSW2の電流路は、逆導通型半導体スイッチSW3の電流路を介してキャパシタCMにより短絡された状態にあるということができ、また、逆導通型半導体スイッチSW1の電流路は、逆導通型半導体スイッチSW4の電流路を介してキャパシタCMにより短絡された状態にあるということができる。よって、時刻t3における半導体スイッチS1及びS2のオンからオフへのスイッチングは、これらの電流路の両端間の電圧が略0である状態でのスイッチングとなり、スイッチングによる半導体スイッチの状態遷移中に生じるスイッチング損失が少ないスイッチング、すなわちソフトスイッチングになっている。
 また、図4(b)及び(c)に示すように、ゲート信号SGG1及びSGG2がオフ信号からオン信号に切り替わる時刻t5には、リアクトルLacには電流が流れていない。このため、時刻t5でゲート信号の切り替えがあった直後の時点には、電流が流れていない状態を維持しようとする向きの逆起電力がリアクトルLacに生じる。従って、この時点では、リアクトルLacから逆導通型半導体スイッチSW1の電流路(順方向)、キャパシタCM、逆導通型半導体スイッチSW2の電流路(順方向)を順に経て電源VSに至る電流路は、リアクトルLacによって遮断された状態にあるということができる。よって、時刻t5における逆導通型半導体スイッチSW1及びSW2のオフからオンへのスイッチングは、半導体スイッチS1及びS2のスイッチングによる状態遷移中にこれらの電流路に流れる電流が略0である状態で行われることになり、このスイッチングもソフトスイッチングになっている。
 なお、ゲート信号の1サイクルの時間長が、キャパシタCMとリアクトルLacとが形成する直列共振回路の共振周期の半周期分より長くなるように設定されていることにより、リンク電圧vが略0になった後にゲート信号をオン信号からオフ信号に切り替える時間が確保され、また、リアクトルLacに電流がほぼ流れていない状態で逆導通型半導体スイッチをオフからオンに切り替える時間が確保される。従って、ソフトスイッチングが確保される。
(第1の実施の形態:直流交流変換回路の動作)
 一方、制御部400は、上述の通り、直流交流変換回路200を構成する逆導通型半導体スイッチSWU~SWZのゲートGU~GZにそれぞれゲート信号SGGU~SGGZを供給する。ゲート信号SGGU~SGGZは、たとえば図5に示すような、電流型インバータに用いられる、パルス幅変調された多パルスを含むパルスパターンを有する。
 ゲート信号SGGUは周期的な信号であり、たとえば、オン信号を連続して保つ期間を約3分の1周期分有し、この期間の直前及び直後に、オン信号とオフ信号との切り替わりが断続的に起こる期間(換言すれば、オン信号のパルスを多数含む期間。以下では「多パルス区間」と呼ぶ。)を約6分の1周期分ずつ有する。残る約3分の1周期分はオフ信号を連続して保つ期間である。
 また、ゲート信号SGGVは、ゲート信号SGGUの位相を(2π/3)ラジアン遅らせたものに相当し、ゲート信号SGGWは、ゲート信号SGGUの位相を(4π/3)ラジアン遅らせたものに相当する。
 また、ゲート信号SGGXはゲート信号SGGUのオン・オフを反転したものに相当し、ゲート信号SGGYはゲート信号SGGVを同様に反転したものに相当し、ゲート信号SGGXはゲート信号SGGWを同様に反転したものに相当する。
 ゲート信号SGGU~SGGZのいずれについても、多パルス区間における各パルスの幅には、誘導性負荷LD1~LD3に供給される電流がおおむね正弦波の三相交流電流になるように、パルス幅変調が加えられている。ただし、逆導通型半導体スイッチSWU~SWZがソフトスイッチングを実現するためには、ゲート信号SGGU~SGGZの切り替えはパルス電圧であるリンク電圧vが略0の期間に行われることが望ましいから、ゲート信号SGGU~SGGZに含まれるパルスの幅の変調は、各パルスの幅が、リンク電圧vの形成するパルスの周期の整数倍になるような形で加えられることが望ましい。
 なお、ゲート信号SGGU及びSGGXの組、ゲート信号SGGV及びSGGYの組、並びにゲート信号SGGW及びSGGZの組がそれぞれ互いに逆相となっていることにより、逆導通型半導体スイッチSWU及びSWXが同時にオンすることが防がれ、同様に、逆導通型半導体スイッチSWV及びSWYが同時にオンすることも、逆導通型半導体スイッチSWW及びSWZが同時にオンすることも防がれる。この結果、MERS100のキャパシタCMが直流交流変換回路200を介して短絡することが防がれる。
 次に、図6A~図6Dを参照して、誘導性負荷LD1,LD2及びLD3に流れる電流i,i及びiについて説明する。図6A,図6B,図6C,図6Dに示す矢印は、電流の流れる向きの正方向を示す。
 逆導通型半導体スイッチSWU,SWV及びSWWのうち1つだけ、たとえば、図6Aに示すように逆導通型半導体スイッチSWUだけがオンする場合は、6個の逆導通型半導体スイッチ全体についていえば、逆導通型半導体スイッチSWU,SWY及びSWZがオンし、逆導通型半導体スイッチSWX,SWV及びSWWがオフするということになる。この場合、電流は、たとえば図6Aに示すように流れる。
 すなわち、キャパシタCMのリンク電圧vが、直流入力端子DC+とDC-との間に印加されているため、直流入力端子DC+から流れる電流(すなわち、負荷電流idc)は、図示するように逆導通型半導体スイッチSWUの電流路と、交流出力端子ACUと、を順に経て誘導性負荷LD1に、電流iとして流れ込む。この電流iは、誘導性負荷LD1,LD2及びLD3の共通接点で電流i及びiへと分岐し、電流iは、誘導性負荷LD2、交流出力端子ACV及び逆導通型半導体スイッチSWYの電流路を順に経て、直流入力端子DC-へと流れ込む。電流iは、誘導性負荷LD3、交流出力端子ACW及び逆導通型半導体スイッチSWZの電流路を順に経て、直流入力端子DC-へと流れ込む。
 逆導通型半導体スイッチSWU,SWV及びSWWのうち2つだけ、たとえば、図6Bに示すように逆導通型半導体スイッチSWU及びSWVだけがオンする場合は、6個の逆導通型半導体スイッチ全体としては、逆導通型半導体スイッチSWU,SWV及びSWZがオンし、逆導通型半導体スイッチSWX,SWY及びSWWがオフするということになる。この場合、電流は、たとえば図6Bに示すように流れる。
 すなわち、この場合、負荷電流idcは、逆導通型半導体スイッチSWU及びSWVの各電流路に分岐し、逆導通型半導体スイッチSWUの電流路に流れ込んだ電流は、交流出力端子ACUを経て、電流iとして誘導性負荷LD1に流れ込む。逆導通型半導体スイッチSWVの電流路に流れ込んだ電流は、交流出力端子ACVを経て、電流iとして誘導性負荷LD2に流れ込む。電流i及びiは、誘導性負荷LD1,LD2及びLD3の共通接点で合流してiとなり、この電流iは、誘導性負荷LD3、交流出力端子ACW及び逆導通型半導体スイッチSWZの電流路を順に経て、直流入力端子DC-へと流れ込む。
 なお、仮に逆導通型半導体スイッチSWU,SWV及びSWWがすべてオフした場合は、逆導通型半導体スイッチSWX,SWY及びSWZがオンすることになる。この場合、電流は、たとえば図6Cに示すように流れる。
 すなわち、この場合、負荷電流idcが供給されることはない。一方、誘導性負荷LD1~LD3には、負荷電流idcの供給が止まるまで電流が供給されていたことにより、磁気エネルギーが蓄積されている。このため、負荷電流idcの供給が止まると、これらの磁気エネルギーに起因する電流が、電流i~iとして流れる。
 具体的には、誘導性負荷LD1が生じさせる電流iは、誘導性負荷LD1,LD2及びLD3の共通接点で電流i及びiへと分岐する。電流iは、誘導性負荷LD2、交流出力端子ACV及び逆導通型半導体スイッチSWYの電流路を順に経て、更に逆導通型半導体スイッチSWXの電流路を逆方向に通過して、交流出力端子ACUを経て誘導性負荷LD1へと流れ込む。電流iは、誘導性負荷LD3、交流出力端子ACW及び逆導通型半導体スイッチSWZの電流路を順に経て、電流iに合流し、逆導通型半導体スイッチSWXの電流路を逆方向に通過して、交流出力端子ACUを経て誘導性負荷LD1へと流れ込む。
 また、仮に逆導通型半導体スイッチSWU,SWV及びSWWがすべてオンした場合は、逆導通型半導体スイッチSWX,SWY及びSWZがオフすることになる。この場合も負荷電流idcが供給されることはなく、誘導性負荷LD1~LD3が蓄積していた磁気エネルギーに起因する電流が、図6Dに示すように流れる。
 具体的には、誘導性負荷LD1が生じさせる電流iは、誘導性負荷LD1,LD2及びLD3の共通接点で電流i及びiへと分岐し、電流iは、誘導性負荷LD2及び交流出力端子ACVを経て、逆導通型半導体スイッチSWVの電流路を逆方向に通過し、更に逆導通型半導体スイッチSWUの電流路及び交流出力端子ACUを経て、誘導性負荷LD1へと流れ込む。電流iは、誘導性負荷LD3及び交流出力端子ACWを経て、逆導通型半導体スイッチSWWの電流路を逆方向に通過して電流iに合流し、逆導通型半導体スイッチSWUの電流路及び交流出力端子ACUを経て、誘導性負荷LD1へと流れ込む。
 また、時刻t2からt3までの間はリンク電圧vは略0となるので、図6A~図6Dに示した電流パスとは異なる経路で電流が流れる。ここでは、リンク電圧vが略0となる場合の電流パスの説明は省略する。
 誘導性負荷LD1~LD3の時定数がリンク電圧vをなすパルスの周期より十分大きいとすれば、以上説明した動作を行う直流交流変換回路200のゲートGU~GZに、図5に示すようなパルスパターンを有するゲート信号SGGU~SGGZが供給されることにより、誘導性負荷LD1~LD3には三相交流電流が流れる。
 ところで、本実施の形態とは異なり、ゲート信号SGG1及びSGG2のデューティー比の値dを一定として時刻t3のタイミングを設定した場合、誘導性負荷LD1~LD3の力率が低いなどの要因があると、リンク電圧vは脈動を起こす。本実施の形態に係るDC/ACコンバータ10Aは、デューティー比の値dをサイクル毎に変化させることにより、リンク電圧vのこの脈動を抑制するものである。
 この点につき、まず脈動の発生原因から説明すると、たとえば、図7(a)~(c)に模式的に示すように、直流交流変換回路200の逆導通型半導体スイッチSWU,SWV又はSWWの電流路がオンするタイミングと、当該電流路に接続されている誘導性負荷に正極性の電流が流れるタイミングとのずれは、誘導性負荷LD1~LD3の力率が低いほど大きくなる。(なお、図7では、ゲート信号が多パルスを含む区間は、オン信号であるものとして図示している。)
 一方、負荷電流idcは、逆導通型半導体スイッチSWU,SWV又はSWWの電流路のうちオンしているものに流れる電流の総和である。従って、これら3個の電流路がオンするタイミング(すなわち、ゲート信号SGGU,SGGV及びSGGWがオン信号となるタイミング)が図5に示す通り(2π/3)ラジアンずつずれた関係をとる場合、誘導性負荷LD1~LD3の力率が1であれば、負荷電流idcの波形は、おおむね図7(a)に示すように、正弦波の極大点を中心とした(π/3)ラジアン分の波形同士を互いにつなぎ合わせたような波形となり、負荷電流idcの脈動は極めて少なくなるのに対し、当該力率が1より低ければ、負荷電流idcの波形は、おおむね図7(b)及び(c)に示すように、上記極大点からずれた点を中心とした(π/3)ラジアン分の波形同士を互いにつなぎ合わせたような波形となるから、負荷電流idcの変動がステップ状に起きる部分が生じる。そして、図7(b)と(c)とを比較することで分かるように、誘導性負荷LD1~LD3の力率が低いほど、負荷電流idcのステップ状の変動の落差が大きくなる傾向がある。(なお、図7における「PF」が力率を示す。)
 そして、負荷電流idcのこのステップ状の変動は、たとえば図8に示すように、負荷電流idcを供給するMERS100のキャパシタCMの両端間の電圧、すなわちリンク電圧vの脈動をもたらす。
 なお、図8は、ゲート信号SGG1及びSGG2のデューティー比dをいずれも0.4に固定した場合の実測例を示すものであり、この例では、電源VSの電圧は50V、リアクトルLacのインダクタンスは100μH、キャパシタCMの静電容量は0.69μF、ゲート信号SGG1及びSGG2の周波数は19.2kHz、電流i,i及びiの周波数はいずれも50Hz、誘導性負荷LD1~LD3を構成するインダクタL1~L3のインダクタンスはいずれも24mH、R1~R3の抵抗値はいずれも15Ωとしている。
 リンク電圧vが脈動する場合、MERSを構成する半導体スイッチ及びその他の部品は、リンク電圧vの電圧が脈動により突発的にとり得る最大電圧をとったとき各々に印加されることになる電圧が定格電圧を超えない、という条件の下で選定される必要があることになる。従って、MERSは全体に高耐圧ないし大型の部品で構成されることになる、という弊害がある。また、そのような部品は一般に電力の損失も大きいから、DC/ACコンバータ全体の損失の増加につながるという弊害もある。
 これに対し、図1のDC/ACコンバータ10Aは、現サイクルの時刻t2以前に負荷電流idcの値を実測し、得られた実測値に対応付けられたデューティー比dの値を特性テーブルから索出する。特性テーブルは上述の通り、負荷電流idcの値と、負荷電流idcが当該値をとるときにリンク電圧vが1サイクル内でとるピーク値がほぼ目標値V に等しくなる(ピーク値が目標値V に等しくなる場合を含む。「ほぼ」について同じ。)ようにするためにデューティー比dがとるべき値との対応関係を指定するものであるから、特性テーブルから索出される値は、現サイクルでの負荷電流idcの値が上記実測値と実質的に等しいとみなせる条件下でリンク電圧vが現サイクル内でとるピーク値をほぼ目標値V に等しくするためにデューティー比dがとるべき値であることになる。従って、特性テーブルの内容が、目標値V の値の設定も含めて適切であれば、リンク電圧vは一定に保たれ、従ってリンク電圧vの脈動が抑制され、脈動に起因する上記の弊害は回避される。
 なお、「現サイクルでの負荷電流idcの値が過去の負荷電流idcの実測値と実質的に等しいとみなせる」という上述の仮定は、たとえば、現サイクルの時刻t2からさかのぼって直流交流変換回路200の逆導通型半導体スイッチが最後にスイッチングを行った時点までの期間内に負荷電流idcの実測が行われている場合には、正しいものとして成り立つということができる。一方、この期間より前に負荷電流idcの値が実測された場合は、上述の仮定を正しいものとみなすことが一般に困難である。直流交流変換回路200の逆導通型半導体スイッチがスイッチングを行うと、直流交流変換回路200内部の電流パスが不連続的に変化するため、負荷電流idcの値がステップ状に変化するからである。
 従ってたとえば、制御部400が、実質上つねに時刻t3に一致するタイミングで直流交流変換回路200の逆導通型半導体スイッチにスイッチングを行わせるように構成されていれば、現サイクルの時刻t2からさかのぼってその直前のサイクルの時刻t3までの期間内に負荷電流idcの実測が行われた場合、上述の仮定を正しいものとみなすことができる。
 以上、本発明の第1の実施の形態を説明したが、DC/ACコンバータ10Aの構成は上述のものに限られない。たとえば、MERS100及び直流交流変換回路200はいずれも、必ずしもソフトスイッチングを行わなくてもよい。
 また、リアクトルLacの一端はスイッチ部S2のソースとスイッチ部S3のドレインとに接続されていてもよい。ただしこの場合、リアクトルLacの他端が入力端子AT2をなし、スイッチ部S4のソースとスイッチ部S1のドレインとの接続点が入力端子AT1をなす。このような接続関係をとる場合も、電源VSとリアクトルLacとは直列回路を形成することになる。
(第2の実施の形態)
 以上説明した第1の実施の形態では、時刻t3を決定するために制御部400が特性テーブルを予め記憶し、これを参照していた。しかし、制御部400は特性テーブルを記憶する必要はなく、たとえば、負荷電流idcの実測値を含むパラメータに基づいて、電源VSからMERS100へと流れ込む入力電流Iinの閾値を決定し、入力電流Iinを監視して、この閾値に達した時点を時刻t3とする構成によっても、リンク電圧vの脈動を抑制することができる。以下では、そのような構成を有する、本発明の第2の実施の形態を説明する。
(第2の実施の形態:構成)
 第2の実施の形態に係るDC/ACコンバータ10Bは、図9に示すように、第1の実施の形態のDC/ACコンバータ10Aと実質的に同一の構成を有する。ただし、図9のDC/ACコンバータ10Bは、電流検出部300bを更に備えており、一方で制御部400は、特性テーブルを記憶している必要がない。
 電流検出部300bは、交流電流の瞬時値を検出可能な公知の電気回路などからなっていればよく、電源VSからMERS100へと流れる電流(又は、MERS100から電源VSへと流れる電流)すなわち入力電流Iinの値を継続的に検出し、検出した入力電流Iinの値を表す信号を、制御部400へと継続的に供給する。
 なお、電流検出部300bが、検出対象の電流を自己の備える電流路に流すものである場合、たとえば、電源VSとリアクトルLacとの間、リアクトルLacと入力端子AT1との間、又は、入力端子AT2と電源VSとの間は、電流検出部300bの電流路を介して互いに接続されていればよい。
(第2の実施の形態:動作)
 図9のDC/ACコンバータ10Bの動作は、第1の実施の形態のDC/ACコンバータ10Aと実質的に同一である。ただし、制御部400は、上述の[1]~[5]の動作を行う間、時刻t3を決定するための処理として、第1の実施の形態のDC/ACコンバータ10Aが行う処理に代えて、以下説明する処理を行う。
 すなわち、制御部400は、現サイクルの時刻t3を決定するため、現サイクルの時刻t2の直前の期間であって負荷電流idcの供給がステップ状に変化することなく行われている期間(たとえば、現サイクルの直前のサイクルの時刻t3から現サイクルの時刻t2までの間。ただし、直流交流変換回路200の逆導通型半導体スイッチは、実質上つねに時刻t3に一致するタイミングでスイッチングを行うものとした場合。)内のある時点に、負荷電流idcの値を電流検出部300aより取得しておく。
 次に、制御部400は、数式1に示す値Ioff を、たとえば現サイクルの時刻t2までに特定する処理を行う。具体的には、たとえば制御部400は数式1の右辺第1項に相当する値を予め記憶しておき、この値と、取得した負荷電流idcの値とを加算することにより値Ioff を得る処理を行えばよい。ここで、CはキャパシタCMの静電容量、LはリアクトルLacのインダクタンス、Eは電源VSの電圧である。
Figure JPOXMLDOC01-appb-M000002
 数式1の左辺の値Ioff は入力電流Iinの閾値であり、たとえば図10に示すように、入力電流Iinが上昇して値Ioff に達した時点を現サイクルのt3とすれば、現サイクルのリンク電圧vのピーク値が計算上その目標値V に等しくなる、という値である。
 すなわち、現サイクルのt2の経過後に逆導通型半導体スイッチSW1及びSW2をオフした瞬間の時点の入力電流の値をIとすると、この瞬間から時間tが経過した時点での入力電流の値Iin(t)は数式2により表され、また、この時点でのリンク電圧の値v(t)は、数式3により表される。なお、ωはリアクトルLacとキャパシタCMとからなる直列共振回路の共振角周波数、すなわち(LC)-1/2である。そして、リンク電圧のピーク値をVとすれば、数式3より、値Vは数式4に示す値をとることが導かれる。この数式4の値Vに目標値V を代入して、数式4をIについて解き、得られる値Iがすなわち値Ioff であると置くことにより、上述の数式1が得られる。
Figure JPOXMLDOC01-appb-M000003
Figure JPOXMLDOC01-appb-M000004
Figure JPOXMLDOC01-appb-M000005
 現サイクルで適用すべき入力電流Iinの閾値Ioff を決定すると、制御部400は、電流検出部300bから継続的に供給される信号を繰り返し取得し、この信号に基づき、入力電流Iinの値を特定して、特定した値が値Ioff より小さいか否かを判別する処理を繰り返し行う。そして、特定した入力電流Iinの値が値Ioff より小さくないと判別すると、当該判別を行った時刻を現サイクルの時刻t3と決定し、直ちに、MERS100の現にオンしている逆導通型半導体スイッチのゲートに供給しているゲート信号を、オン信号からオフ信号へと切り替える。
 時刻t3の決定をこのような処理により行うことにより、図9のDC/ACコンバータ10Bも、リンク電圧vのピーク値の目標値V の値の設定が適切であれば、たとえば図11に実測例を示すように、リンク電圧vを一定に保ってその脈動を抑制し、脈動に起因する弊害を回避する。なお、図11に示す実測例における測定条件は、時刻t3のタイミングの設定の点を除いて図8の実測例におけるものと実質的に同一である。
 なお、DC/ACコンバータ10Bの構成も上述のものに限られない。
 たとえば、DC/ACコンバータ10Bについても、そのMERS100及び直流交流変換回路200はいずれも、必ずしもソフトスイッチングを行わなくてもよい。
 また、制御部400は、リアクトルLacのインダクタンスL,キャパシタCMの静電容量C、電源VSの電圧E及び上述の目標値V の各値を示すデータをそれぞれ、予め記憶し、又は図示しない公知のインターフェース回路を介して外部から取得して、これらのデータが示す値に基づいて数式1の右辺第1項の値を算出する処理を行ってもよい。
 また、制御部400は、コンピュータからなる必要はなく、たとえば、上述した制御を実行する専用の電子回路から構成されていてもよい。
 具体的には、制御部400は、例えば図12に示すように、A/Dコンバータ410と、DSP(Digital Signal Processor)コントローラ420と、D/A(Digital-to-Analog)コンバータ430と、コンパレータ440と、ゲート論理回路450とから構成されていてもよい。
 A/Dコンバータ410は、電流検出部300aより供給される信号を取得して、負荷電流idcの値を示すデジタル信号に変換し、DSPコントローラ420に供給する。
 DSPコントローラ420は、ゲート信号SGG1~SGG4の遷移のタイミングを指定するデータを、各時刻t1,t2,t4及びt5について保持し、また、各ゲート信号SGGU~SGGZの遷移のタイミングを指定するデータを保持する。そして、保持しているこれらのデータを表す信号を、ゲート論理回路450に供給する。これらのデータは、DSPコントローラ420自身あるいはDSPコントローラ420に接続された図示しないメモリが予め記憶していてもよいし、たとえば図示しない公知のインターフェース回路を介して、外部から取得してもよい。
 また、DSPコントローラ420は、上述した数式1の右辺第1項の値を表すデータも保持する。(このデータも、予め記憶されていてもよいし、外部から取得してもよい。)そして、A/Dコンバータ410より供給された、負荷電流idcの値を示す信号に基づいて、値Ioff を決定する処理を行い、決定した値Ioff を示すデジタル信号を生成して、D/Aコンバータ430に供給する。
 なお、DSPコントローラ420は、インダクタンスL、静電容量C、電圧E及び目標値V の各値を示すデータをそれぞれ予め記憶し又は外部から取得して、これらのデータが示す値に基づいて数式1の右辺第1項の値を算出する処理を行ってもよい。
 D/Aコンバータ430は、DSPコントローラ420より値Ioff を示すデジタル信号を取得し、この信号をアナログ信号に変換して、コンパレータ440に供給する。
 コンパレータ440は、電流検出部300bより入力電流Iinの値を示す信号を取得し、また、D/Aコンバータ430より、値Ioff を示すアナログ信号を取得する。そして、これら2個の信号の値のいずれが大きいかを判別し、判別結果を示す信号を生成して、ゲート論理回路450に供給する。
 ゲート論理回路450は、DSPコントローラ420より供給される信号を取得し、この信号が示すタイミングを有するゲート信号SGG1~SGG4及びSGGU~SGGZを生成して、それぞれの供給先である逆導通型半導体スイッチへと供給する。
 ただし、ゲート論理回路450は、各サイクルの時刻t3については、コンパレータ440より供給される信号に基づいてこれを決定する。
 すなわち、ゲート論理回路450は、コンパレータ440より供給される信号を継続的に取得し、この信号に基づいて、入力電流Iinの値及び値Ioff のいずれが大きいかを継続的に判別することによって、入力電流Iinの値が、値Ioff より小さい状態から値Ioff より大きい状態に転じるタイミングを検知する。そして、当該タイミングを検知すると、当該タイミングが時刻t3であるものとして、ゲート信号SGG1及びSGG2の論理状態をオン信号からオフ信号へと遷移させる処理を行う。
(第1及び第2の実施形態における負荷電流測定のための構成の変形例)
 以上説明した第1及び第2の実施形態では、電流検出部300aは、MERS100から直流交流変換回路200へと流れる電流を検出していた。しかし、これらの実施形態において、電流検出部300aは、負荷LD3の各相の電流i,i又はiのうちいずれか2個の値を検出するものとし、制御部400は、直流交流変換回路200の逆導通型半導体スイッチが所定の状態にあるときに検出された電流i,i又はiの値と、現サイクルの時刻t3に直流交流変換回路200の各逆導通型半導体スイッチのオン・オフの状態を示す情報とに基づいて、現サイクルの時刻t3に負荷電流idcがとるべき値(予測値)を算出し、算出した値が負荷電流idcの実測値であるものとして、時刻t3を決定する上述の処理を行う構成をとってもよい。
 具体的には、たとえば図13に示すように、電流検出部300aは、電流i及びiの値を検出してこれらの値を示す信号を生成し、制御部400に供給すればよい。この場合、制御部400は、電流i及びiと負荷電流idcとの間でつねに成り立つ関係、すなわち以下示す(a)~(f)の関係に従って、現サイクルの時刻t3における負荷電流idcの予測値を算出し、得られた予測値が現サイクルの時刻t3における負荷電流idcの値であるものとして時刻t3を決定する処理を行えばよい。ただし、ゲート信号SGGU~SGGZのパルスパターンは、たとえば図5に示すように、逆導通型半導体スイッチSWU、SWV及びSWVが3個同時にオンすることがなく、逆導通型半導体スイッチSWU及びSWXも同時にオンせず、逆導通型半導体スイッチSWV及びSWYも同時にオンせず、逆導通型半導体スイッチSWW及びSWZも同時にオンしないようなパルスパターンになっているとする。
(a) 逆導通型半導体スイッチSWU、SWV及びSWVの3個のうち逆導通型半導体スイッチSWUのみがオンしている期間のiの値は、そのまま負荷電流idcの値である。
(b) (a)に挙げた3個のうち逆導通型半導体スイッチSWVのみがオンしている期間のiの値は負荷電流idcの値に等しい。
(c) 逆導通型半導体スイッチSWU及びSWVがともにオンしている期間は、i及びiの和(i+i)が、負荷電流idcの値である。この場合、電流i及びiは誘導性負荷LD3から逆導通型半導体スイッチSWZの電流路へと流れるから、上述の和(i+i)は(-i)に等しい。
(d) (a)に挙げた3個のうち逆導通型半導体スイッチSWWのみがオンしている期間は、i及びiの各値の和の符号を反転したもの{-(i+i)}が負荷電流idcの値である。
(e) (a)に挙げた3個のうち逆導通型半導体スイッチSWU及びSWWのみがオンしている期間は、{-(i)}が負荷電流idcの値である。
(f) (a)に挙げた3個のうち逆導通型半導体スイッチSWV及びSWWのみがオンしている期間は、{-(i)}が負荷電流idcの値である。
 なお、直流交流変換回路200の各逆導通型半導体スイッチのオン・オフの状態を示す情報を制御部400が現サイクルの時刻t2に先立って取得する手法は任意である。従って制御部400は、たとえば、ゲート信号SGG1~SGG4の遷移のタイミングを決定する第1のプログラムと、ゲート信号SGGU~SGGZの遷移のタイミングを決定する第2のプログラムとを実行するものとし、第2のプログラムの処理により予め決定されたゲート信号SGGU~SGGZの遷移のタイミングを示すデータを生成して、このデータを、第1のプログラムの処理へと引き渡すようにしてもよい。
 上述したように、負荷電流idcは、たとえばゲート信号SGG1及びSGG2のデューティー比dを固定したとき、負荷LDの負荷力率が低いほど大きな脈動を起こす。この脈動は、直流交流変換回路200の逆導通型半導体スイッチがスイッチングして直流交流変換回路200内部の電流パスが変化することに起因する形で生じるものである。従って、現サイクルより前のサイクルで負荷電流idcの実測値を得たとしても、たとえば現サイクルの時刻t3で直流交流変換回路200の逆導通型半導体スイッチがスイッチングを行えば、現サイクルの時刻t3における負荷電流idcの実際の値は上記実測値からは乖離してしまい、この結果、リンク電圧vのピーク値を目標値V にほぼ等しい値とすることができなくなる。
 これに対して電流i,i及びiの各値の変動は、連続した数サイクルの範囲内では通常無視し得るものであることが分かっている。このため、電流検出部300aが負荷電流idcに代えて電流i,i又はiのうちいずれか2個の値を検出し、制御部400がこれらの値に基づいて現サイクルの時刻t3における負荷電流idcの値を算出する構成をとれば、電流i,i又はiの値を検出する時点を現サイクルの時刻t2以前の直近数サイクル以内の時点とすることにより、現サイクルの時刻t3における負荷電流idcの値としてその実際の値から乖離しない予測値を得ることができる。従って、この予測値を負荷電流idcの値として第1又は第2の実施形態の手法により現サイクルの時刻t3を決定するための処理を行う(すなわち、たとえばこの予測値を検索キーとして特性テーブルを検索する、あるいは、この予測値を数式1に代入して閾値Ioff を決定する)ことで、リンク電圧vのピーク値を目標値V にほぼ等しい値へと規制することができる。
 以上、本発明の第1及び第2の実施の形態を説明したが、本発明の実施の形態は上述のものに限られない。
 たとえば、MERS100の直流出力端子DCOUT+とDCOUT-との間に接続される負荷は任意であり、また、負荷は必ずしも直流交流変換回路200を介して接続されている必要はない。
 また、MERS100の逆導通型半導体スイッチSW3及びSW4はそれぞれ逆方向導通部を備えていればよく、スイッチ部は備えている必要がない。この場合、制御部400は、ゲート信号SGG3及びSGG4を生成する必要がない。
 あるいは、逆導通型半導体スイッチSW3及びSW4を常時オフにするため、ゲートG3及びG4はオフ電圧を供給する任意の電圧源に接続されていてもよい。この場合も、制御部400はゲート信号SGG3及びSGG4を生成する必要がない。
 また、電源VSは、単相交流電圧源からなっていてもよい。この場合、電源VSの両極のうちリアクトルLacに接続されている方が他方より高電位である期間においては、制御部400は、MERS100に、上述した[1]~[5]の動作を周期的に行わせる。一方、電源VSの両極のうちリアクトルLacに接続されている方が他方より低電位である期間においては、制御部400は、ゲート信号SGG1及びSGG2をオフ信号に保つ一方、ゲート信号SGG3及びSGG4の論理状態を、[1]~[5]の動作の間におけるゲート信号SGG1及びSGG2と実質的に同一の推移をとるように遷移させることにより、MERS100に、後述する時刻t1’からt5’までを1サイクルとして、上述の周波数fで、以下[1’]~[5’]として述べる動作を周期的に行わせる。
[1’] 初期状態から、制御部400は、時刻t1’に、ゲート信号SGG1及びSGG2をオフ信号に保ったまま、ゲート信号SGG3及びSGG4をオン信号に切り替える。この結果、逆導通型半導体スイッチSW3及びSW4はオンに切り替わり、逆導通型半導体スイッチSW1及びSW2はオフを保持する。すると、電源VSから入力端子AT2を通り、逆導通型半導体スイッチSW3の電流路を経てキャパシタCMの負極へと流れ込む電流が生じる。一方、キャパシタCMの正極から流れ出す電流は、逆導通型半導体スイッチSW4の電流路及びリアクトルLacを経て入力端子AT1を通り、電源VSに流れ込む。
[2’] キャパシタCMの電荷が放電されてリンク電圧vが略0となる時刻t2’に至ると、電流が、入力端子AT2から、逆導通型半導体スイッチSW2及びSW4の各電流路を順次通る(SW2には逆方向に、SW4には順方向に通過する)ルートと、逆導通型半導体スイッチSW3及びSW1の各電流路を順次通る(SW3には順方向に、SW1には逆方向に通過する)ルートの2つのルートを通り、入力端子AT1へ流れる。この間、リアクトルLacには磁気エネルギーが蓄積される。一方、時刻t2’から後述の時刻t3’に至るまでの間、キャパシタCMのリンク電圧vは略0のまま変化しない。
 一方、制御部400は、第1又は第2の実施形態の説明で述べた、時刻t3を決定する手順と実質的に同一の手順により、たとえば現サイクルの時刻t2’が到来するまでに、現サイクルの時刻t3’を決定する。
ただし、第1の実施形態の手順により決定する場合、時刻t1’~t5’からなるサイクルにおけるデューティー比dは、ゲート信号SGG3及びSGG4が取るべきデューティー比であることになり、t3’=t1’+{d・(t5’-t1’)}となる。
 また、第2の実施形態の手順により決定する場合、電源VSの両極のうちリアクトルLacに接続されている方が他方より低電位である期間においては、制御部400は、数式1の左辺の値Ioff が入力電流(-Iin)の閾値であるものとして、入力電流(-Iin)が上昇して値Ioff に達した時点を現サイクルのt3’とするように処理を行うものとする。
[3’] そして制御部400は、決定した時刻t3’が到来すると、ゲート信号SGG1及びSGG2をオフ信号に保ったまま、ゲート信号SGG3及びSGG4をオフ信号に切り替える。すると、逆導通型半導体スイッチSW3及びSW4を順方向に流れていた各電流は遮断され、リアクトルLacに蓄積された磁気エネルギーによって、逆導通型半導体スイッチSW2の電流路を経てキャパシタCMの正極に流入する電流が生じる。キャパシタCMに静電エネルギーが電荷として蓄積する。一方、キャパシタCMの負極から流れる電流は、逆導通型半導体スイッチSW1の電流路を経て入力端子AT1へと流れる。
[4’] その後、リアクトルLacに蓄積されていた磁気エネルギーが尽きる時刻t4’に至ると、入力端子AT2から入力端子AT1へ流れる電流は消滅する。
[5’] そして、次サイクルにおける時刻t1’に相当する時刻t5’に至ると、制御部400は、時刻t1’におけると同様に、ゲート信号SGG1及びSGG2をオフ信号に保ったまま、ゲート信号SGG3及びSGG4をオン信号に切り替える。この結果、MERS100は時刻t1’における動作と同様の動作を行う。
 なお、[1’]における初期状態は、電源VSの両極間に生じている電圧の正負が逆である点を除いて上述の[1]における初期状態と実質的に同一であるとして説明する。また、制御部400は、上述の[1]~[5]の動作又は[1’]~[5’]の動作のいずれをMERS100に行わせるかを決定するため、たとえば、電源VSの両極間の電圧の極性を検出して検出結果を示す信号を生成する公知の電気回路を備えていればよい。具体的には、たとえば制御部400は単に電源VSの少なくとも一方の極に接続され、接続された当該極の、図示しない基準電位に対する電圧、又はこれを図示しない分圧抵抗等により分圧して得られる電圧が、極性の検出結果を示す信号として扱われることとしてもよい。
 そして制御部400は、たとえばこの信号が示す電源VSの両極間の電圧の極性に基づいて、電源VSの両極のうちリアクトルLacに接続されている方が他方より高電位であるか否かを判別し、高電位である間はMERS100に[1]~[5]の動作を行わせ、低電位である間は[1’]~[5’]の動作を行わせるようにすればよい。
 また、電源VSは、三相交流電圧源からなっていてもよい。この場合、MERS100は、たとえば図14に示す構成をとっていればよい。図14のMERS100は、4個の逆導通型半導体スイッチSW1~SW6と、キャパシタCMと、リアクトルLac1~Lac3とから構成されている。
 逆導通型半導体スイッチSW1~SW6はいずれも、図1の逆導通型半導体スイッチSW1と実質的に同一の構成を有する。
 すなわち、図14の逆導通型半導体スイッチSW1は、逆方向導通部D1及びスイッチ部S1から構成されており、同様に、逆導通型半導体スイッチSW2は逆方向導通部D2及びスイッチ部S2から構成され、逆導通型半導体スイッチSWWは逆方向導通部D3及びスイッチ部S3から構成され、逆導通型半導体スイッチSW4は逆方向導通部D4及びスイッチ部S4から構成され、逆導通型半導体スイッチSW5は逆方向導通部D5及びスイッチ部S5から構成され、逆導通型半導体スイッチSW6は逆方向導通部D6及びスイッチ部S6から構成されている。スイッチ部S1~S6はいずれも、たとえばMOSFET等の半導体スイッチング素子からなり、逆方向導通部D1~D6はいずれも、たとえばスイッチ部を構成する半導体スイッチの寄生ダイオードあるいはその他の整流素子からなる。以下、図14のMERS100を構成する各逆導通型半導体スイッチもその逆方向導通部はダイオードからなり、スイッチ部はnチャネルMOSFETからなるものとして説明すると、それぞれの逆導通型半導体スイッチにつき、逆方向導通部のアノードはスイッチ部のソースに接続されており、逆方向導通部のカソードはスイッチ部のドレインに接続されている。
 また、リアクトルLac1~Lac3のインダクタンスは、互いに実質的に等しいものとする。
 なお、後述する[1”]~[5”]の動作の間、リアクトルLac1及びLac3は電源VSを介して直列回路を形成し、リアクトルLac2及びLac3も電源VSを介して直列回路を形成する。同様に、図14のMERS100が後述の(1)~(3)に示すように制御される間は、リアクトルLac1~Lac3のうちいずれか2個が直列回路を形成する。そして、この直列回路とキャパシタCMとの間の電流路が導通する間は、この直列回路とキャパシタCMとが直列共振回路を形成する。
 従って、キャパシタCMの静電容量が図1におけるものと図14におけるものとで互いに等しいとした場合、図14のリアクトルLac1~Lac3のインダクタンスがいずれも図1のリアクトルLacのインダクタンスの2分の1であれば、図14の構成における上記直列共振回路の共振周波数は、図1の構成でリアクトルLacとキャパシタCMとにより形成される直列共振回路の共振周波数に実質的に等しくなる。
 図14の構成では、スイッチ部S1,S3及びS5の各ドレインはいずれもキャパシタCMの一端に接続されて、直流出力端子の正極DCOUT+をなしている。スイッチ部S2,S4及びS6の各ソースはいずれもキャパシタCMの他端に接続されて、直流出力端子の負極DCOUT-をなしている。
 図14の構成では、スイッチ部S1のソースは、スイッチ部S2のドレインとリアクトルLac1の一端とに接続されており、リアクトルLac1の他端は、入力端子AT1をなしている。スイッチ部S3のソースは、スイッチ部S4のドレインとリアクトルLac2の一端とに接続されており、リアクトルLac2の他端は、入力端子AT2をなしている。スイッチ部S5のソースは、スイッチ部S6のドレインとリアクトルLac3の一端とに接続されており、リアクトルLac3の他端は、入力端子AT3をなしている。
 入力端子AT1~AT3は、三相交流電圧源からなる外部の電源VSの各極に1対1に接続される。
 図14のMERS100の制御端をなすスイッチ部S1,S2,S3,S4,S5及びS6の各ゲート(順に、G1,G2,G3,G4,G5及びG6)は、いずれも制御部400に接続されている。そして制御部400は、ゲートG1,G2,G3,G4,G5,G6に、それぞれ、ゲート信号SGG1,SGG2,SGG3,SGG4,SGG5,SGG6を供給する処理を行うものとする。
 MERS100が図14に示す構成をとるとき、制御部400は、電源VSの各極の電圧(図示しない基準電位に対する電圧)に従って、たとえば図15に示すようにパルスパターンを切り替えればよい。すなわち、制御部400は、
(1) 図14の逆導通型半導体スイッチSW1に対しては、入力端子AT1の電圧が、図1のMERS100に単相交流電圧源を接続した場合の入力端子AT1の電圧と同様に推移したと仮定した場合における図1の逆導通型半導体スイッチSW3及びSW4の状態遷移と実質的に同一の状態遷移を行うように、ゲート信号SGG1を生成して供給する。また、図14の逆導通型半導体スイッチSW2に対しては、この仮定の下における図1の逆導通型半導体スイッチSW1及びSW2の状態遷移と実質的に同一の状態遷移を行うように、ゲート信号SGG2を生成して供給する。
 なお、図15の各ゲート信号の状態を示す欄中「OFF」と表記した期間では、応当するゲート信号はオフ信号に保たれる。一方で「ON/OFF」と表記した期間では、応当するゲート信号は、時刻t1でオンして時刻t3でオフする、という上述の状態遷移を当該ゲート信号の供給先に行わせるように遷移する。このような遷移を行う「ON/OFF」期間に入っている逆導通型半導体スイッチはMERS100の動作中つねに複数あり、制御部400は、これら複数の逆導通型半導体スイッチが互いに同時にオンし、同時にオフするようにゲート信号の生成、供給を行う。
(2) 図14の逆導通型半導体スイッチSW3に対しては、入力端子AT2の電圧が、図1のMERS100に単相交流電圧源を接続した場合の入力端子AT1の電圧と同様に推移したと仮定した場合における図1の逆導通型半導体スイッチSW3及びSW4の状態遷移と実質的に同一の状態遷移を行うように、ゲート信号SGG3を生成して供給する。また、図14の逆導通型半導体スイッチSW4に対しては、この仮定の下における図1の逆導通型半導体スイッチSW1及びSW2の状態遷移と実質的に同一の状態遷移を行うように、ゲート信号SGG4を生成して供給する。
(3) 図14の逆導通型半導体スイッチSW5に対しては、入力端子AT3の電圧が、図1のMERS100に単相交流電圧源を接続した場合の入力端子AT1の電圧と同様に推移したと仮定した場合における図1の逆導通型半導体スイッチSW3及びSW4の状態遷移と実質的に同一の状態遷移を行うように、ゲート信号SGG5を生成して供給する。また、図14の逆導通型半導体スイッチSW6に対しては、この仮定の下における図1の逆導通型半導体スイッチSW1及びSW2の状態遷移と実質的に同一の状態遷移を行うように、ゲート信号SGG6を生成して供給する。
 上記(1)~(3)のように逆導通型半導体スイッチSW1~SW6が制御される場合、図14のMERS100は、たとえば逆導通型半導体スイッチSW1,SW3及びSW6がオフするよう保たれる期間(図15で「α」として示す期間)では、以下[1”]~[5”]として述べる動作を行う。
[1”] すなわち、まず初期状態(キャパシタCMに、直流出力端子DCOUT+に接続されている側の端が他端に対して正電圧になるように電荷が蓄積されていて、逆導通型半導体スイッチSW1~SW6がいずれもオフである状態)から、まず時刻t1において、逆導通型半導体スイッチSW2,SW4及びSW5はオンに切り替わる(逆導通型半導体スイッチSW1,SW3及びSW6は上述の通りオフの状態を保持する)。
 すると、図16Aに矢印で示すように、電源VSから入力端子AT1、リアクトルLac1、逆導通型半導体スイッチSW2(順方向)を順に経てキャパシタCMの負極へと流れ込む電流と、電源VSから入力端子AT2、リアクトルLac2、逆導通型半導体スイッチSW4(順方向)を順に経てキャパシタCMの負極へと流れ込む電流とが生じる。一方、キャパシタCMの正極から流れ出す電流は、逆導通型半導体スイッチSW5(順方向)、リアクトルLac3を順に経て入力端子AT3を通り、電源VSに流れ込む。この結果、リンク電圧vは低下し、一方でリアクトルLac1~Lac3には磁気エネルギーの蓄積が始まる。
[2”] リンク電圧vが略0となる時刻t2に至ると、図16Bに矢印で示すように、入力端子AT1からリアクトルLac1へと流れる電流が、逆導通型半導体スイッチSW1(逆方向)及びSW5(順方向)を順に通るルートと、逆導通型半導体スイッチSW1(順方向)及びSW6(逆方向)を順に通るルートと、の2つに分岐して入力端子AT3へ流れ込む。また、入力端子AT2からリアクトルLac2へと流れる電流が、逆導通型半導体スイッチSW3(逆方向)及びSW5(順方向)を順に通るルートと、逆導通型半導体スイッチSW4(順方向)及びSW6(逆方向)を順に通るルートと、の2つに分岐して入力端子AT3へ流れる。この間、リアクトルLac1~Lac3には磁気エネルギーが蓄積され、一方、リンク電圧vは時刻t2から時刻t3に至るまで略0のまま変化しない。
[3”] そして、上述したいずれかの手順により決定された時刻t3が到来すると、逆導通型半導体スイッチSW1,SW3及びSW6がオフを保持したまま、逆導通型半導体スイッチSW2,SW4及びSW5もオフになる。
 すると、逆導通型半導体スイッチSW2,SW4及びSW5を順方向に流れていた各電流は遮断され、リアクトルLac1~Lac3に蓄積された磁気エネルギーによって、図16Cに矢印で示すように、入力端子AT1から、リアクトルLac1、逆導通型半導体スイッチSW1(逆方向)を順に経てキャパシタCMの正極に流入する電流と、入力端子AT2から、リアクトルLac2、逆導通型半導体スイッチSW3(逆方向)を順に経てキャパシタCMの正極に流入する電流とが生じる。これによりリンク電圧vは上昇する。一方、キャパシタCMの負極から流れる電流は、逆導通型半導体スイッチSW6(逆方向)及びリアクトルLac3を順に経て入力端子AT3へと流れる。
[4”] その後、リアクトルLac1~Lac3に蓄積されていた磁気エネルギーが尽きる時刻t4に至ると、図16Dに示すように、入力端子AT1及びAT2から入力端子AT3へ流れる電流は消滅する。
[5”] そして、次サイクルにおける時刻t1に相当する時刻t5に至ると、時刻t1におけると同様に、逆導通型半導体スイッチSW2,SW4及びSW5はオンに切り替わる。この結果、図14のMERS100は時刻t1における動作と同様の動作を行う。
 一方、たとえば逆導通型半導体スイッチSW2,SW4及びSW5がオフするよう保たれる期間(図15で「β」として示す期間)では、以下述べる動作を行う。
 すなわち、まず、上記[1”]で述べたものと同様の初期状態から、時刻t1’において、逆導通型半導体スイッチSW1,SW3及びSW6がオンに切り替わると、電源VSから入力端子AT3、リアクトルLac3、逆導通型半導体スイッチSW6(順方向)を順に経てキャパシタCMの負極へと流れ込む電流が生じる。一方、キャパシタCMの正極から流れ出す電流は、逆導通型半導体スイッチSW1(順方向)、リアクトルLac1を順に経て入力端子AT1を通るルートと、逆導通型半導体スイッチSW3(順方向)、リアクトルLac2を順に経て入力端子AT2を通るルートとに分かれて電源VSに流れ込む。この結果、リンク電圧vが低下し、リアクトルLac1~Lac3への磁気エネルギーの蓄積が始まる。
 次に、リンク電圧vが略0となる時刻t2’に至ると、入力端子AT3からリアクトルLac3へと流れる電流が、逆導通型半導体スイッチSW5(逆方向)及びSW1(順方向)を順に通るルートと、逆導通型半導体スイッチSW5(逆方向)及びSW3(順方向)を順に通るルートと、逆導通型半導体スイッチSW6(順方向)及びSW2(逆方向)を順に通るルートと、逆導通型半導体スイッチSW6(順方向)及びSW4(逆方向)を順に通るルートと、の4つに分岐して、入力端子AT1及びAT2へ流れる。この間、リアクトルLac1~Lac3には磁気エネルギーが蓄積され、一方、リンク電圧vは時刻t2から時刻t3に至るまで略0のまま変化しない。
 そして、上述したいずれかの手順により決定された時刻t3’が到来すると、逆導通型半導体スイッチSW2,SW4及びSW5がオフを保持したまま、逆導通型半導体スイッチSW1,SW3及びSW6もオフになる。すると、逆導通型半導体スイッチSW1,SW3及びSW6を順方向に流れていた各電流は遮断され、入力端子AT3から、リアクトルLac3、逆導通型半導体スイッチSW5(逆方向)を順に経てキャパシタCMの正極に流入する電流が生じ、リンク電圧vは上昇する。一方、キャパシタCMの負極から流れる電流は、逆導通型半導体スイッチSW2(逆方向)及びSW4(逆方向)を流れる2つのルートに分岐し、前者はリアクトルLac1を経て入力端子AT1へ、後者はリアクトルLac2を経て入力端子AT2へと流れる。
 その後、リアクトルLac1~Lac3に蓄積されていた磁気エネルギーが尽きる時刻t4’に至ると、入力端子AT3から入力端子AT1及びAT2へ流れる電流は消滅する。その後、次サイクルにおける時刻t1’に相当する時刻t5’に至ると、逆導通型半導体スイッチSW1,SW3及びSW6はオンに切り替わる。
 以上述べた動作が繰り返される結果、図14のキャパシタCMにも、ピークから略0までの間で振動するパルス電圧であるリンク電圧vが繰り返し発生する。
 また、リンク電圧vのピーク値の目標値V は必ずしも固定されている必要はなく、この目標値V 自身が制御ないし変更の対象となってもよい。従って、制御部400は、たとえば目標値V を示すデータを外部から取得し(ないしは、目標値V を示すデータを書き換え可能に記憶し、外部から供給される指示に応答してこのデータを書き換え)、このデータが示す値が目標値V の値であるものとして閾値Ioff を求める処理を行うものとしてもよい。また、目標値V を変数とするプログラムを実行し、当該プログラムの処理に従って目標値V を経時的に変動させてもよい。
 また、制御部400は、特性テーブルを外部から取得して書き換え可能に記憶し、デューティー比dを特定する上述の処理に用いてよい。
 制御部400が目標値V を経時的に変化させる制御を行うことによって、DC/ACコンバータ10A及び10Bは、リンク電圧vのピーク値Vを経時的に変動させることができるから、リンク電圧vに対していわゆるPAM(Pulse Amplitude Modulation)を行うことが可能となる。リンク電圧vにPAMを施すことを可能とすることにより、DC/ACコンバータ10A及び10Bを用いて電流i,i及びiを正弦波に近づけることが容易になる。
 また、サイクル内で時刻t1及びt1’のタイミングを固定すると、負荷電流idcが小さいために、リアクトルLac(又はLac1~Lac3)に起因する電流が実質的に尽きた状態になる前に時刻t1及びt1’が到来してしまい、MERS100の逆導通型半導体スイッチのソフトスイッチングがこれらの時刻には実現されない、という現象が起きる可能性がある。
 そこで、この現象を回避するため、制御部400は、たとえば電流検出部300aが供給する信号が示す値が所定値より低いか否かを判別し、低いと判別したときは、たとえば時刻t1及びt1’のタイミングがそれらのデフォルト値より遅れるように時刻t1及びt1’を決定してもよい。デフォルト値より遅らせる幅は、たとえば所定の時間長であってもよいし、電流検出部300aが供給する信号が示す値と上述の所定値との差に実質的に比例した時間長であってもよい。なお、制御部400は、たとえば時刻t1及びt1’のタイミングのデフォルト値を示すデータを予め記憶する等して保持し、このデータが示す値が時刻t1及びt1’のタイミングのデフォルト値であるものとして、時刻t1及びt1’の決定を行えばよい。
 なお、上記では、制御部400は、電流検出部300aが検出した負荷電流idcの値(負荷電流の量)に基づいて、各逆導通型半導体スイッチをオフするタイミングのみを決定していたが、各逆導通型半導体スイッチをオフするタイミングとともに、負荷電流idcの値に基づいて、各逆導通型半導体スイッチをオンするタイミングも決定し、決定したタイミングで各逆導通型スイッチのオンとオフとを切り替えることで、各逆導通型半導体スイッチに供給する制御信号のデューディー比を変化させてもよい(つまり、キャパシタCMの両端間の電圧の最大値を制御してもよい)。この場合には、例えば、制御部400は、特性テーブルを参照して得られたデューティー比になるように、オンするタイミングとオフするタイミングとを決定する。例えば、制御部400は、前記デューティー比に基づいて、制御部400自信が記憶する所定の式を用いて前記のタイミングを決定してもよいし、前記デューティー比をキーとして、制御部400自信が記憶するテーブル(例えば、前記デューティー比と前記各タイミングとを関連づけたテーブル)を参照し、オンするタイミングとオフするタイミングとを決定し、決定したタイミングにおいて、オン及びオフの切り替えを行う。また、制御部400は、負荷電流idcの値と、各逆導通型半導体スイッチをオン及びオフするタイミングとを対応付けたテーブルを記憶し、電流検出部300aが検出した負荷電流idcの値をキーにして、前記テーブルを参照し、キーにした前記負荷電流idcの値に対応する前記各逆導通型半導体スイッチをオン及びオフするタイミングを特定してもよい。このように、オンするタイミングも変化可能にすることによって、より広い負荷電流の範囲でのソフトスイッチングが実現できる場合がある。また、より密度の高いパルス電圧が得られるので、同じ負荷電圧を出すためのピーク電圧を低くできる場合がある。
 また、第2の実施の形態のみならず、第1の実施の形態においても、制御部400は、コンパレータ、フリップフロップ、タイマ等からなる専用の電子回路から構成されていてもよい。
 一方、上記各実施の形態における制御部400の構成は、通常のコンピュータシステムを用いても実現することができる。
 例えば、制御部400が行う上述の処理を実行させるためのプログラムを、CD-ROM(Compact Disk Read-Only Memory)、DVD(Digital Versatile Disk)あるいはその他のコンピュータ読み取り可能な記録媒体に格納して配布し、このプログラムをコンピュータにインストールすることにより、上述の制御部400を構成することができる。
 また、プログラムをインターネット等の通信ネットワーク上の所定のサーバ装置が有するディスク装置等に格納しておき、例えば、搬送波に重畳させて、コンピュータにダウンロード等するようにしてもよい。更に、通信ネットワークを介してプログラムを転送しながら起動実行することによっても、上述の処理を達成することができる。
 また、上述の機能を、OS(Operating System)が分担して実現する場合又はOSとアプリケーションとの協働により実現する場合等には、OS以外の部分のみを媒体に格納して配布してもよく、また、コンピュータにダウンロード等してもよい。
 なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態等は、本発明の実施の形態例を説明するためのものであり、本発明の範囲を限定するものではない。
 本出願は、2010年6月18日に出願された日本国特許出願特願2010-140018に基づく。本明細書中に、それらの明細書、特許請求の範囲、図面全体を参照として取り込むものとする。
10A,10B 電力変換装置
VS 電源
LD 負荷
LD1~LD3 誘導性負荷
Lac,Lac1~Lac3 リアクトル
100 MERS
200 直流交流変換回路
300a,300b 電流検出部
400 制御部
AT1~AT3 入力端子
DCOUT+,DCOUT- 直流出力端子
DC+,DC- 直流入力端子
ACU~ACW 交流出力端子
SW1~SW6,SWU~SWZ 逆導通型半導体スイッチ
CM キャパシタ
S1~S6,SU~SZ スイッチ部
D1~D6,DU~DZ 逆方向導通部
G1~G6,GU~GZ ゲート
SGG1~SGG6,SGGU~SGGZ ゲート信号

Claims (21)

  1.  電源と負荷との間に接続される電力変換装置であって、
     それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたときに双方向に実質的に導通させ、オフしたときに電流路の所定の一端から他端の一方向にのみ実質的に導通させる複数のスイッチと、前記複数のスイッチの少なくとも一部に接続されたキャパシタと、を備え、複数のスイッチそれぞれが各電流路をオン又はオフすることによって、所定のリアクトルに発生した前記磁気エネルギーを静電エネルギーとして前記キャパシタに充放電させ、前記電源から前記負荷に供給される電力を変換する磁気エネルギー回生スイッチと、
     前記磁気エネルギー回生スイッチから前記負荷へと流れる負荷電流の量を検出し、検出した当該負荷電流の量を示す信号を生成する負荷電流検出部と、
     前記複数のスイッチそれぞれを制御し、前記複数のスイッチそれぞれの各電流路をオン又はオフさせることで、前記キャパシタの充放電を行わせて前記磁気エネルギー回生スイッチに電力の変換を行わせる制御部と、を備え、
     前記制御部は、前記負荷電流検出部が生成した前記信号を取得し、当該信号が示す前記負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオンしている電流路をオフする目標タイミングを決定し、決定した前記目標タイミングで前記オンしている電流路をオフすることによって、前記キャパシタの両端間の電圧の最大値を制御する、
     ことを特徴とする電力変換装置。
  2.  前記制御部は、前記負荷電流の量と前記目標タイミングを特定するためのパラメータとの対応関係を指定する特性データを記憶しており、前記負荷電流検出部が供給した前記信号が示す前記負荷電流の量に対応付けられている前記パラメータを、前記特性データを参照することにより特定し、特定された前記パラメータに基づいて、前記目標タイミングを決定する、
     ことを特徴とする請求項1に記載の電力変換装置。
  3.  前記パラメータは、当該パラメータに対応付けられた前記負荷電流の量のもとで前記キャパシタの両端間の電圧の最大値を所定の目標値に実質的に等しくするために前記制御信号がとるべきデューティー比の値を示すものである、
     ことを特徴とする請求項2に記載の電力変換装置。
  4.  前記電源から前記磁気エネルギー回生スイッチへと流れる入力電流の量を検出し、検出した当該入力電流の量を示す信号を生成する入力電流検出部を更に備え、
     前記制御部は、
     前記負荷電流検出部が生成した前記信号を取得し、当該信号が示す前記負荷電流の量を所定の関数に代入して得られる値を前記入力電流の目標値として特定し、
     前記入力電流検出部が生成した前記信号を取得して、当該信号が示す前記入力電流の量が、特定した前記目標値に到達したか否かを判別して、到達したと判別したとき、当該到達のタイミングを前記目標タイミングと決定する、
     ことを特徴とする請求項1に記載の電力変換装置。
  5.  前記電源から前記磁気エネルギー回生スイッチへと流れる入力電流の量を検出し、検出した当該入力電流の量を示す信号を生成する入力電流検出部を更に備え、
     前記制御部は、
     前記負荷電流検出部が生成した前記信号を取得し、当該信号が示す前記負荷電流の量をIdcとし、前記リアクトルのインダクタンスをLとし、前記キャパシタの静電容量をCとし、前記電源の電圧をEとし、前記キャパシタの両端間の電圧の最大値の前記目標値をV としたとき数式1に示す値Ioff を前記入力電流の目標値として特定し、
     前記入力電流検出部が生成した前記信号を取得して、当該信号が示す前記入力電流の量が、特定した前記目標値に到達したか否かを判別して、到達したと判別したとき、当該到達のタイミングを前記目標タイミングと決定する、
     ことを特徴とする請求項1に記載の電力変換装置。
    Figure JPOXMLDOC01-appb-M000001
  6.  前記負荷は三相の負荷からなり、
     前記負荷電流検出部は、前記磁気エネルギー回生スイッチから前記三相の負荷の各相へと流れる前記負荷電流の成分の量を少なくとも2個の当該成分について検出して、検出した当該成分の量を示す信号を生成し、
     前記制御部は、前記負荷電流検出部が生成した前記成分の量を示す信号を取得し、当該信号が示す前記成分の量に基づいて、前記キャパシタが放電を完了しているタイミングにおいて前記負荷電流の量がとるべき予測量を特定し、特定した前記予測量を前記負荷電流の量として前記目標タイミングを決定する、
     ことを特徴とする請求項1に記載の電力変換装置。
  7.  前記三相の負荷は、前記キャパシタから流れる電流を三相交流電流に変換して、前記三相の負荷の各相をなす第1乃至第3の負荷へと供給する直流-三相交流変換器を備えるものであって、
     前記直流-三相交流変換器は、
     前記キャパシタの前記一端と前記第1の負荷との間に接続された電流路を備え、当該電流路をオン及びオフする第1の外部のスイッチと、
     前記キャパシタの前記一端と前記第2の負荷との間に接続された電流路を備え、当該電流路をオン及びオフする第2の外部のスイッチと、
     前記キャパシタの前記一端と前記第3の負荷との間に接続された電流路を備え、当該電流路をオン及びオフする第3の外部のスイッチと、
     前記キャパシタの前記他端と前記第1の負荷との間に接続された電流路を備え、当該電流路をオン及びオフする第4の外部のスイッチと、
     前記キャパシタの前記他端と前記第2の負荷との間に接続された電流路を備え、当該電流路をオン及びオフする第5の外部のスイッチと、
     前記キャパシタの前記他端と前記第3の負荷との間に接続された電流路を備え、当該電流路をオン及びオフする第6の外部のスイッチと、を備え、
     前記制御部は、
     前記第2のタイミングにおいて前記第1乃至第6の外部のスイッチの各電流路がオン又はオフの状態のいずれをとるかを示すスイッチ状態予測データを取得し、取得したスイッチ状態予測データが示す前記第1乃至第6の外部のスイッチの各電流路の状態と、
     前記負荷電流検出部が生成した前記成分の量と、に基づいて、前記予測量を特定する、
     ことを特徴とする請求項6に記載の電力変換装置。
  8.  前記制御部は、決定した前記目標タイミングで前記オンしている電流路をオフさせることによって、前記キャパシタの両端間の電圧の最大値が所定の目標値になるように前記最大値を制御し、
     前記制御部は、さらに、前記目標値を示すデータを外部から取得し、及び/又は当該データを書き換え可能に記憶し、当該データが示す値を前記目標値として目標タイミングを決定する、
     ことを特徴とする請求項1に記載の電力変換装置。
  9.  前記制御部は、前記負荷電流検出部が生成した前記信号を取得し、当該信号が示す前記負荷電流の量に基づいて前記複数のスイッチそれぞれの電流路をオンするタイミングを決定し、決定したタイミングで前記各電流路をオンにする、
     ことを特徴とする請求項1に記載の電力変換装置。
  10.  前記制御部は、
     前記各電流路についてオンするタイミングのデフォルト値を示すデフォルト値データを保持し、前記負荷電流検出部より取得した前記信号が示す前記負荷電流の量が所定量より低いか否かを判別し、低いと判別したとき、前記デフォルト値データが示すタイミングから遅れたタイミングを、前記各電流路についてオンするタイミングとして決定する、
     ことを特徴とする請求項9に記載の電力変換装置。
  11.  前記制御部は、前記負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオフしている電流路をオンする目標タイミングをさらに決定し、決定した前記オンする目標タイミングで前記オフしている電流路をオンする、
     ことを特徴とする請求項1に記載の電力変換装置。
  12.  前記電源は、単相交流電源であり、
     前記複数のスイッチは、第1乃至第4のスイッチであり、
     前記キャパシタは、一端が前記第1のスイッチの電流路の前記一端及び前記第3のスイッチの電流路の前記一端に接続され、他端が前記第2のスイッチの電流路の前記他端及び前記第4のスイッチの電流路の前記他端に接続されるとともに、前記負荷が両端に接続され、
     前記リアクトルは、前記単相交流電源と直列回路をなし、当該直列回路の一端が前記第1のスイッチの電流路の前記他端及び前記第4のスイッチの電流路の前記一端に接続され、当該直列回路の他端が前記第2のスイッチの電流路の前記一端及び前記第3のスイッチの電流路の前記他端に接続され、
     前記制御部は、前記リアクトルに実質的に電流が流れていない第1のタイミングで、前記直列回路の前記一端が前記他端より高電位であるときは前記第1及び第2のスイッチの各電流路をオンさせ前記第3及び第4のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給し、前記直列回路の前記一端が前記他端より低電位であるときは前記第1及び第2のスイッチの各電流路をオフさせ前記第3及び第4のスイッチの各電流路をオンさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1乃至第4のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給することで、前記第1乃至第4のスイッチそれぞれを制御し、
     前記制御部は、前記第1乃至第4のスイッチの各電流路をオフさせる目標タイミングを前記負荷電流の量に基づいて決定し、決定した当該目標タイミングを前記第2のタイミングとして、前記第1乃至第4のスイッチの各電流路をオフさせる前記制御信号を供給する、
     ことを特徴とする請求項1に記載の電力変換装置。
  13.  前記電源は、三相交流電源であり、
     前記複数のスイッチは、第1乃至第6のスイッチであり、
     前記キャパシタは、一端が前記第2、第4及び第6のスイッチの各電流路の前記一端に接続され、他端が前記第1、第3及び第5のスイッチの各電流路の前記他端に接続されるとともに、前記負荷が両端に接続され、
     前記リアクトルは、一端が前記三相交流電源の第1の極に接続され、他端が前記第1のスイッチの電流路の前記一端及び前記第2のスイッチの電流路の前記他端に接続された第1のリアクトルと、一端が前記三相交流電源の第2の極に接続され、他端が前記第3のスイッチの電流路の前記一端及び前記第4のスイッチの電流路の前記他端に接続された第2のリアクトルと、一端が前記三相交流電源の第3の極に接続され、他端が前記第5のスイッチの電流路の前記一端及び前記第6のスイッチの電流路の前記他端に接続された第3のリアクトルと、を備え、
     前記制御部は、前記第1乃至第3のリアクトルに実質的に電流が流れていない第1のタイミングで、前記三相交流電源のそれぞれの極につき、当該極の電圧が所定の基準電位に対して正であるときは、当該極に接続された前記リアクトルに電流路の前記一端が接続されている前記スイッチの電流路をオフさせ当該リアクトルに電流路の前記他端が接続されている前記スイッチの電流路をオンさせる制御信号を、各該スイッチの各制御端に供給し、当該極の電圧が前記基準電位に対して負であるときは、当該リアクトルに電流路の前記一端が接続されている前記スイッチの電流路をオンさせ当該リアクトルに電流路の前記他端が接続されている前記スイッチの電流路をオフさせる制御信号を、各該スイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1乃至第6のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第6のスイッチの各制御端に供給することで、前記第1乃至第6のスイッチそれぞれを制御し、
     前記制御部は、前記第1乃至第6のスイッチの各電流路をオフさせる目標タイミングを前記負荷電流の量に基づいて決定し、決定した当該目標タイミングを前記第2のタイミングとして、前記第1乃至第4のスイッチの各電流路をオフさせる前記制御信号を供給する、
     ことを特徴とする請求項1に記載の電力変換装置。
  14.  前記複数のスイッチは、第1及び第2のスイッチであり、
     前記磁気エネルギー回生スイッチは、それぞれ電流路を備え、各自の電流路が所定の一端から他端の一方向にのみ実質的に導通する第1及び第2の整流素子をさらに備え、
     前記キャパシタは、一端が前記第1のスイッチの電流路の前記一端及び前記第1の整流素子の前記一端に接続され、他端が前記第2のスイッチの電流路の前記他端及び前記第2の整流素子の前記他端に接続されるとともに、前記負荷が両端に接続され、
     前記リアクトルは、前記電源と直列回路をなし、当該直列回路の一端が前記第1のスイッチの電流路の前記他端及び前記第2の整流素子の前記一端に接続され、当該直列回路の他端が前記第2のスイッチの電流路の前記一端及び前記第1の整流素子の前記他端に接続され、
     前記制御部は、前記リアクトルに実質的に電流が流れていない第1のタイミングで、前記第1及び第2のスイッチの各電流路をオンさせる制御信号を前記第1及び第2のスイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1及び第2のスイッチの各電流路をオフさせる制御信号を前記第1及び第2のスイッチの各制御端に供給することで、前記第1及び第2のスイッチそれぞれを制御し、
     前記制御部は、前記第1及び第2のスイッチの各電流路をオフさせる目標タイミングを前記負荷電流の量に基づいて決定し、決定した当該目標タイミングを前記第2のタイミングとして、前記第1及び第2のスイッチの各電流路をオフさせる前記制御信号を供給する、
     ことを特徴とする請求項1に記載の電力変換装置。
  15.  前記第1及び第2の整流素子は、それぞれ、第3及び第4のスイッチより構成されており、
     前記第3及び第4のスイッチは、それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたとき双方向に実質的に導通させ、オフしたとき電流路の所定の一端から他端の一方向にのみ実質的に導通させるものである、
     ことを特徴とする請求項14に記載の電力変換装置。
  16.  それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたときに双方向に実質的に導通させ、オフしたときに電流路の所定の一端から他端の一方向にのみ実質的に導通させる複数のスイッチと、前記複数のスイッチの少なくとも一部に接続されたキャパシタと、を備え、複数のスイッチそれぞれが各電流路をオン又はオフすることによって、所定のリアクトルに発生した前記磁気エネルギーを静電エネルギーとして前記キャパシタに充放電させ、電源から負荷に供給される電力を変換する磁気エネルギー回生スイッチを制御する電力変換制御装置であって、
     前記複数のスイッチそれぞれを制御し、前記複数のスイッチそれぞれの各電流路をオン又はオフさせることで、前記キャパシタの充放電を行わせて前記磁気エネルギー回生スイッチに電力の変換を行わせる制御部を備え、
     前記制御部は、前記負荷へと流れる負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオンしている電流路をオフする目標タイミングを決定し、決定した前記目標タイミングで前記オンしている電流路をオフすることによって、前記キャパシタの両端間の電圧の最大値を制御する、
     ことを特徴とする電力変換制御装置。
  17.  それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたときに双方向に実質的に導通させ、オフしたときに電流路の所定の一端から他端の一方向にのみ実質的に導通させる複数のスイッチと、前記複数のスイッチの少なくとも一部に接続されたキャパシタと、を備え、複数のスイッチそれぞれが各電流路をオン又はオフすることによって、所定のリアクトルに発生した前記磁気エネルギーを静電エネルギーとして前記キャパシタに充放電させ、電源から負荷に供給される電力を変換する磁気エネルギー回生スイッチを制御する電力変換方法であって、
     前記複数のスイッチそれぞれを制御し、前記複数のスイッチそれぞれの各電流路をオン又はオフさせることで、前記キャパシタの充放電を行わせて前記磁気エネルギー回生スイッチに電力の変換を行わせる制御ステップを有し、
     前記制御ステップは、前記負荷へと流れる負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオンしている電流路をオフする目標タイミングを決定し、決定した前記目標タイミングで前記オンしている電流路をオフすることによって、前記キャパシタの両端間の電圧の最大値を制御することを含む、
     ことを特徴とする電力変換方法。
  18.  それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたときに双方向に実質的に導通させ、オフしたときに電流路の所定の一端から他端の一方向にのみ実質的に導通させる複数のスイッチと、前記複数のスイッチの少なくとも一部に接続されたキャパシタと、を備え、複数のスイッチそれぞれが各電流路をオン又はオフすることによって、所定のリアクトルに発生した前記磁気エネルギーを静電エネルギーとして前記キャパシタに充放電させ、電源から負荷に供給される電力を変換する磁気エネルギー回生スイッチを制御するコンピュータに、
     前記複数のスイッチそれぞれを制御し、前記複数のスイッチそれぞれの各電流路をオン又はオフさせることで、前記キャパシタの充放電を行わせて前記磁気エネルギー回生スイッチに電力の変換を行わせる制御ステップを行わせ、
     前記制御ステップは、前記負荷へと流れる負荷電流の量に基づいて、前記複数のスイッチの各電流路のうちオンしている電流路をオフする目標タイミングを決定し、決定した前記目標タイミングで前記オンしている電流路をオフすることによって、前記キャパシタの両端間の電圧の最大値を制御することを含む、
     ことを特徴とするプログラム。
  19.  それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたとき双方向に実質的に導通させ、オフしたとき電流路の所定の一端から他端の一方向にのみ実質的に導通させる第1乃至第4のスイッチと、一端が前記第1のスイッチの電流路の前記一端及び前記第3のスイッチの電流路の前記一端に接続され、他端が前記第2のスイッチの電流路の前記他端及び前記第4のスイッチの電流路の前記他端に接続されたキャパシタと、外部の単相交流電源と直列回路をなし、当該直列回路の一端が前記第1のスイッチの電流路の前記他端及び前記第4のスイッチの電流路の前記一端に接続され、当該直列回路の他端が前記第2のスイッチの電流路の前記一端及び前記第3のスイッチの電流路の前記他端に接続されるリアクトルと、より構成され、前記キャパシタの両端間に接続される外部の負荷に電力を供給する磁気エネルギー回生スイッチと、前記磁気エネルギー回生スイッチから前記負荷へと流れる負荷電流の量を検出し、検出した当該負荷電流の量を示す信号を生成する負荷電流検出部と、からなる電力変換装置を制御する電力変換制御装置であって、
     前記リアクトルに実質的に電流が流れていない第1のタイミングで、前記直列回路の前記一端が前記他端より高電位であるときは前記第1及び第2のスイッチの各電流路をオンさせ前記第3及び第4のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給し、前記直列回路の前記一端が前記他端より低電位であるときは前記第1及び第2のスイッチの各電流路をオフさせ前記第3及び第4のスイッチの各電流路をオンさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1乃至第4のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第4のスイッチの各制御端に供給する制御部を備え、
     前記制御部は、
     前記負荷電流検出部が生成した前記信号を取得し、前記キャパシタの両端間の電圧の最大値を所定の目標値に実質的に等しくするために前記第1乃至第4のスイッチの各電流路をオフさせる目標タイミングを、当該信号が示す前記負荷電流の量に基づいて決定する目標タイミング決定部を備え、
     前記目標タイミング決定部が決定した当該目標タイミングを前記第2のタイミングとして、前記第1乃至第4のスイッチの各電流路をオフさせる前記制御信号を供給する、
     ことを特徴とする電力変換制御装置。
  20.  それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたとき双方向に実質的に導通させ、オフしたとき電流路の所定の一端から他端の一方向にのみ実質的に導通させる第1乃至第6のスイッチと、一端が前記第2、第4及び第6のスイッチの各電流路の前記一端に接続され、他端が前記第1、第3及び第5のスイッチの各電流路の前記他端に接続されたキャパシタと、一端が外部の三相交流電源の第1の極に接続され、他端が前記第1のスイッチの電流路の前記一端及び前記第2のスイッチの電流路の前記他端に接続された第1のリアクトルと、一端が外部の三相交流電源の第2の極に接続され、他端が前記第3のスイッチの電流路の前記一端及び前記第4のスイッチの電流路の前記他端に接続された第2のリアクトルと、一端が外部の三相交流電源の第3の極に接続され、他端が前記第5のスイッチの電流路の前記一端及び前記第6のスイッチの電流路の前記他端に接続された第3のリアクトルと、より構成され、前記キャパシタの両端間に接続される外部の負荷に電力を供給する磁気エネルギー回生スイッチと、前記磁気エネルギー回生スイッチから前記負荷へと流れる負荷電流の量を検出し、検出した当該負荷電流の量を示す信号を生成する負荷電流検出部と、からなる電力変換装置を制御する電力変換制御装置であって、
     前記第1乃至第3のリアクトルに実質的に電流が流れていない第1のタイミングで、前記三相交流電源のそれぞれの極につき、当該極の電圧が所定の基準電位に対して正であるときは、当該極に接続された前記リアクトルに電流路の前記一端が接続されている前記スイッチの電流路をオフさせ当該リアクトルに電流路の前記他端が接続されている前記スイッチの電流路をオンさせる制御信号を、各該スイッチの各制御端に供給し、当該極の電圧が前記基準電位に対して負であるときは、当該リアクトルに電流路の前記一端が接続されている前記スイッチの電流路をオンさせ当該リアクトルに電流路の前記他端が接続されている前記スイッチの電流路をオフさせる制御信号を、各該スイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1乃至第6のスイッチの各電流路をオフさせる各制御信号を前記第1乃至第6のスイッチの各制御端に供給する制御部を備え、
     前記制御部は、
     前記負荷電流検出部が生成した前記信号を取得し、前記キャパシタの両端間の電圧の最大値を所定の目標値に実質的に等しくするために前記第1乃至第6のスイッチの各電流路をオフさせる目標タイミングを、当該信号が示す前記負荷電流の量に基づいて決定する目標タイミング決定部を備え、
     前記目標タイミング決定部が決定した当該目標タイミングを前記第2のタイミングとして、前記第1乃至第6のスイッチの各電流路をオフさせる前記制御信号を供給する、
     ことを特徴とする電力変換制御装置。
  21.  それぞれ電流路を備え、各自に供給される制御信号に応答して各自の電流路をオン及びオフするスイッチであって、各自の電流路を、オンしたとき双方向に実質的に導通させ、オフしたとき電流路の所定の一端から他端の一方向にのみ実質的に導通させる第1及び第2のスイッチと、それぞれ電流路を備え、各自の電流路が所定の一端から他端の一方向にのみ実質的に導通する第1及び第2の整流素子と、一端が前記第1のスイッチの電流路の前記一端及び前記第1の整流素子の前記一端に接続され、他端が前記第2のスイッチの電流路の前記他端及び前記第2の整流素子の前記他端に接続されたキャパシタと、外部の電源と直列回路をなし、当該直列回路の一端が前記第1のスイッチの電流路の前記他端及び前記第2の整流素子の前記一端に接続され、当該直列回路の他端が前記第2のスイッチの電流路の前記一端及び前記第1の整流素子の前記他端に接続されるリアクトルと、より構成され、前記キャパシタの両端間に接続される外部の負荷に電力を供給する磁気エネルギー回生スイッチと、前記磁気エネルギー回生スイッチから前記負荷へと流れる負荷電流の量を検出し、検出した当該負荷電流の量を示す信号を生成する負荷電流検出部と、からなる電力変換装置を制御する電力変換制御装置であって、
     前記リアクトルに実質的に電流が流れていない第1のタイミングで、前記第1及び第2のスイッチの各電流路をオンさせる制御信号を前記第1及び第2のスイッチの各制御端に供給し、前記キャパシタが実質的に放電を完了している第2のタイミングで、前記第1及び第2のスイッチの各電流路をオフさせる制御信号を前記第1及び第2のスイッチの各制御端に供給する制御部を備え、
     前記制御部は、
     前記負荷電流検出部が生成した前記信号を取得し、前記キャパシタの両端間の電圧の最大値を所定の目標値に実質的に等しくするために前記第1及び第2のスイッチの各電流路をオフさせる目標タイミングを、当該信号が示す前記負荷電流の量に基づいて決定する目標タイミング決定部を備え、
     前記目標タイミング決定部が決定した当該目標タイミングを前記第2のタイミングとして、前記第1及び第2のスイッチの各電流路をオフさせる前記制御信号を供給する、
     ことを特徴とする電力変換制御装置。
PCT/JP2011/063983 2010-06-18 2011-06-17 電力変換装置、電力変換制御装置、電力変換方法及びプログラム WO2011158947A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-140018 2010-06-18
JP2010140018A JP2012005306A (ja) 2010-06-18 2010-06-18 電力変換装置、電力変換制御装置、電力変換制御方法及びプログラム

Publications (1)

Publication Number Publication Date
WO2011158947A1 true WO2011158947A1 (ja) 2011-12-22

Family

ID=45348338

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/063983 WO2011158947A1 (ja) 2010-06-18 2011-06-17 電力変換装置、電力変換制御装置、電力変換方法及びプログラム

Country Status (2)

Country Link
JP (1) JP2012005306A (ja)
WO (1) WO2011158947A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106749A (zh) * 2020-01-14 2020-05-05 上海波圆电子科技有限公司 一种多路半桥电源及其控制方法
WO2023173825A1 (zh) * 2022-03-18 2023-09-21 Oppo广东移动通信有限公司 供电电路、方法、装置、电子设备、存储介质和程序产品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162544A (ja) * 2012-02-01 2013-08-19 Nippon Steel & Sumitomo Metal 電力変換システムの制御方法及び電力変換システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007058676A (ja) * 2005-08-25 2007-03-08 Tokyo Institute Of Technology 進相電流による交流電圧制御装置
WO2009075366A1 (ja) * 2007-12-11 2009-06-18 Tokyo Institute Of Technology ソフトスイッチング電力変換装置
WO2010046962A1 (ja) * 2008-10-20 2010-04-29 株式会社MERSTech 原動機システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007058676A (ja) * 2005-08-25 2007-03-08 Tokyo Institute Of Technology 進相電流による交流電圧制御装置
WO2009075366A1 (ja) * 2007-12-11 2009-06-18 Tokyo Institute Of Technology ソフトスイッチング電力変換装置
WO2010046962A1 (ja) * 2008-10-20 2010-04-29 株式会社MERSTech 原動機システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106749A (zh) * 2020-01-14 2020-05-05 上海波圆电子科技有限公司 一种多路半桥电源及其控制方法
CN111106749B (zh) * 2020-01-14 2023-09-12 上海波圆电子科技有限公司 一种多路半桥电源及其控制方法
WO2023173825A1 (zh) * 2022-03-18 2023-09-21 Oppo广东移动通信有限公司 供电电路、方法、装置、电子设备、存储介质和程序产品

Also Published As

Publication number Publication date
JP2012005306A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
KR101964224B1 (ko) 공진형 dc-dc 컨버터의 제어장치
EP2731252B1 (en) Inverter circuit and control method therefor
CN103283133B (zh) 用于谐振变换器控制的方法和装置
JP6062058B2 (ja) 電力変換装置
JP2006262619A (ja) スイッチドキャパシタ形dc/dcコンバータ装置
JPWO2016075996A1 (ja) 電力変換装置
CN111726003B (zh) 用于操作电子功率转换器的方法和电子功率转换器
WO2017049250A1 (en) Pwm scheme based on space vector modulation for three-phase rectifier converters
EP3570421A1 (en) Power conversion apparatus and control method for power conversion apparatus
JP2013048553A (ja) 昇圧チョッパ回路の制御方法
JP2011078179A (ja) 共振型コンバータ装置
CN107112919B (zh) 用于控制多电平软开关功率转换器的方法和设备
JP2014075928A (ja) 直流電源装置およびその制御方法
JP2018509130A (ja) マトリックスコンバータに基づいた整流器の高速転流を行う装置および方法
KR20140022259A (ko) 피에조 구동 회로 및 그 구동 방법
WO2011158947A1 (ja) 電力変換装置、電力変換制御装置、電力変換方法及びプログラム
CN104115387A (zh) 直流-直流转换装置
JP2015012750A (ja) 電力変換装置
JP6630196B2 (ja) 溶接電源装置
CN114079398A (zh) 一种中点钳位三电平电路及控制方法
GB2545445A (en) Voltage balancing of voltage source converters
WO2018185962A1 (ja) 電力変換装置
JP2020054071A (ja) マルチレベル電力変換装置
US11356038B2 (en) Power conversion device
KR20150006307A (ko) 스위치 제어 장치, 이를 포함하는 전력 공급 장치, 및 그 구동 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11795849

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11795849

Country of ref document: EP

Kind code of ref document: A1