KR20140022259A - 피에조 구동 회로 및 그 구동 방법 - Google Patents

피에조 구동 회로 및 그 구동 방법 Download PDF

Info

Publication number
KR20140022259A
KR20140022259A KR1020120088636A KR20120088636A KR20140022259A KR 20140022259 A KR20140022259 A KR 20140022259A KR 1020120088636 A KR1020120088636 A KR 1020120088636A KR 20120088636 A KR20120088636 A KR 20120088636A KR 20140022259 A KR20140022259 A KR 20140022259A
Authority
KR
South Korea
Prior art keywords
gate
pwm output
switch
period
control signal
Prior art date
Application number
KR1020120088636A
Other languages
English (en)
Other versions
KR101803540B1 (ko
Inventor
이영식
장은성
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020120088636A priority Critical patent/KR101803540B1/ko
Priority to CN201310342411.4A priority patent/CN103595376B/zh
Priority to US13/964,042 priority patent/US9099940B2/en
Publication of KR20140022259A publication Critical patent/KR20140022259A/ko
Application granted granted Critical
Publication of KR101803540B1 publication Critical patent/KR101803540B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/10—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing rotary motion, e.g. rotary motors
    • H02N2/14—Drive circuits; Control arrangements or methods
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/02—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing linear motion, e.g. actuators; Linear positioners ; Linear motors
    • H02N2/06—Drive circuits; Control arrangements or methods
    • H02N2/065—Large signal circuits, e.g. final stages
    • H02N2/067—Large signal circuits, e.g. final stages generating drive pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0045—Full bridges, determining the direction of the current through the load

Landscapes

  • Inverter Devices (AREA)

Abstract

본 발명의 실시 예들은 피에조 구동 회로 및 그 구동 방법에 관한 것이다.
피에조 구동 회로는 제1 내지 제4 스위치를 포함하는 풀-브릿지 회로, 및 스위치 제어부를 포함한다. 스위치 제어부는, 스위칭 주파수를 제어하는 램프 신호와 피에조 전압의 주기를 제어하는 기준 정현파를 비교한 결과에 따라 제1 PWM 출력을 생성하고, 상기 램프 신호와 상기 기준 정현파가 반전된 반전 기준 정현파를 비교한 결과에 따라 제2 PWM 출력을 생성한다. 상기 스위치 제어부는, 상기 기준 정현파 및 상기 반전 기준 정현파의 제1 주기 동안 상기 제1 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하고, 상기 제2 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어한다. 상기 스위치 제어부는, 다음 제2 주기 동안 상기 제2 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하고, 상기 제1 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어한다.

Description

피에조 구동 회로 및 그 구동 방법{PIEZO DRIVING CIRCUIT AND DRIVING METHOD THEREOF}
본 발명은 피에조 회로를 구동하는 피에조 구동 회로 및 피에조 구동 회로의 구동 방법에 관한 것이다.
피에조(Piezo) 회로는 전기적 에너지를 기계적 에너지로 변환하고, 또 기계적 에너지를 전기적 에너지로 변환할 수 있다. 피에조 회로를 구동하기 위해 풀브릿지 구동 회로가 사용된다.
풀브릿지 구동 회로는 피에조 회로에 구형파 형태의 전압을 공급한다. 예를 들어, 풀브릿지 구동 회로가 피에조 회로에 양의 방향(positive direction)으로 제1 직류전압을 공급하고, 음의 방향(negative direction)으로 제1 직류전압을 공급한다. 따라서 피에조 회로에 공급되는 구형파의 피크대피크(peak-to-peak) 전압은 제1 직류전압의 두 배가 된다.
이 때, 양의 방향으로 피에조 회로에 제1 직류전압이 공급되면 피에조 회로를 충전시키는 전류가 흐르고, 음의 방향으로 피에조 회로에 제1 직류전압이 공급되면 피에조 회로를 방전시키는 전류가 흐른다. 이렇게 발생하는 충전 전류 및 방전 전류의 대부분은 피에조 회로를 구성하는 커패시터를 충전 및 방전하는데 사용된다. 즉, 피에조 회로에 공급되는 전압의 방향이 바뀔 때 마다, 피에조 회로의 커패시터를 충전 또는 방전시키는 피크 전류가 발생한다.
그러면, 커패시터의 충전 및 방전에 따른 소비 전력의 증가와 소음의 증가가 문제된다.
본 발명의 실시 예를 통하여 피크 전류를 감소시킬 수 있는 피에조 구동 회로 및 피에조 구동 회로의 구동 방법을 제공하고자 한다.
본 발명의 실시 예에 따른 피에조 구동 회로는, 피에조 회로의 일단에 연결되어 있는 제1 및 제3 스위치, 상기 피에조 회로의 타단에 연결되어 있는 제2 및 제4 스위치를 포함하는 풀-브릿지 회로, 및 상기 제1 내지 제4 스위치의 스위칭 동작을 제어하는 스위치 제어부를 포함한다.
상기 스위치 제어부는, 스위칭 주파수를 제어하는 램프 신호와 피에조 전압의 주기를 제어하는 기준 정현파를 비교한 결과에 따라 제1 PWM 출력을 생성하고, 상기 램프 신호와 상기 기준 정현파가 반전된 반전 기준 정현파를 비교한 결과에 따라 제2 PWM 출력을 생성한다.
상기 스위치 제어부는, 상기 기준 정현파 및 상기 반전 기준 정현파의 제1 주기 동안 상기 제1 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하고, 상기 제2 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어한다.
상기 스위치 제어부는, 다음 제2 주기 동안 상기 제2 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하고, 상기 제1 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어한다.
상기 제1 스위치는, 직류 전압과 상기 피에조 회로의 일단 사이에 연결되어있고, 상기 제2 스위치는 상기 직류 전압과 상기 피에조 회로의 타단 사이에 연결되어 있으며, 상기 제3 스위치는 상기 피에조 회로의 일단과 그라운드 사이에 연결되어 있으며, 상기 제4 스위치는 상기 피에조 회로의 타단과 그라운드 사이에 연결되어 있다.
상기 스위치 제어부는, 소정 주기의 입력 펄스를 생성하고, 상기 입력 펄스의 주기에 대응하는 주기를 가지는 상기 기준 정현파 및 상기 반전 기준 정현파를 생성하는 신호 생성기를 포함한다.
상기 기준 정현파 및 상기 반전 기준 정현파의 한 주기는 상기 입력 펄스 주기의 반일 수 있다.
상기 스위치 제어부는, 상기 램프 신호 및 상기 기준 정현파를 비교하여 상기 제1 PWM 출력을 생성하고, 상기 램프 신호 및 상기 반전 기준 정현파를 비교하여 상기 제2 PWM 출력을 생성하는 PWM 비교부, 및 상기 입력 펄스가 제1 레벨일 때 상기 제1 PWM 출력에 따라 제1 게이트 제어 신호를 생성하고, 상기 제2 PWM 출력에 따라 제2 게이트 제어 신호를 생성하며, 상기 입력 펄스가 제2 레벨일 때 상기 제1 PWM 출력에 따라 제2 게이트 제어 신호를 생성하고, 상기 제1 PWM 출력에 따라 제1 게이트 제어 신호를 생성하는 논리 연산부를 더 포함한다.
상기 스위치 제어부는, 상기 제1 게이트 제어 신호를 이용하여 상기 제1 스위치의 제1 게이트 전압 및 상기 제3 스위치의 제3 게이트 전압을 생성하고, 상기 제2 게이트 제어 신호를 이용하여 상기 제2 스위치의 제2 게이트 전압 및 상기 제4 스위치의 제4 게이트 전압을 생성한다.
상기 스위치 제어부는, 상기 제1 게이트 제어 신호를 반전하여 상기 제1 스위치의 제1 게이트 전압을 생성하고, 상기 제1 게이트 제어 신호에 따라 제3 스위치의 제3 게이트 전압을 생성하며, 상기 제2 게이트 제어 신호를 반전하여 상기 제2 스위치의 제2 게이트 전압을 생성하고, 상기 제2 게이트 제어 신호에 따라 상기 제4 스위치의 제4 게이트 전압을 생성하는 게이트 구동부를 더 포함한다.
상기 PWM 비교부는, 상기 램프 신호가 입력되는 반전단자 및 상기 기준 정현파가 입력되는 비반전단자를 포함하고, 상기 비반전단자의 입력이 상기 반전단자의 입력 이상일 때 하이 레벨의 제1 PWM 출력을 생성하고, 상기 비반전단자의 입력이 상기 반전단자의 입력보다 작을 때 로우 레벨의 제1 PWM 출력을 생성하는 제1 PWM 비교기, 및 상기 램프 신호가 입력되는 반전단자 및 상기 반전 기준 정현파가 입력되는 비반전단자를 포함하고, 상기 비반전단자의 입력이 상기 반전단자의 입력 이상일 때 하이 레벨의 제2 PWM 출력을 생성하고, 상기 비반전단자의 입력이 상기 반전단자의 입력보다 작을 때 로우 레벨의 제2 PWM 출력을 생성하는 제2 PWM 비교기를 포함한다.
상기 논리 연산부는, 상기 제1 PWM 출력 및 상기 입력 펄스를 논리 곱 연산하는 제1 AND 게이트, 상기 제1 PWM 출력 및 상기 반전 입력 펄스를 논리 곱 연산하는 제2 AND 게이트, 상기 제2 PWM 출력 및 상기 입력 펄스를 논리 곱 연산하는 제3 AND 게이트, 상기 제2 PWM 출력 및 상기 반전 입력 펄스를 논리 곱 연산하는 제4 AND 게이트, 상기 제1 AND 게이트의 출력 및 상기 제4 AND 게이트의 출력을 논리 합 연산하여 상기 제1 게이트 제어 신호를 생성하는 제1 OR 게이트, 및 상기 제2 AND 게이트의 출력 및 상기 제3 AND 게이트의 출력을 논리 합 연산하여 상기 제2 게이트 제어 신호를 생성하는 제2 OR 게이트를 포함한다.
상기 논리 연산부는, 상기 입력 펄스를 반전시켜 상기 반전 입력 펄스를 생성하는 인버터를 더 포함한다.
상기 램프 신호는 톱니파 또는 삼각파이다.
피에조 회로의 일단에 연결되어 있는 제1 및 제3 스위치, 상기 피에조 회로의 타단에 연결되어 있는 제2 및 제4 스위치를 포함하는 본 발명의 실시 예에 따른 피에조 구동 회로의 구동 방법은, 스위칭 주파수를 제어하는 램프 신호와 피에조 전압의 주기를 제어하는 기준 정현파를 비교한 결과에 따라 제1 PWM 출력을 생성하는 단계, 상기 램프 신호와 상기 기준 정현파가 반전된 반전 기준 정현파를 비교한 결과에 따라 제2 PWM 출력을 생성하는 단계, 상기 기준 정현파 및 상기 반전 기준 정현파의 제1 주기 동안 상기 제1 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하는 단계, 상기 제1 주기 동안 상기 제2 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 단계, 다음 제2 주기 동안 상기 제2 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하는 단계, 및 상기 제2 주기 동안 상기 제1 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 단계를 포함한다.
상기 피에조 구동 회로의 구동 방법은 소정 주기의 입력 펄스를 생성하고, 상기 입력 펄스의 주기에 대응하는 주기를 가지는 상기 기준 정현파 및 상기 반전 기준 정현파를 생성하는 단계를 더 포함한다.
상기 기준 정현파 및 상기 반전 기준 정현파의 한 주기는 상기 입력 펄스 주기의 반일 수 있다.
상기 제1 PWM 출력을 생성하는 단계는, 상기 램프 신호 및 상기 기준 정현파를 비교하는 단계를 포함하고, 상기 제2 PWM 출력을 생성하는 단계는, 상기 램프 신호 및 상기 반전 기준 정현파를 비교하는 단계를 포함한다.
상기 제1 주기 동안 상기 제1 및 제3 스위치의 스위칭 동작을 제어하는 단계는, 상기 입력 펄스가 제1 레벨이고, 상기 제1 PWM 출력에 따라 제1 게이트 제어 신호를 생성하는 단계, 상기 제1 게이트 제어 신호를 반전하여 상기 제1 스위치의 제1 게이트 전압을 생성하는 단계, 및 상기 제1 게이트 제어 신호에 따라 제3 스위치의 제3 게이트 전압을 생성하는 단계를 포함한다.
상기 제1 주기 동안 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 단계는, 상기 입력 펄스가 제1 레벨이고, 상기 제2 PWM 출력에 따라 제2 게이트 제어 신호를 생성하는 단계, 상기 제2 게이트 제어 신호를 반전하여 상기 제2 스위치의 제2 게이트 전압을 생성하는 단계, 및 상기 제2 게이트 제어 신호에 따라 상기 제4 스위치의 제4 게이트 전압을 생성하는 단계를 포함한다.
상기 제2 주기 동안 상기 제1 및 제3 스위치의 스위칭 동작을 제어하는 단계는, 상기 입력 펄스가 제2 레벨이고, 상기 제1 PWM 출력에 따라 제2 게이트 제어 신호를 생성하는 단계, 상기 제2 게이트 제어 신호를 반전하여 상기 제2 스위치의 제2 게이트 전압을 생성하는 단계, 및 상기 제2 게이트 제어 신호에 따라 상기 제4 스위치의 제4 게이트 전압을 생성하는 단계를 포함한다.
상기 제2 주기 동안 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 단계는, 상기 입력 펄스가 제2 레벨이고, 상기 제2 PWM 출력에 따라 제1 게이트 제어 신호를 생성하는 단계, 상기 제1 게이트 제어 신호를 반전하여 상기 제2 스위치의 제2 게이트 전압을 생성하는 단계, 및 상기 제1 게이트 제어 신호에 따라 제4 스위치의 제4 게이트 전압을 생성하는 단계를 포함한다.
상기 기준 정현파 및 상기 반전 기준 정현파의 한 주기는 상기 입력 펄스 주기의 반일 수 있다.
상기 피에조 구동 회로의 구동 방법은 상기 램프 신호로 톱니파 또는 삼각파를 생성하는 단계를 더 포함한다.
본 발명의 실시 예를 통하여 피크 전류를 감소시킬 수 있는 피에조 구동 회로 및 피에조 구동 회로의 구동 방법을 제공한다. 이에 따라 피크 전류를 감소시키기 위한 부가적인 회로가 필요하지 않을 수 있다.
도 1은 본 발명의 실시 예에 따른 피에조 구동 회로를 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 스위치 제어부를 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 입력 펄스, 기준 정현파, 반전 기준 정현파, 톱니파, 제1 PWM 출력, 제2 PWM 출력 및 피에조 전압을 나타낸 파형도이다.
도 4는 본 발명의 실시 예에 따른 제1 PWM 출력, 제2 PWM 출력, 및 제1 내지 제4 게이트 전압을 나타낸 파형도이다.
도 5는 본 발명의 다른 실시 예에 따른 입력 펄스, 기준 정현파, 반전 기준 정현파, 삼각파, 제1 PWM 출력, 제2 PWM 출력 및 피에조 전압을 나타낸 파형도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도면을 참조하여 본 발명의 실시 예에 따른 피에조 구동 회로, 및 피에조 구동 방법을 설명한다.
도 1은 본 발명의 실시 예에 따른 피에조 회로 및 피에조 구동 회로를 나타낸 도면이다.
도 1에 도시된 피에조 구동 회로(20)에 연결된 피에조 회로(10)는 제1 인덕터(L), 제1 커패시터(CA), 및 저항(R)을 포함하는 직렬 공진 회로(11) 및 직렬 공진 회로(11)에 병렬 연결되어 있는 제2 커패시터(CB)를 포함한다.
도 1에 도시된 피에조 회로(10)를 등가회로로 표현한 일 예에 지나지 않는다, 즉, 본 발명의 실시 예에 따른 피에조 구동 회로(20)는 도 1에 도시된 피에조 회로(10)에 한정되지 않으며, 다른 등가 회로로 구현된 피에조 회로에 적용될 수 있다.
피에조 구동 회로(20)는 풀-브릿지 회로로 구현되고, 4 개의 스위치(S1-S4)를 포함한다. 4 개의 스위치(S1-S4)의 양 전극 사이에는 바디 다이오드(BD1-BD4) 및 기생 커패시터(C1-C4)가 병렬로 연결되어 있다. 피에조 구동 회로(20)는 직류전압(VDC)과 그라운드에 연결되어 있다.
직류전압(VDC)에 연결된 스위치를 상측 스위치라하고, 그라운드에 연결된 스위치를 하측 스위치라 한다. 예를 들어, 제1 및 제2 스위치(S1, S2)들은 상측 스위치이고, 제3 및 제4 스위치(S3, S4)들을 하측 스위치라 한다.
본 발명의 실시 예에 따른 제1 내지 제4 스위치(S1-S4)는 n 채널 타입의 MOSFET으로 구현되어 있다. 제1 내지 제4 스위치(S1-S4)의 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극이며, 제어 전극은 게이트 전극이다. 다만, 본 발명의 실시 예에 따른 제1 내지 제4 스위치가 MOSFET에 한정되는 것은 아니고, MOSFET 대신 BJT 또는 IGBT로 구현될 수 있다.
제1 스위치(S1)의 소스 전극과 제3 스위치(S3)의 드레인 전극은 접점(N1)에 연결되어 있고, 제2 스위치(S2)의 소스 전극과 제4 스위치(S4)의 드레인 전극의 접점(N2)에 연결되어 있다. 접점(N1) 및 접점(N2)는 피에조 구동 회로(20)의 출력단이고, 피에조 회로(10)는 접점(N1) 및 접점(N2) 사이에 연결되어 있다.
피에조 회로(10)에서, 제1 커패시터(CA), 제1 인덕터(L) 및 저항(R)은 접점(N1) 및 접점(N2) 사이에 직렬 연결되어 있다. 직렬 연결되어 있는 제1 커패시터(CA), 제1 인덕터(L) 및 저항(R)은 직렬 공진 회로(11)를 구성한다. 제2 커패시터(CB)는 접점(N1)과 접점(N2) 사이에 연결되어 있고, 직렬 공진 회로와 병렬 연결되어 있다.
전류(IM)는 직렬 공진 회로에 흐르는 전류이고, 전류(ICB)는 제2 커패시터(CB)에 흐르는 전류이며, 피에조 전류(IPIEZO)는 피에조 회로(10)에 공급되는 전류로서, 전류(IM)와 전류(ICB)의 합이다.
구체적으로, 제1 커패시터(CA)의 일단은 접점(N1)에 연결되어 있다. 제1 인덕터(L)의 일단은 제1 커패시터(CA)의 타단에 연결되어 있다. 저항(R)의 일단은 제1 인덕터(L)의 타단에 연결되어 있고, 저항(R)의 타단은 접점(N2)에 연결되어 있다.
제1 스위치(S1) 및 제2 스위치(S2)의 드레인 전극은 전압(VDC)에 연결되어 있고, 제3 스위치(S3) 및 제4 스위치(S4)의 소스 전극은 그라운드에 연결되어 있다.
제1 스위치(S1)의 게이트 전극에는 제1 게이트 전압(VA)이 공급되고, 제2 스위치(S2)의 게이트 전극에는 제2 게이트 전압(VB)이 공급된다. 제3 스위치(S3)의 게이트 전극에는 제3 게이트 전압(VC)이 공급되고, 제4 스위치(S4)의 게이트 전극에는 제4 게이트 전압(VD)이 공급된다.
스위치 제어부(30)는 기준 정현파(sinewave)(SIN)와 반전 기준 정현파(RSIN)를 생성하고, 소정의 주파수를 가지는 램프 신호를 이용하여 제1 내지 제4 스위치(S1-S4)의 스위칭 동작을 제어하는 제1 내지 제4 게이트 전압(QA, QB, QC, QD)를 생성한다. 기준 정현파(SIN)는 정류 정현파를 따르고, 반전 기준 정현파는 기준 정현파(SIN)가 반전된 파형일 수 있다. 램프 신호는 톱니파(sawtooth wave) 또는 삼각파(triangle wave) 일 수 있다. 본 발명의 실시 예에서의 램프 신호는 톱니파로 설정한다.
기준 정현파(SIN) 및 반전 기준 정현파(RSIN)의 주기는 피에조 전압(VPIEZO)의 주기를 제어하고, 램프 신호는 스위칭 주파수를 제어할 수 있다. 구체적으로, 스위치 제어부(30)는 피에조 전압(VPIEZO)의 주기를 제어하기 위해 입력 펄스(INP)를 생성하고, 입력 펄스(INP)의 반주기를 한 주기로 가지는 기준 정현파(SIN)와 반전 기준 정현파(RSIN)를 생성한다. 이 때, 기준 정현파(SIN)와 반전 기준 정현파(RSIN)는 소정의 기준 전압을 기준으로 서로 반전되어 있다. 톱니파(SAW)의 피크와 최저의 중간은 기준 전압이다. 톱니파(SAW)의 주파수는 제1 내지 제4 스위치의 스위칭 주파수를 결정한다.
이하, 도 2를 참조하여 본 발명의 실시 예에 따른 스위치 제어부(30)에 대해서 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 스위치 제어부를 나타낸 도면이다.
도 2에 도시된 바와 같이 스위치 제어부(30)는 PWM 비교부(100), 논리 연산부(200), 게이트 구동부(300), 및 신호 생성기(400)를 포함한다.
신호 생성기(400)는 입력펄스(INP), 기준 정현파(SIN), 반전 기준 정현파(RSIN), 및 톱니파(SAW)를 생성한다. 신호 생성기(400)는 피에조 전압(VPIEZO)의 한 주기(CT0)와 동일한 주기를 가지는 입력펄스(INP)를 생성하고, 스위칭 주파수를 제어하는 톱니파(SAW)를 생성한다.
신호 생성기(400)는 입력펄스(INP)의 반 주기를 한 주기(CT1)로 가지는 기준 정현파(SIN) 및 반파 기준 정현파(RSIN)를 생성한다. 신호 생성기(400)는 주기(CT1)의 반 기간(CT2) 동안 증가하는 디지털 신호를 아날로그 전압으로 변환하고, 나머지 반 기간(CT3) 동안 감소하는 디지털 신호를 아날로그 전압으로 변환하여 기준 정현파(SIN)를 생성할 수 있다.
또한, 신호 생성기(400)는 주기(CT1)의 반 기간(CT2) 동안 감소하는 디지털 신호를 아날로그 전압으로 변환하고, 나머지 반 기간(CT3) 동안 증가하는 디지털 신호를 아날로그 전압으로 변환하여 반전 기준 정현파(RSIN)를 생성할 수 있다.
PWM 비교부(100)는 기준 정현파(SIN)와 톱니파(SAW)를 비교한 제1 PWM 출력(PWM1) 및 반전 기준 정현파(RSIN)와 톱니파(SAW)를 비교한 제2 PWM 출력(PWM2)을 생성한다. PWM 비교부(100)는 제1 PWM 비교기(110) 및 제2 PWM 비교기(120)를 포함한다.
제1 PWM 비교기(110)는 비반전단자(+)에 입력되는 기준 정현파(SIN)와 반전단자(-)에 입력되는 톱니파(SAW)를 비교한 결과에 따라 제1 PWM 출력(PWM1)을 생성한다.
제2 PWM 비교기(120)는 비반전단자(+)에 입력되는 반전 기준 정현파(RSIN)와 반전단자(-)에 입력되는 톱니파(SAW)를 비교한 결과에 따라 제2 PWM 출력(PWM2)을 생성한다. 제1 및 제2 PWM 비교기(110, 120)는 비반전단자(+)의 입력이 반전 단자(-)의 입력 이상일 때 하이 레벨을 출력하고, 그 반대의 경우 로우 레벨을 출력한다.
논리 연산부(200)는 입력 펄스(INP), 제1 PWM 출력(PWM1), 및 제2 PWM 출력(PWM2)을 이용하여 게이트 구동부(300)를 제어하기 위한 제1 게이트 제어 신호(VC1) 및 제2 게이트 제어 신호(VC2)를 생성한다.
논리 연산부(200)는 인버터(210), 제1 내지 제4 AND 게이트(220-250), 및 제1 및 제2 OR 게이트(260, 270)를 포함한다.
인버터(210)는 입력 펄스(INP)를 반전시킨다. 인버터(210)의 출력을 반전 입력 펄스(INP)라 한다.
제1 AND 게이트(220)는 제1 PWM 출력(PWM1) 및 입력 펄스(INP)를 논리 곱 연산한다. 즉, 제1 PWM 출력(PWM1) 및 입력 펄스(INP) 모두가 논리 레벨 1에 대응하는 하이 레벨일 때 논리 레벨 1의 하이 레벨 출력을 생성한다. 제1 AND 게이트(220)의 출력을 제1 논리 출력(LS1)이라 한다.
제2 AND 게이트(230)는 제1 PWM 출력(PWM1) 및 반전 입력 펄스(INP)를 논리 곱 연산한다. 즉, 제1 PWM 출력(PWM1) 및 반전 입력 펄스(INP) 모두가 논리 레벨 1에 대응하는 하이 레벨일 때 논리 레벨 1의 하이 레벨 출력을 생성한다. 제2 AND 게이트(230)의 출력을 제2 논리 출력(LS2)이라 한다.
제3 AND 게이트(240)는 제2 PWM 출력(PWM2) 및 입력 펄스(INP)를 논리 곱 연산한다. 즉, 제2 PWM 출력(PWM2) 및 입력 펄스(INP) 모두가 논리 레벨 1에 대응하는 하이 레벨일 때 논리 레벨 1의 하이 레벨 출력을 생성한다. 제3 AND 게이트(240)의 출력을 제3 논리 출력(LS3)이라 한다.
제4 AND 게이트(250)는 제2 PWM 출력(PWM2) 및 반전 입력 펄스(INP)를 논리 곱 연산한다. 즉, 제2 PWM 출력(PWM2) 및 반전 입력 펄스(INP) 모두가 논리 레벨 1에 대응하는 하이 레벨일 때 논리 레벨 1의 하이 레벨 출력을 생성한다. 제4 AND 게이트(250)의 출력을 제4 논리 출력(LS4)이라 한다.
제1 OR 게이트(260)는 제1 논리 출력(LS1) 및 제4 논리 출력(LS4)을 논리 합 연산하여 제1 스위치 및 제3 스위치(S1, S3)의 스위칭 동작을 제어하는 제1 게이트 제어 신호(VC1)를 생성한다. 즉, 제1 및 제4 논리 출력(LS1, LS4) 중 적어도 하나가 논리 레벨 1의 하이 레벨이면 제1 게이트 제어 신호(VC1)는 하이 레벨이다.
제2 OR 게이트(270)는 제2 논리 출력(LS2) 및 제3 논리 출력(LS3)을 논리 합 연산하여 제2 스위치 및 제4 스위치(S2, S4)의 스위칭 동작을 제어하는 제2 게이트 제어 신호(VC2)를 생성한다. 즉, 제2 및 제3 논리 출력(LS2, LS3) 중 적어도 하나가 논리 레벨 1의 하이 레벨이면 제2 게이트 제어 신호(VC2)는 하이 레벨이다.
게이트 구동부(300)는 제1 게이트 제어 신호(VC1)에 따라 제1 게이트 전압(QA) 및 제3 게이트 전압(QC)을 생성하고, 제2 게이트 제어 신호(VC2)에 따라 제2 게이트 전압(QB) 및 제4 게이트 전압(QD)을 생성한다. 이 때, 제1 게이트 전압(QA)과 제3 게이트 전압(QD)은 서로 반전 위상이고, 제2 게이트 전압(QB)과 제4 게이트 전압(QD)은 서로 반전 위상일 수 있다.
게이트 구동부(300)는 제1 및 제2 인버터(310, 320), 및 제1 및 제2 버퍼(330, 340)를 포함한다.
제1 인버터(310)는 제1 게이트 제어 신호(VC1)를 반전시켜 제1 게이트 전압(QA)를 생성하고, 제2 인버터(320)는 제2 게이트 제어 신호(VC2)를 반전시켜 제2 게이트 전압(QB)를 생성한다.
제1 버퍼(330)는 제2 게이트 제어 신호(VC1)에 따라 출력 레벨을 시프트하여 제4 게이트 전압(QD)을 생성하고, 제2 버퍼(340)는 제1 게이트 제어 신호(VC1)에 따라 출력 레벨을 시프트하여 제3 게이트 전압(QC)을 생성한다. 출력 레벨은 제3 및 제4 스위치(S3, S4)를 온 또는 오프시키기에 충분한 레벨을 의미한다.
이와 같이 구성된 스위치 제어부(30)의 동작을 도 3 및 4를 참조하여 설명한다.
도 3은 본 발명의 실시 예에 따른 입력 펄스, 기준 정현파, 반전 기준 정현파, 톱니파, 제1 PWM 출력, 제2 PWM 출력 및 피에조 전압을 나타낸 파형도이다.
도 4는 본 발명의 실시 예에 따른 제1 PWM 출력, 제2 PWM 출력, 및 제1 내지 제4 게이트 전압을 나타낸 파형도이다.
피에조 전압(VPIEZO)의 주기(CT0')는 입력 펄스(INP)의 한 주기(CT0)와 동일하게 제어된다. 주기(CT0)의 반에 해당하는 주기(CT1) 동안 기준 정현파(SIN)는 증가 후 감소하고, 반전 기준 정현파(RSIN)는 감소 후 증가한다. 도 3에서 도시된 피에조 전압(VPIEZO)과 입력 펄스(INP)의 위상 차는 일 예시로서 본 발명이 이에 한정되는 것은 아니다.
기준 정현파(SIN) 및 반전 기준 정현파(RSIN)는 디지털 신호를 아날로그 전압으로 변환하여 생성될 수 있으므로, 도 3에서는 계단식으로 변하도록 도시되어 있다. 그러나 이는 이해를 돕기위해 계단식으로 도시한 것일 뿐이다.
실제 디지털 신호의 주파수를 조절하여 도 3에서 톱니파(SAW)에 겹쳐 도시한 것과 같이 매끄로운 곡선과 유사하도록 생성된다. 이하, 톱니파(SAW)와 PWM 비교부(100)에서 비교되는 기준 정현파(SIN) 및 반전 기준 정현파(RSIN)는 곡선으로 설정한다.
기준 정현파(SIN)와 반전 기준 정현파(RSIN)는 기준 전압(VREF)을 기준으로 서로 반전 위상이 되도록 생성되고, 톱티파(SAW)의 피크와 최저의 중간 전압은 기준 전압(VREF)이다.
제1 PWM 출력(PWM1)은 톱니파(SAW)가 기준 정현파(SIN)보다 작아지는 시점(예를 들어, T0)에 하이 레벨로 상승하고, 톱니파(SAW)가 기준 정현파(SIN)이상이 되는 시점(예를 들어, T1)에 로우 레벨로 감소한다. 따라서 기준 정현파(SIN)가 증가하는 기간(CT2) 동안 제1 PWM 출력(PWM1)의 펄스 폭은 증가하고, 기준 정현파(SIN)가 감소하는 기간(CT3) 동안 제1 PWM 출력(PWM1)의 펄스 폭은 감소한다.
제2 PWM 출력(PWM2)은 톱니파(SAW)가 반전 기준 정현파(RSIN)보다 작아지는 시점(예를 들어, T0)에 하이 레벨로 상승하고, 톱니파(SAW)가 반전 기준 정현파(RSIN)이상이 되는 시점(예를 들어, T2)에 로우 레벨로 감소한다. 따라서 반전 기준 정현파(RSIN)가 감소하는는 기간(CT2) 동안 제2 PWM 출력(PWM2)의 펄스 폭은 감소하고, 반전 기준 정현파(RSIN)가 증가하는 기간(CT3) 동안 제2 PWM 출력(PWM2)의 펄스 폭은 증가한다.
입력 펄스(INP)가 하이 레벨인 기간(CT1) 동안, 반전 입력 펄스(INP)가 입력되는 제2 및 제4 AND 게이트(230, 250)의 제2 및 제4 논리 출력(LS2, LS4)은 로우 레벨이다. 따라서 제1 OR 게이트(260)의 출력은 제1 논리 출력(LS1)에 따르고, 제2 OR 게이트(270)의 출력은 제3 논리 출력(LS3)에 따른다.
제1 논리 출력(LS1)은 제1 PWM 출력(PWM1)에 따르므로, 제1 게이트 제어 신호(VC1)은 제1 PWM 출력(PWM1)에 따른다. 도 4에 도시된 바와 같이 기간(CT1) 동안, 제1 게이트 전압(QA)은 제1 게이트 제어 신호(VC1)의 반전 출력이므로, 제1 PWM 출력(PWM1)의 반전 위상(PWM1_B)에 따르고, 제3 게이트 전압(QC)은 제1 게이트 제어 신호(VC1)에 따르므로, 제1 PWM 출력(PWM1)의 위상에 따른다.
제3 논리 출력(LS3)은 제2 PWM 출력(PWM2)에 따르므로, 제2 게이트 제어 신호(VC2)는 제2 PWM 출력(PWM2)에 따른다. 도 4에 도시된 바와 같이 기간(CT1) 동안, 제2 게이트 전압(QB)은 제2 게이트 제어 신호(VC2)의 반전 출력이므로, 제2 PWM 출력(PWM2)의 반전 위상(PWM2_B)에 따르고, 제4 게이트 전압(QD)은 제2 게이트 제어 신호(VC2)에 따르므로, 제2 PWM 출력(PWM2)의 위상에 따른다.
입력 펄스(INP)가 로우 레벨인 기간(CT4) 동안, 입력 펄스(INP)가 입력되는 제1 및 제3 AND 게이트(220, 240)의 제1 및 제3 논리 출력(LS1, LS3)은 로우 레벨이다. 따라서 제1 OR 게이트(260)의 출력은 제4 논리 출력(LS4)에 따르고, 제2 OR 게이트(270)의 출력은 제2 논리 출력(LS2)에 따른다.
제4 논리 출력(LS4)은 제2 PWM 출력(PWM2)에 따르므로, 제1 게이트 제어 신호(VC1)은 제2 PWM 출력(PWM2)에 따른다. 도 4에 도시된 바와 같이 기간(CT4) 동안, 제1 게이트 전압(QA)은 제1 게이트 제어 신호(VC1)의 반전 출력이므로, 제2 PWM 출력(PWM2)의 반전 위상(PWM1_B)에 따르고, 제3 게이트 전압(QC)은 제1 게이트 제어 신호(VC1)에 따르므로, 제2 PWM 출력(PWM2)의 위상에 따른다.
제2 논리 출력(LS2)은 제1 PWM 출력(PWM1)에 따르므로, 제2 게이트 제어 신호(VC2)는 제1 PWM 출력(PWM1)에 따른다. 도 4에 도시된 바와 같이 기간(CT4) 동안, 제2 게이트 전압(QB)은 제2 게이트 제어 신호(VC2)의 반전 출력이므로, 제1 PWM 출력(PWM1)의 반전 위상(PWM1_B)에 따르고, 제4 게이트 전압(QD)은 제2 게이트 제어 신호(VC2)에 따르므로, 제1 PWM 출력(PWM1)의 위상에 따른다.
이와 같이, 입력 펄스(INP)가 하이 레벨인 기간 동안, 제1 스위치(S1)는 제1 PWM 출력의 반전(PWM1_B)에 따라 제어되고, 제3 스위치(S3)는 제1 PWM 출력(PWM1)에 따라 제어되며, 제2 스위치(S2)는 제2 PWM 출력의 반전(PWM2_B)에 따라 제어되고, 제4 스위치(S4)는 제2 PWM 출력(PWM2)에 따라 제어된다.
입력 펄스(INP)가 로우 레벨인 기간 동안, 제1 스위치(S1)는 제2 PWM 출력의 반전(PWM2_B)에 따라 제어되고, 제3 스위치(S3)는 제2 PWM 출력(PWM2)에 따라 제어되며, 제2 스위치(S2)는 제1 PWM 출력의 반전(PWM1_B)에 따라 제어되고, 제4 스위치(S4)는 제1 PWM 출력(PWM1)에 따라 제어된다.
이와 같이, 피에조 구동 회로(20)의 풀-브릿지 회로의 스위치들을 제어하여 피에조 전압(VPIEZO)이 정현파를 따르도록 제어한다. 피에조 전압(VPIEZO)이 정현파를 따를 때의 스위칭 동작시 발생하는 피크 전류는 피에조 전압(VPIEZO)이 구형파를 따를 때에 비해 감소한다.
본 발명의 실시 예에서는 제1 게이트 제어 신호(VC1) 및 제2 게이트 제어 신호(VC2)를 반전시켜 제1 게이트 전압(QA) 및 제2 게이트 전압(QB)을 생성하였으나, 본 발명이 이에 한정되는 것은 아니다,
예를 들어, 제1 게이트 제어 신호(VC1)에 따라 제1 게이트 전압(QA)을 생성하고, 제1 게이트 제어 신호(VC1)를 반전시켜 제3 게이트 전압을 생성하며, 제2 게이트 제어 신호(VC2)에 따라 제2 게이트 전압(QB)을 생성하고, 제2 게이트 제어 신호(VC2)를 반전시켜 제4 게이트 전압(QD)을 생성할 수 있다. 그러면, 도 3에 도시된 피에조 전압(VPIEZO)이 반전된 위상의 피에조 전압이 발생한다.
앞서 설명한 본 발명의 실시 예에서는 톱니파를 사용하여 제1 PWM 출력 및 제2 PWM 출력을 생성하였으나, 본 발명이 이에 한정되는 것은 아니다. 톱니파 대신 삼각파를 사용할 수도 있다.
도 5는 본 발명의 다른 실시 예에 따른 입력 펄스, 기준 정현파, 반전 기준 정현파, 삼각파, 제1 PWM 출력, 제2 PWM 출력 및 피에조 전압을 나타낸 파형도이다.
도 5에 도시된 바와 같이, 제1 PWM 출력(PWM1')은 기준 정현파(SIN)가 삼각파(TRS) 이상일 때 하이 레벨이고, 반대의 경우 로우 레벨인 펄스 파형이고, 제2 PWM 출력(PWM2')은 반전 기준 정현파(RSIN)가 삼각파(TRS) 이상일 때 하이 레벨이고, 반대의 경우 로우 레벨인 펄스 파형이다.
도 5에 도시된 바와 같이, 삼각파(TRS)를 이용하는 경우에도, 톱니파(SAW)에서 생성된 제1 및 제2 PWM 출력(PWM1, PWM2)과 유사하다. 본 발명의 다른 실시 예에 따른 스위치 제어부는 제1 및 제2 PWM 출력(PWM1', PWM2')을 이용하여 제1 내지 제4 게이트 전압(QA, QB, QC, QD)을 생성할 수 있다. 스위치 제어부의 구성 및 동작은 앞서 도 2를 참조로 한 설명과 유사한 바, 상세한 설명은 생략한다.
본 발명의 실시 예들에 따른 피에조 구동 회로는 피크 전류를 감소시켜 종래 피에조 구동 회로에 비해 입력 전력을 감소시킬 수 있는 효과도 제공한다. 구체적으로, 피에조 회로의 기계적 에너지 예를 들어, 진동을 결정하는 전압은 커패시터(CA)의 양단 전압이다. 종래 피에조 회로에서 커패시터(CA)의 양단 전압을 필요한 만큼 얻기 위해 필요한 입력 전력에 비해 본 발명의 실시 예에 따른 입력 전력이 더 작다. 따라서 종래 피에조 회로와 비교해 동일한 기계적 에너지를 얻기 위해 필요한 전기 에너지가 적다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
피에조 회로(10), 인덕터(L), 제1 커패시터(CA), 제2 커패시터(CB)
저항(R), 피에조 구동 회로(20), 바디 다이오드(BD1-BD4)
기생 커패시터(C1-C4), 제1 스위치 내지 제4 스위치(S1-S4)
직렬 공진 회로(11), 스위치 제어부(30), PWM 비교부(100)
논리 연산부(200), 게이트 구동부(300), 신호 생성기(400)
제1 PWM 비교기(110), 제2 PWM 비교기(120), 인버터(210)
제1 내지 제4 AND 게이트(220-250), 제1 및 제2 OR 게이트(260, 270)
제1 및 제2 인버터(310, 320), 제1 및 제2 버퍼(330, 340)

Claims (20)

  1. 피에조 회로의 일단에 연결되어 있는 제1 및 제3 스위치, 상기 피에조 회로의 타단에 연결되어 있는 제2 및 제4 스위치를 포함하는 풀-브릿지 회로, 및
    스위칭 주파수를 제어하는 램프 신호와 피에조 전압의 주기를 제어하는 기준 정현파를 비교한 결과에 따라 제1 PWM 출력을 생성하고, 상기 램프 신호와 상기 기준 정현파가 반전된 반전 기준 정현파를 비교한 결과에 따라 제2 PWM 출력을 생성하며,
    상기 기준 정현파 및 상기 반전 기준 정현파의 제1 주기 동안 상기 제1 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하고, 상기 제2 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어하고,
    다음 제2 주기 동안 상기 제2 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하고, 상기 제1 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 스위치 제어부를 포함하는 피에조 구동 회로.
  2. 제1항에 있어서,
    상기 제1 스위치는, 직류 전압과 상기 피에조 회로의 일단 사이에 연결되어있고, 상기 제2 스위치는 상기 직류 전압과 상기 피에조 회로의 타단 사이에 연결되어 있으며, 상기 제3 스위치는 상기 피에조 회로의 일단과 그라운드 사이에 연결되어 있으며, 상기 제4 스위치는 상기 피에조 회로의 타단과 그라운드 사이에 연결되어 있는 피에조 구동 회로.
  3. 제1항에 있어서,
    상기 스위치 제어부는,
    소정 주기의 입력 펄스를 생성하고, 상기 입력 펄스의 주기에 대응하는 주기를 가지는 상기 기준 정현파 및 상기 반전 기준 정현파를 생성하는 신호 생성기를 포함하는 피에조 구동 회로.
  4. 제3항에 있어서,
    상기 기준 정현파 및 상기 반전 기준 정현파의 한 주기는 상기 입력 펄스 주기의 반인 피에조 구동 회로.
  5. 제3항에 있어서,
    상기 스위치 제어부는,
    상기 램프 신호 및 상기 기준 정현파를 비교하여 상기 제1 PWM 출력을 생성하고, 상기 램프 신호 및 상기 반전 기준 정현파를 비교하여 상기 제2 PWM 출력을 생성하는 PWM 비교부, 및
    상기 입력 펄스가 제1 레벨일 때 상기 제1 PWM 출력에 따라 제1 게이트 제어 신호를 생성하고, 상기 제2 PWM 출력에 따라 제2 게이트 제어 신호를 생성하며, 상기 입력 펄스가 제2 레벨일 때 상기 제1 PWM 출력에 따라 제2 게이트 제어 신호를 생성하고, 상기 제1 PWM 출력에 따라 제1 게이트 제어 신호를 생성하는 논리 연산부를 더 포함하고,
    상기 스위치 제어부는,
    상기 제1 게이트 제어 신호를 이용하여 상기 제1 스위치의 제1 게이트 전압 및 상기 제3 스위치의 제3 게이트 전압을 생성하고, 상기 제2 게이트 제어 신호를 이용하여 상기 제2 스위치의 제2 게이트 전압 및 상기 제4 스위치의 제4 게이트 전압을 생성하는 피에조 구동 회로.
  6. 제5항에 있어서,
    상기 스위치 제어부는,
    상기 제1 게이트 제어 신호를 반전하여 상기 제1 스위치의 제1 게이트 전압을 생성하고, 상기 제1 게이트 제어 신호에 따라 제3 스위치의 제3 게이트 전압을 생성하며, 상기 제2 게이트 제어 신호를 반전하여 상기 제2 스위치의 제2 게이트 전압을 생성하고, 상기 제2 게이트 제어 신호에 따라 상기 제4 스위치의 제4 게이트 전압을 생성하는 게이트 구동부를 더 포함하는 피에조 구동 회로.
  7. 제5항에 있어서,
    상기 PWM 비교부는,
    상기 램프 신호가 입력되는 반전단자 및 상기 기준 정현파가 입력되는 비반전단자를 포함하고, 상기 비반전단자의 입력이 상기 반전단자의 입력 이상일 때 하이 레벨의 제1 PWM 출력을 생성하고, 상기 비반전단자의 입력이 상기 반전단자의 입력보다 작을 때 로우 레벨의 제1 PWM 출력을 생성하는 제1 PWM 비교기, 및
    상기 램프 신호가 입력되는 반전단자 및 상기 반전 기준 정현파가 입력되는 비반전단자를 포함하고, 상기 비반전단자의 입력이 상기 반전단자의 입력 이상일 때 하이 레벨의 제2 PWM 출력을 생성하고, 상기 비반전단자의 입력이 상기 반전단자의 입력보다 작을 때 로우 레벨의 제2 PWM 출력을 생성하는 제2 PWM 비교기를 포함하는 피에조 구동 회로.
  8. 제5항에 있어서,
    상기 논리 연산부는,
    상기 제1 PWM 출력 및 상기 입력 펄스를 논리 곱 연산하는 제1 AND 게이트,
    상기 제1 PWM 출력 및 상기 반전 입력 펄스를 논리 곱 연산하는 제2 AND 게이트,
    상기 제2 PWM 출력 및 상기 입력 펄스를 논리 곱 연산하는 제3 AND 게이트,
    상기 제2 PWM 출력 및 상기 반전 입력 펄스를 논리 곱 연산하는 제4 AND 게이트,
    상기 제1 AND 게이트의 출력 및 상기 제4 AND 게이트의 출력을 논리 합 연산하여 상기 제1 게이트 제어 신호를 생성하는 제1 OR 게이트, 및
    상기 제2 AND 게이트의 출력 및 상기 제3 AND 게이트의 출력을 논리 합 연산하여 상기 제2 게이트 제어 신호를 생성하는 제2 OR 게이트를 포함하는 피에조 구동 회로.
  9. 제8항에 있어서,
    상기 논리 연산부는,
    상기 입력 펄스를 반전시켜 상기 반전 입력 펄스를 생성하는 인버터를 더 포함하는 피에조 구동 회로.
  10. 제1항에 있어서,
    상기 램프 신호는 톱니파 또는 삼각파인 피에조 구동 회로.
  11. 피에조 회로의 일단에 연결되어 있는 제1 및 제3 스위치, 상기 피에조 회로의 타단에 연결되어 있는 제2 및 제4 스위치를 포함하는 피에조 구동 회로의 구동 방법에 있어서,
    스위칭 주파수를 제어하는 램프 신호와 피에조 전압의 주기를 제어하는 기준 정현파를 비교한 결과에 따라 제1 PWM 출력을 생성하는 단계,
    상기 램프 신호와 상기 기준 정현파가 반전된 반전 기준 정현파를 비교한 결과에 따라 제2 PWM 출력을 생성하는 단계,
    상기 기준 정현파 및 상기 반전 기준 정현파의 제1 주기 동안 상기 제1 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하는 단계,
    상기 제1 주기 동안 상기 제2 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 단계,
    다음 제2 주기 동안 상기 제2 PWM 출력에 따라 상기 제1 및 제3 스위치의 스위칭 동작을 제어하는 단계, 및
    상기 제2 주기 동안 상기 제1 PWM 출력에 따라 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 단계를 포함하는 피에조 구동 회로의 구동 방법.
  12. 제11항에 있어서,
    소정 주기의 입력 펄스를 생성하고, 상기 입력 펄스의 주기에 대응하는 주기를 가지는 상기 기준 정현파 및 상기 반전 기준 정현파를 생성하는 단계를 더 포함하는 피에조 구동 회로의 구동 방법.
  13. 제12항에 있어서,
    상기 기준 정현파 및 상기 반전 기준 정현파의 한 주기는 상기 입력 펄스 주기의 반인 피에조 구동 회로의 구동 방법.
  14. 제12항에 있어서,
    상기 제1 PWM 출력을 생성하는 단계는,
    상기 램프 신호 및 상기 기준 정현파를 비교하는 단계를 포함하고,
    상기 제2 PWM 출력을 생성하는 단계는,
    상기 램프 신호 및 상기 반전 기준 정현파를 비교하는 단계를 포함하는 피에조 구동 회로의 구동 방법.
  15. 제12항에 있어서,
    상기 제1 주기 동안 상기 제1 및 제3 스위치의 스위칭 동작을 제어하는 단계는,
    상기 입력 펄스가 제1 레벨이고, 상기 제1 PWM 출력에 따라 제1 게이트 제어 신호를 생성하는 단계,
    상기 제1 게이트 제어 신호를 반전하여 상기 제1 스위치의 제1 게이트 전압을 생성하는 단계, 및
    상기 제1 게이트 제어 신호에 따라 제3 스위치의 제3 게이트 전압을 생성하는 단계를 포함하는 피에조 구동 회로의 구동 방법.
  16. 제12항에 있어서,
    상기 제1 주기 동안 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 단계는,
    상기 입력 펄스가 제1 레벨이고, 상기 제2 PWM 출력에 따라 제2 게이트 제어 신호를 생성하는 단계,
    상기 제2 게이트 제어 신호를 반전하여 상기 제2 스위치의 제2 게이트 전압을 생성하는 단계, 및
    상기 제2 게이트 제어 신호에 따라 상기 제4 스위치의 제4 게이트 전압을 생성하는 단계를 포함하는 피에조 구동 회로의 구동 방법.
  17. 제12항에 있어서,
    상기 제2 주기 동안 상기 제1 및 제3 스위치의 스위칭 동작을 제어하는 단계는,
    상기 입력 펄스가 제2 레벨이고, 상기 제1 PWM 출력에 따라 제2 게이트 제어 신호를 생성하는 단계,
    상기 제2 게이트 제어 신호를 반전하여 상기 제2 스위치의 제2 게이트 전압을 생성하는 단계, 및
    상기 제2 게이트 제어 신호에 따라 상기 제4 스위치의 제4 게이트 전압을 생성하는 단계를 포함하는 피에조 구동 회로의 구동 방법.
  18. 제12항에 있어서,
    상기 제2 주기 동안 상기 제2 및 제4 스위치의 스위칭 동작을 제어하는 단계는,
    상기 입력 펄스가 제2 레벨이고, 상기 제2 PWM 출력에 따라 제1 게이트 제어 신호를 생성하는 단계,
    상기 제1 게이트 제어 신호를 반전하여 상기 제2 스위치의 제2 게이트 전압을 생성하는 단계, 및
    상기 제1 게이트 제어 신호에 따라 제4 스위치의 제4 게이트 전압을 생성하는 단계를 포함하는 피에조 구동 회로의 구동 방법.
  19. 제12항에 있어서,
    상기 기준 정현파 및 상기 반전 기준 정현파의 한 주기는 상기 입력 펄스 주기의 반인 피에조 구동 회로의 구동 방법.
  20. 제11항에 있어서,
    상기 램프 신호로 톱니파 또는 삼각파를 생성하는 단계를 더 포함하는 피에조 구동 회로의 구동 방법.



KR1020120088636A 2012-08-13 2012-08-13 피에조 구동 회로 및 그 구동 방법 KR101803540B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120088636A KR101803540B1 (ko) 2012-08-13 2012-08-13 피에조 구동 회로 및 그 구동 방법
CN201310342411.4A CN103595376B (zh) 2012-08-13 2013-08-07 压电驱动电路及其驱动方法
US13/964,042 US9099940B2 (en) 2012-08-13 2013-08-10 Piezoelectric driving circuit and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120088636A KR101803540B1 (ko) 2012-08-13 2012-08-13 피에조 구동 회로 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20140022259A true KR20140022259A (ko) 2014-02-24
KR101803540B1 KR101803540B1 (ko) 2017-11-30

Family

ID=50065692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120088636A KR101803540B1 (ko) 2012-08-13 2012-08-13 피에조 구동 회로 및 그 구동 방법

Country Status (3)

Country Link
US (1) US9099940B2 (ko)
KR (1) KR101803540B1 (ko)
CN (1) CN103595376B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180113197A (ko) * 2016-02-11 2018-10-15 피직 인스트루멘테 (페이) 게엠베하 운트 코. 카게 전기 기계 소자를 액추에이팅하는 방법 및 장치
KR20190102384A (ko) * 2018-02-26 2019-09-04 한국전기연구원 에너지 하베스터를 위한 정류 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523352B1 (ko) * 2014-10-29 2015-05-28 파스코이엔지(주) 전자 바이브레이터
JP6528391B2 (ja) * 2014-11-25 2019-06-12 セイコーエプソン株式会社 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路
CN106301295A (zh) * 2016-08-16 2017-01-04 中国航空工业集团公司沈阳发动机设计研究所 一种周期性不等间隔信号生成方法
CN107490461A (zh) * 2017-07-14 2017-12-19 中国航发沈阳发动机研究所 周期性可调倍频信号生成方法
US10862294B2 (en) * 2018-02-16 2020-12-08 Microchip Technology Incorporated Under-voltage and over-voltage protection using a single comparator
KR102695027B1 (ko) * 2019-05-23 2024-08-14 한국전기연구원 전력 스위치용 변조 및 복조 회로
CN111510018B (zh) * 2020-05-20 2022-05-24 矽力杰半导体技术(杭州)有限公司 压电驱动电路和压电驱动方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW372327B (en) * 1998-01-02 1999-10-21 Epoch Material Co Ltd Chemical mechanical abrasive composition for use in semiconductor processing
JP2003189116A (ja) * 2001-12-14 2003-07-04 Sanyo Electric Co Ltd 駆動回路
US7932777B1 (en) * 2003-03-24 2011-04-26 Zipfel Jr George Gustave Switching amplifier for driving reactive loads
US7408290B2 (en) * 2005-02-28 2008-08-05 Sulphco, Inc. Power driving circuit for controlling a variable load ultrasonic transducer
JP4792867B2 (ja) 2005-08-05 2011-10-12 セイコーエプソン株式会社 圧電アクチュエータの駆動制御装置、電子機器および圧電アクチュエータの駆動制御方法
US7269038B2 (en) * 2005-09-12 2007-09-11 Fairchild Semiconductor Corporation Vrms and rectified current sense full-bridge synchronous-rectification integrated with PFC
CN101001495B (zh) * 2006-01-12 2010-05-12 尼克森微电子股份有限公司 半桥式冷阴极灯管驱动装置
JP5391527B2 (ja) * 2007-04-12 2014-01-15 コニカミノルタ株式会社 駆動装置
TWI372327B (en) * 2008-09-10 2012-09-11 Upi Semiconductor Corp Voltage converter and controlling method thereof
CN201312267Y (zh) * 2008-10-31 2009-09-16 厦门拓宝科技有限公司 单级spwm逆变电源电路
JP5614224B2 (ja) * 2010-10-14 2014-10-29 サンケン電気株式会社 駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180113197A (ko) * 2016-02-11 2018-10-15 피직 인스트루멘테 (페이) 게엠베하 운트 코. 카게 전기 기계 소자를 액추에이팅하는 방법 및 장치
KR20190102384A (ko) * 2018-02-26 2019-09-04 한국전기연구원 에너지 하베스터를 위한 정류 장치

Also Published As

Publication number Publication date
CN103595376A (zh) 2014-02-19
CN103595376B (zh) 2017-06-23
KR101803540B1 (ko) 2017-11-30
US9099940B2 (en) 2015-08-04
US20140042871A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
KR101803540B1 (ko) 피에조 구동 회로 및 그 구동 방법
TWI539735B (zh) 逆變裝置
US9509230B2 (en) Power conversion device
US10511218B2 (en) Gate drive circuit, that supplies power to a gate of a semiconductor switching element, and carries out a driving on and off of the gate
US9479079B2 (en) Control method for inverter device, and inverter device
KR20130020527A (ko) 게이트 구동 회로 및 전력 변환 장치
US9531298B2 (en) Inverter device
US10523189B2 (en) Ringing peak detector module for an inductive electric load driver, related system and integrated circuit
US9397582B2 (en) Power converter, and inverter device including the power converter
JP2018121473A (ja) 電力変換装置
JP2017034829A (ja) 電力変換装置
JP2013243874A (ja) フルブリッジ電力変換装置
US8653863B2 (en) Sawtooth wave generation circuit
JP7151034B2 (ja) 制御回路、および、ｄｃ／ｄｃコンバータ装置
JP5195161B2 (ja) 共振型インバータ装置
US10461662B1 (en) AC/DC converter
JP6016836B2 (ja) 電力変換装置、および電力変換制御方法
JP2016092848A (ja) 電力変換装置、およびそれを用いたパワーコンディショナ
JP2020089113A (ja) 整流回路
EP2953251A1 (en) Power conversion device
JP2006158001A (ja) インバータ装置
TWI845384B (zh) 電力轉換裝置
JP2018121475A (ja) 電力変換装置
JP2018121472A (ja) 電力変換装置
WO2013150692A1 (ja) 制御回路、および制御回路を備える発電装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant