WO2011158894A1 - 電源制御回路及び電源制御装置 - Google Patents

電源制御回路及び電源制御装置 Download PDF

Info

Publication number
WO2011158894A1
WO2011158894A1 PCT/JP2011/063768 JP2011063768W WO2011158894A1 WO 2011158894 A1 WO2011158894 A1 WO 2011158894A1 JP 2011063768 W JP2011063768 W JP 2011063768W WO 2011158894 A1 WO2011158894 A1 WO 2011158894A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
channel fet
circuit
channel
supply control
Prior art date
Application number
PCT/JP2011/063768
Other languages
English (en)
French (fr)
Inventor
滋之 藤井
Original Assignee
株式会社オートネットワーク技術研究所
住友電装株式会社
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社 filed Critical 株式会社オートネットワーク技術研究所
Priority to DE112011102038T priority Critical patent/DE112011102038T5/de
Priority to CN2011800299323A priority patent/CN102948035A/zh
Priority to JP2012520487A priority patent/JP5408352B2/ja
Priority to US13/699,844 priority patent/US9280165B2/en
Publication of WO2011158894A1 publication Critical patent/WO2011158894A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/20—Charging or discharging characterised by the power electronics converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2310/00—The network for supplying or distributing electric power characterised by its spatial reach or by the load
    • H02J2310/40—The network being an on-board power network, i.e. within a vehicle
    • H02J2310/46—The network being an on-board power network, i.e. within a vehicle for ICE-powered road vehicles

Definitions

  • the present invention relates to a power supply control device that controls the power supply to a connected load using an FET, and in particular, effectively uses different types of FETs according to the operating state of the load to appropriately adjust power consumption.
  • the present invention relates to a power supply control circuit that realizes high-performance power supply control and a power supply control device that controls power feeding using the control circuit.
  • each device is configured to be able to operate by shifting to a low power consumption state such as a power saving mode or a sleep mode.
  • FET Field Effect Transistor
  • a mechanism for protecting each element is required to satisfy high reliability.
  • the power supply voltage may be temporarily unstable, may be used at high temperatures, and it may be dangerous to interfere with power supply to in-vehicle devices. Therefore, protection of the device is essential.
  • the starter consumes a large amount of current during cranking, so the power supply voltage may temporarily be low. Even when the voltage is low, the power supply to each device will not be unstable. Is required to be possible.
  • a low on-resistance of a device that realizes power supply control is required. Furthermore, when the vehicle-mounted system as a whole can shift to a low power consumption state (sleep state), for example, while the vehicle is stopped, it is required to reduce power consumption even in power supply control.
  • Patent Document 1 discloses a configuration in which an N-channel MOSFET is further provided as a protective element in addition to a P-channel MOSFET (Metal Oxide Semiconductor FET).
  • an IPS (Intelligent Power Switch) device that incorporates an FET and a protection element may be used. Thereby, it is possible to protect the FET from overheating, overcurrent or overvoltage.
  • an IPS with a built-in protection function is characterized by whether an N-channel FET is used as an FET or a P-channel FET.
  • An N-channel IPS using an N-channel FET can achieve a lower on-resistance than a P-channel IPS using a P-channel FET.
  • it is necessary to use boosting by a charge pump to the gate and it is difficult to operate at a low voltage and with low current consumption.
  • the driving circuit of the P channel IPS since the driving circuit of the P channel IPS has a simple configuration, it can operate under a low voltage and with a low current consumption.
  • due to the characteristics of the P-channel FET it is difficult to realize the low on-resistance of the P-channel IPS.
  • the N-channel IPS and the P-channel IPS have advantages and disadvantages as devices used for high-side control.
  • Patent Document 1 when a P-channel FET is used with priority given to low power consumption, it is necessary to add a function of improving the heat dissipation efficiency of the P-channel FET in order to reduce the on-resistance. This configuration increases costs and is not realistic.
  • N-channel FETs When operating a load that consumes a relatively large current, a large-capacity N-channel FET is suitable. However, as described above, in order to reduce power consumption, the load can be operated in the sleep mode. When the load enters the sleep mode, it is not necessary to operate a large-capacity N-channel FET. Therefore, it is conceivable to use an N-channel FET having a relatively small capacity so as to assist the large-capacity N-channel FET. However, a large current flows to the small-capacity N-channel FET, and the FET may be damaged. There is also sex.
  • the present invention has been made in view of such circumstances, and has a configuration in which an N-channel FET and a P-channel FET are connected in parallel, and a configuration in which the N-channel FET and the P-channel FET can be properly used is low cost. It is an object of the present invention to provide a power supply control circuit capable of controlling power supply with high performance and a power supply control device including the power supply control circuit.
  • a power supply control circuit is a power supply control circuit that is connected to a DC power supply and one or a plurality of loads fed from the power supply and controls power feeding to the load, and is parallel to one end of the power supply and the load And a control circuit for controlling on / off of the P-channel FET and the N-channel FET.
  • both the P-channel FET capable of operating under low voltage and low current consumption and the N-channel FET capable of realizing low on-resistance are either on the positive voltage side or the negative voltage side of the DC power supply. It is connected in parallel, and power can be supplied to the load by either turning on both or turning on one of them. As a result, the characteristics of the P-channel FET and the N-channel FET can be appropriately selected and utilized for feeding control.
  • the source of the P-channel FET and the drain of the N-channel FET are connected to one end of the power supply, and the drain of the P-channel FET and the source of the N-channel FET are connected to the load It is characterized by being.
  • the power supply control circuit according to the third invention is characterized in that a protection circuit against overheating, overvoltage, and overcurrent is connected to at least one of the P-channel FET and the N-channel FET.
  • the protection function required for high-side control can be achieved with a simple configuration without a separate circuit for protection. realizable.
  • a power supply control circuit further includes a potential difference detection circuit that detects a potential difference between a drain and a source of the P-channel FET or the N-channel FET, and the detected potential difference has a predetermined voltage value.
  • a voltage comparison / determination unit that determines whether or not the voltage is greater than or equal to, and when the voltage comparison / determination unit determines that the voltage is greater than or equal to the predetermined voltage value, the control circuit is configured to turn on the N-channel FET. It is characterized in that a signal is output to.
  • the N-channel FET is turned on. It becomes possible to protect the FET from an overload situation. It is possible to protect from overvoltage or overcurrent that cannot be protected only by the protection circuit built in the IPS. In this case, a discrete FET may be used instead of IPS.
  • a power supply control circuit includes a latch circuit that inputs a signal output from the potential difference detection circuit, and outputs the signal to a control circuit corresponding to the N-channel FET via the latch circuit. It is characterized by being.
  • the voltage comparison and determination unit determines that the detected potential difference is less than the predetermined voltage value when the detected potential difference is lower than a reference value lower than the predetermined voltage value. It is characterized by being.
  • a comparison / determination unit such as a comparator having a hysteresis that is determined by whether or not the reference voltage is lower than a predetermined voltage value, it is possible to avoid the ON / OFF of the N-channel FET from being repeated unnecessarily.
  • a power supply control circuit further includes a temperature detection circuit that detects a temperature of the P-channel FET and an ambient temperature, and the temperature detection circuit determines whether or not the detected temperature is equal to or higher than a predetermined temperature.
  • a temperature comparison determination unit that outputs a signal to the control circuit to turn on the N-channel FET when the temperature comparison determination unit determines that the temperature is higher than a predetermined temperature. It is characterized by.
  • the N-channel FET is turned on to protect the FET from the overload situation. It becomes possible. It is possible to protect from overheating that cannot be protected only by the protection circuit with built-in IPS. In this case, a discrete FET may be used instead of IPS.
  • a power supply control circuit includes a latch circuit that inputs a signal output from the temperature detection circuit, and outputs the signal to a control circuit corresponding to the N-channel FET via the latch circuit. It is characterized by being.
  • the temperature comparison / determination unit determines that the detected temperature is lower than the predetermined temperature when the detected temperature is lower than a reference value lower than the predetermined temperature. It is characterized by.
  • a comparison / determination unit such as a comparator having a hysteresis that is determined by whether or not the reference voltage is lower than a predetermined voltage value, it is possible to avoid the ON / OFF of the N-channel FET from being repeated unnecessarily.
  • a power supply control circuit further includes a negative power supply generation circuit that generates a negative power supply, and connects the negative power supply generation circuit to at least the N-channel FET when a positive voltage from the power supply is lower than a predetermined value. It is made to do so.
  • a power supply control device is a control unit that controls the operation of one or a plurality of loads, and a power supply control circuit that is connected to a DC power supply and controls power supply to the load based on a control signal from the control unit
  • the power supply control circuit includes: a P-channel FET and an N-channel FET connected in parallel to the positive voltage side of the power supply and the load; and turning on and off the P-channel FET and the N-channel FET.
  • the operation state of the load or the external situation can be achieved by using a switch using a P-channel FET that can operate under a low voltage and a low current consumption, and a switch using an N-channel FET that can realize a low on-resistance. Accordingly, it is possible to appropriately control which one is turned on to supply power.
  • each of the one or a plurality of loads is configured to operate in any of a plurality of states with different power consumption including a sleep state or an operation state
  • a control signal is output so that both the N-channel FET and the P-channel FET are turned on.
  • the N-channel FET is controlled to be turned off. It is characterized by outputting a signal.
  • a low on-resistance can be realized by simultaneously using a P-channel FET and an N-channel FET in parallel, and conversely when the load shifts to a sleep state.
  • the entire system using the power supply control device can operate with a low voltage and a low current consumption.
  • a P-channel FET and an N-channel FET having advantages and disadvantages are used in parallel, and on-off control is performed according to the situation, thereby realizing both low power consumption and low on-resistance. High performance power control can be performed.
  • the power control is performed by turning on both the P-channel FET and the N-channel FET while the vehicle is running, and the idling is stopped while the vehicle is stopped.
  • the power consumed by the power supply control itself can be reduced by using only the P-channel FET. Control is possible.
  • the P-channel FET is turned on in the low voltage state where the voltage is low during cranking, or the N-channel FET is turned on in the overload state due to a short circuit of the load. It becomes possible to do.
  • FIG. 1 is a block diagram illustrating a configuration of a power supply control system according to the first embodiment.
  • the power supply control system includes a battery 1, a fuse (fuse box) 2 connected to the battery 1, and a power supply control device 3 that controls power supply from the battery 1 to the ECUs 4, 4,.
  • the positive voltage side (+ B) of the battery 1 is connected to the power supply control device 3 via the fuse 2, and a plurality of ECUs 4, 4,... Are connected to the power line connected to the power supply control device 3 in a bus shape.
  • the power supply control device 3 includes a control unit 30 using a microcomputer and a power supply control circuit 31 using an FET.
  • the control unit 30 is connected so as to be able to detect on / off of an accessory switch and an ignition switch (not shown), and outputs a control signal for controlling on / off of the FET to the power supply control circuit 31 based on on / off of these switches. .
  • the control unit 30 controls the power supply control circuit 31 according to the state of the accessory switch and the ignition switch by reading and executing a control program stored in the built-in ROM using a microcomputer.
  • the controller 30 is not limited to a configuration using a microcomputer, and may be configured to use a CPU or MPU alone.
  • FIG. 2 is a circuit diagram illustrating an internal configuration of the power supply control circuit 31 provided in the power supply control device 3 according to the first embodiment.
  • the power supply control circuit 31 uses a P-channel FET 32, a P-channel IPS 34 having a built-in overheat protection circuit 33, a first drive circuit 35 that drives the P-channel IPS 34 based on a control signal from the control unit 30, and an N-channel FET 36.
  • An N channel IPS 38 having a built-in control circuit 37 including a protection function and a second drive circuit 39 for driving the N channel IPS 38 based on a control signal from the control unit 30 are provided.
  • P channel is expressed as “Pch” and “N channel” as “Nch”.
  • the source (S) of the P-channel FET 32 is connected to the positive voltage side (+ B) of the battery 1, and the drain (D) is connected to the ECUs 4, 4,.
  • An output from the first drive circuit 35 is input to the gate (G) of the P-channel FET 32.
  • the first drive circuit 35 is connected to the positive voltage side of the battery 1 and receives a P channel (Pch) control signal from the control unit 30 and controls the gate voltage based on the P channel control signal.
  • the overheat protection circuit 33 is connected between the source and gate of the P-channel FET 32, and when overheating is detected, the P-channel FET 32 is forcibly turned off by the gate input.
  • the drain (D) of the N-channel FET 36 is connected to the positive voltage side (+ B) of the battery 1, and the source (S) is connected to the ECUs 4, 4,.
  • the output from the second drive circuit 39 is input to the gate (G) of the N-channel FET 36 via the control circuit 37 built in the N-channel IPS 38.
  • the control circuit 37 has one end connected to the N-channel FET 36 and the other end connected (grounded) to the vehicle body ground, and includes a booster circuit for a gate charge pump.
  • the second drive circuit 39 inputs an N channel (Nch) control signal from the control unit 30 and inputs a control signal to the control circuit 37 based on the N channel control signal.
  • the control circuit 37 receives a signal for instructing to turn on the signal from the control unit 30 via the second drive circuit 39, the control circuit 37 boosts the gate voltage to turn on the N-channel FET 36.
  • the control circuit 37 includes a circuit that exhibits a protection function against overheating and overcurrent.
  • the controller 30 controls on / off of the P channel IPS 34 (P channel FET 32) and the N channel IPS 38 (N channel IPS 36) of the power supply control circuit 31 configured as described above.
  • the control unit 30 controls to turn on one or both in accordance with the state of the vehicle or the vehicle-mounted ECUs 4, 4,. Since the P channel IPS 34 and the N channel IPS 38 of the power supply control circuit 31 have protection circuits inside, the state changes by operation of these protection circuits regardless of only the control unit 30, and the P channel On / off of the IPS 34 and the N-channel IPS 38 may be switched.
  • FIG. 3 is a state transition diagram illustrating an example of state transition of control by the power supply control device 3 according to the first embodiment.
  • the power supply control system is in an OFF state in which power supply from the battery 1 to the ECUs 4, 4,... And the power supply control circuit 31 are all cut off.
  • the controller 30 detects these when the ignition switch is turned on (IG ON).
  • the control unit 30 determines that power supply is necessary to shift to a normal state in which the ECUs 4, 4,. In this case, the control unit 30 outputs a P channel control signal and an N channel control signal for turning on both the P channel IPS 34 and the N channel IPS 38 to the first drive circuit 35 and the second drive circuit 39. .
  • both the P-channel IPS 34 and the N-channel IPS 38 are turned on, and power feeding to the ECUs 4, 4,. While the ECUs 4, 4,... Are operating, for example, if the fuse 2 standard is 15 amperes, the number and configuration of the ECUs 4, 4,. At this time, assuming that 6 to 9 amperes flow in the P-channel FET 32 and the N-channel FET 36 in a short time, devices used as the P-channel FET 32 and the N-channel FET 36 may be appropriately selected and designed.
  • the control unit 30 When the ignition switch is turned off (IG OFF) or both of the ignition switch and the accessory switch are turned off when the ECUs 4, 4,. Is detected.
  • the control unit 30 outputs an N-channel control signal to the second drive circuit 39 so as to turn off the N-channel IPS 38 in response to the ECUs 4, 4,.
  • the P channel IPS 34 is turned on (ON) and the N channel IPS 38 is turned off (OFF), so that the power supply to the ECUs 4, 4,.
  • the ECUs 4, 4,... Shift to the sleep state for example, it becomes about several tens of milliamperes.
  • the drive current of the N-channel IPS 38 is 2 to 3 milliamperes and the drive current of the P-channel IPS 34 is 100 microamperes.
  • the current consumption amount 2 to 3 milliamperes of the N-channel IPS 38 occupies about 5 to 10%.
  • the power saving effect is insufficient.
  • power consumption can be effectively reduced by turning on only the P-channel IPS 34 with a small drive current.
  • the starter consumes a large current, so the output voltage (for example, 12V) of the battery 1 may temporarily become a low voltage (5, 6V) (low Voltage state).
  • the N channel IPS 38 may not be sufficiently charge pumped by the control circuit 37 and may be turned off (OFF), and only the P channel IPS 34 is turned on.
  • the P channel IPS 38 is designed so that power supply control to the ECUs 4, 4,... In the normal state can be performed with only the P channel IPS 34 turned on, that is, withstand about 6 to 9 amperes. It is desirable.
  • the N-channel IPS 38 When the output voltage of the battery 1 recovers from the low voltage, the N-channel IPS 38 is turned on and transits from the low voltage state to the normal state.
  • the protection function operates in the P channel IPS 34 that is on (overload state A). As a result, the P-channel FET 32 can be prevented from being destroyed by an overcurrent.
  • the protection function operates in both the P channel IPS 34 and the N channel IPS 38. (Overload state B). As a result, the P-channel FET 32 and the N-channel FET 36 can be prevented from being destroyed by an overcurrent.
  • the control unit 30 feeds back from the first drive circuit 35 or the second drive circuit 39 so as to detect the transition to the overload states A and B in which the protection function is operating, and via the speaker. It is desirable that a warning sound is generated to the driver and a warning of occurrence of a short circuit is notified to the driver by a lamp.
  • the control unit 30 turns this on when the ignition switch is turned on (IG ON) or the accessory switch is turned on. Detect.
  • the ECU 4, 4 Wakes up and returns to the normal state and starts consuming 6 to 9 amps of current, the N channel IPS 38 is turned on (ON). The signal is output to the second drive circuit 39.
  • the control unit 30 when the vehicle is stopped and the ECUs 4, 4,... Are in a sleep state, the control unit 30 has a remaining battery level lower than a predetermined threshold based on an output from a sensor that monitors the remaining battery level of the battery 1. If it is determined that the power is low, the power supply to the ECUs 4, 4,... Is all switched to an off state (off state). Therefore, the control unit 30 outputs a P channel control signal and an N channel control signal for turning off both the P channel IPS 34 and the N channel IPS 38 to the first drive circuit 35 and the second drive circuit 39.
  • the P-channel FET 32 and the N-channel FET 36 are connected in parallel in the power supply control circuit 31, so that FETs appropriately matched to the states of the ECUs 4, 4,. It is possible to control the power supply with high performance by taking advantage of the low current consumption of the P-channel FET 32 in the sleep state and the low on-resistance of the N-channel FET 36 in the operation state.
  • a protection circuit is separately provided in addition to the protection function of the N channel IPS and the P channel IPS.
  • the hardware configuration in the second embodiment is the same as that of the first embodiment except that the internal configuration and processing details of the power supply control device are different. Accordingly, in the following description, common components are denoted by the same reference numerals and detailed description thereof is omitted.
  • FIG. 4 is a block diagram illustrating the configuration of the power supply control system according to the second embodiment.
  • the power supply control system in the second embodiment includes a battery 1, a fuse 2, and a power supply control device 5 that controls power supply from the battery 1 to the ECUs 4, 4,.
  • the positive voltage side (+ B) of the battery 1 is connected to the power supply control device 5 via the fuse 2, and a plurality of ECUs 4, 4,... Are connected in a bus shape to the power line connected to the power supply control device 5.
  • the power supply control device 5 includes a control unit 50 using a microcomputer, a power supply control circuit 51 using an FET, and a communication unit 52 connected to the ECUs 4, 4,.
  • the control unit 50 is connected so as to be able to detect on / off of an accessory switch and an ignition switch (not shown), and based on information obtained through communication via the on / off of these switches or the communication unit 52, a power supply control circuit A control signal for controlling on / off of the FET is output to 51.
  • the control unit 50 uses a microcomputer to read and execute a control program stored in a built-in ROM, thereby controlling power supply according to the state of the accessory switch and the ignition switch or information obtained via the communication unit 52
  • the circuit 51 is controlled.
  • the controller 50 is not limited to a configuration using a microcomputer, and may be configured to use a CPU or MPU alone.
  • the communication unit 52 has a network controller function, and realizes communication with the ECUs 4, 4,... Or other communication devices based on CAN (Controller Area Network), for example.
  • CAN Controller Area Network
  • the communication unit 52 detects that information transmitted from the ECUs 4, 4,... Or other communication devices is received, the communication unit 52 notifies the control unit 50 of the information.
  • FIG. 5 is a circuit diagram showing an internal configuration of the power control circuit 51 provided in the power control device 5 of the second embodiment.
  • the power supply control circuit 51 uses a P-channel FET 52, a P-channel IPS 54 having a built-in overheat protection circuit 53, a first drive circuit 55 that starts the P-channel IPS 54 based on a control signal from the control unit 50, and an N-channel FET 56.
  • the second drive circuit 59 for driving the N-channel IPS 58 based on the control signal from the control unit 50
  • a potential difference detection circuit 60 for detecting the potential difference Vds of the P channel FET 52
  • a temperature detection circuit 61 for detecting the temperature of the P-channel FET 52 and its surroundings
  • a latch circuit 62 for holding outputs from the potential difference detection circuit 60 and the temperature detection circuit 61.
  • P channel is expressed as “Pch” and “N channel” as “Nch” as in FIG.
  • the source (S) of the P-channel FET 52 is connected to the positive voltage side (+ B) of the battery 1, and the drain (D) is connected to the ECUs 4, 4,.
  • An output from the first drive circuit 54 is input to the gate (G) of the P-channel FET 52.
  • the first drive circuit 55 is connected to the positive voltage side of the battery 1 and receives a P channel (Pch) control signal from the controller 50 and controls the gate voltage based on the P channel control signal.
  • the first drive circuit 55 also receives the output from the latch circuit 62, and controls the gate voltage based on the P channel control signal and the output from the latch circuit 62.
  • the overheat protection circuit 53 is connected between the source and gate of the P-channel FET 52, and when overheating is detected, the P-channel FET 52 is forcibly turned off by the gate input.
  • the drain (D) of the N-channel FET 56 is connected to the positive voltage side (+ B) of the battery 1, and the source (S) is connected to the ECUs 4, 4,.
  • the output from the second drive circuit 59 is input to the gate (G) of the N-channel FET 56 via the control circuit 57 built in the N-channel IPS 58.
  • the control circuit 57 has one end connected to the N-channel FET 56 and the other end connected (grounded) to the vehicle body ground, and includes a booster circuit for a gate charge pump.
  • the second drive circuit 59 receives an N channel (Nch) control signal from the control unit 50 and also receives an output from the latch circuit 62.
  • the control unit 50 inputs a control signal to the control circuit 57 based on the N channel control signal and the output from the latch circuit 62.
  • the control circuit 57 boosts the gate voltage to turn on the N-channel FET 56.
  • the control circuit 57 includes a circuit that exhibits a protection function against overheating and overcurrent.
  • the second drive circuit 59 receives an N channel (Nch) control signal from the controller 50 and controls the gate voltage based on the N channel control signal.
  • the second drive circuit 59 is also configured to receive the output from the latch circuit 62 and controls the gate voltage of the N-channel FET 56 based on the N-channel control signal and the output from the latch circuit 62.
  • the potential difference detection circuit 60 detects a voltage using a device such as a differential amplifier or a transistor.
  • the potential difference detection circuit 60 reads the output from these devices as a voltage value by AD conversion and compares it with a threshold value stored in a built-in ROM (not shown) or uses a comparator to detect the detected potential difference as a predetermined voltage. It is compared and judged whether or not the value is greater than or equal to the value.
  • the potential difference detection circuit 60 outputs a signal to operate the N-channel IPS 58 when it is determined that the voltage difference is equal to or higher than a predetermined voltage value.
  • the temperature detection circuit 61 measures the temperature of the P-channel IPS 54 and its surroundings using a temperature detection device such as a thermistor, and converts the temperature into a voltage value.
  • the temperature detection circuit 61 reads the voltage value as data by AD conversion and compares it with a threshold value stored in a built-in ROM, or uses a comparator to determine whether the detected temperature is equal to or higher than a predetermined temperature. Compare and judge.
  • the temperature detection circuit 61 determines that the temperature is equal to or higher than the predetermined temperature, the temperature detection circuit 61 outputs a signal to operate the N-channel IPS 58 because the P-channel FET 52 is overloaded.
  • the latch circuit 62 receives the outputs from the potential difference detection circuit 60 and the temperature detection circuit 61 and outputs them to the first drive circuit 55 and the second drive circuit 59, respectively. At this time, the output may be made only to at least the second drive circuit 59.
  • a latch control signal is input from the control unit 50 to the latch circuit 62.
  • the latch circuit 62 holds an input signal based on the latch control signal. By using the latch circuit 62, a signal for turning on / off the N-channel IPS 58 is not input to the second drive circuit 59 until it is determined that the state has changed.
  • the N channel IPS 58 is turned on and the potential difference or temperature decreases, and it is possible to avoid the N channel IPS 58 from repeatedly turning on and off unnecessarily by moving around the predetermined voltage value or the predetermined temperature.
  • the comparator when a comparator is used in the potential difference detection circuit 60 or the temperature detection circuit 61 to determine whether the voltage is equal to or higher than a predetermined voltage or higher than a predetermined temperature, the comparator may be provided with hysteresis.
  • the hysteresis is determined based on a plurality of different reference values corresponding to the predetermined value, rather than making a comparative determination only with a predetermined voltage or a predetermined temperature.
  • the potential difference detection circuit 60 determines that the detected potential difference is less than the predetermined voltage only when the detected potential difference is lower than the reference value lower than the predetermined voltage, and the temperature detection circuit 61 determines that the detected temperature is Only when the temperature is lower than the reference value lower than the predetermined temperature is it determined that the temperature is lower than the predetermined temperature.
  • the latch circuit 62 may be unnecessary. Thereby, it is possible to avoid the N channel IPS 58 from being repeatedly turned on and off unnecessarily.
  • FIG. 6 is a state transition diagram illustrating an example of a state transition of control by the power supply control device 5 according to the second embodiment. Since the transition between the off state, the normal state, the sleep state, and the overload states A and B is the same as the state transition in the first embodiment shown in FIG. 3, detailed description thereof is omitted.
  • the power supply control device 5 since the power supply control device 5 includes the communication unit 52, not only the ignition switch is turned on / off (ON / OFF), but also the wake-up communication from the ECU 4, 4,. It is possible to respond to a change in state based on the transition notification.
  • the control unit 50 When the ignition switch is turned off (IG OFF) or when both the ignition switch and the accessory switch are turned off when the ECUs 4, 4,. Alternatively, when it is notified via the communication unit 52 that all the connected ECUs 4, 4,... Shift to the sleep state, this is detected. In this case, the control unit 50 outputs an N-channel control signal to the second drive circuit 59 in order to turn off the N-channel IPS 58 in response to the ECUs 4, 4,.
  • the ignition switch When the vehicle is stopped and the ECUs 4, 4,... Are in the sleep state, the ignition switch may be turned on and the normal state may be entered. One of the ECUs 4, 4,... Wakes up and performs wake-up communication to notify the other ECUs 4, 4,. At this time, the control unit 50 detects this via the communication unit 52, for example, within one second after the wake-up communication is started. When the control unit 50 detects that the ECUs 4, 4,... Have shifted to the normal state via the communication unit 52, the control unit 50 drives the N channel control signal to turn on the N channel IPS 58. Output to circuit 59.
  • the control can be performed more finely as follows.
  • the control unit 50 transitions to the overload state A in which the power supply control circuit 51 operates the protection function, the potential difference Vds between the source and drain of the P-channel FET 52 or the N-channel FET 56 increases in the potential difference detection circuit 60. .
  • the control unit 50 detects the overload state A and outputs an N channel control signal to the second drive circuit 59 to turn on the N channel IPS 58. Thereby, the state of the power supply control circuit 51 shifts from the overload state A to the overload state A ′. Thereby, the P-channel FET 52 can be more effectively protected.
  • the P-channel FET 52 and the N-channel FET 56 are connected in parallel in the power supply control circuit 31, so that the FETs appropriately matched to the states of the ECUs 4, 4,.
  • High-performance power supply control can be performed by taking advantage of the low current consumption of the P-channel FET 52 in the state and the low on-resistance of the N-channel FET 56 in the operating state.
  • by performing the control using the potential difference detection circuit 60 or the temperature detection circuit 61 it is possible to realize further high-performance power supply control.
  • FIG. 7 is a block diagram showing a configuration of a power control system in Embodiment 3 of the power control circuit and the power control device according to the present invention.
  • This power supply control system is a power supply control system for vehicles, and feeds power from the battery 1 to the battery 1, the fuse (fuse box) 2 connected to the battery 1, and the ECUs 4, 4,. And a power supply control device 7 to be controlled.
  • the positive voltage side (+ B) of the battery 1 is connected to the power supply control device 7 via the fuse 2, and a plurality of ECUs 4, 4... Are connected in a bus shape to the power line connected to the power supply control device 7.
  • the power supply control device 7 includes a control unit 70 using a microcomputer, a power supply control circuit 71 using an FET, and a booster circuit 71 connected in parallel to the power supply control circuit 71 to constitute a DC / DC converter. ing.
  • the control unit 70 is connected so as to be able to detect on / off of an accessory switch and an ignition switch (not shown), and has a built-in voltage detector 81 for detecting an input voltage value to the power supply control device 7. Based on the on / off and the detection result of the voltage detector 81, a control signal for controlling on / off of the FET is output to the power supply control circuit 71.
  • the control unit 70 also outputs a control signal for controlling on / off of the booster circuit 80 based on on / off of these switches and the detection result of the voltage detector 81.
  • the control unit 70 uses a microcomputer to read out and execute a control program stored in the built-in ROM, so that the power supply control circuit 71 corresponds to the state of the accessory switch and the ignition switch and the detection result of the voltage detector 81. And the booster circuit 80 is controlled.
  • the controller 70 is not limited to a configuration using a microcomputer, and may be configured to use a CPU or MPU alone.
  • FIG. 8 is a circuit diagram showing the internal configuration of the power supply control circuit 71 and the booster circuit 80 provided in the power supply control device 7 of the third embodiment.
  • the power supply control circuit 71 uses a P-channel FET 72, a P-channel IPS 74 having a built-in overheat protection circuit 73, a first drive circuit 75 that drives the P-channel IPS 74 based on a control signal from the control unit 70, and an N-channel FET 76.
  • an N channel IPS 78 incorporating a control circuit 77 including a protection function, and a second drive circuit 79 for driving the N channel IPS 78 based on a control signal from the control unit 70.
  • P channel is expressed as “Pch” and “N channel” as “Nch”.
  • the source (S) of the P-channel FET 72 is connected to the positive voltage side (+ B) of the battery 1, and the drain (D) is connected to the ECUs 4, 4,.
  • An output from the first drive circuit 75 is input to the gate (G) of the P-channel FET 72.
  • the first drive circuit 75 is connected to the positive voltage side of the battery 1 and receives a P channel (Pch) control signal from the controller 70 and controls the gate voltage based on the P channel control signal.
  • the overheat protection circuit 73 is connected between the source and gate of the P-channel FET 72, and when overheating is detected, the P-channel FET 72 is forcibly turned off by the gate input.
  • the drain (D) of the N-channel FET 76 is connected to the positive voltage side (+ B) of the battery 1, and the source (S) is connected to the ECUs 4, 4,.
  • the output from the second drive circuit 79 is input to the gate (G) of the N-channel FET 76 via the control circuit 77 built in the N-channel IPS 78.
  • the control circuit 77 has one end connected to the drain of the N-channel FET 76 and the other end connected (grounded) to the vehicle body ground, and includes a booster circuit for a gate charge pump.
  • the second drive circuit 79 inputs an N channel (Nch) control signal from the control unit 70 and inputs a control signal to the control circuit 77 based on the N channel control signal.
  • Nch N channel
  • the control circuit 77 boosts the gate voltage and turns on the N-channel FET 76.
  • the control circuit 77 includes a circuit that exhibits a protection function against overheating and overcurrent.
  • the booster circuit 80 is, for example, a booster chopper circuit, and the positive voltage side (+ B) of the battery 1 is connected to one terminal of the coil 82 via the fuse 2, and the other terminal of the coil 82 is a diode.
  • the anode 84 is connected to the drain of the N-channel FET 83.
  • the source of the N-channel FET 83 is grounded.
  • the cathode of the diode 84 is connected to one terminal of the smoothing capacitor 85 and the output terminal of the power supply control circuit 71 to the ECUs 4, 4,.
  • the other terminal of the smoothing capacitor 85 is grounded.
  • the gate of the N-channel FET 83 is connected to the control unit 70 and is on / off controlled by the control unit 70.
  • the gate of the N-channel FET 83 is on / off controlled (chopped) by the control unit 70 to boost the positive voltage of the battery 1 and output it to the ECUs 4, 4.
  • the controller 70 controls on / off of the P-channel IPS 74 (P-channel FET 72) and N-channel IPS 78 (N-channel IPS 76) of the power supply control circuit 71 configured as above and on / off of the booster circuit 80.
  • the control unit 70 controls to turn on one or both of the P-channel FET 72 and the N-channel IPS 76 according to the state of the vehicle or the vehicle-mounted ECUs 4, 4,..., And according to the detection result of the voltage detector 81.
  • the booster circuit 80 is controlled to be turned on / off.
  • the P channel IPS 74 and the N channel IPS 78 of the power supply control circuit 71 have protection circuits inside, the state changes by the operation of these protection circuits regardless of only the control unit 70, and the P channel The IPS 74 and the N channel IPS 78 may be switched on / off.
  • FIG. 9 is a state transition diagram illustrating an example of a state transition of control by the power supply control device 7 according to the third embodiment.
  • the control unit 70 detects these when the ignition switch is turned on (IG ON).
  • the control unit 70 determines that power supply is necessary to shift to a normal state in which the ECUs 4, 4,.
  • the control unit 70 outputs a P channel control signal and an N channel control signal for turning on both the P channel IPS 74 and the N channel IPS 78 to the first drive circuit 75 and the second drive circuit 79.
  • the gate of the N channel FET 83 is turned off, and the booster circuit 80 is turned off.
  • both the P channel IPS 74 and the N channel IPS 78 are turned on, and power feeding to the ECUs 4, 4,. While the ECUs 4, 4, 4,... Are operating, for example, if the fuse 2 standard is 15 amperes, the number and configuration of the ECUs 4, 4,. At this time, assuming that 6 to 9 amperes flow in the P-channel FET 72 and the N-channel FET 76 in a short time, devices used as the P-channel FET 72 and the N-channel FET 76 may be appropriately selected and designed.
  • control unit 70 When the ignition switch is turned off (IG OFF) or when both the ignition switch and the accessory switch are turned off when the ECUs 4, 4, 4. Is detected.
  • the control unit 70 outputs an N channel control signal to the second drive circuit 79 to turn off the N channel IPS 78 in response to the ECUs 4, 4,... Shifting to the sleep state. Further, the control unit 70 turns off the booster circuit 80.
  • the P-channel IPS 74 is turned on (ON) and the N-channel IPS 78 is turned off (OFF), so that power supply to the ECUs 4, 4,.
  • the ECUs 4, 4,... Shift to the sleep state for example, it becomes about several tens of milliamperes.
  • the drive current of the N-channel IPS 78 is 2 to 3 milliamperes and the drive current of the P-channel IPS 74 is 100 microamperes.
  • the current consumption amount of 2-3 milliamperes of the N-channel IPS 78 accounts for about 5 to 10% of the whole.
  • the power saving effect is insufficient. Accordingly, in the sleep state, power consumption can be effectively reduced by turning on only the P-channel IPS 74 with a small drive current.
  • the starter consumes a large current, so that the output voltage (for example, 12V) of the battery 1 is temporarily low (5, 6V).
  • the control unit 70 performs on / off control (chopping) of the gate of the N-channel FET 83 and turns on the booster circuit 80 (ON).
  • the N channel IPS 78 and the P channel IPS 74 are turned off.
  • the lowered output voltage of the battery 1 is boosted and output to the ECUs 4, 4,... Without flowing back through the N channel IPS 78 and the P channel IPS 74.
  • the control unit 70 turns on the N-channel IPS 78 and the P-channel IPS 74 and controls on / off of the N-channel FET 83 to the gate (chopping). ) Is stopped and the booster circuit 80 is turned off. Thereby, the power supply control device 7 transits from the low voltage state to the normal state.
  • the protection function operates in the P channel IPS 74 that is on (overload state A). As a result, the P-channel FET 72 can be prevented from being destroyed by overcurrent. In the overload state A, the control unit 70 turns off the booster circuit 80.
  • the protection function operates in both the P channel IPS 74 and the N channel IPS 78. (Overload state B). As a result, the P-channel FET 72 and the N-channel FET 76 can be prevented from being destroyed by overcurrent. In the overload state B, the control unit 70 turns off the booster circuit 80.
  • the control unit 70 feeds back from the first drive circuit 75 or the second drive circuit 79 so as to detect the transition to the overload states A and B in which the protection function is operating, and via the speaker. It is desirable that a warning sound is generated to the driver and a warning of occurrence of a short circuit is notified to the driver by a lamp.
  • control unit 70 turns this on when the ignition switch is turned on (IG ON) or the accessory switch is turned on. Detect.
  • the control unit 70 controls the N channel to turn on the N channel IPS 78 in response to the ECU 4, 4,... Wakes up and returns to the normal state and starts consuming 6 to 9 amperes of current.
  • the signal is output to the second drive circuit 79.
  • the P-channel FET 72 and the N-channel FET 76 are connected in parallel in the power supply control circuit 71, and the booster circuit 80 is connected in parallel to the power supply control circuit 71.
  • FETs appropriately matched to the states of the ECUs 4, 4,... Can be selectively operated, and can cope with a voltage drop during cranking.
  • high-performance power control can be performed.
  • the P-channel FET 72 and the N-channel FET 76 are used instead of the bypass relay that bypasses the booster circuit 80, the relay sound is not generated, and the installation place is reduced.
  • the power control circuit 31, 51, or 71 is connected to the positive voltage side (+ B) of the battery 1.
  • the present invention is not limited to this, and may be configured to be connected to the negative voltage side of the battery 2.
  • the content of the power supply control circuit at this time is highly likely to be different from the power supply control circuit 31, 51, or 71 shown in the first to third embodiments.
  • the present invention can be applied to a power supply apparatus that includes a DC power supply and supplies electric power output from the DC power supply to one or a plurality of loads.

Abstract

　ＮチャネルＦＥＴ及びＰチャネルＦＥＴの適宜使い分けが可能な構成によって、低コストで高性能に給電を制御することが可能となる電源制御回路及び該電源制御回路を含む電源制御装置を提供する。　ＮチャネルＦＥＴ（図中はＮｃｈＦＥＴ）３６及びＰチャネルＦＥＴ（図中はＰｃｈＦＥＴ）３２を並列に、バッテリ（直流電源）の正電圧側（＋Ｂ）と、複数のＥＣＵ（負荷）４，４，…との間に接続し、適宜オンオフを制御する。

Description

電源制御回路及び電源制御装置
　本発明は、接続される負荷への給電をＦＥＴを用いて制御する電源制御装置に関し、特に、負荷の動作状態に応じて、異なる種類のＦＥＴを効果的に利用し、消費電力を適宜調整させて高性能な電源制御を行なうことを実現する電源制御回路、及び、該制御回路を用いて給電を制御する電源制御装置に関する。
　昨今では、多様な分野で省エネルギーが求められるために、各機器（負荷）は省電力モード又はスリープモードなど、消費電力が低い状態へ遷移して動作することが可能に構成される。
　特に車両の分野では、車両に搭載される車載機器（負荷）は増加傾向にある一方で、燃費向上が求められている。車載機器のなかには、車両全体としての機能が増加していることにより、エンジンが停止中か稼動中かにも拘わらず常時給電することが求められる機器もある。しかしながら、燃費向上のために消費電力は低減しなければならないから、使用しない車載機器への給電は停止して暗電流を低減するなど、各車載機器への給電をきめ細やかに制御することが求められており、電源制御を行なう装置が電源と各車載機器との間に設置される構成が実現されている。
　各機器への給電制御、特に電源の正極側で制御するハイサイド制御では、スイッチング素子としてＦＥＴ（Field Effect Transistor）が利用される。ハイサイド制御では、高信頼性を満たすために、各素子を保護する機構が必要となる。特に、車両の分野におけるハイサイド制御では、電源電圧が一時的に不安定となること、高温下で利用されることが考えられ、しかも車載機器への電源供給に支障が生じることは危険であるためデバイスの保護は必須である。また車両の分野では、クランキング時に、スタータが大電流を消費するために電源電圧が一時的に低電圧となることがあり、低電圧時でも各機器への給電が不安定とならないように制御が可能であることが求められる。また、電源電圧からの電圧降下を最小限に抑えるため、電源制御を実現する装置の低オン抵抗が求められる。更に、車両が停止する間など、車載システム全体として低消費電力状態（スリープ状態）へ移行できるときには、電源制御でも消費電力を低減することが求められる。
　従来、ハイサイド制御に用いられるＦＥＴとしてディスクリートＦＥＴが利用される例もあった。しかしながら、ディスクリートＦＥＴを用いる構成では、保護機能が不足している。特許文献１には、ＰチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）に、更にＮチャネルのＭＯＳＦＥＴを保護素子として備える構成が開示されている。特許文献１に開示された保護機能以外にも、ＦＥＴと保護素子とを内蔵したＩＰＳ（Intelligent Power Switch）なるデバイスが利用される場合がある。これにより、ＦＥＴを過熱、過電流又は過電圧から保護することが可能である。
特開２００１－２３８３４８号公報
　ただし、保護機能を内蔵したＩＰＳでも、ＦＥＴとしてＮチャネルＦＥＴを利用したものであるか、ＰチャネルＦＥＴを利用したものであるかによって特徴がある。ＮチャネルＦＥＴを利用したＮチャネルＩＰＳでは、ＰチャネルＦＥＴを利用したＰチャネルＩＰＳよりも低オン抵抗を実現できる。しかしながら、ゲートへのチャージポンプによる昇圧を使用する必要があり、低電圧下及び低消費電流での動作が困難である。一方、ＰチャネルＩＰＳは、駆動回路が単純な構成であるために低電圧下及び低消費電流での動作が可能である。しかしながら、ＰチャネルＦＥＴの特性上、ＰチャネルＩＰＳの低オン抵抗の実現は困難である。
　このように、ＮチャネルＩＰＳとＰチャネルＩＰＳとでは、ハイサイド制御に用いるデバイスとしての特徴は一長一短である。特許文献１に開示されているように、低消費電力を優先してＰチャネルＦＥＴを用いる構成とすると、低オン抵抗化するためにＰチャネルＦＥＴの放熱効率を向上させる機能を加える必要がある。当該構成ではコスト増となり、現実的でない。
　また、複数のＮチャネルＦＥＴを用い、相互に補助的に作用するように構成することも考えうる。比較的大きな電流を消費する負荷を動作させるときは大容量のＮチャネルＦＥＴが適している。しかしながら、上述のように、消費電力を低減するために、負荷をスリープモードで動作できるように構成している。負荷がスリープモードとなったときには、大容量のＮチャネルＦＥＴを動作させる必要はない。そこで、比較的容量の小さいＮチャネルＦＥＴを、大容量のＮチャネルＦＥＴを補助するように併用することも考えられるが、小容量のＮチャネルＦＥＴへ大電流が流れて、当該ＦＥＴが破損する可能性もある。
　本発明は、斯かる事情に鑑みてなされたものであり、ＮチャネルＦＥＴと、ＰチャネルＦＥＴとが並列接続する構成とし、ＮチャネルＦＥＴ及びＰチャネルＦＥＴの適宜使い分けが可能な構成によって、低コストで高性能に給電を制御することが可能となる電源制御回路及び該電源制御回路を含む電源制御装置を提供することを目的とする。
　第１発明に係る電源制御回路は、直流電源及び該電源から給電される一又は複数の負荷に接続され、前記負荷への給電を制御する電源制御回路において、前記電源の一端及び前記負荷に並列に接続されるＰチャネルＦＥＴ及びＮチャネルＦＥＴと、該ＰチャネルＦＥＴ及びＮチャネルＦＥＴのオンオフを各制御する制御回路とを備えることを特徴とする。
　本発明では、低電圧下及び低消費電流での動作が可能となるＰチャネルＦＥＴと、低オン抵抗を実現できるＮチャネルＦＥＴとをいずれも直流電源の正電圧側又は負電圧側のいずれかに並列に接続し、両方をオンとするか、又はいずれか一方をオンとするかのどちらでも負荷への給電を可能とする。これにより、ＰチャネルＦＥＴ及びＮチャネルＦＥＴ夫々の特性を、給電の制御に適切に選択して生かすことが可能である。
　第２発明に係る電源制御回路は、前記ＰチャネルＦＥＴのソース及び前記ＮチャネルＦＥＴのドレインが前記電源の一端に接続され、前記ＰチャネルＦＥＴのドレイン及び前記ＮチャネルＦＥＴのソースが前記負荷に接続されてあることを特徴とする。
　これにより、ＰチャネルＦＥＴ及びＮチャネルＦＥＴが同様に直流電源の一端、例えば正電圧側から負荷へ相互に干渉することなく同時に給電を制御することが可能となる。負荷での必要な電力量に応じていずれのＦＥＴか一方又は両方を選択して動作させるようにすることが可能となる。
　第３発明に係る電源制御回路は、前記ＰチャネルＦＥＴ及びＮチャネルＦＥＴの内の少なくとも一方に過熱、過電圧、及び過電流からの保護回路が接続されてあることを特徴とする。
　例えば、ＦＥＴに過熱、過電圧及び過電流からの保護回路が接続されてあるＩＰＳを用いることにより、保護のための回路を別途備えずとも単純な構成にて、ハイサイド制御に求められる保護機能を実現できる。
　第４発明に係る電源制御回路は、前記ＰチャネルＦＥＴ又は前記ＮチャネルＦＥＴのドレイン及びソース間の電位差を検出する電位差検出回路を更に備え、該電位差検出回路は、検出した電位差が所定の電圧値以上であるか否かを判断する電圧比較判断部を有し、該電圧比較判断部が前記所定の電圧値以上であると判断した場合に、前記ＮチャネルＦＥＴをオンとするように前記制御回路へ信号を出力するようにしてあることを特徴とする。
　これにより、ＮチャネルＦＥＴ又はＰチャネルＦＥＴのドレイン及びソース間における電位差が、過負荷状態であるか否かの判断基準となる所定の電圧値以上であった場合には、ＮチャネルＦＥＴをオンとして過負荷状況からＦＥＴを保護することが可能となる。ＩＰＳが内蔵する保護回路のみでは保護しきれない過電圧又は過電流からの保護が可能となる。なお、この場合はＩＰＳではなくディスクリートＦＥＴを用いる構成としてもよい。
　第５発明に係る電源制御回路は、前記電位差検出回路から出力される信号を入力するラッチ回路を備え、該ラッチ回路を介して、前記信号を前記ＮチャネルＦＥＴに対応する制御回路へ出力するようにしてあることを特徴とする。
　ラッチ回路を用いて過負荷状態となったことを保持することにより、当該状態が変化するまでＮチャネルＦＥＴを制御する信号を出力しないようにすることが可能である。過負荷状態に対応して電位差が大きくなりＮチャネルＦＥＴがオンとなり、ＮチャネルＦＥＴがオンとなったことで電位差が小さくなったときに、再度ＮチャネルＦＥＴがオフになるなどＮチャネルＦＥＴのオンオフが不要に繰り返すことが回避される。
　第６発明に係る電源制御回路は、前記電圧比較判断部は、検出した電位差が前記所定の電圧値よりも低い基準値よりも低い場合に前記所定の電圧値未満であると判断するようにしてあることを特徴とする。
　所定の電圧値よりも低い基準値まで下がったか否かで判断するヒステリシスを持たせたコンパレータなどの比較判断部を用いることにより、ＮチャネルＦＥＴのオンオフが不要に繰り返すことが回避される。
　第７発明に係る電源制御回路は、前記ＰチャネルＦＥＴの温度及び周辺温度を検出する温度検出回路を更に備え、該温度検出回路は、検出した温度が所定の温度以上であるか否かを判断する温度比較判断部を有し、該温度比較判断部が所定の温度以上であると判断した場合に、前記ＮチャネルＦＥＴをオンとするように前記制御回路へ信号を出力するようにしてあることを特徴とする。
　これにより、ＰチャネルＦＥＴ及びその周辺の温度が、過負荷状態であるか否かの判断基準となる所定の温度よりも高い場合には、ＮチャネルＦＥＴをオンとして過負荷状況からＦＥＴを保護することが可能となる。ＩＰＳ内蔵の保護回路のみでは保護しきれない過熱からの保護が可能となる。なお、この場合はＩＰＳではなくディスクリートＦＥＴを用いる構成としてもよい。
　第８発明に係る電源制御回路は、前記温度検出回路から出力される信号を入力するラッチ回路を備え、該ラッチ回路を介して、前記信号を前記ＮチャネルＦＥＴに対応する制御回路へ出力するようにしてあることを特徴とする。
　ラッチ回路を用いて過負荷状態となったことを保持することにより、当該状態が変化するまでＮチャネルＦＥＴを制御する信号を出力しないようにすることが可能である。過負荷状態に対応して電位差が大きくなりＮチャネルＦＥＴがオンとなり、ＮチャネルＦＥＴがオンとなったことで電位差が小さくなったときに、再度ＮチャネルＦＥＴがオフになるなどＮチャネルＦＥＴのオンオフが不要に繰り返すことが回避される。
　第９発明に係る電源制御回路は、前記温度比較判断部は、検出した温度が前記所定の温度よりも低い基準値よりも低い場合に前記所定の温度未満であると判断するようにしてあることを特徴とする。
　所定の電圧値よりも低い基準値まで下がったか否かで判断するヒステリシスを持たせたコンパレータなどの比較判断部を用いることにより、ＮチャネルＦＥＴのオンオフが不要に繰り返すことが回避される。
　第１０発明に係る電源制御回路は、負電源を発生する負電源発生回路を更に備え、前記電源からの正電圧が所定値よりも低い場合、前記負電源発生回路を少なくとも前記ＮチャネルＦＥＴに接続するようにしてあることを特徴とする。
　これにより、電源からの正電圧が低下した低電圧下でもＮチャネルＦＥＴをオンとすることが可能となる。
　第１１発明に係る電源制御装置は、一又は複数の負荷の動作を制御する制御部と、直流電源に接続され、前記制御部からの制御信号に基づき前記負荷への給電を制御する電源制御回路とを備える電源制御装置において、前記電源制御回路は、前記電源の正電圧側及び前記負荷に並列に接続される、ＰチャネルＦＥＴ及びＮチャネルＦＥＴと、該ＰチャネルＦＥＴ及びＮチャネルＦＥＴのオンオフを各制御する制御回路とを備え、前記制御部は、前記一又は複数の負荷の動作状態に応じて、前記制御回路夫々へオンオフを指示する制御信号を各出力するようにしてあることを特徴とする。
　これにより、低電圧下及び低消費電流での動作が可能となるＰチャネルＦＥＴを用いたスイッチと、低オン抵抗を実現できるＮチャネルＦＥＴを用いたスイッチとで、負荷の動作状態又は外部の状況に応じていずれをオンとして給電するかを適宜制御することが可能となる。
　第１２発明に係る電源制御回路は、前記一又は複数の負荷は夫々、スリープ状態又は動作状態を含む消費電力が異なる複数の状態のいずれかで動作するようにしてあり、前記制御部は、前記負荷が動作状態となる場合、ＮチャネルＦＥＴ及びＰチャネルＦＥＴをいずれもオンするように制御信号を出力するようにしてあり、前記負荷がスリープ状態となる場合、ＮチャネルＦＥＴをオフするように制御信号を出力するようにしてあることを特徴とする。
　これにより、比較的大電流を必要とする負荷の動作状態ではＰチャネルＦＥＴとＮチャネルＦＥＴとを並列に同時に用いて低オン抵抗を実現することができ、逆に負荷がスリープ状態に移行するときには、チャージポンプが必要となるＮチャネルＦＥＴをオフにして消費電力を低下させ、ＰチャネルＦＥＴのみ用いることにより、電源制御装置を用いたシステム全体として低電圧及び低消費電流での動作が可能となる。
　本発明による場合、一長一短の特徴を有するＰチャネルＦＥＴとＮチャネルＦＥＴとを並列に用い、状況に応じてオンオフ制御することにより、夫々の特徴を生かして低消費電力及び低オン抵抗の両方を実現する高性能な電源制御を行なうことができる。
　特に車両に本発明に係る電源制御回路又は電源制御装置を用いる場合、車両が走行中はＰチャネルＦＥＴ及びＮチャネルＦＥＴをいずれもオンとして電源制御を行ない、車両が停止中でアイドリングストップさせるなど低消費電力のスリープ状態に移行できるときには、ＰチャネルＦＥＴのみ用いて電源制御自体で消費する電力をも低減することができるなど、車両の状況に応じてＦＥＴを選択的にオンオフすることにより、高性能な制御が可能である。また、クランキング時に低電圧となった低電圧状態ではＰチャネルＦＥＴをオン、又は負荷が短絡したなどによる過負荷状態のときは、ＮチャネルＦＥＴをもオンとするなど各状態に応じて適宜制御することが可能となる。
実施例１における電源制御システムの構成を示すブロック図である。 実施例１の電源制御装置が備える電源制御回路の内部構成を示す回路図である。 実施例１の電源制御装置による制御の状態遷移の一例を示す状態遷移図である。 実施例２における電源制御システムの構成を示すブロック図である。 実施例２の電源制御装置が備える電源制御回路の内部構成を示す回路図である。 実施例２の電源制御装置による制御の状態遷移の一例を示す状態遷移図である。 実施例３における電源制御システムの構成を示すブロック図である。 実施例３の電源制御装置が備える電源制御回路の内部構成を示す回路図である。 実施例３の電源制御装置による制御の状態遷移の一例を示す状態遷移図である。
　１　バッテリ（電源）
　３，５　電源制御装置
　３０，５０，７０　制御部
　３１，５１，７１　電源制御回路
　３２，５２，７２　ＰチャネルＦＥＴ
　３４，５４，７４　ＰチャネルＩＰＳ
　３５，５５，７５　第１駆動回路（制御回路）
　３６，５６，７６　ＮチャネルＦＥＴ
　３８，５８，７８　ＮチャネルＩＰＳ
　３９，５９，７９　第２駆動回路（制御回路）
　６０　電位差検出回路
　６１　温度検出回路
　６２　ラッチ回路
　８０　昇圧回路
　８１　電圧検出器
　以下、本発明をその実施例を示す図面に基づき具体的に説明する。
　なお、以下の実施例では、車両に搭載される複数のＥＣＵ（Electronic Controller Unit）の給電制御を行なう電源制御システムに本発明に係る電源制御回路を用いる例を挙げて説明する。
　図１は、実施例１における電源制御システムの構成を示すブロック図である。電源制御システムは、バッテリ１と、バッテリ１に接続されるヒューズ（ヒューズボックス）２と、電源制御対象のＥＣＵ４，４，…へのバッテリ１からの給電を制御する電源制御装置３とを含む。バッテリ１の正電圧側（＋Ｂ）がヒューズ２を介して電源制御装置３に接続され、電源制御装置３に接続される電力線に、複数のＥＣＵ４，４，…がバス型に接続される。
　電源制御装置３は、マイクロコンピュータを用いた制御部３０と、ＦＥＴを用いた電源制御回路３１とを備える。制御部３０は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されており、これらのスイッチ類のオンオフに基づき、電源制御回路３１へ、ＦＥＴのオンオフを制御する制御信号を出力する。
　制御部３０は、マイクロコンピュータを用い、内蔵ＲＯＭに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態に応じて電源制御回路３１を制御する。制御部３０はマイクロコンピュータを用いる構成には限らず、ＣＰＵ又はＭＰＵを単独に用いる構成としてもよい。
　図２は、実施例１の電源制御装置３が備える電源制御回路３１の内部構成を示す回路図である。電源制御回路３１は、ＰチャネルＦＥＴ３２を用い、過熱保護回路３３を内蔵するＰチャネルＩＰＳ３４と、ＰチャネルＩＰＳ３４を制御部３０からの制御信号に基づき駆動する第１駆動回路３５と、ＮチャネルＦＥＴ３６を用い、保護機能を含む制御回路３７を内蔵するＮチャネルＩＰＳ３８と、ＮチャネルＩＰＳ３８を制御部３０からの制御信号に基づき駆動する第２駆動回路３９とを備える。なお、図２では、「Ｐチャネル」を「Ｐｃｈ」、「Ｎチャネル」を「Ｎｃｈ」と表記している。
　ＰチャネルＦＥＴ３２は、ソース（Ｓ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ドレイン（Ｄ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＰチャネルＦＥＴ３２のゲート（Ｇ）には、第１駆動回路３５からの出力が入力されるようにしてある。
　第１駆動回路３５は、バッテリ１の正電圧側と接続されており、また制御部３０からＰチャネル（Ｐｃｈ）制御信号を入力し、当該Ｐチャネル制御信号に基づきゲート電圧を制御する。過熱保護回路３３は、ＰチャネルＦＥＴ３２のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にＰチャネルＦＥＴ３２をオフするようにしてある。
　ＮチャネルＦＥＴ３６は、ドレイン（Ｄ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ソース（Ｓ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＮチャネルＦＥＴ３６のゲート（Ｇ）には、ＮチャネルＩＰＳ３８が内蔵する制御回路３７を介して第２駆動回路３９からの出力が入力されるようにしてある。
　制御回路３７は、一端がＮチャネルＦＥＴ３６に接続され、他端が車両のボディアースに接続（接地）されており、ゲートのチャージポンプのための昇圧回路を含む。第２駆動回路３９は、制御部３０からＮチャネル（Ｎｃｈ）制御信号を入力し、当該Ｎチャネル制御信号に基づき制御回路３７へ制御信号を入力する。制御回路３７は、制御部３０からの信号を第２駆動回路３９を介してオンとするように指示する信号を入力すると、ゲート電圧を昇圧させてＮチャネルＦＥＴ３６をオンとする。制御回路３７はその他、過熱、過電流からの保護機能を発揮する回路を含む。
　このように構成される電源制御回路３１のＰチャネルＩＰＳ３４（ＰチャネルＦＥＴ３２）及びＮチャネルＩＰＳ３８（ＮチャネルＩＰＳ３６）のオンオフを制御部３０にて制御する。制御部３０は、車両又は車載ＥＣＵ４，４，…の状態に応じていずれか一方又は両方をオンさせるように制御する。なお、電源制御回路３１のＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８は、内部に保護回路を有しているから、制御部３０のみによらず、これらの保護回路が動作することで状態は変わり、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８のオンオフが切り替わる場合がある。
　図３は、実施例１の電源制御装置３による制御の状態遷移の一例を示す状態遷移図である。初期的に、電源制御システムは、バッテリ１からのＥＣＵ４，４，…及び電源制御回路３１への給電が全てカットされているオフ（ＯＦＦ）状態にある。制御部３０は、イグニッションスイッチがオンとなった場合（ＩＧ　ＯＮ）、これらを検知する。制御部３０は、ＥＣＵ４，４，…が動作する通常状態へ移行すべく給電が必要と判断する。この場合、制御部３０は、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８の両方をオン（ＯＮ）とするためのＰチャネル制御信号及びＮチャネル制御信号を第１駆動回路３５及び第２駆動回路３９へ出力する。
　これにより、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８の両方がオンとなり、ＥＣＵ４，４，…への給電が開始される。ＥＣＵ４，４，…が動作中は、例えばヒューズ２の規格を１５アンペアとすると、６～９アンペア程度が流れるようにＥＣＵ４，４，…（負荷）の数及び構成が設計される。このとき、短時間の間に、ＰチャネルＦＥＴ３２及びＮチャネルＦＥＴ３６に６～９アンペアが流れることを想定し、ＰチャネルＦＥＴ３２及びＮチャネルＦＥＴ３６として用いるデバイスを適宜選択、設計すればよい。
　ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合（ＩＧ　ＯＦＦ）、又はイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、制御部３０はこれを検知する。この場合、制御部３０はＥＣＵ４，４，…がスリープ状態へ移行することに対応して、ＮチャネルＩＰＳ３８をオフ（ＯＦＦ）とするべくＮチャネル制御信号を第２駆動回路３９へ出力する。
　これにより、ＥＣＵ４，４，…がスリープ状態へ移行するときには、ＰチャネルＩＰＳ３４がオン（ＯＮ）、ＮチャネルＩＰＳ３８がオフ（ＯＦＦ）となり、ＥＣＵ４，４，…への給電は一定に抑えられる。ＥＣＵ４，４，…がスリープ状態へ移行したときには、例えば数十ミリアンペア程度となる。
　ＮチャネルＩＰＳ３８の駆動電流が２～３ミリアンペア、ＰチャネルＩＰＳ３４の駆動電流が１００マイクロアンペアであるとする。この場合、ＥＣＵ４，４，…への電流量が５０ミリアンペアでよいスリープ状態でＮチャネルＩＰＳ３８をオンとするとき、ＮチャネルＩＰＳ３８の消費電流量２～３ミリアンペアが全体の５～１０％程度を占めることとなり、省電力効果が不十分である。スリープ状態では、駆動電流が少ないＰチャネルＩＰＳ３４のみをオンとすることにより、消費電力を効果的に低減させることができる。
　また、イグニッションスイッチがオンとなる瞬間、クランキング時には、スタータが大電流を消費するためにバッテリ１の出力電圧（例えば１２Ｖ）が一時的に低電圧（５，６Ｖ）となることがある（低電圧状態）。この場合、ＮチャネルＩＰＳ３８では制御回路３７にて十分にチャージポンプできずにオフ（ＯＦＦ）となる可能性があり、ＰチャネルＩＰＳ３４のみがオンとなる。
　このときＰチャネルＩＰＳ３４のみがオンの状態で、通常状態のＥＣＵ４，４，…への給電制御ができるように、即ち６～９アンペア程度に耐えうるようにＰチャネルＩＰＳ３８を設計するようにしてあることが望ましい。
　バッテリ１の出力電圧が低電圧から回復することにより、ＮチャネルＩＰＳ３８がオンとなり、低電圧状態から通常状態へ遷移する。
　ＥＣＵ４，４，…がスリープ状態にあるときに、ＥＣＵ４，４，…のいずれかで短絡が発生した場合には、オンであるＰチャネルＩＰＳ３４にて保護機能が動作する（過負荷状態Ａ）。これにより、ＰチャネルＦＥＴ３２では過電流によって破壊されることが回避できる。
　また、ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、ＥＣＵ４，４，…のいずれかで短絡が発生した場合には、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８いずれでも保護機能が動作する（過負荷状態Ｂ）。これにより、ＰチャネルＦＥＴ３２及びＮチャネルＦＥＴ３６は過電流によって破壊されることが回避できる。
　なお、制御部３０は、保護機能が動作している過負荷状態Ａ，Ｂへ遷移したとき、これを検知するように第１駆動回路３５又は第２駆動回路３９からフィードバックさせ、スピーカを介して運転者へ警告音を発生し、ランプにより運転者へ短絡発生の警告を通知するように構成することが望ましい。
　また制御部３０は、車両が停止しておりＥＣＵ４，４，…がスリープ状態にあるときに、イグニッションスイッチがオンとなった場合（ＩＧ　ＯＮ）、又はアクセサリスイッチがオンとなった場合、これを検知する。制御部３０は、ＥＣＵ４，４，…がウェイクアップして通常状態へ戻り、６～９アンペアの電流を消費し始めることに対応して、ＮチャネルＩＰＳ３８をオン（ＯＮ）とするべくＮチャネル制御信号を第２駆動回路３９へ出力する。
　更に制御部３０は、車両が停止しておりＥＣＵ４，４，…がスリープ状態にあるとき、バッテリ１のバッテリ残量を監視するセンサからの出力に基づき、バッテリ残量が所定の閾値よりも低いか否かを判断し、低いと判断した場合、ＥＣＵ４，４，…への給電を全てカットするオフ状態へと移行させる（オフ状態）。そのため制御部３０は、ＰチャネルＩＰＳ３４及びＮチャネルＩＰＳ３８の両方をオフとするためのＰチャネル制御信号及びＮチャネル制御信号を第１駆動回路３５及び第２駆動回路３９へ出力する。
　実施例１に示したように、電源制御回路３１にてＰチャネルＦＥＴ３２とＮチャネルＦＥＴ３６とを並列に接続してあることにより、ＥＣＵ４，４，…の状態に適切に合わせたＦＥＴを選択的に動作させ、スリープ状態におけるＰチャネルＦＥＴ３２の低消費電流、動作状態におけるＮチャネルＦＥＴ３６の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。
　実施例２では、ＮチャネルＩＰＳ及びＰチャネルＩＰＳの保護機能に加えて、別途保護回路を備える。
　実施例２におけるハードウェア構成は、電源制御装置の内部構成及び処理の詳細が異なるのみで実施例１と共通する。したがって、以下の説明では共通する構成には同一の符号を付して詳細な説明を省略する。
　図４は、実施例２における電源制御システムの構成を示すブロック図である。実施例２における電源制御システムは、バッテリ１と、ヒューズ２と、ＥＣＵ４，４，…へのバッテリ１からの給電を制御する電源制御装置５とを含む。バッテリ１の正電圧側（＋Ｂ）がヒューズ２を介して電源制御装置５に接続され、電源制御装置５に接続される電力線に、複数のＥＣＵ４，４，…がバス型に接続される。
　電源制御装置５は、マイクロコンピュータを用いた制御部５０と、ＦＥＴを用いた電源制御回路５１と、ＥＣＵ４，４，…又は他の通信機器と接続される通信部５２とを備える。制御部５０は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されており、これらのスイッチ類のオンオフ、又は通信部５２を介して通信にて得られる情報に基づき、電源制御回路５１へ、ＦＥＴのオンオフを制御する制御信号を出力する。
　制御部５０は、マイクロコンピュータを用い、内蔵ＲＯＭに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態、又は通信部５２を介して得られる情報に応じて電源制御回路５１を制御する。制御部５０はマイクロコンピュータを用いる構成には限らず、ＣＰＵ又はＭＰＵを単独に用いる構成としてもよい。
　通信部５２は、ネットワークコントローラ機能を有し、例えばＣＡＮ（Controller Area Network）に基づきＥＣＵ４，４，…又は他の通信機器との通信を実現する。通信部５２は、ＥＣＵ４，４，…又は他の通信機器から送信された情報を受信したことを検知すると、制御部５０へ通知する。
　図５は、実施例２の電源制御装置５が備える電源制御回路５１の内部構成を示す回路図である。電源制御回路５１は、ＰチャネルＦＥＴ５２を用い、過熱保護回路５３を内蔵するＰチャネルＩＰＳ５４と、ＰチャネルＩＰＳ５４を制御部５０からの制御信号に基づき起動する第１駆動回路５５と、ＮチャネルＦＥＴ５６を用い、保護機能を含む制御回路５７を内蔵するＮチャネルＩＰＳ５８と、ＮチャネルＩＰＳ５８を制御部５０からの制御信号に基づき駆動する第２駆動回路５９と、ＰチャネルＦＥＴ５２又はＮチャネルＦＥＴ５６のソースドレイン間の電位差Ｖdsを検出する電位差検出回路６０と、ＰチャネルＦＥＴ５２及びその周辺の温度を検出する温度検出回路６１と、電位差検出回路６０及び温度検出回路６１からの出力を保持するラッチ回路６２とを備える。なお、図５でも、図２同様に「Ｐチャネル」を「Ｐｃｈ」、「Ｎチャネル」を「Ｎｃｈ」と表記している。
　ＰチャネルＦＥＴ５２は、ソース（Ｓ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ドレイン（Ｄ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＰチャネルＦＥＴ５２のゲート（Ｇ）には、第１駆動回路５４からの出力が入力されるようにしてある。
　第１駆動回路５５は、バッテリ１の正電圧側と接続されており、また制御部５０からＰチャネル（Ｐｃｈ）制御信号を入力し、当該Ｐチャネル制御信号に基づきゲート電圧を制御する。なお第１駆動回路５５は、ラッチ回路６２からの出力をも入力するようにしてあり、Ｐチャネル制御信号とラッチ回路６２からの出力に基づきゲート電圧を制御する。過熱保護回路５３は、ＰチャネルＦＥＴ５２のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にＰチャネルＦＥＴ５２をオフするようにしてある。
　ＮチャネルＦＥＴ５６は、ドレイン（Ｄ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ソース（Ｓ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＮチャネルＦＥＴ５６のゲート（Ｇ）には、ＮチャネルＩＰＳ５８が内蔵する制御回路５７を介して第２駆動回路５９からの出力が入力されるようにしてある。
　制御回路５７は、一端がＮチャネルＦＥＴ５６に接続され、他端が車両のボディアースに接続（接地）されており、ゲートのチャージポンプのための昇圧回路を含む。第２駆動回路５９は、制御部５０からＮチャネル（Ｎｃｈ）制御信号を入力すると共に、ラッチ回路６２からの出力をも入力するようにしてある。制御部５０は、Ｎチャネル制御信号及びラッチ回路６２からの出力に基づき制御回路５７へ制御信号を入力する。制御回路５７は、制御部５０からの信号を第２駆動回路５９を介してオンとするように指示する信号を入力すると、ゲート電圧を昇圧させてＮチャネルＦＥＴ５６をオンとする。制御回路５７はその他、過熱、過電流からの保護機能を発揮する回路を含む。
　第２駆動回路５９は、制御部５０からＮチャネル（Ｎｃｈ）制御信号を入力し、当該Ｎチャネル制御信号に基づきゲート電圧を制御する。なお第２駆動回路５９は、ラッチ回路６２からの出力をも入力するようにしてあり、Ｎチャネル制御信号とラッチ回路６２からの出力に基づき、ＮチャネルＦＥＴ５６のゲート電圧を制御する。
　電位差検出回路６０は、差動アンプ又はトランジスタ等のデバイスを用いて電圧を検出する。電位差検出回路６０は、これらのデバイスからの出力をＡＤ変換によって電圧値として読み取り、図示しない内蔵するＲＯＭに記憶してある閾値と比較するか、又は、コンパレータを用い、検出した電位差が所定の電圧値以上であるか否かを比較判断する。電位差検出回路６０は、所定の電圧値以上であると判断した場合に、ＮチャネルＩＰＳ５８を動作させるべく信号を出力する。
　温度検出回路６１は、サーミスタなどの温度検出デバイスを用いてＰチャネルＩＰＳ５４及びその周辺の温度を測定し、温度を電圧値に変換する。温度検出回路６１は、当該電圧値をＡＤ変換によってデータとして読み取り、内蔵するＲＯＭに記憶してある閾値と比較するか、又は、コンパレータを用い、検出した温度が所定の温度以上であるか否かを比較判断する。温度検出回路６１は、所定の温度以上であると判断した場合に、ＰチャネルＦＥＴ５２が過負荷であるためにＮチャネルＩＰＳ５８を動作させるべく信号を出力する。
　ラッチ回路６２は、電位差検出回路６０及び温度検出回路６１からの出力を各入力し、第１駆動回路５５及び第２駆動回路５９へ夫々出力する。このとき、少なくとも第２駆動回路５９のみへ出力するようにしてもよい。ラッチ回路６２へは制御部５０からラッチ制御信号が入力されてある。ラッチ回路６２では、ラッチ制御信号に基づき、入力される信号を保持する。ラッチ回路６２を用いることにより、状態が変化したと判断されるまでＮチャネルＩＰＳ５８をオンオフさせる信号が第２駆動回路５９へ入力されない。これにより、ＮチャネルＩＰＳ５８がオンとなって電位差又は温度が低下し、所定の電圧値または所定の温度を前後することによってＮチャネルＩＰＳ５８が不要にオンオフを繰り返すことを回避することができる。
　ただし、電位差検出回路６０又は温度検出回路６１にてコンパレータを用い、所定の電圧以上又は所定の温度以上であるかを判断する場合に、コンパレータにヒステリシスを持たせてもよい。ここでヒステリシスとは、所定の電圧又は所定の温度のみで比較判断するのではなく、当該所定の値に対応する複数の異なる基準値に基づき判断する。つまり、電位差検出回路６０は、検出した電位差が、所定の電圧よりも低い基準値よりも更に低い場合に初めて、所定の電圧未満で有ると判断し、温度検出回路６１は、検出した温度が、所定の温度よりも低い基準値よりも更に低い場合に初めて、所定の温度未満で有ると判断する。このとき、ラッチ回路６２は不要となる場合がある。これにより、ＮチャネルＩＰＳ５８が不要にオンオフを繰り返すことを回避することができる。
　図６は、実施例２の電源制御装置５による制御の状態遷移の一例を示す状態遷移図である。オフ状態、通常状態、スリープ状態、及び過負荷状態Ａ，Ｂ間の遷移は図３に示した実施例１における状態遷移と同様であるので詳細な説明を省略する。
　実施例２では、電源制御装置５は、通信部５２を備えるからイグニッションスイッチのオン／オフ（ＯＮ／ＯＦＦ）のみならず、ＥＣＵ４，４，…又は他の通信機器からのウェイクアップ通信又はスリープへの移行通知に基づき、状態の変化に対応することができる。
　制御部５０は、ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合（ＩＧ　ＯＦＦ）、若しくはイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、又は、接続しているＥＣＵ４，４，…全てがスリープ状態へ移行することが通信部５２を介して通知された場合、これを検知する。この場合、制御部５０はＥＣＵ４，４，…がスリープ状態へ移行することに対応して、ＮチャネルＩＰＳ５８をオフ（ＯＦＦ）とするべくＮチャネル制御信号を第２駆動回路５９へ出力する。
　車両が停止しておりＥＣＵ４，４，…がスリープ状態にあるときに、イグニッションスイッチがオンとなる以外に、通常状態へ遷移する場合がある。ＥＣＵ４，４，…の内の１つがウェイクアップし、他のＥＣＵ４，４，…へ通知するべくウェイクアップ通信を実施する。このとき制御部５０は、ウェイクアップ通信が開始されてから例えば１秒以内に、通信部５２を介してこれを検知する。制御部５０は、通信部５２を介してＥＣＵ４，４，…が通常状態へ移行する（した）ことを検知した場合、ＮチャネルＩＰＳ５８をオン（ＯＮ）とするべくＮチャネル制御信号を第２駆動回路５９へ出力する。
　なお、電源制御装置５よりも先に、ＥＣＵ４，４，…が動作を開始する場合、制御部５０がＮチャネルＩＰＳ５８をオンとすべくＮチャネル制御信号を出力する前に、ＰチャネルＩＰＳ５４のみがオンである状況でＥＣＵ４，４，…が動作するときがある。このとき、ＰチャネルＩＰＳ５４における容量を、６～９アンペアが短時間に加わっても耐えられるように設計しておくことにより、状態の過渡期における過負荷状態による不具合を回避できる。
　また、実施例２では、電位差検出回路６０及び温度検出回路６１を用いて制御することにより、以下のように更にきめ細やかに制御を行なうことが可能となる。
　制御部５０は、電源制御回路５１にて保護機能が動作している過負荷状態Ａへ遷移したとき、電位差検出回路６０にてＰチャネルＦＥＴ５２又はＮチャネルＦＥＴ５６のソースドレイン間の電位差Ｖdsが増加する。これにより、制御部５０は、過負荷状態Ａであることを検知し、ＮチャネルＩＰＳ５８をオン（ＯＮ）とするべくＮチャネル制御信号を第２駆動回路５９へ出力する。これにより、電源制御回路５１の状態は、過負荷状態Ａから過負荷状態Ａ´へ移行する。これにより、ＰチャネルＦＥＴ５２をより効果的に保護することができる。
　このようにして、電源制御回路３１にてＰチャネルＦＥＴ５２とＮチャネルＦＥＴ５６とを並列に接続してあることにより、ＥＣＵ４，４，…の状態に適切に合わせたＦＥＴを選択的に動作させ、スリープ状態におけるＰチャネルＦＥＴ５２の低消費電流、動作状態におけるＮチャネルＦＥＴ５６の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。しかも、電位差検出回路６０又は温度検出回路６１をも用いた制御を行なうことにより、更に高性能な電源制御が実現できる。
　図７は、本発明に係る電源制御回路及び電源制御装置の実施例３における電源制御システムの構成を示すブロック図である。この電源制御システムは、車両用の電源制御システムであり、バッテリ１と、バッテリ１に接続されるヒューズ（ヒューズボックス）２と、電源制御対象のＥＣＵ４，４，…へのバッテリ１からの給電を制御する電源制御装置７とを含む。バッテリ１の正電圧側（＋Ｂ）がヒューズ２を介して電源制御装置７に接続され、電源制御装置７に接続される電力線に、複数のＥＣＵ４，４，…がバス型に接続される。
　電源制御装置７は、マイクロコンピュータを用いた制御部７０と、ＦＥＴを用いた電源制御回路７１と、電源制御回路７１に並列に接続された昇圧回路７１とを備え、ＤＣ／ＤＣコンバータを構成している。
　制御部７０は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されると共に、電源制御装置７への入力電圧値を検出する電圧検出器８１を内蔵しており、これらスイッチ類のオンオフ、及び電圧検出器８１の検出結果に基づき、電源制御回路７１へ、ＦＥＴのオンオフを制御する制御信号を出力する。制御部７０は、また、これらスイッチ類のオンオフ、及び電圧検出器８１の検出結果に基づき、昇圧回路８０のオンオフを制御する制御信号を出力する。
　制御部７０は、マイクロコンピュータを用い、内蔵ＲＯＭに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態、及び電圧検出器８１の検出結果に応じて電源制御回路７１及び昇圧回路８０を制御する。制御部７０はマイクロコンピュータを用いる構成には限らず、ＣＰＵ又はＭＰＵを単独に用いる構成としてもよい。
　図８は、実施例３の電源制御装置７が備える電源制御回路７１及び昇圧回路８０の内部構成を示す回路図である。電源制御回路７１は、ＰチャネルＦＥＴ７２を用い、過熱保護回路７３を内蔵するＰチャネルＩＰＳ７４と、ＰチャネルＩＰＳ７４を制御部７０からの制御信号に基づき駆動する第１駆動回路７５と、ＮチャネルＦＥＴ７６を用い、保護機能を含む制御回路７７を内蔵するＮチャネルＩＰＳ７８と、ＮチャネルＩＰＳ７８を制御部７０からの制御信号に基づき駆動する第２駆動回路７９とを備える。なお、図８では、「Ｐチャネル」を「Ｐｃｈ」、「Ｎチャネル」を「Ｎｃｈ」と表記している。
　ＰチャネルＦＥＴ７２は、ソース（Ｓ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ドレイン（Ｄ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＰチャネルＦＥＴ７２のゲート（Ｇ）には、第１駆動回路７５からの出力が入力されるようにしてある。
　第１駆動回路７５は、バッテリ１の正電圧側と接続されており、また制御部７０からＰチャネル（Ｐｃｈ）制御信号を入力し、当該Ｐチャネル制御信号に基づきゲート電圧を制御する。過熱保護回路７３は、ＰチャネルＦＥＴ７２のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にＰチャネルＦＥＴ７２をオフするようにしてある。
　ＮチャネルＦＥＴ７６は、ドレイン（Ｄ）がバッテリ１の正電圧側（＋Ｂ）に接続されており、ソース（Ｓ）がＥＣＵ４，４，…（負荷）側に接続されてある。ＮチャネルＦＥＴ７６のゲート（Ｇ）には、ＮチャネルＩＰＳ７８が内蔵する制御回路７７を介して第２駆動回路７９からの出力が入力されるようにしてある。
　制御回路７７は、一端がＮチャネルＦＥＴ７６のドレインに接続され、他端が車両のボディアースに接続（接地）されており、ゲートのチャージポンプのための昇圧回路を含む。第２駆動回路７９は、制御部７０からＮチャネル（Ｎｃｈ）制御信号を入力し、当該Ｎチャネル制御信号に基づき制御回路７７へ制御信号を入力する。制御回路７７は、制御部７０から第２駆動回路７９を介してオンとするように指示する信号が入力されると、ゲート電圧を昇圧させてＮチャネルＦＥＴ７６をオンとする。制御回路７７はその他、過熱、過電流からの保護機能を発揮する回路を含む。
　昇圧回路８０は、ここでは、例えば昇圧チョッパ回路であり、コイル８２の一方の端子に、ヒューズ２を介してバッテリ１の正電圧側（＋Ｂ）が接続され、コイル８２の他方の端子は、ダイオード８４のアノード、及びＮチャネルＦＥＴ８３のドレインに接続されている。ＮチャネルＦＥＴ８３のソースは接地されている。
　ダイオード８４のカソードは、平滑コンデンサ８５の一方の端子、及び電源制御回路７１のＥＣＵ４，４，…への出力端子に接続されている。平滑コンデンサ８５の他方の端子は接地されている。
　ＮチャネルＦＥＴ８３のゲートは、制御部７０に接続され、制御部７０によりオンオフ制御される。
　昇圧回路８０は、オンにされているとき、ＮチャネルＦＥＴ８３のゲートが制御部７０によりオンオフ制御（チョッピング）され、バッテリ１の正電圧を昇圧して、ＥＣＵ４，４，…へ出力する。
　このように構成される電源制御回路７１のＰチャネルＩＰＳ７４（ＰチャネルＦＥＴ７２）及びＮチャネルＩＰＳ７８（ＮチャネルＩＰＳ７６）のオンオフ、並びに昇圧回路８０のオンオフを制御部７０にて制御する。制御部７０は、車両又は車載ＥＣＵ４，４，…の状態に応じて、ＰチャネルＦＥＴ７２及びＮチャネルＩＰＳ７６のいずれか一方又は両方をオンさせるように制御すると共に、電圧検出器８１の検出結果に応じて、昇圧回路８０をオンオフに制御する。
　なお、電源制御回路７１のＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８は、内部に保護回路を有しているから、制御部７０のみによらず、これらの保護回路が動作することで状態は変わり、ＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８のオンオフが切り替わる場合がある。
　図９は、実施例３の電源制御装置７による制御の状態遷移の一例を示す状態遷移図である。制御部７０は、イグニッションスイッチがオンとなった場合（ＩＧ　ＯＮ）、これらを検知する。制御部７０は、ＥＣＵ４，４，…が動作する通常状態へ移行すべく給電が必要と判断する。この場合、制御部７０は、ＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８の両方をオン（ＯＮ）とするためのＰチャネル制御信号及びＮチャネル制御信号を第１駆動回路７５及び第２駆動回路７９へ出力し、ＮチャネルＦＥＴ８３のゲートをオフにして、昇圧回路８０をオフにする。
　これにより、ＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８の両方がオンとなり、ＥＣＵ４，４，…への給電が開始される。ＥＣＵ４，４，…が動作中は、例えばヒューズ２の規格を１５アンペアとすると、６～９アンペア程度が流れるようにＥＣＵ４，４，…（負荷）の数及び構成が設計される。このとき、短時間の間に、ＰチャネルＦＥＴ７２及びＮチャネルＦＥＴ７６に６～９アンペアが流れることを想定し、ＰチャネルＦＥＴ７２及びＮチャネルＦＥＴ７６として用いるデバイスを適宜選択、設計すればよい。
　ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合（ＩＧ　ＯＦＦ）、又はイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、制御部７０はこれを検知する。この場合、制御部７０はＥＣＵ４，４，…がスリープ状態へ移行することに対応して、ＮチャネルＩＰＳ７８をオフ（ＯＦＦ）とするべくＮチャネル制御信号を第２駆動回路７９へ出力する。また、制御部７０は、昇圧回路８０をオフにしている。
　これにより、ＥＣＵ４，４，…がスリープ状態へ移行するときには、ＰチャネルＩＰＳ７４がオン（ＯＮ）、ＮチャネルＩＰＳ７８がオフ（ＯＦＦ）となり、ＥＣＵ４，４，…への給電は一定に抑えられる。ＥＣＵ４，４，…がスリープ状態へ移行したときには、例えば数十ミリアンペア程度となる。
　ここで、例えば、ＮチャネルＩＰＳ７８の駆動電流が２～３ミリアンペア、ＰチャネルＩＰＳ７４の駆動電流が１００マイクロアンペアであるとする。この場合、ＥＣＵ４，４，…への電流量が５０ミリアンペアでよいスリープ状態でＮチャネルＩＰＳ７８をオンとするとき、ＮチャネルＩＰＳ７８の消費電流量２～３ミリアンペアが全体の５～１０％程度を占めることとなり、省電力効果が不十分である。従って、スリープ状態では、駆動電流が少ないＰチャネルＩＰＳ７４のみをオンとすることにより、消費電力を効果的に低減させることができる。
　また、イグニッションスイッチがオンである通常状態であり、エンジンが始動するクランキング時には、スタータが大電流を消費するためにバッテリ１の出力電圧（例えば１２Ｖ）が一時的に低電圧（５，６Ｖ）となることがある（低電圧状態）。この場合、制御部７０は、電圧検出器８１が検出した入力電圧値が所定電圧値を下回ると、ＮチャネルＦＥＴ８３のゲートをオンオフ制御（チョッピング）して昇圧回路８０をオン（ＯＮ）にすると共に、ＮチャネルＩＰＳ７８及びＰチャネルＩＰＳ７４をオフ（ＯＦＦ）にする。これにより、バッテリ１の低下した出力電圧が昇圧され、ＮチャネルＩＰＳ７８及びＰチャネルＩＰＳ７４で逆流することなく、ＥＣＵ４，４，…へ出力される。
　制御部７０は、電圧検出器８１が検出した入力電圧値が所定電圧値を上回ると、ＮチャネルＩＰＳ７８及びＰチャネルＩＰＳ７４をオン（ＯＮ）にすると共に、ＮチャネルＦＥＴ８３のゲートへのオンオフ制御（チョッピング）を停止して昇圧回路８０をオフ（ＯＦＦ）にする。これにより、電源制御装置７は、低電圧状態から通常状態へ遷移する。
　ＥＣＵ４，４，…がスリープ状態にあるときに、ＥＣＵ４，４，…のいずれかで短絡が発生した場合には、オンであるＰチャネルＩＰＳ７４にて保護機能が動作する（過負荷状態Ａ）。これにより、ＰチャネルＦＥＴ７２では過電流によって破壊されることが回避できる。過負荷状態Ａでは、制御部７０は、昇圧回路８０をオフにしている。
　また、ＥＣＵ４，４，…がいずれも動作する通常状態であるときに、ＥＣＵ４，４，…のいずれかで短絡が発生した場合には、ＰチャネルＩＰＳ７４及びＮチャネルＩＰＳ７８いずれでも保護機能が動作する（過負荷状態Ｂ）。これにより、ＰチャネルＦＥＴ７２及びＮチャネルＦＥＴ７６は過電流によって破壊されることが回避できる。過負荷状態Ｂでは、制御部７０は、昇圧回路８０をオフにしている。
　なお、制御部７０は、保護機能が動作している過負荷状態Ａ，Ｂへ遷移したとき、これを検知するように第１駆動回路７５又は第２駆動回路７９からフィードバックさせ、スピーカを介して運転者へ警告音を発生し、ランプにより運転者へ短絡発生の警告を通知するように構成することが望ましい。
　また制御部７０は、車両が停止しておりＥＣＵ４，４，…がスリープ状態にあるときに、イグニッションスイッチがオンとなった場合（ＩＧ　ＯＮ）、又はアクセサリスイッチがオンとなった場合、これを検知する。制御部７０は、ＥＣＵ４，４，…がウェイクアップして通常状態へ戻り、６～９アンペアの電流を消費し始めることに対応して、ＮチャネルＩＰＳ７８をオン（ＯＮ）とするべくＮチャネル制御信号を第２駆動回路７９へ出力する。
　実施例３では、電源制御回路７１にてＰチャネルＦＥＴ７２とＮチャネルＦＥＴ７６とを並列に接続してあり、さらに電源制御回路７１に昇圧回路８０を並列に接続してある。これにより、ＥＣＵ４，４，…の状態に適切に合わせたＦＥＴを選択的に動作させると共に、クランキング時の電圧低下にも対応でき、スリープ状態におけるＰチャネルＦＥＴ７２の低消費電流、動作状態におけるＮチャネルＦＥＴ７６の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。また、昇圧回路８０をバイパスするバイパスリレーに代えて、ＰチャネルＦＥＴ７２及びＮチャネルＦＥＴ７６を使用しているので、リレー音が発生せず、設置場所の制約が小さくなる。
　なお、実施例１乃至３では、電源制御回路３１，５１又は７１はバッテリ１の正電圧側（＋Ｂ）に接続される構成とした。しかしながら本発明はこれに限らず、バッテリ２の負電圧側に接続される構成としてもよい。ただしこのときの電源制御回路の内容は、実施例１乃至３にて示した電源制御回路３１，５１又は７１とは異なる接続関係である可能性が高い。
　開示された実施例は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
　本発明は、直流電源を備え、直流電源が出力した電力を一又は複数の負荷に供給する電源装置に適用できる。

Claims (12)

  1. 　直流電源及び該電源から給電される一又は複数の負荷に接続され、前記負荷への給電を制御する電源制御回路において、
    　前記電源の一端及び前記負荷に並列に接続されるＰチャネルＦＥＴ及びＮチャネルＦＥＴと、
    　該ＰチャネルＦＥＴ及びＮチャネルＦＥＴのオンオフを各制御する制御回路と
    　を備えることを特徴とする電源制御回路。
  2. 　前記ＰチャネルＦＥＴのソース及び前記ＮチャネルＦＥＴのドレインが前記電源の一端に接続され、
    　前記ＰチャネルＦＥＴのドレイン及び前記ＮチャネルＦＥＴのソースが前記負荷に接続されてあること
    　を特徴とする請求項１に記載の電源制御回路。
  3. 　前記ＰチャネルＦＥＴ及びＮチャネルＦＥＴの内の少なくとも一方に過熱、過電圧、及び過電流からの保護回路が接続されてあること
    　を特徴とする請求項１又は２に記載の電源制御回路。
  4. 　前記ＰチャネルＦＥＴ又は前記ＮチャネルＦＥＴのドレイン及びソース間の電位差を検出する電位差検出回路を更に備え、
    　該電位差検出回路は、検出した電位差が所定の電圧値以上であるか否かを判断する電圧比較判断部を有し、
    　該電圧比較判断部が前記所定の電圧値以上であると判断した場合に、前記ＮチャネルＦＥＴをオンとするように前記制御回路へ信号を出力するようにしてあること
    　を特徴とする請求項１乃至３のいずれかに記載の電源制御回路。
  5. 　前記電位差検出回路から出力される信号を入力するラッチ回路を備え、
    　該ラッチ回路を介して、前記信号を前記ＮチャネルＦＥＴに対応する制御回路へ出力するようにしてあること
    　を特徴とする請求項４に記載の電源制御回路。
  6. 　前記電圧比較判断部は、検出した電位差が前記所定の電圧値よりも低い基準値よりも低い場合に前記所定の電圧値未満であると判断するようにしてあること
    　を特徴とする請求項４に記載の電源制御回路。
  7. 　前記ＰチャネルＦＥＴの温度及び周辺温度を検出する温度検出回路を更に備え、
    　該温度検出回路は、検出した温度が所定の温度以上であるか否かを判断する温度比較判断部を有し、
    　該温度比較判断部が所定の温度以上であると判断した場合に、前記ＮチャネルＦＥＴをオンとするように前記制御回路へ信号を出力するようにしてあること
    　を特徴とする請求項１乃至６のいずれかに記載の電源制御回路。
  8. 　前記温度検出回路から出力される信号を入力するラッチ回路を備え、
    　該ラッチ回路を介して、前記信号を前記ＮチャネルＦＥＴに対応する制御回路へ出力するようにしてあること
    　を特徴とする請求項７に記載の電源制御回路。
  9. 　前記温度比較判断部は、検出した温度が前記所定の温度よりも低い基準値よりも低い場合に前記所定の温度未満であると判断するようにしてあること
    　を特徴とする請求項７に記載の電源制御回路。
  10. 　負電源を発生する負電源発生回路を更に備え、
    　前記電源からの正電圧が所定値よりも低い場合、前記負電源発生回路を少なくとも前記ＮチャネルＦＥＴに接続するようにしてあること
    　を特徴とする請求項１乃至９のいずれかに記載の電源制御回路。
  11. 　一又は複数の負荷の動作を制御する制御部と、直流電源に接続され、前記制御部からの制御信号に基づき前記負荷への給電を制御する電源制御回路とを備える電源制御装置において、
    　前記電源制御回路は、
    　前記電源の正電圧側及び前記負荷に並列に接続される、ＰチャネルＦＥＴ及びＮチャネルＦＥＴと、
    　該ＰチャネルＦＥＴ及びＮチャネルＦＥＴのオンオフを各制御する制御回路と
    　を備え、
    　前記制御部は、前記一又は複数の負荷の動作状態に応じて、前記制御回路夫々へオンオフを指示する制御信号を各出力するようにしてあること
    　を特徴とする電源制御装置。
  12. 　前記一又は複数の負荷は夫々、スリープ状態又は動作状態を含む消費電力が異なる複数の状態のいずれかで動作するようにしてあり、
    　前記制御部は、
    　前記負荷が動作状態となる場合、ＮチャネルＦＥＴ及びＰチャネルＦＥＴをいずれもオンするように制御信号を出力するようにしてあり、
    　前記負荷がスリープ状態となる場合、ＮチャネルＦＥＴをオフするように制御信号を出力するようにしてあること
    　を特徴とする請求項１１に記載の電源制御装置。
PCT/JP2011/063768 2010-06-16 2011-06-16 電源制御回路及び電源制御装置 WO2011158894A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112011102038T DE112011102038T5 (de) 2010-06-16 2011-06-16 Leistungsversorgungssteuerschaltung und Leistungsversorgungssteuervorrichtung
CN2011800299323A CN102948035A (zh) 2010-06-16 2011-06-16 电源控制电路及电源控制装置
JP2012520487A JP5408352B2 (ja) 2010-06-16 2011-06-16 電源制御回路及び電源制御装置
US13/699,844 US9280165B2 (en) 2010-06-16 2011-06-16 Power supply control circuit using N-type and P-type FETs in parallel and power supply control device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010137467 2010-06-16
JP2010-137467 2010-06-16

Publications (1)

Publication Number Publication Date
WO2011158894A1 true WO2011158894A1 (ja) 2011-12-22

Family

ID=45348287

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/063768 WO2011158894A1 (ja) 2010-06-16 2011-06-16 電源制御回路及び電源制御装置

Country Status (5)

Country Link
US (1) US9280165B2 (ja)
JP (1) JP5408352B2 (ja)
CN (1) CN102948035A (ja)
DE (1) DE112011102038T5 (ja)
WO (1) WO2011158894A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135556A (ja) * 2011-12-27 2013-07-08 Omron Automotive Electronics Co Ltd 電源装置
JP2017225245A (ja) * 2016-06-15 2017-12-21 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータ、電源アダプタおよび電子機器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947064B2 (en) * 2011-09-20 2015-02-03 Infineon Technologies Austria Ag System and method for driving an electronic switch dependent on temperature
JP6217248B2 (ja) * 2013-08-30 2017-10-25 株式会社オートネットワーク技術研究所 半導体装置
KR102213262B1 (ko) * 2014-10-06 2021-02-08 현대모비스 주식회사 Ldc의 과열 방지를 위한 ldc 제어 장치 및 그 동작 방법
CN106604382B (zh) * 2015-10-16 2020-11-27 华为技术有限公司 一种低功耗的通信方法及装置
JP6451612B2 (ja) 2015-12-03 2019-01-16 株式会社オートネットワーク技術研究所 給電制御装置
US10079594B2 (en) 2016-10-03 2018-09-18 Infineon Technologies Ag Current reduction for activated load
US11862771B1 (en) * 2017-03-01 2024-01-02 Green Cubes Technology, Llc Battery management system with integrated contactor economizer
TWI673590B (zh) * 2018-07-27 2019-10-01 威鋒電子股份有限公司 多埠電力供應裝置及其操作方法
CN108674343B (zh) * 2018-09-06 2018-12-21 新誉轨道交通科技有限公司 一种客车电源控制器及工作方法
US10942536B1 (en) * 2019-09-20 2021-03-09 Texas Instruments Incorporated Pre-regulator for an LDO
US11402265B2 (en) 2019-11-05 2022-08-02 Texas Instruments Incorporated Apparatus for integrated offset voltage for photodiode current amplifier
US11545971B2 (en) * 2019-12-17 2023-01-03 Analog Devices International Unlimited Company Aging protection techniques for power switches
US11361644B2 (en) 2019-12-18 2022-06-14 Texas Instruments Incorporated Duty cycle tuning in self-resonant piezo buzzer
US11468756B2 (en) 2020-04-02 2022-10-11 Texas Instruments Incorporated Integrated circuit for smoke detector having compatibility with multiple power supplies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107222A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 信号選択出力回路
JP2001154629A (ja) * 1999-11-29 2001-06-08 Sharp Corp 表示装置
JP2001238348A (ja) * 2000-02-21 2001-08-31 Nissan Motor Co Ltd 誘導負荷用電源装置の保護回路
JP2007172222A (ja) * 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd 電源回路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4444623A1 (de) * 1994-12-14 1996-06-27 Siemens Ag Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET
US7028819B2 (en) * 1996-02-21 2006-04-18 Hitachi, Ltd. Device and method for supplying power to a vehicle, semi-conductor circuit device for use in the same and collective wiring device for a vehicle or an automobile
US6182807B1 (en) * 1995-02-21 2001-02-06 Hitachi, Ltd. Device and method for supplying power to a vehicle, semi-conductor circuit device for use in the same and collective wiring device for a vehicle or an automobile
JPH1074394A (ja) 1996-08-30 1998-03-17 Fujitsu Ltd 半導体記憶装置
US6559692B2 (en) * 1998-04-24 2003-05-06 Cirrus Logic, Inc. Output driver for a 10baset/100basetx ethernet physical layer line interface
JP2000312143A (ja) * 1999-02-26 2000-11-07 Yazaki Corp スイッチング・デバイス
US6347028B1 (en) * 1999-06-21 2002-02-12 Lutron Electronics Co., Inc. Load control system having an overload protection circuit
US6300750B1 (en) * 2000-04-07 2001-10-09 National Semiconductor Corporation Shunt voltage regulator with self-contained thermal crowbar safety protection
JP3584832B2 (ja) * 2000-01-25 2004-11-04 オムロン株式会社 電動パワーステアリング装置
JP2001216033A (ja) * 2000-02-02 2001-08-10 Yazaki Corp 電源供給制御装置および電源供給制御方法
JP2003216252A (ja) * 2001-11-15 2003-07-31 Seiko Instruments Inc ボルテージレギュレータ
JP4438608B2 (ja) * 2004-02-16 2010-03-24 株式会社デンソー Ｈブリッジ回路の駆動装置及びｈブリッジ回路の保護方法
JP4146408B2 (ja) 2004-09-10 2008-09-10 三菱電機株式会社 ステアリング制御装置
US7924542B2 (en) * 2005-06-03 2011-04-12 Autonetworks Technologies, Ltd. Power supply controller and semiconductor device
JP4895623B2 (ja) * 2006-01-25 2012-03-14 株式会社オートネットワーク技術研究所 電力供給制御装置
JP2007213637A (ja) * 2006-02-07 2007-08-23 Elpida Memory Inc 内部電源生成回路及びこれらを備えた半導体装置
JP2007274831A (ja) * 2006-03-31 2007-10-18 Hitachi Ltd 電力変換装置
JP4688725B2 (ja) * 2006-05-09 2011-05-25 三洋電機株式会社 電源装置
JP4305875B2 (ja) * 2006-05-22 2009-07-29 富士通テン株式会社 電源制御回路及び電源制御回路を備えた電子制御装置
US7839097B2 (en) * 2007-02-03 2010-11-23 Kinetic Technologies System and method for wide-range high-accuracy-low-dropout current regulation
US8169202B2 (en) * 2009-02-25 2012-05-01 Mediatek Inc. Low dropout regulators
JP5434170B2 (ja) * 2009-03-17 2014-03-05 株式会社リコー 過電流保護装置
US8217634B2 (en) * 2009-06-18 2012-07-10 O2Micro, Inc. Current control systems with current feedbacks
US8120266B2 (en) * 2009-10-30 2012-02-21 Stmicroelectronics Design And Application Gmbh Driving circuit for driving a load

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107222A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 信号選択出力回路
JP2001154629A (ja) * 1999-11-29 2001-06-08 Sharp Corp 表示装置
JP2001238348A (ja) * 2000-02-21 2001-08-31 Nissan Motor Co Ltd 誘導負荷用電源装置の保護回路
JP2007172222A (ja) * 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd 電源回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135556A (ja) * 2011-12-27 2013-07-08 Omron Automotive Electronics Co Ltd 電源装置
JP2017225245A (ja) * 2016-06-15 2017-12-21 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータ、電源アダプタおよび電子機器

Also Published As

Publication number Publication date
US9280165B2 (en) 2016-03-08
US20130076324A1 (en) 2013-03-28
CN102948035A (zh) 2013-02-27
DE112011102038T5 (de) 2013-05-02
JPWO2011158894A1 (ja) 2013-08-19
JP5408352B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
JP5408352B2 (ja) 電源制御回路及び電源制御装置
JP4479797B2 (ja) 電子制御装置
EP1719240B1 (en) Voltage generator device, motor vehicle, control method for the voltage generator device, control method for the motor vehicle, and computer-readable recording medium storing program for causing computer to execute the control method
US10000168B2 (en) Vehicle electrical system and method for operating a vehicle electrical system
JP4862823B2 (ja) 電源安定化装置およびそれを用いた車両
US9350238B2 (en) Power supply device for vehicle including a boosting converter circuit
US9843184B2 (en) Voltage conversion apparatus
US20110115287A1 (en) Vehicular power supply circuit
US10088882B2 (en) Electronic control unit having multiple power supply routes for microcomputer core
US20110043171A1 (en) Power generation control device, vehicle equipped with power generation control device, and power generation control method
US20160380473A1 (en) System and Method for Using Solar Power to Supplement Power in a DC Electrical System
JP3997969B2 (ja) 発電制御装置
US20190308573A1 (en) Vehicle-mounted power supply device
JP5556560B2 (ja) 車両用電源装置
US20120001484A1 (en) Automotive battery over-discharge prevention device
WO2015190421A1 (ja) 電子制御装置
JP2007137093A (ja) 車両用電源システム
JP2014024535A (ja) 車両用電源装置
JP5140322B2 (ja) 車両用電源装置
JP2015035937A (ja) Ｄｃ−ｄｃコンバータ
JP6541414B2 (ja) 電源供給装置
CN109643907B (zh) 蓄电部控制装置
US8283952B2 (en) Circuit arrangement
US11646566B2 (en) Apparatus for permanent supply with a switch
JP2011213321A (ja) 車両用電源供給装置、および、車両用制御装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180029932.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11795796

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13699844

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2012520487

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 112011102038

Country of ref document: DE

Ref document number: 1120111020384

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11795796

Country of ref document: EP

Kind code of ref document: A1