WO2011040054A1 - 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール - Google Patents

絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール Download PDF

Info

Publication number
WO2011040054A1
WO2011040054A1 PCT/JP2010/052847 JP2010052847W WO2011040054A1 WO 2011040054 A1 WO2011040054 A1 WO 2011040054A1 JP 2010052847 W JP2010052847 W JP 2010052847W WO 2011040054 A1 WO2011040054 A1 WO 2011040054A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
wiring patterns
wiring pattern
potential
insulated circuit
Prior art date
Application number
PCT/JP2010/052847
Other languages
English (en)
French (fr)
Inventor
啓紀 松本
順平 楠川
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to US13/388,450 priority Critical patent/US8853559B2/en
Priority to EP10820175.7A priority patent/EP2485254A4/en
Priority to CN201080033856.9A priority patent/CN102473688B/zh
Publication of WO2011040054A1 publication Critical patent/WO2011040054A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor

Definitions

  • the present invention relates to a high-voltage insulating circuit board used for power devices such as power converters such as power semiconductor devices and inverter modules, and power semiconductor devices or inverter modules using the same.
  • an insulating circuit board (hereinafter referred to as an insulating circuit board) made of a resin insulating layer is made of, for example, a highly thermally conductive resin having excellent heat dissipation on one or both sides of a metal base board 1 such as aluminum, copper, or iron.
  • a wiring pattern 3 is formed by chemical etching or the like with a predetermined distance R1 between the wiring patterns. Configured. For example, in the case of a power semiconductor device or an inverter module, a plurality of semiconductor elements and passive elements are mounted on the wiring pattern 3 on the insulating circuit board.
  • the thermal conductivity of the insulating layer 2 is improved by increasing the filling of the inorganic filler into the insulating layer 2 resin or by reducing the thickness of the insulating layer 2. Is planned. In order to increase the amount of filler in the former insulating layer 2 resin, an alumina resin mixed with 70 vol% or more in the insulating resin in contact with the metal base substrate 1 has been developed.
  • the main cause is partial discharge 4 due to electric field concentration at the end of the wiring pattern 3.
  • the partial discharge 4 forms a discharge path (creeping discharge 6) on the dendron along the surface of the insulator, leading to dielectric breakdown.
  • the wiring pattern 3 formed by chemical etching or the like because of cost advantage generally has a shape in which the side surface portion of the wiring pattern 3 is on an arc as shown in FIG.
  • the side surface portion of the wiring pattern 3 in contact with the creeping portion of the insulating layer 2 has a sharp pointed shape.
  • the electric field concentrates at the end of the wiring pattern 3 and the partial discharge 4 is easily generated from this point.
  • it is effective to round the sharp shape at the end of the wiring pattern 3.
  • Patent Document 1 as shown in FIG.
  • Patent Document 2 proposes a method of melting and smoothing the ends of the wiring pattern 3 by preliminary discharge, laser, or the like.
  • [Patent Document 1] since the insulating layer 2 is provided with the concave portion 7, a pretreatment is required, and the cost becomes higher when compared with the conventional wiring pattern 3 forming method.
  • [Patent Document 2] since the shape processing of the end portion of the wiring pattern 3 is necessary by electric discharge, laser, or the like, the cost is similarly increased.
  • [Patent Document 2] is applicable only to ceramic substrates, so that the range of application is limited, and solder wettability is reduced due to an increase in substrate temperature at the time of melting. There are many issues such as the need for technology.
  • the object of the present invention is to reduce the electric field concentration at the end of the wiring pattern 3 while suppressing the partial discharge 4 while using the existing insulating circuit board and the method for forming the wiring pattern 3 by chemical etching.
  • the object is to provide an insulated circuit board.
  • Another object of the present invention is to provide a power semiconductor device or an inverter module with high insulation reliability by using an insulated circuit board using the wiring pattern 3.
  • the present invention provides a metal base substrate and an insulating circuit substrate in which a wiring pattern is formed on at least one surface of the metal base substrate via an insulating layer. Between the two adjacent wiring patterns, one or more wiring patterns or conductors that are in contact with the insulating layer and have a potential between the potential differences between the adjacent wiring patterns are arranged.
  • the insulating layer in contact with the metal base substrate and the wiring pattern is a resin mainly composed of an epoxy resin, a resin mainly composed of a polyimide resin, a resin mainly composed of a silicone resin, and an acrylic resin. Any one of a resin mainly composed of urethane resin and a resin mainly composed of urethane resin, or a resin composed of a modified product or a mixture thereof.
  • the inorganic filler dispersed in the insulating resin of the insulating layer in contact with the metal base substrate and the wiring pattern is Al 2 O 3 (alumina), SiO 2 (silica), AlN ( Aluminum nitride), BN (boron nitride), ZnO (zinc oxide), SiC (silicon carbide), Si 3 N 4 (silicon nitride), MgO (magnesium oxide), or filling that improves heat dissipation and insulation equivalent to these It is characterized by being a material or a mixture of two or more of them.
  • the insulating layer in contact with the metal base substrate and the wiring pattern is mainly composed of Al 2 O 3 (alumina), ZrO 2 (zirconia), AlN (aluminum nitride), and BN (boron nitride).
  • the basic components are made of metal oxides, and are baked and hardened by high-temperature heat treatment, or glass components are mixed with the ceramic materials It is characterized by being an inorganic material consisting of a modified product and a mixture.
  • the present invention is characterized in that, in the insulated circuit board, a resistor is provided between the two adjacent wiring patterns in which a potential difference exists in order to provide a potential between the potential differences between the adjacent wiring patterns.
  • the present invention is characterized in that in the insulated circuit board, the potential between the potential differences between the adjacent wiring patterns is provided from a circuit that creates a potential other than on the insulated circuit board.
  • the present invention provides a power semiconductor device or an inverter module using the above-described insulated circuit board, mounted with a circuit component including a semiconductor element connected to the wiring pattern, and provided with a wiring pattern. It is to provide.
  • the present invention provides a metal base substrate, a wiring pattern formed on at least one surface of the metal base substrate via an insulating layer, and a semiconductor element connected to the wiring pattern.
  • a power semiconductor device comprising: one or more wiring patterns having a potential between the adjacent wiring patterns between the two adjacent wiring patterns having a potential difference among the wiring patterns, wherein the insulating layer is in contact with the insulating layer; Alternatively, a conductor is provided.
  • the present invention is a power semiconductor device, wherein the two adjacent wiring patterns are an input potential wiring pattern and a ground potential wiring pattern.
  • the present invention is a power semiconductor device, wherein the two adjacent wiring patterns are three-phase AC output wiring patterns connected to the semiconductor element.
  • the present invention is to provide an inverter module including the power semiconductor device described above.
  • the present invention while using the conventional insulated circuit board configuration and wiring pattern forming method, the electric field concentration at the end of the wiring pattern to which a high voltage is applied is reduced and the partial discharge resistance is improved. Therefore, an insulating circuit board with high insulation reliability can be realized at low cost even in high-density mounting wiring with a small distance between wiring patterns. And it is realizable to provide a power semiconductor device or an inverter module with high insulation reliability using this.
  • FIG. 3 is a cross-sectional view of an insulating circuit board and a wiring pattern for explaining a wiring pattern end shape of JP-A-2001-057409. It is an insulated circuit board top view for demonstrating the wiring pattern upper surface shape of this invention.
  • FIG. 6 are cross-sectional views of an insulated circuit board according to an embodiment of the present invention.
  • the embodiment shown in FIG. 6 is the same as the conventional embodiment shown in FIG. 2 between the adjacent wiring patterns 31 and 33 that are separated by the distance R1 between the wiring patterns.
  • a new wiring pattern 32 is arranged at the position of the distance R2, and the other configurations are the same as those shown in FIG. 2 unless otherwise specified.
  • the embodiment of FIG. 6 is significantly different from the conventional embodiment in that the wiring pattern 32 disposed between the adjacent patterns 31 and 33 in FIG.
  • the pattern 31 and 33 have an intermediate potential between the potential differences.
  • the potential of the wiring pattern 32 in FIG. 6 is 500 V
  • the wiring patterns 31 and 32 or the wiring pattern 32 is provided.
  • 33 is 500V.
  • the potential difference between the adjacent wiring patterns 31 and 33 is the potential difference at a certain temporary point when the potential applied to the wiring pattern 3 changes in time series and the potential difference between the adjacent wiring patterns 31 and 33 changes. I mean. Therefore, even if the potential difference between the adjacent wiring patterns 31 and 33 does not increase at a certain point, the potential difference between the adjacent wiring patterns 31 and 33 increases at different points in time. It is.
  • the potential difference between the wiring patterns 3 is 350 V or less. This is because no discharge occurs in the void.
  • the potential difference between adjacent wiring patterns 32 or conductors is 350 V or less.
  • Paschen's law even if a void or the like occurs when a space other than the wiring pattern 32 or the conductor insulating layer 2 is filled with a filler such as a sealing resin, This is because if the wiring pattern 32 according to the invention or the potential difference between the conductors is 350 V or less, no discharge occurs in the void.
  • the partial discharge resistance of the insulated circuit board in FIG. 2 can be improved.
  • the newly arranged wiring pattern 32 has the same material and shape as the adjacent wiring patterns 31 and 33. Therefore, the embodiment of the present invention can be easily realized by the conventional insulation circuit configuration and the method of forming the wiring pattern 3, and the insulation of the insulation circuit board can be improved at low cost.
  • the wiring pattern 32 or conductor preferably has a wiring pattern length R4 or conductor length equal to or greater than the orientation length R3 of the high potential difference wiring patterns 31 and 33 as shown in FIG.
  • the wiring patterns 31 and 32, 32 and 33 on the insulating circuit board may be connected by a chip resistor 81 as shown in FIG.
  • a chip resistor 81 having a vertical and horizontal size of 1 mm or less is also commercially available, and can be easily mounted on the high-density mounting wiring pattern 3 which is assumed to be applied to the present invention.
  • FIG. 8 shows an embodiment in which the present invention is applied to a power semiconductor device provided with a motor control system inverter circuit board or an inverter module.
  • the outline of the motor control system inverter circuit is generally a three-phase output inverter using six switching elements 9, as shown in the circuit diagram of FIG.
  • a direct current from the converter is input via a smoothing capacitor, and is converted into a three-phase alternating current by the switching element 9 to rotate the motor.
  • the wiring configuration shown in FIG. 8 assumes a high-power inverter, and is equipped with six IGBT switching elements 9A-F and six free-wheeling diodes 10A-F.
  • the highest potential difference in the wiring pattern 3 shown in FIG. 8 is between the input and the ground and the output portion of the three-phase alternating current.
  • wiring patterns 32A, 32B, and 32C having intermediate potentials are provided, respectively, to reduce the electric field concentration at the ends of the high potential side wiring patterns 31A, 31B, 31C, and 31D.
  • the six wiring patterns 3 on the left in FIG. 8 are the gate signal wiring patterns 11A-F for controlling the IGBT switching elements 9A-F.
  • the wiring pattern 32 is not provided.
  • the low potential side wiring patterns 33A-33D may be used instead of the low potential side wiring patterns 31A-31D.
  • a power semiconductor device or inverter module with high insulation reliability can be realized at low cost.
  • FIG. 10 is a sectional view model for analysis of an insulated circuit board according to an embodiment of the present invention.
  • the wiring patterns 31 and 33 are formed by chemical etching, and the wiring pattern 32 according to the present invention.
  • the side surface inclination angles of the wiring patterns 31, 32, and 33 are 60 degrees, respectively.
  • the wiring patterns 31 and 33 are separated from each other by an inter-wiring pattern distance R1, and the wiring pattern 32 is located at an equal distance from the wiring patterns 31 and 33 by an inter-wiring pattern distance R2.
  • the potentials of the wiring patterns 31, 32, and 33 are 900, 450, and 0V, respectively.
  • FIG. 11 is a sectional view model for analysis of an insulated circuit board according to another embodiment of the present invention.
  • the wiring patterns 31 and 33 are formed by chemical etching, and the wiring pattern 32 according to the present invention.
  • the side surface inclination angles of the wiring patterns 31, 32, and 33 are 60 degrees, respectively.
  • the wiring patterns 31 and 33 are separated from each other by an inter-wiring pattern distance R1, and the wiring pattern 32 is located at an equal distance from the wiring patterns 31 and 33 by an inter-wiring pattern distance R2.
  • the potentials of the wiring patterns 31, 32, and 33 are 900, 450, and 0V, respectively.
  • FIG. 12 is a sectional view model for analysis of an insulated circuit board according to another embodiment of the present invention.
  • the wiring patterns 31 and 33 are formed by chemical etching and the wiring patterns 32A and 32B according to the present invention.
  • the side surface inclination angles of the wiring patterns 31, 33, 32A, and 32B are 60 degrees.
  • the wiring patterns 31 and 33 are separated from each other by the distance R1 between the wiring patterns, and the wiring patterns 32A and 32B are located at equal intervals between the wiring patterns 31 and 33 and separated by the distance R2 between the wiring patterns.
  • the potentials of the wiring patterns 31, 32A, 32B, and 33 are 900, 600, 300, and 0V, respectively.
  • FIG. 13 is a sectional view model for analysis of an insulated circuit board according to another embodiment of the present invention.
  • the wiring patterns 31 and 33 are formed by chemical etching, and the wiring patterns 32B and 32A according to the present invention.
  • the side surface inclination angles of the wiring patterns 31, 33, 32B, and 32A are each 60 degrees.
  • the wiring patterns 31 and 33 are separated from each other by the distance R1 between the wiring patterns, and the wiring patterns 32B and 32A are located at equal intervals between the wiring patterns 31 and 33 and separated by the distance R2 between the wiring patterns.
  • the potentials of the wiring patterns 31, 32A, 32B, and 33 are 900, 600, 300, and 0V, respectively.
  • FIG. 14 is a cross-sectional model for analysis simulating an insulated circuit board based on a conventional wiring pattern 3.
  • An epoxy resin (relative dielectric constant 4) insulating layer 2 having a thickness of 2.0 mmt is provided on a metal base substrate 1 having a thickness of 2.0 mmt, and an electrolytic copper foil having a thickness of 0.1 mmt is further bonded thereon.
  • the wiring patterns 31 and 33 are formed by chemical etching.
  • the side surface inclination angles of the wiring patterns 31 and 33 are each 60 degrees.
  • the wiring patterns 31 and 33 are separated by a distance R1 between the wiring patterns, and the potentials of the wiring patterns 31 and 33 are 900 and 0 V, respectively.
  • FIG. 15 is a sectional model for analysis simulating another insulated circuit board based on the conventional wiring pattern 3.
  • An epoxy resin (relative dielectric constant 4) insulating layer 2 having a thickness of 0.2 mmt is provided on a metal base substrate 1 having a thickness of 2.0 mmt, and an electrolytic copper foil having a thickness of 0.1 mmt is further bonded thereon.
  • the wiring patterns 31 and 33 are formed by chemical etching.
  • the side surface inclination angles of the wiring patterns 31 and 33 are each 60 degrees.
  • the wiring patterns 31 and 33 are separated by a distance R1 between the wiring patterns, and the potentials of the wiring patterns 31 and 33 are 900 and 0 V, respectively.
  • Simulation result 1 The analysis model of the embodiment shown in FIG. 10 using the wiring pattern configuration on the insulated circuit board according to the present invention and the analysis model of the comparative example 1 shown in FIG. 14 simulating the conventional wiring pattern configuration on the insulating circuit board.
  • the analysis was performed when the pattern width of the wiring pattern 32 was fixed to 0.5 mm and the distance R1 between the wiring patterns was changed to 1.0 mm, 1.5 mm, and 2.0 mm.
  • Table 1 shows the implementation shown in FIG. 10 for the local electric field at the end of the high potential side wiring pattern 31 calculated in Comparative Example 1 when the distance R1 between the wiring patterns is 1.0 mm, 1.5 mm, and 2.0 mm.
  • the local electric field ratio of the edge part of the high potential side wiring pattern 31 of an example is shown.
  • the Example and Comparative Example 1 shown in FIG. 10 are analysis models in which the thickness of the insulating layer 2 is increased to 2.0 mmt. This is to eliminate the influence of the metal base substrate 1 on the local electric field at the end of the high potential side wiring pattern 31 by providing a sufficient distance between the high potential side wiring pattern 31 and the metal base substrate 1. That is, in the example and the comparative example 1 shown in FIG. 10, the contribution of the wiring pattern 33 or the wiring patterns 32 and 33 to the local electric field at the end of the high potential side wiring pattern 31 is large. Therefore, Table 1 shows the results of evaluating the effects of the present invention alone.
  • the local electric field at the end of the high potential side wiring pattern 31 in the embodiment shown in FIG. Lower than the electric field. Therefore, by arranging the wiring pattern 32 according to the present invention between the high potential difference wiring patterns 31 and 33, the local electric field reduction effect at the end of the high potential side wiring pattern 31 can be obtained.
  • Simulation result 2 The analysis model of each embodiment shown in FIGS. 11, 12, and 13 using the wiring pattern configuration on the insulated circuit board according to the present invention, and the comparison shown in FIG. 15 showing the conventional wiring pattern configuration on the insulated circuit board.
  • the wiring pattern width of the wiring patterns 32, 32A, and 32B is fixed to 0.5 mm and the distance R1 between the wiring patterns is changed to 1.0 mm, 1.5 mm, and 2.0 mm, for the analysis model of Example 2.
  • the analysis model of Example 2 was analyzed.
  • Table 2 shows examples of comparative example 2, FIG. 11, FIG. 12, and FIG. 13 with respect to the local electric field at the end portion of high potential side wiring pattern 31 of comparative example 2 when wiring pattern distance R1 is 1.0 mm.
  • the local electric field ratio of the edge part of the high potential side wiring pattern 31 is shown.
  • the thickness of the insulating layer 2 is as thin as 0.2 mmt, and is closer to the thickness of the insulating layer 2 of the actual insulating circuit board. Therefore, Table 2 shows the result of evaluating the effect of the present invention on a model closer to the actual insulated circuit board configuration.
  • the numerical values in parentheses in the results of the examples of FIGS. 11, 12, and 13 indicate the distance R2 between the wiring patterns.
  • the local electric field at the end of the high-potential side wiring pattern 31 does not change even if the distance R1 between the wiring patterns is different. This indicates that the local electric field at the end portion of the high potential side wiring pattern 31 is strongly influenced by the metal base substrate 1 that is brought close to, and the influence of the low potential side wiring pattern 33 is slight.
  • the local electric field of the high potential side wiring pattern 31 in the comparative example 2 is reduced. Accordingly, the effect of the present invention can be sufficiently obtained even in the local electric field at the end portion of the high potential side wiring pattern 31 that is strongly influenced by the metal base substrate 1. In particular, the smaller the wiring pattern distance R1, the greater the effect.
  • the effect of the present invention is further enhanced by arranging more wiring patterns 32 between the high potential difference wiring patterns 31 and 33.
  • the example of FIG. 13 in which the arrangement order of the wiring patterns 32A and 32B is reversed from the example of FIG. 12 reduces the local electric field at the end of the high potential side wiring pattern 31 in the comparative example 2.
  • the effect of the present invention is small compared to the embodiment of FIG. Therefore, more wiring patterns 32 are arranged between the high-potential difference wiring patterns 31 and 33, and the potential of the arrangement pattern 32 is sequentially increased from the high-potential side wiring pattern 31 toward the low-potential side wiring pattern 33. By making it smaller, the effect of the present invention can be obtained more greatly.
  • the local electric field ratio at the end of the wiring pattern 31 is shown.
  • the numbers in parentheses are the distance R1 between the wiring patterns and the pattern widths of the wiring patterns 31A and 32B.
  • the local electric field at the end of the high-potential side wiring pattern 31 is reduced as the distance R2 between the wiring patterns is smaller in the examples of FIGS. Therefore, by arranging the wiring pattern 32 according to the present invention at a distance closer to the wiring patterns 31 and 33 between the high potential difference wiring patterns 31 and 33, the effect of the present invention can be greatly obtained. Further, in the embodiment of FIG. 12 where the distance R2 between the wiring patterns is 0.25 mm, even when the distance R1 between the wiring patterns is different, the effect of the present invention is the same as that between the wiring patterns. When the distance R2 is constant, it does not depend on the pattern width of the wiring patterns 32A and 32B.
  • the width of the wiring pattern 32 is made smaller, and more wiring patterns 32 whose potential decreases in order from the high potential wiring pattern 31 toward the low potential wiring pattern 33 are arranged between the high potential difference wiring patterns 31 and 33. By doing so, the effect of the present invention can be obtained more greatly.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　本発明は、例えば、パワー半導体装置，インバータモジュール等の電力変換器等の電力機器に使用される高電圧絶縁回路基板に関し、配線パターン端部の電界集中を低減し、部分放電を抑制，信頼性の高い絶縁回路基板を提供することにある。本発明は金属ベース基板と、該金属ベース基板の少なくとも一方の面に絶縁層を介して配線パターンが形成される絶縁回路基板において、前記配線パターンのうち電位差が存在する二つの隣接配線パターン間に、前記絶縁層に接し、前記隣接配線パターン間電位差の間の電位を有するひとつ以上の配線パターン、又は導体を配設したことを特徴とするものである。本発明によれば、高電圧が印加される配線パターン端部の電界集中を低減し、耐部分放電性が向上する。

Description

絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール 参照による取り込み
　本出願は、２００９年９月３０日に出願された日本特許出願第２００９－２２５９０３号の優先権を主張し、その内容を参照することにより本出願に取り込む。
　本発明は、例えば、パワー半導体装置，インバータモジュール等の電力変換器等の電力機器に使用される高電圧絶縁回路基板、およびそれを用いたパワー半導体装置、又は、インバータモジュールに関するものである。
　従来、車載向けなど苛酷な温度環境にさらされる電子機器用絶縁回路基板には、優れた放熱・耐熱性を持つセラミック基板が主流であった。しかし、電子機器の低コスト化の要請に伴い、絶縁層に高放熱絶縁樹脂を用いた樹脂基板へのシフトが年々増加している。
　樹脂絶縁層による絶縁回路基板（以下、絶縁回路基板と称す）は、図２に示すようにアルミニウム，銅，鉄などの金属ベース基板１の片面または両面に、放熱性に優れる高熱伝導樹脂等の熱伝導性を改善した絶縁層２を介して、粗化処理された銅箔等の金属箔を貼り合わせた後、配線パターン３が所定の配線パターン間距離Ｒ１だけ離れて化学エッチング等によって形成されて構成されている。そして例えばパワー半導体装置、又はインバータモジュールなら、絶縁回路基板上配線パターン３の上に複数の半導体素子と受動素子が搭載される。しかし、近年の電力変換用パワー半導体装置やインバータモジュールは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの大容量スイッチング素子が用いられており、過剰な発熱が問題となっている。現在、発生する熱を効率的に金属ベース基板１に伝えるためには、絶縁層２樹脂中への無機充填材の高充填化や絶縁層２薄肉化により、絶縁層２の熱伝導率の改善が図られている。前者の絶縁層２樹脂中への充填材の高充填化に対しては、金属ベース基板１に接する絶縁樹脂中にアルミナ充填材を７０Ｖｏｌ％以上混合させたものも開発されており、１０Ｗ／ｍＫに達する高い熱伝導率を実現している。また後者の絶縁層２の薄肉化に対しては、層厚で約２００μmt程度、最薄のものでは約１００μmtによる絶縁層２を用いた絶縁回路基板が開発されている。しかし、このような絶縁回路基板に、近年の大容量化に伴う高電圧が常時印加された場合、短時間で絶縁破壊するという問題が起こり得る。
　上記に挙げた絶縁破壊の説明を図３を用いて説明する。図３に示されるように高電圧が印加される配線パターン３において、配線パターン３端部での電界集中による部分放電４の発生が主な原因となっている。特に、印加電圧の極性が連続して変化する交流電圧の場合、放電が連続的に発生し、その結果絶縁層２を劣化させ、トリー５と呼ばれる樹枝状の放電劣化痕が形成され、やがて絶縁破壊する。また、搭載部品の高密度化による配線パターン３の近接化に対しても、部分放電４により絶縁物の表面に沿って樹枝上の放電路（沿面放電６）が形成され絶縁破壊に至る。現在、コスト的優位性から化学エッチング等により形成される配線パターン３は、図３のように配線パターン３側面部が円弧上となる形状が一般的であり、配線パターン３の側面部分、より詳細には絶縁層２の沿面部分に接した配線パターン３側面部が鋭角に尖った形状となる。その結果、配線パターン３端部に電界が集中し、ここを起点として部分放電４が容易に発生するという問題がある。配線パターン３端部における電界集中を緩和するためには、配線パターン３端部の鋭利形状に丸みを持たせることが有効であり、〔特許文献１〕では、図４に示すように周辺の端部を曲面にした絶縁層２の凹部７に配線パターン３を形成することにより、配線パターン３端部形状に丸みを持たせている。さらに、〔特許文献２〕では、予備放電やレーザ等により、配線パターン３端部を溶融、滑らかにする方法が提案されている。
特開２００１－０５７４０９号公報 特開２００１－１７７０５４号公報
　しかしながら、〔特許文献１〕では絶縁層２に凹部７を設けることから前処理を必要とし、従来の配線パターン３形成方法と比較した場合、コスト高となる。また〔特許文献２〕でも、放電やレーザ等により配線パターン３端部の形状加工が必要なことから、同様にコスト高となる。さらに〔特許文献２〕は、セラミック基板にのみ適応可能であることから適応範囲が限定されていること、溶融時の基板温度の上昇による半田濡れ性が低下するため適切な処理時間等細かな処理技術が必要とされることなど、多くの課題がある。これに対し本発明の目的は、既存の絶縁回路基板および化学エッチングによる配線パターン３形成方法を用いながらも、配線パターン３端部の電界集中を低減し、部分放電４を抑制，信頼性の高い絶縁回路基板を提供することにある。さらにはこの配線パターン３を用いた絶縁回路基板を使用することにより、絶縁信頼性の高いパワー半導体装置、又はインバータモジュールを提供することにある。
　上記目的を達成するために、本発明は金属ベース基板と、該金属ベース基板の少なくとも一方の面に絶縁層を介して配線パターンが形成される絶縁回路基板において、前記配線パターンのうち電位差が存在する二つの隣接配線パターン間に、前記絶縁層に接し、前記隣接配線パターン間電位差の間の電位を有するひとつ以上の配線パターン、又は導体を配設したことを特徴とするものである。
　更に、本発明は絶縁回路基板において、前記金属ベース基板および前記配線パターンに接する絶縁層が、エポキシ樹脂を主体とする樹脂，ポリイミド樹脂を主体とする樹脂，シリコーン樹脂を主体とする樹脂，アクリル樹脂を主体とする樹脂，ウレタン樹脂を主体とする樹脂のいずれの樹脂か、あるいはこれらの変成物，混合物からなる樹脂であることを特徴とするものである。
　更に、本発明は絶縁回路基板において、前記金属ベース基板および前記配線パターンに接する絶縁層の絶縁樹脂中に分散させる無機充填材が、Ａｌ2Ｏ3（アルミナ），ＳｉＯ2（シリカ），ＡｌＮ（窒化アルミ），ＢＮ（窒化ホウ素），ＺｎＯ（酸化亜鉛），ＳｉＣ（炭化珪素），Ｓｉ3Ｎ4（窒化珪素），ＭｇＯ（酸化マグネシウム）、あるいはこれらに準ずる放熱性および絶縁性を向上させる充填材、あるいはそれぞれの中から２種以上を混合させたものであることを特徴とするものである。
　更に、本発明は絶縁回路基板において、前記金属ベース基板および配線パターンに接する絶縁層が、Ａｌ2Ｏ3（アルミナ），ＺｒＯ2（ジルコニア），ＡｌＮ（窒化アルミ），ＢＮ（窒化ホウ素）を主体とするいずれのセラミックス材か、あるいはこれらのセラミックス材と同等の特性を持ち、基本成分が金属酸化物からなり、高温の熱処理によって焼き固められたセラミックス材、あるいは前記セラミックス材にガラス成分を混ぜ合わせた変成物，混合物からなる無機材料であることを特徴とするものである。
　更に、本発明は絶縁回路基板において、前記隣接配線パターン間電位差の間の電位を設けるために、電位差が存在する前記二つの隣接配線パターン間に抵抗を備えたことを特徴とするものである。
　更に、本発明は絶縁回路基板において、前記隣接配線パターン間電位差の間の電位は、前記絶縁回路基板上以外で電位を作る回路から提供されることを特徴とするものである。
　更に、本発明は前述の絶縁回路基板を用い、前記配線パターンに接続される半導体素子を含む回路部品が搭載され、配線パターンが施されていることを特徴とするパワー半導体装置、またはインバータモジュールを提供することにある。
　また、上記目的を達成するために、本発明は金属ベース基板と、該金属ベース基板の少なくとも一方の面に絶縁層を介して形成された配線パターンと、該配線パターンに接続される半導体素子とを備えたパワー半導体装置において、前記配線パターンのうち電位差が存在する二つの隣接配線パターン間に、前記絶縁層に接し、前記隣接配線パターン間電位差の間の電位を有する１つ以上の配線パターン、又は導体を配設したことを特徴とするものである。
　更に、本発明はパワー半導体装置において、前記二つの隣接配線パターンが、入力電位配線パターンと接地電位配線パターンであることを特徴とするものである。
　更に、本発明はパワー半導体装置において、前記二つの隣接配線パターンが、前記半導体素子に接続された３相交流の出力配線パターンであることを特徴とするものである。
　更に、本発明は前述のパワー半導体装置を備えたインバータモジュールを提供することにある。
　本発明によれば、従来の絶縁回路基板構成および配線パターン形成方法を用いながらも、高電圧が印加される配線パターン端部の電界集中を低減し、耐部分放電性が向上する。そのため、配線パターン間距離が小さな高密度実装配線においても、絶縁信頼性が高い絶縁回路基板を低コストで実現できる。そして、これを利用した絶縁信頼性の高いパワー半導体装置、又は、インバータモジュールを提供することが実現できる。
　本発明の他の目的、特徴及び利点は添付図面に関する以下の本発明の実施例の記載から明らかになるであろう。
本発明の一実施例を説明するための絶縁回路基板および配線パターンの断面図である。 従来の絶縁回路基板および配線パターンを説明するための断面図である。 従来の絶縁回路基板および配線パターンの拡大断面図であり、配線パターン端部の鋭利な形状および配線パターン端部の電界集中，トリー劣化，沿面放電を説明するための断面図である。 特開２００１－０５７４０９号の配線パターン端部形状を説明するための絶縁回路基板および配線パターンの断面図である。 本発明の配線パターン上面形状を説明するための絶縁回路基板上面図である。 本発明の一実施例を示す絶縁回路基板および配線パターン断面図であり、中間電位を有する配線パターンを説明するための図である。 本発明の一実施例を示し、中間電位を作るための受動素子および接続方法を説明するための斜視図である。 本発明を、モータ駆動用インバータ回路基板に適応した際の絶縁回路基板上面図である。 モータ駆動用インバータの回路構成を説明するための回路図である。 本発明の一実施例を用いた絶縁回路基板および配線パターン断面の解析モデル図である。 本発明の他の実施例による絶縁回路基板および配線パターン断面の解析モデル図である。 本発明の他の実施例による絶縁回路基板および配線パターン断面の解析モデル図である。 本発明の他の実施例による絶縁回路基板および配線パターン断面の解析モデル図である。 従来の絶縁回路基板および配線パターン断面の解析モデル図である。 従来の他の絶縁回路基板および配線パターン断面の解析モデル図である。
　以下、図面を用いて本発明の実施例を説明する。
　以下の説明に用いる図面は模式的なものであり、厚みと平面寸法との関係、各層厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
〔第１実施例〕
　図１、６は、本発明の一実施形態による絶縁回路基板断面図である。図６に示す実施形態は、従来の実施形態を示す図２において、配線パターン間距離Ｒ１だけ離れる隣接配線パターン３１と３３の間に、前記配線パターン３１と３３からそれぞれ等距離となる配線パターン間距離Ｒ２の位置に、新たな配線パターン３２を配設した構成となっており、他の構成は特に言及しない限りは図２に示した構成と同様である。
　ここで、図６の実施形態が従来の実施形態と大きく異なる点は、図２における隣接パターン３１と３３の間に配設された配線パターン３２が、二つの抵抗８によって分圧され、前記配線パターン３１と３３の電位差の中間電位を有する点にある。例えば、図２における高電位側配線パターン３１が１ｋＶ、低電位側配線パターン３３が０Ｖの電位を有する場合、図６における配線パターン３２の電位は５００Ｖとなり、配線パターン３１と３２、もしくは配線パターン３２と３３の電位差が５００Ｖとなる。
　本実施例における隣接配線パターン３１と３３の電位差とは、配線パターン３に印加される電位が時系列に変化し、隣接配線パターン３１と３３の電位差が変化する場合において、ある一時点での電位差のことをいう。従って、ある一時点においては隣接配線パターン３１と３３の電位差が高くならなくても、異なる時点におていは隣接配線パターン３１と３３の電位差が大きくなる場合、前記隣接配線パターン３１と３３に含まれる。
　また、本発明において、高電位差隣接配線パターン３１と３３の電位差の間の電位を有する配線パターン３２もしくは導体を一つ以上配設した場合、高電位側配線パターン３１と配線パターン３２の電位差、および配線パターン３２と低電位側配線パターン３３の電位差が、３５０Ｖ以下となることが望ましい。これは、パッシェンの法則か得られる値である。パッシェンの法則では、常温の空気中において、平行電界を仮定した場合の火花放電発生時における電位差の最低値が約３５０Ｖであることを述べている。そのため、配線パターン３１，３２，３３に接する絶縁層２以外の空間が封止樹脂等の充填材で満たされた際に、ボイド等の発生があったとしても、配線パターン３間電位差が３５０Ｖ以下であれば、ボイド中で放電は発生しないためである。
　また、本発明において、配線パターン３２もしくは導体を二つ以上配設した場合、隣り合う配線パターン３２同士もしくは導体同士の電位差が３５０Ｖ以下となることが望ましい。この結果、前述のパッシェンの法則より、配線パターン３２もしくは導体の絶縁層２に接する以外の空間が封止樹脂等の充填材で満たされた際に、ボイド等の発生があったとしても、本発明による配線パターン３２もしくは導体同士の電位差が３５０Ｖ以下であれば、ボイド中で放電は発生しないためである。
　その結果、本実施形態によれば、隣接配線パターン３間の電位差が減少することから、電圧印加時、高電位側配線パターン３１の端部における電界集中を緩和させて、これにより部分放電電圧を上昇させ、図２における絶縁回路基板の耐部分放電性能を向上させることができる。
　また、新たに配設する配線パターン３２は隣接する配線パターン３１および３３と同様の材質，形状である。そのため、従来の絶縁回路構成および配線パターン３の形成方法で、本発明による実施の形態を容易に実現でき、低コストで絶縁回路基板の絶縁性を向上させることができる。
　そして、前記配線パターン３２もしくは導体は、図５に示されるように高電位差配線パターン３１と３３の配向長Ｒ３以上の配線パターン長Ｒ４もしくは導体長を持つことが望ましい。
　更に、図６に示される発明の形態を実施するには、例えば、図７に示すようにチップ抵抗８１で絶縁回路基板上配線パターン３１と３２，３２と３３を接続すればよい。チップ抵抗８１は縦横１mm以下の小型品も市販されており、本発明の適応を想定している高密度実装用配線パターン３においても容易に実装できる。
　また、絶縁回路基板上の配線パターン３密度が高く、高電位差配線パターン３１と３３の間の電位差を作るための素子、例えばチップ抵抗等を、絶縁回路基板上配線パターン３に実装できない場合、絶縁回路基板上以外で配線パターン３２用の電位を作ればよい。それらは例えば、絶縁回路基板に電源を供給するバスバー配線や、電源用コンデンサ端子部などが相当し、ここで作られた中間電位を含む入力電圧を絶縁回路基板に供給すればよい。
　この結果、高密度に配線パターンが形成され隙間なく素子が実装された絶縁回路基板においても、容易に中間電位を得ることができる。
〔第２実施例〕
　図８は、本発明をモータ制御系インバータ回路基板を備えたパワー半導体装置、又は、インバータモジュールに適応した実施例である。
　モータ制御系インバータ回路の概略は、一般に図９の回路図で示されるように、スイッチング素子９を６個用いた３相出力インバータが用いられる。モータ制御用インバータは、コンバータからの直流電流が平滑コンデンサを介して入力され、スイッチング素子９によって３相交流に変換されモータを回転させる。ここで図８に示される配線構成は、高出力用インバータを想定したものであり、６つのＩＧＢＴスイッチング素子９Ａ－Ｆと６つの還流ダイオード１０Ａ－Ｆが搭載される。
　ここで図８に示される配線パターン３で最も高電位差となるのは、入力－Ｇｒｏｕｎｄ間および、３相交流の出力部である。そのため、それぞれに中間電位となる配線パターン３２Ａ，３２Ｂ，３２Ｃを配設し、高電位側配線パターン３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ端部の電界集中を低減している。ここで、図８の左における６つの配線パターン３は、ＩＧＢＴスイッチング素子９Ａ－Ｆを制御するゲート信号用配線パターン１１Ａ－Ｆであるが、一般にゲート信号電圧は小さいため、電界集中緩和のための配線パターン３２は配設されていない。なお、低電位側配線パターン３１Ａ－３１Ｄの代わりに低電位側配線パターン３３Ａ－３３Ｄを用いてもよい。
　本実施例によれば、配線パターン間距離が小さな高密度実装配線を採用したパワー半導体装置、又は、インバータモジュールにおいても、絶縁信頼性が高いパワー半導体装置、又は、インバータモジュールを低コストで実現できる。
〔第３実施例〕
（電界シミュレーション）
　以下本発明の効果を検証するために、本発明の実施例および比較例に対して解析モデルを作成し、高電位配線パターン３１端部における局部電界をシミュレーションによって導出した。
　図１０は本発明の一実施例による絶縁回路基板の解析用断面図モデルである。
　厚さ２.０mmtの金属ベース基板１上に厚さ２.０mmtのエポキシ樹脂（比誘電率４）絶縁層２があり、さらにその上に厚さ０.１mmtの電解銅箔を貼り合わせた後、化学エッチングにより形成された配線パターン３１，３３、および本発明による配線パターン３２からなる。配線パターン３１，３２，３３の側面傾斜角はそれぞれ６０度である。また、配線パターン３１および３３は、配線パターン間距離Ｒ１だけ離れており、さらに配線パターン３２は、配線パターン３１および３３から等距離に、配線パターン間距離Ｒ２だけ離れて位置する。配線パターン３１，３２，３３の電位はそれぞれ、９００，４５０，０Ｖである。
〔第４実施例〕
　図１１は本発明の他の実施例による絶縁回路基板の解析用断面図モデルである。
　厚さ２.０mmtの金属ベース基板１上に厚さ０.２mmtのエポキシ樹脂（比誘電率４）絶縁層２があり、さらにその上に厚さ０.１mmtの電解銅箔を貼り合わせた後、化学エッチングにより形成された配線パターン３１，３３、および本発明による配線パターン３２からなる。配線パターン３１，３２，３３の側面傾斜角はそれぞれ６０度である。また、配線パターン３１および３３は、配線パターン間距離Ｒ１だけ離れており、さらに配線パターン３２は、配線パターン３１および３３から等距離に、配線パターン間距離Ｒ２だけ離れて位置する。配線パターン３１，３２，３３の電位はそれぞれ、９００，４５０，０Ｖである。
〔第５実施例〕
　図１２は本発明の他の実施例による絶縁回路基板の解析用断面図モデルである。
　厚さ２.０mmtの金属ベース基板１上に厚さ０.２mmtのエポキシ樹脂（比誘電率４）絶縁層２があり、さらにその上に厚さ０.１mmtの電解銅箔を貼り合わせた後、化学エッチングにより形成された配線パターン３１，３３、および本発明による配線パターン３２Ａ，３２Ｂからなる。配線パターン３１，３３，３２Ａ，３２Ｂの側面傾斜角はそれぞれ６０度である。また配線パターン３１および３３は、配線パターン間距離Ｒ１だけ離れており、さらに配線パターン３２Ａおよび３２Ｂは、配線パターン３１および３３の間に等間隔に、配線パターン間距離Ｒ２だけ離れて位置する。配線パターン３１，３２Ａ，３２Ｂ，３３の電位はそれぞれ、９００，６００，３００，０Ｖである。
〔第６実施例〕
　図１３は本発明の他の実施例による絶縁回路基板の解析用断面図モデルである。
　厚さ２.０mmtの金属ベース基板１上に厚さ０.２mmtのエポキシ樹脂（比誘電率４）絶縁層２があり、さらにその上に厚さ０.１mmtの電解銅箔を貼り合わせた後、化学エッチングにより形成された配線パターン３１，３３、および本発明による配線パターン３２Ｂ，３２Ａからなる。配線パターン３１，３３，３２Ｂ，３２Ａの側面傾斜角はそれぞれ６０度である。また配線パターン３１および３３は、配線パターン間距離Ｒ１だけ離れており、さらに配線パターン３２Ｂおよび３２Ａは、配線パターン３１および３３の間に等間隔に、配線パターン間距離Ｒ２だけ離れて位置する。配線パターン３１，３２Ａ，３２Ｂ，３３の電位はそれぞれ、９００，６００，３００，０Ｖである。
〔比較例１〕
　図１４は、従来の配線パターン３による絶縁回路基板を模した解析用断面図モデルである。
　厚さ２.０mmtの金属ベース基板１上に厚さ２.０mmtとなるエポキシ樹脂（比誘電率４）絶縁層２があり、さらにその上に厚さ０.１mmtの電解銅箔を貼り合わせた後、化学エッチングにより形成された配線パターン３１および３３からなる。配線パターン３１および３３の側面傾斜角はそれぞれ６０度である。また配線パターン３１および３３は配線パターン間距離Ｒ１だけ離れており、さらに配線パターン３１，３３の電位はそれぞれ、９００，０Ｖである。
〔比較例２〕
　図１５は、従来の配線パターン３による他の絶縁回路基板を模した解析用断面図モデルである。
　厚さ２.０mmtの金属ベース基板１上に厚さ０.２mmtとなるエポキシ樹脂（比誘電率４）絶縁層２があり、さらにその上に厚さ０.１mmtの電解銅箔を貼り合わせた後、化学エッチングにより形成された配線パターン３１および３３からなる。配線パターン３１および３３の側面傾斜角はそれぞれ６０度である。また配線パターン３１および３３は配線パターン間距離Ｒ１だけ離れており、さらに配線パターン３１，３３の電位はそれぞれ、９００，０Ｖである。
（シミュレーション結果１）
　本発明による絶縁回路基板上配線パターン構成を用いた図１０に示される実施例の解析モデル、および従来の絶縁回路基板上配線パターン構成を模した図１４に示される比較例１の解析モデルに対して、配線パターン３２のパターン幅を０.５mmに固定し、配線パターン間距離Ｒ１を１.０mm，１.５mm，２.０mmに変化させた場合の解析を行った。
　表１に、配線パターン間距離Ｒ１が１.０mm，１.５mm，２.０mmのそれぞれにおける、比較例１で算出される高電位側配線パターン３１端部の局部電界に対する図１０に示される実施例の高電位側配線パターン３１端部の局部電界比を示す。ここで、図１０に示される実施例および比較例１は、絶縁層２厚を２.０mmtと厚くした解析モデルである。これは、高電位側配線パターン３１と金属ベース基板１との距離を十分に設けることにより、高電位側配線パターン３１端部の局部電界に対する金属ベース基板１の影響を除外するためである。すなわち、図１０に示される実施例および比較例１は、高電位側配線パターン３１端部の局部電界に対する配線パターン３３、もしくは配線パターン３２および３３の寄与が大きい。そのため、表１は本発明による効果を単独で評価した結果を示している。
　表１に示すように、配線パターン間距離Ｒ１にかかわらず図１０に示される実施例の高電位側配線パターン３１端部における局部電界は、比較例１における高電位側配線パターン３１端部における局部電界よりも低い。そのため、本発明による配線パターン３２を高電位差配線パターン３１と３３の間に配設することにより、高電位側配線パターン３１端部の局部電界低減効果を得られる。
Figure JPOXMLDOC01-appb-T000001
（シミュレーション結果２）
　本発明による絶縁回路基板上配線パターン構成を用いた図１１，図１２，図１３に示される各実施例の解析モデル、および従来の絶縁回路基板上配線パターン構成を摸した図１５に示される比較例２の解析モデルに対して、配線パターン３２，３２Ａ，３２Ｂの配線パターン幅を０.５mmに固定し、配線パターン間距離Ｒ１を１.０mm，１.５mm，２.０mmに変化させた場合の解析を行った。
　表２に、配線パターン間距離Ｒ１を１.０mmとした場合の、比較例２の高電位側配線パターン３１端部の局部電界に対する、比較例２，図１１，図１２，図１３の実施例の高電位側配線パターン３１端部の局部電界比を示す。ここで、比較例２，図１１，図１２，図１３の実施例は、絶縁層２厚が０.２mmtと薄く、実際の絶縁回路基板の絶縁層２厚により近い。そのため、表２は実際の絶縁回路基板構成により近いモデルに対して本発明の効果を評価した結果を示している。また図１１，図１２，図１３の実施例の結果における括弧内数値は、配線パターン間距離Ｒ２を示している。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、比較例２では、配線パターン間距離Ｒ１が異なっても、高電位側配線パターン３１端部の局部電界は変わらない。これは、高電位側配線パターン３１端部の局部電界が、近接化した金属ベース基板１に強く影響され、低電位側配線パターン３３の影響がわずかであることを示している。これに対して、図１１，図１２，図１３の実施例では、比較例２における高電位側配線パターン３１の局部電界をそれぞれ低減する。これより、金属ベース基板１の影響を強く受ける高電位側配線パターン３１端部の局部電界においても、本発明の効果は十分に得られる。特に、配線パターン間距離Ｒ１が小さくなるほど、より効果が大きい。また図１２，図１３の実施例の結果に示されるように、高電位差配線パターン３１と３３の間に、配線パターン３２をより多く配設することにより、本発明の効果はより大きくなる。一方、配線パターン３２Ａおよび３２Ｂの配置順を、図１２の実施例と逆にした図１３の実施例は、比較例２における高電位側配線パターン３１端部の局部電界を低減しているものの、図１２の実施例と比べて本発明の効果は小さい。そのため、高電位差配線パターン３１と３３の間に、配線パターン３２をより多く配設し、かつその配設パターン３２の電位を、高電位側配線パターン３１から低電位側配線パターン３３に向かって順に小さくすることにより、本発明の効果がより大きく得られる。
（シミュレーション結果３）
　配線パターン間距離Ｒ２が、本発明による高電位側配線パターン３１端部の局部電界低減効果に与えるの影響を評価するために、図１１，図１２の実施例における配線パターン間距離Ｒ２を０.２５mmおよび０.５mmに固定し、また配線パターン３２，３２Ａ，３２Ｂのパターン幅を適宜変化させた場合の解析を行った。
　表３に、シミュレーション結果２で算出した比較例２（配線パターン間距離Ｒ１＝２.０mm）の高電位側配線パターン３１端部の局部電界に対する、図１１，図１２の実施例の高電位側配線パターン３１端部の局部電界比を示す。なお、図１２の実施例における括弧内数値は、配線パターン間距離Ｒ１、および配線パターン３１Ａと３２Ｂのパターン幅である。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、図１１，図１２の実施例において配線パターン間距離Ｒ２が小さいほど、高電位側配線パターン３１端部の局部電界が低減される。そのため、本発明による配線パターン３２を、高電位差配線パターン３１および３３の間に、配線パターン３１および３３により近い距離に配設することで、本発明の効果が大きく得られる。また、配線パターン間距離Ｒ２が０.２５mmのときの図１２の実施例において、配線パターン間距離Ｒ１が異なる場合においてもほぼ同等の低減効果であることから、本発明による効果は、配線パターン間距離Ｒ２が一定の場合、配線パターン３２Ａおよび３２Ｂのパターン幅によらない。そのため、配線パターン３２の幅をより小さくし、高電位差配線パターン３１と３３の間に、高電位配線パターン３１から低電位配線パターン３３に向かって順に電位が小さくなる配線パターン３２をより多く配設することにより、本発明の効果がより大きく得られる。
　上記記載は実施例についてなされたが、本発明はそれに限らず、本発明の精神と添付の請求の範囲の範囲内で種々の変更および修正をすることができることは当業者には明らかである。
　１　金属ベース基板
　２　絶縁層
　３　配線パターン
　４　部分放電
　５　トリー劣化
　６　沿面放電
　７　絶縁層凹部
　８　抵抗
　８１　チップ抵抗
　９　スイッチング素子／ＩＧＢＴスイッチング素子
　１０　還流ダイオード
　１１　ゲート信号用配線パターン
　Ｒ１　配線パターン３１－３３間距離
　Ｒ２　配線パターン３１－３２，３１－３２Ａ，３１Ａ－３２Ｂ，３２Ｂ－３３，３２－３３間距離
　Ｒ３　配線パターン３１と３３の配向長
　Ｒ４　配線パターン３２長

Claims (11)

  1. 　金属ベース基板と、該金属ベース基板の少なくとも一方の面に絶縁層を介して配線パターンが形成される絶縁回路基板において、
    　前記配線パターンのうち電位差が存在する二つの隣接配線パターン間に、前記絶縁層に接し、前記隣接配線パターン間電位差の間の電位を有するひとつ以上の配線パターン、又は導体を配設したことを特徴とする絶縁回路基板。
  2. 　請求項１の絶縁回路基板において、
    　前記金属ベース基板および前記配線パターンに接する絶縁層が、エポキシ樹脂を主体とする樹脂，ポリイミド樹脂を主体とする樹脂，シリコーン樹脂を主体とする樹脂，アクリル樹脂を主体とする樹脂，ウレタン樹脂を主体とする樹脂のいずれの樹脂か、あるいはこれらの変成物，混合物からなる樹脂であることを特徴とする絶縁回路基板。
  3. 　請求項２の絶縁回路基板において、
    　前記金属ベース基板および前記配線パターンに接する絶縁層の絶縁樹脂中に分散させる無機充填材が、Ａｌ2Ｏ3（アルミナ），ＳｉＯ2（シリカ），ＡｌＮ（窒化アルミ），ＢＮ（窒化ホウ素），ＺｎＯ（酸化亜鉛），ＳｉＣ（炭化珪素），Ｓｉ3Ｎ4（窒化珪素），ＭｇＯ（酸化マグネシウム）、あるいはこれらに準ずる放熱性および絶縁性を向上させる充填材、あるいはそれぞれの中から２種以上を混合させたものであることを特徴とする絶縁回路基板。
  4. 　請求項１の絶縁回路基板において、
    　前記金属ベース基板および配線パターンに接する絶縁層が、Ａｌ2Ｏ3（アルミナ），ＺｒＯ2（ジルコニア），ＡｌＮ（窒化アルミ），ＢＮ（窒化ホウ素）を主体とするいずれのセラミックス材か、あるいはこれらのセラミックス材と同等の特性を持ち、基本成分が金属酸化物からなり、高温の熱処理によって焼き固められたセラミックス材、あるいは前記セラミックス材にガラス成分を混ぜ合わせた変成物，混合物からなる無機材料であることを特徴とする絶縁回路基板。
  5. 　請求項１に記載のうちの１つの絶縁回路基板において、
    　前記隣接配線パターン間電位差の間の電位を設けるために、電位差が存在する前記二つの隣接配線パターン間に抵抗を備えたことを特徴とする絶縁回路基板。
  6. 　請求項１に記載のうちの１つの絶縁回路基板において、
    　前記隣接配線パターン間電位差の間の電位は、前記絶縁回路基板上以外で電位を作る回路から提供されることを特徴とする絶縁回路基板。
  7. 　請求項１に記載のうちの１つの絶縁回路基板を用い、前記配線パターンに接続される半導体素子を含む回路部品が搭載され、配線パターンが施されていることを特徴とするパワー半導体装置、またはインバータモジュール。
  8. 　金属ベース基板と、
    　該金属ベース基板の少なくとも一方の面に絶縁層を介して形成された配線パターンと、
    　該配線パターンに接続される半導体素子とを備えたパワー半導体装置において、
    　前記配線パターンのうち電位差が存在する二つの隣接配線パターン間に、前記絶縁層に接し、前記隣接配線パターン間電位差の間の電位を有する１つ以上の配線パターン、又は導体を配設したことを特徴とするパワー半導体装置。
  9. 　請求項８のパワー半導体装置において、
    　前記二つの隣接配線パターンが、入力電位配線パターンと接地電位配線パターンであることを特徴とするパワー半導体装置。
  10. 　請求項８のパワー半導体装置において、
    　前記二つの隣接配線パターンが、前記半導体素子に接続された３相交流の出力配線パターンであることを特徴とするパワー半導体装置。
  11. 　請求項８に記載のうちの１つのパワー半導体装置を備えたことを特徴とするインバータモジュール。
PCT/JP2010/052847 2009-09-30 2010-02-24 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール WO2011040054A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/388,450 US8853559B2 (en) 2009-09-30 2010-02-24 Insulation circuit board, and power semiconductor device or inverter module using the same
EP10820175.7A EP2485254A4 (en) 2009-09-30 2010-02-24 Insulation circuit board, and power semiconductor device or inverter module using the same
CN201080033856.9A CN102473688B (zh) 2009-09-30 2010-02-24 绝缘电路基板和使用它的功率半导体装置或逆变器模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009225903A JP5542399B2 (ja) 2009-09-30 2009-09-30 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
JP2009-225903 2009-09-30

Publications (1)

Publication Number Publication Date
WO2011040054A1 true WO2011040054A1 (ja) 2011-04-07

Family

ID=43825893

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/052847 WO2011040054A1 (ja) 2009-09-30 2010-02-24 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール

Country Status (5)

Country Link
US (1) US8853559B2 (ja)
EP (1) EP2485254A4 (ja)
JP (1) JP5542399B2 (ja)
CN (1) CN102473688B (ja)
WO (1) WO2011040054A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2525402A1 (fr) * 2011-05-17 2012-11-21 ALSTOM Transport SA Dispositif d'isolation électrique à tension de claquage ameliorée
WO2013155279A1 (en) 2012-04-13 2013-10-17 Histosonics, Inc. Systems and methods for obtaining large creepage isolation on printed circuit boards
US9526923B2 (en) 2009-08-17 2016-12-27 Histosonics, Inc. Disposable acoustic coupling medium container
US9636133B2 (en) 2012-04-30 2017-05-02 The Regents Of The University Of Michigan Method of manufacturing an ultrasound system
US9901753B2 (en) 2009-08-26 2018-02-27 The Regents Of The University Of Michigan Ultrasound lithotripsy and histotripsy for using controlled bubble cloud cavitation in fractionating urinary stones
US9943708B2 (en) 2009-08-26 2018-04-17 Histosonics, Inc. Automated control of micromanipulator arm for histotripsy prostate therapy while imaging via ultrasound transducers in real time
US10071266B2 (en) 2011-08-10 2018-09-11 The Regents Of The University Of Michigan Lesion generation through bone using histotripsy therapy without aberration correction
US10293187B2 (en) 2013-07-03 2019-05-21 Histosonics, Inc. Histotripsy excitation sequences optimized for bubble cloud formation using shock scattering
US10780298B2 (en) 2013-08-22 2020-09-22 The Regents Of The University Of Michigan Histotripsy using very short monopolar ultrasound pulses
US11058399B2 (en) 2012-10-05 2021-07-13 The Regents Of The University Of Michigan Bubble-induced color doppler feedback during histotripsy
US11135454B2 (en) 2015-06-24 2021-10-05 The Regents Of The University Of Michigan Histotripsy therapy systems and methods for the treatment of brain tissue
US11432900B2 (en) 2013-07-03 2022-09-06 Histosonics, Inc. Articulating arm limiter for cavitational ultrasound therapy system
US11648424B2 (en) 2018-11-28 2023-05-16 Histosonics Inc. Histotripsy systems and methods
US11813485B2 (en) 2020-01-28 2023-11-14 The Regents Of The University Of Michigan Systems and methods for histotripsy immunosensitization

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5895387B2 (ja) * 2011-07-21 2016-03-30 住友電気工業株式会社 半導体基板加熱用基板保持体
KR101262588B1 (ko) 2011-07-28 2013-05-08 엘지이노텍 주식회사 에폭시 수지 조성물 및 이를 이용한 방열회로기판
CN103050470B (zh) * 2012-12-26 2016-08-10 美的集团股份有限公司 智能功率模块及其制作方法
JP6421463B2 (ja) * 2014-06-02 2018-11-14 日本電産リード株式会社 基板検査装置、及び基板検査方法
DE102015221688A1 (de) 2015-11-05 2017-05-11 Osram Gmbh Verfahren zur Reduzierung von Leiterbahnabständen bei elektronischen Leiterplatten und elektronische Leiterplatte mit reduzierten Abständen zwischen Leiterbahnen
EP3401957B1 (en) 2017-05-12 2021-06-30 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
JP6573055B1 (ja) * 2017-11-29 2019-09-11 大日本印刷株式会社 配線基板および配線基板の製造方法
JP7325747B2 (ja) * 2019-02-07 2023-08-15 積水化学工業株式会社 半導体装置
WO2022010174A1 (ko) * 2020-07-06 2022-01-13 주식회사 아모센스 파워모듈

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252597A (ja) * 1999-02-25 2000-09-14 Sanyo Electric Co Ltd プリント基板
JP2001057409A (ja) 1999-08-17 2001-02-27 Hitachi Ltd 半導体装置
JP2001177054A (ja) 1999-12-20 2001-06-29 Hitachi Ltd 絶縁回路基板およびそれを用いたパワー半導体装置
JP2003303940A (ja) * 2002-04-12 2003-10-24 Hitachi Ltd 絶縁回路基板および半導体装置
JP2009065017A (ja) * 2007-09-07 2009-03-26 Fuji Electric Device Technology Co Ltd 信号伝送デバイス
JP2009225903A (ja) 2008-03-21 2009-10-08 Nipro Corp 血栓捕捉部材操作用シャフト及び血栓捕捉カテーテル

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
US5420455A (en) * 1994-03-31 1995-05-30 International Business Machines Corp. Array fuse damage protection devices and fabrication method
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JP2001156408A (ja) * 1999-11-30 2001-06-08 Fujitsu Ltd プリント回路基板および配線形成方法
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
US7598823B2 (en) * 2007-03-08 2009-10-06 Tennrich International Corp. High-speed digital transmission signal line for providing a desired dynamic resistance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252597A (ja) * 1999-02-25 2000-09-14 Sanyo Electric Co Ltd プリント基板
JP2001057409A (ja) 1999-08-17 2001-02-27 Hitachi Ltd 半導体装置
JP2001177054A (ja) 1999-12-20 2001-06-29 Hitachi Ltd 絶縁回路基板およびそれを用いたパワー半導体装置
JP2003303940A (ja) * 2002-04-12 2003-10-24 Hitachi Ltd 絶縁回路基板および半導体装置
JP2009065017A (ja) * 2007-09-07 2009-03-26 Fuji Electric Device Technology Co Ltd 信号伝送デバイス
JP2009225903A (ja) 2008-03-21 2009-10-08 Nipro Corp 血栓捕捉部材操作用シャフト及び血栓捕捉カテーテル

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2485254A4

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9526923B2 (en) 2009-08-17 2016-12-27 Histosonics, Inc. Disposable acoustic coupling medium container
US9901753B2 (en) 2009-08-26 2018-02-27 The Regents Of The University Of Michigan Ultrasound lithotripsy and histotripsy for using controlled bubble cloud cavitation in fractionating urinary stones
US9943708B2 (en) 2009-08-26 2018-04-17 Histosonics, Inc. Automated control of micromanipulator arm for histotripsy prostate therapy while imaging via ultrasound transducers in real time
FR2975528A1 (fr) * 2011-05-17 2012-11-23 Alstom Transport Sa Dispositif d'isolation electrique d'un plan conducteur presentant un premier potentiel electrique par rapport a un deuxieme potentiel, comprenant des moyens de diminution de la valeur du champ electrostatique en un point du bord peripherique du plan conducteur
EP2525402A1 (fr) * 2011-05-17 2012-11-21 ALSTOM Transport SA Dispositif d'isolation électrique à tension de claquage ameliorée
US9287223B2 (en) 2011-05-17 2016-03-15 Alstom Transport Sa Device for electric insulation of a conducting plane
US10071266B2 (en) 2011-08-10 2018-09-11 The Regents Of The University Of Michigan Lesion generation through bone using histotripsy therapy without aberration correction
AU2013245840B2 (en) * 2012-04-13 2017-01-05 Histosonics, Inc. Systems and methods for obtaining large creepage isolation on printed circuit boards
EP2836871A4 (en) * 2012-04-13 2015-12-23 Histosonics Inc SYSTEMS AND METHOD FOR OBTAINING A LARGE CREEP STREAM INSULATION ON PCB
WO2013155279A1 (en) 2012-04-13 2013-10-17 Histosonics, Inc. Systems and methods for obtaining large creepage isolation on printed circuit boards
US9636133B2 (en) 2012-04-30 2017-05-02 The Regents Of The University Of Michigan Method of manufacturing an ultrasound system
US11058399B2 (en) 2012-10-05 2021-07-13 The Regents Of The University Of Michigan Bubble-induced color doppler feedback during histotripsy
US10293187B2 (en) 2013-07-03 2019-05-21 Histosonics, Inc. Histotripsy excitation sequences optimized for bubble cloud formation using shock scattering
US11432900B2 (en) 2013-07-03 2022-09-06 Histosonics, Inc. Articulating arm limiter for cavitational ultrasound therapy system
US10780298B2 (en) 2013-08-22 2020-09-22 The Regents Of The University Of Michigan Histotripsy using very short monopolar ultrasound pulses
US11819712B2 (en) 2013-08-22 2023-11-21 The Regents Of The University Of Michigan Histotripsy using very short ultrasound pulses
US11135454B2 (en) 2015-06-24 2021-10-05 The Regents Of The University Of Michigan Histotripsy therapy systems and methods for the treatment of brain tissue
US11648424B2 (en) 2018-11-28 2023-05-16 Histosonics Inc. Histotripsy systems and methods
US11813484B2 (en) 2018-11-28 2023-11-14 Histosonics, Inc. Histotripsy systems and methods
US11980778B2 (en) 2018-11-28 2024-05-14 Histosonics, Inc. Histotripsy systems and methods
US11813485B2 (en) 2020-01-28 2023-11-14 The Regents Of The University Of Michigan Systems and methods for histotripsy immunosensitization

Also Published As

Publication number Publication date
EP2485254A1 (en) 2012-08-08
JP2011077224A (ja) 2011-04-14
EP2485254A4 (en) 2017-11-29
CN102473688B (zh) 2015-07-01
US20120127684A1 (en) 2012-05-24
US8853559B2 (en) 2014-10-07
JP5542399B2 (ja) 2014-07-09
CN102473688A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5542399B2 (ja) 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
US10727145B2 (en) Semiconducter device with filler to suppress generation of air bubbles and electric power converter
US9210818B2 (en) Power semiconductor module with asymmetrical lead spacing
US11069621B2 (en) Semiconductor device
JP5258721B2 (ja) インバータ装置
JP6154104B2 (ja) 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置
US20170338189A1 (en) Insulated circuit board, power module and power unit
JP7040032B2 (ja) 半導体装置
CN106098646A (zh) 半导体装置
JP2010283053A (ja) 半導体装置及びその製造方法
US9893646B2 (en) System for a low profile, low inductance power switching module
JP2013219290A (ja) 半導体装置
JP2023036996A (ja) 半導体装置、半導体モジュールおよび半導体装置のターンオン方法
CN110896070B (zh) 半导体装置以及半导体装置的制造方法
Kou et al. Applying GaN HEMTs in conventional housing-type power modules
US11081412B2 (en) Semiconductor device
Meisser et al. Connector-less SiC power modules with integrated shunt—Low-profile design for low inductance and low cost
WO2013105456A1 (ja) 回路基板および電子デバイス
CN111584422B (zh) 半导体装置及其制造方法
US10186607B2 (en) Power semiconductor device including a semiconductor switching element
US11239211B2 (en) Electronic device having a curved portion between a plurality of conductive portions on a substrate
CN113113389B (zh) 一种具有低近场辐射emi噪声的功率模块
US20240023299A1 (en) Semiconductor apparatus
US11764141B2 (en) Semiconductor device
EP4258337A1 (en) Insulated board and power converter

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080033856.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10820175

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13388450

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010820175

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE