WO2011027589A1 - デバイス基板 - Google Patents

デバイス基板 Download PDF

Info

Publication number
WO2011027589A1
WO2011027589A1 PCT/JP2010/057210 JP2010057210W WO2011027589A1 WO 2011027589 A1 WO2011027589 A1 WO 2011027589A1 JP 2010057210 W JP2010057210 W JP 2010057210W WO 2011027589 A1 WO2011027589 A1 WO 2011027589A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
control
control circuit
long side
device substrate
Prior art date
Application number
PCT/JP2010/057210
Other languages
English (en)
French (fr)
Inventor
陽介 藤川
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to RU2012112478/08A priority Critical patent/RU2496154C1/ru
Priority to EP10813540.1A priority patent/EP2474964B1/en
Priority to US13/391,480 priority patent/US8941630B2/en
Priority to KR1020127005481A priority patent/KR101313918B1/ko
Priority to BR112012008158A priority patent/BR112012008158A2/pt
Priority to JP2011529831A priority patent/JP5254450B2/ja
Priority to CN201080037466.9A priority patent/CN102483888B/zh
Publication of WO2011027589A1 publication Critical patent/WO2011027589A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Definitions

  • the present invention relates to a device substrate such as a display panel including an element array, and more particularly to a device substrate including wiring for supplying signals to the element array and control wiring.
  • liquid crystal display devices have been put into practical use, and these devices are often mounted on various electronic devices, for example, portable electronic devices such as mobile phones.
  • portable electronic devices such as mobile phones.
  • the display element and all or part of its drive circuit are integrally or monolithically formed on a device substrate using polycrystalline silicon. To be done.
  • liquid crystal panel which is a liquid crystal display device in which the display element and the drive circuit are monolithically formed on the substrate as described above, will be described with reference to FIGS.
  • FIG. 4 is an external perspective view of a conventional liquid crystal panel.
  • the liquid crystal panel 900 is formed so that a liquid crystal layer is sandwiched between an element side substrate 901 and a counter side substrate 902, and these substrates are bonded to each other through a predetermined sealing material.
  • the liquid crystal layer is sealed with this sealing material.
  • An element array substrate 901 that is a device substrate is provided with an element array region 905 including a display element including a pixel circuit including thin film transistors (TFTs) arranged in a matrix.
  • TFTs thin film transistors
  • a drive circuit such as a gate driver to be described later for driving the display element is formed.
  • a backlight unit that emits light in the direction of the counter substrate 902 or a reflector that reflects external light in the above direction is disposed on the surface of the element side substrate 901 opposite to the counter substrate 902.
  • the light transmittance is appropriately controlled by controlling the voltage applied to the liquid crystal (that is, the voltage between the pixel electrode provided for each display element and the common electrode of the counter substrate 902 provided in common). By changing to a desired value, display in a desired gradation is performed in the direction of the counter substrate 902.
  • an FPC (Flexible Printed Circuit) substrate 904 to which a video signal is transmitted from the outside of the liquid crystal panel 900 is connected to the element side substrate 901, and is provided on the element side substrate 901 via the FPC substrate 904.
  • the video signal is supplied to the source driver IC 903.
  • the source driver IC 903 gives a video signal to each display element in the element array region 910. A more detailed circuit configuration of the element-side substrate 901 will be described.
  • FIG. 5 is a plan view showing a circuit configuration of a conventional element-side substrate in which a part of a drive circuit and a display element are monolithically formed.
  • the element-side substrate 901 has a plurality of display elements arranged in a matrix within the element array region 905 described above, and these display elements are red (R), green Either (G) or blue (B) is displayed, and a color pixel is formed with three display elements that display these three colors as one set (one unit).
  • the display element 951 displays red, and one color pixel is formed by three adjacent display elements arranged along the row direction.
  • These display elements include a plurality of source lines provided in parallel along the column direction (here, the vertical direction of the screen) and a plurality of gate lines provided in parallel along the row direction (here, the horizontal direction of the screen). And a display element that is activated at a predetermined timing by a scanning signal from a gate driver 911 that is a row control circuit monolithically formed in the element-side substrate 901. Is configured to receive and hold a video signal given from the source line. Since these structures are well-known, detailed description is abbreviate
  • an RGB switch circuit 912 including a plurality of sampling units including a sampling unit 9121 for sequentially switching source lines connected to the display elements displaying the three colors is provided on the element-side substrate 901, and provided on both sides of the circuit.
  • Various signal protection element units and control circuits 913a and 913b including a buffer circuit and a level shifter circuit are formed monolithically.
  • An input signal terminal 941 for the source driver IC 903 is provided outside the sealed region 906 where the element side substrate 901 is sealed.
  • This conventional liquid crystal panel is configured to receive a well-known control signal (for example, a clock pulse or a start pulse) from an external display control circuit (not shown). Specifically, these control signals are controlled via a control signal terminal 940. The signal is supplied to the RGB switch circuit 912 and the gate driver 911. Note that power is supplied to the control circuits 913a and 913b from a power supply circuit (not shown) through power supply wiring.
  • a well-known control signal for example, a clock pulse or a start pulse
  • common transition electrodes 907 are provided on the element side substrate 901 in order to give a predetermined common potential to the common electrode of the counter side substrate 902.
  • the common transition electrode 907 and the common electrode are electrically connected by a conductive paste or conductive particles contained in a sealing material.
  • the common transition electrode 907 is connected to the control signal terminal 940 via a wiring, and is supplied with the predetermined common potential from the outside.
  • the number of wirings for supplying a video signal from the source driver IC 903 to the RGB switch circuit 912 is very large (typically hundreds), and the long side of the RGB switch circuit 912 (horizontal direction or column direction). Is longer than the length of the long side of the source driver IC 903, so that these wirings are arranged so as to fan out from the source driver IC 903 to the RGB switch circuit 912. In such a case, the distance h between the source driver IC 903 and the RGB switch circuit 912 needs to have a certain size even if the wiring interval (pitch) is set to the minimum value allowed in the design. Become.
  • This frame region is desirably small because it does not contribute to display, and is desirably as small as possible when downsizing the liquid crystal display device.
  • the number of output terminals (the number of wirings) is a divisor of the total number of signal lines so that no fraction is generated (Japanese Patent Laid-Open No. 11). No. 338438), and a configuration for reducing the number of control signals applied to the RGB switch circuit (see Japanese Unexamined Patent Publication No. 2008-76443). According to these configurations, the frame area can be reduced. Can do.
  • the arrangement relationship between the source driver IC 903 and the RGB switch circuit 912 is not particularly considered. Therefore, in order to avoid interference between the control signal wiring connected to the control circuits 913a and 913b and the wiring for supplying the video signal, the distance h between the source driver IC 903 and the RGB switch circuit 912 is further increased. Often designed to be In that case, the frame area further increases. The above is true not only for a display panel in which pixel circuits are arranged in a matrix but also for a device substrate including an element array.
  • an object of the present invention is to provide a device substrate and a display device substrate in which the frame area is reduced by arranging the source driver IC at an appropriate position.
  • a first aspect of the present invention is a device substrate on which a plurality of elements are formed,
  • An element array unit including a plurality of elements arranged in a matrix so as to form a plurality of rows and columns, and a first control circuit that controls driving of the plurality of elements;
  • the element array unit has a long side shorter than the length of one side of the outer periphery, the long side is arranged so as to be separated by a predetermined distance substantially parallel to the one side of the outer periphery, and controls the driving of the plurality of elements.
  • Two control circuits A plurality of element wirings for connecting the element array section and a plurality of terminals including a terminal near the center of the long side included in the second control circuit in order to transmit signals to be given to the plurality of elements; , In order to transmit a signal for controlling driving of the plurality of elements, a plurality of terminals in the vicinity of at least one end of the long side included in the first control circuit and the second control circuit are provided.
  • the plurality of element wirings include a wiring bent so as not to interfere with a region occupied by the plurality of control wirings
  • the second control circuit is connected to the plurality of element wirings in the long side to the end side of the long side end portion where the occupied area of the control wiring to be connected is larger.
  • a center position of a portion corresponding to a portion where a plurality of terminals are arranged is displaced by a predetermined distance from a position corresponding to the center position of the one outer periphery.
  • the bent wiring is A first wiring portion extending from the terminal to the bent portion so as to have a first angle with respect to the long side; A second wiring portion extending from the bent portion to the element array portion so as to have a second angle with respect to the long side,
  • the first wiring part disposed on the displacement direction side with respect to the center position of the corresponding part of the long side is defined as the displacement direction with reference to the center position of the corresponding part of the long side.
  • the average length or the maximum length is larger than that of the first wiring portion arranged on the opposite side.
  • the second control circuit is a control in which the number of terminals connected to the control wiring provided on the displacement direction side with respect to the center position of the corresponding portion of the long side is provided on the opposite side to the displacement direction. More than the number of terminals connected to the main wiring.
  • the length in the direction perpendicular to the long side in the occupied area of the control wiring provided on the displacement direction side with respect to the center position of the corresponding part of the long side is determined by the displacement direction. This is characterized in that it is larger than the length in the vertical direction in the occupied area of the control wiring provided on the opposite side.
  • the second control circuit is a control in which a length in a direction perpendicular to the long side in an occupied area of the control wiring provided on the displacement direction side with respect to the center position of the long side is provided on the side opposite to the displacement direction. It is characterized in that it is larger than the length in the vertical direction in the occupation area of the wiring for use.
  • the element array unit drives the plurality of elements in a predetermined unit of one or more rows or one column in a direction perpendicular to the arrangement direction of the plurality of elements controlled by the first or second control circuit.
  • a third control circuit for controlling, The third control circuit is provided in the vicinity of one edge on the displacement direction side of the element array portion, and is connected to the control wiring.
  • the element array unit includes a plurality of display elements that are the plurality of elements including a pixel circuit for displaying pixels constituting an image
  • the first control circuit is configured to time-divide a plurality of columns in a predetermined period for signals to be provided to each of a plurality of sets obtained by grouping the plurality of columns with two or more columns as one set.
  • the second control circuit is a source driver circuit that supplies the video signal to the column control circuit so that the video signal received from the outside of the substrate is supplied to a display element to perform a corresponding display.
  • the plurality of element wirings connect the column control circuit and the source driver circuit.
  • the second control circuit is arranged for the element of the long side to the end of the longer side where the occupied area of the connected control wiring is larger.
  • the center position of the portion corresponding to the portion where the plurality of terminals connected to the wiring are arranged is displaced (shifted) by a predetermined distance from the position corresponding to the center position of one side of the outer periphery of the element array portion.
  • the first wiring portion disposed on the displacement direction side has an average length or maximum length larger than that of the first wiring portion disposed on the opposite side.
  • the second control circuit while avoiding interference with the control wiring on the side with the larger area (displacement direction side) and avoiding interference with the control wiring on the side with the smaller occupied area (opposite to the displacement direction) The distance from the element array portion can be reduced, and the frame area can be further reduced.
  • the element wiring arranged at the position farthest away from the displacement direction is not bent, so that it is bent so as not to interfere with the region occupied by the control wiring.
  • the second control circuit can be arranged so that the distance between the second control circuit and the element array portion is typically the smallest, and the frame area can be further reduced.
  • the number of terminals of the second control circuit connected to the control wiring provided on the displacement direction side is larger than the number of terminals connected to the control wiring provided on the opposite side. Therefore, the occupied area of the control wiring provided on the displacement direction side is enlarged. Therefore, by displacing (displacing) the second control circuit to the side with the larger number of terminals, interference with the control wiring on the side with the larger occupied area can be sufficiently avoided and the side with the smaller occupied area can be avoided. The distance between the second control circuit and the element array portion can be reduced while avoiding interference with the control wiring, and the frame area can be further reduced.
  • the vertical length in the occupied area of the control wiring provided on the displacement direction side is larger than the vertical length in the occupied area of the control wiring provided on the opposite side. Therefore, the size of the occupied area that interferes with the element wiring is larger in the occupied area of the control wiring provided on the displacement direction side. Therefore, by displacing the second control circuit to the side with the larger vertical length, the interference with the control wiring on the side with the larger occupied area can be sufficiently avoided, and the occupied area can be reduced. While avoiding interference with the control wiring on the smaller side, the distance between the second control circuit and the element array portion can be reduced, and the frame area can be further reduced.
  • the third control circuit is provided near one side of the outer periphery on the displacement direction side and connected to the control wiring, so that the second control circuit is connected to the third control circuit side.
  • the element wiring for connecting the column control circuit included in the first control circuit and the source driver circuit is provided.
  • the source driver circuit is bent and displaced by a predetermined distance.
  • the distance between the column control circuit and the source driver circuit is reduced while sufficiently avoiding interference with the control wiring on the side with the larger occupied area and avoiding interference with the control wiring on the side with the smaller occupied area. can do. Therefore, the frame area (typically provided with the source driver circuit) can be further reduced, and the outer shape of the apparatus can be reduced.
  • FIG. 2 is a plan view showing a circuit configuration of an element side substrate in which a part of a drive circuit and a display element in the embodiment are monolithically formed when a source driver IC is arranged on the left side further than the configuration shown in FIG. 1. It is an external appearance perspective view of the conventional liquid crystal panel. It is a top view which shows the circuit structure of the conventional element side board
  • the liquid crystal panel which is a display device according to an embodiment of the present invention, is substantially the same as the conventional configuration except for the configuration related to the arrangement position of the source driver IC. That is, in the present liquid crystal panel, similarly to the appearance of the conventional liquid crystal panel 900 shown in FIG. 4 described above, an element side substrate which is a substrate for a display device and an opposite side substrate are bonded together via a predetermined sealing material. The liquid crystal layer is sealed between these substrates by this sealing material.
  • an FPC board to which a video signal is transmitted from the outside is connected to the element side board, and the video signal is given to the source driver IC 103 provided on the element side board through the FPC board. Since these structures are well-known, detailed description is abbreviate
  • FIG. 1 is a plan view showing a circuit configuration of an element side substrate in which a part of a drive circuit and a display element are monolithically formed.
  • the direction along the long side of the source driver IC 103 shown in FIG. 1 is the left-right direction
  • the direction along the short side is the vertical direction.
  • the element-side substrate 101 has a plurality of display elements arranged in a matrix in an element array region 105 similar to the element array region 905 of the conventional example.
  • 151 displays red, and one color pixel is formed by three (one unit) display elements arranged along the row direction. These display elements are in the vicinity of intersections of a plurality of source lines provided in parallel along the column direction (vertical direction in the figure) and a plurality of gate lines provided in parallel along the row direction (horizontal direction in the figure).
  • the display element (included in the TFT) activated at a predetermined timing by the scanning signal from the gate driver 111 which is a row control circuit monolithically formed in the element side substrate 101 is provided from the source line. It is configured to receive and hold a given video signal. Since these structures are well-known, detailed description is abbreviate
  • an RGB switch circuit 112 including a plurality of sampling units including a sampling unit 1121 for sequentially switching source lines connected to the display elements for displaying the three colors is provided on the element-side substrate 101, and provided on both sides of the circuit.
  • Various signal protection element units and control circuits 113a and 113b including a buffer circuit and a level shifter circuit are formed monolithically.
  • common transition electrodes 107 are provided on the element side substrate 101 in order to apply a predetermined common potential to the common electrode of the opposite side substrate 102.
  • the common transition electrode 107 and the common electrode are electrically connected by a conductive paste or conductive particles contained in a sealing material.
  • the common transition electrode 107 is connected to the control signal terminal 140 through a wiring, and is supplied with the predetermined common potential from the outside.
  • this liquid crystal panel is configured to receive a known control signal (for example, a clock pulse or a start pulse) from an external display control circuit (not shown). Specifically, the control signal terminal 140 is provided. These control signals are supplied to the RGB switch circuit 112 and the gate driver 111. The control circuits 113a and 113b are supplied with power from a power supply circuit (not shown) through power supply wiring.
  • a known control signal for example, a clock pulse or a start pulse
  • the number of wirings for supplying video signals from the source driver IC 103 to the RGB switch circuit 112 is 1/3 of the number of source lines for supplying video signals to each display element.
  • a sampling unit to a source line of three (one unit) connected to a pixel circuit for displaying RGB. That is, within one horizontal scanning period, that is, a period during which one gate line is selected, the source line to which the video signal is applied is switched, and each horizontal scanning period among the three source lines constituting each group is changed.
  • the left source line connected to the red (R) display element is connected to the green (G) in the second period of each horizontal scanning period.
  • a video signal is applied from the source driver IC 103 to the central source line connected to the display element and to the right source line connected to the blue (B) display element in the third period of each horizontal scanning period.
  • the RGB switch circuit 112 is merely an example, and may be a column control circuit.
  • the RGB switch circuit 112 may be referred to as a source driver together with or separately from the source driver IC 103.
  • the wiring for supplying a video signal from the source driver IC 103 to the RGB switch circuit 112 is shown in a simplified manner in FIG. 1, but in actuality there are a great number (eg, 320), and the RGB switch
  • the length of the long side (horizontal direction or column direction) of the circuit 112 is usually the length of the long side of the source driver IC 103 (more precisely, a terminal group to which the wiring of the long side is connected is arranged. Therefore, these wirings are arranged so as to spread from the source driver IC 103 to the RGB switch circuit 112 in a fan shape.
  • the distance h between the source driver IC 103 and the RGB switch circuit 112 needs to have a certain size even if the wiring interval (pitch) is set to the minimum value allowed in the design. Become. In order to avoid interference between the control signal wiring connected to the control circuits 113 a and 113 b and the video signal wiring connected to the RGB switch circuit 112, the distance between the source driver IC 103 and the RGB switch circuit 112. Generally, it is designed to further increase h.
  • the center of the long side of the source driver IC 103 (correspondingly, the corresponding part of the long side where the terminal group to which the video signal wiring is connected) is arranged. It is characterized in that the distance h is reduced by shifting the position to the left by the distance g from the center position of the RGB switch circuit 112 (displacement).
  • the relationship between the arrangement position and arrangement interval of these wirings and the distance h will be further described with reference to FIG.
  • FIG. 2 is a plan view for explaining a wiring position and a wiring interval between the source driver IC and the RGB switch circuit.
  • the source driver IC 103 has a plurality of terminals including a terminal 1031. This terminal is typically a bump electrode, and is electrically connected to the various wirings formed on the glass substrate by, for example, an anisotropic conductive film (ACF).
  • ACF anisotropic conductive film
  • the wirings 2111 to 211n are connected. Note that since the power supply wiring is wide, it is often connected to a plurality of terminals in practice. However, for convenience of explanation, it is assumed that one wiring is connected to one terminal.
  • the left control wirings 2011 to 201a and the right control wirings 2021 and 202b include a wiring having a large width (for example, a line width of about several tens to several hundreds ⁇ m) such as a power supply wiring.
  • these wirings unlike the video signal wirings 2111 to 211n, generally extend only in the left-right and up-down directions and do not extend in an oblique direction. is there. Therefore, actually, these wirings occupy a wide wiring area.
  • the vertical length of the wiring area occupied by the left control wirings 2011 to 201a is defined as the left wiring total width c, and the right control wirings 2021 and 202b are used.
  • the length in the vertical direction of the occupied wiring area is defined as the right wiring total width d.
  • each video signal wiring is first extended by a predetermined distance in the vertical direction from the terminal of the source driver IC 103 in order to avoid interference with the control wiring.
  • the size of c and the right side wiring total width d is a main factor for determining the size of the occupied area which causes a problem in the interference with the video signal wiring.
  • the occupied area of the left control wirings 2011 to 201a is larger than the occupied area of the right control wirings 2021 and 202b. It can also be derived (easy) from> b.
  • the video signal wirings 2111 to 211n are first extended vertically by a predetermined distance in order to avoid interference with the occupied areas of the left control wirings 2011 to 201a and the right control wirings 2021 and 202b. Therefore, it is bent and disposed so as to spread in a fan shape to each corresponding sampling unit (including the sampling unit 1121) of the RGB switch circuit 112. 1 and 2, all the wirings are not shown, but the wiring from the bent position to each sampling unit (hereinafter referred to as “oblique wiring”) is an angle (acute angle) formed with respect to the left-right direction. ) ⁇ is the same. Therefore, the diagonal wiring is arranged to be strictly different from the fan shape in which the angle ⁇ approaches 90 degrees as the wiring closer to the center, but may be arranged in a complete fan shape or a similar shape thereto. .
  • the minimum spacing e between wirings is the minimum conductor width / conductor spacing ( L / S: Line and Space).
  • the angle ⁇ formed by the diagonal wiring of the video signal wirings 2111 to 211n and the RGB switch circuit arrangement direction (horizontal direction on the paper surface) is the minimum interval e between the wirings and the connection interval between the video signal wiring and the RGB switch circuit. If the minimum distance e between wirings is small, ⁇ can be set to a small angle.
  • extension angle of the leftmost video signal line of the fan-shaped wiring and the extension angle of the rightmost video signal line may be the same or different so as to have an axisymmetric relationship.
  • the extension angle of the video signal wiring on the leftmost side of the fan-shaped wiring and the extension angle of the video signal wiring on the rightmost side are axial. It is preferable to determine so as to have a symmetrical relationship.
  • the distance p between the terminals of the source driver IC 103 depends on the layout of the source driver IC 103 and secures a connection area between the video signal line and the terminal on the source driver IC 103 side. For this reason, the terminal interval p is set to a relatively large value. Therefore, e ⁇ p is often the case. Assuming such a relationship, the video signal wirings 2111 to 211n require portions extending in the vertical direction as shown in FIG. 1 or FIG.
  • the area between the lines extending between the parallel video signal lines extending in the vertical direction is utilized as an arrangement area of pads provided so as to be stylus for numbering and electrical evaluation, for example.
  • a dummy wiring pattern for suppressing the roughness of the uneven pattern under the seal is disposed in order to adjust a so-called cell gap.
  • the video signal wiring is parallel, it is easy to adjust the density of the uneven pattern under the seal with a simple dummy wiring pattern, so that the video signal wiring is preferably provided in parallel.
  • the source driver IC 103 is based on the length (vertical direction) of the wiring in the vertical direction, the angle ⁇ of the diagonal wiring, the number of terminals, the length of each side, and the like. And the distance h according to the positional relationship between the RGB switch circuit 112 can be easily calculated.
  • F1 (referred to as “the center position of the terminal group to which the wiring for connection is connected”) is shifted to the left by the distance g from the center position f2 (in the corresponding portion of the long side to which the video signal wiring is connected) in the RGB switch circuit 112.
  • the video signal wiring (hereinafter referred to as the left side terminal from the center position f2 of the RGB switch circuit 112 connected to the left terminal from the center position f1 of the terminal group of the source driver IC 103).
  • the “left video signal wiring” is simply extended largely in the vertical direction and then bent.
  • the video signal wirings 2111 to 211n for the video signal connected to the right terminal from the center position f1 of the terminal group of the source driver IC 103 and connected to the right side from the center position f2 of the RGB switch circuit 112.
  • the wiring (hereinafter simply referred to as “right video signal wiring”) need only avoid the interference with the small occupied areas of the right control wirings 2021 and 202b, and therefore does not need to be extended greatly in the vertical direction.
  • the distance h is decreased and the arrangement position of the source driver IC 103 is shifted leftward by the distance g (displacement). ) By doing so, the length of the portion of the video signal wiring on the right that extends in the vertical direction is reduced, but the length of the portion of the video signal wiring on the left that extends in the vertical direction can be increased. As a result, even if the occupied area of the left control wirings 2011 to 201a is large, interference with this can be sufficiently avoided, and since the occupied area of the right control wirings 2021 and 202b is small, interference with this can be avoided. Can be avoided.
  • interference with the large occupied area of the left control wirings 2011 to 201a can be sufficiently avoided, and interference with the small occupied area of the right control wirings 2021 and 202b can be avoided.
  • the distance g is determined to such an extent that it can be performed.
  • the vertical direction of the right video signal line is limited as long as interference between the occupied area and the right video signal line does not matter.
  • the length of the portion extending to 0 can also be set to zero. Even in the case of “decreasing the length to zero” here, in order to form a connection region between the terminal of the driver IC 201 and the end of the video signal line, the end of the video signal line is within a small range. It is necessary to bend and deform the shape. Therefore, “to make the length 0” here means that the right video signal line shown in FIG. 3 outside the stacking area of the source driver IC 103 avoids interference with other components.
  • the fact that there is no section extending in the vertical direction in FIG. 3 is merely expressed for convenience, and does not mean that the video signal line has no vertical length at all.
  • FIG. 3 is a plan view showing a circuit configuration of an element side substrate in which a part of a drive circuit and a display element are monolithically formed when a source driver IC is further arranged on the left side than the configuration shown in FIG.
  • the rightmost video signal wiring (the wiring corresponding to the video signal wiring 211n shown in FIG. 2) is connected to the corresponding terminal of the source driver IC 103 only by the diagonal wiring, Thus, the portion extending in the vertical direction is not included.
  • the minimum interval e is in accordance with the layout rule. If it is an allowable minimum value, it can be said that the distance h can be minimized.
  • the right control wiring 202b is newly provided with an oblique wiring portion to deform the area occupied by the right control wirings 2021 and 202b, and the rightmost video signal wiring (FIG. 2). It is sometimes effective to reduce the distance h so that it does not interfere with the video signal wiring 211n shown in FIG.
  • the center position of the terminal group to which the video signal wiring in the source driver IC 103 is connected is shifted (displaced) from the center position of the RGB switch circuit 112 to the left by the distance g, thereby moving the left video signal.
  • the length of the portion extending in the vertical direction of the wiring can be made larger, and the length of the portion extending in the vertical direction of the right video signal wiring can be made smaller.
  • the source driver IC 103 and the RGB switch circuit 112 are sufficiently avoided while avoiding interference with the large occupied areas of the left control wirings 2011 to 201a and avoiding interference with the small occupied areas of the right control wirings 2021 and 202b.
  • the distance h can be reduced.
  • control wiring can be arranged thicker and with a sufficient line width, or more in the same frame. Needless to say, the control wiring can be routed.
  • the video signal wiring is composed of the wiring extending in the vertical direction and the diagonal wiring, but instead of the wiring extending in the vertical direction, it is larger than the angle ⁇ of the diagonal wiring (with respect to the horizontal direction).
  • the diagonal wiring different from the diagonal wiring having the angle ⁇ ′ and the diagonal wiring may be included. That is, normally, the angle ⁇ of the diagonal wiring is set to a minimum value in terms of design rules, but if the angle ⁇ is larger than that and does not interfere with the control wiring, the angle ⁇ ′ May be set to any value of 90 degrees or less.
  • the wiring extending in the vertical direction can be defined as a kind of diagonal wiring having an angle ⁇ ′ of 90 degrees.
  • the display device of each of the above embodiments has a configuration including an RGB switch circuit that employs a time-division drive method, but may have a configuration that does not include an RGB switch circuit that employs a normal drive method.
  • the source driver IC 103 If the number of the control output terminals and the number or occupied area of the control wiring connected thereto are different on the (long side) left and right sides of the source driver IC 103, the above effect can be obtained. Therefore, the control circuit such as the gate driver need not be formed monolithically. A circuit corresponding to the source driver IC 103 may be formed monolithically. In this case, the size of the frame area is not directly reduced, but by reducing the distance h, the outer shape of the device substrate can be reduced, and as a result, the frame area is reduced. Similar effects can be obtained.
  • the liquid crystal panel has been described as an example.
  • the present invention is not limited to this example, and a display device or other flat panel display using an LED (Light Emitting Diode) such as an organic EL (Electro Luminescence) element is not limited thereto.
  • LED Light Emitting Diode
  • organic EL Electro Luminescence
  • the liquid crystal panel in each of the above embodiments is formed by bonding the element side substrate and the counter substrate.
  • the liquid crystal panel is not limited to this configuration, and only the display device substrate corresponding to the element side substrate. There may be.
  • the display device substrate such as the element side substrate of the liquid crystal panel has been described as an example.
  • the present invention is not limited to this example, and an element array and a control circuit such as a drive circuit are formed.
  • the present invention can also be widely applied to the device substrate.
  • the present invention can be applied to a sensor panel including a sensor matrix as an element array, a memory substrate including a memory matrix as an element array, and the like. Even when the present invention is applied to such a device substrate, a control circuit such as a drive circuit can be arranged close to the element array, so that the frame region can be further reduced.
  • the present invention is applied to a device substrate such as a liquid crystal panel including an element array, and is suitable for a device substrate including a wiring for supplying a signal to the element array and a control wiring.
  • Element side substrate 103 Source driver IC 105 ... element array area 106 ... seal area 107 ... common transfer electrode 111 ... gate driver 112 ... RGB switch circuit 113a, 113b ... control circuit (level shifter circuit etc.) 140 ... Control signal terminal 151 ... Display element 1121 ... Sampling unit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)

Abstract

本発明のデバイス基板である素子側基板は、素子アレイ領域と、ＲＧＢスイッチ回路（１１２）と、ソースドライバＩＣ（１０３）とを備える。このソースドライバＩＣ（１０３）の映像信号用配線に繋がる端子群の中心位置（ｆ１）をＲＧＢスイッチ回路（１１２）の中心位置（ｆ２）から左へ距離ｇだけずらす（変位させる）ことにより、屈曲した左側の映像信号用配線の上下方向に延びる部分を長くし、屈曲した右側の映像信号用配線の上下方向に延びる部分の長さを短くする。このことにより、左側制御用配線（２０１１～２０１ａ）の大きな占有領域との干渉を十分に避け、かつ右側制御用配線（２ ０２１，２０２ｂ）の小さな占有領域との干渉を避けながら、ソースドライバＩＣ（１０３）とＲＧＢスイッチ回路（１１２）との距離ｈを小さくし、額縁領域を縮小させる。

Description

デバイス基板
　本発明は、素子アレイを含む表示パネルのようなデバイス基板に関し、更に詳しくは、素子アレイに対して信号を与える配線と制御用配線とを含むデバイス基板に関する。
　近年では、液晶表示装置に代表される様々な平面型デバイスが実用化されており、これらは各種電子機器、例えば携帯電話などの携帯型電子機器に搭載されることが多い。特にこのような携帯型電子機器においては、一層の小型化を図るため、多結晶シリコンを使用したデバイス基板上に表示素子とその駆動回路の全部または一部とを一体的に、すなわちモノリシックに形成することが行われる。
　このように表示素子および駆動回路を基板上にモノリシックに形成した液晶表示装置である液晶パネルの構成について、図４および図５を参照して説明する。
　図４は、従来の液晶パネルの外観斜視図である。図４に示されるように、この液晶パネル９００は、液晶層を素子側基板９０１および対向側基板９０２により挟み込むように形成されており、これらの基板は所定のシール材を介して貼り合わされており、このシール材により液晶層が封入されている。
　またデバイス基板である素子側基板９０１には、マトリクス状に配列された薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を含む画素回路により構成される表示素子からなる素子アレイ領域９０５が形成されており、この素子アレイ領域９０５の周囲には表示素子を駆動するための後述するゲートドライバなどの駆動回路が形成されている。
　なお、実際には素子側基板９０１の対向側基板９０２とは反対側の面には対向側基板９０２方向へ光を放射するバックライトユニットまたは上記方向へ外光を反射する反射板が配されており、この光の透過率を液晶への印加電圧（すなわち各表示素子毎に設けられる画素電極と共通的に設けられる対向側基板９０２の共通電極との間の電圧）を適宜に制御することにより所望の値に変化させ、対向側基板９０２方向へ所望の階調での表示が行われる。
　さらに、素子側基板９０１には、液晶パネル９００の外部から映像信号が伝達されるＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）基板９０４が接続されており、このＦＰＣ基板９０４を介して素子側基板９０１上に設けられるソースドライバＩＣ９０３に上記映像信号が与えられる。このソースドライバＩＣ９０３は、素子アレイ領域９１０内の各表示素子に映像信号を与える。このような素子側基板９０１のさらに詳しい回路構成について説明する。
　図５は、駆動回路の一部および表示素子がモノリシックに形成された従来の素子側基板の回路構成を示す平面図である。図５に示されるように、この素子側基板９０１は、前述した素子アレイ領域９０５内にマトリクス状に配列された複数の表示素子を有しており、これらの表示素子は赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）のいずれかを表示し、これら３色を表示する３つの表示素子を１組（一単位）としてカラー画素が形成される。図では、例えば表示素子９５１は赤を表示し、行方向に沿って配置される隣接する３つの表示素子により１つのカラー画素が形成されている。これらの表示素子は、列方向（ここでは画面の垂直方向）に沿って平行に設けられる複数のソースラインと、行方向（ここでは画面の水平方向）に沿って平行に設けられる複数のゲートラインとの交差点近傍に設けられており、素子側基板９０１内にモノリシックに形成された行制御回路であるゲートドライバ９１１からの走査信号により所定のタイミングでアクティブにされた表示素子（に含まれるＴＦＴ）がソースラインから与えられる映像信号を受け取り保持する構成となっている。これらの構成は周知であるので、詳しい説明は省略する。
　また、素子側基板９０１上には、上記３色を表示する表示素子に繋がるソースラインを順に切り替えるためのサンプリングユニット９１２１を含む複数のサンプリングユニットからなるＲＧＢスイッチ回路９１２と、この回路の両側に設けられる各種信号用保護素子ユニットや、バッファ回路、レベルシフタ回路などを含む制御用回路９１３ａ，９１３ｂとがモノリシックに形成されている。さらに、素子側基板９０１のシールされたシール領域９０６外には、ＦＰＣ基板９０４に接続するための複数の制御信号用端子９４０と、駆動回路（の一部）である前述したソースドライバＩＣ９０３と、このソースドライバＩＣ９０３への入力信号端子９４１とが設けられている。
　この従来の液晶パネルは、外部の図示されない表示制御回路から周知の制御信号（例えばクロックパルスやスタートパルスなど）を受け取る構成であり、具体的には、制御信号用端子９４０を介してこれらの制御信号がＲＧＢスイッチ回路９１２およびゲートドライバ９１１に与えられる。なお、制御用回路９１３ａ，９１３ｂには、図示されない電源回路から電源配線を介して電源が供給される。
　また上記対向側基板９０２の共通電極に所定の共通電位を与えるため、素子側基板９０１には４つのコモン転移電極９０７が設けられている。このコモン転移電極９０７と共通電極とは、導電性ペーストやシール材に含有された導電性粒子などにより電気的に接続される。コモン転移電極９０７は、配線を介して制御信号用端子９４０に接続されており、外部から上記所定の共通電位が与えられる。
　ここで、ソースドライバＩＣ９０３からＲＧＢスイッチ回路９１２へ映像信号を与えるための配線は非常に数が多く（典型的には数百本）、またＲＧＢスイッチ回路９１２の長辺（横方向または列方向）の長さは、通常ソースドライバＩＣ９０３の長辺の長さよりも大きいので、これらの配線はソースドライバＩＣ９０３からＲＧＢスイッチ回路９１２へ扇状に広がるように配設される。このように配設される場合、配線間隔（ピッチ）を設計上許される最小値に設定したとしても、ソースドライバＩＣ９０３とＲＧＢスイッチ回路９１２との距離ｈは、或る程度の大きさが必要となる。
　しかし、この距離ｈが大きくなると、素子アレイ領域９０５周囲の額縁領域が広くなる。この額縁領域は表示に寄与しないことから小さいことが望ましく、また液晶表示装置を小型化する場合にはできるだけ小さいことが望ましい。
　そこで、従来の液晶表示装置では、ソースドライバＩＣを複数設ける場合に、その出力端子数（配線本数）を信号ラインの総本数の約数として端数が生じないようにする構成や（日本特開平１１－３３８４３８号公報を参照）、ＲＧＢスイッチ回路へ与えられる制御信号数を削減する構成（日本特開２００８－７６４４３号公報を参照）などがあり、これらの構成によれば、額縁領域を小さくすることができる。
日本特開平１１－３３８４３８号公報 日本特開２００８－７６４４３号公報
　しかし、これら従来の液晶表示装置では、ソースドライバＩＣ９０３とＲＧＢスイッチ回路９１２との配置関係については特に考慮されていない。そのため、制御用回路９１３ａ，９１３ｂに接続される制御信号用配線と、映像信号を与えるための配線との干渉を避けるためには、ソースドライバＩＣ９０３とＲＧＢスイッチ回路９１２との距離ｈをさらに大きくするよう設計されることが多い。その場合には、さらに額縁領域が大きくなる。以上のことは、画素回路がマトリクス状に配置される表示パネルに限らず、素子アレイを含むデバイス基板について同様に言える。
　そこで、本発明では、ソースドライバＩＣを適宜の位置に配置することにより、額縁領域を縮小したデバイス基板および表示装置用基板を提供することを目的とする。
　本発明の第１の局面は、複数の素子が形成されているデバイス基板であって、
　複数の行および列を構成するようマトリクス状に配置された複数の素子、および当該複数の素子の駆動を制御する第１の制御回路を含む素子アレイ部と、
　前記素子アレイ部の外周１辺の長さよりも短い長辺を有し、当該長辺が前記外周１辺と略平行に所定距離だけ離れるように配置され、前記複数の素子の駆動を制御する第２の制御回路と、
　前記複数の素子に与えるべき信号を伝送するために、前記素子アレイ部と前記第２の制御回路に含まれる前記長辺中央近傍の端子を含む複数の端子とを接続する複数の素子用配線と、
　前記複数の素子の駆動を制御するための信号を伝送するために、前記第１の制御回路と前記第２の制御回路に含まれる前記長辺の少なくとも一方の端部近傍の複数の端子とを接続する複数の制御用配線と
を備え、
　前記複数の素子用配線は、前記複数の制御用配線により占められる領域と干渉しないように屈曲された配線を含み、
　前記第２の制御回路は、前記長辺端部のうち、接続される制御用配線の占有領域が大きい方の端部側へ、前記長辺のうち前記複数の素子用配線と接続される前記複数の端子が配列される部分に対応する部分の中心位置を前記外周１辺の中心位置に対応する位置から所定距離だけ変位させて配置することを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記屈曲された配線は、
　　前記長辺に対して第１の角度を有するように前記端子から屈曲部分まで延ばされる第１の配線部分と、
　　前記長辺に対して第２の角度を有するように前記屈曲部分から前記素子アレイ部まで延ばされる第２の配線部分と
を含み、
　前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に配置される前記第１の配線部分は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向と反対側に配置される前記第１の配線部分よりも、平均長または最大長が大きいことを特徴とする。
　本発明の第３の局面は、本発明の第１の局面において、
　前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線に接続される端子数が、変位方向と反対側に設けられる制御用配線に接続される端子数よりも多いことを特徴とする。
　本発明の第４の局面は、本発明の第１の局面において、
　前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線の占有領域における前記長辺に対する垂直方向の長さが、変位方向と反対側に設けられる制御用配線の占有領域における前記垂直方向の長さよりも大きいことを特徴とする。
　本発明の第５の局面は、本発明の第１の局面において、
　前記第２の制御回路は、前記長辺の中心位置を基準として変位方向側に設けられる制御用配線の占有領域における前記長辺に対する垂直方向の長さが、変位方向と反対側に設けられる制御用配線の占有領域における前記垂直方向の長さよりも大きいことを特徴とする。
　本発明の第６の局面は、本発明の第１の局面において、
　前記素子アレイ部は、前記第１または第２の制御回路により制御される前記複数の素子の配列方向に対して垂直方向に１行以上または１列以上の所定単位で前記複数の素子の駆動を制御する第３の制御回路をさらに含み、
　前記第３の制御回路は、前記素子アレイ部の変位方向側外周１辺近傍に設けられ、前記制御用配線を接続されることを特徴とする。
　本発明の第７の局面は、本発明の第１の局面において、
　前記素子アレイ部は、画像を構成する画素を表示するための画素回路を含む前記複数の素子である複数の表示素子を含み、
　前記第１の制御回路は、２以上の列を１組として前記複数の列をグループ化することにより得られる複数組の各列に与えられるべき信号を所定期間内における時分割で前記複数の列に対して順に切り換えて出力することにより前記複数の表示素子の駆動を制御する列制御回路を含み、
　前記第２の制御回路は、基板外部から受け取った映像信号が対応する表示を行うべき表示素子に与えられるよう、前記列制御回路に前記映像信号を与えるソースドライバ回路であり、
　前記複数の素子用配線は、前記列制御回路と前記ソースドライバ回路とを接続することを特徴とする。
　本発明の第１の局面によれば、第２の制御回路は、長辺端部のうち、接続される制御用配線の占有領域が大きい方の端部側へ、その長辺のうち素子用配線と接続される複数の端子が配列される部分に対応する部分の中心位置を素子アレイ部の外周１辺の中心位置に対応する位置から所定距離だけ変位させて（ずらせて）配置する。このことにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができる。よって、（典型的には第２の制御回路が設けられる）額縁領域をより縮小させることができ、装置外形を小さくすることができる。
　本発明の第２の局面によれば、変位方向側に配置される第１の配線部分は、反対側に配置される第１の配線部分よりも、平均長または最大長が大きいので、占有領域が大きい側（変位方向側）の制御用配線との干渉を十分に避け、かつ占有領域が小さい側（変位方向と反対側）の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができ、額縁領域をより縮小させることができる。
　本発明の第３の局面によれば、変位方向と反対側へ最も遠い位置に配置される素子用配線は、屈曲されていないので、制御用配線により占められる領域と干渉しないように屈曲される必要無く、第２の制御回路と素子アレイ部との距離が典型的には最も小さくなるように第２の制御回路を配置することができ、額縁領域をより縮小させることができる。
　本発明の第４の局面によれば、変位方向側に設けられる制御用配線に接続される第２の制御回路の端子数が、反対側に設けられる制御用配線に接続される端子数よりも多いので、変位方向側に設けられる制御用配線の占有領域が端的には大きくなる。よって、端子数の多い側へ第２の制御回路を変位させて（ずらせて）配置することにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができ、額縁領域をより縮小させることができる。
　本発明の第５の局面によれば、変位方向側に設けられる制御用配線の占有領域における垂直方向の長さが、反対側に設けられる制御用配線の占有領域における垂直方向の長さよりも大きいので、素子用配線に干渉する占有領域の大きさは、変位方向側に設けられる制御用配線の占有領域の方が大きくなる。よって、垂直方向の長さが大きい側へ第２の制御回路を変位させて（ずらせて）配置することにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができ、額縁領域をより縮小させることができる。
　本発明の第６の局面によれば、第３の制御回路は、変位方向側外周１辺近傍に設けられ、制御用配線を接続されるので、第３の制御回路側へ第２の制御回路を変位させて（ずらせて）配置することにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができ、額縁領域をより縮小させることができる。
　本発明の第７の局面によれば、素子アレイ部が複数の表示素子を含む表示用デバイス基板において、第１の制御回路に含まれる列制御回路とソースドライバ回路とを接続する素子用配線を屈曲させ、ソースドライバ回路を所定距離だけ変位させて（ずらせて）配置する。このことにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、列制御回路とソースドライバ回路との距離を小さくすることができる。よって、（典型的にはソースドライバ回路が設けられる）額縁領域をより縮小させることができ、装置外形を小さくすることができる。
本発明の一実施形態における素子側基板の回路構成を示す平面図である。 上記実施形態におけるソースドライバＩＣとＲＧＢスイッチ回路との間の配線位置および配線間隔を説明するための平面図である。 図１に示す構成よりもさらにソースドライバＩＣを左側に配置した場合における、上記実施形態における駆動回路の一部および表示素子がモノリシックに形成された素子側基板の回路構成を示す平面図である。 従来の液晶パネルの外観斜視図である。 従来の素子側基板の回路構成を示す平面図である。
　以下、本発明の一実施形態について添付図面を参照して説明する。
＜１．　全体的な構成＞
　本発明の一実施形態に係る表示装置である液晶パネルは、ソースドライバＩＣの配置位置に関連する構成を除くほか、従来の構成とほぼ同様である。すなわち、本液晶パネルは、前述した図４に示される従来の液晶パネル９００の外観と同様に、表示装置用基板である素子側基板と対向側基板とを所定のシール材を介して貼り合わせて構成されており、このシール材でこれらの基板間に液晶層が封入されている。また素子側基板には、外部から映像信号が伝達されるＦＰＣ基板が接続されており、このＦＰＣ基板を介して素子側基板上に設けられるソースドライバＩＣ１０３に上記映像信号が与えられる。これらの構成は周知であるので、詳しい説明は省略する。次に、上記素子側基板の構成について説明する。
　図１は、駆動回路の一部および表示素子がモノリシックに形成された素子側基板の回路構成を示す平面図である。なお以下では、この図１（から図３まで）に示されるソースドライバＩＣ１０３の長辺に沿った方向を左右方向とし、その短辺に沿った方向を上下方向とする。
　図１に示されるように、この素子側基板１０１は、従来例の素子アレイ領域９０５と同様の素子アレイ領域１０５内にマトリクス状に配列された複数の表示素子を有しており、例えば表示素子１５１は赤を表示し、行方向に沿って配置される３つの（一単位の）表示素子により１つのカラー画素が形成されている。これらの表示素子は、列方向（図では垂直方向）に沿って平行に設けられる複数のソースラインと、行方向（図では水平方向）に沿って平行に設けられる複数のゲートラインとの交差点近傍に設けられており、素子側基板１０１内にモノリシックに形成された行制御回路であるゲートドライバ１１１からの走査信号により所定のタイミングでアクティブにされた表示素子（に含まれるＴＦＴ）がソースラインから与えられる映像信号を受け取り保持する構成となっている。これらの構成は周知であるので、詳しい説明は省略する。
　また、素子側基板１０１上には、上記３色を表示する表示素子に繋がるソースラインを順に切り替えるためのサンプリングユニット１１２１を含む複数のサンプリングユニットからなるＲＧＢスイッチ回路１１２と、この回路の両側に設けられる各種信号用保護素子ユニットや、バッファ回路、レベルシフタ回路などを含む制御用回路１１３ａ，１１３ｂとがモノリシックに形成されている。さらに、素子側基板１０１のシールされたシール領域１０６外には、ＦＰＣ基板１０４に接続するための複数の制御信号用端子１４０と、駆動回路（の一部）である前述したソースドライバＩＣ１０３と、このソースドライバＩＣ１０３への入力信号端子１４１とが設けられている。
　また上記対向側基板１０２の共通電極に所定の共通電位を与えるため、素子側基板１０１には４つのコモン転移電極１０７が設けられている。このコモン転移電極１０７と共通電極とは、導電性ペーストやシール材に含有された導電性粒子などにより電気的に接続される。コモン転移電極１０７は、配線を介して制御信号用端子１４０に接続されており、外部から上記所定の共通電位が与えられる。
　この液晶パネルは、従来の液晶パネルと同様、外部の図示されない表示制御回路から周知の制御信号（例えばクロックパルスやスタートパルスなど）を受け取る構成であり、具体的には、制御信号用端子１４０を介してこれらの制御信号がＲＧＢスイッチ回路１１２およびゲートドライバ１１１に与えられる。なお、制御用回路１１３ａ，１１３ｂには、図示されない電源回路から電源配線を介して電源が供給される。
　ここで、図１に示されるように、ソースドライバＩＣ１０３からＲＧＢスイッチ回路１１２に映像信号を与える配線の数は、各表示素子に映像信号を与えるソースラインの数の１／３であり、上記配線はＲＧＢそれぞれを表示する画素回路に繋がる３つを１組（一単位）とするソースラインにそれぞれサンプリングユニットにより選択的に接続される。すなわち、１水平走査期間すなわち１本のゲートラインが選択されている期間内において、映像信号が与えられるソースラインが切り換わり、各組を構成する３本のソースラインのうち、各水平走査期間を第１から第３までの期間に３等分したときの第１の期間では赤（Ｒ）の表示素子に繋がる左側のソースラインに、各水平走査期間の第２の期間では緑（Ｇ）の表示素子に繋がる中央のソースラインに、各水平走査期間の第３の期間では青（Ｂ）の表示素子に繋がる右側のソースラインに、ソースドライバＩＣ１０３から映像信号がそれぞれ印加される。
　なお、この従来例では、Ｒ，Ｇ，Ｂの隣接する画素形成部に対応する３本のソースラインを１組としているが、少なくとも２本以上のソースラインをグループ化し、各組を構成する複数のソースラインにソースドライバＩＣ１０３からの１つの出力端子を割り当て、画像表示における１水平走査期間内において各組内の映像信号線に時分割的に映像信号を印加するように構成された従来の表示装置であればよい。したがって、ＲＧＢスイッチ回路１１２の名称は一例にすぎず、列制御回路であればよい。また、このＲＧＢスイッチ回路１１２は、ソースドライバＩＣ１０３とともに、またはこれとは別にソースドライバと呼ばれることもある。
　ここで、ソースドライバＩＣ１０３からＲＧＢスイッチ回路１１２へ映像信号を与えるための配線は、図１においては簡略に示されているが、実際には非常に数が多く（例えば３２０本）、またＲＧＢスイッチ回路１１２の長辺（横方向または列方向）の長さは、通常ソースドライバＩＣ１０３の長辺の長さ（正確には上記長辺のうちの上記配線が接続される端子群が配列されている部分の長さ）よりも大きいので、これらの配線はソースドライバＩＣ１０３からＲＧＢスイッチ回路１１２へ扇状に広がるように配設される。このように配設される場合、配線間隔（ピッチ）を設計上許される最小値に設定したとしても、ソースドライバＩＣ１０３とＲＧＢスイッチ回路１１２との距離ｈは、或る程度の大きさが必要となる。また、制御用回路１１３ａ，１１３ｂに接続される制御信号用配線と、ＲＧＢスイッチ回路１１２に接続される映像信号用配線との干渉を避けるためには、ソースドライバＩＣ１０３とＲＧＢスイッチ回路１１２との距離ｈをさらに大きくするよう設計されるのが一般的である。
　しかし、本実施形態では、詳しくは後述するように、ソースドライバＩＣ１０３における上記長辺（正確には映像信号用配線が接続される端子群が配列されている上記長辺の対応する部分）の中心位置をＲＧＢスイッチ回路１１２の中心位置から左へ距離ｇだけずらす（変位させる）ことにより、上記距離ｈを小さくするよう配置している点に特徴を有している。以下、この特徴をふまえて、これらの配線の配置位置および配置間隔と距離ｈとの関係について、図２を参照してさらに説明する。
＜２．　ソースドライバＩＣを左へずらすように配置する構成について＞
　図２は、ソースドライバＩＣとＲＧＢスイッチ回路との間の配線位置および配線間隔を説明するための平面図である。この図２に示されるように、ソースドライバＩＣ１０３は、端子１０３１を含む複数の端子を有している。この端子は典型的にはバンプ電極であって、ガラス基板上に形成された上記各種配線と例えば異方性導電膜（Anisotropic Conductive Film：ＡＣＦ）により電気的に接続されている。
　これらの端子のうち、ソースドライバＩＣ１０３の長辺側左端の端子１０３１を含むａ個（ここではａ＝５）の端子は、ａ本の左側制御用配線２０１１～２０１ａに接続され、その長辺側右端からｂ個（ここではｂ＝２）の端子は、ｂ本の右側制御用配線２０２１，２０２ｂに接続され、その間のｎ個（ここではｎ＝３２０）の端子は、ｎ本の映像信号用配線２１１１～２１１ｎに接続されている。なお、電源配線は幅が広いため、実際には複数の端子と接続されることが多いが、ここでは説明の便宜のため、１本の配線は１つの端子と接続されているものとする。
　また、左側制御用配線２０１１～２０１ａおよび右側制御用配線２０２１，２０２ｂは、電源配線等の幅が大きい（例えば数十ないし数百μｍ程度の線幅の）配線を含んでいる。これらの配線は、図１および図２に示されるように、映像信号用配線２１１１～２１１ｎとは異なって、左右方向および上下方向にのみ延設され、斜め方向に延ばされないのが一般的である。したがって実際には、これらの配線は広い配線用領域を占有している。そこで、この占有領域の大きさを端的に示すため、左側制御用配線２０１１～２０１ａにより占有されている配線領域の上下方向の長さを左側配線総幅ｃとし、右側制御用配線２０２１，２０２ｂにより占有されている配線領域の上下方向の長さを右側配線総幅ｄとする。このとき、（映像信号用配線との干渉において問題となる）左側制御用配線２０１１～２０１ａの占有領域が右側制御用配線２０２１，２０２ｂの占有領域より大きいことは、ｃ＞ｄであることから導くことができる。なぜなら、後述するように、各映像信号用配線は、上記制御用配線との干渉を避けるため、ソースドライバＩＣ１０３の端子からまず上下方向に所定の距離だけ延設されるので、上記左側配線総幅ｃおよび右側配線総幅ｄの大きさは、映像信号用配線との干渉において問題となる占有領域の大きさを定める主たる要素となるからである。
　また、これらの制御用配線のそれぞれの幅（またはその平均値）が等しいものとすると、左側制御用配線２０１１～２０１ａの占有領域が右側制御用配線２０２１，２０２ｂの占有領域より大きいことは、ａ＞ｂであることからも（簡単に）導くことができる。
　次に、映像信号用配線２１１１～２１１ｎは、左側制御用配線２０１１～２０１ａおよび右側制御用配線２０２１，２０２ｂの占有領域との干渉を避けるために、まず上下方向に所定距離だけ延設され、さらにそこで屈曲されてＲＧＢスイッチ回路１１２の（サンプリングユニット１１２１を含む）対応する各サンプリングユニットへ扇状に広がるように配設される。なお、図１および図２では、全ての配線が図示されていないが、上記屈曲される位置から各サンプリングユニットまでの配線（以下「斜め配線」という）は、左右方向に対して成す角度（鋭角）θが同一となっている。したがって、斜め配線は、中央に近い配線ほど角度θが９０度に近づくような扇状と厳密には異なるように配置されることになるが、完全な扇状またはそれに類似の形に配置してもよい。
　また、配線の構成（例えば配線材料、膜厚、および保護膜の有無）やパターニングに使用する露光装置の解像度などにより、配線間の最小間隔ｅは、設計ルールに基づく最小導体幅・導体間隔（Ｌ／Ｓ：Line and Space）の制約を受ける。ここで、映像信号用配線２１１１～２１１ｎの斜め配線とＲＧＢスイッチ回路の並び方向（紙面水平方向）が成す角度θは、配線間の最小間隔ｅと、映像信号用配線とＲＧＢスイッチ回路の接続間隔で決まり、配線間の最小間隔ｅが小さければθを小さい角度とすることができる。
　なお扇状の配線の最左端側の映像用信号の延伸角度と最右端側の映像信号用配線の延伸角度は軸対称の関係になるように同一であっても異なっていてもよい。しかし、周囲の回路や配線との干渉を避けて配置することを考えた場合は、扇状の配線の最左端側の映像用信号の延伸角度と最右端側の映像信号用配線の延伸角度は軸対称の関係となるように定めることが好ましい。
　一方、ソースドライバＩＣ１０３の端子（に配線を接続したときの配線間の）間隔ｐはソースドライバＩＣ１０３のレイアウトに依存し、また映像用信号線とソースドライバＩＣ１０３側の端子との接続面積を確保するために、上記端子間隔ｐは比較的大きな値とされる。したがってｅ＜ｐであることが多い。このような関係を前提とすると、映像用信号配線２１１１～２１１ｎはその上下方向に延びる部分が図１または図２のように必要となる。
　なお上下方向に延伸する互いに平行な映像用信号配線同士の間に生じる線間の領域は、例えばナンバリングや電気的な評価のために触針できるように設けられるパッドの配置領域として活用される。またはこの領域にシールが配置される液晶セルの場合、いわゆるセルギャップの調整のためにシール下の凹凸パターンの粗密を抑えるためのダミーの配線パターンが配置される。このときに映像信号用配線が平行であると、簡単なダミーの配線パターンで、シール下の凹凸パターンの粗密を調整し易くなるので映像用信号配線は平行に設けられることが好ましい。
　以上のような条件を前提にすれば、上記上下方向に延びる部分の配線の（上下方向）の長さや、斜め配線の角度θ、各端子数、各辺の長さなどに基づき、ソースドライバＩＣ１０３とＲＧＢスイッチ回路１１２との位置関係に応じた距離ｈは容易に算出することができる。
　ここで、図２に示されるように、ソースドライバＩＣ１０３において映像信号用配線が接続される端子群が配列されている長辺の対応する部分（線分）の中心位置（以下では単に「映像信号用配線が接続されている端子群の中心位置」という）ｆ１は、ＲＧＢスイッチ回路１１２における（映像信号用配線が接続される長辺の対応する部分の）中心位置ｆ２から左へ距離ｇだけずらされている（変位されている）。これは、（映像信号用配線との干渉において問題となる）左側制御用配線２０１１～２０１ａの占有領域が右側制御用配線２０２１，２０２ｂの占有領域より大きいからである。
　すなわち、映像信号用配線２１１１～２１１ｎのうち、ソースドライバＩＣ１０３の上記端子群の中心位置ｆ１から左側の端子に接続されＲＧＢスイッチ回路１１２の中心位置ｆ２から左側に接続される映像信号用配線（以下単に「左側の映像信号用配線」という）は、左側制御用配線２０１１～２０１ａの大きな占有領域との干渉を避けるために、まず上下方向に大きく延ばされた後に屈曲される。これに対して、映像信号用配線２１１１～２１１ｎのうち、ソースドライバＩＣ１０３の上記端子群の中心位置ｆ１から右側の端子に接続されＲＧＢスイッチ回路１１２の中心位置ｆ２から右側に接続される映像信号用配線（以下単に「右側の映像信号用配線」という）は、右側制御用配線２０２１，２０２ｂの小さな占有領域との干渉を避けるだけでよいので、上下方向に大きく延ばされる必要がない。
　そこで、従来例のように上記干渉を避けるために距離ｈを大きくするのではなく、本実施形態ではこの距離ｈを小さくし、かつソースドライバＩＣ１０３の配置位置を左方向へ距離ｇだけずらす（変位させる）。そうすれば、右側の映像信号用配線の上下方向に延びる部分の長さはより小さくなるが、左側の映像信号用配線の上下方向に延びる部分の長さをより大きくすることができる。このことにより、左側制御用配線２０１１～２０１ａの占有領域が大きくてもこれとの干渉を十分に避けることができ、かつ右側制御用配線２０２１，２０２ｂの占有領域が小さいことからこれとの干渉を避けることができる。
　また逆に言えば、本実施形態では、左側制御用配線２０１１～２０１ａの大きな占有領域との干渉を十分に避けることができ、かつ右側制御用配線２０２１，２０２ｂの小さな占有領域との干渉を避けることもできる程度に、距離ｇが定められる。
　したがって、右側制御用配線２０２１，２０２ｂの占有領域が小さいため、当該占有領域と右側の映像信号線との干渉が問題にならない限度で、図３に示すように、右側の映像信号線の上下方向に延びる部分の長さを０にすることもできる。なおここで言う「長さを０にする」場合であっても、ドライバＩＣ２０１の端子と映像信号線の端部との接続領域を形成するために、映像用信号線の端部が小さな範囲で屈曲したり形状を変形させることは必要である。したがってここで言う「長さを０にする」とは、ソースドライバＩＣ１０３の積載領域の外側において、図３に示されている右側の映像信号線が他の構成物との干渉を避けるために、図３の紙面上下方向に延びる区間を有しないことを便宜的に表現したにすぎず、映像信号線が全く上下方向の長さを有してないことを意味するわけではない。
　図３は、図１に示す構成よりもさらにソースドライバＩＣを左側に配置した場合における、駆動回路の一部および表示素子がモノリシックに形成された素子側基板の回路構成を示す平面図である。図３に示されるように、最も右側の映像信号用配線（図２に示す映像信号用配線２１１ｎに相当する配線）は、ソースドライバＩＣ１０３の対応する端子に斜め配線のみで接続されており、実質的に上下方向に延びる部分が含まれていない。このように（右側の）映像信号用配線のうちの１本のみが実質的に斜め配線（の部分）のみでソースドライバＩＣ１０３の対応する端子に接続される構成は、最小間隔ｅがレイアウトルール上許容される最小値であれば、距離ｈを最も小さくすることができる構成であると言える。
　また、図３に示すように、右側制御用配線２０２ｂに斜め配線の部分を新たに設けることにより、右側制御用配線２０２１，２０２ｂの占有領域を変形させ、最も右側の映像信号用配線（図２に示す映像信号用配線２１１ｎに相当する配線）と干渉しないように構成することも距離ｈを小さくするためには効果的である場合がある。
＜３．　効果＞
　以上のように、ソースドライバＩＣ１０３における映像信号用配線が接続されている端子群の中心位置をＲＧＢスイッチ回路１１２の中心位置から左へ距離ｇだけずらす（変位させる）ことにより、左側の映像信号用配線の上下方向に延びる部分の長さをより大きくし、右側の映像信号用配線の上下方向に延びる部分の長さをより小さくすることができる。このことにより、左側制御用配線２０１１～２０１ａの大きな占有領域との干渉を十分に避け、かつ右側制御用配線２０２１，２０２ｂの小さな占有領域との干渉を避けながら、ソースドライバＩＣ１０３とＲＧＢスイッチ回路１１２との距離ｈを小さくすることができる。この距離が小さくなることによって、額縁領域をより縮小させたデバイス基板および表示装置用基板を提供することができる。なお距離ｈを小さくすることにより額縁領域を縮小させることに代えて、上記構成によって生み出される空き領域を利用して、制御配線をより太く十分な線幅で配置したり、同一の額縁内により多くの制御配線を引き回すことができる効果を奏することはいうまでもない。
＜４．　変形例＞
　上記実施形態では、映像信号用配線は上下方向に延びる配線と斜め配線とで構成されているが、上下方向に延びる配線に代えて、上記斜め配線の角度θよりも大きい（左右方向に対して成す）角度θ’を有する上記斜め配線とは異なる斜め配線と、上記斜め配線とで構成されていてもよい。すなわち、通常、上記斜め配線の角度θは、設計ルール上最小の値に設定されるが、それより大きい角度であって、制御用配線と干渉しないように設けられるのであれば、その角度θ’は９０度以下のどのような値に設定されてもよい。また、上下方向に延びる配線は、角度θ’が９０度である斜め配線の一種であると定義することも可能である。
　上記各実施形態の表示装置は、時分割駆動方式を採用したＲＧＢスイッチ回路を備える構成であるが、通常の駆動方式を採用したＲＧＢスイッチ回路を備えない構成であってもよく、例えばソースドライバＩＣ１０３の制御用出力端子の数およびこれらと接続される制御用配線の数または占有領域が、ソースドライバＩＣ１０３の（長辺）左右で異なる構成であれば、上記効果を奏することができる。したがって、ゲートドライバなどの制御回路がモノリシックに形成されている必要もない。またソースドライバＩＣ１０３に相当する回路がモノリシックに形成されていてもよい。なお、この場合には額縁領域の大きさを直接縮小することにはならないが、距離ｈを小さくすることにより、デバイス基板の外形を小さくすることができるので、結果的に額縁領域を縮小させると同様の効果を得ることができる。
　上記各実施形態では液晶パネルを例に説明したが、この例に限定されるものではなく、有機ＥＬ（Electro Luminescence）素子などのＬＥＤ（Light Emitting Diode）を使用した表示装置や他のフラットパネルディスプレイ装置にも同様に本発明を適用することができる。
　また、上記各実施形態における液晶パネルは、素子側基板と対向基板とを貼り合わせて形成されているが、この構成に限定されるものではなく、素子側基板に相当する表示装置用基板のみであってもよい。
　上記実施形態では、液晶パネルの素子側基板などの表示装置用基板を例に説明したが、この例に限定されるものではなく、素子アレイと駆動回路などの制御回路とが形成されている他のデバイス基板にも広く適用することができる。例えば、本発明は、素子アレイとしてのセンサーマトリクスを備えるセンサーパネルや素子アレイとしてのメモリマトリクスを備えるメモリ基板などにも適用することができる。本発明をこのようなデバイス基板に適用した場合であっても、駆動回路などの制御回路を素子アレイに近づけて配置することができるので、額縁領域をより縮小させることができる。
　本発明は、素子アレイを含む例えば液晶パネルのようなデバイス基板に適用されるものであって、素子アレイに対して信号を与える配線と制御用配線とを含むデバイス基板に適している。
　１０１　…素子側基板
　１０３　…ソースドライバＩＣ
　１０５　…素子アレイ領域
　１０６　…シール領域
　１０７　…コモン転移電極
　１１１　…ゲートドライバ
　１１２　…ＲＧＢスイッチ回路
　１１３ａ，１１３ｂ…制御用回路（レベルシフタ回路等）
　１４０　…制御信号用端子
　１５１　…表示素子
　１１２１…サンプリングユニット

Claims (7)

  1. 　複数の素子が形成されているデバイス基板であって、
    　複数の行および列を構成するようマトリクス状に配置された複数の素子、および当該複数の素子の駆動を制御する第１の制御回路を含む素子アレイ部と、
    　前記素子アレイ部の外周１辺の長さよりも短い長辺を有し、当該長辺が前記外周１辺と略平行に所定距離だけ離れるように配置され、前記複数の素子の駆動を制御する第２の制御回路と、
    　前記複数の素子に与えるべき信号を伝送するために、前記素子アレイ部と前記第２の制御回路に含まれる前記長辺中央近傍の端子を含む複数の端子とを接続する複数の素子用配線と、
    　前記複数の素子の駆動を制御するための信号を伝送するために、前記第１の制御回路と前記第２の制御回路に含まれる前記長辺の少なくとも一方の端部近傍の複数の端子とを接続する複数の制御用配線と
    を備え、
    　前記複数の素子用配線は、前記複数の制御用配線により占められる領域と干渉しないように屈曲された配線を含み、
    　前記第２の制御回路は、前記長辺端部のうち、接続される制御用配線の占有領域が大きい方の端部側へ、前記長辺のうち前記複数の素子用配線と接続される前記複数の端子が配列される部分に対応する部分の中心位置を前記外周１辺の中心位置に対応する位置から所定距離だけ変位させて配置することを特徴とする、デバイス基板。
  2. 　前記屈曲された配線は、
    　　前記長辺に対して第１の角度を有するように前記端子から屈曲部分まで延ばされる第１の配線部分と、
    　　前記長辺に対して第２の角度を有するように前記屈曲部分から前記素子アレイ部まで延ばされる第２の配線部分と
    を含み、
    　前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に配置される前記第１の配線部分は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向と反対側に配置される前記第１の配線部分よりも、平均長または最大長が大きいことを特徴とする、請求項１に記載のデバイス基板。
  3. 　前記複数の素子用配線のうち、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向と反対側へ最も遠い位置に配置される素子用配線は、周囲との干渉を避けるために屈曲されていないことを特徴とする、請求項１に記載のデバイス基板。
  4. 　前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線に接続される端子数が、変位方向と反対側に設けられる制御用配線に接続される端子数よりも多いことを特徴とする、請求項１に記載のデバイス基板。
  5. 　前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線の占有領域における前記長辺に対する垂直方向の長さが、変位方向と反対側に設けられる制御用配線の占有領域における前記垂直方向の長さよりも大きいことを特徴とする、請求項１に記載のデバイス基板。
  6. 　前記素子アレイ部は、前記第１または第２の制御回路により制御される前記複数の素子の配列方向に対して垂直方向に１行以上または１列以上の所定単位で前記複数の素子の駆動を制御する第３の制御回路をさらに含み、
    　前記第３の制御回路は、前記素子アレイ部の変位方向側外周１辺近傍に設けられ、前記制御用配線を接続されることを特徴とする、請求項１に記載のデバイス基板。
  7. 　前記素子アレイ部は、画像を構成する画素を表示するための画素回路を含む前記複数の素子である複数の表示素子を含み、
    　前記第１の制御回路は、２以上の列を１組として前記複数の列をグループ化することにより得られる複数組の各列に与えられるべき信号を所定期間内における時分割で前記複数の列に対して順に切り換えて出力することにより前記複数の表示素子の駆動を制御する列制御回路を含み、
    　前記第２の制御回路は、基板外部から受け取った映像信号が対応する表示を行うべき表示素子に与えられるよう、前記列制御回路に前記映像信号を与えるソースドライバ回路であり、
    　前記複数の素子用配線は、前記列制御回路と前記ソースドライバ回路とを接続することを特徴とする、請求項１に記載のデバイス基板。
PCT/JP2010/057210 2009-09-02 2010-04-23 デバイス基板 WO2011027589A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
RU2012112478/08A RU2496154C1 (ru) 2009-09-02 2010-04-23 Подложка устройства
EP10813540.1A EP2474964B1 (en) 2009-09-02 2010-04-23 Display device substrate
US13/391,480 US8941630B2 (en) 2009-09-02 2010-04-23 Device substrate
KR1020127005481A KR101313918B1 (ko) 2009-09-02 2010-04-23 디바이스 기판
BR112012008158A BR112012008158A2 (pt) 2009-09-02 2010-04-23 substrato de dispositivo
JP2011529831A JP5254450B2 (ja) 2009-09-02 2010-04-23 デバイス基板
CN201080037466.9A CN102483888B (zh) 2009-09-02 2010-04-23 器件基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009202234 2009-09-02
JP2009-202234 2009-09-02

Publications (1)

Publication Number Publication Date
WO2011027589A1 true WO2011027589A1 (ja) 2011-03-10

Family

ID=43649141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057210 WO2011027589A1 (ja) 2009-09-02 2010-04-23 デバイス基板

Country Status (8)

Country Link
US (1) US8941630B2 (ja)
EP (1) EP2474964B1 (ja)
JP (1) JP5254450B2 (ja)
KR (1) KR101313918B1 (ja)
CN (1) CN102483888B (ja)
BR (1) BR112012008158A2 (ja)
RU (1) RU2496154C1 (ja)
WO (1) WO2011027589A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140760A1 (ja) * 2012-03-21 2013-09-26 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
WO2014013945A1 (ja) * 2012-07-20 2014-01-23 シャープ株式会社 表示装置
WO2014132799A1 (ja) * 2013-02-26 2014-09-04 シャープ株式会社 表示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299224B2 (ja) 2009-11-02 2013-09-25 セイコーエプソン株式会社 電気光学装置及び電子機器
CN103415880B (zh) * 2011-01-20 2016-05-11 夏普株式会社 显示装置及其驱动方法
JP5952920B2 (ja) * 2013-01-21 2016-07-13 シャープ株式会社 アクティブマトリクス基板、及び表示装置
TWI514343B (zh) * 2014-07-30 2015-12-21 E Ink Holdings Inc 背光顯示裝置
CN104484077B (zh) * 2015-01-05 2018-09-18 深圳市华星光电技术有限公司 具有触控功能的显示面板及其触控检测方法
JP6830765B2 (ja) * 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
JP6917726B2 (ja) * 2017-02-13 2021-08-11 株式会社ジャパンディスプレイ 液晶表示装置
TWI610281B (zh) * 2017-03-09 2018-01-01 友達光電股份有限公司 顯示面板
JP6735904B2 (ja) 2017-03-17 2020-08-05 シャープ株式会社 アクティブマトリクス基板及び表示パネル
CN108010949A (zh) * 2017-11-30 2018-05-08 武汉华星光电半导体显示技术有限公司 异形切割的oled显示面板及oled显示器
US10852591B2 (en) * 2018-06-29 2020-12-01 Sharp Kabushiki Kaisha Image display device
US10964284B2 (en) * 2018-09-05 2021-03-30 Sharp Kabushiki Kaisha Electronic component board and display panel
CN208938550U (zh) * 2018-11-26 2019-06-04 北京京东方技术开发有限公司 显示面板及显示装置
CN110018598B (zh) * 2019-04-10 2024-03-26 武汉华星光电技术有限公司 显示面板及显示装置
CN110060648A (zh) * 2019-05-17 2019-07-26 深圳市华星光电半导体显示技术有限公司 液晶显示器及驱动集成电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11338438A (ja) 1998-03-25 1999-12-10 Sony Corp 液晶表示装置
WO2007026446A1 (ja) * 2005-08-30 2007-03-08 Sharp Kabushiki Kaisha デバイス基板および液晶パネル
JP2008076443A (ja) 2006-09-19 2008-04-03 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
WO2008053622A1 (fr) * 2006-11-01 2008-05-08 Sharp Kabushiki Kaisha Substrat de dispositif et substrat de dispositif d'affichage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JP3445121B2 (ja) * 1997-10-24 2003-09-08 キヤノン株式会社 マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
US7508479B2 (en) * 2001-11-15 2009-03-24 Samsung Electronics Co., Ltd. Liquid crystal display
JP4526415B2 (ja) * 2004-03-15 2010-08-18 シャープ株式会社 表示装置及び表示装置用ガラス基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11338438A (ja) 1998-03-25 1999-12-10 Sony Corp 液晶表示装置
WO2007026446A1 (ja) * 2005-08-30 2007-03-08 Sharp Kabushiki Kaisha デバイス基板および液晶パネル
JP2008076443A (ja) 2006-09-19 2008-04-03 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
WO2008053622A1 (fr) * 2006-11-01 2008-05-08 Sharp Kabushiki Kaisha Substrat de dispositif et substrat de dispositif d'affichage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2474964A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140760A1 (ja) * 2012-03-21 2013-09-26 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
KR20140114028A (ko) * 2012-03-21 2014-09-25 샤프 가부시키가이샤 액티브 매트릭스 기판 및 이를 구비한 표시패널
CN104094338A (zh) * 2012-03-21 2014-10-08 夏普株式会社 有源矩阵基板和具备该有源矩阵基板的显示面板
CN104094338B (zh) * 2012-03-21 2016-04-13 夏普株式会社 有源矩阵基板和具备该有源矩阵基板的显示面板
KR101681820B1 (ko) 2012-03-21 2016-12-01 샤프 가부시키가이샤 액티브 매트릭스 기판 및 이를 구비한 표시패널
WO2014013945A1 (ja) * 2012-07-20 2014-01-23 シャープ株式会社 表示装置
JP5917694B2 (ja) * 2012-07-20 2016-05-18 シャープ株式会社 表示装置
WO2014132799A1 (ja) * 2013-02-26 2014-09-04 シャープ株式会社 表示装置
JP5976195B2 (ja) * 2013-02-26 2016-08-23 シャープ株式会社 表示装置
US9875699B2 (en) 2013-02-26 2018-01-23 Sharp Kabushiki Kaisha Display device

Also Published As

Publication number Publication date
EP2474964A4 (en) 2013-02-20
EP2474964B1 (en) 2014-04-16
US8941630B2 (en) 2015-01-27
KR101313918B1 (ko) 2013-10-01
KR20120049322A (ko) 2012-05-16
JPWO2011027589A1 (ja) 2013-02-04
JP5254450B2 (ja) 2013-08-07
RU2012112478A (ru) 2013-10-10
RU2496154C1 (ru) 2013-10-20
CN102483888A (zh) 2012-05-30
BR112012008158A2 (pt) 2016-03-01
CN102483888B (zh) 2014-06-04
EP2474964A1 (en) 2012-07-11
US20120146972A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5254450B2 (ja) デバイス基板
US10185195B2 (en) Horizontal stripe liquid crystal display device
US10114258B2 (en) Narrow bezel display device
CN107799008B (zh) 显示装置
US11187946B2 (en) Display device
JP2006209089A (ja) 表示装置
JP2007011368A (ja) 表示パネル、それを具備する表示装置、及びその製造方法
CN106990590B (zh) 液晶显示装置
US10108057B2 (en) Electro-optical device and electronic apparatus
CN106972041B (zh) 有机发光二极管显示装置
TWI622833B (zh) 顯示面板以及顯示裝置
US20180088387A1 (en) Electrooptical device and electronic apparatus
JP4542202B2 (ja) 表示装置
KR102268255B1 (ko) 표시 장치
JP2015106109A (ja) 電気光学装置、及び電子機器
JP4541734B2 (ja) 表示装置
CN108398815B (zh) 电光装置以及电子设备
KR20160141368A (ko) 네로우 베젤 디스플레이 장치
WO2008053622A1 (fr) Substrat de dispositif et substrat de dispositif d'affichage
KR102262709B1 (ko) 평판표시장치
JP2005301161A (ja) 表示装置
CN116564974A (zh) 显示基板及显示装置
JP2023184061A (ja) 表示装置及びドライバ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080037466.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10813540

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011529831

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2010813540

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13391480

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20127005481

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2798/CHENP/2012

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2012112478

Country of ref document: RU

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112012008158

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 112012008158

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20120301