KR20140114028A - 액티브 매트릭스 기판 및 이를 구비한 표시패널 - Google Patents

액티브 매트릭스 기판 및 이를 구비한 표시패널 Download PDF

Info

Publication number
KR20140114028A
KR20140114028A KR1020147022554A KR20147022554A KR20140114028A KR 20140114028 A KR20140114028 A KR 20140114028A KR 1020147022554 A KR1020147022554 A KR 1020147022554A KR 20147022554 A KR20147022554 A KR 20147022554A KR 20140114028 A KR20140114028 A KR 20140114028A
Authority
KR
South Korea
Prior art keywords
region
unit
unit circuits
circuit portion
peripheral circuit
Prior art date
Application number
KR1020147022554A
Other languages
English (en)
Other versions
KR101681820B1 (ko
Inventor
다카히로 야마구치
시게 후루타
마코토 요코야마
슈지 니시
요스케 후지카와
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20140114028A publication Critical patent/KR20140114028A/ko
Application granted granted Critical
Publication of KR101681820B1 publication Critical patent/KR101681820B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

직사각형 모양의 표시영역(D) 주변에 규정된 프레임 영역 중, 기판단 측에 규정된 단자영역을 따르는 프레임 영역에 있어서, 표시영역(D)와 단자영역의 일부에 규정된 실장영역(M)과의 사이에 주변 회로부(4)가 설치되고, 주변 회로부(4)에는, 모놀리식(monolithic)으로 형성된 복수의 단위 회로부(4ua, 4ub)가 표시영역(D)의 일변을 따라 일렬로 배열되고, 복수의 단위 회로부(4ua, 4ub)의 배열 피치가 내측보다 외측에서 넓게 되어 있다.

Description

액티브 매트릭스 기판 및 이를 구비한 표시패널{ACTIVE MATRIX SUBSTRATE AND DISPLAY PANEL PROVIDE WITH SAME}
본 발명은, 액티브 매트릭스 기판 및 이를 구비한 표시패널에 관하며, 특히 3변 프리 구조를 갖는 액티브 매트릭스 기판 및 이를 구비한 표시패널의 좁은 프레임화 기술에 관한 것이다.
최근, 액정표시패널 등의 표시패널은, 여러 가지 전자기기에 탑재되어 있다. 특히, 휴대전화기 등의 모바일 용도의 전자기기에서는, 표시화면의 외주(外周)부에 배치하는 프레임 영역의 폭을 좁게 하는, 이른바, 좁은 프레임화 및 이에 따른 장치의 소형화가 요망되고 있다.
그래서, 액티브 매트릭스 구동방식의 액정표시패널은, 서로 대향하도록 설치된 액티브 매트릭스 기판 및 대향기판과, 액티브 매트릭스 기판 및 대향기판 사이에 형성된 액정층을 구비하고 있다. 그리고, 액티브 매트릭스 기판은, 상기 표시화면에 상당하는 직사각형 모양의 표시영역에서, 서로 평행으로 연장하도록 배치된 복수의 게이트 신호선과, 각 게이트 신호선과 직교하는 방향에 서로 평행으로 연장하도록 배치된 복수의 소스 신호선을 구비하고 있다. 또, 액티브 매트릭스 기판에는, 대향기판으로부터 돌출하는 부분의 표면에 단자영역이 형성되어 있다.
그런데, 액티브 매트릭스 구동방식의 표시패널이 탑재된 모바일 용도의 전자기기에서는, 장치의 소형화와 부품점수의 저감을 도모하기 위해, 액티브 매트릭스 기판의 4변 프레임 영역 중, 1변에만 단자영역을 배치하고, 다른 3변에 단자영역을 배치하지 않는, 이른바, 3변 프리 구조를 갖는 구성이 주류가 되어 있다. 그리고, 3변 프리 구조를 갖는 액티브 매트릭스 기판에서는, 예를 들어, 단자영역을 배치하지 않는 대향하는 2변을 따라, 게이트 제어회로가 모놀리식(monolithic)으로 1개씩 형성되고, 단자영역을 배치하는 1변을 따라, 소스 제어회로가 모놀리식으로 형성됨과 동시에, 각 게이트 제어회로 및 소스 제어회로가 접속된 구동용 IC(Integrated Circuit)가 실장(實裝)된다. 여기서, 소스 제어회로에는, 각 소스 신호선이 접속되어 있다. 또, 소스 제어회로에는, 각 소스 신호선이 접속된다. 또한, 소스 제어회로는, 예를 들어, 인접하는 3개의 소스 신호선마다, 구동용 IC에 접속된 비디오 신호선으로부터의 표시용 소스신호를 RGB의 색 요소마다 나누기 위한 디멀티플렉서(demultiplexer) 회로와, 디멀티플렉서 회로에 검사용 신호를 입력하기 위한 검사회로와, 디멀티플렉서 회로, 검사회로, 및 화상의 최소단위인 각 부화소마다 설치된 각 TFT(Thin Film Transistor) 등을 보호하기 위한 보호회로를 구비하고 있다.
예를 들어, 특허문헌 1에는, 3변 프리 구조를 갖는 디바이스 기판에서, 상기 디멀티플렉서 회로에 상당하는 RGB 스위치 회로와, 비디오 신호용 보호회로를 분리함과 동시에, 비디오 신호용 보호회로의 배열 피치를 RGB 스위치 회로의 배열 피치보다 짧게 설정함으로써, 비디오 신호용 보호회로 배열군의 양단(兩端) 근방에 일반 신호용 보호회로 등의 회로와 배선을 배치하기 위한 잉여(剩餘)영역을 만들어 내어, 기판의 프레임 영역을 작게 할 수 있다고 기재되어 있다.
국제공개 제 2008/053622호 팸플릿(제 1도)
그러나, 상기 특허문헌 1에 개시된 디바이스 기판에서는, 각 비디오 신호용 보호회로와 소스 드라이버 IC와의 사이에 배치되는 복수의 배선(비디오 신호선)이, 소스 드라이버 IC 측에 단지 모이도록 형성되므로, 좁은 프레임화의 관점에서, 개선의 여지가 있다.
본 발명은, 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 3변 프리 구조를 갖는 액티브 매트릭스 기판에 있어서, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 하는 데 있다.
상기 목적을 달성하기 위해, 본 발명은, 주변 회로부를 구성하는 복수의 단위 회로부의 배열 피치가 내측보다 외측에서 넓게 되도록 한 것이다.
구체적으로 본 발명에 관한 액티브 매트릭스 기판은, 화상표시를 행하는 직사각형 모양의 표시영역과, 상기 표시영역 주변에 규정된 프레임 영역과, 상기 프레임 영역에 있어서, 상기 표시영역의 일변(一邊)을 따라 기판단(基板端) 측에 규정된 단자영역과, 상기 단자영역의 일부에 있어서, 상기 표시영역의 일변을 따라 규정된 실장영역과, 상기 표시영역에 있어서, 상기 표시영역의 일변과 직교하는 방향에 서로 평행으로 연장하도록 설치된 복수의 신호선과, 상기 표시영역 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식으로 형성된 복수의 단위 회로부가 상기 표시영역의 일변을 따라 일렬로 배열된 주변 회로부와, 상기 표시영역 및 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 신호선으로부터 상기 복수의 단위 회로부를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 1 배선과, 상기 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 상기 복수의 단위 회로부로부터 상기 실장영역을 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 2 배선을 구비하고, 상기 복수의 단위 회로부의 배열 피치는, 내측보다 외측에서 넓게 되어 있다.
상기 구성에 의하면, 직사각형 모양의 표시영역 주변에 규정된 프레임 영역 중, 기판단 측에 규정된 단자영역을 따르는 프레임 영역에 있어서, 표시영역과 단자영역 일부의 실장영역과의 사이에 주변 회로부가 설치되고, 주변 회로부에는, 모놀리식으로 형성된 복수의 단위 회로부가 표시영역의 일변을 따라 일렬로 배열되고, 복수의 단위 회로부의 배열 피치가 내측보다 외측에서 넓게 되므로, 예를 들어, 주변 회로부 표시영역의 일변을 따르는 길이가 공통이고, 주변 회로부에 포함되는 단위 회로부의 개수가 공통이라고 상정(想定)하여, 복수의 단위 회로부 배열 피치가 평균적인 값으로 일정한 경우보다, 복수의 제 2 배선 전체의 윤곽형상의 좁힘을 넓게 하는, 즉, 가장 외측에 배치되는 제 2 배선의 표시영역의 일변과 교차하는 각도를 작게 하는 것이 가능하게 된다. 이에 따라, 복수의 제 2 배선 전체의 윤곽형상 표시영역의 일변과 직교하는 방향의 길이가 짧아지므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판에 있어서, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 하는 것이 가능하게 된다.
상기 표시영역 및 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수 신호선의 인접하는 소정 수마다 모놀리식으로 형성된 복수의 제 1 단위회로가 상기 표시영역의 일변을 따라 일렬로 배열된 디멀티플렉서(demultiplexer) 회로부를 구비하고, 상기 각 제 1 단위회로는, 상기 인접하는 소정 수의 신호선에 접속되고, 상기 복수의 단위 회로부로서, 상기 복수의 제 1 단위회로에 상기 복수의 제 1 배선을 개재하여 각각 접속된 복수의 제 2 단위회로가 설치되고, 상기 디멀티플렉서 회로부 및 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 1 배선으로서, 상기 복수의 제 1 단위회로로부터 상기 복수의 제 2 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 복수의 제 1 비디오 신호선이 설치되고, 상기 복수의 제 2 배선으로서, 복수의 제 2 비디오 신호선이 설치되어도 된다.
상기 복수의 신호선으로서, 복수의 소스 신호선이 설치되어도 된다.
즉, 본 발명에 관한 액티브 매트릭스 기판은, 화상표시를 행하는 직사각형 모양의 표시영역과, 상기 표시영역 주변에 규정된 프레임 영역과, 상기 프레임 영역에 있어서, 상기 표시영역 일변을 따라 기판단 측에 규정된 단자영역과, 상기 단자영역의 일부에 있어서, 상기 표시영역의 일변을 따라 규정된 실장영역과, 상기 표시영역에 있어서, 상기 표시영역의 일변과 직교하는 방향에 서로 평행으로 연장하도록 설치된 복수의 신호선과, 상기 표시영역 및 실장영역 사이의 프레임 영역에 있어서, 상기 복수의 소스 신호선의 인접하는 소정 수마다 모놀리식으로 형성되고, 각각, 이 인접하는 소정 수의 소스 신호선에 접속된 복수의 제 1 단위회로가 상기 표시영역의 일변을 따라 일렬로 배열된 디멀티플렉서 회로부와, 상기 디멀티플렉서 회로부 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식으로 형성되어, 상기 복수의 제 1 단위회로에 각각 접속된 복수의 제 2 단위회로가 상기 표시영역의 일변을 따라 일렬로 배열된 주변 회로부와, 상기 디멀티플렉서 회로부 및 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 1 단위회로로부터 상기 복수의 제 2 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 1 비디오 신호선과, 상기 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 상기 복수의 제 2 단위회로로부터 상기 실장영역을 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 2 비디오 신호선을 구비하고, 상기 복수의 제 2 단위회로의 배열 피치는, 내측보다 외측에서 넓게 된다.
상기 구성에 의하면, 직사각형 모양의 표시영역 주변에 규정된 프레임 영역 중, 기판단 측에 규정된 단자영역을 따르는 프레임 영역에 있어서, 표시영역에 가까운 측의 디멀티플렉서 회로부와 단자영역의 일부 실장영역과의 사이에 주변 회로부가 설치되고, 주변 회로부에는, 모놀리식으로 형성된 복수의 제 2 단위회로가 표시영역의 일변을 따라 일렬로 배열되고, 복수의 제 2 단위회로의 배열 피치가 내측보다 외측에서 넓게 되므로, 예를 들어, 주변 회로부의 표시영역 일변을 따르는 길이가 공통이고, 주변 회로부에 포함되는 제 2 단위 회로부의 개수가 공통이라 상정하며, 복수의 제 2 단위회로의 배열 피치가 평균적인 값으로 일정한 경우보다, 복수의 제 2 비디오 신호선 전체의 윤곽형상의 좁힘을 넓게 하는, 즉, 가장 외측에 배치되는 제 2 비디오 신호선의 표시영역 일변과 교차하는 각도를 작게 하는 것이 가능하게 된다. 이에 따라, 복수의 제 2 비디오 신호선 전체의 윤곽형상의 표시영역 일변과 직교하는 방향의 길이가 짧게 되므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판에 있어서, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 하는 것이 가능하게 된다.
상기 각 제 2 단위회로는, 상기 각 제 1 단위회로에 검사신호를 입력하기 위한 검사회로, 및 적어도 상기 각 제 1 단위회로를 보호하기 위한 보호회로의 적어도 한쪽을 구비하여도 된다.
상기 구성에 의하면, 각 제 2 단위회로가 검사회로 및/또는 보호회로를 구비하므로, 각 제 2 단위회로가 검사회로 및 보호회로를 구비하는 액티브 매트릭스 기판, 각 제 2 단위회로가 검사회로를 구비하는 액티브 매트릭스 기판, 또는 각 제 2 단위회로가 보호회로를 구비하는 액티브 매트릭스 기판이 구체적으로 구성된다.
상기 주변 회로부의 상기 표시영역 일변을 따르는 길이는, 상기 디멀티플렉서 회로부의 상기 표시영역 일변을 따르는 길이보다 짧게 되어도 된다.
상기 구성에 의하면, 주변 회로부의 표시영역 일변을 따르는 길이가 디멀티플렉서 회로부의 표시영역 일변을 따르는 길이보다 짧게 되므로, 주변 회로부의 양단 근방에, 예를 들어, 레벨 시프트(level shift) 회로, 버퍼(buffer)회로, 일반 신호용 보호회로, 디멀티플렉서 회로용의 제어 신호선, 이 제어 신호용 보호회로 등의 다른 회로와 배선을 배치하는 공간이 확보된다.
또, 본 발명에 관한 액티브 매트릭스 기판은, 화상표시를 행하는 직사각형 모양의 표시영역과, 상기 표시영역 주변에 규정된 프레임 영역과, 상기 프레임 영역에 있어서, 상기 표시영역의 일변을 따라 기판단 측에 규정된 단자영역과, 상기 단자영역의 일부에 있어서, 상기 표시영역의 일변을 따라 규정된 실장영역과, 상기 표시영역에 있어서, 상기 표시영역의 일변과 직교하는 방향으로 서로 평행으로 연장하도록 설치된 복수의 신호선과, 상기 표시영역 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식으로 형성된 복수의 제 1 단위 회로부가 상기 표시영역의 일변을 따라 일렬로 배열된 제 1 주변 회로부와, 상기 제 1 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식으로 형성되어, 상기 복수의 제 1 단위 회로부에 각각 접속된 복수의 제 2 단위 회로부가 상기 표시영역의 일변을 따라 일렬로 배열된 제 2 주변 회로부와, 상기 표시영역 및 제 1 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 신호선으로부터 상기 복수의 제 1 단위 회로부를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 1 배선과, 상기 제 1 주변 회로부 및 제 2 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 1 단위 회로부로부터 상기 복수의 제 2 단위 회로부를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 2 배선과, 상기 제 2 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 상기 복수의 제 2 단위 회로부로부터 상기 실장영역을 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 3 배선을 구비하고, 상기 복수의 제 1 단위 회로부 및 복수의 제 2 단위 회로부의 적어도 한 쪽의 배열 피치는, 내측보다 외측에서 넓게 된다.
상기 구성에 의하면, 직사각형 모양의 표시영역의 주변에 규정된 프레임 영역 중, 기판단 측에 규정된 단자영역을 따르는 프레임 영역에 있어서, 표시영역과 단자영역 일부의 실장영역과의 사이에 제 1 주변 회로부 및 제 2 주변 회로부가 설치되고, 제 1 주변 회로부 및 제 2 주변 회로부에는, 모놀리식으로 형성된 복수의 제 1 단위 회로부 및 복수의 제 2 단위 회로부가 각각 표시영역의 일변을 따라 일렬로 배열되고, 복수의 제 1 단위 회로부 및/또는 복수의 제 2 단위 회로부의 배열 피치가 내측보다 외측에서 넓게 되므로, 예를 들어, 제 1 주변 회로부의 표시영역 일변을 따르는 길이가 공통이고, 제 1 주변 회로부에 포함되는 제 1 단위 회로부의 개수가 공통이며, 제 2 주변 회로부의 표시영역 일변을 따르는 길이가 공통이고, 제 2 주변 회로부에 포함되는 제 2 단위 회로부의 개수가 공통이라고 상정하여, 복수의 제 1 단위 회로부 및 복수의 제 2 단위 회로부의 배열 피치가 평균적인 값으로 일정한 경우보다, 복수의 제 2 배선 및/또는 복수의 제 3 배선 전체의 윤곽형상의 좁힘을 넓게 하는, 즉, 가장 외측에 배치되는 제 2 배선 및/또는 제 3 배선의 표시영역 일변과 교차하는 각도를 작게 하는 것이 가능하게 된다. 이에 따라, 복수의 제 2 배선 및/또는 복수의 제 3 배선 전체의 윤곽형상의 표시영역 일변과 직교하는 방향의 길이가 짧게 되므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판에 있어서, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 하는 것이 가능하게 된다.
상기 표시영역 및 제 1 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수 신호선의 인접하는 소정 수마다 모놀리식으로 형성된 복수의 제 1 단위회로가 상기 표시영역의 일변을 따라 일렬로 배열된 디멀티플렉서 회로부를 구비하고, 상기 각 제 1 단위회로는, 상기 인접하는 소정 수의 신호선에 접속되어, 상기 복수의 제 1 단위 회로부로서, 상기 복수의 제 1 단위회로에 상기 복수의 제 1 배선을 개재하여 각각 접속된 복수의 제 2 단위회로가 설치되며, 상기 복수의 제 2 단위 회로부로서, 상기 복수의 제 2 단위회로에 상기 복수의 제 2 배선을 개재하여 각각 접속된 복수의 제 3 단위회로가 설치되고, 상기 디멀티플렉서 회로부 및 제 1 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 1 배선으로서, 상기 복수의 제 1 단위회로로부터 상기 복수의 제 2 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 복수의 제 1 비디오 신호선이 설치되고, 상기 제 1 주변 회로부 및 제 2 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 2 배선으로서, 상기 복수의 제 2 단위회로로부터 상기 복수의 제 3 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 복수의 제 2 비디오 신호선이 설치되고, 상기 복수의 제 3 배선으로서, 복수의 제 3 비디오 신호선이 설치되어도 된다.
상기 복수의 신호선으로서, 복수의 소스 신호선이 설치되어도 된다.
즉, 본 발명에 관한 액티브 매트릭스 기판은, 화상표시를 행하는 직사각형 모양의 표시영역과, 상기 표시영역 주변에 규정된 프레임 영역과, 상기 프레임 영역에 있어서, 상기 표시영역의 일변을 따라 기판단 측에 규정된 단자영역과, 상기 단자영역 일부에 있어서, 상기 표시영역의 일변을 따라 규정된 실장영역과, 상기 표시영역에 있어서, 상기 표시영역의 일변과 직교하는 방향에 서로 평행으로 연장하도록 설치된 복수의 소스 신호선과, 상기 표시영역 및 실장영역 사이의 프레임 영역에 있어서, 상기 복수의 소스 신호선의 인접하는 소정 수마다 모놀리식으로 형성되고, 각각, 이 인접하는 소정 수의 소스 신호선에 접속된 복수의 제 1 단위회로가 상기 표시영역 일변을 따라 일렬로 배열된 디멀티플렉서 회로부와, 상기 디멀티플렉서 회로부 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식으로 형성되고, 상기 복수의 제 1 단위회로에 각각 접속된 복수의 제 2 단위회로가 상기 표시영역의 일변을 따라 일렬로 배열된 제 1 주변 회로부와, 상기 제 1 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식으로 형성되고, 상기 복수의 제 2 단위회로에 각각 접속된 복수의 제 3 단위회로가 상기 표시영역의 일변을 따라 일렬로 배열된 제 2 주변 회로부와, 상기 디멀티플렉서 회로부 및 제 1 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 1 단위회로로부터 상기 복수의 제 2 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 1 비디오 신호선과, 상기 제 1 주변 회로부 및 제 2 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 2 단위회로로부터 상기 복수의 제 3 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 2 비디오 신호선과, 상기 제 2 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 상기 복수의 제 3 단위회로로부터 상기 실장영역을 향해 전체의 윤곽영역을 좁힐 수 있도록 각각 설치된 복수의 제 3 비디오 신호선을 구비하고, 상기 복수의 제 2 단위회로 및 복수의 제 3 단위회로의 적어도 한쪽의 배열 피치는, 내측보다 외측에서 넓게 된다.
상기 구성에 의하면, 직사각형 모양의 표시영역 주변에 규정된 프레임 영역 중, 기판단 측에 규정된 단자영역을 따르는 프레임 영역에 있어서, 표시영역에 가까운 측의 디멀티플렉서 회로부와 단자영역 일부의 실장영역과의 사이에 제 1 주변 회로부 및 제 2 주변 회로부가 설치되고, 제 1 주변 회로부 및 제 2 주변 회로부에는, 모놀리식으로 형성된 복수의 제 2 단위회로 및/또는 복수의 제 3 단위회로가 각각 표시영역의 일변을 따라 일렬로 배열되며, 복수의 제 2 단위회로 및/또는 복수의 제 3 단위회로의 배열 피치가 내측보다 외측에서 넓게 되므로, 예를 들어, 제 1 주변 회로부의 표시영역 일변을 따르는 길이가 공통이고, 제 1 주변 회로부에 포함되는 제 2 단위회로의 개수가 공통이며, 제 2 주변 회로부의 표시영역 일변을 따르는 길이가 공통이고, 제 2 주변 회로부에 포함되는 제 3 단위회로의 개수가 공통이라고 상정하여, 복수의 제 2 단위회로 및 복수의 제 3 단위회로의 배열 피치가 평균적인 값으로 일정한 경우보다, 복수의 제 2 비디오 신호선 및/또는 복수의 제 3 비디오 신호선 전체의 윤곽형상의 좁힘을 넓게 하는, 즉, 가장 외측에 배치되는 제 2 비디오 신호선 및/또는 제 3 비디오 신호선의 표시영역 일변과 교차하는 각도를 작게 하는 것이 가능하게 된다. 이에 따라, 복수의 제 2 비디오 신호선 및/또는 복수의 제 3 비디오 신호선 전체의 윤곽형상 표시영역의 일변과 직교하는 방향의 길이가 짧게 되므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판에 있어서, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 하는 것이 가능하게 된다.
상기 각 제 2 단위회로는, 상기 각 제 1 단위회로에 검사신호를 입력하기 위한 검사회로이고, 상기 각 제 3 단위회로는, 적어도 상기 각 제 1 단위회로를 보호하기 위한 보호회로라도 된다.
상기 구성에 의하면, 각 제 2 단위회로가 검사회로이고, 각 제 3 단위회로가 보호회로이므로, 단자영역을 따르는 프레임 영역에 있어서, 표시영역에 가까운 측으로부터 실장영역을 향해, 디멀티플렉서 회로부, 검사회로가 배열된 제 1 주변 회로부, 및 보호회로가 배열된 제 2 주변 회로부가 차례로 설치된 액티브 매트릭스 기판이 구체적으로 구성된다.
상기 각 제 2 단위회로는, 적어도 상기 각 제 1 단위회로를 보호하기 위한 보호회로이고, 상기 각 제 3 단위회로는, 상기 각 제 1 단위회로에 검사신호를 입력하기 위한 검사회로라도 된다.
상기 구성에 의하면, 각 제 2 단위회로가 보호회로이고, 각 제 3 단위회로가 검사회로이므로, 단자영역을 따르는 프레임 영역에 있어서, 표시영역에 가까운 측으로부터 실장영역을 향해, 디멀티플렉서 회로부, 보호회로가 배열된 제 1 주변 회로부, 및 검사회로가 배열된 제 2 주변 회로부가 차례로 설치된 액티브 매트릭스 기판이 구체적으로 구성된다.
상기 제 1 주변 회로부의 상기 표시영역 일변을 따르는 길이는, 상기 디멀티플렉서 회로부의 상기 표시영역의 일변을 따르는 길이보다 짧게 됨과 동시에, 상기 제 2 주변 회로부의 상기 표시영역의 일변을 따르는 길이보다 길게 되어도 된다.
상기 구성에 의하면, 제 1 주변 회로부의 상기 표시영역의 일변을 따르는 길이가 디멀티플렉서 회로부의 표시영역 일변을 따르는 길이보다 짧게 됨과 동시에, 제 2 주변 회로부의 표시영역 일변을 따르는 길이보다 길게 되므로, 제 1 주변 회로부 및 제 2 주변 회로부의 각 양단 근방에, 예를 들어, 레벨 시프트 회로, 버퍼회로, 일반 신호용 보호회로, 디멀티플렉서 회로용 제어 신호선, 제어 신호용 보호회로 등의 다른 회로와 배선을 배치하는 공간이 확보된다.
또, 본 발명에 관한 표시패널은, 상기의 어느 하나에 기재된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판에 대향하도록 배치된 대향기판과, 상기 액티브 매트릭스 기판 및 대향기판 사이에 형성된 표시 매체층을 구비한다.
상기 구성에 의하면, 표시패널이, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 하는 것이 가능한 3변 프리 구조를 갖는 액티브 매트릭스 기판과, 이 액티브 매트릭스 기판에 대향하도록 설치된 대향기판과, 이들 양 기판 사이에 형성된 표시 매체층을 구비하므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판을 구비한 액정표시패널과 유기 EL(Electro Luminescence) 패널 등의 표시패널에 있어서, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 하는 것이 가능하게 된다.
상기 표시 매체층은, 액정층이라도 된다.
상기 구성에 의하면, 표시 매체층이 액정층이므로, 표시패널로서 액정표시패널이 구체적으로 구성된다.
본 발명에 의하면, 주변 회로부를 구성하는 복수의 단위 회로부의 배열 피치가 내측보다 외측에서 넓게 되므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판에 있어서, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 할 수 있다.
도 1은, 제 1 실시형태에 관한 액정표시패널의 사시도이다.
도 2는, 도 1 중의 II-II선을 따른 액정표시패널의 단면도이다.
도 3은, 제 1 실시형태에 관한 액정표시패널을 구성하는 액티브 매트릭스 기판의 평면도이다.
도 4는, 도 3 중의 영역 Ra를 확대한 평면도이다.
도 5는, 도 3 중의 영역 Rb를 확대한 평면도이다.
도 6은, 도 3 중의 영역 Rc를 확대한 평면도이다.
도 7은, 도 3 중의 영역 Rd를 확대한 평면도이다.
도 8은, 도 3 중의 영역 Re를 확대한 평면도이다.
도 9는, 도 3 중의 영역 Rf를 확대한 평면도이다.
도 10은, 도 3 중의 영역 Rg를 확대한 평면도이다.
도 11은, 제 1 실시형태에 관한 액티브 매트릭스 기판의 특징점을 개략적으로 나타내는 평면도이다.
도 12는, 제 1 실시형태에 관한 액티브 매트릭스 기판을 구성하는 디멀티플렉서 회로부 및 주변 회로부의 등가 회로도이다.
도 13은, 제 1 실시형태에 관한 액티브 매트릭스 기판의 주변 회로부를 구성하는 보호회로의 등가 회로도이다.
도 14는, 제 1 실시형태에 관한 액티브 매트릭스 기판에 의한 효과를 나타내는 설명도이다.
도 15는, 제 2 실시형태에 관한 액티브 매트릭스 기판의 평면도이다.
도 16은, 제 3 실시형태에 관한 액티브 매트릭스 기판의 평면도이다.
도 17은, 제 4 실시형태에 관한 액티브 매트릭스 기판의 평면도이다.
도 18은, 제 5 실시형태에 관한 액티브 매트릭스 기판의 평면도이다.
이하, 본 발명의 실시형태를 도면에 기초하여 상세히 설명한다. 그리고, 본 발명은, 이하의 각 실시형태에 한정되는 것은 아니다.
≪제 1 실시형태≫
도 1∼도 14는, 본 발명에 관한 액티브 매트릭스 기판 및 이를 구비한 표시패널의 제 1 실시형태를 나타낸다. 여기서, 도 1은, 본 실시형태의 액정표시패널 50의 사시도이고, 도 2는, 도 1 중의 II-II선을 따른 액정표시패널 50의 단면도이다. 또, 도 3은, 액정표시패널 50을 구성하는 액티브 매트릭스 기판 20a의 평면도이다. 또한, 도 4∼도 10은, 도 3 중의 영역 Ra∼Rg를 각각 확대한 평면도이다. 또, 도 11은, 액티브 매트릭스 기판 20a의 특징점을 개략적으로 나타내는 평면도이다. 또, 도 12는, 액티브 매트릭스 기판 20a를 구성하는 디멀티플렉서 회로부 3 및 주변 회로부 4의 등가 회로도이다. 또한, 도 13(a)∼도 13(c)은, 주변 회로부 4를 구성하는 보호회로 9e(9ea∼9ec)의 등가 회로도이다.
액정표시패널 50은, 도 1 및 도 2에 나타내듯이, 서로 대향하도록 설치된 액티브 매트릭스 기판 20a 및 대향기판 30과, 액티브 매트릭스 기판 20a 및 대향기판 30 사이의 표시 매체층으로서 형성된 액정층 40과, 액티브 매트릭스 기판 20a 및 대향기판 30을 서로 접착함과 동시에, 액티브 매트릭스 기판 20a 및 대향기판 30 사이의 액정층 40을 봉입(封入)하기 위해 틀형상으로 형성된 실재(sealing material) 45를 구비한다.
액티브 매트릭스 기판 20a, 대향기판 30 및 이를 구비한 액정표시패널 50에서는, 도 1에 나타내듯이, 실재 45(도 2 및 도 3 참조) 내측에 화상표시를 행하는 표시영역 D가 직사각 모형으로 규정되고, 표시영역 D 주변에 표시영역 F가 틀형상으로 규정된다. 또, 액티브 매트릭스 기판 20a의 프레임 영역 F에는, 도 1 및 도 3에 나타내듯이, 표시영역 D의 도면 중의 하변(下邊)을 따름과 동시에, 대향기판 30으로부터 돌출하도록 기판단 측에 단자영역 T가 규정된다. 또한, 액티브 매트릭스 기판 20a의 단자영역 T의 중앙부에는, 도 1 및 도 3에 나타내듯이, 표시영역 D의 도면 중 하변을 따르도록, 구동용 IC를 실장하기 위한 실장영역 M이 규정된다.
액티브 매트릭스 기판 20a은, 도 2 및 도 3에 나타내듯이, 유리기판 등이 투명기판 10과, 표시영역 D에 있어서, 투명기판 10 상에 베이스 막 11 및 게이트 절연막 13을 개재하여 도 3 중의 횡방향에 서로 평행으로 연장하도록 설치된 복수의 게이트 신호선 14c와, 각 게이트 신호선 14c를 피복하도록 형성된 무기 절연막으로 이루어진 층간 절연막 15와 표시영역 D에 있어서, 층간 절연막 15 상에 각 게이트 신호선 14c와 직교하는 방향(도 3 중의 종방향)에 서로 평행으로 연장하도록 설치된 복수의 소스 신호선 16a와, 각 게이트 신호선 14c 및 각 소스 신호선 16a의 교차부분마다, 즉, 화상의 최소단위인 각 부화소마다 각각 설치된 TFT(Thin Film Transistor, 도시 않음)와, 각 TFT를 피복하도록 형성된 유기 절연막으로 이루어진 보호 절연막 17과, 표시영역 D에 있어서, 보호 절연막 17 상에 매트릭스형으로 설치되고, 각 TFT에 각각 접속된 복수의 화소전극 18a와, 각 화소전극 18a를 피복하도록 형성된 배향막(도시 않음)을 구비한다.
각 부화소마다 설치된 TFT는, 예를 들어, 베이스 막 11 상에 섬형상으로 형성된 반도체층과, 이 반도체층을 피복하도록 형성된 게이트 절연막 13과, 게이트 절연막 13 상에서 이 반도체층의 일부와 겹쳐지도록 설치된 게이트 전극과, 이 게이트 전극을 피복하도록 형성된 층간 절연막 15와, 층간 절연막 15 상에 설치되고, 서로 이간(離間)하도록 배치된 소스전극 및 드레인 전극을 구비하고, 후술하는 제 1 단위회로 3u의 TFT 5와 실질적으로 동일 구성이 된다. 여기서, 상기 게이트 전극은, 게이트 신호선 14c의 각 부화소마다의 일부 또는 측방으로의 돌출부이다. 또, 상기 소스전극은, 소스 신호선 16a의 각 부화소마다의 일부 또는 측방으로의 돌출부이다. 또한, 상기 드레인 전극은, 보호 절연막 17에 형성된 콘택트 홀(도시 않음)을 개재하여 화소전극 18a에 접속된다.
게이트 신호선 14c는, 도 3에 나타내듯이, 그 양단이 프레임 영역 F에서 게이트 제어회로 1에 접속된다.
게이트 제어회로 1은, 도 3에 나타내듯이, 표시영역 D의 도면 중의 좌변 및 우변을 따라, 모놀리식으로 각각 형성된다. 또, 게이트 제어회로 1의 근방에는, 도 3에 나타내듯이, 레벨 시프트 회로, 버퍼회로, 일반 신호용 보호회로 등의 부속 배선회로 2가 모놀리식으로 형성된다. 여기서, 이 게이트 신호선 14c의 양단으로부터 구동시키는 구성에 의해, 화소 어레이(array)의 고 해상도(解像度)화에 수반하여 우려되는 크로스토크(crosstalk)(섀도잉, shadowing)를 억제할 수 있다.
소스 신호선 16a는, 도 3에 나타내듯이, 프레임 영역 F에서 디멀티플렉서 회로부 3에 접속된다.
디멀티플렉서 회로부 3은, 도 3 및 도 11에 나타내듯이, 표시영역 D 및 실장영역 M 사이이며, 표시영역 D 및 후술하는 주변 회로부 4 사이의 프레임 영역 F가 형성된다. 또, 디멀티플렉서 회로부 3은, 도 4, 도 8 및 도 11에 나타내듯이, 표시영역 D의 일변(도 11 중의 하변)을 따라 일정의 피치 Pa로 일렬로 배열된 복수의 제 1 단위회로 3u를 구비한다. 또한, 디멀티플렉서 회로부 3의 근방에는, 도 3에 나타내듯이, 레벨 시프트 회로, 버퍼회로, 일반 신호용 보호회로, 디멀티플렉서 회로용 제어 신호선, 이 제어 신호용 보호회로 등의 부속 배선회로 2가 모놀리식으로 형성된다. 그리고, 본 실시형태에 있어서, 피치는, 예를 들어, 도 4에 나타내듯이, 인접하는 각 구조단위의 중심선 사이의 거리이다. 여기서, 피치는, 기본적으로 인접하는 각 구조단위의 중심선 사이의 거리이나, 인접하는 각 구조단위에서 소정의 위치(예를 들어, 각 구조단위의 한쪽 단)를 설정하여, 이 설정된 소정의 위치 사이의 거리라도 된다.
제 1 단위회로 3u는, 도 12에 나타내듯이, 인접하는 3개의 소스 신호선 16a, 즉, 적색 표시용의 소스 신호선 16aR, 녹색 표시용의 소스 신호선 16aG 및 청색 표시용의 소스 신호선 16aB마다 모놀리식으로 형성되고, 이들 3개의 소스 신호선 16a(16aR, 16aG, 16aB)에 접속된다. 또, 제 1 단위회로 3u는, 도 12에 나타내듯이, 적색 표시용 소스 신호선 16aR, 녹색 표시용 소스 신호선 16aG 및 청색 표시용 소스 신호선 16aB에 각각 접속된 3개의 TFT 5를 구비하고, 디멀티플렉서 회로용의 제어신호에 의해, 후술하는 제 1 비디오 신호선 8a 및 제 2 비디오 신호선 8b을 갖는 비디오 신호선 8, 그리고 주변 회로부 4를 개재하여 입력하는 표시용 소스신호를 RGB의 색 요소마다 나누어 분배하도록 구성된다.
TFT 5는, 도 2에 나타내듯이, 베이스 막 11 상에 섬형상으로 형성된 반도체층 12a와, 반도체층 12a를 피복하도록 형성된 게이트 절연막 13과, 게이트 절연막 13 상에 반도체층 12a의 일부와 겹쳐지도록 배치된 게이트 전극 14a와, 게이트 전극 14a를 피복하도록 형성된 층간 절연막 15와, 층간 절연막 15 상에 설치되고, 서로 이간하도록 배치된 소스전극 (16a) 및 드레인 전극 16b를 구비한다.
반도체층 12a는, 게이트 전극 14a에 겹쳐지도록 형성된 채널영역(도시 않음)과, 채널영역을 사이에 두고 서로 이간하도록 형성된 소스영역 및 드레인 영역(도시 않음)을 구비한다. 그리고, 반도체층 12a의 채널영역과 소스영역 및 드레인 영역과의 사이에는, LDD(Lightly Doped Drain)영역이 형성되어도 된다.
TFT 5의 소스전극 (16a)은, 도 2에 나타내듯이, 게이트 절연막 13 및 층간 절연막 15의 적층막에 형성된 콘택트 홀 15a를 개재하여 반도체층 12a의 소스영역에 접속됨과 동시에, 소스 신호선 16a의 단부(端部)가 된다.
TFT 5의 드레인 전극 16b는, 도 2에 나타내듯이, 게이트 절연막 13 및 층간 절연막 15의 적층막에 형성된 콘택트 홀 15b를 개재하여 반도체층 12a의 드레인 영역에 접속됨과 동시에, 층간 절연막 15에 형성된 콘택트 홀 15c를 개재하여 비디오 신호선 8을 구성하는 배선층 14b에 접속된다. 여기서, TFT 5의 소스전극 (16a) 및 드레인 전극 16b는, 예를 들어, 알루미늄(aluminium)이나 크롬(chromium) 등의 낮은 전기저항을 갖는 금속재료에 의해 형성된다. 또, 배선층 14b는, 예를 들어 텅스텐(tungsten)이나 탄탈(tantalum) 등의 높은 내식성(corrosion resistance)을 갖는 금속재료에 의해 형성된다.
주변 회로부 4는, 도 3 및 도 11에 나타내듯이, 디멀티플렉서 회로부 3 및 실장영역 M 사이의 프레임 영역 F에 형성된다. 또, 주변 회로부 4는, 도 5, 도 7, 도 9, 도 11 및 도 12에 나타내듯이, 표시영역 D의 일변(도 11 중의 하변)을 따라 일렬로 배열된 복수의 제 2 단위회로 4u(4ua, 4ub)를 복수의 단위 회로부로서 구비한다. 또한, 주변 회로부 4의 근방에는, 도 11에 나타내듯이, 레벨 시프트 회로, 버퍼회로, 일반 신호용 보호회로, 디멀티플렉서 회로용 제어 신호선, 이 제어 신호용 보호회로 등의 부속 배선회로 2가 모놀리식으로 형성되어도 된다.
복수의 제 2 단위회로 4u는, 도 5, 도 7, 도 9 및 도 11에 나타내듯이, 상대적으로 넓은 배열 피치 Pc로 외측에 배열된 복수의 제 2 단위회로 4ua와, 상대적으로 좁은 배열 피치 Pf로 내측에 배열된 복수의 제 2 단위회로 4ub를 구비하고, 모놀리식으로 형성된다.
제 2 단위회로 4u는, 도 12에 나타내듯이, 제 1 단위회로 3u에 검사신호를 입력하기 위한 검사회로 6e와, 제 1 단위회로 3u, 검사회로 6e 및 각 부화소마다 설치된 TFT 등을 보호하기 위한 보호회로 9e를 구비한다.
검사회로 6e는, 도 12에 나타내듯이, 제 1 단위회로 3u의 TFT 5와 실질적으로 동일 구성인 1개의 TFT를 구비하고, 검사용 제어신호에 의해, 대응하는 제 1 단위회로 3u에 검사신호를 적절히 입력하도록 구성된다.
보호회로 9e는, 예를 들어, 도 13(a)에 나타내듯이, 상대적으로 고 전위(電位) 전압을 공급하기 위한 고 전위 전원선 Vdd와, 상대적으로 저 전위의 전압을 공급하기 위한 저 전위 전원선 Vss와의 사이에, 4개의 N 채널형의 TFT가 설치된 보호회로 9ea, 도 13(b)에 나타내듯이, 고 전위 전원선 Vdd와 저 전위 전원선 Vss와의 사이에, 2개의 N 채널형의 TFT 및 2개의 P 채널형의 TFT가 설치된 보호회로 9eb, 도 13(c)에 나타내듯이, 고 전위 전원선 Vdd와 저 전위 전원선 Vss와의 사이에, 4개의 P 채널형의 TFT가 설치된 보호회로 9ec 등이 있다.
복수의 제 2 단위회로 4u는, 도 3∼도 5, 도 7∼도 9 및 도 11에 나타내듯이, 복수의 제 1 배선으로서 설치된 복수의 제 1 비디오 신호선 8a를 개재하여, 복수의 제 1 단위회로 3u에 각각 접속된다.
복수의 제 1 비디오 신호선 8a는, 도 3 및 도 11에 나타내듯이, 복수의 제 1 단위회로 3u로부터 복수의 제 2 단위회로 4u(4ua, 4ub)를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된다. 구체적으로, 복수의 제 1 비디오 신호선 8a는, 도 4에 나타내듯이, 배열 피치 Pa로 배열된 각 제 1 단위회로 3u로부터 표시영역 D의 일변(도 3 중의 하변)에 각도 θa에서 교차하는 방향에 배열 피치 Pb로 서로 평행으로 연장된 후에, 도 5 및 도 7∼도 9에 나타내듯이, 표시영역 D의 일변(도 3 중의 하변)과 직교하는 방향으로 굴곡하고, 이 굴곡한 방향으로 배열 피치 Pc 및 Pf로 서로 평행으로 연장함으로써, 복수의 제 2 단위회로 4ua 및 복수의 제 2 단위회로 4ub에 각각 도달하도록 설치된다.
복수의 제 2 단위회로 4u(4ua, 4ub)는, 도 3, 도 5∼도 7 및 도 9∼도 11에 나타내듯이, 복수의 제 2 배선으로 설치된 복수의 제 2 비디오 신호선 8b를 개재하여, 실장영역 M에 설치된 복수의 단자 7에 각각 접속된다.
복수의 제 2 비디오 신호선 8b는, 도 3 및 도 11에 나타내듯이, 복수의 제 2 단위회로 4u(4ua, 4ub)로부터 실장영역 M을 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된다. 구체적으로, 외측의 복수 제 2 비디오 신호선 8b는, 도 5에 나타내듯이, 배열 피치 Pc로 배열된 각 제 2 단위회로 4ua로부터 표시영역 D의 일변(도 3 중의 하변)에 각도 θb에서 교차하는 ?향에 배열 피치 Pd로 서로 평행으로 연장한 후에, 도 6에 나타내듯이, 표시영역 D의 일변(도 3 중의 하변)과 직교하는 방향으로 굴곡하고, 이 굴곡된 방향에 배열 피치 Pe로 서로 평행하게 연장함으로써, 배열 피치 Pe로 배열된 복수의 단자 7에 도달하도록 설치된다. 또, 내측의 복수의 제 2 비디오 신호선 8b는, 도 7, 도 9에 나타내듯이, 배열 피치 Pf로 배열된 각 제 2 단위회로 4ub로부터 표시영역 D의 일변(도 3 중의 하변)에 직교하는 방향에 배열 피치 Pf로 서로 평행으로 연장함으로써, 배열 피치 Pe로 배열된 복수의 단자 7에 도달하도록 설치된다. 여기서, 실장영역 M에 있어서, 각 제 2 비디오 신호선 8b를 구성하는 배선층 14b의 단부에는, 도 2에 나타내듯이, 층간 절연막 15에 형성된 콘택트 홀 15d를 개재하여, 금속 도전층 16c 및 투명 도전층 18b이 차례로 적층됨으로써, 단자 7이 설치된다.
비디오 신호선 8은, 도 2에 나타내듯이, 대향기판 30으로부터 돌출하는 영역까지 층간 절연막 15 및 보호 절연막 17의 적층막에 피복되므로, 비디오 신호선 8의 부식을 억제할 수 있을 뿐만 아니라, 대향기판 30이 되는 기판을 분단할 시에 기판 단면이 접촉하여도, 비디오 신호선 8의 손상을 억제할 수 있다. 또한, 비디오 신호선 8의 손상을 억제하기 위해, 보호 절연막 (17)은, 액티브 매트릭스 기판 20a 전면에 형성하여도 되나, 나중의 공정에서, 벗겨져 이물질로 되는 것을 피하기 위해, 단자영역 T의 불필요한 부분의 보호 절연막 (17)은, 미리 제거하여 두는 것이 좋다. 또, 이 보호 절연막 (17)을 유기 절연막에 의해 형성하는 구성은, 예를 들어, 요철(凹凸)형상의 반사전극을 갖는 화소전극을 형성하는 경우, 픽셀 온 패시베이션(pixel-on-passivation) 구조를 갖는 고 개구율의 화소설계의 경우 등에 유효하다.
또, 복수의 비디오 신호선 8의 서로 평행으로 연장되는 배선구조에 대해서는, 단순히 직선으로 이루어진 평행선이 아니라도 된다. 예를 들어, 배선길이를 맞출 목적으로 작은 사행(蛇行)을 반복하면서 실장영역 M을 향해 서로 평행(병행)으로 연신(延伸)되어 가는 배선구조라도 된다. 또한, 복수의 비디오 신호선 8은, 위치조정을 목적으로 하여, 임의의 짧은 구간에서 각각 변형되거나 하여도 된다. 즉, 본 명세서에서는, "평행선"과 "평행으로 연장한다"는, 다른 개념이고, "평행으로 연장한다"는, "평행선"을 포함하는 보다 넓은 개념으로 한다.
여기서, 도 5에 나타내듯이, 제 2 비디오 신호선 8b의 표시영역 D의 일변(도 3 중의 하변)에 각도 θb에서 교차하는 방향으로 연장되는 부분의 표시영역 D의 일변(도 3 중의 하변)과 직교하는 방향을 따르는 길이 H를 짧게 하기 위해서는,
tan θb = H/W
라는 관계식에 의해, 각도 θb를 작게 할 필요가 있다. 이 각도 θb를 작게 하기 위해서는,
sin θb = Pd/Pc
라는 관계식에 기초하면, 배열 피치 Pd가 제조장치나 제조공정에 의해 제약되므로, 배열 피치 Pc를 크게 하면 된다.
한편, 주변 회로부 4의 양단 근방에, 예를 들어, 레벨 시프트 회로, 버퍼회로, 일반 신호용 보호회로, 디멀티플렉서 회로용 제어 신호선, 제어 신호용 보호회로 등의 다른 회로와 배선을 배치하는 공간을 확보하기 위해서는, 주변 회로부 4를 구성하는 각 단위회로 4u의 피치를 좁게 하면 되는 것과, 각 단위회로 4u의 배열 피치를 일률적으로 좁게 하면, 배열 피치 Pc가 작게 되므로, 결과적으로, 길이 H가 길게 되어 버린다.
그래서, 본 발명에서는, 복수의 제 2 단위회로 4u의 배열 피치를 내측보다 외측에서 넓게 하는, 즉, 도 11에 나타내듯이, 외측의 복수 제 2 단위회로 4ua의 배열 피치 Pc를 내측의 복수 제 2 단위회로 4ub의 배열 피치 Pf보다 넓게 함으로써, 주변 회로부 4의 양단 근방에 다른 회로와 배선을 배치하는 공간을 확보함과 동시에, 제 2 비디오 신호선 8b의 표시영역 D의 일변(도 3 중의 하변)과 직교하는 방향을 따르는 길이 H를 짧게 할 수 있다.
대향기판 30은, 예를 들어, 유리기판 등의 투명기판(도시 않음)과, 투명기판 상에 격자상(格子狀)으로 형성된 블랙 매트릭스(도시 않음)와, 블랙 매트릭스의 각 격자 사이에 각각 형성된 적색층, 녹색층 및 청색층 등 복수의 착색층(도시 않음)과, 블랙 매트릭스 및 각 착색층을 피복하도록 설치된 공통전극(도시 않음)과, 공통전극 상에 기둥형상으로 배치된 복수의 포토 스페이서(도시 않음)와, 공통전극 및 각 포토 스페이서(Photo Spacer)를 피복하도록 형성된 배향막(도시 않음)를 구비한다.
액정층 40은, 예를 들어, 전기광학특성을 갖는 네마틱(nematic) 액정재료 등에 의해 구성된다.
상기 구성의 액정표시패널 50에서는, 각 부화소에 있어서, 게이트 제어회로 1로부터의 게이트 신호가 게이트 신호선 14c를 개재하여 게이트 전극에 보내지고, TFT가 온(ON) 상태가 된 때에, 실장영역 M에 실장된 구동용 IC로부터의 소스신호가 비디오 신호선 8, 디멀티플렉서 회로부 3 및 소스 신호선 16a를 개재하여 소스 전극에 보내지고, 반도체층 및 드레인 전극을 개재하여, 화소전극 18a에 소정의 전하가 기입된다. 이 때, 액정표시패널 50에서는, 액티브 매트릭스 기판 20a의 각 화소전극 18a와 대향기판 30의 공통전극과의 사이에 전위차가 발생하고, 액정층 40에 소정의 전압이 인가된다. 그리고, 액정표시패널 50에서는, 각 부화소에 있어서, 액정층 40에 인가하는 전압의 크기에 의해 액정층 40의 배향상태를 바꿈으로써, 액정층 40의 광 투과율을 조정하여, 표시영역 D에서 화상표시가 이루어진다.
다음에, 본 실시형태의 액정표시패널 50을 제조하는 방법에 대해 설명한다. 여기서, 본 실시형태의 액정표시패널 50의 제조방법은, 액티브 매트릭스기판 제조공정, 대향기판 제조공정 및 액정주입공정을 구비한다.
<액티브 매트릭스 기판 제조공정>
먼저, 유리기판 등의 투명기판 10 상에, 예를 들어, CVD(Chemical Vapor Deposition)법에 의해, 질화 실리콘막, 산화 실리콘막 또는 이들의 적층막 등을 두께 50㎚ 정도로 성막(成膜)하고, 베이스 막 11을 형성한다.
계속해서, 베이스 막 11이 형성된 기판전체에, 예를 들어, CVD법에 의해, 진성(眞性) 비정질 실리콘막(amorphous)을 두께 50㎚ 정도로 성막한 후에, 레이저 광의 조사 등 어닐처리(annealing)에 의해 다결정화(多結晶化)하여 폴리 실리콘막을 형성하고, 이 폴리 실리콘막에 대해, 포토리소 그래피 처리(photolithography), 에칭처리(etching) 및 레지스트(resist) 박리 처리를 행함으로써, 반도체층 12a 등을 형성한다.
그 후, 반도체층 12a 등이 형성된 기판 전체에, 예를 들어, CVD법에 의해, 질화 실리콘막, 산화 실리콘막 또는 이들 적층막 등을 두께 100㎚ 정도로 성막하여, 게이트 절연막 13을 형성한다.
또, 게이트 절연막 13이 형성된 기판 전체에, 예를 들어, 스퍼터링법에 의해, 텅스텐막 등의 금속막을 두께 300㎚ 정도로 성막한 후에, 이 금속막에 대해, 포토리소 그래피 처리, 에칭처리 및 레지스트 박리 처리를 행함으로써, 게이트 신호선 14c, 게이트 전극 14a 및 배선층 14b 등을 형성한다.
계속해서, 게이트 신호선 14c 등이 형성된 기판 상의 반도체층 12a 등에 대해, 게이트 전극 14a을 마스크로 하여 인(phosphorus)과 붕소(boron) 등의 불순물을 주입함으로써, 반도체층 12a 등에 채널영역, 소스영역 및 드레인 영역을 형성한다.
또한, 반도체층 12a의 채널영역, 소스영역 및 드레인 영역이 형성된 기판 전체에, 예를 들어, CVD법에 의해, 질화 실리콘막, 산화 실리콘막 또는 이들 적층막 등의 무기 절연막을 두께 700㎚ 정도로 성막한 후에, 이 무기 절연막 및 이 하층의 게이트 절연막 13에 대해, 포토리소 그래피 처리, 에칭처리 및 레지스트 박리 처리를 행함으로써, 콘택트 홀 15a, 15b, 15c 및 15d를 갖는 층간 절연막 15를 형성한다.
그리고, 층간 절연막 15가 형성된 기판 전체에, 예를 들어, 스퍼터링법에 의해, 알루미늄막 등의 금속막을 두께 350㎚ 정도로 성막한 후에, 이 금속막에 대해, 포토리소 그래피 처리, 에칭처리 및 레지스트 박리 처리를 행함으로써, 소스 신호선 16a, 드레인 전극 16b 및 금속 도전층 16c 등을 형성하여, TFT 5 및 이를 구비한 디멀티플렉서 회로부 3의 각 제 1 단위회로 3u를 형성한다. 이 때, 각 부화소마다 배치하는 TFT, 게이트 제어회로 1, 그리고 주변 회로부 4의 각 제 2 단위회로 4u의 검사회로 6e 및 보호회로 9e도 동시에 형성된다.
또한, 소스 신호선 16a 등이 형성된 기판전체에, 예를 들어, 스핀코트법(spin coat)이나 슬릿코트법(slit coat)법에 의해, 아크릴계의 감광성 수지막을 두께 2㎛ 정도로 도포(塗布)한 후에, 이 도포막에 대해, 프리 베이크(prebake), 노광(露光), 현상 및 포스트 베이크(postbake)를 행함으로써, 콘택트 홀을 갖는 보호 절연막 17을 형성한다.
그리고, 보호 절연막 17이 형성된 기판 전체에, 예를 들어, 스퍼터링법에 의해, ITO(Indium Tin Oxide)막 등의 투명 도전막을 두께 100㎚ 정도로 성막한 후에, 이 투명 도전막에 대해, 포토리소 그래피 처리, 에칭처리 및 레지스트 박리 처리를 행함으로써, 화소전극 18a 및 투명 도전층 18b를 형성한다.
마지막으로, 화소전극 18a 등이 형성된 기판전체에, 예를 들어, 스핀코트법, 슬릿코트법 또는 인쇄법에 의해, 폴리이미드계의 수지막을 도포한 후에, 이 도포막에 대해, 소성(燒成) 및 러빙(rubbing)처리를 행함으로써, 배향막을 형성한다.
이상과 같이 하여, 본 실시형태의 액티브 매트릭스 기판 20a를 제조할 수 있다.
<대향기판 제조공정>
먼저, 유리기판 등 투명기판의 기판 전체에, 예를 들어, 스핀코트법 또는 슬릿코트법에 의해, 검정색으로 착색된 감광성 수지를 도포한 후에, 이 도포막을 노광 및 현상함으로써, 블랙 매트릭스를 두께 1㎛ 정도로 형성한다.
계속해서, 상기 블랙 매트릭스가 형성된 기판 전체에, 예를 들어, 스핀코트법 또는 슬릿코트법에 의해, 적색, 녹색 또는 청색으로 착색된 감광성 수지를 도포한 후에, 이 도포막을 노광 및 현상함으로써, 선택한 색의 착색층(예를 들어, 적색층)을 두께 1㎛∼3㎛ 정도로 형성한다. 그리고, 다른 2색에 대해서도 마찬가지 공정을 반복하여, 다른 2색의 착색층(예를 들어, 녹색층 및 청색층)을 두께 1㎛∼3㎛ 정도로 형성한다.
또한, 상기 각 착색층이 형성된 기판 전체에, 예를 들어, 스퍼터링법에 의해, ITO막 등의 투명도전막을 마스크를 이용하여 두께 100㎚ 정도로 성막함으로써, 공통전극을 형성한다.
그리고, 상기 공통전극이 형성된 기판 전체에, 예를 들어, 스핀코트법이나 슬릿코트법에 의해, 아크릴계의 감광성 수지막을 두께 4㎛ 정도로 도포한 후에, 이 도포막에 대해, 프리 베이크, 노광, 현상 및 포스트 베이크를 행함으로써, 포토 스페이서를 형성한다.
마지막에, 상기 포토 스페이서가 형성된 기판전체에, 예를 들어, 스핀코트법, 슬릿코트법 또는 인쇄법에 의해, 폴리이미드계의 수지막을 도포한 후에, 이 도포막에 대해, 소성 및 러빙처리를 행함으로써, 배향막을 형성한다.
이상과 같이 하여, 본 실시형태의 대향기판 30을 제조할 수 있다.
<액정주입공정>
먼저, 예를 들어, 상기 대향기판 제조공정에서 제조된 대향기판 30 표면에 UV(ultraviolet) 경화(硬化) 및 열경화 병용형 수지 등으로 이루어진 실재 45를 틀형상으로 인쇄한 후에, 실재 45의 내측에 액정재료 (40)를 적하한다.
계속해서, 액정재료 (40)가 적하된 대향기판 30과, 상기 액티브 매트릭스 기판 제조공정에서 제조된 액티브 매트릭스 기판 20a를, 감압 하에서 맞붙인 후에, 이 맞붙인 접합체를 대기압에 개방함으로써, 이 접합체의 표면 및 이면을 가압한다.
또한, 상기 접합체에 협지(挾持)된 실재 45에 UV 광을 조사한 후에, 이 접합체를 가열함으로써 실재 45를 경화시킨다.
마지막에, 실재 45를 경화시킨 접합체를, 예를 들어, 다이싱(dicing)에 의해 분단함으로써, 불필요한 부분을 제거한다.
이상과 같이 하여, 본 실시형태의 액정표시패널 50을 제조할 수 있다.
다음에, 본 실시형태 실시예의 액티브 매트릭스 기판 20의 단자영역 D를 따르는 프레임 영역 F의 폭과, 비교예의 액티브 매트릭스 기판 120의 단자영역 D를 따르는 프레임 영역 F의 폭과의 차이에 대해 설명한다. 여기서, 도 14는, 본 실시형태의 액티브 매트릭스 기판 20에 의한 효과를 나타내는 설명도이다. 그리고, 도 14에서는, 복수의 제 1 비디오 신호선 8a 및 108a, 그리고 복수의 제 2 비디오 신호선 8b 및 108b를 전체의 윤곽형상으로 나타낸다.
액티브 매트릭스 기판 20은, 도 14에 나타내듯이, 복수의 제 2 비디오 신호선 8b를 도면 중 좌우로 2개 나눌 뿐이며, 그 밖의 구성이 상술한 액티브 매트릭스 기판 20a와 실질적으로 동일하게 된다. 또, 액티브 매트릭스 기판 120은, 도 14에 나타내듯이, 주변 회로부 104를 구성하는 각 제 2 단위회로 104u가 일정 배열 피치로 배열할 뿐이며, 그 밖의 구성의 액티브 매트릭스 기판 20과 실질적으로 동일하게 된다.
액티브 매트릭스 기판 20 및 액티브 매트릭스 기판 120을, 하기의 표 1의 조건과 같이, 설계하면, 구체적으로는, 액티브 매트릭스 기판 20에 있어서, 주변 회로부 4를 구성하는 양 외측의 132개의 제 2 단위회로 4ua의 배열 피치가 81㎛가 되고, 내측의 456개의 제 2 단위회로 4ub의 배열 피치가 39㎛가 되도록 설계함과 동시에, 액티브 매트릭스 기판 120에 있어서, 주변 회로부 104를 구성하는 720개의 제 2 단위회로 104u의 배열 피치가 54.5㎛가 되도록 설계하면, 액티브 매트릭스 기판 20의 제 2 비디오 신호선 8b에 관한 프레임 치수 Ha가 1410㎛가 되고, 액티브 매트릭스 기판 120의 제 2 비디오 신호선 108b에 관한 프레임 치수 Hb가 1770㎛이 됨으로써, 최종적인 단자영역 D를 따르는 프레임 영역 F의 폭이 360㎛(=6710㎛-6350㎛) 좁게 되는 것이 확인되었다.
[표 1]
Figure pct00001
이상 설명한 바와 같이, 본 실시형태의 액티브 매트릭스 기판 20a(20) 및 이를 구비한 액정표시패널 50에 의하면, 직사각형 모양의 표시영역 D 주변에 규정된 프레임 영역 F 중, 기판단 측에 규정된 단자영역 T를 따르는 프레임 영역 F에 있어서, 표시영역 D에 가까운 측에 디멀티플렉서 회로부 3과 단자영역 T의 일부의 실장영역 M과의 사이에 주변 회로부 4가 설치되고, 주변 회로부 4에는, 모놀리식으로 형성된 복수의 제 2 단위회로 4u가 표시영역 D의 일변을 따라 일렬로 배열되고, 복수의 제 2 단위회로 4u의 배열 피치가 내측보다 외측에서 넓게 되므로, 주변 회로부 4(104)의 표시영역 D의 일변을 따르는 길이가 공통이고, 주변 회로부 4(104)에 포함되는 제 2 단위회로 4u(104u)의 개수가 공통이라고 상정하여, 복수의 제 2 단위회로 104u의 배열 피치가 평균적인 값으로 일정한 경우보다, 복수의 제 2 비디오 신호선 8b 전체의 윤곽형상의 좁힘을 넓게 하는, 즉 가장 외측에 배치되는 제 2 비디오 신호선 8b의 표시영역 D의 일변과 교차하는 각도 θb를 작게 할 수 있다. 이에 따라, 복수의 제 2 비디오 신호선 8b 전체의 윤곽형상의 표시영역 D 일변과 직교하는 방향의 길이 H가 짧아지므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판 20a 및 이를 구비한 액정표시패널 50에 있어서, 단자영역 T를 따르는 프레임 영역 F의 폭을 가급적 좁게 할 수 있다.
또, 본 실시형태의 액티브 매트릭스 기판 20a에 의하면, 주변 회로부 4의 표시영역 D의 일변을 따르는 길이가 디멀티플렉서 회로부 3의 표시영역 D 일변을 따르는 길이보다 짧게 되므로, 주변 회로부 4의 양단 근방에, 예를 들어, 레벨 시프트 회로, 버퍼회로, 일반 신호용 보호회로, 디멀티플렉서 회로용의 제어 신호선, 이 제어 신호용 보호회로 등의 다른 회로와 배선을 배치하는 공간을 확보할 수 있다.
그리고, 본 실시형태에서는 각 단위회로 4u에서 디멀티플렉서 회로부 3 측으로부터 검사회로 6e 및 보호회로 9e가 차례로 설치된 주변 회로부 4를 구비한 액티브 매트릭스 기판 20a를 예시하였으나, 주변 회로부 4의 각 단위회로 4u는, 디멀티플렉서 회로부 3측으로부터 보호회로 (9e) 및 검사회로 (6e)가 차례로 설치된 구성이라도 된다.
≪제 2 실시형태≫
도 15는, 본 실시형태의 액티브 매트릭스 기판 20b의 평면도이다. 그리고, 이하의 각 실시형태에 있어서, 도 1∼도 14와 동일부분에 대해서는, 동일 부호를 부여하고, 이 상세한 설명을 생략한다.
상기 제 1 실시형태에서는, 주변 회로부 4에 검사회로 6e 및 보호회로 9e가 설치된 액티브 매트릭스 기판 20a를 예시하였으나, 본 실시형태에서는 주변 회로부 6에 검사회로만이 설치된 액티브 매트릭스 기판 20b를 예시한다.
액티브 매트릭스 기판 20b에서는, 도 15에 나타내듯이, 주변 회로부 6을 구성하고, 단위 회로부로서 설치된 각 제 2 단위회로 6u가 상기 제 1 실시형태의 액티브 매트릭스 기판 20a의 검사회로 6e에 상당하고, 그 밖의 구성이 상기 제 1 실시형태의 액티브 매트릭스 기판 20a와 실질적으로 동일하게 된다.
이상 설명한 바와 같이, 본 실시형태의 액티브 매트릭스 기판 20b에 의하면, 상기 제 1 실시형태와 마찬가지로, 주변 회로부 6을 구성하는 복수의 제 2 단위회로 6u의 배열 피치가 내측보다 외측에서 넓게 되므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판 20b에 있어서, 단자영역 T를 따르는 프레임 영역 F의 폭을 가급적 좁게 할 수 있다.
≪제 3 실시형태≫
도 16은, 본 실시형태의 액티브 매트릭스 기판 20c의 평면도이다.
상기 제 2 실시형태에서는, 주변 회로부 6에 검사회로만이 설치된 액티브 매트릭스 기판 20b를 예시하였으나, 본 실시형태에서는, 주변 회로부 9에 보호회로만이 설치된 액티브 매트릭스 기판 20c를 예시한다.
액티브 매트릭스 기판 20c에서는, 도 16에 나타내듯이, 주변 회로부 9를 구성하고, 단위 회로부로서 설치된 각 제 2 단위회로 9u가 상기 제 1 실시형태의 액티브 매트릭스 기판 20a의 보호회로 9e에 상당하고, 그 밖의 구성이 상기 제 1 실시형태의 액티브 매트릭스 기판 20a와 실질적으로 동일하게 된다.
이상 설명한 바와 같이, 본 실시형태의 액티브 매트릭스 기판 20c에 의하면, 상기 제 1 및 제 2 실시형태와 마찬가지로, 주변 회로부 9를 구성하는 복수의 제 2 단위회로 9u의 배열 피치가 내측보다 외측에서 넓게 되므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판 20c에 있어서, 단자영역 T를 따르는 프레임 구조(F)의 폭을 가급적 좁게 할 수 있다.
≪제 4 실시형태≫
도 17은, 본 실시형태의 액티브 매트릭스 기판 20d의 평면도이다.
상기 각 실시형태에서는, 디멀티플렉서 회로부 3 및 실장영역 M 사이에 1개의 주변 회로부 4, 6 및 9가 설치된 액티브 매트릭스 기판 20a, 20b 및 20c를 예시하였으나, 본 실시형태에서는, 디멀티플렉서 회로부 3 및 실장영역 M 사이에 2개의 주변 회로부가 설치된 액티브 매트릭스 기판 20d를 예시한다.
액티브 매트릭스 기판 20d에서는, 도 17에 나타내듯이, 디멀티플렉서 회로부 3 및 실장영역 M 사이의 프레임 영역 F에 제 1 주변 회로부 6a가 설치된다. 그리고, 제 1 주변 회로부 6a는, 도 17에 나타내듯이, 표시영역 D의 일변(도면 중 하변)을 따라 일렬로 배열된 복수의 제 2 단위회로 6au를 복수의 제 1 단위회로부로서 구비한다. 또한, 제 1 주변 회로부 6a 근방에는, 도 17에 나타내듯이, 레벨 시프트 회로, 버퍼 회로, 일반 신호용 보호회로, 디멀티플렉서 회로용 제어 신호선, 이 제어 회로용의 보호회로 등의 부속 배선회로 2가 모놀리식으로 형성된다. 여기서, 복수의 제 2 단위회로 6au의 배열 피치는, 내측보다 외측에서 넓게 된다. 그리고, 각 제 2 단위회로 6au는, 상기 제 1 실시형태의 액티브 매트릭스 기판 20a의 검사회로 6e와 실질적으로 동일하게 된다.
또, 액티브 매트릭스 기판 20d에서는, 도 17에 나타내듯이, 제 1 주변 회로부 6a 및 실장영역 M 사이의 프레임 영역 F에 제 2 주변 회로부 9a가 설치된다. 그리고, 제 2 주변 회로부 9a는, 도 17에 나타내듯이, 표시영역 D의 일변(도면 중 하변)을 따라 일렬로 배열된 복수의 제 3 단위회로 9au를 복수의 제 2 단위 회로부로서 구비한다. 여기서, 복수의 제 3 단위 회로부 9au의 배열 피치는, 내측보다 외측에서 넓게 된다. 그리고, 각 제 3 단위회로 9au는, 상기 제 1 실시형태의 액티브 매트릭스 기판 20a의 보호회로 9e와 실질적으로 동일하게 된다.
복수의 제 2 단위회로 6au는, 도 17에 나타내듯이, 복수의 제 1 배선으로서 설치된 복수의 제 1 비디오 신호선 8a을 개재하여, 복수의 제 1 단위회로 3u에 각각 접속된다.
복수의 제 3 단위회로 9au는, 도 17에 나타내듯이, 복수의 제 2 배선으로서 설치된 복수의 제 2 비디오 신호선 8b를 개재하고, 복수의 제 2 단위회로 6au에 각각 접속된다.
복수의 제 2 비디오 신호선 8b는, 도 17에 나타내듯이, 복수의 제 2 단위회로 6au로부터 복수의 제 3 단위회로 9au를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된다.
복수의 제 3 단위회로 9au는, 도 17에 나타내듯이, 복수의 제 3 배선으로서 설치된 복수의 제 3 비디오 신호선 8c를 개재하여, 실장영역 M에 설치된 복수의 단자 (7)에 각각 접속된다.
복수의 제 3 비디오 신호선 8c는, 도 17에 나타내듯이, 복수의 제 3 단위회로 9au로부터 실장영역 M을 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된다.
이상 설명한 바와 같이, 본 실시형태의 액티브 매트릭스 기판 20d에 의하면, 직사각형 모양의 표시영역 D의 주변에 규정된 프레임 영역 F 중, 기판단 측에 규정된 단자영역 T를 따르는 프레임 영역 F에 있어서, 표시영역 D에 가까운 측의 디멀티플렉서 회로부 3과 단자영역 T 일부의 실장영역 M과의 사이에 제 1 주변 회로부 6a 및 제 2 주변 회로부가 설치되고, 제 1 주변 회로부 6a 및 제 2 주변 회로부에는, 모놀리식으로 형성된 복수의 제 2 단위회로 6au 및 복수의 제 3 단위회로 9au가 각각 표시영역 D의 일변을 따라 일렬로 배열되고, 복수의 제 2 단위회로 6au 및 복수의 제 3 단위회로 9au의 각 배열 피치가 내측보다 외측에서 넓게 되므로, 예를 들어, 제 1 주변 회로부 6a의 표시영역 D의 일변을 따르는 길이가 공통이고, 제 1 주변 회로부 6a에 포함되는 제 2 단위회로 6au의 개수가 공통이며, 제 2 주변 회로부 9a의 표시영역 D의 일변을 따르는 길이가 공통이고, 제 2 주변 회로부 9a에 포함되는 제 3 단위회로 9au의 개수가 공통이라 상정하여, 복수의 제 2 단위 회로 및 복수의 제 3 단위회로의 배열 피치가 평균적인 값으로 일정한 경우보다, 복수의 제 2 비디오 신호선 8b 및 복수의 제 3 비디오 신호선 8c 전체의 윤곽형상의 좁힘을 넓게 하는, 즉, 가장 외측에 배치되는 제 2 비디호 신호선 8b 및 제 3 비디오 신호선 8c의 표시영역 D의 일변과 교차하는 각도를 작게 할 수 있다. 이에 따라, 복수의 제 2 비디오 신호선 8b 및 복수의 제 3 비디오 신호선 8c 전체의 윤곽형상의 표시영역 D의 일변과 직교하는 방향의 길이가 짧게 되므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판 20d에서, 단자영역 T를 따르는 프레임 영역 F의 폭을 가급적 좁게 할 수 있다.
또, 본 실시형태의 액티브 매트릭스 기판 20d에 의하면, 제 1 주변 회로부 6a의 표시영역 D의 일변을 따르는 길이가 디멀티플렉서 회로부 3의 표시영역 D의 일변을 따르는 길이보다 짧게 됨과 동시에, 제 2 주변 회로부 9a의 표시영역 D 일변을 따르는 길이보다 길게 되므로, 제 1 주변 회로부 6a 및 제 2 주변 회로부 9a의 각 양단 근방에, 예를 들어, 레벨 시프트 회로, 버퍼 회로, 일반 신호용 보호회로, 디멀티플렉서 회로용의 제어 신호선, 제어 신호용의 보호회로 등 다른 회로와 배선을 배치하는 공간을 확보할 수 있다.
또한, 본 실시형태에서는, 복수의 제 2 단위회로 6au의 배열 피치, 및 복수의 제 3 단위회로 9au의 배열 피치가 내측보다 외측에서 넓은 액티브 매트릭스 기판 20d를 예시하였으나, 본 발명은, 복수의 제 2 단위회로 6au의 배열 피치, 또는 복수의 제 3 단위회로 9au의 배열 피치가 내측보다 외측에서 넓은 액티브 매트릭스 기판에도 적용할 수 있다.
≪제 5 실시형태≫
도 18은, 본 실시형태의 액티브 매트릭스 기판 20e의 평면도이다.
상기 제 4 실시형태에서는, 디멀티플렉서 회로부 3 및 실장영역 M의 사이에, 검사회로로서 기능하는 제 1 주변 회로부 6a, 및 보호회로로서 기능하는 제 2 주변 회로부 9a가 디멀티플렉서 회로부 3으로부터 차례로 설치된 액티브 매트릭스 기판 20d를 예시하였으나, 본 실시형태에서는, 디멀티플렉서 회로부 3 및 실장영역 M의 사이에, 보호회로로서 기능하는 제 1 주변 회로부 9b, 및 검사회로로서 기능하는 제 2 주변 회로부 6b가 디멀티플렉서 회로부 3로부터 차례로 설치된 액티브 매트릭스 기판 20e를 예시한다.
액티브 매트릭스 기판 20e에서는, 도 18에 나타내듯이, 디멀티플렉서 회로부 3 및 실장영역 M 사이에 프레임 영역 F에 제 1 주변 회로부 9b가 설치된다. 그리고, 제 1 주변회로 9b는, 도 18에 나타내듯이, 표시영역 D의 일변(도면 중 하변)을 따라 일렬로 배열된 복수의 제 2 단위회로 9bu를 복수의 제 1 단위 회로부로서 구비한다. 또한, 제 1 주변 회로부 9b의 근방에는, 도 18에 나타내듯이, 레벨 시프트 회로, 버퍼 회로, 일반 신호용 보호회로, 디멀티플렉서 회로용의 제어 신호선, 이 제어 신호용의 보호회로 등의 부속 배선회선 2가 모놀리식으로 형성된다. 여기서, 복수의 제 2 단위회로 9bu의 배열 피치는, 내측보다 외측에서 넓게 된다. 그리고, 각 제 2 단위회로 9bu는, 상기 제 1 실시형태의 액티브 매트릭스 기판 20a의 보호회로 9e와 실질적으로 동일하게 된다.
또, 액티브 매트릭스 기판 20e에서는, 도 18에 나타내듯이, 제 1 주변 회로부 9b 및 실장영역 M 사이의 프레임 영역 F에 제 2 주변 회로부 6b가 설치된다. 그리고, 제 2 주변 회로부 6b는, 도 18에 나타내듯이, 표시영역 D의 일변(도면 중 하변)을 따라 일렬로 배열된 복수의 제 3 단위회로 6bu를 복수의 제 2 단위 회로부로서 구비한다. 여기서, 복수의 제 3 단위 회로부 6bu의 배열 피치는, 내측보다 외측에서 넓게 된다. 그리고, 각 제 3 단위회로 6bu는, 상기 제 1 실시형태의 액티브 매트릭스 기판 20a의 검사회로 6e와 실질적으로 동일하게 된다.
복수의 제 2 단위회로 9bu는, 도 18에 나타내듯이, 복수의 제 1 배선으로서 설치된 복수의 제 1 비디오 신호선 8a를 개재하여, 복수의 제 2 단위회로 3u에 각각 접속된다.
복수의 제 3 단위회로 6bu는, 도 18에 나타내듯이, 복수의 제 2 배선으로서 설치된 복수의 제 2 비디호 신호선 8b를 개재하여, 복수의 제 2 단위회로 9bu에 각각 접속된다.
복수의 제 2 비디오 신호선 8b는, 도 18에 나타내듯이, 복수의 제 2 단위회로 9bu로부터 복수의 제 3 단위회로 6bu를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된다.
복수의 제 3 단위회로 6bu는, 도 18에 나타내듯이, 복수의 제 3 배선으로서 설치된 복수의 제 3 비디오 신호선 8c를 개재하여, 실장영역 M에 설치된 복수의 단자 (7)에 각각 접속된다.
복수의 제 3 비디오 신호선 8c는, 도 18에 나타내듯이, 복수의 제 3 단위회로 6bu로부터 실장영역 M을 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된다.
이상 설명한 바와 같이, 본 실시형태의 액티브 매트릭스 기판 20e에 의하면, 상기 제 4 실시형태와 마찬가지로, 제 1 주변 회로부 9b를 구성하는 복수의 제 2 단위회로 9bu의 배열 피치, 및 제 2 주변 회로부 6b를 구성하는 복수의 제 3 단위회로 6bu의 배열 피치가 내측보다 외측에서 넓게 되므로, 3변 프리 구조를 갖는 액티브 매트릭스 기판 20e에 있어서, 단자영역 T를 따르는 프레임 영역 F의 폭을 가급적 좁게 할 수 있다.
그리고, 본 실시형태에서는, 복수의 제 2 단위회로 9bu의 배열 피치, 및 복수의 제 3 단위회로 6bu의 배열 피치가 내측보다 외측에서 넓은 액티브 매트릭스 기판 20e를 예시하였으나, 본 발명은, 복수의 제 2 단위회로 9bu의 배열 피치, 또는 복수의 제 3 단위회로 6bu의 배열 피치가 내측보다 외측에서 넓은 액티브 매트릭스 기판에도 적용할 수 있다.
또한, 상기 각 실시형태에서는, 프레임 영역에 디멀티플렉서 회로가 모놀리식으로 형성된 액티브 매트릭스 기판을 예시하였으나, 본 발명은, 디멀티플렉서 회로가 생략된 액티브 매트릭스 기판, 즉, 구동용 IC로 소스신호를 직접 구동하는 액티브 매트릭스 기판에도 적용할 수 있다.
또, 상기 각 실시형태에서는, 소스측 프레임 영역 F의 폭이 좁아지는 액티브 매트릭스 기판을 예시하였으나, 본 발명은, 게이트측 프레임 영역 F의 폭이 좁아지는 액티브 매트릭스 기판에도 적용할 수 있다.
또한, 상기 각 실시형태에서는, 표시영역 D의 중심선 C에 대해 좌우대칭의 배선구조를 갖는 액티브 매트릭스 기판을 예시하였으나, 본 발명은, 표시영역 D의 중심선 C에 대해 좌우 비대칭의 배선구조를 갖는 액티브 매트릭스 기판에도 적용할 수 있다.
또, 상기 각 실시형태에서는, 표시패널로서, 액정표시패널을 예시하였으나, 본 발명은, 유기 EL(Electro Luminescence) 표시패널, 무기 EL 표시패널, 플라즈마 표시패널(plasma display panel), 전자페이퍼 등 다른 표시패널에도 적용할 수 있고, 또한, 패널의 소형화가 요망되는 모바일 용도의 표시패널만이 아니라, 텔레비전과 전자간판 등 모니터 용도의 대형 표시패널 등에도 적용할 수 있다.
또한, 상기 각 실시형태에서는, 각 화소가 3개의 부화소(적, 녹 및 청)를 갖는 액정표시패널을 예시하였으나, 본 발명은, 각 화소가 4개 이상의 부화소(예를 들어, 적, 녹, 청 및 황이나 적, 녹 청 및 백 등)를 갖는 표시패널에도 적용할 수 있다.
또, 상기 각 실시형태에서는, 화소전극에 접속된 TFT의 전극을 드레인 전극으로 한 액티브 매트릭스 기판을 예시하였으나, 본 발명은, 화소전극에 접속된 TFT의 전극을 소스전극이라 부르는 액티브 매트릭스 기판에도 적용할 수 있다.
[산업상 이용 가능성]
이상 설명한 바와 같이, 본 발명은, 3변 프리 구조를 갖는 액티브 매트릭스 기판에 있어서, 단자영역을 따르는 프레임 영역의 폭을 가급적 좁게 할 수 있으므로, 모바일 용도의 전자기기에 탑재되는 표시패널에 대해 유용하다.
D : 표시영역
F : 프레임 영역
M : 실장영역
T : 단자영역
3 : 디멀티플렉서 회로부
3u : 제 1 단위회로
4 :주변 회로부
4u, 4ua, 4ub : 제 2 단위회로(단위 회로부)
6 : 주변 회로부
6a : 제 1 주변 회로부
6au : 제 2 단위회로(제 1 단위 회로부)
6u : 제 2 단위회로(단위 회로부)
6b : 제 2 주변 회로부
6bu :제 3 단위회로(제 2 단위 회로부)
6e : 검사회로
8 : 비디오 신호선
8a : 제 1 비디오 신호선(제 1 배선)
8b : 제 2 비디오 신호선(제 2 배선)
8c : 제 3 비디오 신호선(제 3 배선)
9 : 주변 회로부
9a : 제 2 주변 회로부
9au : 제 3 단위회로(제 2 단위 회로부)
9b : 제 1 주변 회로부
9bu : 제 2 단위회로(제 1 단위 회로부)
9u : 제 2 단위회로(단위 회로부)
9e, 9ea∼9ec : 보호회로
16a : 소스 신호선
20, 20a∼20e : 액티브 매트릭스 기판
30 : 대향기판
40 : 액정층(표시 매체층)
50 : 액정표시패널

Claims (13)

  1. 화상표시를 행하는 직사각형 모양의 표시영역과,
    상기 표시영역 주변에 규정된 프레임 영역과,
    상기 프레임 영역에 있어서, 상기 표시영역 일변을 따라 기판단(基板端) 측에 규정된 단자영역과,
    상기 단자영역의 일부에 있어서, 상기 표시영역의 일변을 따라 규정된 실장(實裝)영역과,
    상기 표시영역에 있어서, 상기 표시영역의 일변과 직교하는 방향으로 서로 평행으로 연장하도록 설치된 복수의 신호선과,
    상기 표시영역 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식(monolithic)으로 형성된 복수의 단위 회로부가 상기 표시영역의 일변을 따라 일렬로 배열된 주변 회로부와,
    상기 표시영역 및 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 신호선으로부터 상기 복수의 단위 회로부를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 1 배선과,
    상기 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 상기 복수의 단위 회로부로부터 상기 실장영역을 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 2 배선을 구비하고,
    상기 복수의 단위 회로부의 배열 피치는, 내측보다 외측에서 넓게 되어 있는 액티브 매트릭스 기판.
  2. 청구항 1에 있어서,
    상기 표시영역 및 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 신호선의 인접하는 소정 수마다 모놀리식으로 형성된 복수의 제 1 단위회로가 상기 표시영역의 일변을 따라 일렬로 배열된 디멀티플렉서(demultiplexer) 회로부를 구비하고,
    상기 각 제 1 단위회로는, 상기 인접하는 소정 수의 신호선에 접속되며,
    상기 복수의 단위 회로부로서, 상기 복수의 제 1 단위회로에 상기 복수의 제 1 배선을 개재하여 각각 접속된 복수의 제 2 단위회로가 설치되고,
    상기 디멀티플렉서 회로부 및 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 1 배선으로서, 상기 복수의 제 1 단위회로로부터 상기 복수의 제 2 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 복수의 제 1 비디오 신호선이 설치되며,
    상기 복수의 제 2 배선으로서, 복수의 제 2 비디오 신호선이 설치되는 액티브 매트릭스 기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 복수의 신호선으로서, 복수의 소스 신호선이 설치되는 액티브 매트릭스 기판.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 각 제 2 단위회로는, 상기 각 제 1 단위회로에 검사신호를 입력하기 위한 검사회로, 및 적어도 상기 각 제 1 단위회로를 보호하기 위한 보호회로가 적어도 한 쪽을 구비하는 액티브 매트릭스 기판.
  5. 청구항 2 내지 청구항 4 중 어느 한 항에 있어서,
    상기 주변 회로부의 상기 표시영역의 일변을 따르는 길이는, 상기 디멀티플렉서 회로부의 상기 표시영역의 일변을 따르는 길이보다 짧게 되어 있는 액티브 매트릭스 기판.
  6. 화상표시를 행하는 직사각형 모양의 표시영역과,
    상기 표시영역 주변에 규정된 프레임 영역과,
    상기 프레임 영역에 있어서, 상기 표시영역 일변을 따라 기판단 측에 규정된 단자영역과,
    상기 단자영역의 일부에 있어서, 상기 표시영역의 일변을 따라 규정된 실장영역과,
    상기 표시영역에 있어서, 상기 표시영역의 일변과 직교하는 방향으로 서로 평행으로 연장하도록 설치된 복수의 신호선과,
    상기 표시영역 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식으로 형성된 복수의 제 1 단위 회로부가 상기 표시영역의 일변을 따라 일렬로 배열된 제 1 주변 회로부와,
    상기 제 1 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 모놀리식으로 형성되어, 상기 복수의 제 1 단위회로부에 각각 접속된 복수의 제 2 단위 회로부가 상기 표시영역의 일변을 따라 일렬로 배열된 제 2 주변 회로부와,
    상기 표시영역 및 제 1 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 신호선으로부터 상기 복수의 제 1 단위 회로부를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 1 배선과,
    상기 제 1 주변 회로부 및 제 2 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 1 단위 회로부로부터 상기 복수의 제 2 단위 회로부를 향해 전체의 윤곽형상을 좁힐 수 있도록 각각 설치된 복수의 제 2 배선과,
    상기 제 2 주변 회로부 및 실장영역 사이의 프레임 영역에 있어서, 상기 복수의 제 2 단위 회로부로부터 상기 실장영역을 향해 전체의 윤곽형상을 좁힐 수 있도록 설치된 복수의 제 3 배선을 구비하고,
    상기 복수의 제 1 단위 회로부 및 복수의 제 2 단위 회로부의 적어도 한 쪽의 배열 피치는, 내측보다 외측에서 넓게 되는 액티브 매트릭스 기판.
  7. 청구항 6에 있어서,
    상기 표시영역 및 제 1 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수 신호선의 인접하는 소정 수마다 모놀리식으로 형성된 복수의 제 1 단위회로가 상기 표시영역의 일변을 따라 일렬로 배열된 디멀티플렉서 회로부를 구비하고,
    상기 각 제 1 단위회로는, 상기 인접하는 소정 수의 신호선에 접속되며,
    상기 복수의 제 1 단위 회로부로서, 상기 복수의 제 1 단위회로에 상기 복수의 제 1 배선을 개재하여 각각 접속된 복수의 제 2 단위회로가 설치되고,
    상기 복수의 제 2 단위 회로부로서, 상기 복수의 제 2 단위회로에 상기 복수의 제 2 배선을 개재하여 각각 접속된 복수의 제 3 단위회로가 설치되며,
    상기 디멀티플렉서 회로부 및 제 1 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 1 배선으로서, 상기 복수의 제 1 단위회로로부터 상기 복수의 제 2 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 복수의 제 1 비디오 신호선이 설치되고,
    상기 제 1 주변 회로부 및 제 2 주변 회로부 사이의 프레임 영역에 있어서, 상기 복수의 제 2 배선으로서, 상기 복수의 제 2 단위회로로부터 상기 복수의 제 3 단위회로를 향해 전체의 윤곽형상을 좁힐 수 있도록 복수의 제 2 비디오 신호선이 설치되며,
    상기 복수의 제 3 배선으로서, 복수의 제 3 비디오 신호선이 설치되는 액티브 매트릭스 기판.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 복수의 신호선으로서, 복수의 소스 신호선이 설치되는 액티브 매트릭스 기판.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 각 제 2 단위회로는, 상기 각 제 1 단위회로에 검사신호를 입력하기 위한 검사회로이고,
    상기 각 제 3 단위회로는, 적어도 상기 각 제 1 단위회로를 보호하기 위한 보호회로인 액티브 매트릭스 기판.
  10. 청구항 7 또는 청구항 8에 있어서,
    상기 각 제 2 단위회로는, 적어도 상기 각 제 1 단위회로를 보호하기 위한 보호회로이고,
    상기 각 제 3 단위회로는, 상기 각 제 1 단위회로에 검사신호를 입력하기 위한 검사회로인 액티브 매트릭스 기판.
  11. 청구항 7 내지 청구항 10 중 어느 한 항에 있어서,
    상기 제 1 주변 회로부의 상기 표시영역의 일변을 따르는 길이는, 상기 디멀티플렉서 회로부의 상기 표시영역의 일변을 따르는 길이보다 짧게 됨과 동시에, 상기 제 2 주변 회로부의 상기 표시영역의 일변을 따르는 길이보다 길게 되어 있는 액티브 매트릭스 기판.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 기재된 액티브 매트릭스 기판과,
    상기 액티브 매트릭스 기판에 대향하도록 설치된 대향기판과,
    상기 액티브 매트릭스 기판 및 대향기판 사이에 형성된 표시 매체층을 구비하는 표시패널.
  13. 청구항 12에 있어서,
    상기 표시 매체층은, 액정층인 표시패널.

KR1020147022554A 2012-03-21 2013-03-14 액티브 매트릭스 기판 및 이를 구비한 표시패널 KR101681820B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012063773 2012-03-21
JPJP-P-2012-063773 2012-03-21
PCT/JP2013/001696 WO2013140760A1 (ja) 2012-03-21 2013-03-14 アクティブマトリクス基板及びそれを備えた表示パネル

Publications (2)

Publication Number Publication Date
KR20140114028A true KR20140114028A (ko) 2014-09-25
KR101681820B1 KR101681820B1 (ko) 2016-12-01

Family

ID=49222242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147022554A KR101681820B1 (ko) 2012-03-21 2013-03-14 액티브 매트릭스 기판 및 이를 구비한 표시패널

Country Status (7)

Country Link
US (1) US9235092B2 (ko)
EP (1) EP2830034A4 (ko)
JP (1) JP5834133B2 (ko)
KR (1) KR101681820B1 (ko)
CN (1) CN104094338B (ko)
SG (1) SG11201404670QA (ko)
WO (1) WO2013140760A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112560A1 (ja) * 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
US10147360B2 (en) * 2015-03-31 2018-12-04 Universal Display Corporation Rugged display device architecture
US10262590B2 (en) * 2015-08-03 2019-04-16 Sharp Kabushiki Kaisha Active matrix substrate and display panel
TWI567450B (zh) * 2015-10-16 2017-01-21 群創光電股份有限公司 顯示裝置
CN105427748B (zh) 2016-01-04 2018-10-09 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及显示方法
CN106681067B (zh) * 2016-12-20 2019-01-22 深圳市华星光电技术有限公司 显示装置
CN106707646A (zh) * 2017-02-07 2017-05-24 厦门天马微电子有限公司 一种阵列基板和显示面板
KR102296074B1 (ko) * 2017-05-19 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10923553B2 (en) * 2017-09-26 2021-02-16 Sharp Kabushiki Kaisha Display device
JP2019086628A (ja) * 2017-11-06 2019-06-06 株式会社ジャパンディスプレイ 表示装置
US10964284B2 (en) * 2018-09-05 2021-03-30 Sharp Kabushiki Kaisha Electronic component board and display panel
CN109767692B (zh) * 2019-01-09 2022-03-08 昆山国显光电有限公司 一种显示面板
KR102182584B1 (ko) * 2019-03-20 2020-11-24 주식회사 테토스 엘이디 디스플레이 모듈
CN109904214B (zh) * 2019-03-29 2021-01-29 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN113785346A (zh) * 2019-05-10 2021-12-10 株式会社半导体能源研究所 显示装置
US11415854B2 (en) * 2020-06-29 2022-08-16 Sharp Kabushiki Kaisha Liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186045A (ja) * 2001-11-15 2003-07-03 Samsung Electronics Co Ltd オンガラスシングルチップ液晶表示装置
JP2004264654A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器
WO2008053622A1 (fr) 2006-11-01 2008-05-08 Sharp Kabushiki Kaisha Substrat de dispositif et substrat de dispositif d'affichage
WO2011027589A1 (ja) * 2009-09-02 2011-03-10 シャープ株式会社 デバイス基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
JP3779083B2 (ja) * 1998-12-24 2006-05-24 シャープ株式会社 半導体回路基板
JP2003046212A (ja) * 2001-07-27 2003-02-14 Seiko Epson Corp 電子デバイス並びにその製造方法及びその設計方法、回路基板並びに電子機器
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
KR100789139B1 (ko) * 2001-11-15 2007-12-28 삼성전자주식회사 온 글라스 싱글칩 액정표시장치
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
JP2004271611A (ja) * 2003-03-05 2004-09-30 Pioneer Electronic Corp フラットパネル型表示装置
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
TWI327671B (en) * 2005-11-14 2010-07-21 Au Optronics Corp Electrical connector and method thereof and electronic module
CN101361109A (zh) * 2006-02-06 2009-02-04 夏普株式会社 显示装置、有源矩阵基板、液晶显示装置、电视接收机
JP4635915B2 (ja) * 2006-03-08 2011-02-23 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP4724749B2 (ja) * 2006-05-19 2011-07-13 シャープ株式会社 表示装置
EP2042916A4 (en) * 2006-07-19 2010-10-13 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, DISPLAY, TELEVISION RECEIVER
CN101536064B (zh) * 2006-11-21 2011-06-15 夏普株式会社 有源矩阵基板、显示面板和显示装置
US8436805B2 (en) * 2007-05-30 2013-05-07 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver
CN102317995B (zh) * 2009-03-18 2015-05-20 联合创新技术有限公司 有源矩阵基板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186045A (ja) * 2001-11-15 2003-07-03 Samsung Electronics Co Ltd オンガラスシングルチップ液晶表示装置
JP2004264654A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器
WO2008053622A1 (fr) 2006-11-01 2008-05-08 Sharp Kabushiki Kaisha Substrat de dispositif et substrat de dispositif d'affichage
WO2011027589A1 (ja) * 2009-09-02 2011-03-10 シャープ株式会社 デバイス基板

Also Published As

Publication number Publication date
SG11201404670QA (en) 2014-11-27
JP5834133B2 (ja) 2015-12-16
JPWO2013140760A1 (ja) 2015-08-03
US9235092B2 (en) 2016-01-12
EP2830034A4 (en) 2015-03-25
KR101681820B1 (ko) 2016-12-01
CN104094338B (zh) 2016-04-13
CN104094338A (zh) 2014-10-08
WO2013140760A1 (ja) 2013-09-26
US20150022770A1 (en) 2015-01-22
EP2830034A1 (en) 2015-01-28

Similar Documents

Publication Publication Date Title
KR101681820B1 (ko) 액티브 매트릭스 기판 및 이를 구비한 표시패널
JP5723007B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
KR102122402B1 (ko) 씨오티 구조 액정표시장치 및 이의 제조방법
US8253891B2 (en) Thin film transistor substrate and liquid crystal display including the same
US8455870B2 (en) Thin film transistor array panel and method of manufacturing the same
JP5243664B2 (ja) 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法
CN117590639A (zh) 显示面板
KR20110042668A (ko) 표시 장치
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
US8305312B2 (en) Liquid crystal display and method for manufacturing the same
US9647011B2 (en) Thin film transistor array panel and manufacturing method thereof
US20090237581A1 (en) Liquid crystal display and method for manufacturing the same
JP2005107504A (ja) 露光マスク、これを含む露光装置及びこれを利用した表示装置用表示板の製造方法
JP5706838B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
US9780127B2 (en) Liquid crystral display and manufacturing method thereof
US9383608B2 (en) Array substrate and manufacturing method thereof
US10156751B2 (en) Display device
US20160195789A1 (en) Liquid crystal display
US9500899B2 (en) Transistor substrate, related display device, and related manufacturing method
CN110824756A (zh) 显示装置
US20110287565A1 (en) Method for manufacturing display device
KR102098012B1 (ko) 액정표시장치
WO2013099191A1 (ja) アクティブマトリクス基板及び液晶表示装置
KR20080098771A (ko) 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant