JP6917726B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関するものである。

液晶表示装置の表示パネルのアレイ基板には、ゲート線と、このゲート線と直交するように配された信号線とが配線され、ゲート線と信号線の交差位置に色毎の画素が設けられている。信号線ドライバから出力された画像信号は、信号選択回路において各色の画素に振り分けられると共に極性を反転させられ、信号線に出力される。

特開２０１６−１９７４００号公報

上記信号選択回路は、画素毎に設けられたＣＭＯＳからなるアナログスイッチを有している。この複数のアナログスイッチには、パルス状の正極の開閉信号と負極の開閉信号を供給するための開閉信号線が接続されている。これら開閉信号線には、パルス状の開閉信号を供給するため、ノイズが放出されるという問題点があった。

そこで本発明は上記問題点に鑑み、信号選択回路に含まれるアナログスイッチに接続された開閉信号線からのノイズを低減できる液晶表示装置を提供することを目的とする。

本発明は、表示パネルを構成する第１絶縁基板と、前記第１絶縁基板上の表示領域に設けられた複数のゲート線と、前記表示領域において、前記ゲート線と交差するように設けられた複数の信号線と、前記ゲート線と前記信号線の交叉する位置にそれぞれ設けられたスイッチング素子と、前記スイッチング素子に接続された画素電極とを含む画素と、画像信号を出力する信号線ドライバと、前記信号線ドライバから出力された前記画像信号を、前記画素に接続された前記信号線へ前記画像信号を振り分ける信号選択回路と、前記信号線ドライバから前記信号選択回路に第１開閉信号を供給する第１開閉信号線と、前記信号線ドライバから前記信号選択回路に前記第１開閉信号とは異なる極の第２開閉信号を供給する第２開閉信号線と、を有し、前記信号選択回路は、ｎ型スイッチとｐ型スイッチを組み合わせたＣＭＯＳからなり前記第１開閉信号により開閉するアナログスイッチと、前記ｎ型スイッチと前記ｐ型スイッチを組み合わせたＣＭＯＳからなり前記第２開閉信号により開閉するアナログスイッチをそれぞれ複数備え、それぞれの前記アナログスイッチの入力側には、前記信号線ドライバからの前記画像信号が入力され、出力側から前記信号線に前記画像信号が出力され、前記第１開閉信号線から分岐した第１制御線が、前記ｎ型スイッチのゲートに接続され、前記第２開閉信号線から分岐した第２制御線が、前記ｐ型スイッチのゲートに接続され、前記第１開閉信号線の一端は前記信号線ドライバに接続され、他端は開放され、前記第２開閉信号線の一端は前記信号線ドライバに接続され、他端は開放され、前記第１開閉信号線の開放された前記他端と、前記第２開閉信号線の開放された前記他端とは、前記第１絶縁基板の異なる側に設けられている、表示装置である。

本発明の実施形態１の液晶表示装置の表示パネルにおける画素に関係する平面図である。 共通電極と第２センサ電極の関係を示す図である。 画素の拡大平面図である。 図３におけるＡ−Ａ線断面図である。 図３におけるＢ−Ｂ線断面図である。 図３におけるＣ−Ｃ線断面図である。 図３におけるＤ−Ｄ線断面図である。 アレイ基板の下周辺部の平面図である。 （ａ）は信号選択回路の回路図、（ｂ）はｐ型スイッチ７８に正極の画像信号の書き込みが行われた場合の回路図、（ｃ）はｎ型スイッチ７６に負極の画像信号の書き込みが行われた場合の回路図である。 信号選択回路の配線状態を示す平面図である。 液晶表示装置の第１工程、第２工程の説明図である。 第３工程、第４工程の説明図である。 第５工程、第７工程の説明図である。 第８工程、第９工程の説明図である。 実施形態２のアレイ基板の下周辺部の平面図である。 実施形態３の第１開閉信号線の平面図である。 実施形態４の共通電極とセンサ電極の平面図である。

本発明の一の実施形態の液晶表示装置について、図面を参照して説明する。なお、実施形態における開示はあくまで一例に過ぎず、当業者において、発明の趣旨を保っての適宜変更について容易に想到し得るものについては、当然本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の対応に比べ、各部の幅、厚さ、形状などについて模式的に表される場合があるが、あくまでも一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素、同一の符号を付して、詳細な説明を適宜省略することがある。

本実施形態の液晶表示装置は、具体例において、ＩＰＳ（In-Plane Switching）方式などと呼ばれる横電界方式のものであり、特には、ＩＰＳ方式の一例としてのフリンジ電界を用いるＦＦＳ（Fringe Field Switching）方式である。

また、本実施形態の信号ドライバ及び信号選択回路は、有機ＥＬ表示装置でも適用可能である。

実施形態１

実施形態１の液晶表示装置について、図１〜図１４を参照して説明する。

（１）表示パネル１の全体構成
液晶表示装置の表示パネル１は、アレイ基板２と、対向基板３と、これらの間隙に保持される液晶層４と、両基板２，３の周辺領域９同士を貼り合わせて液晶層４を封止するシール部材５とにより形成されている。表示パネル１は、画像を表示するための表示領域８と、それを囲む周辺領域９とからなる。表示領域８には、画素６が格子状に配されている。

（２）表示パネル１の回路構成
表示パネル１の回路構成について図１と図２を参照して説明する。図１は、表示パネル１が画像を表示するときにアレイ基板２における回路構成を示している。

図１に示すように、アレイ基板２のガラス基板１０の表示領域８において、横方向（ｘ軸方向）のゲート線１６と、縦方向（ｙ軸方向）の信号線１５とが格子状に配列され、これらの交点毎に画素６が形成されている。別の言い方をすれば、２本のゲート線と２本のソース線により区画された領域を画素６と定義することもできる。画素６は、スイッチング素子であるｎ型チャネル、又は、ｐ型チャネルのＴＦＴ（薄膜トランジスタ）７、画素電極１４を有している。ＴＦＴ７のゲート電極が、ゲート線１６に接続され、ソース電極が信号線１５に接続され、ドレイン電極が画素電極１４に接続されている。なお、画素６は、それぞれＲ（赤色）、Ｇ（緑色）、Ｂ（青色）の画素に対応する。

アレイ基板２の下周辺領域９には、信号線ドライバ５２と信号選択回路５３が設けられている。信号線ドライバ５２と信号選択回路５３については、後述する。

ガラス基板１０の左周辺領域９には、縦方向に沿ってゲートドライバ５０が設けられている。このゲートドライバ５０は、各ゲート線１６にゲート信号を出力する。

（３）タッチセンサの構造
タッチセンサの構造について図２を参照して説明する。図２は、表示パネル１がタッチパネルとして機能するときのアレイ基板２と対向基板３の回路構成を示している。

アレイ基板２には、図２に示すように、コモン電極と第１センサ電極を兼ねた共通電極１３が、横方向（ｘ軸方向）に延在し、かつ、縦方向（ｙ軸方向）に所定間隔毎に設けられている。

アレイ基板２の周辺領域９まで延びた共通電極１３の左側には、図２に示すように、画像を表示するときに共通電極１３に直流のコモン電圧を供給するコモン給電線５４が縦方向に沿って配線されている。コモン給電線５４の左側には、タッチセンサとして使用するときに高周波パルスを供給するセンサ給電線５６が縦方向に沿って配線されている。

センサ給電線５６の左側には、上記で説明したゲートドライバ５０が設けられている。

コモン給電線５４とセンサ給電線５６との間には、切り替えスイッチ５８が配されている。この切り替えスイッチ５８は、横方向に延びた共通電極１３毎に設けられ、それぞれの切り替えスイッチ５８によって、共通電極１３に対しコモン給電線５４から直流のコモン電圧を供給するか、又は、センサ給電線５６から高周波パルスを供給するかを選択する。

コモン給電線５４と表示領域８との間にはＥＮＢ回路６０が設けられている。ＥＮＢ回路６０は、ゲートドライバ５０からの各ゲート線１６に出力されるゲート信号のＯＮ／ＯＦＦタイミングを制御している。

センサ給電線５６は、図２に示すように、アレイ基板２の下周辺領域９に設けられた第１センサ制御部６２に接続されている。第１センサ制御部６２は、センサ給電線５６へタッチセンサ用の高周波パルス状であるセンサ電圧を出力する。また、コモン給電線５４、切り替えスイッチ５８も、第１センサ制御部６２に接続されている。第１センサ制御部６２は、コモン給電線５４に所定の直流のコモン電圧を給電し、切り替えスイッチ５８には、表示時とタッチセンサ時の切り替えをおこなうためのタイミング信号を出力する。

対向基板３の表面には、図２に示すように、第２センサ電極（以下、単に「センサ電極」という）１１２が縦方向（ｙ軸方向）に延び、かつ、横方向（ｘ軸方向）に所定間隔毎に設けられている。各センサ電極１１２の下端は、アレイ基板２の下周辺領域９に設けられた第２センサ制御部６４に接続されている。

表示パネル１は、相互静電容量方式のタッチセンサとして使用する場合には、図２に示すように、切り替えスイッチ５８がセンサ給電線５６の位置に切り替わり、第１センサ制御部６２から供給された高周波パルスを共通電極１３に供給し、人の指がセンサ電極１１２に接触、又は、近づくと、センサ電極１１２と共通電極１３との間の容量が変化し、その容量の変化と変化した位置を第２センサ制御部６４が検出する。

（４）画素６
画素６の構造について図３を参照して説明する。図３に示すように、ＲＧＢの各色の画素６は、信号線１５の方向に沿って長く延び、その長手方向の領域の大部分が、画素開口部３１に相当し、この部分にスリット１４Ｂを有する画素電極１４が配置されている。ＴＦＴ７は、画素６の一端部に形成され、画素電極１４から延びる画素電極延在部１４Ａが配置されている。

（５）アレイ基板２
アレイ基板２の構造について図３〜図７を参照して説明する。

アレイ基板２のガラス基板１０の上には、ＴＦＴ７の半導体を構成するポリシリコン配線１７が形成されている（図５参照）。

ポリシリコン配線１７の上には、ゲート絶縁膜１６Ｃが形成されている（図５参照）。

ゲート絶縁膜１６Ｃの上には、ゲート線１６が所定間隔毎に平行に横方向（ｘ軸方向）に形成されている（図６、図７参照）。ゲート線１６のＴＦＴ７に対応する位置には、ＴＦＴ７と接続されるゲート電極用枝線１６Ａが縦方向に延びている（図５参照）。また、第１金属線１６Ｂが縦方向に形成されている（図５、図６参照）。この第１金属線１６Ｂは、横方向のゲート線１６と直交する方向であって、縦方向の信号線１５と対応する位置に形成され、第１金属線１６Ｂは、他の導電層からフローティングの状態であり、ゲート線１６と同層に同じ材料で形成された金属部であり、アレイ突起部１１の高さを高くするために設けられている。

ゲート線１６、ゲート電極用枝線１６Ａ、第１金属線１６Ｂの上には、第１絶縁膜１５Ｂが形成されている（図３〜図７参照）。

第１絶縁膜１５Ｂの上には、信号線１５が縦方向（ｙ軸方向）に形成されている（図５、図６参照）。

第１金属線１６Ｂと信号線１５の上には、有機絶縁膜（平坦化膜）１２が形成されている。有機絶縁膜１２は、信号線１５及びその近傍に関しては他の部分より厚く覆い、アレイ突起部１１を形成している（図５、図６参照）。そして、このアレイ突起部１１は、信号線１５の方向に沿って長い画素開口部３１を左右から挟むように、連続して形成されている。

アレイ突起部１１の有機絶縁膜１２上には、ＩＴＯやＩＺＯ等の透明導電材料からなる共通電極１３が、所定間隔毎に横方向（ｘ軸方向）に形成されている（図２、図６参照）。

ゲート線１６上で、かつ、共通電極１３上には、第３金属線２０が、横方向に形成されている（図６参照）。

共通電極１３、第３金属線２０等の上には、第２絶縁膜１３Ｂが形成されている（図３〜図７参照）。

第２絶縁膜１３Ｂの上には、画素電極１４が配置されている（図４、図６参照）。

第２絶縁膜１３Ｂと画素電極１４の上には、配向膜１８が形成されている（図３〜図７参照）。この配向膜１８は、液晶層４と接している。配向膜１８は、ラビング処理もしくは光配向処理によって配向処理された水平配向膜であっても良いし、垂直配向膜であっても良い。

アレイ突起部１１に関してさらに詳しく説明する。アレイ突起部１１の有機絶縁膜１２は、画素開口領域３１内の有機絶縁膜１２よりも高く形成され、かつ、信号線１５の方向に沿って延びている。アレイ突起部１１は、図５、図６に示すように、ガラス基板１０上に形成されたポリシリコン配線１７、その上に形成されたゲート絶縁膜１６Ｃ、その上に形成された第１金属線１６Ｂ、その上に形成された第１絶縁膜１５Ｂ、その上に形成された信号線１５、その上に形成された有機絶縁膜１２、その上に形成された共通電極１３、その上に形成された第３金属線２０、その上に形成された第２絶縁膜１３Ｂ、その上に形成された配向膜１８を有する。アレイ突起部１１の高さは、他の部分の有機絶縁膜１２より高く形成されている。第１絶縁膜１５Ｂ及び第２絶縁膜１３Ｂは、例えば無機材料により形成されている。

また、図７に示すように、横方向の各ゲート線１６の端部で、かつ、アレイ基板２の周辺領域において、ゲート線１６と連続してゲート引き出し線１６Ｄが横方向に形成されている。

（６）対向基板３
対向基板３について図３、図４を参照して説明する。

対向基板３のガラス基板１００の下には、黒色の樹脂材料により格子状に設けられたブラックマトリクス１０２が形成されている。ブラックマトリックス１０２は、信号線１５及びその近傍を覆うように信号線１５に沿って延びる縦部分と、各スイッチング部３２及びゲート線１６に沿って連続して延びており、格子状に形成されている。ブラックマトリクス１０２の格子状の各開口部分が、画素開口部３１に対応する。

ブラックマトリックス１０２の下には、図３に示すようにＲ（赤色），Ｇ（緑色），Ｂ（青色）からなるカラーフィルタ層１０４が形成されている。

カラーフィルタ層１０４の下には、樹脂からなるオーバーコート層１０６が形成されている。

オーバーコート層１０６の下には、対向突起部１０８が形成されている。対向突起部１０８は、ゲート線１６に沿って丸角の長方形をなし、信号線１５からスイッチング部３２にかけて設けられている。

オーバーコート層１０６の下と対向突起部１０８の下には、配向膜１１０が形成され、液晶層４と接している。

対向基板３のガラス基板１００の上には、センサ電極（第２センサ電極）１１２が、縦方向に沿って延び、かつ、横方向に所定間隔毎に形成されている（図２参照）。

（７）スペーサ
図３〜図５、図７に示すように、アレイ突起部１１の頂部と対向突起部１０８の頂部とが当接されて、スペーサ（フォトスペーサ）としての役割を果たす。すなわち、縦方向の信号線１５に沿って延びるアレイ突起部１１と、横方向のゲート線１６に沿って延びる対向突起部１０８とがクロス状に組み合わさることで、一つのスペーサを形成している。

このようにして形成されるスペーサは、複数の画素６に一つの割合で設けることができ、例えば４つの画素６当たり１つ、又は８つの画素６当たり１つの割合で設けることができる。

図５、図７に示すように、アレイ突起部１１と対向突起部１０８とからなる柱状スペーサによって液晶層４の厚みを維持できる。

（８）信号線ドライバ５２と信号選択回路５３
次に、信号線ドライバ５２と信号選択回路５３について図１と図８を参照して説明する。図１と図８に示すように、下周辺領域９には、信号線ドライバ５２と信号選択回路５３がｘ軸方向に沿って設けられている。信号線ドライバ５２は、ＲＧＢの画像信号を信号選択回路５３に出力する。信号選択回路５３は、信号線ドライバ５２から出力されたＲＧＢの画像信号をＲの画像信号、Ｇの画像信号、Ｂの画像信号に振り分けると共に極性を反転させて信号線１５Ｒ，Ｇ，Ｂに出力する。この信号線１５Ｒ，Ｇ，Ｂには、Ｒ，Ｇ，Ｂの色毎に形成された画素６が接続されている。

図８に示すように、信号線ドライバ５２から信号選択回路５３へは、ＲＧＢの画像信号を出力するための画像信号線６６が配線されている。また、信号線ドライバ５２から信号選択回路５３へは、信号選択回路５３を制御するための第１開閉信号線７０と第２開閉信号線７２とが配線されている。

図８に示すように、第１開閉信号線７０は、信号線ドライバ５２の左側から引き出された後、信号選択回路５３の上辺に沿って配線され、その後に信号線ドライバ５２の右側に接続されている。すなわち、第１開閉信号線７０は、左側の傾斜部分を含む左引き出し部分７００と、信号選択回路５３に沿った直線部分７０２と、右側に設けられた傾斜部分を含む右引き出し部分７０４とによってループ状に構成されている。そして、直線部分７０２の右端部と右引き出し部分７０４とが切断され、直線部分７０２の右端部が開放端７０６となり、信号線ドライバ５２からの片側給電となる。そして、切り離された右引き出し部分７０４を以下では「第１ダミー線７０４」という。

図８に示すように、第２開閉信号線７２は、信号線ドライバ５２の左側から引き出された後、信号選択回路５３の下辺に沿って配線され、その後に信号線ドライバ５２の右側に接続されている。すなわち、第２開閉信号線７２は、左側の傾斜部分を含む左引き出し部分７２０と、信号選択回路５３に沿った直線部分７２２と、右側に設けられた傾斜部分を含む右引き出し部分７２４とによってループ状に構成されている。そして、直線部分７２２の右端部と右引き出し部分７２４とが切断され、直線部分７２２の右端部が開放端７２６となり、信号線ドライバ５２からの片側給電となる。そして、切り離された右引き出し部分７２４を以下では「第２ダミー線７２４」という。

（９）信号選択回路５３の回路構成
信号選択回路５３の回路構成について図９（ａ）（ｂ）（ｃ）を参照して説明する。

図９（ａ）に示すように、第１開閉信号線７０は、Ｒ（赤色）の第１開閉信号線７０Ｒと、Ｇ（緑色）の第１開閉信号線７０Ｇと、Ｂ（青色）の第１開閉信号線７０Ｂとの３本から構成されている。そして、ｎｃｈ用の正極の第１開閉信号ＡＳＷ＿ＲＧＢが信号線ドライバ５２から出力される。なお、Ｒの第１開閉信号線７０Ｒ、Ｇの第１開閉信号線７０Ｇ、Ｂの第１開閉信号線７０Ｂをまとめて表現するときは、「第１開閉信号線７０」と呼ぶ。

図９（ａ）に示すように、第２開閉信号線７２は、Ｒの第２開閉信号線７２Ｒと、Ｇの第２開閉信号線７２Ｇと、Ｂの第２開閉信号線７２Ｂの３本から構成されている。そして、ｐｃｈ用の負極の第２開閉信号ＸＡＳＷ＿ＲＧＢが信号線ドライバ５２から出力される。なお、Ｒの第２開閉信号線７２Ｒ、Ｇの第２開閉信号線７２Ｇ、Ｂの第１開閉信号線７２Ｂをまとめて表現するときは、「第２開閉信号線７２」と呼ぶ。

アナログスイッチ７４は、Ｒ（赤色）のアナログスイッチ７４Ｒと、Ｇ（緑色）のアナログスイッチ７４Ｇと、Ｂ（青色）のアナログスイッチ７４Ｂとが１組として設けられ、これら１組のアナログスイッチ７４Ｒ，７４Ｇ，７４Ｂが複数組設けられている。

アナログスイッチ７４は、ＣＭＯＳからなるｎ型スイッチ７６とｐ型スイッチ７８とを組み合わせたものである。正極の第１開閉信号ＡＳＷと負極の第２開閉信号ＸＡＳＷによって、ｎ型スイッチ７６とｐ型スイッチ７８とは同時に開閉する。そして、図９（ｂ）に示すように、ｐ型スイッチ７８は、信号線ドライバ５２からの画像信号が正極の場合に書き込みが主に行われ、信号線１５に画像信号が出力される。一方、図９（ｃ）に示すように、ｎ型スイッチ７６は、信号線ドライバ５２からの画像信号が負極の場合に書き込みが主に行われ、信号線１５に画像信号が出力される。また、アナログスイッチ７４Ｒは、Ｒの画像信号を信号線１５Ｒに出力するときに動作し、Ｇのアナログスイッチ７４Ｇは、Ｇの画像信号を信号線１５Ｇに出力するときに動作し、アナログスイッチ７４Ｂは、Ｂの画像信号を信号線１５Ｂに出力するときに動作する。

アナログスイッチ７４Ｒの入力端子には、画像信号線６６が接続され、出力端子にはＲの画素６に接続された信号線１５Ｒが接続されている。ｎ型スイッチ７６Ｒの第１制御端子ｎＲには、第１開閉信号線７２Ｒが接続され、正極の第１開閉信号ＡＳＷＲが入力する。ｐ型スイッチ７８Ｒの第２制御端子ｐＲには、第２開閉信号線７２Ｒが接続され、負極の第２開閉信号ＸＡＳＷＲが入力する。

アナログスイッチ７４Ｇの入力端子には、画像信号線６６が接続され、出力端子にはＧの画素６に接続された信号線１５Ｇが接続されている。ｎ型スイッチ７６Ｇの第１制御端子ｎＧには、第１開閉信号線７２Ｇが接続され、正極の第１開閉信号ＡＳＷＧが入力する。ｐ型スイッチ７８Ｇの第２制御端子ｐＧには、第２開閉信号線７２Ｇが接続され、負極の第２開閉信号ＸＡＳＷＧが入力する。

アナログスイッチ７４Ｂの入力端子には、画像信号線６６が接続され、出力端子にはＢの画素６に接続された信号線１５Ｂが接続されている。ｎ型スイッチ７６Ｂの第１制御端子ｎＢには、第１開閉信号線７２Ｂが接続され、正極の第１開閉信号ＡＳＷＢが入力する。ｐ型スイッチ７８Ｂの第２制御端子ｐＢには、第２開閉信号線７２Ｂが接続され、負極の第２開閉信号ＸＡＳＷＢが入力する。

（１０）信号選択回路５３の配線構造
図１０は、信号選択回路５３の配線構造を示した平面図である。この図１０において、実線で記載された配線は、表示領域における信号線１５を形成する第２金属線で配線されたものを示し、点線で記載された配線は、ゲート線１６を形成する第１金属線で配線されたものである。これら上下間の配線の電気的接続は、それぞれコンタクトホール８２，８６，９０．９４で行われる。

第１開閉信号線７０Ｒ，７０Ｇ，７０Ｂは、第２金属線でｘ軸方向に沿って配線されている。第２開閉信号線７２Ｒ，７２Ｇ，７２Ｂは、第２金属線でｘ軸方向に沿って配線されている。

複数組のアナログスイッチ７４は、第１開閉信号線７０と第２開閉信号線７２の間に形成されている。

アナログスイッチ７４Ｒ，７４Ｇ，７４Ｂのｎ型スイッチ７６Ｒ，７６Ｇ，７６Ｂの第１制御端子に接続された第１制御線８８Ｒ，８８Ｇ，８８Ｂは、第１金属線で形成され、コンタクトホール９０を介して第１開閉信号線７０Ｒ，７０Ｇ，７０Ｂと電気的に接続されている。

アナログスイッチ７４Ｒ，７４Ｇ，７４Ｂのｐ型スイッチ７８Ｒ，７８Ｇ，７８Ｂの第２制御端子に接続された第２制御線９２Ｒ，９２Ｇ，９２Ｂは、第１金属線で形成され、コンタクトホール９４を介して第２開閉信号線７２Ｒ，７２Ｇ，７２Ｂと電気的に接続されている。

アナログスイッチ７４のｎ型スイッチ７６の入力端子とｐ型スイッチ７８の入力端子とを接続する入力線８０は、第２金属線で配線され、画像信号線６６は第１金属線て配線され、入力線８０と画像信号線６６とは、コンタクトホール８２で接続されている。

アナログスイッチ７４のｎ型スイッチ７６の出力端子とｐ型スイッチ７８の出力端子とを接続する出力線８４は第２金属線より配線され、第１金属線で形成された接続線９６とコンタクトホール８６を介して電気的に接続されている。接続線９６は、第２金属線で形成された信号線１５とコンタクトホール９８を介して電気的に接続されている。

（１１）アレイ基板２の製造工程
アレイ基板２の製造工程の概略について図１１〜図１４を参照して説明する。

第１工程において、図１１に示すように、アレイ基板２のガラス基板１０上に、画素６毎にポリシリコン配線１７を縦方向に形成する。次に、各ポリシリコン配線１７と共にアレイ基板２全体を酸化シリコン膜や窒化シリコン膜等からなるゲート絶縁膜１６Ｃによって被覆する。

第２工程において、図１１に示すように、モリブデン合金等の金属層により横方向にゲート線１６、ゲート線１６から縦方向に延びたゲート電極用枝線１６Ａ、ゲート線１６と直交し、かつ、独立した縦方向の第１金属線１６Ｂ、ゲート線１６端部から延びたゲート引き出し線１６Ｄとを形成する。次に、これら線と共にアレイ基板２全体を酸化シリコン膜や窒化シリコン膜等からなる第１絶縁膜１５Ｂにより被覆する。また、ゲート線１６の形成するときに、アナログスイッチ７４に関する入力線８０、出力線８４、第１制御線８８、第２制御線９２を形成する。

第３工程において、図１２に示すように、第１絶縁膜１５Ｂ及びゲート絶縁膜１６Ｂを貫き、ポリシリコン配線１７の両端部を露出させるコンタクトホール１９Ａ、１９Ａを形成する。

第４工程において、図１２に示すように、第１絶縁膜１５Ｂ上で、かつ、第１金属線１６Ｂ上にアルミニウム、その合金等（例えば、ＴＡＴ（Ｔｉ／Ａｌ／Ｔｉ））の金属によって第２金属線である信号線１５を縦方向に形成する。このときに同じ材料で、ＴＦＴ７側のコンタクトホール１９Ａには、第１の島状パターン１５Ａを形成する。信号線１５を形成するときに、第１開閉信号線７０Ｒ，７０Ｇ，７０Ｂと第２開閉信号線７２Ｒ，７２Ｇ，７２Ｂとを形成する。

第５工程において、アレイ突起部１１を備える透明の有機絶縁膜１２を形成し、これにより信号線１５及び第１の島状パターン１５Ａを被覆する。次に、第１の島状パターン１５Ａの一部を露出させるコンタクトホール１９Ｂを形成する。

第６工程において、図１３に示すように、有機絶縁膜１２上にＩＴＯやＩＺＯ等の透明導電材料からなる共通電極１３を形成する。このときにＴＦＴ７の部分には、同じ材料で第２の島状パターン１３Ａを形成する。共通電極１３は、図２に示すように、横方向に並んだ画素６を覆うように、横方向に形成する。

第７工程において、図１３に示すように、共通電極１３上で、かつ、ゲート線１６の上に第３金属線２０を形成する。第３金属線２０の材料としては、例えば、ＭＡＭ（Ｍｏ／Ａｌ／Ｍｏ）である。

第８工程において、図１４に示すように、共通電極１３、コモン線２０等を被覆する第２絶縁膜１３Ｂをアレイ基板２全体に形成する。次に、第２の島状パターン１３Ａの一部を露出させるコンタクトホール１９Ｃを形成する。

第９工程において、図１４に示すように、ＩＴＯやＩＺＯ等の透明導電材料からなる画素電極１４を形成する。画素電極１４には、スリット１４Ｂを信号線１５に沿って形成する。

第１０工程において、樹脂よりなる配向膜１８をアレイ基板２全体に形成する。最後に、紫外線照射による光配向処理を行う。

（１２）効果
本実施形態によれば、第１開閉信号線７０Ｒ，７０Ｇ，７０Ｂと第２開閉信号線７２Ｒ，７２Ｇ，７２Ｂの他端が開放されているため、配線が高抵抗となり、高周波パルス状の第１開閉信号ＡＳＷ、第２開閉信号ＸＡＳＷのスルーレートが低下し、ノイズの発生を防止できる。また、片側給電となっているため、ループ形状とは異なりノイズの影響をより低減できる。

また、表示パネル１が完成した後、第１開閉信号線７０又は第２開閉信号線７２が断線により正常に作動しないことがテストで判明しても、第１ダミー線７０４、又は、第２ダミー線７２４を接続することにより、信号選択回路５３を正常に動作させることができる。

（１３）変更例
上記実施形態１ではアレイ基板２の右側に第１開閉信号線７０と第２開閉信号線７２の開放端を設けたが、これに代えて、直線部分７０２、７２２の左側に開放端７０６，７２６を設けてもよい。

実施形態２

次に、実施形態２の液晶表示装置について図１５を参照して説明する。

実施形態１では、第１開閉信号線７０と第２開閉信号線７２の開放された端部は、アレイ基板の右側に設けられたが、本実施形態では、これに代えて、第１開閉信号線７０の直線部分７０２の左側端部を開放し、第２開閉信号線７２は右側の端部を開放する。

これにより、第１開閉信号線７０及び第２開閉信号線７２の終端部でアナログスイッチ７４の書き込み不足があっても、互いに書き込みマージンを確保できる。

上記実施形態２では、第１開閉信号線７０の開放端を左側、第２開閉信号線７２の右側を開放端としたが、これに代えて第１開閉信号線７０の右側を開放端、第２開閉信号線７２の左側を開放端としてもよい。

実施形態３

次に、実施形態３の液晶表示装置について図１６を参照して説明する。

上記実施形態では、第１開閉信号線７０、第２開閉信号線７２は第２金属線でのみ形成したが、本実施形態では、この第２金属線からなる第１上開閉信号線７０に加えて、その下層に第１金属線で第１下開閉信号線７０８を形成する。この場合に、上層の第１上開閉信号線７０と下層の第１下開閉信号線７０８とは図１６に示すように重ならないようにずらした位置に設け、第１開閉信号線７０と第１開閉信号線７０８とは、コンタクトホール７１０で接続する。

また、第２開閉信号線７２も同様に、第２金属線からなる第２上開閉信号線に加えて、その下層に第１金属線で第２下開閉信号線を形成する。

本実施形態によれば、上層の第１上開閉信号線７０が断線しても、また、下層の第１下開閉信号線７０８が断線しても、全体としては電気的に接続された状態となり、信号選択回路５３が正常に動作する。

実施形態４

次に、実施形態４の液晶表示装置について図１７を参照して説明する。

実施形態１においては、アレイ基板２に設けられた共通電極１３は、横方向（ｘ軸方向）に沿って設けられ、対向基板３に設けられたセンサ電極１１２は、縦方向（ｙ軸方向）に沿って設けられている。

これに代えて、本実施形態では、アレイ基板２に設けられた共通電極１３が、信号線１５と平行な縦方向（ｙ軸方向）に沿って設けられ、対向基板３に設けられたセンサ電極１１２が、ゲート線１６と平行なｘ軸方向に沿って設けられている。

変更例

上記各実施形態では、Ｒ，Ｇ，Ｂからなる画素６を用いたが、これに代えてＲ，Ｇ，Ｂ，Ｗ（白色）からなる画素６を用いてもよく、この場合には４個の画素６が１組のアナログスイッチ７４に接続される。

また、本発明の実施形態を基にして、当業者が適宜設計変更して実施し得る全ての実施形態も、本発明の要旨を包含する限り、本発明の範囲に属する。

また、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上記実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、本実施形態において述べた対応によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は、当業者において時に想到し得るものについては、当然に発明によりもたらされるものと解される。

１・・・表示パネル、２・・・アレイ基板、１３・・・共通電極、１４・・・画素電極、１５・・・信号線、１６・・・ゲート線、５０・・・ゲートドライバ、５２・・・信号線ドライバ、５３・・・信号選択回路、７０・・・第１開閉信号線、７２・・・第２開閉信号線、７４・・・アナログスイッチ、７６・・・ｎ型スイッチ、７８・・・ｐ型スイッチ

Claims (7)

1. 表示パネルを構成する第１絶縁基板と、
   前記第１絶縁基板上の表示領域に設けられた複数のゲート線と、
   前記表示領域において、前記ゲート線と交差するように設けられた複数の信号線と、
   前記ゲート線と前記信号線の交叉する位置にそれぞれ設けられたスイッチング素子と、
   前記スイッチング素子に接続された画素電極とを含む画素と、
   画像信号を出力する信号線ドライバと、
   前記信号線ドライバから出力された前記画像信号を、前記画素に接続された前記信号線へ前記画像信号を振り分ける信号選択回路と、
   前記信号線ドライバから前記信号選択回路に第１開閉信号を供給する第１開閉信号線と、
   前記信号線ドライバから前記信号選択回路に前記第１開閉信号とは異なる極の第２開閉信号を供給する第２開閉信号線と、
   を有し、
   前記信号選択回路は、ｎ型スイッチとｐ型スイッチを組み合わせたＣＭＯＳからなり前記第１開閉信号により開閉するアナログスイッチと、前記ｎ型スイッチと前記ｐ型スイッチを組み合わせたＣＭＯＳからなり前記第２開閉信号により開閉するアナログスイッチをそれぞれ複数備え、それぞれの前記アナログスイッチの入力側には、前記信号線ドライバからの前記画像信号が入力され、出力側から前記信号線に前記画像信号が出力され、
   前記第１開閉信号線から分岐した第１制御線が、前記ｎ型スイッチのゲートに接続され、
   前記第２開閉信号線から分岐した第２制御線が、前記ｐ型スイッチのゲートに接続され、
   前記第１開閉信号線の一端は前記信号線ドライバに接続され、他端は開放され、
   前記第２開閉信号線の一端は前記信号線ドライバに接続され、他端は開放され、
   前記第１開閉信号線の開放された前記他端と、前記第２開閉信号線の開放された前記他端とは、前記第１絶縁基板の異なる側に設けられている、
   表示装置。
2. 前記第１開閉信号線の開放された前記他端と、前記信号線ドライバに一端が接続された第１ダミー線の他端とが、切断部を跨いで形成されている、
   請求項１に記載の表示装置。
3. 前記第２開閉信号線の開放された前記他端と、前記信号線ドライバに一端が接続された第２ダミー線の他端とが、切断部を跨いで形成されている、
   請求項１に記載の表示装置。
4. 前記第１開閉信号線は、絶縁膜を挟んで第１上開閉信号線と第１下開閉信号線から構成され、
   前記第１上開閉信号線と前記第１下開閉信号線とは上下に重ならず、また、一部のみ電気的に接続されている、
   請求項１に記載の表示装置。
5. 前記第２開閉信号線は、絶縁膜を挟んで第２上開閉信号線と第２下開閉信号線から構成され、
   前記第２上開閉信号線と前記第２下開閉信号線とは上下に重ならず、また、一部のみ電気的に接続されている、
   請求項１に記載の表示装置。
6. 前記第１絶縁基板上の前記表示領域において、
   前記第１絶縁基板上に形成され、前記ゲート線を構成する第１金属線と、
   前記第１金属線上に形成された第１絶縁膜と、
   前記第１絶縁膜上に形成され、前記信号線を構成する第２金属線と、
   前記第２金属線上に形成された有機絶縁膜と、
   前記有機絶縁膜上に形成された第１透明電極と、
   前記第１透明電極上に形成された第３金属線と、
   前記第３金属線上に形成された第２絶縁膜と、
   前記第２絶縁膜上に形成され、前記画素電極を構成する第２透明電極と、
   を有している、
   請求項１に記載の表示装置。
7. 前記第１開閉信号線と前記第２開閉信号線とは、前記第２金属線で形成されている、
   請求項６に記載の表示装置。

Images