JP2022106456A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2022106456A JP2022106456A JP2021001468A JP2021001468A JP2022106456A JP 2022106456 A JP2022106456 A JP 2022106456A JP 2021001468 A JP2021001468 A JP 2021001468A JP 2021001468 A JP2021001468 A JP 2021001468A JP 2022106456 A JP2022106456 A JP 2022106456A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- wiring
- layer
- insulating layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 36
- 230000005540 biological transmission Effects 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 33
- 230000005684 electric field Effects 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical group [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 description 339
- 239000004065 semiconductor Substances 0.000 description 43
- 101000712974 Homo sapiens Ras association domain-containing protein 7 Proteins 0.000 description 25
- 102100033241 Ras association domain-containing protein 7 Human genes 0.000 description 25
- 101000836875 Homo sapiens Sialic acid-binding Ig-like lectin 12 Proteins 0.000 description 22
- 102100027093 Sialic acid-binding Ig-like lectin 12 Human genes 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 239000010408 film Substances 0.000 description 19
- 101100396142 Arabidopsis thaliana IAA14 gene Proteins 0.000 description 17
- 101000836954 Homo sapiens Sialic acid-binding Ig-like lectin 10 Proteins 0.000 description 17
- 101150075334 SLG1 gene Proteins 0.000 description 17
- 101150110992 SLR1 gene Proteins 0.000 description 17
- 102100027164 Sialic acid-binding Ig-like lectin 10 Human genes 0.000 description 17
- 239000000758 substrate Substances 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 101000947178 Homo sapiens Platelet basic protein Proteins 0.000 description 9
- 102100036154 Platelet basic protein Human genes 0.000 description 9
- 238000000605 extraction Methods 0.000 description 7
- 101100004361 Arabidopsis thaliana TGG1 gene Proteins 0.000 description 6
- 101100004360 Arabidopsis thaliana TGG2 gene Proteins 0.000 description 6
- 101150015964 Strn gene Proteins 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000003086 colorant Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 5
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 5
- 229910004444 SUB1 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 101100311249 Schizosaccharomyces pombe (strain 972 / ATCC 24843) stg1 gene Proteins 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000002452 interceptive effect Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 102100038814 Neuromedin-U receptor 2 Human genes 0.000 description 3
- 101150079363 Nmur2 gene Proteins 0.000 description 3
- 229910004438 SUB2 Inorganic materials 0.000 description 3
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 101150018444 sub2 gene Proteins 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101000622427 Homo sapiens Vang-like protein 1 Proteins 0.000 description 2
- 101000622430 Homo sapiens Vang-like protein 2 Proteins 0.000 description 2
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 102100023517 Vang-like protein 1 Human genes 0.000 description 2
- 102100023520 Vang-like protein 2 Human genes 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 silicon nitrides Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 101150035983 str1 gene Proteins 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 101150090973 STR2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Human Computer Interaction (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】 表示品質が向上した表示装置を提供する。【解決手段】 表示装置は、表示領域に設けられた、複数の副画素と接続され、第1配線層で形成される複数の走査線と、複数の副画素と接続され、第2配線層で形成される複数の信号線と、額縁領域に設けられた、複数の信号線に接続されたスイッチ回路と、表示領域に設けられた、複数のセンサ電極と、複数のセンサ電極に接続され、第3配線層で形成される複数の検出線と、を備え、額縁領域において、信号線の第2部分は、表示領域およびスイッチ回路との間に設けられ、スイッチ回路から表示領域に向かって引き出され、信号線の第1部分は、第2配線層で形成され、第2部分と表示領域の間に設けられ、第2部分に接続されており、信号線の第2部分および複数の検出線のそれぞれは、第3配線層で形成され、複数の信号線の第2部分と複数の検出線は、概略平行に設けられる。【選択図】図7
Description
本発明の実施形態は、表示装置に関する。
表示領域に複数の画素を有する表示装置が開発されている。複数の画素に画像信号を入力するために、複数の信号線が必要である。複数の信号線は、非表示領域において、駆動素子と接続されている端子部、または駆動素子自体に接続されている。表示領域が広く非表示領域が狭い表示装置、いわゆる狭額縁の表示装置を得るには、非表示領域における配線の効率的なレイアウトが必要である。
また上記のような表示装置を有するタッチ検出機能付き表示装置では、表示領域でもあるセンサ領域に、センサ電極からの検出信号を出力する検出線が複数配置される。そのため、非表示領域では、信号線や検出線等の複数の配線が密に配置されることになる。このようなタッチ検出機能付き表示装置においても、狭額縁を実現するには、非表示領域における配線の効率的なレイアウトが必要である。
本実施形態は、表示品質が向上した表示装置を提供する。
一実施形態に係る表示装置は、第1基材上に設けられた、表示領域および前記表示領域を囲う額縁領域と、前記表示領域に設けられた、複数の副画素と、前記表示領域に設けられた、前記複数の副画素と接続され、第1配線層で形成される複数の走査線と、前記表示領域に設けられた、前記複数の副画素と接続され、第2配線層で形成される複数の信号線と、前記額縁領域に設けられた、前記複数の信号線に接続されたスイッチ回路と、前記表示領域に設けられた、複数のセンサ電極と、前記複数のセンサ電極に接続され、第3配線層で形成される複数の検出線と、を備え、前記額縁領域において、前記複数の信号線は、それぞれ、第1部分および第2部分を有し、前記信号線の前記第2部分は、前記表示領域および前記スイッチ回路との間に設けられ、前記スイッチ回路から表示領域に向かって引き出され、前記信号線の前記第1部分は、前記第2配線層で形成され、前記第2部分と表示領域の間に設けられ、前記第2部分に接続されており、前記信号線の前記第2部分および前記複数の検出線のそれぞれは、前記第3配線層で形成され、前記複数の信号線の前記第2部分と前記複数の検出線は、概略平行に設けられる。
また一実施形態に係る表示装置は、第1基材上に設けられた、表示領域および前記表示領域を囲う額縁領域と、前記表示領域に設けられた、少なくとも第1画素、第2画素、および第3画素と、前記第1画素に接続される第1信号線と、前記第2画素に接続される第2信号線と、前記第3画素に接続される第3信号線と、前記額縁領域に設けられ、前記第1信号線、前記第2信号線、および前記第3信号線に接続されたスイッチ回路と、前記スイッチ回路に接続される引出配線と、を備え、前記スイッチ回路は、前記第1信号線と接続される第1トランジスタ、前記第2信号線と接続される第2トランジスタ、および前記第3信号線と接続される第3トランジスタを有し、前記引出配線は、前記第1トランジスタ、前記第2トランジスタ、および前記第3トランジスタと接続され、前記第1信号線、前記第2信号線、および前記第3信号線は、それぞれ、第1部分および第2部分を有し、前記引出配線は、第3部分および第4部分を有し、前記引出配線の前記第4部分は、第1配線層で形成され、前記第1信号線、前記第2信号線、および前記第3信号線それぞれの前記第1部分、ならびに、前記引出配線の前記第3部分は、無機絶縁層を挟んで前記第1配線層より上方に位置する第2配線層で形成され、前記第1信号線、前記第2信号線、および前記第3信号線それぞれの前記第2部分は、有機絶縁層を挟んで前記第2配線層より上方に位置する第3配線層で形成される。
一実施形態に係る表示装置は、表示領域においてマトリクス状に配列された複数のセンサ電極と、前記複数のセンサ電極のそれぞれに接続される共通配線と、表示領域において第1方向に並ぶ複数の信号線と、前記表示領域を囲う額縁領域に設けられ、前記複数の信号線に接続されるアナログスイッチ回路と、を備え、前記複数の信号線の一つである第1信号線は、前記額縁領域において第1部分と第2部分を有し、前記第2部分は、前記アナログスイッチ回路が有するトランジスタのドレインと接続され、前記表示領域に向かって引き出され、前記第1部分は、前記第2部分と前記表示領域の間に位置し、前記第2部分に接続され、前記第2部分は、前記共通配線と同層に同材料で形成される配線部分であり、前記第1部分は、前記表示領域における複数の信号線と同層に同材料で形成される配線部分である。
以下に、本発明の実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下、図面を参照しながら一実施形態に係る表示装置について詳細に説明する。
以下、図面を参照しながら一実施形態に係る表示装置について詳細に説明する。
本実施形態においては、第1方向X、第2方向Y、及び、第3方向Zは、互いに直交しているが、90度以外の角度で交差していてもよい。第3方向Zの矢印の先端に向かう方向を上又は上方と定義し、第3方向Zの矢印の先端に向かう方向とは反対側の方向を下又は下方と定義する。
また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。一方、「第1部材の上の第2部材」及び「第1部材の下の第2部材」とした場合、第2部材は第1部材に接している。
また、第3方向Zの矢印の先端側に表示装置を観察する観察位置があるものとし、この観察位置から、第1方向X及び第2方向Yで規定されるX-Y平面に向かって見ることを平面視という。第1方向X及び第3方向Zによって規定されるX-Z平面、あるいは第2方向Y及び第3方向Zによって規定されるY-Z平面における表示装置の断面を見ることを断面視という。
図1は、実施形態の表示装置の概略平面図である。図1に示す表示装置DSPは、基材BA1上に、表示領域DA及び非表示領域NDAである額縁領域FAを有している。本実施形態において、額縁領域FAは、表示領域DAとは異なる領域であり、表示領域DAを囲うように額縁状に形成されている。
図1に示すように、表示装置DSPは、基材BA1、表示領域DAにて基材BA1の上方にマトリクス状に配列された複数の副画素SX、複数の走査線GLと、複数の信号線SLと、を備えている。複数の副画素SXのそれぞれは、走査線GLのそれぞれ及び信号線SLのそれぞれの交点に設けられている。なお走査線及び信号線をそれぞれゲート線及びソース線ともいう。また基材BA1及び後述する基材BA2を、それぞれ第1基材及び第2基材ともいう。
なお本実施形態の表示装置DSPの例として、液晶表示装置について説明するが、本実施形態はこれに限定されない。本実施形態の表示装置DSPは、電気泳動表示装置、有機EL(Electro-Luminescence))表示装置、プラズマディスプレイ表示装置、Micro-Electro Mechanical System(MEMS)表示装置等にも適用可能である。
また液晶表示装置の表示モードとしては、いわゆる縦電界モード及び横電界モードが挙げられる。縦電界モードは、例えばTN(Twisted Nematic)モードや、VA(Vertical Alignment)モード等を含む。横電界モードは、例えばIPS(In-Plane Switching)モードや、IPSモードの一つであるFFS(Fringe Field Switching)モード等を含む。本実施形態では、一例として、横電界モードについて説明するが、本実施形態はこれに限定されない。本実施形態は縦電界モードの表示装置にも適用可能である。
また、詳細は後述するが、本実施形態の表示装置DSPは、タッチ検出機能(単に検出機能ともいう)付き表示装置である。タッチ検出機能付き表示装置は、表示装置とタッチ機能を実現するタッチパネルを別々に製造し、表示装置の画面にタッチパネルを貼り付けるオンセルタイプ(外付けタイプとも称する)及び表示装置とタッチパネルが一体となっているインセルタイプ(内蔵タイプとも称する)を含む。実施形態はインセルタイプの表示装置を説明する。しかし、本実施形態はオンセルタイプの表示装置にも適用可能である。
実施形態として、静電容量方式のタッチ検出機能付きの表示装置を説明する。しかし、本実施形態は静電容量方式のタッチ検出に限らず、光学式、抵抗式、静電容量方式、電磁誘導方式等の他の方式のタッチ検出にも適用可能である。
静電容量方式は、互いに離間した状態で対向配置された2つの検出電極の間の静電容量を検出する相互容量方式(Mutual Capacitive Sensing)及び1つの検出電極と例えば接地電位等の基準電位との間の静電容量を検出する自己容量方式(Self Capacitive Sensing)を含む。本実施形態では、自己容量方式を説明しているが、相互容量方式のタッチ検出を行う表示装置にも適用可能である。
実施形態として、静電容量方式のタッチ検出機能付きの表示装置を説明する。しかし、本実施形態は静電容量方式のタッチ検出に限らず、光学式、抵抗式、静電容量方式、電磁誘導方式等の他の方式のタッチ検出にも適用可能である。
静電容量方式は、互いに離間した状態で対向配置された2つの検出電極の間の静電容量を検出する相互容量方式(Mutual Capacitive Sensing)及び1つの検出電極と例えば接地電位等の基準電位との間の静電容量を検出する自己容量方式(Self Capacitive Sensing)を含む。本実施形態では、自己容量方式を説明しているが、相互容量方式のタッチ検出を行う表示装置にも適用可能である。
図1に示す表示装置DSPは、額縁領域FAに、さらに走査線GLを駆動する走査線駆動回路GLC、信号線SLを駆動する信号線駆動回路SLCを有している。信号線駆動回路SLC及び走査線駆動回路GLCは、駆動素子DDと電気的に接続されている。制御部DRVに設けられた駆動素子DDは、信号線駆動回路SLC及び走査線駆動回路GLCを介して、副画素SXに画像表示に必要な信号を出力する。
詳細は後述するが、信号線駆動回路SLCと駆動素子DDとの間には、信号線SLに電気的に接続される複数の引出配線WLが設けられている。
詳細は後述するが、信号線駆動回路SLCと駆動素子DDとの間には、信号線SLに電気的に接続される複数の引出配線WLが設けられている。
また表示装置DSPは、表示領域DAに、共通電極CE及び共通配線CMLを有している。共通電極CEは、副画素SXに含まれる画素電極PEとの間に電界を発生させ、当該電界によって表示機能層、例えば液晶層を駆動する。さらに共通電極CEは、後述するセンサ電極SREとしても機能する。共通電極CEは、共通配線CMLを介して、コモン電圧(Vcom)を印加する共通電極駆動回路CDに接続されている。なお表示領域DAに、センサ電極SRE(共通電極CE)が設けられているので、表示領域DAはセンサ領域SAともいえる。
基材BA1上には、端子TP、制御部DRV及び共通電極駆動回路CDを有するフレキシブル配線基板FPCが設けられている。制御部DRVは、駆動素子DD及び駆動素子TCを有している。駆動素子DD及び駆動素子TCは、端子TPを介して、信号線駆動回路SLC及び後述するスイッチ回路MUXに接続されている。
ここで図面の見易さを鑑み、図1の表示装置DSPの表示機能及び検出機能にかかる構成部材について、それぞれ図2から図4、及び図5に分けて説明する。図2及び図5は、表示装置DSPの回路図である。また図3は、表示装置に設けられる画素を説明する図である。図3(A)は、図2に示す副画素SXの回路図である。図3(B)は、図2に示す副画素SXを含む表示装置DSPの断面図である。
図2に示すように、表示装置DSPの表示領域DAは、複数の画素PXを有する。複数の画素PXの各々は、R(赤)、G(緑)及びB(青)それぞれの色を表示する副画素SXR、SXG、及びSXBを含む。なお、副画素SXR、SXG、及びSXBを区別しない場合は、単に副画素SXという。上述したように、複数の副画素SXのそれぞれは、走査線GLのそれぞれ及び信号線SLのそれぞれの交点に設けられている。換言すると、副画素SXはそれぞれ、隣り合う2本の走査線GLと、隣り合う2本の信号線SLとに囲まれた領域に設けられている。
図3(A)に示すように、副画素SXはそれぞれ、スイッチング素子PSW、画素電極PE、共通電極CE、液晶層LC等を備えている。スイッチング素子PSWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線GL及び信号線SLと電気的に接続されている。走査線GLは、第1方向Xに並んだ副画素SXの各々におけるスイッチング素子PSWと接続されている。信号線SLは、第2方向Yに並んだ副画素SXの各々におけるスイッチング素子PSWと接続されている。画素電極PEは、スイッチング素子PSWと電気的に接続されている。画素電極PEの各々は、共通電極CEと対向し、上述のように画素電極PEと共通電極CEとの間に生じる電界によって、液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。
副画素SXのスイッチング素子PSWのソース電極は、信号線SLと一体形成されている。また、複数の信号線SLの各々は、表示データに対応し、各副画素SXに供給される映像信号が入力される信号線駆動回路SLCに接続される。すなわち、複数の信号線SLは、複数の副画素SXと信号線駆動回路SLCとを接続する。
また、副画素SXのゲート電極は、走査線GLと一体形成されている。また、各走査線GLは、1水平走査時間、各副画素SXに供給される走査信号を供給する走査線駆動回路GLCに接続されている。
また、副画素SXのゲート電極は、走査線GLと一体形成されている。また、各走査線GLは、1水平走査時間、各副画素SXに供給される走査信号を供給する走査線駆動回路GLCに接続されている。
ここで図2に戻り、信号線SLと信号線スイッチ回路ASWの接続関係について説明する。図2に示す例では、副画素SXのそれぞれに接続される信号線SLとして、信号線SLR、SLG及びSLBが設けられている。信号線SLR、SLG及びSLBは、信号線スイッチ回路ASWに接続されている。信号線SLRは、赤(R)の色を表示する副画素SXRと接続された信号線である。信号線SLGは、緑(G)の色を表示する副画素SXGと接続された信号線である。信号線SLBは、青(B)の色を表示する副画素SXBと接続された信号線である。
具体的には、信号線SLRは、第2方向Yに配列された複数の副画素SXRを含む副画素列と接続されている。信号線SLGは、第2方向Yに配列された複数の副画素SXGを含む副画素列と接続されている。信号線SLBは、第2方向Yに配列された複数の副画素SXBを含む副画素列と接続されている。
具体的には、信号線SLRは、第2方向Yに配列された複数の副画素SXRを含む副画素列と接続されている。信号線SLGは、第2方向Yに配列された複数の副画素SXGを含む副画素列と接続されている。信号線SLBは、第2方向Yに配列された複数の副画素SXBを含む副画素列と接続されている。
信号線スイッチ回路ASWは、画素回路としての表示領域DAに画像に関する信号を供給する制御回路である。信号線スイッチ回路ASWは、スイッチング素子としてのトランジスタSTR、STG及びSTB、並びに、選択線SSR、SSG、及びSSBを有する。トランジスタSTR、STG及びSTBの各々は、例えば薄膜トランジスタである。なおトランジスタSTR、STG及びSTBを特に区別する必要がない場合には、単にトランジスタSTと呼ぶ。また信号線スイッチ回路ASWを、単にスイッチ回路と呼ぶこともある。
トランジスタSTRは、信号線SLRと接続されている。トランジスタSTGは、信号線SLGと接続されている。トランジスタSTBは、信号線SLBと接続されている。
トランジスタSTRは、信号線SLRと接続されている。トランジスタSTGは、信号線SLGと接続されている。トランジスタSTBは、信号線SLBと接続されている。
図2に示す駆動素子DDは、表示装置の外部から送信されてくる表示データ、クロック信号、及びディスプレイタイミング信号等の表示制御信号に基づいて、信号線駆動回路SLC、走査線駆動回路GLC、及び信号線スイッチ回路ASWを制御する。
トランジスタSTR、STG及びSTBは、それぞれ、駆動素子DDから選択線SSR、SSG、及びSSBを介して出力されるスイッチ切替信号により、オン及びオフが制御される。トランジスタSTRは選択線SSRを介して入力されるスイッチ切替信号により、オン及びオフが制御される。トランジスタSTGは選択線SSGを介して入力されるスイッチ切替信号により、オン及びオフが制御される。トランジスタSTBは選択線SSBを介して入力されるスイッチ切替信号により、オンオフが制御される。
トランジスタSTR、STG及びSTBは、それぞれ、駆動素子DDから選択線SSR、SSG、及びSSBを介して出力されるスイッチ切替信号により、オン及びオフが制御される。トランジスタSTRは選択線SSRを介して入力されるスイッチ切替信号により、オン及びオフが制御される。トランジスタSTGは選択線SSGを介して入力されるスイッチ切替信号により、オン及びオフが制御される。トランジスタSTBは選択線SSBを介して入力されるスイッチ切替信号により、オンオフが制御される。
駆動素子DDは、信号線駆動回路SLCが赤の映像信号、緑の映像信号、及び青の映像信号を1水平期間内に時分割で出力するように制御するのに合わせ、信号線スイッチ回路ASWのトランジスタSTR、トランジスタSTG、及びトランジスタSTBのオン及びオフを制御する。すなわち、信号線スイッチ回路ASWに含まれる各トランジスタST、(STR、STG、STB)は、時
分割で駆動される関係にある。より詳細には、トランジスタSTR、STG、及びSTBのうち、オン状態のトランジスタSTに接続された信号線SLには、引出配線WLを介して、信号線駆動回路SLCからの映像信号が入力される。また、駆動素子DDは、各色の映像信号を出力している期間、映像信号が書き込まれる副画素SXのスイッチング素子PSWのオン状態を維持するように走査線駆動回路GLCを制御する。
分割で駆動される関係にある。より詳細には、トランジスタSTR、STG、及びSTBのうち、オン状態のトランジスタSTに接続された信号線SLには、引出配線WLを介して、信号線駆動回路SLCからの映像信号が入力される。また、駆動素子DDは、各色の映像信号を出力している期間、映像信号が書き込まれる副画素SXのスイッチング素子PSWのオン状態を維持するように走査線駆動回路GLCを制御する。
なお、信号線スイッチ回路ASWは、単にRGBスイッチ、時分割スイッチ、アナログスイッチ、またはセレクタと呼称することもある。また、本実施形態では、赤、緑、及び青の副画素に接続された3本の信号線に信号線スイッチ回路が1つ設けられているが、2つの副画素に接続された2本の信号線に信号線スイッチ回路を設ける構成であってもよい。あるいは、2画素、つまり、6つの副画素に接続された6本の信号線に1つの信号線スイッチ回路を設けてもよい。この場合、信号線駆動回路は1水平期間に映像信号を6回出力することになる。各副画素への映像信号の書き込み状況や信号線駆動回路の処理能力によって時分割数は任意に設定することが可能である。
なお上記水平期間を含む表示期間において、共通電極駆動回路CDからスイッチ回路MUXに、配線VDCLを介して、一定の直流電圧が供給される。スイッチ回路MUXは、当該一定の直流電圧を、共通配線CMLを介して、全ての共通電極CEに供給する。これにより、上述のように画素電極PE及び共通電極CEとの間に、液晶層LCを駆動する電界が発生する。
ここで図3(B)を用いて、副画素SXを含む表示装置DSPの断面構造について説明する。第1基板SUB1は、基材BA1、絶縁層UC、走査線GL、信号線SL、スイッチング素子PSW、絶縁層HRC1、絶縁層HRC2、共通電極CE、絶縁層PAS、画素電極PE、配向膜AL1を備えている。スイッチング素子PSWは、半導体層SC、絶縁層GI、走査線GLと一体形成されているゲート電極、絶縁層ILI、信号線SLと一体形成されているソース電極及びドレイン電極DEを有しており、それぞれこの順に積層されている。
基材BA1は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁層UCは、基材BA1の上に位置している。絶縁層GIは、絶縁層UCの上に位置している。絶縁層ILIは、絶縁層GIの上に位置している。
絶縁層UC、GI、ILI、及びPASは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁層である。絶縁層UC、GI、及びILIは、当該無機絶縁材料を用いた単層構造を有していてもよいし、当該無機絶縁材料を複数積層した多層構造を有していてもよい。
一方絶縁層HRC1及びHRC2は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁層である。
当該有機絶縁層は、無機絶縁層より膜厚が厚い。すなわち、有機絶縁層の上面と下面に接して設けられる配線層間の距離は、無機絶縁層の上面と下面に接して設けられる配線層間の距離より長いということが言える。
一方絶縁層HRC1及びHRC2は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁層である。
当該有機絶縁層は、無機絶縁層より膜厚が厚い。すなわち、有機絶縁層の上面と下面に接して設けられる配線層間の距離は、無機絶縁層の上面と下面に接して設けられる配線層間の距離より長いということが言える。
半導体層SCは、絶縁層UC上に設けられている。半導体層SCは、例えば、多結晶シリコンによって形成されている。しかし本実施形態の半導体層SCはこれに限定されない。半導体層SCは、アモルファスシリコンや酸化物半導体によって形成されていてもよい。
走査線GLは、半導体層SC及び絶縁層GI上に設けられている。走査線GLは、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、走査線GLは、モリブデン-タングステン合金によって形成されている。本実施形態では、走査線GLと同層の配線層を第1配線層Wgと呼ぶ。また第1配線層Wgを、走査線層、ゲート層、またはGL層という場合もある。あるいは、第1配線層Wgを第1金属層と呼ぶこともある。
信号線SLは、絶縁層ILIの上に位置している。信号線SLは、絶縁層GI及びILIに設けられたコンタクトホールを介して、半導体層SCに接続されている。信号線SLは、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、信号線SLは、チタン(Ti)を含む第1層、アルミニウム(Al)を含む第2層、及び、チタン(Ti)を含む第3層がこの順に積層された積層体である。本実施形態では、信号線SLと同層の配線層を、第2配線層Wsと呼ぶ。また、第2配線層Wsを信号線層、Sig層、またはSL層ともいう場合もある。あるいは、第2配線層Wsを第2金属層と呼ぶこともある。
ドレイン電極DEは、絶縁層ILIの上に位置している。ドレイン電極DEは、絶縁層GI及びILIに設けられたコンタクトホールを介して、半導体層SCに接続されている。ドレイン電極DEは、第2配線層Wsで形成されている。
絶縁層HRC1は、信号線SL、ドレイン電極DE、絶縁層ILIを覆っている。引出電極TEは、絶縁層HRC1上に設けられており、絶縁層HRC1に設けられたコンタクトホールを介して、ドレイン電極DEに接続されている。
引出電極TEは、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、引出電極TEは、チタン(Ti)を含む第1層、アルミニウム(Al)を含む第2層、及び、チタン(Ti)を含む第3層がこの順に積層された積層体、あるいは、モリブデン(Mo)を含む第1層、アルミニウム(Al)を含む第2層、及び、モリブデン(Mo)を含む第3層がこの順に積層された積層体である。引出電極TEは、共通配線CMLと同層の配線層で形成されている。本実施形態では、共通配線CMLと同層の配線層を、第3配線層Wtと呼ぶ。また、第3配線層Wtを、共通配線層、COM層、またはTL層という場合もある。あるいは、第3配線層Wtを第3金属層と呼ぶこともある。
引出電極TEは、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、引出電極TEは、チタン(Ti)を含む第1層、アルミニウム(Al)を含む第2層、及び、チタン(Ti)を含む第3層がこの順に積層された積層体、あるいは、モリブデン(Mo)を含む第1層、アルミニウム(Al)を含む第2層、及び、モリブデン(Mo)を含む第3層がこの順に積層された積層体である。引出電極TEは、共通配線CMLと同層の配線層で形成されている。本実施形態では、共通配線CMLと同層の配線層を、第3配線層Wtと呼ぶ。また、第3配線層Wtを、共通配線層、COM層、またはTL層という場合もある。あるいは、第3配線層Wtを第3金属層と呼ぶこともある。
絶縁層HRC1及び引出電極TEを覆って、絶縁層HRC2が設けられている。
絶縁層HRC2上には、共通電極CE及び中継電極REが設けられ、共通電極CEの開口部に中継電極REが位置し、共通電極CEと中継電極REは互いに離間している。
絶縁層HRC2上には、共通電極CE及び中継電極REが設けられ、共通電極CEの開口部に中継電極REが位置し、共通電極CEと中継電極REは互いに離間している。
中継電極REは、絶縁層HRC2の上に位置している。中継電極REは、引出電極TEと重なる位置において、絶縁層HRC1に形成されたコンタクトホールを介して、引出電極TEに接している。中継電極REは共通電極CEと同じインジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)などの透明な導電材料によって形成された透明電極である。
絶縁層PASは、共通電極CE及び中継電極REを覆っている。
画素電極PEは、絶縁層PASの上に位置している。また画素電極PEは、配向膜AL1によって覆われている。すなわち画素電極PEは、絶縁層PASと配向膜AL1との間に設けられている。画素電極PEは、共通電極CEと同様、上述の透明な導電材料によって形成された透明電極である。
画素電極PEは絶縁層PASに形成されたコンタクトホールを介して、中継電極REに接続され、絶縁層PASを挟んで共通電極CEに重なっている。
画素電極PEは、絶縁層PASの上に位置している。また画素電極PEは、配向膜AL1によって覆われている。すなわち画素電極PEは、絶縁層PASと配向膜AL1との間に設けられている。画素電極PEは、共通電極CEと同様、上述の透明な導電材料によって形成された透明電極である。
画素電極PEは絶縁層PASに形成されたコンタクトホールを介して、中継電極REに接続され、絶縁層PASを挟んで共通電極CEに重なっている。
配向膜AL1は、絶縁層PASも覆っている。
第2基板SUB2は、基材BA2、遮光層BM、カラーフィルタCF、オーバーコート層OC、配向膜AL2を備えている。
基材BA2は、基材BA1と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層BM及びカラーフィルタCFは、基材BA2の第1基板SUB1と対向する側に位置している。
カラーフィルタCFは、赤色のカラーフィルタCFR、緑色のカラーフィルタCFG、青色のカラーフィルタCFBを有している。
オーバーコート層OCは、カラーフィルタCFを覆っている。オーバーコート層OCは、透明な樹脂によって形成されている。
配向膜AL2は、オーバーコート層OCを覆っている。配向膜AL1及び配向膜AL2は、例えば、水平配向性を呈する材料によって形成されている。
基材BA2は、基材BA1と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層BM及びカラーフィルタCFは、基材BA2の第1基板SUB1と対向する側に位置している。
カラーフィルタCFは、赤色のカラーフィルタCFR、緑色のカラーフィルタCFG、青色のカラーフィルタCFBを有している。
オーバーコート層OCは、カラーフィルタCFを覆っている。オーバーコート層OCは、透明な樹脂によって形成されている。
配向膜AL2は、オーバーコート層OCを覆っている。配向膜AL1及び配向膜AL2は、例えば、水平配向性を呈する材料によって形成されている。
上述した第1基板SUB1及び第2基板SUB2は、配向膜AL1及び配向膜AL2が対向するように配置されている。第1基板SUB1及び第2基板SUB2は、所定のセルギャップが形成された状態でシールによって接着されている。液晶層LCは、配向膜AL1と配向膜AL2との間に保持されている。液晶層LCは、液晶分子LMを備えている。液晶層LCは、ポジ型(誘電率異方性が正)の液晶材料、あるいは、ネガ型(誘電率異方性が負)の液晶材料によって構成されている。
偏光板PL1は、基材BA1に接着されている。偏光板PL2は、基材BA2に接着されている。なお、偏光板PL1及びPL2に加えて、位相差板、散乱層、反射防止層などを備えていてもよい。
また表示装置DSPは、第1基板SUB1の下方に、図示しない照明装置を備えている。
また表示装置DSPは、第1基板SUB1の下方に、図示しない照明装置を備えている。
図4は、信号線スイッチ回路ASWのより詳細な回路図である。また図4は、信号線スイッチ回路ASWのトランジスタが1段の例を示している。図4に示す信号線スイッチ回路ASWは、トランジスタSTRとしてnチャネル型トランジスタSTRn及びpチャネル型トランジスタSTRpを有している。トランジスタSTGは、nチャネル型トランジスタSTGn及びpチャネル型トランジスタSTBpを有している。トランジスタSTBは、nチャネル型トランジスタSTBn及びpチャネル型トランジスタSTBpを有している。
なお、nチャネル型トランジスタSTRn、STGn、及びSTBn、並びに、pチャネル型トランジスタSTRp、STGp、及びSTBpを特に区別する必要のない場合は、上述のように単にトランジスタSTと呼ぶ。また色を区別する必要がない場合は、nチャネル型トランジスタSTRn、STGn、及びSTBnを、単にnチャネル型トランジスタSTn又はトランジスタSTn、並びに、pチャネル型トランジスタSTRp、STGp、及びSTBpを、単にpチャネル型トランジスタSTp又はトランジスタSTpと呼ぶこともある。
なお、nチャネル型トランジスタSTRn、STGn、及びSTBn、並びに、pチャネル型トランジスタSTRp、STGp、及びSTBpを特に区別する必要のない場合は、上述のように単にトランジスタSTと呼ぶ。また色を区別する必要がない場合は、nチャネル型トランジスタSTRn、STGn、及びSTBnを、単にnチャネル型トランジスタSTn又はトランジスタSTn、並びに、pチャネル型トランジスタSTRp、STGp、及びSTBpを、単にpチャネル型トランジスタSTp又はトランジスタSTpと呼ぶこともある。
図4に示す信号線スイッチ回路ASWは、選択線SSR、SSG、及びSSBに加えて、それぞれ逆極性の信号が入力される選択線xSSR、xSSG、及びxSSBを有している。なお、選択線SSR及びxSSRの両方を単に選択線SSR、選択線SSG及びxSSGの両方を単に選択線SSG、及び選択線SSB及びxSSBの両方を単に選択線SSBと呼ぶこともある(図2参照)。また、選択線SSR、SSG、SSB、xSSR、xSSG、及びxSSBを特に区別する必要がない場合は、単に選択線SSともいう。
nチャネル型トランジスタSTRnのゲートは、選択線SSRに接続されている。nチャネル型トランジスタSTRnのソースは、pチャネル型トランジスタSTRpのソース及び信号線SLRに接続されている。nチャネル型トランジスタSTRnのドレインは、pチャネル型トランジスタSTRpのドレイン、nチャネル型トランジスタSTGnのドレイン、pチャネル型トランジスタSTGpのドレイン、nチャネル型トランジスタSTBnのドレイン、及びpチャネル型トランジスタSTBpのドレイン、並びに引出配線WLに、接続電極CNWを介して接続されている。
pチャネル型トランジスタSTRpのゲートは、選択線xSSRに接続されている。
pチャネル型トランジスタSTRpのゲートは、選択線xSSRに接続されている。
nチャネル型トランジスタSTGnのゲートは、選択線SSGに接続されている。nチャネル型トランジスタSTGnのソースは、pチャネル型トランジスタSTGpのソース及び信号線SLGに接続されている。
pチャネル型トランジスタSTGpのゲートは、選択線xSSGに接続されている。
pチャネル型トランジスタSTGpのゲートは、選択線xSSGに接続されている。
nチャネル型トランジスタSTBnのゲートは、選択線SSBに接続されている。nチャネル型トランジスタSTBnのソースは、pチャネル型トランジスタSTBpのソース及び信号線SLBに接続されている。
pチャネル型トランジスタSTBpのゲートは、選択線xSSBに接続されている。
pチャネル型トランジスタSTBpのゲートは、選択線xSSBに接続されている。
図5は、上述のように検出機能に係る表示装置DSPの回路図である。図4に示す表示装置DSPでは、センサ領域SA中にセンサ電極SRE(共通電極CE)及び共通配線CMLを有している。センサ領域SAは上述したように表示領域DAと同等である。
図5に示すように、表示装置DSPはセンサ領域SA内において第1方向X及び第2方向Yにマトリクス状に配置された複数のセンサ電極SREを備えている。当該複数のセンサ電極SREは、各々の静電容量の変化により物体の接触及び近接する検出電極として機能する。センサ電極SREの平面形状の一例は正方形であるが、正方形の角が若干切り取られた8角形、正方形の角が円弧状にされた形状等でもよい。本実施形態の表示装置DSPは、表示パネルとタッチパネルが一体となっており、インセルタイプのタッチ検出機能付き表示装置であるといえる。
センサ電極SRE(共通電極CE)は絶縁層HRC2と絶縁層PASの間に設けられ、共通配線CMLは絶縁層HRC1と絶縁層HRC2との間に設けられている。センサ電極SREは絶縁層HRC2に形成されたコンタクトホールを介して共通配線CMLに接続されている。
図5に示すように、表示装置DSPはセンサ領域SA内において第1方向X及び第2方向Yにマトリクス状に配置された複数のセンサ電極SREを備えている。当該複数のセンサ電極SREは、各々の静電容量の変化により物体の接触及び近接する検出電極として機能する。センサ電極SREの平面形状の一例は正方形であるが、正方形の角が若干切り取られた8角形、正方形の角が円弧状にされた形状等でもよい。本実施形態の表示装置DSPは、表示パネルとタッチパネルが一体となっており、インセルタイプのタッチ検出機能付き表示装置であるといえる。
センサ電極SRE(共通電極CE)は絶縁層HRC2と絶縁層PASの間に設けられ、共通配線CMLは絶縁層HRC1と絶縁層HRC2との間に設けられている。センサ電極SREは絶縁層HRC2に形成されたコンタクトホールを介して共通配線CMLに接続されている。
駆動素子TCは静電容量方式でタッチ検出する機能を有する。より具体的には、駆動素子TCは、タッチ検出動作を制御するとともに、共通配線CMLから出力された信号を処理する。すなわち、共通配線CMLは、センサ電極SRE(共通電極CE)の検出信号を出力する検出線として機能する。
タッチ検出期間において、駆動素子TCから駆動信号が出力される。スイッチ回路MUXは、駆動素子TCから出力された駆動信号を、共通配線CMLを介して、選択されたセンサ電極SREに供給する。
センサ電極SREにおける静電容量は、物体が接触及び近接すると変化する。当該静電容量の変化に基づいて駆動信号の電圧値が変化し、当該電圧値の変化が検出信号として、駆動素子TCに出力さる。このようにして、表示装置DSPへの物体の接触又は近接の有無、及び物体の位置座標が検出される。
一方表示期間では、上述のように共通電極駆動回路CDから、配線VDCL、スイッチ回路MUX、及び共通配線CMLを介して、一定の直流電圧が全ての共通電極CE(センサ電極SRE)に供給される。
タッチ検出期間において、駆動素子TCから駆動信号が出力される。スイッチ回路MUXは、駆動素子TCから出力された駆動信号を、共通配線CMLを介して、選択されたセンサ電極SREに供給する。
センサ電極SREにおける静電容量は、物体が接触及び近接すると変化する。当該静電容量の変化に基づいて駆動信号の電圧値が変化し、当該電圧値の変化が検出信号として、駆動素子TCに出力さる。このようにして、表示装置DSPへの物体の接触又は近接の有無、及び物体の位置座標が検出される。
一方表示期間では、上述のように共通電極駆動回路CDから、配線VDCL、スイッチ回路MUX、及び共通配線CMLを介して、一定の直流電圧が全ての共通電極CE(センサ電極SRE)に供給される。
ここで図1に戻って、信号線SL、信号線スイッチ回路ASW、引出配線WL、共通配線CML、スイッチ回路MUXの平面上の位置関係について説明する。
上述のように、信号線SLは、額縁領域FAに設けられた信号線スイッチ回路ASWと接続され、さらに信号線スイッチ回路ASWは引出配線WLを介して端子TPに接続されている。端子TPは、図1に示すようにフレキシブル配線基板FPCに設けられた駆動素子DDと接続されている。
上述のように、信号線SLは、額縁領域FAに設けられた信号線スイッチ回路ASWと接続され、さらに信号線スイッチ回路ASWは引出配線WLを介して端子TPに接続されている。端子TPは、図1に示すようにフレキシブル配線基板FPCに設けられた駆動素子DDと接続されている。
また共通配線CMLは、上述のように、額縁領域FAに設けられたスイッチ回路MUXに接続されている。スイッチ回路MUXは、図5に示したように、駆動素子TC及び共通電極駆動回路CDと接続されている。駆動素子TC及び共通電極駆動回路CDは、図1に示すようにフレキシブル配線基板FPCに設けられている。
このように額縁領域FAのうち、端子TP及びフレキシブル配線基板FPCの近傍の領域では、信号線SL,引出配線WL、共通配線CMLが密に配置される領域が存在する。
しかしながら、これら配線が密に配置されていると、額縁領域FAが広がってしまい、表示領域DAが狭くなる恐れがある。これにより、表示装置DSPの性能が低下してしまう。
しかしながら、これら配線が密に配置されていると、額縁領域FAが広がってしまい、表示領域DAが狭くなる恐れがある。これにより、表示装置DSPの性能が低下してしまう。
そこで、表示装置DSPの性能を向上させるためには、額縁領域FAにおいて、これらの配線が効率的にレイアウトされている必要がある。そのために、これらの配線を、絶縁層を介して積層された複数の配線層に振り分けて設けることにより、額縁領域FAにおいて、多数の配線を効率的にレイアウトすることができる。
しかしながら、多数の配線を複数の配線層に振り分けても受けた場合、下記の問題が生じる恐れがある。以下に詳細を述べる。
しかしながら、多数の配線を複数の配線層に振り分けても受けた場合、下記の問題が生じる恐れがある。以下に詳細を述べる。
図6は、比較例の信号線スイッチ回路及び共通配線を示す回路図である。図6に示す例では、信号線スイッチ回路ASWは、図4(A)に示す回路構成と同等の回路構成を有しており、かつ、配線を複数の配線層に振り分けていることを示している。図6において、より具体的には、太線の破線は、走査線GLと同層の配線層である第1配線層Wg、細線の破線は、信号線SLと同層の配線層である第2配線層Wsを示している。また図6中、二点鎖線は、共通配線CMLと同層の配線層である第3配線層Wtを示している。
図3(B)に示したように、断面視において、走査線GL上に絶縁層ILIを介して信号線SLが設けられている。また信号線SL上には、絶縁層HRC1が積層され、絶縁層HRC1上に引出電極TEと同層(第3配線層Wt)の共通配線CMLが設けられている。つまり図6には図示しないが、走査線GL(第1配線層Wg)と共通配線CML(第3配線層Wt)との間に信号線SL(第2配線層Ws)が設けられており、それぞれの配線間には絶縁層が設けられているということである。
図6に示す信号線SLRは、第1部分SLRs及び第2部分SLRgを有している。信号線SLGは、第1部分SLGs及び第2部分SLGgを有している。信号線SLBは、第1部分SLBs及び第2部分SLBgを有している。なお、特に色を区別しない場合は、信号線SLの第1部分をSLs、及び第2部分をSLgとする。
引出配線WLは、第1部分WLs及び第2部分WLgを有している。
引出配線WLは、第1部分WLs及び第2部分WLgを有している。
信号線SLRの第1部分SLRs、信号線SLGの第1部分SLGs、信号線SLBの第1部分SLBsは、第2配線層Wsで形成されている。選択線SSR、SSG、SSB、xSSR、xSSB、xSSGは、第2配線層Wsで形成されている。
一方、信号線SLRの第2部分SLRg、信号線SLGの第2部分SLGg、信号線SLBの第2部分SLBgは、第1配線層Wgで形成されている。
引出配線WLの第1部分WLsは、第2配線層Wsで形成されている。一方、引出配線WLの第2部分WLgは、第1配線層Wgで形成されている。
一方、信号線SLRの第2部分SLRg、信号線SLGの第2部分SLGg、信号線SLBの第2部分SLBgは、第1配線層Wgで形成されている。
引出配線WLの第1部分WLsは、第2配線層Wsで形成されている。一方、引出配線WLの第2部分WLgは、第1配線層Wgで形成されている。
上記のように、信号線SLと引出配線WLの第1部分WLsは、共に第2配線層Wsで形成されている。また平面視で、信号線SLと引出配線WLとの間に設けられる選択線SSも、第2配線層Wsで形成されている。そのため、選択線SSが設けられている領域では、信号線SLと引出配線WLは、別の配線層で置き換える必要がある。そのため、図6に示す例では、信号線SLと引出配線WLとの間、すなわち信号線SL及び引出配線WLの第2部分WLgを第1配線層Wgで置き換えている。
しかしながら、第2配線層Wsと第1配線層Wgとの間に設けられる絶縁層ILIは、膜厚の薄い無機絶縁層である。そのため、配線層間の寄生容量(クロス容量ともいう)が大きくなってしまうという恐れがある。寄生容量が大きくなると、信号線スイッチ回路ASWを構成するトランジスタの動作が遅くなる恐れや、トランジスタが動かなくなる恐れが生じる。
そのため、本実施形態では、図6における信号線SLの第2部分SLgを、第3配線層Wtで形成する。第3配線層Wtと第2配線層Wsとの間には、絶縁層HRC1が設けられている。絶縁層HRC1は、膜厚の厚い有機樹脂層である。膜厚が厚い絶縁層HRC1を設けると、第2配線層Ws及び第3配線層Wtとの間が離れるので、第2配線層Ws及び第3配線層Wtとの間の寄生容量が小さくなる。寄生容量を小さくすることで、信号線スイッチ回路ASWの駆動動作が速くなり、表示品質の向上が図ることが可能である。
また信号線SLの第2部分を第3配線層Wtで形成することで、信号線スイッチ回路ASWのトランジスタのソース電極の直上に、第2配線層Ws及び第3配線層Wtのコンタクト部分を配置することができる。これにより額縁領域FAの大きさをより小さくすることが可能である。額縁領域FAの大きさを小さくすることで、表示領域DAがより広がる。これにより表示装置DSPの表示品質を向上させることができる。
図7は、実施形態の信号線スイッチ回路及び共通配線を示す回路図である。図7において、図6と同様に、太線の破線は、走査線GLと同層の配線層である第1配線層Wg、細線の破線は、信号線SLと同層の配線層である第2配線層Wsを示している。ただし図7では、図面を見やすくするために、共通配線CMLと同層の配線層である共通配線Wtは、太線の実線で示している。
図7に示す信号線スイッチ回路ASWにおいて、信号線SLは、第1部分SLs及び第2部分SLtを有している。信号線SLの第1部分SLsは第2配線層Wsで形成されており、第2部分SLtは第3配線層Wtで形成されている。より具体的には、信号線SLRは、第1部分SLRs及び第2部分SLRtを有している。信号線SLGは、第1部分SLGs及び第2部分SLGtを有している。信号線SLBは、第1部分SLBs及び第2部分SLBtを有している。本実施形態では、色を区別しない場合は、第1部分SLRs、SLGs、及びSLBsを、単に第1部分SLsと呼ぶ。また第2部分SLRt、SLGt、及びSLBtを、単に第2部分SLtと呼ぶ。
図7に示す信号線スイッチ回路ASWにおいて、信号線SLは、第1部分SLs及び第2部分SLtを有している。信号線SLの第1部分SLsは第2配線層Wsで形成されており、第2部分SLtは第3配線層Wtで形成されている。より具体的には、信号線SLRは、第1部分SLRs及び第2部分SLRtを有している。信号線SLGは、第1部分SLGs及び第2部分SLGtを有している。信号線SLBは、第1部分SLBs及び第2部分SLBtを有している。本実施形態では、色を区別しない場合は、第1部分SLRs、SLGs、及びSLBsを、単に第1部分SLsと呼ぶ。また第2部分SLRt、SLGt、及びSLBtを、単に第2部分SLtと呼ぶ。
一方、引出配線WLについては、引出配線WL第1部分WLsは第2配線層Ws、第2部分WLgは第1配線層Wgで形成されている。すなわち、信号線SLの第1部分SLs及び引出配線WLの第1部分WLsは、共に第2配線層Wsである。一方、信号線SLの第2部分SLtは第3配線層Wt、引出配線WLの第2部分WLgは第1配線層Wgであり、異なる配線層を用いて形成されている。
図7に示す信号線SLの第2部分SLtは、第3配線層Wtで形成する。第3配線層Wtと第2配線層Wsとの間には、膜厚の絶縁層HRC1が設けられているため、第2配線層Ws及び第3配線層Wtとの間が離れ、第2配線層Ws及び第3配線層Wt間の寄生容量を小さくすることができる。寄生容量を小さくすることで、信号線スイッチ回路ASWの駆動動作が速くなる。これにより表示装置DSPの表示品質が向上する。
また信号線SLの第2部分SLtを第3配線層Wtで形成した場合では、信号線スイッチ回路ASWのトランジスタSTのソース電極SE(またはドレイン電極DE)の直上に、第2配線層Ws及び第3配線層Wtのコンタクト部分を配置することができる。これにより額縁領域FAの大きさをより小さくすることが可能である。額縁領域FAの大きさを小さくすることで、表示領域DAがより大きくなる。これにより表示装置DSPの表示品質を向上させることが可能である。
また、図7に示すように、信号線SLの第2部分SLtは、隣り合う共通配線CMLとの間に設けられている。逆に言うと、隣り合う信号線SLの第2部分SLtとの間に、共通配線CMLが設けられている。より具体的には、1本の信号線SLの第2部分SLtは、2本の共通配線CMLとの間に設けられている。さらに換言すると、2本の信号線SLの第2部分SLtとの間に、1本の共通配線CMLとの間に設けられている。
このように、隣り合う共通配線CMLとの間に信号線SLの第2部分SLtを設けることにより、配線が設けられる領域の面積を増やすことなく、信号線SLの第2部分SLtを設けることが可能である。
このように、隣り合う共通配線CMLとの間に信号線SLの第2部分SLtを設けることにより、配線が設けられる領域の面積を増やすことなく、信号線SLの第2部分SLtを設けることが可能である。
また詳細は後述するが、共通配線CMLと信号線SLの第2部分SLtが隣り合って設けられる領域では、共通配線CML及び第2部分SLtは、概略平行に配置することが好適である。さらに、当該領域においては、共通配線CMLの延伸する方向と第2方向Yとなす角度は、他の領域での角度より小さいことが好ましい。さらに、当該領域においては、共通配線CMLは第2方向Yと概略平行な方向に延伸することが好適である。これにより、共通配線CMLと信号線SLの第2部分SLtとが干渉するのを防ぐことができる。
図8は、実施形態の信号線スイッチ回路の平面図である。図8に示す例では、右上斜線を付したものが第1配線層Wg、左上斜線を付したものが第2配線層Ws、ドットを付したものが第3配線層Wtである。また分かりやすくするために、図8に示す信号線スイッチを層ごとまたは構成要素ごとに分けたものを、図9乃至図15に示す。
図9は、図8のうち半導体層SC及び第1配線層Wgで形成される構成要素を示す平面図である。図10は、図8のうち第2配線層Wsで形成される構成要素を示す平面図である。図11は、図8のうち第3配線層Wtで形成される構成要素を示す平面図である。図12は、図8のうちゲート電極GE及びソース電極SEを含むトランジスタST、信号線SL(第1部分SLs及び第2部分SLt)、接続電極CNWを示す平面図である。図13は、図12中線A1-A2に沿った断面図である。図14は、図11中B1-B2に沿った断面図である。図15は、信号線SL(第1部分SLs及び第2部分SLt)、共通配線CML、並びに引出配線WL(WLt及びWLg)を示す平面図である。
なお図8乃至15において、図面を見やすくするために、例えばコンタクトホール等の一部の構成要素を省略する場合がある。
図9は、図8のうち半導体層SC及び第1配線層Wgで形成される構成要素を示す平面図である。図10は、図8のうち第2配線層Wsで形成される構成要素を示す平面図である。図11は、図8のうち第3配線層Wtで形成される構成要素を示す平面図である。図12は、図8のうちゲート電極GE及びソース電極SEを含むトランジスタST、信号線SL(第1部分SLs及び第2部分SLt)、接続電極CNWを示す平面図である。図13は、図12中線A1-A2に沿った断面図である。図14は、図11中B1-B2に沿った断面図である。図15は、信号線SL(第1部分SLs及び第2部分SLt)、共通配線CML、並びに引出配線WL(WLt及びWLg)を示す平面図である。
なお図8乃至15において、図面を見やすくするために、例えばコンタクトホール等の一部の構成要素を省略する場合がある。
図13に示すように、信号線スイッチ回路ASWは、基材BA1上に、絶縁層UC、トランジスタST(STR)、絶縁層HRC1、信号線SLの第2部分SLt、絶縁層HRC2、絶縁層PASを有している。トランジスタST(STR)は、半導体層SC、絶縁層GI、ゲート電極GE、絶縁層ILI、引出配線CNW(ドレイン電極DEともいう)、ソース電極SEを有している。なお図13において、偏光板PL1の図示は省略している。
図9、図10、図13、及び図15に示すコンタクトホールCH1は、絶縁層ILIに形成されたコンタクトホールである。
接続電極CNWは、コンタクトホールCH1を介して、半導体層SCに接続されている。接続電極CNWは、コンタクトホールCH1を介して、引出配線WLの第2部分WLgに接続されている。
ソース電極SEは、コンタクトホールCH1を介して、半導体層SCに接続されている。
選択線SS(SSR、SSG、SSB)は、コンタクトホールCH1を介して、ゲート電極GEに接続されている。
引出配線WLの第1部分WLsは、コンタクトホールCH1を介して、第2部分WLgに接続されている。
接続電極CNWは、コンタクトホールCH1を介して、半導体層SCに接続されている。接続電極CNWは、コンタクトホールCH1を介して、引出配線WLの第2部分WLgに接続されている。
ソース電極SEは、コンタクトホールCH1を介して、半導体層SCに接続されている。
選択線SS(SSR、SSG、SSB)は、コンタクトホールCH1を介して、ゲート電極GEに接続されている。
引出配線WLの第1部分WLsは、コンタクトホールCH1を介して、第2部分WLgに接続されている。
図11、図13及び図15に示すコンタクトホールCH2は、絶縁層HRC1に形成されたコンタクトホールである。
信号線SLの第2部分SLt(SLRt、SLGt、SLBt)は、コンタクトホールCH2を介して、信号線SLの第1部分SLs(SLRs、SLGs、SLBs)に接続されている。信号線SLの第2部分SLtは、コンタクトホールCH2を介して、ソース電極SEに接続されている。
信号線SLの第2部分SLt(SLRt、SLGt、SLBt)は、コンタクトホールCH2を介して、信号線SLの第1部分SLs(SLRs、SLGs、SLBs)に接続されている。信号線SLの第2部分SLtは、コンタクトホールCH2を介して、ソース電極SEに接続されている。
なお図11には、図9では非表示であった共通電極CEを示している。また図14は、図11の線B1-B2に沿った表示装置の断面図である。図11及び図14に示すように、コンタクトホールCH2を介して信号線SLの第1部分SLsと第2部分SLtとを接続させる位置にはシールド電極が設けられている。シールド電極は、共通電極CEと同層の第1シールド電極CEaと画素電極PEと同層の第2シールド電極PEaから成り、第1シールド電極CEaと第2シールド電極PEaは、絶縁層PASに設けられたコンタクトホールCH3を介して、互いに接続されている。また第1シールド電極CEa及び第2シールド電極PEaは、平面視で信号線スイッチ回路ASWとは重畳していない。さらに第1シールド電極CEaは表示領域DAにおけるセンサ電極SRE(共通電極CE)には接続されない電極であり、同様に第2シールド電極PEaも表示領域DAにおける画素電極PEとは接続されていない電極である。図示しないがシールド電極には、共通電位もしくは低電位が印加されている。
また図11には図示しないが、配向膜AL1は、信号線スイッチ回路ASWを覆っている。配向膜ALの端部は、平面視で、信号線駆動回路SLC及び信号線スイッチ回路ASWとの間に位置している。また図11に示すように、平面視で共通電極CEの端部のうち端子TPに近い方の端部は、信号線スイッチ回路ASWと表示領域DAとの間に位置している。すなわち、共通電極CEの端部は、配向膜AL1の端部と表示領域DAとの間に位置しているといえる。
本実施形態の信号線スイッチ回路ASWは、例えば図13に示すように、信号線SLの第1部分SLs及びソース電極SE(第2配線層Ws)、並びに信号線SLの第2部分SLt(第3配線層Wt)との間に絶縁層HRC1が設けられているため、これらの間の寄生容量を小さくすることができる。寄生容量を小さくすることで、信号線スイッチ回路ASWの駆動動作が速くなる。よって表示装置DSPの表示品質の向上を図ることが可能である。
また本実施形態において、例えば図15では、額縁領域FAのうち隣り合う共通配線CMLとの間に信号線SLの第2部分SLtを設けられる領域、換言すると共通配線CMLと第2部分SLtが隣り合って設けられる領域を、領域PAとする。換言すると、領域PAは、表示領域DA及び信号線スイッチ回路ASWとの間の領域である。領域PAでは、共通配線CML及び第2部分SLtは、互いに概略平行に配置することが好ましい。さらに、共通配線CMLと第2部分SLtは、第2方向Yに概略平行な方向に延伸することが好適である。以上により、共通配線CMLと信号線SLの第2部分SLtとが干渉するのを防ぐことが可能である。さらに領域PAの第1方向Xに沿う長さを短くし、額縁領域FAを狭くすることができる。額縁領域FAを狭くすることで、表示領域DAがより広く配置することが可能となる。これにより表示装置DSPの表示品質を向上させることができる。
ここで、図16及び図17を用いて、表示装置DSPのカラム反転駆動について説明する。図16は、信号線スイッチ回路の回路図である。図16は、図5と同様の図面であるが、図5のより詳細な図である。図17は、図13の一部を拡大した図である。
上述のように、複数の画素PXの各々は、R(赤)、G(緑)及びB(青)それぞれの色を表示する副画素SXR、SXG、及びSXBを含んでいる。第1方向Xに隣り合う2つの画素を画素PX1及びPX2とするとき、画素PX1は、副画素SXR1、SXG1、及びSXB1、並びに、画素PX2は、副画素SXR2、SXG2、及びSXB2を有しているものとする。副画素SXR1、SXG1、及びSXB1は、それぞれ、信号線SLR1、SLG1、及びSLB1と接続されている。副画素SXR2、SXG2、及びSXB2は、それぞれ、信号線SLR2、SLG2、及びSLB2と接続されている。図16に示すように、信号線SLR1、SLG1、SLB1、SLR2、SLG2、及びSLB2は、この順で第1方向Xに沿って配列されている。
上述のように、複数の画素PXの各々は、R(赤)、G(緑)及びB(青)それぞれの色を表示する副画素SXR、SXG、及びSXBを含んでいる。第1方向Xに隣り合う2つの画素を画素PX1及びPX2とするとき、画素PX1は、副画素SXR1、SXG1、及びSXB1、並びに、画素PX2は、副画素SXR2、SXG2、及びSXB2を有しているものとする。副画素SXR1、SXG1、及びSXB1は、それぞれ、信号線SLR1、SLG1、及びSLB1と接続されている。副画素SXR2、SXG2、及びSXB2は、それぞれ、信号線SLR2、SLG2、及びSLB2と接続されている。図16に示すように、信号線SLR1、SLG1、SLB1、SLR2、SLG2、及びSLB2は、この順で第1方向Xに沿って配列されている。
しかしながら、図16及び図17においては、第1方向Xに沿った副画素SXの配列の順番(換言すると信号線SLの配列の順番)と、信号線スイッチ回路ASWに含まれるトランジスタSTの第1方向Xに沿った配列の順番とが、対応しておらず、入れ替えられている。より具体的には、トランジスタSTG1及びSTG2の順番が入れ替えられている。
図16及び図17に示すように、トランジスタSTRn1は、半導体層SC1、選択線SSRに接続されるゲート電極GE、信号線SLR1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタSTGn2は、半導体層SC1、選択線SSGに接続されるゲート電極GE、信号線SLG2に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタSTBn1は、半導体層SC1、選択線SSBに接続されるゲート電極GE、信号線SLB1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタSTGn2は、半導体層SC1、選択線SSGに接続されるゲート電極GE、信号線SLG2に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタSTBn1は、半導体層SC1、選択線SSBに接続されるゲート電極GE、信号線SLB1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタSTRp1は、半導体層SC2、選択線xSSRに接続されるゲート電極GE、信号線SLR1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタSTGp2は、半導体層SC2、選択線xSSGに接続されるゲート電極GE、信号線SLG2に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタSTBp1は、半導体層SC2、選択線xSSBに接続されるゲート電極GE、信号線SLB1に接続されるソース電極SE、接続電極CNW1を有している。
トランジスタSTGp2は、半導体層SC2、選択線xSSGに接続されるゲート電極GE、信号線SLG2に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタSTBp1は、半導体層SC2、選択線xSSBに接続されるゲート電極GE、信号線SLB1に接続されるソース電極SE、接続電極CNW1を有している。
トランジスタSTRn2は、半導体層SC3、選択線SSRに接続されるゲート電極GE、信号線SLR2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタSTGn1は、半導体層SC3、選択線SSGに接続されるゲート電極GE、信号線SLG1に接続されるソース電極SE、接続電極CNW2を有している。
トランジスタSTBn2は、半導体層SC3、選択線SSBに接続されるゲート電極GE、信号線SLB2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタSTGn1は、半導体層SC3、選択線SSGに接続されるゲート電極GE、信号線SLG1に接続されるソース電極SE、接続電極CNW2を有している。
トランジスタSTBn2は、半導体層SC3、選択線SSBに接続されるゲート電極GE、信号線SLB2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタSTRp2は、半導体層SC4、選択線xSSRに接続されるゲート電極GE、信号線SLR2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタSTGp1は、半導体層SC4、選択線xSSGに接続されるゲート電極GE、信号線SLG1に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタSTBp2は、半導体層SC4、選択線xSSBに接続されるゲート電極GE、信号線SLB2に接続されるソース電極SE、および接続電極CNW2を有している。
トランジスタSTGp1は、半導体層SC4、選択線xSSGに接続されるゲート電極GE、信号線SLG1に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタSTBp2は、半導体層SC4、選択線xSSBに接続されるゲート電極GE、信号線SLB2に接続されるソース電極SE、および接続電極CNW2を有している。
ここで、トランジスタSTRn1及びSTRp1をトランジスタSTR1とし、トランジスタSTGn2及びSTGp2をトランジスタSTG2とし、トランジスタSTBn1及びSTGp1をトランジスタSTB1とする。また、トランジスタSTRn2及びSTRp2をトランジスタSTR2とし、トランジスタSTGn1及びSTGp1をトランジスタSTG1とし、トランジスタSTBn2及びSTGp2をトランジスタSTB2とする。
ただし図17においては、図面を分かり易くするために、信号線SLR1のうち、第3配線層Wtで形成される第2部分SLRt1のみを示している。同様に、図17では、信号線SLG1のうち第2部分SLGt1、信号線SLB1のうち第2部分SLBt1、信号線SLR2のうち第2部分SLRt2、信号線SLG2のうち第2部分SLGt2、信号線SLB2のうち第2部分SLBt2を示している。
画素PX1に含まれる副画素SXR1及びSXB1、並びに画素PX2に含まれる副画素SXG2は、上述したように、信号線SLR1、SLG2、及びSLB1に接続されている。また画素PX1に含まれる副画素SXG1、並びに画素PX2に含まれる副画素SXR2及びSXBは、上述したように、信号線SLR2、SLG1、及びSLB2に接続されている。
図16に示すように、信号線SLR1、SLG2、及びSLB1には、互いに同極性の信号、例えば正極性の信号が入力される。一方、信号線SLR2、SLG1、及びSLB2には、互いに同極性であり、信号線SLR1、SLG2、及びSLB1に入力される信号と逆極性の信号、例えば負極性の信号が入力される。すなわち、信号線SLR1、SLG1、SLB1、SLR2、SLG2、及びSLB2において、隣り合う信号線同士は逆極性の信号が入力される。すなわち、図16に示す信号線スイッチ回路ASWを含む表示装置DSPは、副画素列ごとに逆極性の信号が入力される、カラム反転駆動で駆動されている。
信号線SLR1、SLG2、及びSLB1に接続されるトランジスタSTR1、STG2、及びSTB1は、共通して接続電極CNW1に接続されている。信号線SLR2、SLG1、及びSLB2に接続されるトランジスタSTR2、STG1、及びSTB2は、共通して接続電極CNW2に接続されている。すなわち、入力される信号が同極性の信号線SLは、同じ接続電極CNWに接続されるトランジスタSTと接続されている。これにより、例えば、正極性の信号を接続電極CNW1に入力することにより、信号線SLR1、SLG2、及びSLB1に当該正極性の信号が入力される。また負極性の信号を接続電極CNW2に入力することにより、信号線SLR2、SLG1、及びSLB2に当該負極性の信号が入力される。
すなわち本実施形態の表示装置DSPでは、カラム反転駆動を行う場合に、信号線それぞれに正極性及び負極性の信号を個々に入力するのではなく、接続電極CNWを介して、同極性の信号を一度に入力することが可能である。これにより表示装置DSPの低消費電力化を図ることが可能である。
なお図16及び図17に示す信号線スイッチ回路ASWでは、緑(G)に対応するトランジスタSTG1及びSTG2が入れ替わっているが、これに限定されない。赤(R)または青(B)に対応するトランジスタSTが入れ替わっていてもよい。
以上本実施形態の表示装置DSPの信号線スイッチ回路ASWでは、配線間の寄生容量を低減させることが可能である。また本実施形態の信号線スイッチ回路ASWは、同層の第3配線層Wtで形成されている共通配線CMLと信号線SLの第2部分SLtを、概略平行に配置する。これにより共通配線CMLと信号線SL(第2部分SLt)の干渉を防ぐことが可能である。以上により本実施形態の表示装置DSPの表示品質を向上させることが可能である。
<構成例>
図18は、実施形態における表示装置の他の構成例を示す回路図である。図18に示した構成例では、図4に示した構成例と比較して、信号線スイッチ回路ASWのトランジスタが2段であるという点で異なっている。
図18に示す信号線スイッチ回路ASWは、トランジスタSTRとしてトランスミッションゲートTGR、トランジスタSTGとしてトランスミッションゲートTGG、及びトランジスタSTBとしてトランスミッションゲートTGBを有している。なおトランスミッションゲートTGR,TGG、TGBを特に区別する必要がない場合は、トランスミッションゲートTGと呼ぶ。トランスミッションゲートTGは、nチャネル型トランジスタTTn及びpチャネル型トランジスタTTpのソース同士、及びドレイン同士が接続されたものである。
図18は、実施形態における表示装置の他の構成例を示す回路図である。図18に示した構成例では、図4に示した構成例と比較して、信号線スイッチ回路ASWのトランジスタが2段であるという点で異なっている。
図18に示す信号線スイッチ回路ASWは、トランジスタSTRとしてトランスミッションゲートTGR、トランジスタSTGとしてトランスミッションゲートTGG、及びトランジスタSTBとしてトランスミッションゲートTGBを有している。なおトランスミッションゲートTGR,TGG、TGBを特に区別する必要がない場合は、トランスミッションゲートTGと呼ぶ。トランスミッションゲートTGは、nチャネル型トランジスタTTn及びpチャネル型トランジスタTTpのソース同士、及びドレイン同士が接続されたものである。
トランスミッションゲートTGRは、nチャネル型トランジスタTTRn及びpチャネル型トランジスタTTRpを有している。トランスミッションゲートTGGは、nチャネル型トランジスタTTGn及びpチャネル型トランジスタTTGpを有している。トランスミッションゲートTGBは、nチャネル型トランジスタTTBn及びpチャネル型トランジスタTTBpを有している。
なお、nチャネル型トランジスタTTRn、TTGn、及びTTBn、並びに、pチャネル型トランジスタTTRp、TTGp、及びTTBpを特に区別する必要のない場合は、単にトランジスタTTと呼ぶ。また上述のように、色を区別する必要がない場合は、nチャネル型トランジスタTTRn、TTGn、及びTTBnを、単にnチャネル型トランジスタTTn又はトランジスタTTn、並びに、pチャネル型トランジスタTTRp、TTGp、及びTTBpを、単にpチャネル型トランジスタTTp又はトランジスタTTpと呼ぶ。
なお、nチャネル型トランジスタTTRn、TTGn、及びTTBn、並びに、pチャネル型トランジスタTTRp、TTGp、及びTTBpを特に区別する必要のない場合は、単にトランジスタTTと呼ぶ。また上述のように、色を区別する必要がない場合は、nチャネル型トランジスタTTRn、TTGn、及びTTBnを、単にnチャネル型トランジスタTTn又はトランジスタTTn、並びに、pチャネル型トランジスタTTRp、TTGp、及びTTBpを、単にpチャネル型トランジスタTTp又はトランジスタTTpと呼ぶ。
nチャネル型トランジスタTTRnのゲートは、選択線SSRに接続されている。nチャネル型トランジスタTTRnのソースは、pチャネル型トランジスタTTRpのソース及び信号線SLRに接続されている。nチャネル型トランジスタTTRnのドレインは、pチャネル型トランジスタTTRpのドレイン、nチャネル型トランジスタTTGnのドレイン、pチャネル型トランジスタTTGpのドレイン、nチャネル型トランジスタTTBnのドレイン、及びpチャネル型トランジスタTTBpのドレイン、並びに接続電極CNWに接続されている。接続電極CNWは、引出配線WLに接続されている。
pチャネル型トランジスタTTRpのゲートは、選択線xSSRに接続されている。
pチャネル型トランジスタTTRpのゲートは、選択線xSSRに接続されている。
nチャネル型トランジスタTTGnのゲートは、選択線SSGに接続されている。nチャネル型トランジスタTTGnのソースは、pチャネル型トランジスタTTGpのソース及び信号線SLGに接続されている。
pチャネル型トランジスタTTGpのゲートは、選択線xSSGに接続されている。
pチャネル型トランジスタTTGpのゲートは、選択線xSSGに接続されている。
nチャネル型トランジスタTTBnのゲートは、選択線SSBに接続されている。nチャネル型トランジスタTTBnのソースは、pチャネル型トランジスタTTBpのソース及び信号線SLBに接続されている。
pチャネル型トランジスタTTBpのゲートは、選択線xSSBに接続されている。
pチャネル型トランジスタTTBpのゲートは、選択線xSSBに接続されている。
図19は、構成例の信号線スイッチ回路及び共通配線を示す回路図である。図19では、図16で示した信号線スイッチ回路、及び共通配線を層ごとに分けて示している。図19において、より具体的には、太線の破線は、走査線GLと同層の配線層である第1配線層Wg、細線の破線は、信号線SLと同層の配線層である第2配線層Ws、太線の実線は、共通配線CMLと同層の配線層である第3配線層Wtを示している。
なお図19においても、図17同様、緑(G)のトランスミッションゲートTGGが入れ替わっているが、詳細は後述する。
なお図19においても、図17同様、緑(G)のトランスミッションゲートTGGが入れ替わっているが、詳細は後述する。
図19に示す信号線スイッチ回路ASWでは、図7と同様に、信号線SL(SLR、SLG、及びSLB)は、第1部分SLs(第1部分SLRs、SLGs、及びSLBs)、並びに、第2部分SLt(SLRt、SLGt、及びSLBt)を有している。信号線SLの第1部分SLsは第2配線層Wsで形成されており、第2部分SLtは第3配線層Wtで形成されている。
一方、引出配線WLについては、引出配線WLの第1部分WLsは第2配線層Ws、第2部分WLgは第1配線層Wgで形成されている。すなわち、信号線SLの第1部分SLs及び引出配線WLの第1部分WLsは、共に第2配線層Wsで形成されている。一方、信号線SLの第2部分SLtは第3配線層Wt、引出配線WLの第2部分WLgは第1配線層Wgであり、異なる配線層を用いて形成される。
図19に示す信号線SLの第2部分SLtは、第3配線層Wtで形成されている。第3配線層Wtと第2配線層Wsとの間には、膜厚の絶縁層HRC1が設けられている。このため、第2配線層Ws及び第3配線層Wtとの間が離れ、第2配線層Ws及び第3配線層Wt間の寄生容量を小さくすることができる。寄生容量を小さくすることで、信号線スイッチ回路ASWの駆動動作が速くなる。これにより表示装置DSPの表示品質が向上する。
また信号線SLの第2部分SLtを第3配線層Wtで形成することで、信号線スイッチ回路ASWのトランジスタのソース電極SE(またはドレイン電極DE)の直上に、第2配線層Ws及び第3配線層Wtのコンタクト部分を配置することができる。これにより額縁領域FAの大きさをより小さくことが可能である。額縁領域FAの大きさを小さくすることで、より広い表示領域DAを得ることが可能である。これにより表示装置DSPの表示品質を向上させることができる。
また図7と同様に、図19に示す信号線SLの第2部分SLtは、隣り合う共通配線CMLとの間に設けられている。このように、隣り合う共通配線CMLとの間に信号線SLの第2部分SLtを設けることにより、配線が設けられる領域の面積を増やすことなく、信号線SLの第2部分SLtを設けることが可能である。
また図7と同様に、共通配線CMLとの間に信号線SLの第2部分SLtを設けられる領域では、共通配線CML及び第2部分SLtは、概略平行に配置することが好適である。さらに、当該領域においては、共通配線CMLの延伸する方向と第2方向Yとなす角度は、他の領域での角度より小さいことが好ましい。さらに、当該領域においては、共通配線CMLは第2方向Yと概略平行な方向に延伸することが好適である。これにより、共通配線CMLと信号線SLの第2部分SLtとが干渉するのを防ぐことができる。
図20は、構成例の信号線スイッチ回路の平面図である。図20に示す例では、右上斜線を付したものが第1配線層Wg、左上斜線を付したものが第2配線層Ws、ドットを付したものが第3配線層Wtである。また分かりやすくするために、図20に示す信号線スイッチ回路ASWを層ごとまたは構成要素ごとに分けたものを、図21乃至図26に示す。
図21は、図20のうち半導体層SC及び第1配線層Wgで形成される構成要素を示す平面図である。図22は、図20のうち第2配線層Wsで形成される構成要素を示す平面図である。図23は、図20のうち第3配線層Wtで形成される構成要素を示す平面図である。図24は、図20のうちゲート電極GE及びソース電極SEを含むトランスミッションゲートTG、信号線SL(SLs及びSLt)、引出配線CNWを示す平面図である。図25は、信号線SL(SLs及びSLt)、並びに共通配線WL(WLt及びWLg)を示す平面図である。図26は、図20の一部を拡大した図である。
なお図20乃至図26において、図面を見やすくするために、例えばコンタクトホール等の一部の構成要素を省略する場合がある。
図21は、図20のうち半導体層SC及び第1配線層Wgで形成される構成要素を示す平面図である。図22は、図20のうち第2配線層Wsで形成される構成要素を示す平面図である。図23は、図20のうち第3配線層Wtで形成される構成要素を示す平面図である。図24は、図20のうちゲート電極GE及びソース電極SEを含むトランスミッションゲートTG、信号線SL(SLs及びSLt)、引出配線CNWを示す平面図である。図25は、信号線SL(SLs及びSLt)、並びに共通配線WL(WLt及びWLg)を示す平面図である。図26は、図20の一部を拡大した図である。
なお図20乃至図26において、図面を見やすくするために、例えばコンタクトホール等の一部の構成要素を省略する場合がある。
図20に示す信号線スイッチ回路ASWは、図13と同様の積層構造を有している。すなわち、基材BA1上に、絶縁層UC、半導体層SC、絶縁層GI、ゲート電極GE、絶縁層ILI、引出配線CNW(ドレイン電極DEともいう)、ソース電極SE、絶縁層HRC1、信号線SLの第2部分SLt、絶縁層HRC2、絶縁層PASを有している。
図21及び図22に示すコンタクトホールCH1は、図13に示した絶縁層ILIに形成されたコンタクトホールである。
接続電極CNWは、コンタクトホールCH1を介して、半導体層SCに接続されている。接続電極CNWは、コンタクトホールCH1を介して、引出配線WLの第2部分WLgに接続されている。
ソース電極SEは、コンタクトホールCH1を介して、半導体層SCに接続されている。
選択線SS(SSR、SSG、SSB)は、コンタクトホールCH1を介して、ゲート電極GEに接続されている。
引出配線WLの第1部分WLsは、コンタクトホールCH1を介して、第2部分WLgに接続されている。
接続電極CNWは、コンタクトホールCH1を介して、半導体層SCに接続されている。接続電極CNWは、コンタクトホールCH1を介して、引出配線WLの第2部分WLgに接続されている。
ソース電極SEは、コンタクトホールCH1を介して、半導体層SCに接続されている。
選択線SS(SSR、SSG、SSB)は、コンタクトホールCH1を介して、ゲート電極GEに接続されている。
引出配線WLの第1部分WLsは、コンタクトホールCH1を介して、第2部分WLgに接続されている。
図22、図23及び図25に示すコンタクトホールCH2は、絶縁層HRC1に形成されたコンタクトホールである。
信号線SLの第2部分SLt(SLRt、SLGt、SLBt)は、コンタクトホールCH2を介して、信号線SLの第1部分SLs(SLRs、SLGs、SLBs)に接続されている。信号線SLの第2部分SLtは、コンタクトホールCH2を介して、ソース電極SEに接続されている。
信号線SLの第2部分SLt(SLRt、SLGt、SLBt)は、コンタクトホールCH2を介して、信号線SLの第1部分SLs(SLRs、SLGs、SLBs)に接続されている。信号線SLの第2部分SLtは、コンタクトホールCH2を介して、ソース電極SEに接続されている。
本構成例において、信号線SLの第1部分SLsと第2部分SLtは、絶縁層HRC1に設けられたコンタクトホールCH2により接続され、かつ絶縁層HRC1を挟んで対向して設けられる。これにより信号線SLの第1部分SLs及び第2部分SLtとの間の寄生容量を低減させることが可能である。寄生容量を小さくすることで、信号線スイッチ回路ASWの駆動動作が速くなる。これにより表示装置DSPの表示品質の向上を図ることが可能である。
また本構成例では、図25に示すように、図15と同様、共通配線CMLと第2部分SLtが隣り合って設けられる領域PAを有している。領域PAでは、共通配線CML及び第2部分SLtは、互いに概略平行に配置することが好ましい。さらに、共通配線CMLと第2部分SLtは、第2方向Yに概略平行な方向に延伸することが好ましい。これにより、共通配線CMLと信号線SLの第2部分SLtとが干渉するのを防ぐことができる。
なお本構成例においても、実施形態と同様、表示装置DSPはカラム反転駆動により駆動される。本構成例の信号線スイッチ回路ASWでは、例えば図18、図19、及び図26に示されるように、トランスミッションゲートTGGの位置が入れ替わっている。
図18、図19、及び図26に示す信号線SLは、第1方向Xに沿って、信号線SLR1、SLG1、SLB1、SLR2、SLG2、及びSLB2の順で配列されている。
一方、トランスミッションゲートTGは、第1方向Xに沿って、トランスミッションゲートTGR1、TGB1、TGG2、TGG1、TGB2、及びTGR2の順に配置されている。すなわち、本構成例の信号線スイッチ回路ASWでは、トランスミッションゲートTGG2及びTGG1の順番が入れ替えられている。
図18、図19、及び図26に示す信号線SLは、第1方向Xに沿って、信号線SLR1、SLG1、SLB1、SLR2、SLG2、及びSLB2の順で配列されている。
一方、トランスミッションゲートTGは、第1方向Xに沿って、トランスミッションゲートTGR1、TGB1、TGG2、TGG1、TGB2、及びTGR2の順に配置されている。すなわち、本構成例の信号線スイッチ回路ASWでは、トランスミッションゲートTGG2及びTGG1の順番が入れ替えられている。
図26に示すように、トランジスタTTRn1は、半導体層SC1、選択線SSRに接続されるゲート電極GE、信号線SLR1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTBn1は、半導体層SC1、選択線SSBに接続されるゲート電極GE、信号線SLB1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTGn2は、半導体層SC2、選択線SSGに接続されるゲート電極GE、信号線SLG2に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTRp1は、半導体層SC3、及び選択線xSSRに接続されるゲート電極GE、信号線SLR1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTBp1は、半導体層SC3、選択線xSSBに接続されるゲート電極GE、信号線SLB1に接続されるソース電極SE、接続電極CNW1を有している。
トランジスタTTGp2は、半導体層SC4、選択線xSSGに接続されるゲート電極GE、信号線SLG2に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTBn1は、半導体層SC1、選択線SSBに接続されるゲート電極GE、信号線SLB1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTGn2は、半導体層SC2、選択線SSGに接続されるゲート電極GE、信号線SLG2に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTRp1は、半導体層SC3、及び選択線xSSRに接続されるゲート電極GE、信号線SLR1に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTBp1は、半導体層SC3、選択線xSSBに接続されるゲート電極GE、信号線SLB1に接続されるソース電極SE、接続電極CNW1を有している。
トランジスタTTGp2は、半導体層SC4、選択線xSSGに接続されるゲート電極GE、信号線SLG2に接続されるソース電極SE、及び接続電極CNW1を有している。
トランジスタTTGn1は、半導体層SC5、選択線SSGに接続されるゲート電極GE、信号線SLG1に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTBn2は、半導体層SC6、選択線SSBに接続されるゲート電極GE、信号線SLB2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTRn2は、半導体層SC6、選択線SSRに接続されるゲート電極GE、信号線SLR2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTBn2は、半導体層SC6、選択線SSBに接続されるゲート電極GE、信号線SLB2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTRn2は、半導体層SC6、選択線SSRに接続されるゲート電極GE、信号線SLR2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTGp1は、半導体層SC7、選択線xSSGに接続されるゲート電極GE、信号線SLG1に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTBp2は、半導体層SC8、選択線xSSBに接続されるゲート電極GE、信号線SLB2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTRp2は、半導体層SC8、選択線xSSRに接続されるゲート電極GE、信号線SLR2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTBp2は、半導体層SC8、選択線xSSBに接続されるゲート電極GE、信号線SLB2に接続されるソース電極SE、及び接続電極CNW2を有している。
トランジスタTTRp2は、半導体層SC8、選択線xSSRに接続されるゲート電極GE、信号線SLR2に接続されるソース電極SE、及び接続電極CNW2を有している。
ここで、トランジスタTTRn1及びTTRp1からなるトランスミッションゲートをトランスミッションゲートTGR1とし、トランジスタTTGn2及びTTGp2からなるトランスミッションゲートをトランスミッションゲートTGG2とし、トランジスタTTBn1及びTTGp1からなるトランスミッションゲートをトランスミッションゲートTGB1とする。
トランジスタTTRn2及びTTRp2からなるトランスミッションゲートをトランスミッションゲートTGR2とし、トランジスタSTGn1及びSTGp1からなるトランスミッションゲートをトランスミッションゲートTGG1とし、トランジスタSTBn2及びSTGp2からなるトランスミッションゲートをトランスミッションゲートTGB2とする。
トランジスタTTRn2及びTTRp2からなるトランスミッションゲートをトランスミッションゲートTGR2とし、トランジスタSTGn1及びSTGp1からなるトランスミッションゲートをトランスミッションゲートTGG1とし、トランジスタSTBn2及びSTGp2からなるトランスミッションゲートをトランスミッションゲートTGB2とする。
ただし図26においては、信号線SLR1のうち、第3配線層Wtで形成される第2部分SLRt1のみを示している。同様に、図26では、信号線SLG1のうち第2部分SLGt1、信号線SLB1のうち第2部分SLBt1、信号線SLR2のうち第2部分SLRt1、信号線SLG2のうち第2部分SLGt2、信号線SLB2のうち第2部分SLBt2を示している。
図17と同様に、図26においても、隣り合う信号線SLには、互いに逆極性の信号が入力される。しかしながら、トランスミッションゲートTGG1及びTGG2が入れ替わっているため、入力される信号が同極性の信号線SLは、トランスミッションゲートTGを介して、同じ接続電極CNWに接続される。具体的には、信号線SLR1、SLG2、及びSLB1に接続されるトランスミッションゲートTGR1、TGG2、及びTGB1は、共通して接続電極CNW1に接続されている。信号線SLR2、SLG1、及びSLB2に接続されるトランスミッションゲートTGR2、TGG1、及びTGB2は、共通して接続電極CNW2に接続されている。すなわち、入力される信号が同極性の信号線SLは、同じ接続電極CNWに接続されるトランスミッションゲートTGと接続されている。これにより、実施形態と同様に、例えば、正極性の信号を接続電極CNW1に入力することにより、信号線SLR1、SLG2、及びSLB1に当該正極性の信号が入力される。また負極性の信号を接続電極CNW2に入力することにより、信号線SLR2、SLG1、及びSLB2に当該負極性の信号が入力される。
すなわち本構成例の表示装置DSPでは、カラム反転駆動を行う場合に、信号線それぞれに正極性及び負極性の信号を個々に入力するのではなく、接続電極CNWを介して、同極性の信号を一度に入力することが可能である。これにより表示装置DSPの低消費電力化を図ることが可能である。
なお図18及び図26に示す信号線スイッチ回路ASWでは、緑(G)に対応するトランスミッションゲートTGG1及びTGG2が入れ替わっているが、これに限定されない。赤(R)または青(B)に対応するトランスミッションゲートが入れ替わっていてもよい。
本構成例においても、上述の実施形態と同様の効果を奏する。
本構成例においても、上述の実施形態と同様の効果を奏する。
なお本開示において、信号線SLの第1部分SLs及び第2部分SLtとの混同を避けるために、引出配線WLの第1部分WLs及び第2部分WLgを、それぞれ第3部分及び第4部分と呼ぶこともある。また第1配線層Wg、第2配線層Ws、及び第3配線層Wtについて、当該3つの配線層のうち2つについて述べる場合は、当該2つの配線層を、第1配線層及び第2配線層と呼ぶこともある。例えば、第2配線層Ws及び第3配線層Wtについて比較して述べる場合は、第2配線層Wsを第1配線層、及び第3配線層Wtを第2配線層と呼ぶこともある。
図3(B)に示す絶縁層ILI、絶縁層HRC1、及び絶縁層PASを、それぞれ、第1絶縁、第2絶縁層、及び第3絶縁層と呼ぶこともある。絶縁層ILIの面のうち、走査線GL及び絶縁層GIに接する面を第1面、絶縁層HRC1に接し、第1面と反対側の面を第2面とする。
図3(B)に示す絶縁層ILI、絶縁層HRC1、及び絶縁層PASを、それぞれ、第1絶縁、第2絶縁層、及び第3絶縁層と呼ぶこともある。絶縁層ILIの面のうち、走査線GL及び絶縁層GIに接する面を第1面、絶縁層HRC1に接し、第1面と反対側の面を第2面とする。
また本開示において、R(赤)、G(緑)及びB(青)を、それぞれ第1色、第2色、及び第3色と称することもある。それに伴い、副画素SXR、SXG、及びSXBを、それぞれ第1副画素、第2副画素、第3副画素と呼ぶこともある。また上記信号線SLR、SLG、及びSLBを、それぞれ第1信号線、第2信号線、及び第3信号線と呼ぶこともある。それに伴い、第1信号線SLRに接続されるトランジスタSTR及びトランスミッションゲートTGRを第1トランジスタ、第2信号線SLGに接続されるトランジスタSTG及びトランスミッションゲートTGGを第2トランジスタ、並びに、第3信号線SLBに接続されるトランジスタSTB及びトランスミッションゲートTGBを第3トランジスタと呼ぶこともある。なおトランスミッションゲートTGR、TGR、及びTGBは、それぞれ、第1トランスミッションゲート、第2トランスミッションゲート、及び第3トランスミッションゲートと呼ぶこともある。
本発明のいくつかの実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ASW…信号線スイッチ回路、CE…共通電極、CML…共通配線、DA…表示領域、DSP…表示装置、FA…額縁領域、GL…走査線、HRC1…絶縁層、HRC2…絶縁層、ILI…絶縁層、PA…領域、SA…センサ領域、SRE…センサ電極、SL…信号線、SLB…信号線、SLG…信号線、SLR…信号線、SLg…第2部分、SLs…第1部分、SLt…第2部分、ST…トランジスタ、STB…トランジスタ、STG…トランジスタ、STn…nチャネル型トランジスタ、STp…pチャネル型トランジスタ、STR…トランジスタ、SX…副画素、TG…トランスミッションゲート、TGB…トランスミッションゲート、TGG…トランスミッションゲート、TGR…トランスミッションゲート、TTn…nチャネル型トランジスタ、TTp…pチャネル型トランジスタ、TP…端子、WL…引出配線、WLg…第2部分、WLs…第1部分、Wg…第1配線層、Ws…第2配線層、Wt…第3配線層。
Claims (18)
- 第1基材上に設けられた、表示領域および前記表示領域を囲う額縁領域と、
前記表示領域に設けられた、複数の副画素と、
前記表示領域に設けられた、前記複数の副画素と接続され、第1配線層で形成される複数の走査線と、
前記表示領域に設けられた、前記複数の副画素と接続され、第2配線層で形成される複数の信号線と、
前記額縁領域に設けられた、前記複数の信号線に接続されたスイッチ回路と、
前記表示領域に設けられた、複数のセンサ電極と、
前記複数のセンサ電極に接続され、第3配線層で形成される複数の検出線と、
を備え、
前記額縁領域において、前記複数の信号線は、それぞれ、第1部分および第2部分を有し、
前記信号線の前記第2部分は、前記表示領域および前記スイッチ回路との間に設けられ、前記スイッチ回路から表示領域に向かって引き出され、
前記信号線の前記第1部分は、前記第2配線層で形成され、前記第2部分と表示領域の間に設けられ、前記第2部分に接続されており、
前記信号線の前記第2部分および前記複数の検出線のそれぞれは、前記第3配線層で形成され、
前記複数の信号線の前記第2部分と前記複数の検出線は、概略平行に設けられる、
表示装置。 - 前記第3配線層は、前記第2配線層を挟んで前記第1配線層より上方に位置し、
前記信号線の前記第2部分は、前記信号線の前記第1部分の上方に位置する、請求項1に記載の表示装置。 - 前記第3配線層は、有機絶縁層を挟んで前記第2配線層より上方に位置し、
前記第1部分と前記第2部分は前記有機絶縁層に形成されたコンタクトホールを介して接続される、請求項1または2に記載の表示装置。 - 前記スイッチ回路は、nチャネル型トランジスタとpチャネル型トランジスタを有する、請求項1から3までのいずれか1項に記載の表示装置。
- 前記スイッチ回路は、トランスミッションゲートを有する、請求項1から4までのいずれか1項に記載の表示装置。
- 前記額縁領域に設けられた、前記スイッチ回路に接続された引出配線を有し、
前記引出配線は、第3部分および第4部分を有し、
前記引出配線の前記第3部分は、前記第2配線層で形成され、
前記引出配線の前記第4部分は、前記第1配線層で形成され、
前記第3部分は、前記第4部分と前記スイッチ回路との間に位置し、
前記スイッチ回路は、前記第2部分と前記第3部分との間に位置し、
前記第3部分は前記第4部分に接続されている、請求項1から5までのいずれか1項に記載の表示装置。 - 前記複数の信号線は、第1信号線、第2信号線、及び第3信号線を有し、
前記スイッチ回路は、前記第1信号線に接続される第1トランジスタ、前記第2信号線に接続される第2トランジスタ、前記第3信号線に接続される第3トランジスタを有し、
前記引出配線は、前記第1トランジスタ、前記第2トランジスタ、及び前記第3トランジスタに接続される、請求項6に記載の表示装置。 - 表示機能層をさらに備え、
前記複数の副画素は、複数の画素電極を有し、
前記表示機能層は、前記複数の画素電極および前記複数のセンサ電極との間に発生する電界により駆動される、請求項1から7までのいずれか1項に記載の表示装置。 - 前記複数のセンサ電極は、前記複数の検出線を介して、タッチ検出期間に駆動信号が入力され、表示期間に一定の直流電圧が入力される、請求項1から8までのいずれか1項に記載の表示装置。
- 第1基材上に設けられた、表示領域および前記表示領域を囲う額縁領域と、
前記表示領域に設けられた、少なくとも第1画素、第2画素、および第3画素と、
前記第1画素に接続される第1信号線と、
前記第2画素に接続される第2信号線と、
前記第3画素に接続される第3信号線と、
前記額縁領域に設けられ、前記第1信号線、前記第2信号線、および前記第3信号線に接続されたスイッチ回路と、
前記スイッチ回路に接続される引出配線と、
を備え、
前記スイッチ回路は、前記第1信号線と接続される第1トランジスタ、前記第2信号線と接続される第2トランジスタ、および前記第3信号線と接続される第3トランジスタを有し、
前記引出配線は、前記第1トランジスタ、前記第2トランジスタ、および前記第3トランジスタと接続され、
前記第1信号線、前記第2信号線、および前記第3信号線は、それぞれ、第1部分および第2部分を有し、
前記引出配線は、第3部分および第4部分を有し、
前記引出配線の前記第4部分は、第1配線層で形成され、
前記第1信号線、前記第2信号線、および前記第3信号線それぞれの前記第1部分、ならびに、前記引出配線の前記第3部分は、無機絶縁層を挟んで前記第1配線層より上方に位置する第2配線層で形成され、
前記第1信号線、前記第2信号線、および前記第3信号線それぞれの前記第2部分は、有機絶縁層を挟んで前記第2配線層より上方に位置する第3配線層で形成される、
表示装置。 - 前記第1画素、前記第2画素、および前記第3画素それぞれに設けられた画素電極と、
前記画素電極と対向して配置される共通電極と、
前記共通電極に接続される共通配線と、
表示機能層と、
をさらに備え、
前記表示機能層は、前記画素電極および前記共通電極との間に発生する電界により駆動される、請求項10に記載の表示装置。 - 前記共通電極は、前記共通配線を介して、タッチ検出期間に駆動信号が入力され、表示期間に一定の直流電圧が入力される、請求項11に記載の表示装置。
- 前記共通配線は、前記第3配線層で形成される、請求項11または12に記載の表示装置。
- 表示領域においてマトリクス状に配列された複数のセンサ電極と、
前記複数のセンサ電極のそれぞれに接続される共通配線と、
表示領域において第1方向に並ぶ複数の信号線と、
前記表示領域を囲う額縁領域に設けられ、前記複数の信号線に接続されるアナログスイッチ回路と、
を備え、
前記複数の信号線の一つである第1信号線は、前記額縁領域において第1部分と第2部分を有し、
前記第2部分は、前記アナログスイッチ回路が有するトランジスタのドレインと接続され、前記表示領域に向かって引き出され、
前記第1部分は、前記第2部分と前記表示領域の間に位置し、前記第2部分に接続され、
前記第2部分は、前記共通配線と同層に同材料で形成される配線部分であり、
前記第1部分は、前記表示領域における複数の信号線と同層に同材料で形成される配線部分である、表示装置。 - 基材と、前記基材上に設けられた第1絶縁層と、前記第1絶縁層に積層された第2絶縁層と、をさらに備え、
前記トランジスタは、前記基材と前記第1絶縁層の間に設けられ、
前記第2部分は、前記第1絶縁層と前記第2絶縁層の間に設けられ、
前記第2部分は前記第1絶縁層に形成されたコンタクトホールを介して、前記ドレインに接続される、請求項14に記載の表示装置。 - 前記第1絶縁層は、第1面と、前記第1面と反対側の第2面を有し、
前記第2絶縁層は前記第2面に接し、
前記表示領域における前記複数の信号線及び前記額縁領域における前記第1部分は、前記第1面に接し、
前記表示領域における共通配線及び前記額縁領域における前記第2部分は、前記第2面に接し、
前記第1部分と前記第2部分は、前記第1絶縁層に形成されたコンタクトホールを介して、互いに接続されている、請求項15に記載の表示装置。 - 前記第2絶縁層に積層された第3絶縁層と、前記第3絶縁層を覆う配向膜と、複数の画素電極と、をさらに備え、
前記複数のセンサ電極は、前記第2絶縁層と前記第3絶縁層の間に設けられ、
前記表示領域において、前記複数の画素電極は、前記第3絶縁層と前記配向膜の間に設けられ、
前記表示領域において、前記センサ電極は、前記第2絶縁層に形成されたコンタクトホールを介して、前記共通配線に接続されている、請求項16に記載の表示装置。 - 前記第1絶縁層及び前記第2絶縁層は、有機絶縁層であり、
前記第3絶縁層は、無機絶縁層である、請求項17に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021001468A JP2022106456A (ja) | 2021-01-07 | 2021-01-07 | 表示装置 |
PCT/JP2021/046791 WO2022149439A1 (ja) | 2021-01-07 | 2021-12-17 | 表示装置 |
US18/348,616 US20230350252A1 (en) | 2021-01-07 | 2023-07-07 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021001468A JP2022106456A (ja) | 2021-01-07 | 2021-01-07 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022106456A true JP2022106456A (ja) | 2022-07-20 |
Family
ID=82357696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021001468A Pending JP2022106456A (ja) | 2021-01-07 | 2021-01-07 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230350252A1 (ja) |
JP (1) | JP2022106456A (ja) |
WO (1) | WO2022149439A1 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6633924B2 (ja) * | 2016-01-27 | 2020-01-22 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017134340A (ja) * | 2016-01-29 | 2017-08-03 | 京セラディスプレイ株式会社 | タッチパネル付液晶表示装置 |
JP6917726B2 (ja) * | 2017-02-13 | 2021-08-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN106647071B (zh) * | 2017-02-15 | 2019-11-22 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
WO2018159395A1 (ja) * | 2017-02-28 | 2018-09-07 | シャープ株式会社 | 配線基板及び表示装置 |
JP2018146854A (ja) * | 2017-03-07 | 2018-09-20 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7096718B2 (ja) * | 2018-07-09 | 2022-07-06 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2020027185A (ja) * | 2018-08-13 | 2020-02-20 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2020030762A (ja) * | 2018-08-24 | 2020-02-27 | 株式会社ジャパンディスプレイ | 表示装置 |
US10861411B2 (en) * | 2019-01-17 | 2020-12-08 | Sharp Kabushiki Kaisha | Display device |
-
2021
- 2021-01-07 JP JP2021001468A patent/JP2022106456A/ja active Pending
- 2021-12-17 WO PCT/JP2021/046791 patent/WO2022149439A1/ja active Application Filing
-
2023
- 2023-07-07 US US18/348,616 patent/US20230350252A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230350252A1 (en) | 2023-11-02 |
WO2022149439A1 (ja) | 2022-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6657312B2 (ja) | 表示装置 | |
US9626027B2 (en) | Touch sensor integrated type display device | |
JP7085915B2 (ja) | 表示装置 | |
KR102468767B1 (ko) | 터치 일체형 표시패널 | |
JP6655471B2 (ja) | 表示装置及びセンサ装置 | |
US10078407B2 (en) | Display device | |
CN107015713B (zh) | 显示装置 | |
JP2016004281A (ja) | センサ付き表示装置 | |
US11740521B2 (en) | Display device having common electrodes | |
US11994780B2 (en) | Display device | |
CN109557730B (zh) | 显示装置 | |
CN106816444B (zh) | 晶体管基板以及显示装置 | |
JP6117138B2 (ja) | センサ付き表示装置 | |
US10921667B2 (en) | Display device | |
JP2016206302A (ja) | 液晶表示装置及びその駆動方法 | |
JP2019207354A (ja) | 表示装置 | |
US11754893B2 (en) | Display device | |
WO2022149439A1 (ja) | 表示装置 | |
WO2022190904A1 (ja) | 表示装置 | |
JP2021043419A (ja) | 表示装置 | |
JP6977074B2 (ja) | 表示装置及びセンサ装置 | |
JP6446492B2 (ja) | センサ付き表示装置、表示装置用の駆動回路、及び、表示装置の駆動方法 | |
JP2023114226A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240523 |