JP2017134340A - タッチパネル付液晶表示装置 - Google Patents

タッチパネル付液晶表示装置 Download PDF

Info

Publication number
JP2017134340A
JP2017134340A JP2016016134A JP2016016134A JP2017134340A JP 2017134340 A JP2017134340 A JP 2017134340A JP 2016016134 A JP2016016134 A JP 2016016134A JP 2016016134 A JP2016016134 A JP 2016016134A JP 2017134340 A JP2017134340 A JP 2017134340A
Authority
JP
Japan
Prior art keywords
line
capacitance detection
detection electrode
image signal
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016016134A
Other languages
English (en)
Inventor
照彦 市村
Teruhiko Ichimura
照彦 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2016016134A priority Critical patent/JP2017134340A/ja
Publication of JP2017134340A publication Critical patent/JP2017134340A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 容量検出電極線及び画像信号線の配線数を少なくして配線構造を簡易化すること、また画素部の開口率を高く維持すること、さらに液晶表示パネルの額縁の幅を小さくすること。
【解決手段】 タッチパネル付LCDは、基板上の端部に配置された駆動回路部14と、ゲート信号線GLと平行に配置された第1の容量検出電極線7と、画像信号線SLと平行に配置された第2の容量検出電極線9と、第1の容量検出電極線7と駆動回路部14を接続する第1の接続線15と、を有しており、第1の容量検出電極線7は、絶縁層を間に介してゲート信号線GLと平面視で重なるように配置されており、第2の容量検出電極線9は、画像信号線SLが配置されていない画素電極間(第1の画素電極23aと第2の画素電極23bの間)に配置されており、第1の接続線15は、画像信号線SL及び第2の容量検出電極線9が配置されてない画素電極間に配置されている。
【選択図】 図1

Description

本発明は、液晶表示パネルのセル内に静電容量検出型のタッチパネルの容量検出電極線を有するタッチパネル付液晶表示装置(Liquid Crystal display:LCD)に関するものである。
従来、LCDは、薄膜トランジスタ(Thin Film Transistor:TFT)を含む画素部が多数形成されたアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。また、一般的に、カラーフィルタ側基板は、TFT及び画素電極に対向する側の面(液晶側の面)の全面に、画素電極との間で液晶に印加する垂直電界を形成するための共通電極が形成されている。また、LCDが画素電極と共通電極との間で液晶に印加する横電界を形成するIPS(In-Plane Switching)方式のLCDである場合、共通電極はアレイ側基板の画素電極と同じ面内に形成される。LCDが画素電極と共通電極との間で液晶に印加する端部電界を形成するFFS(Fringe Field Switching)方式のLCDである場合、共通電極はアレイ側基板の画素部に画素電極の上方または下方に絶縁層を挟んで形成される。また、カラーフィルタ側基板の液晶側の面には、それぞれの画素部に対応する赤(R)、緑(G)、青(B)のカラーフィルタが形成されており、それぞれの画素部を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。
従来のアクティブマトリクス型のLCDの基本構成の1例を図5に示す。例えばIPS方式のLCDの場合、TFT52を含む画素部P11,P12,P13〜Pmnが多数形成されたアレイ側基板は、その上の第1の方向(例えば、行方向)に形成された複数本のゲート信号線57(GL1,GL2,GL3〜GLm)と、第1の方向と交差する第2の方向(例えば、列方向)にゲート信号線57(GL1,GL2,GL3〜GLm)と交差させて形成された複数本の画像信号線(ソース信号線)58(SL1,SL2,SL3〜SLn)と、ゲート信号線57(GL1,GL2,GL3〜GLm)と画像信号線58(SL1,SL2,SL3〜SLn)の各交差部に対応して形成された、TFT52及び液晶に印加する横電界(水平電界)を形成するための画素電極PE11,PE12,PE13〜PEmn及び共通電極(基準電極)と、それらを含む画素部P11,P12,P13〜Pmnと、共通電極に共通電圧(Vcom)を供給する共通電圧線62と、を有する構成である。なお、図5において、59は表示領域、70はゲート信号線選択回路71及び画像信号線選択回路72を駆動する駆動回路部、71はゲート信号線57(GL1,GL2,GL3〜GLm)に順次ゲート信号を入力するゲート信号線選択回路(第1のセレクタ回路)、72は画像信号線58(SL1,SL2,SL3〜SLn)に順次画像信号を入力する画像信号線選択回路(第2のセレクタ回路)、73は駆動回路部70とゲート信号線選択回路71との間で駆動信号、制御信号等を入出力するための第1の接続配線、74は駆動回路部70と画像信号線選択回路72との間で駆動信号、制御信号等を入出力するための第2の接続配線、80は液晶表示パネルである。IPS方式のLCDは、垂直電界によってツイステッドネマチック(Twisted Nematic:TN)液晶を駆動するLCDと比較して、コントラスト、グレー反転、色ずれ等の視野角特性を高めることができる。その結果、広視野角を得ることができるので、大型のLCDに好適に用いられている。
TFT52は、例えば、アモルファスシリコン(a-Si)、低温多結晶シリコン(Low-Temperature Poly Silicon:LTPS)等から成る半導体膜を有し、ゲート電極部、ソース電極部、ドレイン電極部の3端子部を有する構成である。そして、ゲート電極部に所定電位の電圧(例えば、6V)を印加することにより、ソース電極部とドレイン電極部の間の半導体膜(チャンネル)に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。また、画素電極PE11,PE12,PE13・・・PEmnは、一般に酸化インジウムスズ(Indium Tin Oxide:ITO)等から成る透明導電体層から構成されている。
図6は、図5の構成のLCDにおいて、画像信号線選択回路72の詳細な構成を示す回路図である。図6に示すように、ゲート信号線GL1,GL2,GL3と画像信号線SL1,SL2,SL3,SL4,SL5,SL6との各交差部に対応して、TFT及び画素電極R11,G11,B11〜B32が形成されている。画像信号線SL1〜SL6のそれぞれの画像信号の入力端部には、CMOSトランスファゲート素子80a,80b,80c,80d,80e,80fがそれぞれ接続されており、CMOSトランスファゲート素子80a〜80cの各ソース電極は、駆動回路部70の画像信号入力端子S1に共通接続され、CMOSトランスファゲート素子80d〜80fの各ソース電極は、駆動回路部70の画像信号入力端子S2に共通接続されている。第2の接続配線74は、チップオングラス(Chip On Glass:COG)方式でアレイ側基板上に実装された画像信号線駆動用IC,LSI等から成る駆動回路部70の画像信号入力端子S1,S2と、画像信号線選択回路72とを電気的に接続するものである。また、CMOSトランスファゲート素子80a〜80cの各ドレイン電極は、それぞれ画像信号線SL1,SL2,SL3に接続され、CMOSトランスファゲート素子80d〜80fの各ドレイン電極は、それぞれ画像信号線SL4,SL5,SL6に接続されている。
CMOSトランスファゲート素子80a〜80fはそれぞれ、p型MOSトランジスタ(pチャンネルTFT)とn型MOSトランジスタ(nチャンネルTFT)が、それらのソース電極とドレイン電極が共通接続されて成り、p型MOSトランジスタのゲート電極とn型MOSトランジスタのゲート電極が制御入力電極とされている。即ち、p型MOSトランジスタのゲート電極にロー(L)の信号が入力されるとともにn型MOSトランジスタのゲート電極にハイ(H)の信号が入力されたときに、ソース電極とドレイン電極との間に電流が流れて画像信号が入力される。
また、MUXR,XMUXR,MUXG,XMUXG,MUXB,XMUXBは、画像信号線SL1〜SL6を時分割駆動するための時分割信号入力線である。MUXRは、CMOSトランスファゲート素子80a,80dのn型MOSトランジスタのゲート電極に接続され、XMUXR(MUXRの反転信号線)はCMOSトランスファゲート素子80a,80dのp型MOSトランジスタのゲート電極に接続されており、MUXRにHの信号が入力されるとともにXMUXRにLの信号が入力されたときに、画像信号入力端子S1,S2から入力された画像信号SigR1,SigR2が、画像信号線SL1,SL4を伝送される。MUXGは、CMOSトランスファゲート素子80b,80eのn型MOSトランジスタのゲート電極に接続され、XMUXG(MUXGの反転信号線)はCMOSトランスファゲート素子80b,80eのp型MOSトランジスタのゲート電極に接続されており、MUXGにHの信号が入力されるとともにXMUXGにLの信号が入力されたときに、画像信号入力端子S1,S2から入力された画像信号SigG1,SigG2が、画像信号線SL2,SL5を伝送される。MUXBは、CMOSトランスファゲート素子80c,80fのn型MOSトランジスタのゲート電極に接続され、XMUXB(MUXBの反転信号線)はCMOSトランスファゲート素子80c,80fのp型MOSトランジスタのゲート電極に接続されており、MUXBにHの信号が入力されるとともにXMUXBにLの信号が入力されたときに、画像信号入力端子S1,S2から入力された画像信号SigB1,SigB2が、画像信号線SL3,SL6を伝送される。
図7は、図5の画素電極R11,G11,B11を時分割で駆動するためのタイミングチャートである。画素電極R11は単位画素電極(副画素電極)赤11であり、画素電極G11は単位画素電極(副画素電極)緑11であり、画素電極B11は単位画素電極(副画素電極)青11である。ゲート信号線GL1がオン状態のときであって、MUXRにHの信号が入力されるとともにXMUXRにLの信号が入力されたときに、画素電極R11に所定の画像信号が入力される。ゲート信号線GL1がオン状態のときであって、MUXGにHの信号が入力されるとともにXMUXGにLの信号が入力されたときに、画素電極G11に所定の画像信号が入力される。ゲート信号線GL1がオン状態のときであって、MUXBにHの信号が入力されるとともにXMUXBにLの信号が入力されたときに、画素電極B11に所定の画像信号が入力される。
図8は、図5の回路構成のLCDについて、額縁部を含む全体構成の平面図である。図8に示すように、平面視で表示領域59の周囲に額縁部61が設けられており、一般的に額縁部61は黒色等の遮光性の色合いを有している。そして、アレイ側基板51のカラーフィルタ側基板60から外側に突出した突出部Pにおける液晶側の面に、駆動回路部70が配置されており、矩形枠状の額縁部61の駆動回路部70側の部位GB1に重なるように画像信号線選択回路72が配置されている。突出部Pの液晶側の面の端縁部には、駆動回路部70に駆動信号、制御信号等を入出力するためのFPC(Flexible Printed Circuit)77が設置されている。駆動回路部70とFPC77とを電気的に接続する第3の接続配線75が、突出部Pの液晶側の面に形成されている。また、アレイ側基板51の液晶側の面に、額縁部61の駆動回路部70側の部位GB1の一端部から部位GB1の長手方向に略直交する方向に伸びている他の部位GB2に重なるようにゲート信号線選択回路71が形成されている。また、画素部54は、TFT52及び画素電極53を含んで成り、画素電極53は液晶容量(Clc)及び保持容量(Cs)を有し、それらは共通電極(図8ではVcomで表示)に容量結合している。
ゲート信号線選択回路71、画像信号線選択回路72は、CVD(Chemical Vapor Deposition)法等の薄膜形成法によって形成される。この場合、TFT52は、例えば低温多結晶シリコン(Low-Temperature Poly Silicon:LTPS)から成るチャンネルを有しており、このLTPSを用いてnチャンネルTFT及びpチャンネルTFTを形成すると、CMOS回路を基礎とした駆動回路、SRAM回路、D/A変換器、画像表示部等をガラス基板上に一体的に集積化することができる。
また従来、LCDは静電容量検出型のタッチパネルを備えている場合があり、図9はタッチパネルの容量検出電極線の構成を主に示す従来のLCDの平面図であり、図10は図9のLCDの部分断面図である。これらの図に示すように、静電容量検出型のタッチパネル付のLCDは、カラーフィルタ側基板102の液晶111側の面に形成された一方の容量検出電極線107と、カラーフィルタ側基板102の液晶111側の面と反対側の面に形成された他方の容量検出電極線109と、を有する構成である。アレイ側基板101の液晶111側の面に、複数本のゲート信号線121と複数本の画像信号線(ソース信号線)122が形成されている。アレイ側基板101の液晶111側の面の一端部には画像信号線122を駆動、制御するためのIC,LSI等から成る半導体集積回路素子104(図5の駆動回路部70に相当する)が、COG(Chip On Glass)方式等によって実装されている。また、アレイ側基板101の液晶111側の面の一端部における半導体集積回路素子104よりも端側には、第1のFPC106(図8のFPC77に相当する)が設置されている。第1のFPC106は、容量検出電極線107に走査パルスを入力するための走査パルス入力信号線を有している。カラーフィルタ側基板102の液晶111側の面と反対側の面における前記一端部に隣接する端部には、第2のFPC110が設置されており、第2のFPC110は容量検出電極線109から出力された検出信号を外部の検出回路等に出力する。
また、図10に示すように、カラーフィルタ側基板102の液晶111側の面と反対側の面(図10では上面)には、の容量検出電極線109上に第2の偏光板113が設けられている。また、アレイ側基板101の液晶111側の面と反対側の面(図10では下面)には、第1の偏光板112が設けられている。一方、アレイ側基板101の液晶111側の面には、ゲート信号線121、ゲート絶縁膜131、画像信号線122、容量検出電極線107、アクリル樹脂等から成る平坦化膜132、画素電極133、窒化珪素(SiNx),酸化珪素(SiO2)等から成る層間絶縁膜134、共通電極123が、順次形成されている。また、カラーフィルタ側基板102の液晶111側の面には、カラーフィルタ135及びブラックマトリスク等の遮光部136が形成されている。
カラーフィルタ側基板102の液晶111側の面に容量検出電極線107が形成されており、表示側の面(液晶111側の面と反対側の面)に容量検出電極線109が形成されている。これらの容量検出電極線107,109によって、投影型静電容量方式のタッチパネルを構成している。複数の容量検出電極線107は、それぞれY方向(例えば、列方向)に伸びるように形成されており、複数の容量検出電極線109は、それぞれX方向(例えば、行方向)に伸びるように形成されている。複数の容量検出電極線107は、人の指等の静電的な導電体が近接、接触した際の静電容量の変化を検出するための走査パルスが順次入力される駆動線(ドライブ線)として機能する。複数の容量検出電極線109は、静電容量の変化を検出する検出線(センサ線)、受信線として機能する。容量検出電極線109は、ITO,インジウム亜鉛酸化物(IZO),酸化珪素を添加したインジウム錫酸化物(ITSO),酸化亜鉛(ZnO),リンやボロンが含まれるシリコン(Si)等の導電性材料であって、かつ透光性を有する材料を用いて形成される。なお、容量検出電極線107を検出線(センサ線)とし、容量検出電極線109を駆動線(ドライブ線)とする場合もある。なお、図9において、103はアレイ側基板1の液晶側の面の周縁部とカラーフィルタ側基板2の液晶側の面の周縁部とを接合し封止する封止部である。
さらに、他の従来例として、複数列分の信号線に対して所定の割合で平行に配線された複数本のセンス線を有するLCDが提案されている(例えば、特許文献1を参照)。
特開2001−42296号公報
しかしながら、図5〜図10に示す上記従来のタッチパネル付LCDにおいては、容量検出電極線107と画像信号線122がそれぞれ別の部位に形成されているために、それらの配線数が多く、配線構造が複雑化していた。その結果、高速駆動に対応すること、消費電力を抑えることが難しくなる傾向があった。
また、特許文献1に開示されたLCDは、信号線(画像信号線)に隣接してセンス線を形成しているために、センス線が画素部に入り込んでしまい、その画素部の開口率が低下するという問題点があった。
また、図9に示すように、従来のタッチパネル付LCDは、容量検出電極線107に走査パルスを入力するための第1のFPC106と、容量検出電極線109から出力された検出信号を外部の検出回路等に出力するための第2のFPC110とがそれぞれ設置されているために、タッチパネル付LCDが大型化するという問題点があった。この問題点を解消するために、第2のFPC110を省いて、容量検出電極線109の引き出し線(接続配線)を半導体集積回路素子104に接続することが考えられる。しかしながら、この場合、液晶表示パネルの額縁の部位において、容量検出電極線109の引き出し線の配置領域を確保する必要があるために、液晶表示パネルの額縁の幅が大きくなるという問題点があった。
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、容量検出電極線及び画像信号線の配線数を少なくして、配線構造を簡易化することである。また、画素部の開口率を高く維持することである。さらに、液晶表示パネルの額縁の幅を小さくすることである。
本発明のタッチパネル付液晶表示装置は、基板と、前記基板上の所定方向に形成された複数本のゲート信号線と、前記ゲート信号線と交差させて形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の各交差部に対応してそれぞれ配置された画素電極と、前記基板上の端部に配置された駆動回路部と、前記ゲート信号線と平行に配置された第1の容量検出電極線と、前記画像信号線と平行に配置された第2の容量検出電極線と、前記第1の容量検出電極線と前記駆動回路部を接続する第1の接続線と、を有するタッチパネル付液晶表示装置であって、前記第1の容量検出電極線は、絶縁層を間に介して前記ゲート信号線と平面視で重なるように配置されており、前記第2の容量検出電極線は、前記画像信号線が配置されていない前記画素電極間に配置されており、前記第1の接続線は、前記画像信号線及び前記第2の容量検出電極線が配置されてない前記画素電極間に配置されている構成である。
本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線は、前記所定方向に並んだ第1の画素電極と第2の画素電極との間に配置されているとともにそれらに接続されており、これによって前記第1の画素電極及び前記第2の画素電極が1つのユニットを構成しており、さらに、前記ユニットの3個以上が前記所定方向においてグループを構成しており、前記第2の容量検出電極線は、前記グループにおいて、前記画像信号線が配置されていない前記ユニット間に配置されており、前記第1の接続線は、前記グループにおいて、前記画像信号線及び前記第2の容量検出電極線が配置されていない前記ユニット間に配置されている。
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記駆動回路部は、前記画像信号線の一端側の前記基板上の端部に配置されているとともに、前記第2の容量検出電極線に接続される第2の接続線と、前記画像信号線に接続される第3の接続線とが、接続されている。
本発明のタッチパネル付液晶表示装置は、基板と、基板上の所定方向に形成された複数本のゲート信号線と、ゲート信号線と交差させて形成された複数本の画像信号線と、ゲート信号線と画像信号線の各交差部に対応してそれぞれ配置された画素電極と、基板上の端部に配置された駆動回路部と、ゲート信号線と平行に配置された第1の容量検出電極線と、画像信号線と平行に配置された第2の容量検出電極線と、第1の容量検出電極線と駆動回路部を接続する第1の接続線と、を有するタッチパネル付液晶表示装置であって、第1の容量検出電極線は、絶縁層を間に介してゲート信号線と平面視で重なるように配置されており、第2の容量検出電極線は、画像信号線が配置されていない画素電極間に配置されており、第1の接続線は、画像信号線及び第2の容量検出電極線が配置されてない画素電極間に配置されている構成であることから、以下の効果を奏する。第2の容量検出電極線の配線数が少なくなり、配線構造が簡易化される。また、第2の容量検出電極線は、画像信号線が配置されていない画素電極間に配置されていることから、第2の容量検出電極線が画素部における画素電極の側に入り込むことが抑えられる。その結果、画素部の開口率を高く維持することができる。さらに、第1の接続線は、画像信号線及び第2の容量検出電極線が配置されてない画素電極間に配置されていることから、液晶表示パネルの額縁の部位において、第1の容量検出電極線に接続される第1の接続線の配置領域を確保する必要がないので、液晶表示パネルの額縁の幅が小さくなる。
本発明のタッチパネル付液晶表示装置は、画像信号線は、所定方向に並んだ第1の画素電極と第2の画素電極との間に配置されているとともにそれらに接続されており、これによって第1の画素電極及び第2の画素電極が1つのユニットを構成しており、さらに、ユニットの3個以上が所定方向においてグループを構成しており、第2の容量検出電極線は、グループにおいて、画像信号線が配置されていないユニット間に配置されており、第1の接続線は、グループにおいて、画像信号線及び第2の容量検出電極線が配置されていないユニット間に配置されている構成である場合、画像信号線は、所定方向に並んだ第1の画素電極と第2の画素電極との間に配置されているとともにそれらに接続されているので、画像信号線の配線数が少なくなり、配線構造がより簡易化される。
また本発明のタッチパネル付液晶表示装置は、駆動回路部は、画像信号線の一端側の基板上の端部に配置されているとともに、第2の容量検出電極線に接続される第2の接続線と、画像信号線に接続される第3の接続線とが、接続されている構成である場合、第1の容量検出電極線は第1の接続線、第2の容量検出電極線は第2の接続線、画像信号線は第3の接続線をそれぞれ介して、駆動回路部に集約して接続されることとなる。その結果、第1の容量検出電極線用の別個の駆動回路部を設ける必要がなくなるので、小型化されたタッチパネル付液晶表示装置となる。また、駆動回路部は、画像信号線の一端側の基板上の端部に配置されているので、第1の接続線、第2の接続線、第3の接続線のいずれもが、長さが短くなり、配線構造をより簡易化することができる。
図1は、本発明のタッチパネル付液晶表示装置について実施の形態の1例を示す図であり、画素部及び駆動回路部を部分的に示す回路図である。 図2は、図1のタッチパネル付液晶表示装置について実施の形態の1例を示す図であり、グループを構成する画素部に供給される信号のタイミングチャートである。 図3は、図1のタッチパネル付液晶表示装置の部分断面図である。 図4は、本発明のタッチパネル付液晶表示装置について実施の形態の他例を示す図であり、画素部及び駆動回路部を部分的に示す回路図である。 図5は、従来の液晶表示装置の1例を示す図であり、液晶表示装置のブロック回路図である。 図6は、図5の液晶表示装置について、画素部及び画像信号線選択回路を部分的に示す回路図である。 図7は、図5の液晶表示装置について、グループを構成する画素部にそれぞれ供給される信号のタイミングチャートである。 図8は、図5の液晶表示装置について、額縁部を含む全体構成の平面図である。 図9は、図5の液晶表示装置について、容量検出電極線を主に示すタッチパネル付の液晶表示装置の平面図である。 図10は、図9の液晶表示装置の部分断面図である。
以下、本発明のタッチパネル付LCDの実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のタッチパネル付LCDの実施の形態における構成部材のうち、本発明のタッチパネル付LCDを説明するための主要部を示している。従って、本発明のタッチパネル付LCDは、図に示されていない回路基板、配線導体、制御IC,LSI等の周知の構成部材を備えていてもよい。
図1は、本発明のタッチパネル付LCDについて実施の形態の1例を示す図であり、画素部及び駆動回路部を部分的に示す回路図である。図1に示すように、本発明のタッチパネル付LCDは、ガラス基板等から成るアレイ側基板の液晶側の面の所定方向(例えば、行方向)に形成された複数本のゲート信号線GL(GL1,GL2,GL3〜)と、ゲート信号線GLと交差させて形成された複数本の画像信号線(ソース信号線)SL(SL1,SL2,SL3,SL4〜)と、ゲート信号線GLと画像信号線SLの各交差部に対応してそれぞれ配置された、TFT及び画素電極R11,G11,B11〜G23と、基板上の端部に配置された駆動回路部14と、ゲート信号線GLと平行に配置された第1の容量検出電極線7(CXL1,CXL2,CXL3〜)と、画像信号線SLと平行に配置された第2の容量検出電極線9(CYL1,CYL2〜)と、第1の容量検出電極線7と駆動回路部14を接続する第1の接続線15(CXL1,CXSL2〜)と、を有するタッチパネル付LCDであって、第1の容量検出電極線7は、絶縁層を間に介してゲート信号線GLと平面視で重なるように配置されており、第2の容量検出電極線9は、画像信号線SLが配置されていない画素電極間、例えば第1の画素電極23aと第2の画素電極23bとの間に配置されており、第1の接続線15は、画像信号線SL及び第2の容量検出電極線9が配置されてない画素電極間に配置されている構成である。なお、図1において、8は第1の容量検出電極線7と第1の接続線15との接続部である。
上記の構成により、第2の容量検出電極線9の配線数が少なくなり、配線構造が簡易化される。また、第2の容量検出電極線9は、画像信号線SLが配置されていない画素電極間に配置されていることから、第2の容量検出電極線9が画素部(PR11,PG11,PB11〜PG23)における画素電極の側に入り込むことが抑えられる。その結果、画素部の開口率を高く維持することができる。さらに、第1の接続線15は、画像信号線SL及び第2の容量検出電極線9が配置されてない画素電極間に配置されていることから、液晶表示パネルの額縁の部位において、第1の容量検出電極線7に接続される第1の接続線15の配置領域を確保する必要がないので、液晶表示パネルの額縁の幅が小さくなる。
また本発明のタッチパネル付LCDは好ましくは、図1に示すように、画像信号線SLは、所定方向に並んだ第1の画素電極23aと第2の画素電極23bとの間に配置されているとともにそれらに接続されており、これによって第1の画素電極23a及び第2の画素電極23bが1つのユニットを構成しており、さらに、ユニットの3個以上が所定方向においてグループを構成しており、第2の容量検出電極線9は、グループにおいて、画像信号線SLが配置されていないユニット間に配置されており、第1の接続線15は、グループにおいて、画像信号線SL及び第2の容量検出電極線9が配置されていないユニット間に配置されている構成である。具体的には、画像信号線SLは、その左右の一方の側に、隣接する2本のゲート信号線(例えば、GL1,GL2)によってオンされる第1の画素電極23aが配置されているとともに第1の画素電極23aに接続されており、左右の他方の側に、2本のゲート信号線(GL1,GL2)のうちの1本(例えば、GL1)によってオンされる第2の画素電極23bが配置されているとともに第2の画素電極23bに接続されている。この場合、画像信号線SLの配線数が少なくなり、配線構造がより簡易化される。なお、図1において、5は画像信号線SLと、第1の画素電極23a及び第2の画素電極23bとの接続部であるが、接続部5は第1の画素電極23aと第2の画素電極23bのそれぞれについてあってもよい。
1つのグループを構成する画素電極の群は、6個乃至12個の画素電極であることが好ましい。この場合、配線構造が簡易化されるとともに、各画素電極に表示を1フレーム保持するのに十分な電力を時分割駆動によって供給することができる。すなわち、グループを構成する画素電極が13個以上となると、各画素電極に時分割で入力される画像信号のパルス幅(時間幅)が小さくなり、各画素電極に表示を1フレーム保持するのに十分な電力を時分割駆動によって供給することが難しくなる傾向がある。
本発明のタッチパネル付LCDは、駆動回路部14は、信号線駆動回路4と画像信号線選択回路(セレクタ)20を含む。また図2に示すように、信号線駆動回路4は、グループを構成する第1の画素電極23aと第2の画素電極23bのそれぞれに画像信号を時分割で供給する。図1、図2に示すように、駆動回路部14は、信号線駆動回路4と画像信号線選択回路20を含んでおり、画素電極は画像信号線選択回路20を通じて時分割駆動され、タッチパネルを構成する第1の容量検出電極線7及び第2の容量検出電極線9は時分割駆動とは関係なく、信号線駆動回路4によって別系統で駆動制御されることが好ましい。この場合、タッチパネルとLCDをそれぞれ最適の駆動速度、駆動タイミングで駆動制御することができる。例えば、第1の画素電極23aに供給される画像信号の時間幅及び第2の画素電極23bに供給される画像信号の時間幅は、画素電極に画像表示を1フレーム保持するのに十分な電力(電荷)を時分割駆動によって供給する必要があるために、2μsec(μ秒)〜5μsec程度とされる。これに対して、第2の容量検出電極線9に供給される駆動信号は、画像信号のような制約がないので、好ましくは、2μsec〜3μsec秒程度とすることができる。2μsec未満では、静電容量検出の感度が低下しやすくなる傾向がある。3μsecを超えると、高速駆動がむつかしくなる傾向がある。
また本発明のタッチパネル付LCDは好ましくは、駆動回路部14は、画像信号線SLの一端側の基板上の端部に配置されているとともに、第2の容量検出電極線9に接続される第2の接続線16(CYSL1,CYSL2〜)と、画像信号線SLに接続される第3の接続線17(SSL1,SSL2,SSL3,SSL4〜)とが、接続されている構成である。この場合、第1の容量検出電極線7は第1の接続線15、第2の容量検出電極線9は第2の接続線16、画像信号線SLは第3の接続線17をそれぞれ介して、駆動回路部14に集約して接続されることとなる。その結果、第1の容量検出電極線7用の別個の駆動回路部を設ける必要がなくなるので、小型化されたタッチパネル付LCDとなる。また、駆動回路部14は、画像信号線SLの一端側の基板上の端部に配置されているので、第1の接続線15、第2の接続線16、第3の接続線17のいずれもが、長さが短くなり、配線構造をより簡易化することができる。
本発明のタッチパネル付LCDの詳細な構成について、以下に説明する。信号線駆動回路4は、COG方式等により実装されたIC,LSI等から成り、画像信号線選択回路20を駆動制御する。また、信号線駆動回路4は、ゲート信号線選択回路(図示せず)も駆動する駆動回路であってもよい。ゲート信号線選択回路は、ゲート信号線GLに順次ゲート信号を入力する。接続線4Lは、信号線駆動回路4の信号入力端子S1,S2と、画像信号線選択回路20のCMOSトランスファゲート素子(20a,20b,20c,20d〜)と、を接続するものであり、画像信号線選択回路20へ画像信号を伝送する。
ゲート信号線選択回路、画像信号線選択回路20は、CVD法等の薄膜形成法によって形成される。この場合、TFTは好ましくは、LTPSから成るチャンネルを有しており、このLTPSを用いてnチャンネルTFT及びpチャンネルTFTを形成すると、CMOS回路を基礎とした駆動回路、SRAM回路、D/A変換器、画像表示部等をガラス基板上に一体的に集積化することができる。
画素電極は、好適には、6個以上のものが所定方向(ゲート信号線GLが伸びる方向)においてグループを構成している。図1の構成の場合、画素電極は、6個のものが1つのグループを構成している。すなわち、フルカラーの表示を行うための好適な構成であり、グループを構成する6個の画素電極(例えば、R11,G11,B11,R12,G12,B12)は、赤色表示用の2個の画素電極(例えば、R11,R12)、緑色表示用の2個の画素電極(例えば、G11,G12)、青色表示用の2個の画素電極(例えば、B11,B12)である。また、各グループは1本の第2の容量検出電極線9を含み、1本の第1の接続線15を含んでいる。
そして、信号線駆動回路4は、第1の画素電極23aと第2の画素電極23bのそれぞれに画像信号を時分割で供給する。例えば、画素電極R11,G11,B11,R12について、画素電極R11,G11,B11,R12のそれぞれに、信号線駆動回路4から画像信号SigR1,SigB1,SigG1,SigR2を時分割で供給する。
1つのグループにおいて、第1の画素電極23a及び第2の画素電極23bから成るユニットの数を3個よりも多くしても、第2の容量検出電極線9は少なくとも1本あればよい。その結果、第2の容量検出電極線9の配線数がより少なくなり、配線構造もより簡易化される。同様に、1つのグループにおいて、上記ユニットの数を3個よりも多くしても、第1の接続線15は少なくとも1本あればよい。
MUX1,XMUX1,MUX2,XMUX2は、画素電極R11,G11,B11〜G23を時分割駆動するための時分割信号入力線である。MUX1は、CMOSトランスファゲート素子20a,20cのn型MOSトランジスタのゲート電極に接続され、XMUX1(MUX1の反転信号線)はCMOSトランスファゲート素子20a,20cのp型MOSトランジスタのゲート電極に接続されている。MUX2は、CMOSトランスファゲート素子20b,20dのn型MOSトランジスタのゲート電極に接続され、XMUX2(MUX2の反転信号線)はCMOSトランスファゲート素子20b,20dのp型MOSトランジスタのゲート電極に接続されている。
そして、図2のタイミングチャートに示すように、ゲート信号線GL1,GL2がオン状態、すなわち第1の画素電極23aがオン状態であり、MUX1にHの信号が入力されるとともにXMUX1にLの信号が入力され、かつMUX2にHの信号が入力されるとともにXMUX2にLの信号が入力されたときに、画像信号入力端子S1から順次入力された画像信号SigR1,SigB1が、画像信号線SL1,SL2を伝送されてきて、画素電極R11,B11に順次入力される。このとき、CMOSトランスファゲート素子20a,20bがオン状態となっている。次に、ゲート信号線GL1がオン状態でゲート信号線GL2がオフ状態、すなわち第2の画素電極23bがオン状態であり、MUX1にHの信号が入力されるとともにXMUX1にLの信号が入力され、かつMUX2にHの信号が入力されるとともにXMUX2にLの信号が入力されたときに、画像信号入力端子S1から順次入力された画像信号SigG1,SigR2が、画像信号線SL1,SL2を伝送されてきて、画素電極G11,R12に順次入力される。このとき、CMOSトランスファゲート素子20a,20bがオン状態となっている。これにより、画素電極R11,B11,G11,R12が順次時分割で駆動される。
次に、画素電極G12,B12,R13,G13について、上記と同様にゲート信号線GL1,GL2のオン、オフを制御することにより、画素電極G12,B12,R13,G13が時分割駆動される。すなわち、ゲート信号線GL1,GL2がオン状態、第1の画素電極23aがオン状態であり、MUX1にHの信号が入力されるとともにXMUX1にLの信号が入力され、かつMUX2にHの信号が入力されるとともにXMUX2にLの信号が入力されたときに、画像信号入力端子S2から順次入力された画像信号SigG2,SigR3が、画像信号線SL3,SL4を伝送されてきて、画素電極G12,R13に順次入力される。このとき、CMOSトランスファゲート素子20c,20dがオン状態となっている。次に、ゲート信号線GL1がオン状態でゲート信号線GL2がオフ状態、すなわち第2の画素電極23bがオン状態であり、MUX1にHの信号が入力されるとともにXMUX1にLの信号が入力され、かつMUX2にHの信号が入力されるとともにXMUX2にLの信号が入力されたときに、画像信号入力端子S2から順次入力された画像信号SigB2,SigG3が、画像信号線SL3,SL4を伝送されてきて、画素電極B12,G13に順次入力される。このとき、CMOSトランスファゲート素子20c,20dがオン状態となっている。この時分割駆動をゲート信号線GL1,GL2の伸びる方向に繰り返すことによって、ゲート信号線GL1とゲート信号線GL2との間に配置された画素電極のすべてが時分割駆動される。
次に、画素電極R21,G21,B21,R22について、上記と同様にゲート信号線GL2,GL3のオン、オフを制御することにより、画素電極R21,G21,B21,R22が時分割駆動される。次に、画素電極G22,B22,R23,G23について、上記と同様にゲート信号線GL2,GL3のオン、オフを制御することにより、画素電極G22,B22,R23,G23が時分割駆動される。この時分割駆動をゲート信号線GL2,GL3の伸びる方向に繰り返すことによって、ゲート信号線GL2とゲート信号線GL3との間に配置された画素電極のすべてが時分割駆動される。
そして、すべてのゲート信号線について上記の時分割駆動を順次実行することにより、1フレームの画像が表示される。
本発明のタッチパネル付LCDにおけるタッチパネルの詳細な構成について、以下に説明する。図3に示すように、本発明のタッチパネル付LCDは、液晶表示パネルのアレイ側基板1の液晶11側の面に第1の容量検出電極線7及び第2の容量検出電極線9が形成されている。これらの第1及び第2の容量検出電極線7,9によって、投影型静電容量方式のタッチパネルを構成している。複数の第1の容量検出電極線7はそれぞれ、液晶表示パネルを平面視したときのX方向(例えば、行方向)に伸びるように線状に形成されており、複数の第2の容量検出電極線9はそれぞれ、液晶表示パネルを平面視したときのY方向(例えば、列方向)に伸びるように線状に形成されている。第1の容量検出電極線7は、絶縁層としてのゲート絶縁膜31及び平坦化膜32を間に介してゲート信号線21と平面視で重なるように配置されている。また第1の容量検出電極線7は、コンタクトホール等の接続部8によって第1の接続線15に接続されている。
複数の第2の容量検出電極線9は、人の指等の静電的な導電体が近接、接触した際の静電容量の変化を検出するための走査パルス(SigCY1,SigCY2〜)が順次入力される駆動線(ドライブ線)として機能する。複数の第1の容量検出電極線7は、静電容量の変化を検出する検出線(センサ線)、受信線として機能する。第1の容量検出電極線7によって検出された検出信号は、駆動回路部14の検出信号線等を通して外部の検出回路等に伝送される。第1の容量検出電極線7は、インジウム錫酸化物(ITO),インジウム亜鉛酸化物(IZO),酸化珪素を添加したインジウム錫酸化物(ITSO),酸化亜鉛(ZnO),リンやボロンが含まれるシリコン(Si)等の導電性材料であって、かつ透光性を有する材料を用いて形成される。なお、第2の容量検出電極線9を駆動線(ドライブ線)とし、第1の容量検出電極線7を検出線(センサ線)、受信線としているが、この関係を逆にしてもよい。また、第1の容量検出電極線7は、第2の容量検出電極線9よりも広面積で線状、帯状に形成されていることがよく、この場合第1の容量検出電極線7の検出感度が向上するとともに、静電気を帯電した場合に静電気を減衰させやすいものとなる。
また、図3に示すように、カラーフィルタ側基板2の液晶11側の面と反対側の面(図3では上面)には、第2の偏光板13が設けられている。また、アレイ側基板1の液晶11側の面と反対側の面(図3では下面)には、第1の偏光板12が設けられている。一方、アレイ側基板1の液晶11側の面には、ゲート信号線21、ゲート絶縁膜31、画像信号線22、第2の容量検出電極線9、アクリル樹脂等から成る平坦化膜32、第1の容量検出電極線7及び画素電極33、窒化珪素(SiNx),酸化珪素(SiO2)等から成る層間絶縁膜34、共通電極23が、順次形成されている。また、カラーフィルタ側基板2の液晶11側の面には、カラーフィルタ35及びブラックマトリスク等の遮光部36が形成されている。
また、第2の容量検出電極線9の厚みが第1の容量検出電極線7の厚みよりも厚くなるように形成してもよい。この場合、第2の容量検出電極線9の抵抗が小さくなり、第2の容量検出電極線9に入力される走査パルスが、第2の容量検出電極線9の軸線方向(長手方向)に進むにつれてなまることを抑えることができる。なお、第1の容量検出電極線7の厚みは20nm〜200nm程度、第2の容量検出電極線9の厚みは20nm〜200nm程度であるが、これらの厚みの範囲内で第2の容量検出電極線9の厚みが第1の容量検出電極線7の厚みよりも厚くなるように形成することがよい。
また、複数の第2の容量検出電極線9の両端部を共通接続してもよく、この場合画素部よりも広面積である人の指等の被検出体を、2次元的に位置を特定して検出することが容易になる。
第1の容量検出電極線7は、その表面に凹凸が形成されて粗面化されていることがよい。この場合、第1の容量検出電極線7の表面積が大きくなり、被検出体との静電容量結合による静電容量が増大して検出感度がより向上する。
また第1の容量検出電極線7は、その幅が第2の容量検出電極線9の幅の5倍以上であることが好ましい。この場合、被検出体の検出感度が向上する効果が高まる。より好ましくは、第1の容量検出電極線7の幅が画素部ピッチ(0.1mm程度)以上であることがよい。この場合、人の指等の広面積の被検出体を検出する際の検出感度が向上する効果がより高まる。また、画素部に対する静電気の影響を第1の容量検出電極線7によって抑えることができ、静電気を広面積の第1の容量検出電極線7に帯電させて減衰させやすくする効果が高まる。さらに好ましくは、第1の容量検出電極線7の幅は画素部ピッチ以上画素部ピッチの20倍程度以下であることがよく、画素部ピッチの20倍程度(2mm程度)を超えると、第1の容量検出電極線7と第2の容量検出電極線9との間の寄生容量が大きくなり検出感度に好ましくない影響を与える傾向がある。
また、第2の容量検出電極線9は、第1の容量検出電極線7と同様の透明電極線から成っていてもよいが、第2の容量検出電極線9は金属線であることが好ましい。この場合、第2の容量検出電極線9の抵抗を小さくして走査パルスのパルス形状のなまり、すなわちパルス形状の不必要な崩れをより抑えることができる。その結果、被検出体の検出感度が静電容量検出領域の全体で均一になるようにすることができる。なお、この場合、第2の容量検出電極線9は、アルミニウム(Al),チタン(Ti),モリブデン(Mo),タンタル(Ta),タングステン(W),クロム(Cr),銀(Ag),銅(Cu),ネオジウム(Nd)等から選ばれた元素から成る金属材料、これらの元素を主成分とする合金材料、または窒化チタン,窒化タンタル,窒化モリブデン等の金属窒化物等の導電性を有する材料を用いて形成され得る。
また、第2の容量検出電極線9は、金属線とそれを覆う透明電極線とから成ることが好ましい。この場合、第2の容量検出電極線9の抵抗を小さくして、走査パルスが第2の容量検出電極線9の軸線方向に進むにつれてパルス形状がなまること、すなわちパルス形状の不必要な崩れを抑えることができる。その結果、被検出体の検出感度が静電容量検出領域の全体で均一になるようにすることができる。また、金属線が透明電極線で覆われていることから、第2の容量検出電極線9の形成位置がフォトリソグラフィ工程で用いるマスクの位置ずれ等によってずれて、透明電極線が画素部に平面視でわずかに入り込んだとしても、画素部の開口率を低下させないようにすることができる。なお、この透明電極線は、ITO,インジウム亜鉛酸化物(IZO),酸化珪素を添加したインジウム錫酸化物(ITSO),酸化亜鉛(ZnO),リンやボロンが含まれるシリコン(Si)等の導電性材料であって、かつ透光性を有する材料を用いて形成され得る。
また、第2の容量検出電極線9は、全体が遮光部36と平面視で重なっており、その幅が遮光部36の幅以下であることが好ましい。この場合、第2の容量検出電極線9が目立たなくなるので、表示品質を劣化させることを抑えることができる。
また本発明のタッチパネル付LCDは、図4に示すように、複数の第2の容量検出電極線9は、それらの一部が、液晶表示パネルの表示部内において、画素電極間ではなく所定方向における端部に配置されていてもよい。図4は、第2の容量検出電極線9(CXL1)が所定方向における端部に配置されている構成を示す。この場合、第2の容量検出電極線9(CXL1)のセンシングの方向が一方向であるため、センシングソフトのアルゴリズムが簡易化される。その結果、高速センシングに有利なタッチパネルとなる。また、第2の容量検出電極線9の一部が、液晶表示パネルの表示部内において、所定方向における端部に配置されるので、液晶表示パネルの額縁の幅が大きくなることはない。所定方向における端部に配置される第2の容量検出電極線9の本数の割合は、例えばすべての第2の容量検出電極線9の10%〜90%程度とすることができる。
なお、本発明のタッチパネル付LCDは、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良が施されていてもよい。
本発明のタッチパネル付LCDは各種の電子機器に適用できる。その電子機器としては、自動車経路誘導システム(カーナビゲーションシステム)、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント(PDA)、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機(ATM)、自動販売機、プロジェクタ装置、デジタル表示式腕時計、スマートウォッチなどがある。
1 アレイ側基板
2 カラーフィルタ側基板
4 半導体集積回路素子(信号線駆動回路)
7 第1の容量検出電極線
8 接続部
9 第2の容量検出電極線
11 液晶
14 駆動回路部
15 第1の接続線
16 第2の接続線
17 第3の接続線
20 画像信号線選択回路
21 ゲート信号線
22 画像信号線
23 共通電極
31 ゲート絶縁膜
32 平坦化膜
33 画素電極
34 層間絶縁膜
35 カラーフィルタ
36 遮光部

Claims (3)

  1. 基板と、
    前記基板上の所定方向に形成された複数本のゲート信号線と、
    前記ゲート信号線と交差させて形成された複数本の画像信号線と、
    前記ゲート信号線と前記画像信号線の各交差部に対応してそれぞれ配置された画素電極と、
    前記基板上の端部に配置された駆動回路部と、
    前記ゲート信号線と平行に配置された第1の容量検出電極線と、
    前記画像信号線と平行に配置された第2の容量検出電極線と、
    前記第1の容量検出電極線と前記駆動回路部を接続する第1の接続線と、を有するタッチパネル付液晶表示装置であって、
    前記第1の容量検出電極線は、絶縁層を間に介して前記ゲート信号線と平面視で重なるように配置されており、
    前記第2の容量検出電極線は、前記画像信号線が配置されていない前記画素電極間に配置されており、
    前記第1の接続線は、前記画像信号線及び前記第2の容量検出電極線が配置されてない前記画素電極間に配置されているタッチパネル付液晶表示装置。
  2. 前記画像信号線は、前記所定方向に並んだ第1の画素電極と第2の画素電極との間に配置されているとともにそれらに接続されており、これによって前記第1の画素電極及び前記第2の画素電極が1つのユニットを構成しており、
    さらに、前記ユニットの3個以上が前記所定方向においてグループを構成しており、
    前記第2の容量検出電極線は、前記グループにおいて、前記画像信号線が配置されていない前記ユニット間に配置されており、
    前記第1の接続線は、前記グループにおいて、前記画像信号線及び前記第2の容量検出電極線が配置されていない前記ユニット間に配置されている請求項1に記載のタッチパネル付液晶表示装置。
  3. 前記駆動回路部は、前記画像信号線の一端側の前記基板上の端部に配置されているとともに、前記第2の容量検出電極線に接続される第2の接続線と、前記画像信号線に接続される第3の接続線とが、接続されている請求項1または請求項2に記載のタッチパネル付液晶表示装置。
JP2016016134A 2016-01-29 2016-01-29 タッチパネル付液晶表示装置 Pending JP2017134340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016016134A JP2017134340A (ja) 2016-01-29 2016-01-29 タッチパネル付液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016016134A JP2017134340A (ja) 2016-01-29 2016-01-29 タッチパネル付液晶表示装置

Publications (1)

Publication Number Publication Date
JP2017134340A true JP2017134340A (ja) 2017-08-03

Family

ID=59503728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016016134A Pending JP2017134340A (ja) 2016-01-29 2016-01-29 タッチパネル付液晶表示装置

Country Status (1)

Country Link
JP (1) JP2017134340A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020173082A1 (en) * 2019-02-26 2020-09-03 Boe Technology Group Co., Ltd. Touch-sensing display substrate, touch-sensing display apparatus, method of operating touch sensing display apparatus, and method of fabricating touch-sensing display substrate
WO2022149439A1 (ja) * 2021-01-07 2022-07-14 株式会社ジャパンディスプレイ 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020173082A1 (en) * 2019-02-26 2020-09-03 Boe Technology Group Co., Ltd. Touch-sensing display substrate, touch-sensing display apparatus, method of operating touch sensing display apparatus, and method of fabricating touch-sensing display substrate
US11216128B2 (en) 2019-02-26 2022-01-04 Beijing Boe Display Technology Co., Ltd. Touch-sensing display substrate, touch-sensing display apparatus, method of operating touch sensing display apparatus, and method of fabricating touch-sensing display substrate
WO2022149439A1 (ja) * 2021-01-07 2022-07-14 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
KR101330214B1 (ko) 터치 스크린 표시 장치 및 그 구동 방법
US9697786B2 (en) Display device
KR101160839B1 (ko) 액정 표시 장치
US7995052B2 (en) Electro-optical device, driving circuit and electronic apparatus
KR102468767B1 (ko) 터치 일체형 표시패널
US10409102B2 (en) Display device
EP3282312B1 (en) Array substrate and driving method therefor, and display device
TW201604738A (zh) 觸控顯示裝置及其驅動方法
JP2007079568A (ja) 液晶表示装置
US7719625B2 (en) Active device array substrate, liquid crystal display panel, electro-optical device, method for fabricating the same, and methods for driving the same
JP5330535B2 (ja) 表示装置
GB2570801A (en) Display device
US20200004075A1 (en) Image display device
JP6466737B2 (ja) タッチパネル付液晶表示装置
JP4367506B2 (ja) 電気光学装置の駆動方法、電気光学装置、及び電子機器
JP2017134340A (ja) タッチパネル付液晶表示装置
CN112987962A (zh) 内嵌式触摸型显示面板
US9029876B2 (en) Display panel with shield layer partially over gate line
JP2016157263A (ja) タッチパネル付液晶表示装置
US10203808B2 (en) Position input device and display device having position input function
JP2017016619A (ja) タッチパネル付液晶表示装置
US20170235399A1 (en) Liquid crystal display device
JP2016157274A (ja) タッチパネル付液晶表示装置
US11620961B2 (en) Display apparatus comprising bump
JP6947615B2 (ja) 表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20181017